JP3097649B2

JP3097649B2 - 電界検出プローブを用いたデジタルｉｃの半田接続検査方法

Info

Publication number: JP3097649B2
Application number: JP10025600A
Authority: JP
Inventors: 政幸輿島
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1998-02-06
Filing date: 1998-02-06
Publication date: 2000-10-10
Anticipated expiration: 2018-02-06
Also published as: JPH11223652A

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体集積回路
（ＩＣ）等の実装されたボードの半田接続検査方法に関
し、特に電界検出プローブを用いたデジタルＩＣの半田
接続検査方法検査方法に関する。

【０００２】

【従来の技術】従来、デジタルＩＣの半田接続検査方法
としては、例えば、特開平７−２１８５８０号公報等に
２本の触針プローブを用いたインサーキットテスタによ
る検査方法が開示されている。

【０００３】図５は、このインサーキットテスタによる
検査方法の概要を示す図で実装基板に実装半田付けした
２個のデジタルＩＣ間の接続関係を示す図である。この
検査方法では、全電源ピン５２，５５と全グランドピン
５４，５７がそれぞれ独立パターン５８，６０で接続さ
れ、また、少なくとも１個の入力ピン５６と１個の出力
ピン５３が独立パターン５９で接続された複数の入力保
護回路付きデジタルＩＣ５０，５１に対し、入出力ピン
５６，５３を接続する独立パターン５９と、全電源ピン
５２，５５あるいは全グランドピン５４，５７を接続す
る独立パターン５８または独立パターン６０との間に、
交流または直流の定電圧を印加して電流を測定し、その
電流値によってピンの足浮き及びブリッジ半田の有無を
判定する。

【０００４】図６はこのような実装基板におけるデジタ
ルＩＣの足浮きをＸ−Ｙ方式インサーキットテスタを用
いて検査する場合の回路例を示した図である。図中、７
０は交流または直流の定電圧電源、７１は電流計、７２
（７２ａ，７２ｂ）は計測回路のグランドである。検査
の際には、先ずインサーキットテスタに備えた２組のＸ
−Ｙユニットをそれぞれ制御し、一方のプローブを入出
力ピン５６，５３を接続する独立パターン５９に当接
し、他方のプローブを電源ピン５２，５５を接続する独
立パターン５８に当接する。

【０００５】次に、定電圧電源７０より定電圧を印加す
ると、その定電圧が保護ダイオード６３，６４と抵抗６
５との直列回路と、その両端に並列接続する保護ダイオ
ード６１，６２に加わる。それ故、その定電圧印加回路
に電流計７１を直列接続しておくと、それらの内部回路
を通って外部に流れる電流（合成電流）を測定できる。

【０００６】そこで、両プローブが接触する各独立パタ
ーン５８，５９に対する各ピン５２，５３，５５，５６
の半田付けが全て良好に行われている場合の電流と、そ
れらの各ピン５２，５３，５５，５６の半田付けが１つ
または複数不良で足浮き状態にある場合の電流を比べ
る。すると、後者の場合には電流値が２〜３割減少する
ため、電流値によって足浮きの有無を判定できる。

【０００７】一方、隣接する入力ピン同士あるいは出力
ピン同士が半田でつながる半田ブリッジの場合は、正常
な場合に比べ電流値が２〜３割増加するので、同様な検
査方法で半田ブリッジを検出できる。

【０００８】また、上記以外のインサーキットテスタに
よる一般的な検査方法として、２本の触針プローブをＩ
Ｃピンと基板パッドにそれぞれ当接し、４端子法を用い
てピンと基板パッド間の抵抗を測定し、その抵抗値から
足浮きを検査する方法もある。

【０００９】

【発明が解決しようとする課題】しかしながら、上述し
た電流測定による方法においては、並列接続された複数
ピンに流れる合成電流を測定しそのすべてのピンの接続
を一括して検査しているため、不良ピンの特定が難しい
上、並列接続数が増えると合成電流に対する１ピン当た
りの電流値が相対的に小さくなるため、判定が困難にな
るという問題がある。

【００１０】また、１ピンごとに検査ができる抵抗値測
定による方法においては、微細ピンに安定してプローブ
をコンタクトさせることが難しい上、コンタクト時の衝
撃力や押しつけ力が大きいと該ピンを傷つけたり、足浮
きを見逃したりするという問題がある。

【００１１】上記従来のインサーキットテスタによる検
査方法の問題点を解決する方法として、ＥＯ（電気光
学）センサを使用した検査方法が、本発明者によって特
開平９−７２９４７号公報および特開平９−２２２４５
４号公報で提案されている。

【００１２】特開平９−７２９４７号公報によれば、回
路基板上に実装された半導体パッケージ（ＩＣ）のピン
（リード端子）の中で半田接続部とは離れた樹脂モール
ド側のピン肩部にＥＯセンサを近接させ、該ピンが半田
接続された前記回路基板上のパッド部に検査プローブを
当接して信号源により電圧を印加し、該ＥＯセンサで前
記ピン肩部の電界強度を検出する。この電界強度の大き
さから前記ピンと前記回路基板上のパッドとの半田接続
状態が検査される。

【００１３】また、特開平９−２２２４５４号公報で
は、半田接続された回路基板上のパッド部に検査プロー
ブを当接して信号源から電圧を印加し、回路基板上に実
装された半導体パッケージ（ＩＣ）のピン（リード端
子）の中で半田接続部とは離れた樹脂モールド側のピン
肩部に近接して配置したＥＯセンサで該ピン肩部の電界
強度の総和を検出してピンと回路基板のパッドとの半田
接続状態及びＩＣピン間のショートを検査している。

【００１４】これらのＥＯセンサ（電界検出プローブ）
を使用した半田接続検査方法では検出精度に問題があっ
た。

【００１５】本発明は上記のインサーキットテスタやＥ
Ｏセンサを使用した検査方法の問題点を解決した微細ピ
ン（リード端子）の半田接続状態を非接触で検査する方
法を提供することにある。

【００１６】

【課題を解決するための手段】本発明は、プリント基板
上のパッドに複数のピン（リード端子）を有し該ピンを
半田接続したデジタルＩＣの該ピンの半田接続状態を電
界検出プローブを使用して検査する方法において、前記
プリント基板のグランド、またはグランドと全電源を信
号源のグランドに接続した状態で、前記ピンが半田接続
された前記プリント基板の前記パッドに触針プローブを
用いて前記信号源の信号としてプラス側にオフセットさ
れたパルス信号または波形信号を印加し、前記デジタル
ＩＣの前記ピンの肩部近傍の電界強度を電界検出プロー
ブを用いて検出し、その検出強度から前記ピンの半田接
続のオープン及び隣接する前記ピン同士のショートを判
定することを特徴とする。

【００１７】

【００１８】本発明における前記ピンのオープン及びシ
ョートの判定は、予め前記デジタルＩＣと同じ複数のデ
ジタルＩＣの半田接続良品基板である標準試料における
各半田接続した各ピンの検出電界強度の平均値を算出し
ておき、前記平均値を基準値として前記各ピン毎に良品
範囲を定め、該良品範囲の上限より大きい当該ピンをシ
ョート、該良品範囲の下限より小さい当該ピンをオープ
ンと判定することを特徴とする。

【００１９】また、本発明は、前記オープン判定処理に
おいて、隣接する前記ピンがグランドピンまたは電源ピ
ンで、前記信号源の電流が設定リミットに達していた場
合、当該ピンをショートと判定することを特徴とする。

【００２０】本発明では、上記のようにプリント基板の
グランド、またはグランドと全電源を信号源のグランド
に接続した状態で、前記ピンが半田接続された前記プリ
ント基板の基板パッドに触針プローブを用いて前記信号
源の信号を印加することによって別経路で検査対象ピン
に信号が供給されることを防止し、半田接続検査精度を
向上できる。

【００２１】

【発明の実施の形態】以下に、本発明の実施の形態につ
いて図面を参照して説明する。図１は、本発明の第１の
実施の形態の電界検出プローブによるデジタルＩＣの半
田接続検査方法説明するための図である。デジタルＩＣ
４は、プリント基板１の基板パッド２ａ，２ｂ（通常銅
箔に銅めっきを厚付けしパターン形成したもの）上にそ
のピン５ａ，５ｂを半田接続されている。検査対象のピ
ン５ｂに対して、電界検出プローブ８をピン５ｂのピン
肩部６に近接配置し、対応する基板パッド２ｂに触針プ
ローブ１３を用いて信号源１０から交流の信号１１を基
板パッド２ｂに供給する。信号源１０のグランド１２は
プリント基板１の基板グランド３に接続されている。こ
れは別経路で検査対象ピンに信号が供給されないように
するためにプリント基板１の基板グランド３に接続され
るすべてのＩＣのグランドピン（図示されていない）を
信号源１０のグランド１２と短絡するためである。

【００２２】基板パッド２ｂとピン５ｂの半田の接続が
良好な場合には、基板パッド２ｂに供給された電圧は半
田接続部７を介してピン５ｂに印加され、ピン肩部６の
近傍には該電圧に比例した電界が誘起される。一方、基
板パッド２ｂとピン５ｂの半田接続がオープンの場合に
は、ピン５ｂへの印加電圧が小さくなりピン肩部６の近
傍の電界強度も小さくなる。従って、電界検出プローブ
８の電界検出強度の大きさを信号処理部９で判定するこ
とにより、基板パッド２ｂとピン５ｂの半田接続状態が
検査できる。

【００２３】ここで、電界検出プローブについて具体的
に説明する。図２は、図１に示した電界検出プローブを
具体的に説明するための図である。図２のように電界
検出プローブ８は、レーザ１４からの出射光を電界検出
プローブ８先端の金属体２０上に置かれた電気光学結晶
１９に、コリメートレンズ１５、アイソレータ１６、偏
光ビームスプリッタ１７及び第１の集光レンズ１８に通
して集光させ、電気光学結晶１９で反射した反射光を、
第１の集光レンズ１８、偏光ビームスプリッタ１７、１
／４波長板２１、ウオラストンプリズム２２及び第２の
集光レンズ２３に通して受光素子２４で受光する構成か
らなる。このような構成によると、レーザ１４からの出
射光はコリメートレンズ２４で平行光にされて、アイソ
レータ１６を透過する。このとき、戻り光はアイソレー
タ１６で除去される。

【００２４】さらに平行光のレーザ光２５は偏光ビーム
スプリッタ１７を透過するが、ここでは、Ｓ偏光成分に
ついては全部反射され、Ｐ偏光成分についてはほとんど
が透過する。偏光ビームスプリッタ１７を透過したＰ偏
光成分からなる直線偏光のレーザ光２５は第１の集光レ
ンズ１８で電気光学結晶１９に集光される。電気光学結
晶１９は第１の集光レンズ１８の焦点位置に置かれ裏面
に金属反射膜を有し、電界中で複屈折変化を生じるもの
である。

【００２５】従って、ピン肩部６と対向するプローブ８
先端の金属体２０が電界中にあると、反射膜で反射され
た反射レーザ光は電気光学結晶１９中を往復する間に偏
光変化を受け楕円偏光になる。そして、楕円偏光の反射
レーザ光は、再び第１の集光レンズ１８を透過した後、
その一部が偏光ビームスプリッタ１７により電気光学結
晶１９への入射方向とは異なる方向に反射され、その反
射光軸上に置かれた１／４波長板２１で直線偏光にされ
る。この直線偏光のビーム光はウオラストンプリズム２
２により、２つのＰ偏光成分とＳ偏光成分とに分光さ
れ、分光された２つのレーザ光は第２の集光レンズ２３
により受光素子２４に受光される。この受光素子２４
は、受光した２つの偏光成分のレーザ光の光強度の差分
を電気信号に変換する。

【００２６】図３は、図２で示した電界検出検出プロー
ブが、電界中に置かれた場合の電界分布を模式的に表し
たものである。電気光学結晶１９の上面にはＩＴＯ透明
電極４０が設けてあり、この透明電極４０は信号源のグ
ランド１２に接続されている。検査対象のピン５ｂに信
号が印加されるとピン５ｂを電圧ポテンシャル源とする
電場が生じ、近接する金属体表面２０と隣接ピン５ｃ，
５ｄに電位が加わる。この結果、電気光学結晶１９中に
は金属体２０と透明電極４０間の電位差に比例する電界
４１ａ，４１ｂが生じ、電気光学結晶１９は複屈折率変
化を受ける。ここで、もし検査対象のピン５ｂが隣接ピ
ン５ｃと半田ショートしていると隣接ピン５ｃにも等し
い大きさの電圧ポテンシャル源が発生し、相対的に金属
体２０に生じる電圧が大きくなる。逆に、検査対象のピ
ン５ｂが半田オープンの場合は、基板パッドが電圧ポテ
ンシャル源となり、ピン５ｄ、金属体２０にそれぞれ電
位が加わるが先の正常な場合に比べ相対的に金属体２０
に生じる電位は小さくなる。

【００２７】以上のように、プローブ８の先端が電界中
に置かれているとその電界強度に比例した電気信号が得
られるので、電界検出プローブ８はピンに信号電圧が印
加されているかどうかを非接触で検出できる。

【００２８】次に、電圧信号の印加方法について説明す
る。図４は、デジタルＩＣの等価回路の構成を示した図
である。デジタルＩＣ２６，２７の入出力ピン３８ａ，
３８ｂ，３９ａ，３９ｂは、グランドピン３４，３５と
電源ピン３６，３７との間に設けた保護ダイオード３０
ａ，３０ｂ，３０ｃ，３０ｄ，３１ａ，３１ｂ，３１
ｃ，３１ｄの接続点と接続されている。それらのダイオ
ードは、各カソードが電源ピン３６，３７側に向けて直
列接続されており、グランドピン側ダイオード３０ｂ，
３０ｄ，３１ｂ，３１ｄのアノードは共通の抵抗３２，
３３を介してグランドピン３４，３５と接続された構成
をとっている。また、デジタルＩＣ２６，２７のグラン
ドピン３４，３５と電源ピン３６，３７は、プリント基
板の配線でそれぞれ接続され、対応する入出力ピン３８
ｂ，３９ａ同士もプリント基板の配線で接続されてい
る。なお、図４における符号２８，２９は内部回路を示
す。これら以外にも実際の実装基板では、入出力ピンを
はじめとする各種のピンがその回路機能により、抵抗、
コンデンサ、コイル、ダイオード等の回路素子を介して
電源またはグランドと接続されるケースが多い。従っ
て、あるピンに信号を印加した場合、プリント基板の配
線を通して他のＩＣ、他のピンに信号供給されることが
起こり得る。

【００２９】さらに、ＩＣ及びプリント基板では配線間
容量が存在し、特に面積の広い内層パターンを有するグ
ランド線または電源線との寄生容量は大きくなる。従っ
て、信号供給された配線から容量結合によりグランドま
たは電源線に信号供給されることが起こり得る。本発明
では、基板パッドに給電し、ピンの電圧レベルからオー
プン及びショートを判定するため、検査対象ピン以外へ
の給電はなくし、また、別経路で検査対象ピンに信号が
供給されないようにするために、信号源のグランドを、
プリント基板のグランド線（基板グランド）と基板電源
線の両方に接続し、すべてのＩＣのグランドピンを信号
源のグランドと短絡した状態で検査を行うことに技術的
に大きな意味がある。

【００３０】図４において、信号源１０のグランド１２
は、プリント基板のグランド線（基板グランド）と基板
電源線に接続されている。また、入出力ピン３８ａには
信号源１０の交流信号１１が供給されている。このよう
な構成にすることにより、先ず、他のＩＣ２７と共通配
線されているグランドピン３４，３５や電源ピン３６，
３７を通して他のデジタルＩＣ２７に信号が供給される
ことや、逆に他のＩＣ２７から信号供給されることはな
い。

【００３１】次に、同一ＩＣ内での信号印加について考
える。信号電圧がプラス電圧の場合、入出力ピン３８ａ
から電源ピン３６間で電流が流れ、保護ダイオード３０
ａに電圧が印加される。グランドピン３４側には電流が
流れずグランドピン３４側ダイオード３０ｂのアノード
電圧はグランド電位が保持される。従って、同一デジタ
ルＩＣ２６内の他の入出力ピン３８ｂと接続されている
２個のダイオード３０ｃ，３０ｄの電源側カソード及び
グランド側アノードは信号源のグランド電位のままであ
り、結果として、両ダイオード３０ｃ，３０ｄの接続点
と接続された他の入出力ピン３８ｂはグランド電位が保
持される。一方、信号電圧がマイナス電位の場合は、出
力ピン３８ａからグランドピン３４間で電流が流れ、グ
ランドピン３４側のダイオード３０ｂ及び抵抗３２に電
圧が印加される。これにより、ダイオードのアノード側
には抵抗との分圧比で定まるある電圧が生じる。その結
果、２つのダイオード３０ｃ，３０ｄの接続点と接続さ
れた他の入出力ピン３８ｂの電位はグランド電位に固定
されずに、グランド側ダイオード３０ｄのアノード電圧
の影響を受けてマイナスの電位を生じることがあり得
る。かかる理由から接続検査用に印加する信号は、プラ
ス側にオフセットされた信号が望ましい。経験的には、
オフセットを持たない通常の正弦波信号を印加した場
合、ピンによっては信号源電圧の５０％程度の電圧が生
じることがあり得る。

【００３２】尚、本実施の形態では、プリント基板のグ
ランド線（基板グランド）と電源線の両方を信号源のグ
ランドに接続した場合について説明したが、グランド線
と電源線間との付加容量が大きく、印加する信号の周波
数が高い場合には、グランド線と電源線をほぼ短絡状態
と見なすことができ、グランド線のみを信号源のグラン
ドに接続しても同様の効果が得られる。

【００３３】上記の第１の実施の形態の検査方法では、
信号源のグランドを、プリント基板のグランド線、電源
線に接続した状態で検査を行うが、入出力ピンとグラン
ドピン、電源ピン間に半田ショートがある場合には、そ
れらのピン間に過電流が流れ、ＩＣの内部回路を破壊し
てしまうおそれがある。かかる問題を回避するために、
信号源には電流リミッタを設け、過電流がＩＣに流れな
いようにすることができる。この場合、当該ピンには電
圧がほとんど印加されず、電界検出プローブの出力は通
常の半田オープンより小さくなる。

【００３４】次に、本発明におけるオープン、ショート
の判定方法について説明する。本発明の検査方法は、デ
ジタルＩＣのピン（リード端子）肩部近傍の電界を測定
して、その検出強度からデジタルＩＣのピンの半田接続
の良否判定を行うが、電界強度はＩＣおよびプリント基
板固有の配線構造や寄生容量によって異なるため、製品
ごとに良品基準を設定する必要がある。本発明では、複
数枚の良品基板を測定しピン毎に平均値を求め、それを
基に良品範囲を設定する。実験およびシミュレーション
の結果では、オープン時には検出した電界出力は約半分
に低下し、ショート時にはその出力が約１．３倍になる
ことが判明した。実用的には平均値の０．７〜１．２倍
程度の範囲を良品範囲に設定し、０．７倍を下回るもの
をオープン、１．２倍を上回るものをショートと判定す
れば良い。

【００３５】さらに、グランドピンまたは電源ピンとシ
ョートした場合には、基板パッドに電圧がほとんど印
加されず、通常のオープンより出力はさらに小さくな
る。従って、この場合は、以下の２つの方法によって判
定できる。第１の方法は、オープンの判定範囲を設定
し、その下限より小さいものをグランドピンまたは電源
ピンとのショートと判定する方法である。第２の方法
は、電界強度の測定以外に信号源の電流をモニタし、異
常電流からグランドピン、電源ピンとのショートを判定
する方法である。

【００３６】上記２つの方法のいずれかで、通常オープ
ンと、グランドピンまたは電源ピンとのショートの識別
ができる。

【００３７】

【発明の効果】以上説明したように本発明においては、
プリント基板上のグランド、またはグランドと全電源を
信号源のグランドに接続した状態で、ＩＣ端子が半田接
続された基板パッドに信号供給し当該ピンの電圧を電界
検出プローブを用いて非接触測定するため、デジタルＩ
Ｃの入出力ピンの半田接続オープン及び半田ショートの
検査がピンに損傷を与えずに確実にできるという効果が
得られる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態の電界検出プローブ
によるデジタルＩＣの半田接続検査方法説明するための
図である。

【図２】図１に示した電界検出プローブを説明するため
の図である。

【図３】図２で示した電界検出検出プローブの測定方法
を説明するための図である。

【図４】デジタルＩＣの等価回路を示した図である。

【図５】従来例を説明するための図である。

【図６】従来の測定回路例を説明するための図である。

【符号の説明】

１プリント基板２ａ，２ｂ基板パッド３基板グランド２６，２７，５０，５１デジタルＩＣ５ａ，５ｂ，５ｃ，５ｄピン６ピン肩部７半田接続部８電界検出プローブ９信号処理部１０信号源１１信号１３触針プローブ１４レーザ１５コリメートレンズ１６アイソレータ１７偏光ビームスプリッタ１８第１の集光レンズ１９電気光学結晶２０金属体２１１／４波長板２２ウオラストンプリズム２３第２の集光レンズ２４受光素子２５レーザ光２８，２９内部回路３０ａ〜３０ｄ保護ダイオード３１ａ〜３１ｄ保護ダイオード６１〜６４保護ダイオード３３，６５抵抗３４，３５グランドピン３６，３７電源ピン３８ａ，３８ｂ，３９ａ，３９ｂ，５３，５６入出
力ピン４０ＩＴＯ透明電極４１ａ，４１ｂ電界５２，５５全電源ピン５４，５７全グランドピン５８，５９，６０独立パターン７０定電圧電源７１電流計７２ａ，７２ｂグランド

Claims

(57)【特許請求の範囲】

【請求項１】プリント基板上のパッドに複数のピン
（リード端子）を有し該ピンを半田接続したデジタルＩ
Ｃの該ピンの半田接続状態を電界検出プローブを使用し
て検査する方法において、前記プリント基板のグラン
ド、またはグランドと全電源を信号源のグランドに接続
した状態で、前記ピンが半田接続された前記プリント基
板の前記パッドに触針プローブを用いて前記信号源の信
号としてプラス側にオフセットされたパルス信号または
波形信号を印加し、前記デジタルＩＣの前記ピンの肩部
近傍の電界強度を電界検出プローブを用いて検出し、そ
の検出強度から前記ピンの半田接続のオープン及び隣接
する前記ピン同士のショートを判定することを特徴とす
る電界検出プローブを用いたデジタルＩＣの半田接続検
査方法。
【請求項２】前記ピンの半田接続の前記オープン及び
隣接する前記ピン同士の前記ショートの判定は、予め前
記デジタルＩＣと同じ複数のデジタルＩＣの半田接続良
品基板である標準試料における各半田接続した各ピンの
検出電界強度の平均値を算出しておき、前記平均値を基
準値として前記各ピン毎に良品範囲を定め、該良品範囲
の上限より大きい当該ピンをショート、該良品範囲の下
限より小さい当該ピンをオープンと判定することを特徴
とする請求項１記載の電界検出プローブを用いたデジタ
ルＩＣの半田接続検査方法。
【請求項３】前記標準試料の半田接続した各ピンの検
出電界強度の平均値の０．７〜１．２倍を良品範囲に設
定し、該平均値の０．７倍を下回る当該ピンをオープ
ン、該平均値の１．２倍を上回る当該ピンをショートと
判定する請求項２記載の電界検出プローブを用いたデジ
タルＩＣの半田接続検査方法。
【請求項４】前記オープンの判定において、隣接する
前記ピンがグランドピンまたは電源ピンで、前記信号源
の電流が設定リミットに達していた場合、当該ピンをシ
ョートと判定することを特徴とする請求項２記載の電界
検出プローブを用いたデジタルＩＣの半田接続検査方
法。