JP7392533B2 - 検査システム - Google Patents

Description

本発明は、検査システムに関する。

従来、半導体装置（例えば半導体集積回路）の製造工程において、半導体チップをパッケージングする際に、半導体チップに形成されたボンディングパッドとパッケージ基板側に備えられたリード端子とを電気的に接続するボンディング工程がある。

このようなボンディング工程においては、微細な金属ワイヤ（ボンディングワイヤ）を用いてボンディングパッドとリード端子とを接続するワイヤボンディングが広く知られている。また、複数のボンディングパッドを設け、１つのリード端子からそれぞれの電源用ボンディングパッドに個別にワイヤボンディングするマルチボンディングという手法も知られている。

特許文献１には、断線を検出するために電源用ボンディングパッドから回路部に至るそれぞれの経路上にスイッチなどを設け、マルチボンディングされているボンディングワイヤの断線を検出する技術が開示されている。

しかしながら、特許文献１に開示の技術によれば、断線を検出するために電源用ボンディングパッドから内部回路に至るそれぞれの経路上に設けたスイッチにおいて、通常使用時に内部回路の動作電流にＩＲドロップが発生してしまい、内部回路の回路動作へ影響してしまう、という問題がある。

本発明は、上記に鑑みてなされたものであって、内部回路の回路動作への影響無く、ボンディングワイヤの断線や接続不良による高抵抗状態を検出することを目的とする。

上述した課題を解決し、目的を達成するために、本発明は、半導体チップに形成された複数のボンディングパッドと、前記半導体チップを搭載するパッケージ基板に備えられたリード端子と、をそれぞれボンディング接続するボンディングワイヤの高抵抗状態を検査する検査システムにおいて、前記ボンディングワイヤの高抵抗状態検査に際して、検査対象となる複数の前記ボンディングワイヤにそれぞれ電流を流す通電手段と、前記通電手段により生じる複数の前記ボンディングパッド間の所定位置における電圧変化量を検出する検出手段と、を備えることを特徴とする。

本発明によれば、内部回路の回路動作への影響無く、ボンディングワイヤの断線や接続不良による高抵抗状態を検出することができる、という効果を奏する。

図１は、第１の実施の形態にかかる検査システムの構成を示す図である。 図２は、検査システムの構成の変形例１を示す図である。 図３は、検査システムの構成の変形例２を示す図である。 図４は、検査システムの構成の変形例３を示す図である。 図５は、第２の実施の形態にかかる検査システムの構成を示す図である。

以下に添付図面を参照して、検査システムの実施の形態を詳細に説明する。

（第１の実施の形態）

図１は、第１の実施の形態にかかる検査システム１００の構成を示す図である。図１に示すように、検査システム１００は、検査の対象となる半導体装置（半導体集積回路）１と、半導体装置１を検査する半導体検査装置２と、を備える。半導体装置１は、パッケージ基板１０に半導体チップ２０を搭載している。

半導体チップ２０は、周縁部に、第１電源用ボンディングパッド２１、第２電源用ボンディングパッド２２を備える。第１電源用ボンディングパッド２１、第２電源用ボンディングパッド２２は、半導体チップ２０に形成された集積回路部２３への電源供給を受けるための電極パッドである。

パッケージ基板１０は、電源用電極リード端子１１を備える。電源用電極リード端子１１は、ボンディングワイヤ１２により第１電源用ボンディングパッド２１にボンディングされ、ボンディングワイヤ１３により第２電源用ボンディングパッド２２にボンディングされている。すなわち、１つの電源用電極リード端子１１から２つの電源用ボンディングパッド２１，２２に個別にボンディングされるダブルボンディングとなっている。

半導体チップ２０の集積回路部２３には、電源用ボンディングパッド２１，２２の後段に、検出手段として機能する電圧検出回路２３１が形成されている。また、半導体チップ２０の集積回路部２３には、電源用ボンディングパッド２２の後段に、通電手段として機能する電流を流す回路２３２が形成されている。これらの回路は、集積回路部２３の他の回路（内部回路２３３）と同じプロセスで形成することができる。

電流を流す回路２３２は、電源用ボンディングパッド２２からスイッチＳＷ１と抵抗Ｒ１とを直列接続している。スイッチＳＷ１は、例えば、ＭＯＳＦＥＴ（Metal-Oxide-SemiConductor Field-Effect Transistor）等のスイッチング素子を用いて構成することができる。

電圧検出回路２３１は、電流を流す回路２３２によってボンディングワイヤ１２，１３に任意のタイミングで電流を流すことにより生じる２つの電源用ボンディングパッド２１，２２の近傍のＮ１ノードにおける電圧変化量を検出する。

半導体検査装置２は、半導体装置１の検査に用いられる。半導体検査装置２は、電源Ｖ１によって半導体装置１の電源用電極リード端子１１に電源電圧Ｖを印加する。半導体検査装置２は、電圧検出回路２３１で検出される電圧に応じて、ボンディングワイヤ１２，１３の断線や接続不良による高抵抗状態を判定する。

次に、半導体装置１のボンディングワイヤ１２，１３の断線や接続不良による高抵抗状態の検査について説明する。

通常動作時は、半導体検査装置２からの制御信号によって電流を流す回路２３２のスイッチＳＷ１をＯＦＦにして使用し、内部回路２３３の動作に影響を与えないようにする。

一方、ボンディングワイヤ１２，１３のテスト時には、半導体検査装置２からの制御信号によって電流を流す回路２３２のスイッチＳＷ１をＯＮにして電流を流す回路２３２によって電流を流す。この際、電圧検出回路２３１は、２つの電源用ボンディングパッド２１，２２の近傍のＮ１ノードにおける電圧を測定する。

この場合、複数のボンディングワイヤ１２，１３の合成抵抗を含む抵抗Ｒｗ、スイッチＳＷ１と抵抗Ｒ１の合成抵抗Ｒ、印可電圧Ｖとすると、Ｎ１ノードにおける電圧は（Ｒ／Ｒ＋Ｒｗ）＊Ｖで表すことができる。なお、ここで電源用電極リード端子１１等の抵抗は便宜上無視している。また、内部回路２３３の消費電流も便宜上無視している。

半導体検査装置２は、電圧検出回路２３１を介して、Ｎ１ノードにおける電圧が（Ｒ／Ｒ＋Ｒｗ）＊Ｖがターゲット範囲よりも小さい値になっていないかどうかをモニタすることで、問題なくボンディング出来ているかどうかを判断する。

また、半導体検査装置２は、半導体検査装置２からの制御信号、もしくは半導体チップ２０内で生成した制御信号によって電流を流す回路２３２のスイッチＳＷ１をＯＦＦにした状態でＮ１ノードにおける電圧Ｖ’を測定しておき、その後半導体検査装置２からの制御信号によってスイッチＳＷ１をＯＮして電圧を測定して差分をとることで、印可電圧Ｖのばらつきや、スイッチＳＷ１がＯＦＦのときにでも発生するＩＲドロップの影響などを取り除くことができる。

また、内部回路２３３の影響を受けないようにするために、ボンディングワイヤ１２，１３のテスト時には、内部回路２３３で電流を消費しないようにパワーダウンにしておくと、なおよい。

このように本実施形態によれば、通常使用時にボンディングワイヤが断線状態や接続不良により通常よりも高抵抗となっていることを検出する回路によってＩＲドロップが発生してしまうことなく、ボンディングワイヤ１２，１３が断線状態や接続不良により通常よりも高抵抗となっている高抵抗状態を検出することができるので、内部回路の回路動作への影響無く、ボンディングワイヤ１２，１３の断線や接続不良を検出することができる。

なお、本実施形態においては、電流を流す回路２３２は、抵抗ＲとスイッチＳＷ１とを直列接続して構成したが、スイッチＳＷ１のみにより構成するようにしてもよい。このような構成にする場合には、スイッチＳＷ１のＯＮ抵抗が抵抗の役割を果たす。

（変形例１）
ここで、図２は検査システム１００の構成の変形例１を示す図である。図２に示す変形例１においては、半導体チップ２０は、周縁部に、第１グラウンド用ボンディングパッド２４、第２グラウンド用ボンディングパッド２５を備える。

パッケージ基板１０は、グラウンド用電極リード端子１４を備える。グラウンド用電極リード端子１４は、ボンディングワイヤ１５により第１グラウンド用ボンディングパッド２４にボンディングされ、ボンディングワイヤ１６により第２グラウンド用ボンディングパッド２５にボンディングされている。すなわち、１つのグラウンド用電極リード端子１４から２つのグラウンド用ボンディングパッド２４，２５に個別にボンディングされるダブルボンディングとなっている。

電流を流す回路２３２は、グラウンド用ボンディングパッド２５からスイッチＳＷ１と抵抗Ｒ１と電源Ｖ１とを直列接続している。電源Ｖ１は、電源電圧Ｖを印加する。

このような構成により、半導体検査装置２は、ボンディングワイヤ１５，１６のテスト時には、半導体検査装置２からの制御信号、もしくは半導体チップ２０内で生成した制御信号によって電流を流す回路２３２のスイッチＳＷ１をＯＮにして電流を流す回路２３２によって電流を流し、ノードＮ１の電圧をモニタする。

（変形例２）
ここで、図３は検査システム１００の構成の変形例２を示す図である。図１または図２では電源用電極リード端子１１もしくはグラウンド用電極リード端子１４のどちらかのリード端子しか記載しなかったが、図３は電源用電極リード端子１１およびグラウンド用電極リード端子１４の両方を半導体装置１に設けた例である。

電流を流す回路２３２は、電源用ボンディングパッド２２とグラウンド用ボンディングパッド２５との間に設けられる。

また、半導体チップ２０の集積回路部２３には、グラウンド用ボンディングパッド２４，２５の後段に、検出手段として機能する電圧検出回路２３４が形成されている。電圧検出回路２３４は、２つのグラウンド用ボンディングパッド２４，２５の近傍のＮ２ノードにおける電圧変化量を検出する。

このような構成により、半導体検査装置２は、ボンディングワイヤ１２，１３，１５，１６のテスト時には、半導体検査装置２からの制御信号によって電流を流す回路２３２のスイッチＳＷ１をＯＮにして電流を流す回路２３２によって電流を流し、ノードＮ１、Ｎ２の電圧をモニタする。

なお、図３の変形例３では二つの電圧検出回路２３１，２３４を備えたが、これに限るものではなく、一つの電圧検出回路を兼用するようにしてもよい。

（変形例３）
ここで、図４は検査システム１００の構成の変形例３を示す図である。図４に示すように、半導体チップ２０には、レジスタ２３５，２３６を備えるようにしてもよい。電圧検出回路２３１，２３４によって得られた電圧変化量は、レジスタ２３５，２３６にそれぞれ格納される。

このようにすることで、半導体検査装置２において別のテスト用のリード端子、ＩＣピンなどが不要となる。

また、測定対象が多い場合に、一つのテスト用のリード端子から順番にテストするよりも、試験時間短縮することができる。

（第２の実施の形態）
次に、第２の実施の形態について説明する。

第２の実施の形態は、ボンディングパッド近傍の電圧変化量の検出について、別のリード端子を介して行うようにした点が、第１の実施の形態と異なる。以下、第２の実施の形態の説明では、第１の実施の形態と同一部分の説明については省略し、第１の実施の形態と異なる箇所について説明する。

図５は、第２の実施の形態にかかる検査システム１００の構成を示す図である。図５に示すように、半導体装置１のパッケージ基板１０は、電源用電極リード端子１１、グラウンド用電極リード端子１４に加えて、別のリード端子である電圧検出用リード端子１７を備える。なお、本実施形態の半導体チップ２０の集積回路部２３には、前述した電圧検出回路２３１，２３４は備えられていない。本実施形態のボンディングパッド近傍の電圧変化量の検出は、例えば、電圧検出用リード端子１７を介して行われる。

電圧検出用リード端子１７は、ボンディングワイヤ１８により電圧検出用ボンディングパッド２６にボンディングされている。

電圧検出用ボンディングパッド２６と第１電源用ボンディングパッド２１との間には、スイッチＳＷ２が設けられている。電圧検出用ボンディングパッド２６と第１グラウンド用ボンディングパッド２４との間には、スイッチＳＷ３が設けられている。スイッチＳＷ２，ＳＷ３は、例えば、ＭＯＳＦＥＴ等のスイッチング素子を用いて構成することができる。

半導体検査装置２は、電源Ｖ１によって半導体装置１の電源用電極リード端子１１に電源電圧Ｖを印加する。また、半導体検査装置２は、電圧センサＳと、判定部５０と、を備える。電圧センサＳは、検出手段として機能するものであって、電圧検出用リード端子１７の電圧を計測する。判定部５０は、電圧センサＳで計測した電圧に基づいて、ボンディングワイヤ１２，１３，１５，１６の断線や接続不良による高抵抗状態を判定する。

次に、半導体装置１のボンディングワイヤ１２，１３，１５，１６の断線や接続不良による高抵抗状態の検査について説明する。

半導体検査装置２の判定部５０は、半導体検査装置２からの制御信号によってスイッチＳＷ２をＯＮおよびスイッチＳＷ３をＯＦＦにし、半導体検査装置２からの制御信号、もしくは半導体チップ２０内で生成した制御信号によってスイッチＳＷ１をＯＦＦにした状態でＮ１ノードにおける電圧を測定しておき、その後、半導体検査装置２からの制御信号によってスイッチＳＷ１をＯＮにしてＮ１ノードにおける電圧を測定し、差分をとることで、問題なくボンディング出来ているかどうかを判断する。

同様に、半導体検査装置２の判定部５０は、半導体検査装置２からの制御信号、もしくは半導体チップ２０内で生成した制御信号によってスイッチＳＷ２をＯＦＦおよびスイッチＳＷ３をＯＮにし、半導体検査装置２からの制御信号によってスイッチＳＷ１をＯＦＦにした状態でＮ２ノードにおける電圧を測定しておき、その後、半導体検査装置２からの制御信号によってスイッチＳＷ１をＯＮしてＮ２ノードにおける測定し、差分をとることで、問題なくボンディング出来ているかどうかを判断する。

このように本実施形態によれば、通常使用時にボンディングワイヤが断線状態や接続不良により通常よりも高抵抗となっていることを検出する回路によってＩＲドロップが発生してしまうことなく、ボンディングワイヤ１２，１３，１５，１６が断線状態や接続不良により通常よりも高抵抗となっていることを検出することができるので、内部回路の回路動作への影響無く、ボンディングワイヤ１２，１３，１５，１６の断線や接続不良による高抵抗状態を検出することができる。

１０ パッケージ基板
１１，１４ リード端子
１２，１３，１５，１６ ボンディングワイヤ
１７ 別のリード端子
２０ 半導体チップ
２１，２２，２４，２５ ボンディングパッド
５０ 判定部
１００ 検査システム
２３１，２３４ 検出手段、電圧検出回路
２３２ 通電手段
２３５，２３６ レジスタ
Ｓ 検出手段

特開２０１３－２２５５３５号公報

Claims (13)

1. 半導体チップに形成された複数のボンディングパッドと、前記半導体チップを搭載するパッケージ基板に備えられたリード端子と、をそれぞれボンディング接続するボンディングワイヤの高抵抗状態を検査する検査システムにおいて、
   前記ボンディングワイヤの高抵抗状態検査に際して、検査対象となる複数の前記ボンディングワイヤにそれぞれ電流を流す通電手段と、
   前記通電手段により生じる複数の前記ボンディングパッド間の所定位置における電圧変化量を検出する検出手段と、
   を備えることを特徴とする検査システム。
2. 前記検出手段は、前記リード端子とは別のリード端子を介して、検査対象となる前記ボンディングワイヤがボンディング接続された前記ボンディングパッドの電圧変化量を検出する、
   ことを特徴とする請求項１に記載の検査システム。
3. 前記検出手段は、前記別のリード端子から出力される電圧の値に基づいて、前記リード端子にボンディング接続された検査対象となる前記ボンディングワイヤの高抵抗状態を判定する判定部を備える、
   ことを特徴とする請求項２に記載の検査システム。
4. 前記検出手段は、前記半導体チップに設けられた電圧検出回路によって前記ボンディングパッドの電圧変化量を検出する、
   ことを特徴とする請求項１に記載の検査システム。
5. 前記電圧検出回路は、検査対象となる前記ボンディングワイヤが接続される前記リード端子毎に設けられる、
   ことを特徴とする請求項４に記載の検査システム。
6. 前記電圧検出回路は、検査対象となる前記ボンディングワイヤがそれぞれ接続される複数の前記リード端子の間で兼用される、
   ことを特徴とする請求項４に記載の検査システム。
7. 検査対象となる前記ボンディングワイヤが接続される前記リード端子は、電源用リード端子である、
   ことを特徴とする請求項１ないし５の何れか一項に記載の検査システム。
8. 検査対象となる前記ボンディングワイヤが接続される前記リード端子は、グラウンド用リード端子である、
   ことを特徴とする請求項１ないし５の何れか一項に記載の検査システム。
9. 検査対象となる前記ボンディングワイヤが接続される前記リード端子は、電源用リード端子およびグラウンド用リード端子である、
   ことを特徴とする請求項１ないし５の何れか一項に記載の検査システム。
10. 前記通電手段は、抵抗とスイッチとを備える、
    ことを特徴とする請求項１ないし９の何れか一項に記載の検査システム。
11. 前記通電手段は、スイッチを備える、
    ことを特徴とする請求項１ないし９の何れか一項に記載の検査システム。
12. 前記通電手段に備えられる前記スイッチは、外部からの制御信号に従って動作するトランジスタである、
    ことを特徴とする請求項１０または１１に記載の検査システム。
13. 前記検出手段によって得られた電圧変化量は、レジスタに格納される、
    ことを特徴とする請求項１ないし１２の何れか一項に記載の検査システム。

Images