JP3092892B2 - 半導体チップの外観検査方法および装置 - Google Patents

半導体チップの外観検査方法および装置

Info

Publication number
JP3092892B2
JP3092892B2 JP05333166A JP33316693A JP3092892B2 JP 3092892 B2 JP3092892 B2 JP 3092892B2 JP 05333166 A JP05333166 A JP 05333166A JP 33316693 A JP33316693 A JP 33316693A JP 3092892 B2 JP3092892 B2 JP 3092892B2
Authority
JP
Japan
Prior art keywords
chip
image
defect
inspected
appearance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP05333166A
Other languages
English (en)
Other versions
JPH07190739A (ja
Inventor
秀年 西村
雄一 城内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP05333166A priority Critical patent/JP3092892B2/ja
Publication of JPH07190739A publication Critical patent/JPH07190739A/ja
Application granted granted Critical
Publication of JP3092892B2 publication Critical patent/JP3092892B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Image Processing (AREA)
  • Image Analysis (AREA)
  • Length Measuring Devices By Optical Means (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は半導体チップの外観検
査方法および装置に関する。より詳しくは、検査対象の
チップを良品チップと比較することにより、チップの外
観検査を自動的に行うチップ外観検査方法および装置に
関する。
【０００２】
【従来の技術】知られているように、ダイシングされた
半導体チップに外観異常がある場合、後のアセンブリ
(組立)工程で接続不良等の原因となって歩留を低下させ
る上、市場でトラブルを起こすことがある。
【０００３】チップの外観異常には、図１５に示すよう
に、チップ表面（能動領域）Ｕの異常に関するものとし
て、Ｎo.１−１欄に示すアルミ配線の異常（パターンの
細りＤ1など）、Ｎo.１−２欄に示すパシベーション膜
の異常(破れＤ2など）、Ｎo.１−３欄に示す引っ掻きキ
ズＤ3、Ｎo.１−４欄に示す汚れ（インク飛散Ｄ4など）
があり、チップ周辺（外形領域）Ｐの異常に関するもの
として、Ｎo.２−１欄に示す搬送作業中に起こるクラッ
クＤ5、Ｎo.２−２欄に示すカケＤ6およびワレＤ7、Ｎ
o.２−３欄に示すダイシングミスによるダイ残り(チッ
プ外辺にカットされずに残る突出部)Ｄ8、Ｎo.２−４欄
に示すダイシング不良(チップの能動領域Ｕを切り込ん
だもの)Ｄ9がある。なお、Ｖはモニタ表示画面である。
【０００４】これらの外観異常を持つチップは、通常、
作業者による顕微鏡を用いた目視検査によって取り除か
れているが、検査工程の能率を向上させるために、外観
検査を自動化する取り組みも行われている。例えば、特
開平２−１７０５４９号公報に、外観検査を自動的に行
う「ウエハ外観比較検査装置」が開示されている。この外
観検査の方式では、比較基準用の良品ウエハと被検査用
ウエハとをステージ上に並べて載置し、一定の照明レベ
ルで比較基準用の良品ウエハチップの画像情報と被検査
用ウエハチップの画像情報とを得て、上記２つの画像情
報の差分から不一致箇所(外観不良)があるかないかを判
定している。欠陥を抽出できるのは、濃淡画像におい
て、正常な領域の反射率よりも欠陥箇所の反射率が低く
なるからである。
【０００５】
【発明が解決しようとする課題】ところで、半導体チッ
プの表面は、基本的には鏡面であり、光を屈折する要因
(チップ表面に形成された透過膜、金属配線の形成条件
の相違等)が多い。チップ表面を撮像して得られた濃淡
画像は一般にノイズ、歪み等の影響を受けており、ま
た、良品基準チップの画像と検査対象チップの画像との
間には反射率変動、アライメント誤差等がある。このた
め、従来の自動外観検査の方式では、欠陥を的確に抽出
できないという問題がある。つまり、チップ表面にパタ
ーンが形成された状態で外観検査を行う場合、欠陥候補
から虚報を削除するための処理は不可欠であるが、従来
の自動外観検査の方式には、欠陥候補から虚報を取り除
くプロセスが不足している。このため、正確な欠陥判定
を行うことができない。
【０００６】また、チップ表面には、パターン形状等に
応じて局所的に反射率の差異が大きい領域が存在する。
従来の自動外観検査では一定の照明レベルで濃淡画像を
得ているため、反射率が高い領域では欠陥を比較的良く
抽出するが、反射率が低い領域では欠陥が背景に紛れて
しまい、欠陥を抽出できない。
【０００７】そこで、この発明の目的は、欠陥候補から
虚報を取り除くことができ、照明を工夫することにより
欠陥を的確に抽出でき、したがって正確な欠陥判定を行
うことができる半導体チップの外観検査方法および装置
を提供することにある。
【０００８】
【課題を解決するための手段】上記目的を達成するため
に、請求項１に記載の半導体チップの外観検査方法は、
比較基準用チップと検査対象チップとを所定の照明レベ
ルで撮像して、上記比較基準用チップの画像と上記検査
対象チップの画像とを比較して欠陥を求める半導体チッ
プの外観検査方法において、上記比較基準用チップの画
像と上記検査対象チップの画像との差画像を作成し、上
記比較基準用チップの画像内での濃淡変化率を求めて、
チップ表面に形成されたパターンエッジを抽出し、上記
差画像のうち上記パターンエッジに相当する箇所につい
て、画素の濃淡レベルを所定量だけ低下させる補正を行
うことを特徴としている。
【０００９】また、請求項２に記載の半導体チップの外
観検査方法は、比較基準用チップと検査対象チップとを
所定の照明レベルで撮像して、上記比較基準用チップの
画像と上記検査対象チップの画像とを比較して欠陥を求
める半導体チップの外観検査方法において、上記比較基
準用チップの画像と上記検査対象チップの画像との差画
像を作成し、上記差画像のうち欠陥候補が存在する箇所
に、上記欠陥候補を囲む最小の矩形を設定し、上記矩形
の辺の長さ、座標、若しくは上記欠陥候補の上記矩形内
における面積占有率、またはこれらの組合せに基づい
て、上記欠陥候補から虚報を削除することを特徴として
いる。
【００１０】また、請求項３に記載の半導体チップの外
観検査方法は、比較基準用チップと検査対象チップとを
所定の照明レベルで撮像して、上記比較基準用チップの
画像と上記検査対象チップの画像とを比較して欠陥を求
める半導体チップの外観検査方法において、上記比較基
準用チップの画像と上記検査対象チップの画像との差画
像を作成し、上記差画像のうち欠陥候補が存在する箇所
に、上記欠陥候補を囲むウインドウを設定し、上記各ウ
インドウでの上記比較基準用チップの画像の濃淡値と上
記検査対象チップの画像の濃淡値との差、上記比較基準
用チップの画像が示す平均濃淡レベルと上記検査対象チ
ップの画像が示す平均濃淡レベルとの比、上記比較基準
用チップの画像と上記検査対象チップの画像との相関係
数、若しくは上記差画像が持つ分散値、またはこれらの
組合せに基づいて、上記欠陥候補から虚報を削除するこ
とを特徴としている。
【００１１】また、請求項４に記載の半導体チップの外
観検査方法は、比較基準用チップと検査対象チップとを
所定の照明レベルで撮像して、上記比較基準用チップの
画像と上記検査対象チップの画像とを比較して欠陥を求
める半導体チップの外観検査方法において、上記比較基
準用チップおよび検査対象チップの表面を、それぞれ反
射率に応じて複数の分割領域に区画し、上記各分割領域
毎に上記比較基準用チップの画像が示す平均濃淡レベル
と上記検査対象チップの画像が示す平均濃淡レベルとの
差を求め、この差を解消するように、上記各分割領域毎
に上記検査対象チップの画像の濃淡レベルをシフトさせ
るオフセット補正を行うことを特徴としている。
【００１２】また、請求項５に記載の半導体チップの外
観検査方法は、比較基準用チップと検査対象チップとを
所定の照明レベルで撮像して、上記比較基準用チップの
画像と上記検査対象チップの画像とを比較して欠陥を求
める半導体チップの外観検査方法において、上記照明レ
ベルを複数設定して、複数の照明レベルで得た上記比較
基準用チップの画像と上記検査対象チップの画像とに基
づいて欠陥を求めることを特徴としている。
【００１３】また、請求項６に記載の半導体チップの外
観検査方法は、請求項５に記載の半導体チップの外観検
査方法において、上記比較基準用チップおよび検査対象
チップの表面を、それぞれ反射率に応じて複数の分割領
域に区画し、反射率が高い分割領域については暗い照明
レベルで得た上記両チップの画像同士を比較する一方、
反射率が低い分割領域については明るい照明レベルで得
た上記両チップの画像同士を比較することを特徴として
いる。
【００１４】また、請求項７に記載の半導体チップの外
観検査方法は、請求項５に記載の半導体チップの外観検
査方法において、上記比較基準用チップおよび検査対象
チップの表面を、それぞれ反射率に応じて複数の分割領
域に区画し、反射率がパターンに応じたプロファイルを
示す分割領域について、暗い照明レベルで得た上記両チ
ップの画像同士を比較するとともに、明るい照明レベル
で得た上記両チップの画像同士を比較することを特徴と
している。
【００１５】また、請求項８に記載の半導体チップの外
観検査方法は、請求項６または７に記載の半導体チップ
の外観検査方法において、上記各分割領域について、採
用した照明レベルでの上記両チップ間の差画像を作成
し、上記各分割領域の差画像を組み合わせてチップ表面
全域の差画像を作成し、このチップ表面全域の差画像に
基づいて欠陥を求めることを特徴としている。
【００１６】また、請求項９に記載の半導体チップの外
観検査方法は、比較基準用チップと検査対象チップとを
所定の照明レベルで撮像して、上記比較基準用チップの
画像と上記検査対象チップの画像とを比較して欠陥を求
める半導体チップの外観検査方法において、上記比較基
準用チップおよび検査対象チップの表面を、それぞれ反
射率に応じて複数の分割領域に区画し、上記各分割領域
について上記比較基準用チップの画像と上記検査対象チ
ップの画像とを比較した結果、上記検査対象チップの特
定の分割領域について欠陥の存在が認められない場合、
上記比較基準用チップの特定の分割領域の画像を、上記
検査対象チップの上記特定の分割領域の画像を反映して
更新することを特徴としている。
【００１７】また、請求項１０に記載の半導体チップの
外観検査装置は、ウエハを載置できるステージと、上記
ステージ上のウエハに対して、設定された複数の照明レ
ベルで光を照射できる光源および光学系と、上記ウエハ
内のチップ表面を撮像する撮像部と、上記撮像部が撮像
した複数の画像の濃淡データを記憶することができる記
憶部と、比較基準用チップと検査対象チップとに対し
て、上記光源および光学系の照明レベルを複数設定して
光を照射し、上記各チップの表面を複数の照明レベルで
上記撮像部によって撮像して、上記複数の照明レベルで
得た上記比較基準用チップおよび上記検査対象チップの
画像を上記記憶部に記憶させる制御を行うとともに、上
記比較基準用チップの画像と上記検査対象チップの画像
とを比較して欠陥を求める演算を行う制御手段を有する
ことを特徴としている。
【００１８】
【作用】チップ表面のパターンエッジ近傍の箇所は、撮
像系の揺らぎなどにより濃淡データが不安定となり、ハ
レーションを起こしたりする。そこで、請求項１の半導
体チップの外観検査方法は、上記比較基準用チップの画
像と上記検査対象チップの画像との差画像を作成し、上
記比較基準用チップの画像内での濃淡変化率を求めて、
チップ表面に形成されたパターンエッジを抽出し、上記
差画像のうち上記パターンエッジに相当する箇所につい
て、画素の濃淡レベルを所定量だけ低下させる補正を行
う。これにより、パターンエッジの不安定なデータが欠
陥の抽出に寄与しなくなり、欠陥を抽出する精度が高ま
り、正確な欠陥判定が行われる。
【００１９】請求項２の半導体チップの外観検査方法
は、上記比較基準用チップの画像と上記検査対象チップ
の画像との差画像を作成し、この差画像のうち欠陥候補
が存在する箇所に、上記欠陥候補を囲む最小の矩形を設
定し、上記矩形の辺の長さ、座標、若しくは上記欠陥候
補の上記矩形内における面積占有率、またはこれらの組
合せに基づいて、上記欠陥候補から虚報を削除する。す
なわち、パターン形状情報に基づいて、虚報が削除され
る。したがって、欠陥を抽出する精度が高まり、正確な
欠陥判定が行われる。
【００２０】請求項３の半導体チップの外観検査方法
は、上記比較基準用チップの画像と上記検査対象チップ
の画像との差画像を作成し、上記差画像のうち欠陥候補
が存在する箇所に、上記欠陥候補を囲むウインドウを設
定し、上記各ウインドウでの上記比較基準用チップの画
像の濃淡値と上記検査対象チップの画像の濃淡値との
差、上記比較基準用チップの画像が示す平均濃淡レベル
と上記検査対象チップが示す平均濃淡レベルとの比、上
記比較基準用チップの画像と上記検査対象チップの画像
との相関係数、若しくは上記差画像が持つ分散値、また
はこれらの組合せに基づいて、上記欠陥候補から虚報を
削除する。これにより、濃淡データに基づいて、虚報が
削除される。したがって、欠陥を抽出する精度が高ま
り、正確な欠陥判定が行われる。
【００２１】請求項４の半導体チップの外観検査方法
は、上記比較基準用チップおよび検査対象チップの表面
を、それぞれ反射率に応じて複数の分割領域に区画し、
上記各分割領域毎に上記比較基準用チップの画像が示す
平均濃淡レベルと上記検査対象チップの画像が示す平均
濃淡レベルとの差を求め、この差を解消するように、上
記各分割領域毎に上記検査対象チップの画像の濃淡レベ
ルをシフトさせるオフセット補正を行う。このようにし
た場合、チップ表面に反射率の高い領域と反射率の低い
領域とが混在していたとしても、各分割領域で、両チッ
プの画像の平均濃淡レベルを揃えた上で、微小な濃淡プ
ロファイルが比較される。したがって、欠陥を抽出する
精度が高まり、正確な欠陥判定が行われる。
【００２２】請求項５の半導体チップの外観検査方法
は、照明レベルを複数設定して、複数の照明レベルで得
た上記比較基準用チップの画像と上記検査対象チップの
画像とに基づいて欠陥を求める。この場合、チップ表面
の反射率に応じて、最適の照明レベルで比較基準用チッ
プの画像と検査対象チップの画像とを比較することが可
能となる。したがって、欠陥を抽出する精度が高まり、
正確な欠陥判定が行われる。
【００２３】請求項６の半導体チップの外観検査方法
は、上記比較基準用チップおよび検査対象チップの表面
を、それぞれ反射率に応じて複数の分割領域に区画し、
反射率が高い分割領域については暗い照明レベルで得た
上記両チップの画像同士を比較する一方、反射率が低い
分割領域については明るい照明レベルで得た上記両チッ
プの画像同士を比較する。すなわち、チップ表面の反射
率に応じて、各分割領域毎に最適の照明レベルで画像が
比較される。したがって、欠陥を抽出する精度が高ま
り、正確な欠陥判定が行われる。
【００２４】請求項７の半導体チップの外観検査方法
は、上記比較基準用チップおよび検査対象チップの表面
を、それぞれ反射率に応じて複数の分割領域に区画し、
反射率がパターンに応じたプロファイルを示す分割領域
について、暗い照明レベルで得た上記両チップの画像同
士を比較するとともに、明るい照明レベルで得た上記両
チップの画像同士を比較する。すなわち、暗い照明レベ
ルでの濃淡データと明るい照明レベルでの濃淡データと
が複合されて欠陥判定が行われる。したがって、欠陥を
抽出する精度が高まり、正確な欠陥判定が行われる。
【００２５】請求項８の半導体チップの外観検査方法
は、各分割領域について、採用した照明レベルでの上記
両チップ間の差画像を作成し、上記各分割領域の差画像
を組み合わせてチップ表面全域の差画像を作成し、この
チップ表面全域の差画像に基づいて欠陥を求める。すな
わち、各分割領域で差画像が作成され、各差画像に含ま
れた欠陥候補が統合される。この統合された欠陥候補に
対して、請求項２のパターン形状情報に基づいて虚報を
削除する手法や、請求項３の濃淡データに基づいて虚報
を削除する手法を適用することによって、さらに欠陥を
抽出する精度が高まる。したがって、正確な欠陥判定が
行われる。
【００２６】外観検査を進めるにつれて、ウエハ内の形
成条件のバラツキ等から、検査対象チップの画像がチッ
プ単位で次第に変化する場合がある。ここで、請求項９
の半導体チップの外観検査方法では、元の比較基準用チ
ップの画像を、良品であると判定した検査対象チップの
画像を反映して更新して、新たな比較基準用チップの画
像を作成する。つまり、或る検査対象チップの欠陥判定
を行うとき、近接した良品チップの画像を反映した画像
が基準となっている。したがって、欠陥を抽出する精度
が高まる。しかも、請求項９では、基準画像の更新を分
割領域単位で行うので、不良チップが連続した場合であ
っても、欠陥が存在する分割領域を除く分割領域につい
て、延滞することなく基準画像の更新が行われる。した
がって、さらに欠陥を抽出する精度が高まり、正確な欠
陥判定が行われる。
【００２７】請求項１０の半導体チップの外観検査装置
は、比較基準用チップと検査対象チップとに対して、光
源および光学系の照明レベルを複数設定して光を照射
し、上記各チップの表面を複数の照明レベルで撮像部に
よって撮像して、上記複数の照明レベルで得た上記比較
基準用チップおよび上記検査対象チップの画像を上記記
憶部に記憶させる制御を行うとともに、上記比較基準用
チップの画像と上記検査対象チップの画像とを比較して
欠陥を求める演算を行う制御手段を有しているので、チ
ップ表面の反射率に応じて、最適の照明レベルで両チッ
プの画像を比較することが可能となる。したがって、欠
陥を抽出する精度が高まり、正確な欠陥判定が行われ
る。
【００２８】
【実施例】以下、この発明の半導体チップの外観検査方
法および装置を実施例により詳細に説明する。
【００２９】図１はこの発明の一実施例のＩＣ（集積回
路）外観検査装置のブロック構成を示している。この外
観検査装置は、ステージ１と、このステージ１を駆動す
るための機構制御部１０と、光源９と、光学系としての
ビームスプリッタ６およびレンズ４と、撮像部としての
ＣＣＤカメラ８と、画像処理部１３と、この装置全体の
動作を制御するＣＰＵ(中央演算処理装置)１２と、モニ
タ１７および１９を備えている。
【００３０】上記ステージ１はＸ,Ｙ,θ方向に移動可能
で、ウエハ２を載置できるようになっている。ウエハ２
は、図示しない運搬手段によってステージ１上に移送さ
れる。ステージ１は、機構制御部１０（ＣＰＵ１２によ
って制御される）によって駆動される２つのモータ(図
示せず)によって、Ｘ軸方向及びＹ軸方向に移動され
る。ＣＣＤカメラ８は、ステージ１の上方に設置され、
その光軸５はステージ１に載置されているウエハ２の表
面に垂直な状態に設定されている。ビームスプリッタ６
は上記ＣＣＤカメラ８とステージ１との間の光軸５上に
設置されており、光源９はこのビームスプリッタ６から
光軸５に対して垂直な方向に設置されている。この光源
９から出射された平行光ビーム７は、ＣＣＤカメラ８の
光軸５に対して垂直な方向からビームスプリッタ８によ
ってウエハ２側に反射される。そして、平行光ビーム７
は光軸５と平行に進んでウエハ２の表面に垂直にあた
り、ウエハ２表面によって反射および屈折される（明視
野照明法）。
【００３１】上記光源９の照度は、ＣＰＵ１２がＤ／Ａ
変換部１１を介して出力する光源制御信号電圧によって
制御される。ＣＰＵ１２は、この光源９の照度を複数レ
ベルに設定してウエハ２内のチップ３を照明し、各照明
レベルでのチップ３の表面をＣＣＤカメラ８で撮像する
制御を行う。
【００３２】画像処理部１３は、ＣＣＤカメラ８が撮像
した画像を取り込むための入力データインターフェイス
１４と、複数枚の画像を保持できる記憶部としての画像
メモリ１６と、画像に対して演算処理を行う演算部１５
とからなる。演算部１５で処理を受けた画像は、任意の
画像メモリ１６に出力され、一時的に保持される。画像
メモリ１６に保持された画像は、入力データインターフ
ェイス１４を介して演算部１５に取り出され、演算処理
を受ける。このような処理を繰り返すことによって画像
処理が行われる。このような画像処理部１３の演算部１
５および画像メモリ１６の動作は、ＣＰＵ１２によって
制御される。
【００３３】ＣＰＵ１２は、画像処理部１３に対して、
予め、所定の照明レベルでＣＣＤカメラ８が撮像した比
較基準用（良品）チップの画像データを画像メモリ１６
に格納させ、同じ照明レベルでＣＣＤカメラ８が撮像し
た検査対象チップの画像データを格納させるとともに、
後述する手順によって比較基準用チップの画像と検査対
象チップの画像とを比較して欠陥候補を求める制御を行
う。また、ＣＰＵ１２は、比較して得られた欠陥候補か
ら虚報を削除して真の欠陥を抽出する処理を行う。更
に、比較基準用チップの画像を、良品と判断した検査対
象チップの画像を反映して更新する処理を行う。更新さ
れた画像は、次のチップのための欠陥判定基準となる。
【００３４】上記ＣＰＵ１２の処理の動作はモニタ１８
の画面によって監視され、画像処理装置１３による欠陥
候補を抽出する動作はモニタ１７の画面によって監視さ
れる。
【００３５】チップの外観検査手順を述べる前に、チッ
プの表面状態について考察する。図２〜図５はチップ表
面を明視野照明法により撮像したときの代表的な画像を
模式的に示している。図中、Ｐはチップ周辺、Ｖは画面
を示している。図２に示すチップ表面Ｕ0は、微細なパ
ターンで形成されているが、画像としては略一様に明る
く、反射率が高い状態と言える。これに対して、図３に
示すチップ表面Ｕは、内部に反射率が低い領域Ｂ
（Ｂ1，Ｂ2）やＤ（Ｄ1，Ｄ2）が存在する。この違い
は、チップの能動領域に欠陥が発生した場合、背景と欠
陥とを分離するときの難易度に対応する。チップ表面の
反射率が低い領域Ｂ，Ｄに欠陥が存在すると、この照明
レベルでは背景に欠陥が紛れるため、比較による欠陥抽
出は難しい。そこで、図４，図５に示すように、照明レ
ベルを段階的に上げることによって、反射率が低い領域
Ｂ，Ｄにおいても欠陥の所在を明確にすることができ
る。
【００３６】しかしながら、いたずらに照明レベルを上
げると、チップ表面（基本的には鏡面）にハレーション
が発生し、このハレーションの発生箇所によって欠陥の
形状が不明になったり、虚報が異常発生したりする可能
性が生ずる。
【００３７】そこで、図６に示すように、チップの表面
を、反射率に応じて複数の分割領域に区画し、各分割領
域毎に最適な照明レベルを設定する。すなわち、領域Ａ
については、明るい照明レベル（図４，図５）を用いる
とハレーションを起こして欠陥が消失してしまうので、
暗い照明レベル（図３）での比較検査が最適と言える。
領域Ｂは、繰り返しパターンで構成されており光散乱の
程度が大きいため、暗い照明レベル（図３）では欠陥の
検出が困難である。そこで、図４に示す明るい照明レベ
ルに設定する。光散乱の程度が大きいので、背景のハレ
ーションは起こりにくく、背景と欠陥との分離が可能と
なる。領域Ｃ（Ｃ1，Ｃ2，Ｃ3）の反射率は一定ではな
く、パターンに応じたプロファイルを示している。この
領域Ｃについて、単に明るい照明レベル（図４）を用い
ると、パターンの隙間でハレーションが起こるため、欠
陥を表すデータが分断されるおそれがある。そこで、領
域Ｃでは、暗い照明レベル（図３）での画像比較と、明
るい照明レベル（図４）での画像比較とを複合して行
い、これにより欠陥を抽出する精度を向上させる。領域
Ｄは、図４の明るい照明レベルを用いても欠陥の抽出に
は不十分であるため、図５に示す最も明るい照明レベル
を用いる。このように、チップの表面を、反射率に応じ
て複数の分割領域に区画し、各分割領域毎に最適な照明
レベルを設定することによって、欠陥を抽出する精度を
高めて、正確な欠陥判定を行うことができる。
【００３８】次に、チップの外観検査を行う手順を、図
７に示すフローに従って具体的に説明する。
【００３９】検査対象チップの外観検査処理の開始に先
立って、ウエハサイズやチップサイズ等のアライメント
・検査用の初期登録データが記憶部に登録されているも
のとする。
【００４０】まず、一定の照明レベル（暗い照明レベ
ル）で外観検査を行う手順について説明する。
【００４１】ステップＳ１で、搬送系(図示せず)によっ
てウエハ２をステージ１上に載置する。
【００４２】次に、ステップＳ２で、上記ウエハ２のア
ライメントを実施する。
【００４３】この例では、画像処理を用いてアライメン
トが行われる。すなわち、まず、ウエハ２の外辺の３つ
の点の座標が求める。次に、上記登録されているウエハ
サイズ内で上記３点のうちの各２点を結ぶ線分の２等分
線の交点の座標を求める。これにより、ウエハ２の中心
位置が認識される。次に、ウエハ２の中心からオリエン
テーションフラットを認識する。続いて、Ｘ軸及びＹ軸
とウエハ２とのアライメントを行う。
【００４４】次に、ステップＳ３で、検査対象チップ３
を検査位置に移動する。
【００４５】次に、ステップＳ４で、上記検査対象チッ
プ３のアライメントを実施する。
【００４６】例えば、初期登録データとして、チップの
コーナー２点と、そのコーナー近傍のパターンとをそれ
ぞれ登録しておく。検査対象チップ３のコーナー２点で
パターンマッチングを行い、初期登録されたパターンと
コーナーとの位置関係を用いて、マッチング結果から上
記検査対象チップ３の２つのコーナー座標を求める。検
査対象チップ３のコーナー２点の座標からチップ３の傾
きを求め、第１コーナーのＸ・Ｙのズレ量を算出する。
このチップ３のズレ量を、ステージ１を駆動して補正す
る。
【００４７】次に、ステップＳ５で、上記検査対象チッ
プ３をさらに検査視野位置に移動する。
【００４８】ここで、検査対象チップ３が１回の画像情
報取り込みで視野内に完全に収まらない場合には、初期
登録されているチップサイズに基づいてチップ３の画像
領域を視野サイズで分割しておく。
【００４９】次に、ステップＳ６で、光源９で照明され
た上記検査対象チップ３の表面をＣＣＤカメラ８によっ
て撮像して、画像を取り込む。
【００５０】次に、ステップＳ７で、取り込んだ画像の
アライメントを行う。
【００５１】例えば、各視野でパターンを初期登録して
おき、パターンマッチングを行うことによってＸ・Ｙ軸
のズレ量を算出し、このズレ量に応じて画像をシフトさ
せる。ステージ１のアライメントにより位置精度は確保
されるが、補正のためにステージ１を移動したときは、
この影響を吸収するために画像処理によって補正を行
う。
【００５２】次に、ステップＳ８で、上記検査対象チッ
プ３の周辺についての欠陥判定を行う。
【００５３】知られているように、ダイシングされたウ
エハ２に縦横に走っているダイシング溝は、明視野照明
では暗い状態に観察され、チップ表面（基本的に鏡面）
とは明確に区別される。そこで、図１０に示すように、
検査領域に、隣接するチップが写らないように画面の
外端からマスクＭ1を設定する（許容幅Δ2）とともに、
ダイシングの精度を考慮して、検査対象チップ３側に
マスクＭ2を設定する（許容幅Δ1）。実際には、図８に
示すように、まず、画像メモリ１６に画像データを取り
込み（Ｓ２１）、取り込んだ画像データを図１０の如く
マスクする(Ｓ２２，Ｓ２３)。そして、マスクされた画
像を２値化した後（Ｓ２４）、この２値画像について抽
出された画素数をカウントし欠陥判定を行う（Ｓ２５，
Ｓ２６）。
【００５４】次に、図７に戻って、ステップＳ９で、比
較基準用チップの画像（良品基準画像）が示す平均濃淡
レベルと、検査対象チップ３の画像（検査画像）が示す
平均濃淡レベルとの差を求め、この差を解消するよう
に、上記検査対象チップ３の濃淡データのレベルをシフ
トさせるオフセット補正を行う。
【００５５】例えば、図９中に示すように、良品基準
画像にスムージング等のフィルタ処理を施して参照画像
を作成する（Ｓ３１）。検査領域の濃淡データのヒス
トグラムを計測して、参照画像の平均濃淡レベルと検査
画像の平均濃淡レベルとの差を求める。図１１(a)，
(b)に示すようなルックアップテーブルを設定して、
で求めた差を解消するように、検査画像の濃淡レベルを
シフトさせる（Ｓ３２）。ここで、オフセット補正量
（シフト量）ＯＦＳＴは、次式（１）によって算出す
る。
【００５６】 ＯＦＳＴ＝｜Σhist１(n)・n／Σhist１(n)−Σhist２(n)・n／Σhist２(n)｜ …（１） ただし、ｎは階調を示し、hist１(n)は良品基準画像の
検査領域における階調nに対応した画素数、hist２(n)は
検査画像の検査領域における階調nに対応した画素数を
それぞれ示している。また、各Σは階調ｎについて和を
とることを意味している。
【００５７】このオフセット補正を行うことにより、濃
淡データの平均レベルを揃えた上で、微小な濃淡プロフ
ァイルを比較できる。したがって、欠陥を抽出する精度
を高めて、正確な欠陥判定を行うことができる。
【００５８】なお、図１１(a)は比較基準用チップの平
均濃淡レベルが検査対象チップ３の平均濃淡レベルより
も大きいため、検査対象チップ３の濃淡データを明るく
する向きにＯＦＳＴ１だけシフトさせる例を示してい
る。一方、図１１(b)は比較基準用チップの平均濃淡レ
ベルが検査対象チップ３の平均濃淡レベルよりも小さい
ため、検査対象チップ３の濃淡データを暗くする向きに
ＯＦＳＴ２だけシフトさせる例を示している。
【００５９】次に、図７のステップＳ１０で、良品基準
画像と検査画像とを比較して欠陥候補を検出する。
【００６０】例えば、図９中に示すように、良品基準画
像から得た参照画像とオフセット補正後の検査画像とを
比較して差画像を作成する。この差画像（欠陥候補画
像）内で、参照画像の濃淡レベルよりも検査画像の濃淡
レベルの方が低くなっている画素を欠陥候補として検出
する（Ｓ３３）。そして、差画像から２値画像を作成す
る。検出した欠陥候補にはラベリング（番号付け）を行
う。
【００６１】このとき、チップ表面に形成されたパター
ンエッジ近傍の箇所は、撮像系の揺らぎなどにより濃淡
データが不安定となり、ハレーションを起こしたりす
る。そこで、良品基準画像を微分することにより、濃淡
変化率を求めてパターンエッジを抽出する。そして、上
記差画像のうちパターンエッジに相当する箇所につい
て、画素の濃淡レベルを所定量だけ低下させる補正を行
う。これにより、不安定なパターンエッジのデータが欠
陥の抽出に寄与するのを防ぐことができる。したがっ
て、欠陥を抽出する精度を高めて、正確な欠陥判定を行
うことができる。
【００６２】次に、図７のステップＳ１１で、上記ラベ
リングされた各欠陥候補から、形状データに基づいて虚
報を削除するとともに、濃淡データに基づいて虚報を削
除する。これにより、欠陥を抽出する精度を高めて、正
確な欠陥判定を行うことができる。
【００６３】詳しくは、図９中に示すように、ラベリン
グされた欠陥候補に対して形状判定を実施する（Ｓ３
４）。すなわち、微細な孤立点は、局所的に反射率の差
異として削除する。また、上記欠陥候補を囲む最小の矩
形を設定し、上記矩形の辺の長さ、座標、若しくは上記
欠陥候補の上記矩形内における面積占有率、またはこれ
らの組合せに基づいて、上記欠陥候補から虚報を削除す
る。
【００６４】また、上記形状判定で削除できなかった各
欠陥候補に対して、濃淡判定を実施する。すなわち、上
記欠陥候補を囲むウインドウＷを設定し、各ウインドウ
Ｗでの良品基準画像の濃淡値と検査画像の濃淡値との
差、良品基準画像の平均濃淡レベルと検査画像の平均濃
淡レベルとの比、良品基準画像のパターンと検査画像の
パターンとの相関係数η、若しくは上記差画像が持つ分
散値δ2、またはこれらの組合せに基づいて、上記欠陥
候補から虚報を削除する。詳しくは、良品画像のパタ
ーンが一様な反射率を示している場合、背景のハレーシ
ョンの影響が比較的少ない。この場合、欠陥候補のうち
濃淡レベルの低いものが欠陥であると考えられる。そこ
で、ウインドウＷに対応する良品基準画像の濃淡値と検
査画像の濃淡値との差を算出して、この差が小さいなら
ば虚報と判定する。パターンの輝度が一様であるかの判
断は、次式（２）に示す濃淡レベルの分散値δ2の大小
に基づいて行う。
【００６５】 δ2＝{Σ(Ｒij−(ΣＲij／Ｎ))2}／Ｎ …（２） ただし、Ｒijは良品基準画像の画素（ｉ，ｊで指定され
る）の濃淡レベル値、Ｎは画素数をそれぞれ示してい
る。各ΣはウインドウＷ内の全ての画素について和をと
ることを意味している。
【００６６】ウインドウに対応する良品画像のパター
ンの平均濃淡レベルが高い場合、背景のハレーションよ
る影響が大きいと判断される。この場合、虚報情報は、
ハレーションによって反転しているため、濃淡値の差で
はなく、ウインドウＷに対応する良品基準画像の平均濃
淡レベルと検査画像の平均濃淡レベルとの比に基づいて
判定する。つまり、良品基準画像の平均濃淡レベルと検
査画像の平均濃淡レベルとの比が基準値以上であるもの
を虚報と判定する。
【００６７】良品基準画像のパターンと検査画像のパ
ターンとの相関係数ηと、差画像の分散値δ2をとる。
相関係数ηによってパターンの類似度合を判断でき、差
画像の分散値δ2によって欠陥候補パターンのバラツキ
の度合を判断できる。
【００６８】なお、差画像分散値δ2は次式（３）によ
り算出される。
【００６９】 δ2＝{Σ(｜Ｉij−Ｒij｜−d)2}／Ｎ …（３） ただし、d＝(Σ｜Ｉij−Ｒij｜)／Ｎであり、Ｉijは検
査画像の画素の濃淡レベル値を示している。
【００７０】また、相関係数ηは次式（４）により算出
される。
【００７１】 η＝{Σ(Ｉij−Ｉ)(Ｒij−Ｒ)}／(Ｎ・νI・νJ) …（４） ただし、Ｉ,ＲはそれぞれＩij，Ｒijの平均値を示し、
νI,νJはそれぞれＩij,Ｒijの分散値を示している。
【００７２】次に、図７のステップＳ１２で、良品基準
画像を更新するかどうかを判定する。検査対象チップ３
が良品ならばステップＳ１３に進む一方、検査対象チッ
プ３が不良ならばステップＳ１４に進む。
【００７３】ステップＳ１３では、良品基準画像の更新
を行う。具体的には、元の比較基準用チップの画像の濃
淡データと、良品と判定した検査対象チップの画像の濃
淡データとに基づいて、画素単位で平均値を算出し、こ
の平均値を画像メモリ１６に格納する（詳しくは、特願
平４−１５６６０号に開示されている。）。更新後はス
テップ１４に進む。
【００７４】ステップＳ１４では、１つの検査対象チッ
プ３上の全ての検査対象領域（視野サイズで分割された
もの）に対する処理が終了したか否かを判別する。その
結果、終了していなければ、ステップＳ５に戻って同一
チップ３における次の検査対象視野に対する処理に移行
する。一方、終了していればステップＳ１５に進む。
【００７５】ステップＳ１５では、上記ウエハ２におけ
る検査対象の全てのチップに対する処理が終了したか否
かを判別する。その結果、終了していなければ、ステッ
プＳ３に戻って次の検査対象チップに対する処理を繰り
返す。一方、終了していればチップ外観検査を終了す
る。
【００７６】図１３(a)，(b)は、それぞれチップ表面，
チップ周辺について、上述の手順でチップの外観検査を
行ったときの判定結果を示している。図中、〇印は欠陥
を検出できたことを示し、×印は欠陥を検出できなかっ
たことを示している。△印は、欠陥状態により検出でき
たり検出できなかったりしたことを示している。図２に
示したような反射率が高く明るいフィールド（高輝度）
領域Ｕ0については、欠陥の寸法１０μ以上のものを全
て検出することができた。なお、欠陥の寸法１０μ以下
のものを検出するためには、高倍率での比較検査が必要
である。
【００７７】一方、図３に示したような反射率がパター
ンに応じてプロファイルを示す中輝度領域Ｃ（Ｃ1，
Ｃ2，Ｃ3）や、反射率が低い低輝度領域Ｂ（Ｂ1，
Ｂ2），Ｄ（Ｄ1，Ｄ2）については、欠陥状態により検
出できない場合（△印）や完全に検出できない場合（×
印）が生じている。
【００７８】次に、反射率が低い領域Ｂ（Ｂ1，Ｂ2），
Ｄ（Ｄ1，Ｄ2）についても欠陥を検出できるように、光
源の照明レベルを複数設定して欠陥判定を行う手順につ
いて説明する。なお、主に、一定照明レベルでの外観検
査と異なる処理について説明する。
【００７９】予め、検査対象チップの外観検査処理の開
始に先立って、ウエハサイズやチップサイズ等のアライ
メント・検査用の初期登録データが記憶部に登録されて
いるものとする。また、複数の照明レベルで撮像した良
品基準画像を画像メモリ１６に保持しているものとす
る。
【００８０】図７のステップＳ１〜Ｓ５まで同様に処理
を進める。
【００８１】次に、ステップＳ６で、光源９で照明され
た上記検査対象チップ３の表面をＣＣＤカメラ８によっ
て撮像して、画像を取り込む。このとき、ＣＰＵ１２か
らＤ／Ａ１２を介して光源９に制御信号電圧を送って、
照明レベルを予め設定されている複数段階に切り替え、
照明切り替えのタイミングに合わせて撮像を行う。
【００８２】次に、ステップＳ７で、低照明で撮像され
た画像を用いて画面上でのチップアライメントを行う。
この低照明の画像によるアライメントデータは保持し
て、同じ視野の照明レベルが異なる次の画像のアライメ
ントに用いる。
【００８３】次に、ステップＳ９で、比較基準用チップ
および検査対象チップ３の表面を、それぞれ反射率に応
じて複数の分割領域に区画し、上記各分割領域毎にオフ
セット補正を行う。
【００８４】例えば、図１２中に示すように、複数の
照明レベルＬ1，Ｌ2，…で得た比較基準用チップの複数
の画像（良品基準画像）にそれぞれマスク処理を施して
特定の分割領域の画像を取り出す。このとき、各分割領
域に適した照明レベルの画像を選択する。つまり、反射
率が高い分割領域は暗い照明レベルＬ1での画像、反射
率が低い分割領域は明るい照明レベルＬ2，…での画像
を取り出す。そして、取り出した各分割領域の画像にそ
れぞれスムージング等のフィルタ処理を施して参照画像
を作成する（Ｓ４１）。これと同様に、上記複数の照明
レベルＬ1，Ｌ2，…で得た検査対象チップの複数の画像
にマスク処理を施して上記各参照画像に対応する検査画
像を作成する。検査領域の濃淡データのヒストグラム
を計測して、各参照画像の平均濃淡レベルと、これに対
応する検査画像の平均濃淡レベルとの差をそれぞれ求め
る。図１１(a)，(b)に示したようなルックアップテー
ブルを参照して、で求めた差をそれぞれ解消するよう
に、上記分割領域毎の各検査画像の濃淡レベルをシフト
させる（Ｓ４２）。
【００８５】このようにした場合、チップ表面に反射率
の高い領域と反射率の低い領域とが混在していたとして
も、各分割領域で、両チップの画像の平均濃淡レベルを
揃えた上で、微小な濃淡プロファイルを比較できる。し
たがって、欠陥を抽出する精度を高めて、正確な欠陥判
定を行うことができる。例えば、図１４(a)，(b)はそれ
ぞれ図２，図３に示したチップについての濃淡データの
ヒストグラムを示している。図１４(a)に示すようにチ
ップ表面の濃淡レベルが略一様である場合、チップ表面
を分割せず、チップ表面全域の平均濃淡レベルの差をと
ってオフセット補正を行っても良好な結果を得ることが
できる。しかし、図１４(b)に示すように、チップ表面
の濃淡レベルが多様である場合、チップ表面全域の平均
濃淡レベルの差をとってオフセット補正を行うと、濃淡
レベルＲ1，Ｒ2を示す領域についての補正がうまくおこ
なえない。分割領域毎にオフセット補正を行うことの意
義は、この不具合を解決することにある。
【００８６】次に、図７のステップＳ１０で、欠陥候補
を検出する。
【００８７】例えば、図１０中に示すように、図３に示
したような反射率が高い分割領域Ａについては暗い照明
レベルＬ1で得た参照画像と検査画像とを比較する一
方、反射率が低い分割領域Ｂ，Ｄについては明るい照明
レベルＬ2，…で得た参照画像と検査画像とを比較し
て、それぞれ差画像（欠陥候補画像）を作成する（Ｓ４
３）。すなわち、チップ表面の反射率に応じて、最適の
照明レベルで差画像を作成する。また、反射率がパター
ンに応じたプロファイルを示す分割領域Ｃについて、暗
い照明レベルＬ1で得た参照画像と検査画像とを比較し
て差画像を作成するとともに、明るい照明レベルＬ2で
得た参照画像と検査画像とを比較して差画像を作成す
る。すなわち、暗い照明レベルＬ1での差画像と明るい
照明レベルＬ2，…での差画像を複合して欠陥判定を行
う。このように、チップ表面の反射率に応じて、各分割
領域毎に最適の照明レベルで良品基準画像と検査画像と
を比較する。これにより、欠陥を抽出する精度を高め
て、正確な欠陥判定を行うことができる。
【００８８】さらに、上記各差画像のうちパターンエッ
ジに相当する箇所について、画素の濃淡レベルを所定量
だけ低下させる補正を行う。この後、各差画像から２値
画像を作成する。検出した欠陥候補にはラベリング（番
号付け）を行ってラベル画像を作成する。
【００８９】次に、図７のステップＳ１１で、上記各分
割領域の差画像を組み合わせてチップ表面全域の差画像
を作成し、このチップ表面全域の差画像に基づいて欠陥
を求める。
【００９０】すなわち、図１０中に示すように、上記各
分割領域の差画像を統合して、チップ表面全域の差画像
（統合画像）を作成する（Ｓ４４）。これにより、各分
割領域に含まれていた欠陥候補が統合される。この統合
された欠陥候補から形状データに基づいて虚報を削除す
る（形状判定）とともに、濃淡データに基づいて虚報を
削除する（濃淡判定）。分割領域を統合することにより
欠陥候補が連結されるので、欠陥を抽出する精度を高め
て、正確な欠陥判定を行うことができる。
【００９１】次に、図７のステップＳ１２で、上記各分
割領域毎に良品基準画像を更新するかどうかを判定す
る。検査対象チップ３の特定の分割領域が良品ならばス
テップＳ１３に進む一方、検査対象チップ３の特定の分
割領域が不良ならばステップＳ１４に進む。
【００９２】ステップＳ１３では、上記各分割領域毎に
良品基準画像の更新を行う。基準画像の更新を分割領域
単位で行うので、不良チップが連続した場合であって
も、欠陥が存在する分割領域を除く分割領域について、
延滞することなく基準画像の更新を行うことができる。
したがって、さらに欠陥を抽出する精度を高めて、正確
な欠陥判定を行うことができる。
【００９３】更新後はステップ１４，１５に進んでチッ
プ外観検査を終了する。
【００９４】このように、照明レベルを複数設定して、
複数の照明レベルで得た良品基準画像と検査画像とに基
づいて欠陥を求めているので、チップ表面の反射率に応
じた分割領域毎に最適の照明レベルで良品基準画像と検
査画像とを比較することができる。したがって、欠陥を
抽出する精度を高めて、正確な欠陥判定を行うことがで
きる。
【００９５】
【発明の効果】以上より明らかなように、請求項１の半
導体チップの外観検査方法は、上記比較基準用チップの
画像と上記検査対象チップの画像との差画像を作成し、
上記比較基準用チップの画像内での濃淡変化率を求め
て、チップ表面に形成されたパターンエッジを抽出し、
上記差画像のうち上記パターンエッジに相当する箇所に
ついて、画素の濃淡レベルを所定量だけ低下させる補正
を行うので、パターンエッジの不安定なデータが欠陥の
抽出に寄与するのを防ぐことができる。したがって、欠
陥を抽出する精度を高めて、正確な欠陥判定を行うこと
ができる。
【００９６】請求項２の半導体チップの外観検査方法
は、上記比較基準用チップの画像と上記検査対象チップ
の画像との差画像を作成し、この差画像のうち欠陥候補
が存在する箇所に、上記欠陥候補を囲む最小の矩形を設
定し、上記矩形の辺の長さ、座標、若しくは上記欠陥候
補の上記矩形内における面積占有率、またはこれらの組
合せに基づいて、上記欠陥候補から虚報を削除する。す
なわち、パターン形状情報に基づいて、虚報を削除す
る。したがって、欠陥を抽出する精度を高めて、正確な
欠陥判定を行うことができる。
【００９７】請求項３の半導体チップの外観検査方法
は、上記比較基準用チップの画像と上記検査対象チップ
の画像との差画像を作成し、上記差画像のうち欠陥候補
が存在する箇所に、上記欠陥候補を囲むウインドウを設
定し、上記各ウインドウでの上記比較基準用チップの画
像の濃淡値と上記検査対象チップの画像の濃淡値との
差、上記比較基準用チップの画像が示す平均濃淡レベル
と上記検査対象チップが示す平均濃淡レベルとの比、上
記比較基準用チップの画像と上記検査対象チップの画像
との相関係数、若しくは上記差画像が持つ分散値、また
はこれらの組合せに基づいて、上記欠陥候補から虚報を
削除する。すなわち、濃淡データに基づいて、虚報を削
除する。したがって、欠陥を抽出する精度を高めて、正
確な欠陥判定を行うことができる。
【００９８】請求項４の半導体チップの外観検査方法
は、上記比較基準用チップおよび検査対象チップの表面
を、それぞれ反射率に応じて複数の分割領域に区画し、
上記各分割領域毎に上記比較基準用チップの画像が示す
平均濃淡レベルと上記検査対象チップの画像が示す平均
濃淡レベルとの差を求め、この差を解消するように、上
記各分割領域毎に上記検査対象チップの画像の濃淡レベ
ルをシフトさせるオフセット補正を行うので、チップ表
面に反射率の高い領域と反射率の低い領域とが混在して
いたとしても、各分割領域で、両チップの画像の平均濃
淡レベルを揃えた上で、微小な濃淡プロファイルを比較
できる。したがって、欠陥を抽出する精度を高めて、正
確な欠陥判定を行うことができる。
【００９９】請求項５の半導体チップの外観検査方法
は、照明レベルを複数設定して、複数の照明レベルで得
た上記比較基準用チップの画像と上記検査対象チップの
画像とに基づいて欠陥を求めるので、チップ表面の反射
率に応じて、最適の照明レベルで比較基準用チップの画
像と検査対象チップの画像とを比較することが可能とな
る。したがって、欠陥を抽出する精度を高めて、正確な
欠陥判定を行うことができる。
【０１００】請求項６の半導体チップの外観検査方法
は、上記比較基準用チップおよび検査対象チップの表面
を、それぞれ反射率に応じて複数の分割領域に区画し、
反射率が高い分割領域については暗い照明レベルで得た
上記両チップの画像同士を比較する一方、反射率が低い
分割領域については明るい照明レベルで得た上記両チッ
プの画像同士を比較するので、チップ表面の反射率に応
じて、各分割領域毎に最適の照明レベルで画像を比較で
きる。したがって、欠陥を抽出する精度を高めて、正確
な欠陥判定を行うことができる。
【０１０１】請求項７の半導体チップの外観検査方法
は、上記比較基準用チップおよび検査対象チップの表面
を、それぞれ反射率に応じて複数の分割領域に区画し、
反射率がパターンに応じたプロファイルを示す分割領域
について、暗い照明レベルで得た上記両チップの画像同
士を比較するとともに、明るい照明レベルで得た上記両
チップの画像同士を比較する。すなわち、暗い照明レベ
ルでの濃淡データと明るい照明レベルでの濃淡データと
を複合されて欠陥判定を行う。したがって、欠陥を抽出
する精度を高めて、正確な欠陥判定を行うことができ
る。
【０１０２】請求項８の半導体チップの外観検査方法
は、各分割領域について、採用した照明レベルでの上記
両チップ間の差画像を作成し、上記各分割領域の差画像
を組み合わせてチップ表面全域の差画像を作成し、この
チップ表面全域の差画像に基づいて欠陥を求める。すな
わち、各分割領域で差画像が作成され、各差画像に含ま
れた欠陥候補を統合する。この統合された欠陥候補に対
して、請求項２のパターン形状情報に基づいて虚報を削
除する手法や、請求項３の濃淡データに基づいて虚報を
削除する手法を適用することによって、さらに欠陥を抽
出する精度が高まる。したがって、正確な欠陥判定を行
うことができる。
【０１０３】請求項９の半導体チップの外観検査方法で
は、基準画像の更新を分割領域単位で行うので、不良チ
ップが連続した場合であっても、欠陥が存在する分割領
域を除く分割領域について、延滞することなく基準画像
の更新を行うことができる。したがって、さらに欠陥を
抽出する精度を高めて、正確な欠陥判定を行うことがで
きる。
【０１０４】請求項１０の半導体チップの外観検査装置
は、比較基準用チップと検査対象チップとに対して、光
源および光学系の照明レベルを複数設定して光を照射
し、上記各チップの表面を複数の照明レベルで撮像部に
よって撮像して、上記複数の照明レベルで得た上記比較
基準用チップおよび上記検査対象チップの画像を上記記
憶部に記憶させる制御を行うとともに、上記比較基準用
チップの画像と上記検査対象チップの画像とを比較して
欠陥を求める演算を行う制御手段を有しているので、チ
ップ表面の反射率に応じて、最適の照明レベルで両チッ
プの画像を比較することができる。したがって、欠陥を
抽出する精度を高めて、正確な欠陥判定を行うことがで
きる。
【図面の簡単な説明】
【図１】 この発明の一実施例のＩＣ外観検査装置の全
体構成を示す図である。
【図２】 チップの表面状態を模式的に示す図である。
【図３】 チップの表面状態を模式的に示す図である。
【図４】 図３よりも明るい照明レベルで撮像したチッ
プの表面状態を模式的に示す図である。
【図５】 図４よりもさらに明るい照明レベルで撮像し
たチップの表面状態を模式的に示す図である。
【図６】 チップ表面を反射率に応じて区画した状態を
示す図である。
【図７】 この発明の一実施例の外観検査のフローを示
す図である。
【図８】 図７のフローにおけるチップ周辺についての
欠陥判定の処理手順を詳細に示す図である。
【図９】 図７のフローにおけるチップ表面についての
欠陥判定の処理手順を詳細に示す図である。
【図１０】 検査対象チップの周辺の検査領域を示す図
である。
【図１１】 検査画像に対してオフセット補正を行う仕
方を説明する図である。
【図１２】 照明レベルを複数設定して外観検査を行う
フローを示す図である。
【図１３】 図７のフローによって外観検査を行ったと
きの欠陥判定結果を示す図である。
【図１４】 図２，図３に示したチップの濃淡データの
ヒストグラムを示す。
【図１５】 チップ表面に発生する欠陥を分類して説明
する図である。
【符号の説明】
１ ステージ ２ ウエハ ３ 検査対象チップ ４ 対物レンズ ５ 光軸 ６ ビームスプリッタ ７ 光ビーム ８ ＣＣＤカメラ ９ 光源 １０ 機械制御部 １１ Ｄ／Ａ変換部 １２ ＣＰＵ １３ 画像処理部 １４ 入力データインターフェイス １５ 演算部 １６ 画像メモリ １７，１８ モニタ
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G01B 11/00 - 11/30 G01N 21/88 H01L 21/66

Claims (10)

    (57)【特許請求の範囲】
  1. 【請求項１】 比較基準用チップと検査対象チップとを
    所定の照明レベルで撮像して、上記比較基準用チップの
    画像と上記検査対象チップの画像とを比較して欠陥を求
    める半導体チップの外観検査方法において、 上記比較基準用チップの画像と上記検査対象チップの画
    像との差画像を作成し、 上記比較基準用チップの画像内での濃淡変化率を求め
    て、チップ表面に形成されたパターンエッジを抽出し、 上記差画像のうち上記パターンエッジに相当する箇所に
    ついて、画素の濃淡レベルを所定量だけ低下させる補正
    を行うことを特徴とする半導体チップの外観検査方法。
  2. 【請求項２】 比較基準用チップと検査対象チップとを
    所定の照明レベルで撮像して、上記比較基準用チップの
    画像と上記検査対象チップの画像とを比較して欠陥を求
    める半導体チップの外観検査方法において、 上記比較基準用チップの画像と上記検査対象チップの画
    像との差画像を作成し、 上記差画像のうち欠陥候補が存在する箇所に、上記欠陥
    候補を囲む最小の矩形を設定し、 上記矩形の辺の長さ、座標、若しくは上記欠陥候補の上
    記矩形内における面積占有率、またはこれらの組合せに
    基づいて、上記欠陥候補から虚報を削除することを特徴
    とする半導体チップの外観検査方法。
  3. 【請求項３】 比較基準用チップと検査対象チップとを
    所定の照明レベルで撮像して、上記比較基準用チップの
    画像と上記検査対象チップの画像とを比較して欠陥を求
    める半導体チップの外観検査方法において、 上記比較基準用チップの画像と上記検査対象チップの画
    像との差画像を作成し、 上記差画像のうち欠陥候補が存在する箇所に、上記欠陥
    候補を囲むウインドウを設定し、 上記各ウインドウでの上記比較基準用チップの画像の濃
    淡値と上記検査対象チップの画像の濃淡値との差、上記
    比較基準用チップの画像が示す平均濃淡レベルと上記検
    査対象チップの画像が示す平均濃淡レベルとの比、上記
    比較基準用チップの画像と上記検査対象チップの画像と
    の相関係数、若しくは上記差画像が持つ分散値、または
    これらの組合せに基づいて、上記欠陥候補から虚報を削
    除することを特徴とする半導体チップの外観検査方法。
  4. 【請求項４】 比較基準用チップと検査対象チップとを
    所定の照明レベルで撮像して、上記比較基準用チップの
    画像と上記検査対象チップの画像とを比較して欠陥を求
    める半導体チップの外観検査方法において、 上記比較基準用チップおよび検査対象チップの表面を、
    それぞれ反射率に応じて複数の分割領域に区画し、 上記各分割領域毎に上記比較基準用チップの画像が示す
    平均濃淡レベルと上記検査対象チップの画像が示す平均
    濃淡レベルとの差を求め、この差を解消するように、上
    記各分割領域毎に上記検査対象チップの画像の濃淡レベ
    ルをシフトさせるオフセット補正を行うことを特徴とす
    る半導体チップの外観検査方法。
  5. 【請求項５】 比較基準用チップと検査対象チップとを
    所定の照明レベルで撮像して、上記比較基準用チップの
    画像と上記検査対象チップの画像とを比較して欠陥を求
    める半導体チップの外観検査方法において、 上記照明レベルを複数設定して、複数の照明レベルで得
    た上記比較基準用チップの画像と上記検査対象チップの
    画像とに基づいて欠陥を求めることを特徴とする半導体
    チップの外観検査方法。
  6. 【請求項６】 請求項５に記載の半導体チップの外観検
    査方法において、 上記比較基準用チップおよび検査対象チップの表面を、
    それぞれ反射率に応じて複数の分割領域に区画し、 反射率が高い分割領域については暗い照明レベルで得た
    上記両チップの画像同士を比較する一方、反射率が低い
    分割領域については明るい照明レベルで得た上記両チッ
    プの画像同士を比較することを特徴とする半導体チップ
    の外観検査方法。
  7. 【請求項７】 請求項５に記載の半導体チップの外観検
    査方法において、 上記比較基準用チップおよび検査対象チップの表面を、
    それぞれ反射率に応じて複数の分割領域に区画し、 反射率がパターンに応じたプロファイルを示す分割領域
    について、暗い照明レベルで得た上記両チップの画像同
    士を比較するとともに、明るい照明レベルで得た上記両
    チップの画像同士を比較することを特徴とする半導体チ
    ップの外観検査方法。
  8. 【請求項８】 請求項６または７に記載の半導体チップ
    の外観検査方法において、 上記各分割領域について、採用した照明レベルでの上記
    両チップ間の差画像を作成し、 上記各分割領域の差画像を組み合わせてチップ表面全域
    の差画像を作成し、このチップ表面全域の差画像に基づ
    いて欠陥を求めることを特徴とする半導体チップの外観
    検査方法。
  9. 【請求項９】 比較基準用チップと検査対象チップとを
    所定の照明レベルで撮像して、上記比較基準用チップの
    画像と上記検査対象チップの画像とを比較して欠陥を求
    める半導体チップの外観検査方法において、 上記比較基準用チップおよび検査対象チップの表面を、
    それぞれ反射率に応じて複数の分割領域に区画し、 上記各分割領域について上記比較基準用チップの画像と
    上記検査対象チップの画像とを比較した結果、上記検査
    対象チップの特定の分割領域について欠陥の存在が認め
    られない場合、上記比較基準用チップの特定の分割領域
    の画像を、上記検査対象チップの上記特定の分割領域の
    画像を反映して更新することを特徴とする半導体チップ
    の外観検査方法。
  10. 【請求項１０】 ウエハを載置できるステージと、 上記ステージ上のウエハに対して、設定された複数の照
    明レベルで光を照射できる光源および光学系と、 上記ウエハ内のチップ表面を撮像する撮像部と、 上記撮像部が撮像した複数の画像の濃淡データを記憶す
    ることができる記憶部と、 比較基準用チップと検査対象チップとに対して、上記光
    源および光学系の照明レベルを複数設定して光を照射
    し、上記各チップの表面を複数の照明レベルで上記撮像
    部によって撮像して、上記複数の照明レベルで得た上記
    比較基準用チップおよび上記検査対象チップの画像を上
    記記憶部に記憶させる制御を行うとともに、上記比較基
    準用チップの画像と上記検査対象チップの画像とを比較
    して欠陥を求める演算を行う制御手段を有することを特
    徴とする半導体チップの外観検査装置。
JP05333166A 1993-12-27 1993-12-27 半導体チップの外観検査方法および装置 Expired - Fee Related JP3092892B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP05333166A JP3092892B2 (ja) 1993-12-27 1993-12-27 半導体チップの外観検査方法および装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP05333166A JP3092892B2 (ja) 1993-12-27 1993-12-27 半導体チップの外観検査方法および装置

Publications (2)

Publication Number Publication Date
JPH07190739A JPH07190739A (ja) 1995-07-28
JP3092892B2 true JP3092892B2 (ja) 2000-09-25

Family

ID=18263038

Family Applications (1)

Application Number Title Priority Date Filing Date
JP05333166A Expired - Fee Related JP3092892B2 (ja) 1993-12-27 1993-12-27 半導体チップの外観検査方法および装置

Country Status (1)

Country Link
JP (1) JP3092892B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011163805A (ja) * 2010-02-05 2011-08-25 Seiko Epson Corp 光源設定値調整方法、検査方法および検査装置

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6411377B1 (en) 1991-04-02 2002-06-25 Hitachi, Ltd. Optical apparatus for defect and particle size inspection
JP3424407B2 (ja) * 1995-08-30 2003-07-07 株式会社島津製作所 押込型硬度計
JP3823379B2 (ja) * 1996-07-10 2006-09-20 松下電工株式会社 画像処理方法
JP3808169B2 (ja) * 1997-05-23 2006-08-09 株式会社ルネサステクノロジ 検査方法およびその装置並びに半導体基板の製造方法
JPH11135583A (ja) * 1997-10-27 1999-05-21 Hitachi Ltd チップのパターン検査装置および方法
JPH11201743A (ja) * 1998-01-16 1999-07-30 Hitachi Ltd 異物欠陥検査方法およびその装置
JP3739201B2 (ja) * 1998-03-06 2006-01-25 富士通株式会社 半導体チップの相関解析方法及び装置、半導体チップ歩留まり調整方法並びに記憶媒体
US6324298B1 (en) * 1998-07-15 2001-11-27 August Technology Corp. Automated wafer defect inspection system and a process of performing such inspection
JP3566589B2 (ja) * 1998-07-28 2004-09-15 株式会社日立製作所 欠陥検査装置およびその方法
JP3981696B2 (ja) * 1998-07-28 2007-09-26 株式会社日立製作所 欠陥検査装置およびその方法
JP3904565B2 (ja) * 1998-07-28 2007-04-11 株式会社日立製作所 欠陥検査装置およびその方法
JP3904581B2 (ja) * 1998-07-28 2007-04-11 株式会社日立製作所 欠陥検査装置およびその方法
JP2000171227A (ja) * 1998-12-08 2000-06-23 Hitachi Metals Ltd パターンを有するウエハの異物検査装置及び検査方法
JP3668629B2 (ja) * 1999-01-29 2005-07-06 株式会社東芝 画像診断装置及び画像処理方法
JP2001004347A (ja) * 1999-06-22 2001-01-12 Mitsubishi Electric Corp 欠陥検査装置
JP2001099625A (ja) * 1999-09-30 2001-04-13 Dainippon Screen Mfg Co Ltd パターン検査装置およびパターン検査方法
JP2002214151A (ja) * 2001-01-17 2002-07-31 Nippon Steel Corp 表面疵検査方法
KR100420241B1 (ko) * 2001-06-20 2004-03-02 (주)시아이센서 이미지 센서용 반도체 칩 테스트 방법 및 그 장치
JP2003083910A (ja) * 2001-09-17 2003-03-19 Ibiden Co Ltd 回路パターン検査装置および回路パターン検査方法
JP2003174065A (ja) * 2001-12-07 2003-06-20 Dainippon Screen Mfg Co Ltd 半導体基板検査装置、半導体基板検査方法およびプログラム
JP2004012201A (ja) * 2002-06-04 2004-01-15 Toshiba Solutions Corp 欠陥検査装置及び欠陥検査プログラム
JP4059429B2 (ja) * 2002-08-29 2008-03-12 大日本スクリーン製造株式会社 分類装置、歩留管理システム、分類方法、基板製造方法およびプログラム
JP4250931B2 (ja) * 2002-08-30 2009-04-08 日本電気株式会社 外観検査装置および外観検査方法
JP4017148B2 (ja) * 2002-09-05 2007-12-05 大日本スクリーン製造株式会社 パターン検査装置、歩留管理システム、パターン検査方法、基板製造方法およびプログラム
JP4573255B2 (ja) * 2003-03-28 2010-11-04 株式会社サキコーポレーション 外観検査装置および外観検査方法
JP4084257B2 (ja) * 2003-07-15 2008-04-30 株式会社メガトレード プリント基板検査装置
JP2004260193A (ja) * 2004-03-10 2004-09-16 Hitachi Ltd 回路パターンの検査方法及び検査装置
JP4935109B2 (ja) * 2005-03-17 2012-05-23 オムロン株式会社 基板検査装置並びにその検査ロジック設定方法および検査ロジック設定装置
JP2007047020A (ja) * 2005-08-10 2007-02-22 Tokyo Seimitsu Co Ltd 画像欠陥検査装置、画像欠陥検査システム及び画像欠陥検査方法
DE102005044502B8 (de) * 2005-09-16 2010-01-28 Suss Microtec Test Systems Gmbh Verfahren zur Inspektion einer Vielzahl sich wiederholender Strukturen
JP5104438B2 (ja) * 2008-03-18 2012-12-19 凸版印刷株式会社 周期性パターンのムラ検査装置および方法
KR20090100615A (ko) 2008-03-20 2009-09-24 삼성전자주식회사 결함 검출 방법
KR101036272B1 (ko) * 2008-06-12 2011-05-23 (주)엠아이텍코리아 금형 및 사출성형물의 형상오차 측정방법
JP5881235B2 (ja) * 2011-08-05 2016-03-09 Ｊｕｋｉオートメーションシステムズ株式会社 ３次元測定装置、３次元測定方法及びプログラム
JP4981185B2 (ja) * 2011-08-30 2012-07-18 シグマツクス株式会社 射出成形機監視装置
JP2012083351A (ja) * 2011-10-17 2012-04-26 Hitachi High-Technologies Corp 欠陥検査装置およびその方法
JP6907464B2 (ja) * 2016-04-25 2021-07-21 株式会社村田製作所 外観検査方法
JP6273593B1 (ja) * 2017-05-12 2018-02-07 三菱重工機械システム株式会社 段ボールシートの不良検出装置及び段ボールシートの不良除去装置並びに段ボールシートの製造装置
JP6958345B2 (ja) * 2017-12-27 2021-11-02 株式会社デンソー 外観検査装置
US10957034B2 (en) * 2019-01-17 2021-03-23 Applied Materials Israel Ltd. Method of examination of a specimen and system thereof
CN109916816A (zh) * 2019-04-23 2019-06-21 王唐(苏州)机器人智能科技有限公司 一种插针网格阵列芯片外观检测***
CN116794064B (zh) * 2023-08-25 2023-11-14 霍克视觉科技(苏州)有限公司 一种应用于单晶硅圆棒的缺陷检测方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011163805A (ja) * 2010-02-05 2011-08-25 Seiko Epson Corp 光源設定値調整方法、検査方法および検査装置

Also Published As

Publication number Publication date
JPH07190739A (ja) 1995-07-28

Similar Documents

Publication Publication Date Title
JP3092892B2 (ja) 半導体チップの外観検査方法および装置
KR100819412B1 (ko) 결함 검출 방법 및 결함 검출 장치
US5808735A (en) Method for characterizing defects on semiconductor wafers
JP2004271470A (ja) パターン検査方法及びその装置
JP2003215060A (ja) パターン検査方法及び検査装置
JP2002014057A (ja) 欠陥検査装置
JPH07260701A (ja) 検査範囲認識方法
KR20200010058A (ko) 기판 검사 방법 및 기판 검사 장치
JPH04107946A (ja) 自動外観検査装置
JP2004354250A (ja) 欠陥検査装置
JP2000180374A (ja) 欠陥検出方法
WO2021033396A1 (ja) ウエーハ外観検査装置および方法
JP2002243655A (ja) 電子部品の外観検査方法および外観検査装置
JP2001194322A (ja) 外観検査装置及び検査方法
JP2002175520A (ja) 基板面の不良検出装置、不良検出方法、及び不良検出のためのプログラムを記録した記録媒体
JPH04194701A (ja) 画像入力方法およびその装置
JP3260425B2 (ja) パターンのエッジライン推定方式及びパターン検査装置
JP2807599B2 (ja) 半導体チップ外観検査装置
JP2006145228A (ja) ムラ欠陥検出方法及び装置
JP2000258353A (ja) 欠陥検査方法及びその装置
JPH09152316A (ja) 立体物の形状検査装置
JPH10247669A (ja) ボンディングワイヤ検査装置および方法
JP4357666B2 (ja) パターン検査方法および装置
JP2003059991A (ja) 外観検査装置および外観検査方法
JP2818347B2 (ja) 外観検査装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070728

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080728

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080728

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090728

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100728

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110728

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110728

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120728

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120728

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130728

Year of fee payment: 13

LAPS Cancellation because of no payment of annual fees