JP3739201B2 - 半導体チップの相関解析方法及び装置、半導体チップ歩留まり調整方法並びに記憶媒体 - Google Patents

半導体チップの相関解析方法及び装置、半導体チップ歩留まり調整方法並びに記憶媒体 Download PDF

Info

Publication number
JP3739201B2
JP3739201B2 JP05558198A JP5558198A JP3739201B2 JP 3739201 B2 JP3739201 B2 JP 3739201B2 JP 05558198 A JP05558198 A JP 05558198A JP 5558198 A JP5558198 A JP 5558198A JP 3739201 B2 JP3739201 B2 JP 3739201B2
Authority
JP
Japan
Prior art keywords
yield
semiconductor chip
value
analysis method
correlation analysis
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP05558198A
Other languages
English (en)
Other versions
JPH11260879A (ja
Inventor
弘昭 関根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP05558198A priority Critical patent/JP3739201B2/ja
Priority to US09/262,009 priority patent/US6289257B1/en
Publication of JPH11260879A publication Critical patent/JPH11260879A/ja
Application granted granted Critical
Publication of JP3739201B2 publication Critical patent/JP3739201B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00Programme-control systems
    • G05B19/02Programme-control systems electric
    • G05B19/418Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM]
    • G05B19/41875Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM] characterised by quality surveillance of production
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00Program-control systems
    • G05B2219/30Nc systems
    • G05B2219/32Operator till task planning
    • G05B2219/32187Correlation between controlling parameters for influence on quality parameters
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00Program-control systems
    • G05B2219/30Nc systems
    • G05B2219/32Operator till task planning
    • G05B2219/32221Correlation between defect and measured parameters to find origin of defect
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、半導体チップの歩留まり又は不良率と、該半導体チップの物理量又は該半導体チップを製造する装置の状態量であるモニタ量との間の相関、又は、該モニタ量の一種である該半導体チップの素子の幾何学的物理量と、該半導体チップの該モニタ量の一種である電気的物理量との間の相関を解析する方法及び装置、この方法を用いた半導体チップ歩留まり調整方法並びにこの解析方法を実施するためのプログラムが記憶された記憶媒体に関する。
【0002】
【従来の技術】
半導体チップ相関解析方法は、量産される半導体チップの歩留まりを短期間で向上させるために重要な技術となっている。
半導体チップ製造プロセスの各種条件を設定して半導体チップを量産しても、実際の条件のばらつきにより不純物濃度、配線幅や膜厚等がばらつくので、歩留まりが変動する。そこで、半導体チップ又はその製造に関係した量Xをモニタし、モニタ量Xと歩留まりYとの組のデータを収集し、そのデータを統計的に解析してモニタ量Xと歩留まりYとの相関を調べ、歩留まりYが向上するようにモニタ量Xを変化させる。
【0003】
文献:Allan Wong, "Statistical MicroYield Modeling," Semiconductor International, Nov. 1996, p.139-148には、次のような半導体チップ相関解析方法が開示されている。
図10において、n枚のウェーハ11〜1nの各々につき、モニタ量Xと歩留まりYとの組のn個のウェーハデータ(Xj,Yj)、j=1〜nを得る。Xjは、ウェーハ1j上の複数の半導体チップについての電気試験結果の平均値である。
【0004】
Yjには、例えばコンタミネーションによる導体間のショート不良のようなランダム成分Yrが含まれている。ランダム成分Yrは、モニタ量Xと歩留まりとの相関に無関係であるので、これと非ランダム成分(系統的歩留まり)Ysとを分離してランダム歩留まりYrを除く必要がある。Sをチップ面積、Dを単位面積当たりの欠陥数(欠陥密度)、*を積演算子とすると、次式が成立する。
【0005】
Y=Yr*Ys、Yr=EXP(−S*D) ・・・(1)
この式(1)から、次式が得られる。
LogY=LogYs−S*D ・・・(2)
Ys及びDはSの値によらないので、もしSを変化させることができれば、LogYとSとの関係を表す直線において、S=0のときのLogYがLogYsとなり、Ysが求まる。そこで、隣り合うi個のチップを面積S=i*Aの仮想チップとみなし、そのi個のうちに1つでも欠陥があれば仮想チップは欠陥であるとして、歩留まりYを計算する。
【0006】
例えば図11(A)において、×印が付された矩形は欠陥チップであるとする。S=Aのとき、Y=72/75である。例えば、S=3Aのときにチップ5を含む隣り合う3個のチップの組(4,5,6)、(2,5,8)、(2,5,4)、(4,5,2)及び(8,5,6)は全て異なる独立な仮想チップであるとする。
【0007】
図11(B)に示す如く、SとLogYとの関係を最小2乗法により直線で近似し、系統的歩留まりYsを求める。
このようにして、図13のウェーハ11〜1nの歩留まりY1〜Ynの各々につき、ランダム歩留まりを分離して除いた系統的歩留まりYs1〜Ysnを求める。
【0008】
X対Ysの散布図は、例えば図12に示す如くなり、ドットが散在しているので、モニタ量Xと系統的歩留まりYsとの間の相関が不明である。これは、系統的歩留まりYsが多くのパラメータに依存しているのに1つのモニタ量Xのみに着目しているためである。多数のパラメータを同時に考慮すれば、相関がより明瞭になるが、測定されていないパラメータや測定困難なパラメータがあるので、このようにしても相関が完全に明瞭になるわけではない。また、半導体チップは多数のプロセスを経て製造され、パラメータ数が100以上と多いので、どのパラメータをどのように変化させれば歩留まりが向上するかを把握することは容易でない。
【0009】
この問題を解決するために、上記文献では次のような処理を行っている。
(1)図12に示す如く、ウェーハデータ(X1,Ys1)〜(Xn,Yn)を系統的歩留まりYsの大きさ順に並べ替え、各グループ内のデータ数が略同一になるように4つのウェーハグループ#1〜#4に分類する。これは、図13の散布図において、X軸に平行な点線でデータ数を4分割することに相当する。
【0010】
(2)ウェーハグループ#1〜#4についてそれぞれ代表値Q1〜Q4を求める。ウェーハグループ代表値Q1〜Q4は、平均値又は中央値である。
(3)ウェーハグループ代表値Q1〜Q4のみについてモニタ量Xと系統的歩留まりYsとの間の相関係数を求め、その値が所定値以上であればモニタ量Xと系統的歩留まりYsとの間の相関が強いとみなす。
【0011】
(4)上記(1)〜(3)の処理を多数のモニタ量Xについて行い、(3)で相関が強いとみなされたモニタ量のみを選択することによりパラメータ数を低減し、系統的歩留まりYsの、選択されたモニタ量についての重回帰方程式を求める。
【0012】
【発明が解決しようとする課題】
しかし、このようにして求めたウェーハグループ代表値Q1〜Q4について回帰直線RLqを決定すると、その傾きが比較的大きくなる。回帰直線RLqが系統的歩留まりYsと平行な場合には、系統的歩留まりYsはモニタ量Xの変化と無関係であると考えられる。したがって、このような傾きの大きい回帰直線RLqに基づいてモニタ量Xを変化させることにより系統的歩留まりYsを向上させようと試みても、概してその目的を達成できない。すなわち、従来の半導体チップ相関解析方法では、モニタ量を変化させたときに系統的歩留まりがどのように変化するかの関係を、低い確度でしか把握するができない。また、モニタ量と系統的歩留まりとの間の相関係数の確度が低い。系統的歩留まりYsの替わりに、系統的不良率(1−Ys)又はYsが分離されていない歩留まりYや不良率(1−Y)などの歩留まり又は不良率を用いた場合も同様である。
【0013】
本発明の目的は、このような問題点に鑑み、より高い確度でモニタ量の変化に対する歩留まり又は不良率の変化の関係を把握することが可能な、半導体チップの相関解析方法及び装置、この方法を用いた半導体チップ歩留まり調整方法並びにこの解析方法を実施するためのプログラムが記憶された記憶媒体を提供することにある。
【0014】
本発明の他の目的は、モニタ量と歩留まり又は不良率との間のより確度の高い相関係数を得ることができる、半導体チップの相関解析方法及び装置、この方法を用いた半導体チップ歩留まり調整方法並びにこの解析方法を実施するためのプログラムが記憶された記憶媒体を提供することにある。
【0015】
【課題を解決するための手段及びその作用効果】
請求項1では、造された複数の半導体チップからなる集合毎に、歩留まり又は不良率を求め且つ該半導体チップの物理量又は該半導体チップを製造する装置の状態量をモニタ量として測定し、該集合毎の該歩留まり又は不良率の値と該モニタ量の測定値との組に基づいて該歩留まり又は不良率と該モニタ量との相関を調べる半導体チップの相関解析方法において、
歩留まり又は不良率の値と該モニタ量測定値との組を、該モニタ量測定値の大きさに従って複数のグループに分類し、
該グループ毎に、該歩留まり又は不良率及び該モニタ量のそれぞれについて代表値を求め、
歩留まり又は不良率の代表値と該モニタ量の代表値との間の相関係数を算出する。
【0016】
この半導体チップの相関解析方法によれば、歩留まり又は不良率の値とモニタ量測定値との組がモニタ量測定値の大きさに従って複数のグループに分類されるので、歩留まりの大きさに従って複数のグループに分類する従来法の場合よりも、より確度の高い相関係数を得ることができるであろう。
請求項2の半導体チップの相関解析方法では、請求項1において、上記歩留まり又は不良率の値と上記モニタ量測定値との組を該モニタ量測定値の大きさ順に並べ替え、各グループ内の該組の数が互いに略等しくなるように上記分類を行う。
【0017】
請求項3の半導体チップの相関解析方法では、請求項2において、上記グループは隣り合うグループと一部重なり合っている。
請求項4の半導体チップの相関解析方法では、請求項1において、上記歩留まり又は不良率の値と上記モニタ量測定値との組を該モニタ量測定値の大きさ順に並べ替え、端のグループ内の該組の数が他のグループ内の該組の数よりも多くなるように上記分類を行う。
【0018】
概して、端のグループ内のデータのばらつきが他のグループ内のデータのばらつきよりも大きいので、この半導体チップの相関解析方法によれば、請求項2の場合よりも各グループの代表値の確度を略同一にすることができるであろう。
請求項5の半導体チップの相関解析方法では、請求項1乃至4のいずれか1つにおいて、上記集合はウェーハ単位であり、上記集合毎のモニタ量測定値は、該ウェーハ内の複数のチップの互いに対応する部分の物理量測定値の平均値又は中央値である。この集合は、ウェーハ上を複数の領域に分割したときの該領域であってもよい。
【0019】
請求項6の半導体チップの相関解析方法では、請求項1乃至5のいずれか1つにおいて、上記歩留まり又は不良率の代表値の、上記モニタ量の代表値についての回帰方程式を決定する。
この半導体チップの相関解析方法によれば、モニタ量の大きさ順に従ってデータをグループに分類する本案の方が、歩留まり又は不良率の大きさ順に従ってデータをグループに分類する従来法よりも、回帰直線からモニタ量の変化に対する歩留まり又は不良率の変化の関係をより高い確度で把握することができると考えられる。従来法では、相関の確度が低い。
【0020】
請求項7の半導体チップの相関解析方法では、請求項1乃至5のいずれか1つにおいて、複数のモニタ量について、上記相関係数を算出し、かつ、上記歩留まり又は不良率の代表値の、上記モニタ量の代表値についての回帰直線の傾きを算出し、
該相関係数が所定値以上であり、かつ、該傾きの絶対値が所定範囲内である該モニタ量について、該歩留まり又は不良率の代表値の、該モニタ量の代表値についての重回帰方程式を決定する。
【0021】
従来法によればモニタ量と歩留まり又は不良率との間の相関が強いと判定されても、本案によれば相関がないか弱いと判定される場合があり、これと逆の場合もあるが、これを上記請求項1の効果と組み合わせて考えると、本案の方が従来法よりも、より相関の強いモニタ量が選択され、より有効な重回帰方程式が得られるであろう。
【0022】
請求項8の半導体チップの相関解析方法では、請求項1乃至5のいずれか1つにおいて、上記歩留まり又は不良率は、上記歩留まり又は上記不良率からランダムな原因による歩留まり又は不良率を分離して除いた系統的歩留まり又は系統的不良率である。
請求項9の半導体チップの相関解析方法では、造された複数の半導体チップからなる集合毎に、該半導体チップの素子の幾何学的物理量を測定し、かつ、該半導体チップの電気的物理量を測定し、
該集合毎の幾何学的物理量測定値と電気的物理量測定値との組を、該幾何学的物理量測定値の大きさに従って複数のグループに分類し、
該グループ毎に、該幾何学的物理量及び該電気的物理量のそれぞれについて代表値を求め、
該幾何学的物理量と該電気的物理量との間の相関を調べる。
【0023】
例えば、この相関の結果と、上記モニタ量として幾何学的物理量又は電気的物理量の一方を用いた場合の請求項1乃至6のいずれかの方法を実施して得られた結果とから、該幾何学的物理量又は電気的物理量の他方と歩留まり又は不良率との相関を知得することができ、相関がより明瞭になる。
請求項10では、請求項6の回帰方程式又は請求項7の重回帰方程式に基づいて、歩留まりが向上するようにプロセス条件を変更する。
【0024】
請求項11の記憶媒体では、請求項1乃至9のいずれか1つに記載の半導体チップの相関解析方法を実施するためのプログラムが記憶されている。
請求項12の半導体チップの相関解析装置は、請求項11のプログラムが記憶装置にインストールされたコンピュータを有する。
【0025】
【発明の実施の形態】
以下、図面を参照して本発明の一実施形態を説明する。
図1に示す半導体チップ相関解析装置は、一般的なコンピュータシステムであり、コンピュータ本体20に、キーボードやマウス等の入力装置21、表示装置22及び外部記憶装置23が接続されている。
【0026】
略同一設定条件の下で半導体チップがウェーハ上に製造され、製造に応じて工場から転送されるj番目のウェーハのデータ(Xj,Yj)は、コンピュータ本体20を介して外部記憶装置23に格納される。Xj及びYjはそれぞれこのウェーハについてのモニタ量X及び歩留まりYの値である。
モニタ量Xは、半導体チップ又はその製造に関係した量Xをモニタしたウェーハの代表値であり、例えばウェーハ上の所定の複数チップの互いに対応する部位断面について、膜厚や配線幅等の幾何学的物理量をSEMで観察して測定した値の平均値である。モニタ量Xは、電気試験における抵抗や信号伝播遅延時間等の電気的物理量の測定値、或いは、製造装置に用いられている温度や圧力などの計測器の記録値の平均値、加熱時間やエッチング時間であってもよい。
【0027】
データ数が、入力装置21から入力された設定値nになると、外部記憶装置23に収集されたデータが、コンピュータ本体20内のメモリに読み出されて以下の処理が行われる。
(30)i=1〜nの各々について、図10を参照して説明した上述の方法により、歩留まりYiから系統的歩留まりYsiを求める。
【0028】
(31)ウェーハデータ(X1,Ys1)〜(Xn,Ysn)をモニタ量Xの大きさ順に並べ替える。
(32)各グループ内のデータ数が略同一になるように、ステップ31で並べ替えられたデータをm分割する。mの値は、入力装置21から予め設定されている。図2は、m=4の場合のこの分割を、X対Ysの散布図で示している。Ys軸に平行な点線は分割線であり、ウェーハグループ#1〜#4内の各々のデータ数は、図2では7である。
【0029】
(33)各ウェーハグループ内のモニタ量X及び系統的歩留まりYsの各々について、中央値又は平均値を代表値として求める。突出した異常なデータを含む場合には平均値よりも代表値の方が好ましい。図2に示す点Pk(Xmk,Ysmk)、k=1〜4はいずれも中央値の組(ウェーハグループ代表値)を示している。(34)求めたウェーハグループ代表値のみについて、モニタ量Xと系統的歩留まりYsとの間の相関係数を算出する。この係数が、入力装置21で予め設定された値CC以上であれば、モニタ量Xについての系統的歩留まりYsの回帰方程式を決定する。図2中のRLpは、この回帰方程式を表した回帰直線である。
【0030】
モニタ量Xの大きさ順に従ってウェーハデータがグループに分類されているので、図12のように系統的歩留まりYsの大きさ順に従ってウェーハデータをグループに分類する場合よりも、回帰直線からモニタ量Xの変化に対する系統的歩留まりYsの変化の関係をより高い確度で把握することができるであろう。
【0031】
図2のグラフ及び相関係数が表示装置22に表示され、操作者はこれを見て、上記把握をする。
回帰直線RLpがX軸と平行である場合には、モニタ量Xを変化させても系統的歩留まりYsが変化しないと推定できるので、両者の間の相関はないと考えられる。回帰直線RLpがYs軸と平行である場合には、モニタ量Xの値により系統的歩留まりYsが定まらないと推定できるので、両者の間の相関はないと考えられる。モニタ量Xと系統的歩留まりYsとの間の相関が強いと考えられる場合、すなわち、相関係数が所定値以上であり、かつ、回帰直線の傾きの絶対値が設定範囲内である場合に、モニタ量Xを変化させて、系統的歩留まりYsを向上させることを試みることは有効であろう。
【0032】
以上のステップ30〜34の処理を、多数のモニタ量Xについて行う。
(35)モニタ量Xと系統的歩留まりYsとの間の相関が強いと考えられる場合には、このモニタ量Xを選択し、選択されたモニタ量Xのみについて系統的歩留まりYsの重回帰方程式を決定する。
選択されたモニタ量は表示装置22に表示され、操作者は入力装置21を操作して、選択されたモニタ量の値を入力する。コンピュータ本体20はこれに応答して、重回帰方程式にこの値を代入し、系統的歩留まりYsを算出して表示装置22に表示する。
【0033】
なお、上記相関において、系統的歩留まりYsの替わりに、ランダム歩留Yrが分離されていない歩留まりYを用いた方が、より強い相関結果が得られる場合があり、上記ステップ30は必須ではない。これは、ランダム歩留Yrが計算上得られるものであることと、チップ面積が広くなってウェーハ当たりのチップ数が少なくなると、上式(1)中の欠陥密度Dの誤差が大きくなることから、結果として系統的歩留まりYsの誤差の方が歩留まりYのそれよりも大きくなるためと考えられる。
【0034】
また、グループ分けは、以下の実施例で示すように隣り合うグループと一部重なり合うように行ってもよい。
さらに、回帰方程式は、モニタ量Xについて、以下の実施例で示すように2次以上であってもよい。
【0035】
【実施例】
次に、上記装置を用い実際に解析した結果を、従来法を用いて解析した結果と比較して説明する。
モニタ量Xは、図3乃至7については、ウェーハ上の所定の3チップの互いに対応する部位断面の要素寸法をSEMで観察して測定した値の平均値であり、図8及び図9については、ウェーハ上の3箇所にモニタ用として形成したワード線の抵抗測定値の平均値である。図4、図8及び図9の縦軸は系統的歩留まりYsであるが、上記理由から、図3及び図5乃至7の縦軸は歩留まりYである。上記ステップ33での代表値としては中央値を用いた。
【0036】
(1)モニタ量Xがゲート酸化膜厚である場合
図3(A)〜(C)はいずれも、モニタ量Xがゲート酸化膜厚である場合のX対Yの散布図である。図中のドットは、図3(A)がウェーハデータ、図3(B)が本実施例のウェーハグループ中央値、図3(C)が従来のウェーハグループ中央値である。図3(A)のドット数(ウェーハ枚数)は172であり、図3(B)のドット数(ウェーハグループ数)は9であり、図3(C)のドット数(ウェーハグループ数)は上記文献と同じく4である。
【0037】
図3(C)中の右の3つのドットのみの近似直線(不図示)は、Y軸にほぼ平行である。また、4つのドットの相関係数は、図3(B)の場合よりも相当小さいことが明らかである。
これに対し、図3(B)では、上述の理由により回帰直線の傾きの絶対値は大き過ぎずかつ小さ過ぎず、かつ、相関係数が0.739と比較的大きく、ゲート酸化膜厚の変化に対する歩留まりYの変化の関係を従来よりもより高い確度で把握することができるであろう。
【0038】
(2)モニタ量Xがサイドウォール形成用酸化膜厚である場合
図4(A)〜(C)はいずれも、モニタ量Xがサイドウォール形成用酸化膜厚である場合のX対Ysの散布図である。図中のドットは、図4(A)がウェーハデータ、図4(B)が本実施例のウェーハグループ中央値、図4(C)が従来のウェーハグループ中央値である。
【0039】
図4(C)では、相関係数が比較的大きく、かつ、4点を近似する回帰直線(不図示)の傾きが適当であるので、酸化膜厚の変化に対する系統的歩留まりYsの変化の関係を把握できるように思える。
しかしながら、図4(B)を見ると、回帰直線(不図示)がX軸にほぼ平行となり、酸化膜厚と系統的歩留まりYsとの相関はないであろう。図4(A)を見ても、図4(C)のような相関があるとは思えない。
【0040】
従来法によれば、このモニタ量Xが重回帰解析用として選択されるが、本実施形態によれば選択されない。
(3)モニタ量Xがコンタクトホールのサイズである場合
図5(A)〜(C)はいずれも、モニタ量Xが、メタルとFETのソースとの間の矩形コンタクトホールの一辺の寸法である場合のX対Yの散布図である。図中のドットは、図5(A)がウェーハデータ、図5(B)が本実施例のウェーハグループ中央値、図5(C)が従来のウェーハグループ中央値である。
【0041】
この例では、従来法及び本実施例の方法のいずれによってもコンタクトホールのサイズと歩留まりYとの間の相関はないであろう。
この場合も、図5(C)中の右の3つのドットのみの近似直線(不図示)の傾きが比較的大きく、この点で図3(C)に類似している。
(4)モニタ量Xがメタル配線幅である場合
図6(A)〜(C)はいずれも、モニタ量Xが、メタル配線幅である場合のX対Yの散布図である。図中のドットは、図6(A)がウェーハデータ、図6(B)が本実施例のウェーハグループ中央値、図6(C)が従来のウェーハグループ中央値である。
【0042】
この例では、従来法及び本実施例の方法のいずれによってもメタル配線幅と歩留まりYとの間の相関はないと考えられる。
この場合も、図6(C)中の右の3つのドットのみの近似直線(不図示)の傾きがY軸にほぼ平行であり、この点で図3(C)に類似している。
(5)モニタ量Xがフィールド酸化膜幅である場合
図7(A)〜(C)はいずれも、モニタ量Xがフィールド酸化膜幅である場合のX対Yの散布図である。図中のドットは、図7(A)がウェーハデータ、図7(B)が本実施例のウェーハグループ中央値、図7(C)が従来のウェーハグループ中央値である。
【0043】
この例では、従来法及び本実施例の方法のいずれによってもメタル配線幅と歩留まりYとの間の相関はないと考えられる。
この場合も、図7(C)中の左3つのドットのみの近似直線(不図示)の傾きがY軸にほぼ平行であり、この点で図3(C)に類似している。
(6)モニタ量Xがワード線抵抗である場合
図8(A)〜(C)はいずれも、モニタ量Xがフィールド酸化膜幅である場合のX対Ysの散布図である。図中のドットは、図8(A)がウェーハデータ、図8(B)が本実施例のウェーハグループ中央値、図8(C)が従来のウェーハグループ中央値である。図8(A)のデータ点数は2500である。
【0044】
図8(B)では、相関係数は0.911、回帰方程式は、
Ys=−0.1251X2 +3.4708X−23.149
である。これに対し、図8(C)では、相関係数は0.952、回帰方程式は、
Ys=0.5516X−7.8066
である。
【0045】
この例では、従来法及び本実施例の方法のいずれによってもワード線抵抗と系統的歩留まりYsとの間の相関は強いと考えられる。しかし、本実施例の方法の方が従来法よりも、ワード線抵抗と系統的歩留まりYsとの間の関係をより詳細に把握することができると考えられる。例えば、図8(B)によれば、ワード線抵抗値が16kΩより大きくなると歩留まりが低下すると推定できるが、図8(C)によれば、この推定はできない。
【0046】
図9(A)は、モニタ量Xがワード線抵抗である場合のX対Ysの散布図であり、図9(A)中のドットは、他の仕方でグループ分けを行った場合のウェーハグループ中央値である。このグループは、図8(A)のウェーハデータを、図9(B)に示すように、隣り合うグループと一部重なり合うように分類したものであり、1グループ内のデータ点数は100、隣り合うグループと重なり合うデータ点数は99である。すなわち、図8(A)のデータにおいて、Xの値の小さい方から100点のデータをグループ#1とし、(Xの中央値,Ysの中央値)をウェーハグループ中央値として求め、次に、グループ#1のうちXが最小のものを除き、Xが最大のものの次のXの値を追加してグループ#2とし、(Xの中央値,Ysの中央値)をウェーハグループ中央値として求め、その後同様の処理を行って図9(A)を作成した。
【0047】
このようにしても、図8(B)と類似の結果が得られることが分かる。他のモニタ量についても同様の結果が得られた。
以上の事実から、次のことが結論される。
(i)モニタ量Xの大きさ順に従ってデータをグループに分類する本案の方が、系統的歩留まりYsの大きさ順に従ってデータをグループに分類する従来法よりも、回帰直線からモニタ量Xの変化に対する系統的歩留まりYsの変化の関係をより高い確度で把握することができると考えられる。従来法では、回帰直線の傾きが大きくなり過ぎる。
【0048】
(ii)従来法ではモニタ量Xと系統的歩留まりYsとの間の相関が強いと判定されても、本案によれば相関がないか弱いと判定される場合がある。
(iii)従来法ではモニタ量Xと系統的歩留まりYsとの間の相関がないか弱い判定されても、本案によれば相関が強いと判定される場合がある。
上記(ii)及び(iii)は(i)と組み合わせて考えると、本案の方が従来法よりも上記ステップ35で、より相関の強いモニタ量が選択され、より有効な重回帰方程式が得られるであろう。
【0049】
なお、本発明には外にも種々の変形例が含まれる。
例えば、半導体チップの集合のデータ(Xj,Yj)は、複数枚のウェーハ又はロット単位の代表値であってもよい。
また、図3(A)、図4(A)、図5(A)、図6(A)及び図7(A)から明らかなように、ドットの集合のX軸方向端部のばらつき(密度)が中央部のそれよりも大きいので、該端部のウェーハグループのデータ数を他のそれよりも多くすることにより、該端部のウェーハグループの代表値の確度を向上させて、各ウェーハグループの代表値の確度を略同一にしてもよい。
【0050】
さらに、上述の膜厚や線幅のような幾何学的物理量と、上述のワード線抵抗のような電気的物理量との組のウェーハデータを、幾何学的物理量測定値の大きさに従って複数のグループに分類し、グループ毎に、幾何学的物理量及び電気的物理量のそれぞれについて代表値を求め、これについて幾何学的物理量と電気的物理量との間の相関係数及び回帰方程式を求めてもよい。例えば、この相関の結果と、上述のY又はYsと幾何学的物理量Xとの相関の結果とを組み合わせると、Y又はYsと電気的物理量との間の相関も知得することができ、相関がより明瞭になる。
【0051】
また、歩留まり又は不良率として、歩留まりY又はYsの替わりに、不良率(1−Y)又は(1−Ys)を用いてもよい。
本発明は、半導体チップ以外の量産品、例えば液晶表示パネルの歩留まり解析にも適用可能である。
【図面の簡単な説明】
【図1】本発明の一実施形態の半導体チップ相関解析装置の概略機能ブロック図である。
【図2】モニタ量X、対、系統的歩留まりYsの散布図から見たグループ分類説明図である。
【図3】(A)〜(C)はいずれもモニタ量Xがゲート酸化膜厚である場合のX対Ysの散布図であり、図中のドットは、(A)がウェーハデータ、(B)が本実施例のウェーハグループ中央値、(C)が従来のウェーハグループ中央値である。
【図4】(A)〜(C)はいずれもモニタ量Xがサイドウォール形成用酸化膜厚である場合のX対Ysの散布図であり、図中のドットは、(A)がウェーハデータ、(B)が本実施例のウェーハグループ中央値、(C)が従来のウェーハグループ中央値である。
【図5】(A)〜(C)はいずれもモニタ量XがメタルとFETのソースとの間のコンタクトホールのサイズである場合のX対Ysの散布図であり、図中のドットは、(A)がウェーハデータ、(B)が本実施例のウェーハグループ中央値、(C)が従来のウェーハグループ中央値である。
【図6】(A)〜(C)はいずれもモニタ量Xがメタル配線幅である場合のX対Ysの散布図であり、図中のドットは、(A)がウェーハデータ、(B)が本実施例のウェーハグループ中央値、(C)が従来のウェーハグループ中央値である。
【図7】(A)〜(C)はいずれもモニタ量Xがフィールド酸化膜幅である場合のX対Ysの散布図であり、図中のドットは、(A)がウェーハデータ、(B)が本実施例のウェーハグループ中央値、(C)が従来のウェーハグループ中央値である。
【図8】(A)〜(C)はいずれもモニタ量Xがワード線抵抗である場合のX対Ysの散布図であり、図中のドットは、(A)がウェーハデータ、(B)が本実施例のウェーハグループ中央値、(C)が従来のウェーハグループ中央値である。
【図9】(A)は、モニタ量Xがワード線抵抗である場合のX対Ysの散布図であり、図中のドットは、図8(A)のウェーハデータを他の仕方でグループ分けしたときのウェーハグループ中央値、(B)は散布図内でのこのグループ分けの説明図である。
【図10】従来法の統計データ説明図である。
【図11】(A)及び(B)は従来法の系統的歩留まりYsの求め方説明図である。
【図12】図10のウェーハデータ(X,Ys)を系統的歩留まりYsの昇順に並べ替えて、4ウェーハグループに分類する従来法の説明図である。
【図13】X対Ysの散布図から見た図11のグループ分類説明図である。
【符号の説明】
11〜1n ウェーハ
20 コンピュータ本体
21 入力装置
22 表示装置
23 外部記憶装置
P1〜P4、Q1〜Q4 ウェーハグループ代表値
RLp、RLq 回帰直線

Claims (12)

  1. 造された複数の半導体チップからなる集合毎に、歩留まり又は不良率を求め且つ該半導体チップの物理量又は該半導体チップを製造する装置の状態量をモニタ量として測定し、該集合毎の該歩留まり又は不良率の値と該モニタ量の測定値との組に基づいて該歩留まり又は不良率と該モニタ量との相関を調べる半導体チップの相関解析方法において、
    歩留まり又は不良率の値と該モニタ量測定値との組を、該モニタ量測定値の大きさに従って複数のグループに分類し、
    該グループ毎に、該歩留まり又は不良率及び該モニタ量のそれぞれについて代表値を求め、
    歩留まり又は不良率の代表値と該モニタ量の代表値との間の相関係数を算出する、
    ことを特徴とする半導体チップの相関解析方法。
  2. 上記歩留まり又は不良率の値と上記モニタ量測定値との組を該モニタ量測定値の大きさ順に並べ替え、各グループ内の該組の数が互いに略等しくなるように上記分類を行うことを特徴とする請求項1記載の半導体チップの相関解析方法。
  3. 上記グループは隣り合うグループと一部重なり合っていることを特徴とする請求項2記載の半導体チップの相関解析方法。
  4. 上記歩留まり又は不良率の値と上記モニタ量測定値との組を該モニタ量測定値の大きさ順に並べ替え、端のグループ内の該組の数が他のグループ内の該組の数よりも多くなるように上記分類を行うことを特徴とする請求項1記載の半導体チップの相関解析方法。
  5. 上記集合はウェーハ単位であり、上記集合毎のモニタ量測定値は、該ウェーハ内の複数のチップの互いに対応する部分の物理量測定値の平均値又は中央値であることを特徴とする請求項1乃至4のいずれか1つに記載の半導体チップの相関解析方法。
  6. 上記歩留まり又は不良率の代表値の、上記モニタ量の代表値についての回帰方程式を決定することを特徴とする請求項1乃至5のいずれか1つに記載の半導体チップの相関解析方法。
  7. 複数のモニタ量について、上記相関係数を算出し、かつ、上記歩留まり又は不良率の代表値の、上記モニタ量の代表値についての回帰直線の傾きを算出し、
    該相関係数が所定値以上であり、かつ、該傾きの絶対値が所定範囲内である該モニタ量について、該歩留まり又は不良率の代表値の、該モニタ量の代表値についての重回帰方程式を決定する、
    ことを特徴とする請求項1乃至5のいずれか1つに記載の半導体チップの相関解析方法。
  8. 上記歩留まり又は不良率は、上記歩留まり又は上記不良率からランダムな原因による歩留まり又は不良率を分離して除いた系統的歩留まり又は系統的不良率であることを特徴とする請求項1乃至5のいずれか1つに記載の半導体チップの相関解析方法。
  9. 造された複数の半導体チップからなる集合毎に、該半導体チップの素子の幾何学的物理量を測定し、かつ、該半導体チップの電気的物理量を測定し、
    該集合毎の幾何学的物理量測定値と電気的物理量測定値との組を、該幾何学的物理量測定値の大きさに従って複数のグループに分類し、
    該グループ毎に、該幾何学的物理量及び該電気的物理量のそれぞれについて代表値を求め、
    該幾何学的物理量と該電気的物理量との間の相関を調べる、
    ことを特徴とする半導体チップの相関解析方法。
  10. 請求項6の回帰方程式又は請求項7の重回帰方程式に基づいて、歩留まりが向上するようにプロセス条件を変更することを特徴とする半導体チップ歩留まり調整方法。
  11. 請求項1乃至9のいずれか1つに記載の半導体チップの相関解析方法を実施するためのプログラムが記憶されていることを特徴とする記憶媒体。
  12. 請求項11のプログラムが記憶装置にインストールされたコンピュータを有することを特徴とする半導体チップの相関解析装置。
JP05558198A 1998-03-06 1998-03-06 半導体チップの相関解析方法及び装置、半導体チップ歩留まり調整方法並びに記憶媒体 Expired - Fee Related JP3739201B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP05558198A JP3739201B2 (ja) 1998-03-06 1998-03-06 半導体チップの相関解析方法及び装置、半導体チップ歩留まり調整方法並びに記憶媒体
US09/262,009 US6289257B1 (en) 1998-03-06 1999-03-04 Method and apparatus for analyzing correlation for semiconductor chips

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP05558198A JP3739201B2 (ja) 1998-03-06 1998-03-06 半導体チップの相関解析方法及び装置、半導体チップ歩留まり調整方法並びに記憶媒体

Publications (2)

Publication Number Publication Date
JPH11260879A JPH11260879A (ja) 1999-09-24
JP3739201B2 true JP3739201B2 (ja) 2006-01-25

Family

ID=13002717

Family Applications (1)

Application Number Title Priority Date Filing Date
JP05558198A Expired - Fee Related JP3739201B2 (ja) 1998-03-06 1998-03-06 半導体チップの相関解析方法及び装置、半導体チップ歩留まり調整方法並びに記憶媒体

Country Status (2)

Country Link
US (1) US6289257B1 (ja)
JP (1) JP3739201B2 (ja)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6449749B1 (en) * 1999-11-18 2002-09-10 Pdf Solutions, Inc. System and method for product yield prediction
JP2001156134A (ja) * 1999-11-26 2001-06-08 Mitsubishi Electric Corp 半導体装置の検査方法及び検査装置
US6510395B2 (en) * 2000-08-11 2003-01-21 Sensys Instruments Corporation Method of detecting residue on a polished wafer
US6963813B1 (en) * 2000-09-13 2005-11-08 Dieter Rathei Method and apparatus for fast automated failure classification for semiconductor wafers
US6856849B2 (en) * 2000-12-06 2005-02-15 Advanced Micro Devices, Inc. Method for adjusting rapid thermal processing (RTP) recipe setpoints based on wafer electrical test (WET) parameters
DE10108920A1 (de) * 2001-02-23 2002-09-12 Infineon Technologies Ag Verfahren zum Überwachen einer Fertigung unter Verwendung von justierten Werten sowie zugehörige Komponenten
KR100429883B1 (ko) * 2001-12-20 2004-05-03 삼성전자주식회사 순수 결함에 의한 불량 발생 확률 측정방법, 순수 결함에서 추출한 패턴 파라미터의 분류를 이용한 결함 제한 수율 측정 방법, 순수 결함에 의한 불량 발생 확률 및 결함 제한 수율을 측정하기 위한 시스템
US6610550B1 (en) * 2002-04-03 2003-08-26 Advanced Micro Devices Method and apparatus for correlating error model with defect data
US7039543B1 (en) * 2003-03-17 2006-05-02 Pdf Solutions, Inc. Transforming yield information of a semiconductor fabrication process
JP4538205B2 (ja) * 2003-07-23 2010-09-08 株式会社日立ハイテクノロジーズ 検査データの解析プログラム、検査データ解析装置
JP5085016B2 (ja) * 2005-06-01 2012-11-28 富士通セミコンダクター株式会社 データ解析方法およびデータ解析プログラム
US20070067125A1 (en) * 2005-09-14 2007-03-22 Baptiste Guivarch Procedure of expertise of exhaustibility, of efficiency and of the feasibility of systems of traceability put in place on an industrial site, notably in the agro-food sector
US7218984B1 (en) 2005-12-16 2007-05-15 International Business Machines Corporation Dynamically determining yield expectation
JP4791840B2 (ja) * 2006-02-06 2011-10-12 株式会社日立ハイテクノロジーズ 荷電粒子線装置、走査電子顕微鏡、および試料検査方法
US7954072B2 (en) * 2006-05-15 2011-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. Model import for electronic design automation
US20070270994A1 (en) * 2006-05-19 2007-11-22 Texas Instruments, Incorporated System and method for generating a yield model for an integrated circuit fabrication process and method of manufacturing an integrated circuit using the yield model
US8145337B2 (en) * 2007-05-04 2012-03-27 Taiwan Semiconductor Manufacturing Company, Ltd. Methodology to enable wafer result prediction of semiconductor wafer batch processing equipment
US7974728B2 (en) * 2007-05-04 2011-07-05 Taiwan Semiconductor Manufacturing Company, Ltd. System for extraction of key process parameters from fault detection classification to enable wafer prediction
CN101458515B (zh) * 2007-12-13 2011-10-05 中芯国际集成电路制造(上海)有限公司 晶圆质量分析方法
JP4917527B2 (ja) * 2007-12-21 2012-04-18 東京エレクトロン株式会社 情報処理装置、情報処理方法、およびプログラム
US7783999B2 (en) * 2008-01-18 2010-08-24 Taiwan Semiconductor Manufacturing Company, Ltd. Electrical parameter extraction for integrated circuit design
US8037575B2 (en) * 2008-02-28 2011-10-18 Taiwan Semiconductor Manufacturing Company, Ltd. Method for shape and timing equivalent dimension extraction
US8001494B2 (en) 2008-10-13 2011-08-16 Taiwan Semiconductor Manufacturing Company, Ltd. Table-based DFM for accurate post-layout analysis
US8806386B2 (en) * 2009-11-25 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Customized patterning modulation and optimization
US8745554B2 (en) * 2009-12-28 2014-06-03 Taiwan Semiconductor Manufacturing Company, Ltd. Practical approach to layout migration
US8679863B2 (en) * 2012-03-15 2014-03-25 International Business Machines Corporation Fine tuning highly resistive substrate resistivity and structures thereof
US8756152B2 (en) * 2012-07-12 2014-06-17 Bank Of America Corporation Operational risk back-testing process using quantitative methods
JP6599727B2 (ja) 2015-10-26 2019-10-30 株式会社Screenホールディングス 時系列データ処理方法、時系列データ処理プログラム、および、時系列データ処理装置
JP6766103B2 (ja) * 2018-07-31 2020-10-07 株式会社日立製作所 分析方法及び計算機
CN110895404A (zh) * 2018-09-12 2020-03-20 长鑫存储技术有限公司 自动检测集成电路参数间的相关性的方法及***

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4415629A (en) * 1982-03-22 1983-11-15 Electric Power Research Institute, Inc. Insulated conductor
US4809196A (en) * 1986-04-10 1989-02-28 International Business Machines Corporation Method for designating/sorting semiconductor wafers according to predicted oxygen precipitation behavior
JPH04159747A (ja) * 1990-10-23 1992-06-02 Nec Corp データ管理解析システム
US5619596A (en) * 1993-10-06 1997-04-08 Seiko Instruments Inc. Method and apparatus for optical pattern recognition
JP2600594B2 (ja) * 1993-12-01 1997-04-16 日本電気株式会社 半導体集積回路の検査方法及び外形検査装置
JP3092892B2 (ja) * 1993-12-27 2000-09-25 シャープ株式会社 半導体チップの外観検査方法および装置
US5963881A (en) * 1995-09-22 1999-10-05 Texas Instruments Incorporated Method and system for enhancing the identification of causes of variations in the performance of manufactured articles
KR100200480B1 (ko) * 1995-12-21 1999-10-01 윤종용 불량 분석 피드백에 의한 반도체 제조공정 제어방법
JPH09219347A (ja) * 1996-02-09 1997-08-19 Matsushita Electric Ind Co Ltd 半導体プロセスの管理方法及びその管理装置
US6108586A (en) * 1997-03-31 2000-08-22 Hitachi, Ltd. Fraction defective estimating method, system for carrying out the same and recording medium
US6115643A (en) * 1998-02-03 2000-09-05 Mcms Real-time manufacturing process control monitoring method

Also Published As

Publication number Publication date
US6289257B1 (en) 2001-09-11
JPH11260879A (ja) 1999-09-24

Similar Documents

Publication Publication Date Title
JP3739201B2 (ja) 半導体チップの相関解析方法及び装置、半導体チップ歩留まり調整方法並びに記憶媒体
CN100424599C (zh) 质量管理***、质量管理方法及批次单位的晶片处理方法
US6456951B1 (en) Method and apparatus for processing inspection data
US6473665B2 (en) Defect analysis method and process control method
US20040147121A1 (en) Method and system for manufacturing a semiconductor device
JPH11353338A (ja) 集積回路のシミュレーション方法および記録媒体
JP3249007B2 (ja) 半導体装置、その特性評価方法及び設計方法
JP2005535114A5 (ja)
JPH09148386A (ja) 半導体の検査方法及び検査装置
US7272460B2 (en) Method for designing a manufacturing process, method for providing manufacturing process design and technology computer-aided design system
US20070145998A1 (en) Method and apparatus for characterizing features formed on a substrate
US20070282544A1 (en) Data analysis method for integrated circuit process and semiconductor process
US6374199B1 (en) Inspection and analyzing apparatus for semiconductor integrated circuit and inspection and analyzing method
CN109308395B (zh) 基于lof-knn算法的晶圆级空间测量参数异常识别方法
CN104952750B (zh) 一种硅片电学测试的早期侦测***及方法
JP4303017B2 (ja) 品質管理装置及び品質管理方法
JP4774545B2 (ja) 比誘電率の値を求める方法、及び比誘電率値求得装置
TW201620057A (zh) 晶圓的良率判斷方法以及晶圓合格測試的多變量偵測方法
US20080084297A1 (en) Alarm apparatus and manufacturing method
US8612811B2 (en) Defective-ratio predicting method, defective-ratio predicting program, managing method for semiconductor manufacturing apparatus, and manufacturing method for semiconductor device
JP3492226B2 (ja) 半導体不良原因絞込み方法
JP2990471B2 (ja) 導電性パターンの検査モニター方法
KR100492153B1 (ko) 고속 퓨리에 변환 기법을 이용한 분석 방법 및 장치
JP2001015564A (ja) 半導体装置の検査装置と検査方法
JP2002124445A (ja) 半導体デバイスの製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041105

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050301

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050502

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050531

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20051101

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20051101

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081111

Year of fee payment: 3

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081111

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081111

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091111

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101111

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101111

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111111

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111111

Year of fee payment: 6

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111111

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111111

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121111

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121111

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131111

Year of fee payment: 8

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees