JP3087671B2 - バイポーラトランジスタおよびその製造方法 - Google Patents
バイポーラトランジスタおよびその製造方法Info
- Publication number
- JP3087671B2 JP3087671B2 JP08332208A JP33220896A JP3087671B2 JP 3087671 B2 JP3087671 B2 JP 3087671B2 JP 08332208 A JP08332208 A JP 08332208A JP 33220896 A JP33220896 A JP 33220896A JP 3087671 B2 JP3087671 B2 JP 3087671B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- base
- collector
- emitter
- contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 77
- 239000000203 mixture Substances 0.000 claims description 154
- 239000004065 semiconductor Substances 0.000 claims description 137
- 239000000758 substrate Substances 0.000 claims description 49
- 238000005530 etching Methods 0.000 claims description 44
- 238000000034 method Methods 0.000 claims description 37
- 238000003780 insertion Methods 0.000 claims description 33
- 230000037431 insertion Effects 0.000 claims description 33
- 230000007423 decrease Effects 0.000 claims description 30
- 239000010410 layer Substances 0.000 description 1251
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 31
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 17
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 14
- 229910004298 SiO 2 Inorganic materials 0.000 description 14
- 238000010030 laminating Methods 0.000 description 11
- 239000000969 carrier Substances 0.000 description 10
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 6
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 4
- 229910002065 alloy metal Inorganic materials 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 240000002329 Inga feuillei Species 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000001741 metal-organic molecular beam epitaxy Methods 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/6631—Bipolar junction transistors [BJT] with an active layer made of a group 13/15 material
- H01L29/66318—Heterojunction transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1004—Base region of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
- H01L29/7371—Vertical transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、半絶縁性基板上に
第一導電型のコレクタ層と第二導電型のベース層と第一
導電型のエミッタ層とを積層したバイポーラトランジス
タおよびその製造方法に関する。
第一導電型のコレクタ層と第二導電型のベース層と第一
導電型のエミッタ層とを積層したバイポーラトランジス
タおよびその製造方法に関する。
【０００２】
【従来の技術】バイポーラトランジスタは、例えば、半
絶縁性基板上に第一導電型のコレクタ層と第二導電型の
ベース層と第一導電型のエミッタ層とを順番に積層さ
せ、これらの各層に個々に導通する電極を形成した構造
に形成されている。従来、ＡｌＧａＡｓ／ＧａＡｓ系を
中心とする化合物半導体を用いたへテロ接合型のバイポ
ーラトランジスタは、優れた高速性を有することからマ
イクロ波やミリ波用のデバイスとしての応用が期待され
ている。バイポーラトランジスタの高速化にはキャリア
の素子内での走行時間の短締が必須であり、そのための
一つの施策としてベース層を傾斜組成層に形成すること
が広く用いられている。
絶縁性基板上に第一導電型のコレクタ層と第二導電型の
ベース層と第一導電型のエミッタ層とを順番に積層さ
せ、これらの各層に個々に導通する電極を形成した構造
に形成されている。従来、ＡｌＧａＡｓ／ＧａＡｓ系を
中心とする化合物半導体を用いたへテロ接合型のバイポ
ーラトランジスタは、優れた高速性を有することからマ
イクロ波やミリ波用のデバイスとしての応用が期待され
ている。バイポーラトランジスタの高速化にはキャリア
の素子内での走行時間の短締が必須であり、そのための
一つの施策としてベース層を傾斜組成層に形成すること
が広く用いられている。
【０００３】組成傾斜層のベース層を有する従来のバイ
ポーラトランジスタでは、ベース層にＡｌXＧａ1-XＡｓ
層を用い、エミッタ側からコレクタ側に向かってバンド
ギャップが小さくなるようにＡｌ組成比ｘを０．１から
０まで変化させている。これによりベース層に内部電界
を発生させることができ、キャリアのベース層での走行
時間を短縮させることができる。
ポーラトランジスタでは、ベース層にＡｌXＧａ1-XＡｓ
層を用い、エミッタ側からコレクタ側に向かってバンド
ギャップが小さくなるようにＡｌ組成比ｘを０．１から
０まで変化させている。これによりベース層に内部電界
を発生させることができ、キャリアのベース層での走行
時間を短縮させることができる。
【０００４】上述したようにＡｌＧａＡｓによりベース
層を組成傾斜層に形成することは、ベース層でのキャリ
アの走行時間の短縮に有効な手段であるが、その反面、
ベース電極の形成に際して問題が発生する。すなわち、
従来のバイポーラトランジスタにおいてはベース電極の
形成時にベース層の表面を露出させる必要があるが、こ
の時に露出されるベース層の表面は最もＡｌの組成が高
いので、バンドギャップが大きく化学的に不安定なＡｌ
が酸化物を作りやすいことから、オーミック接続の抵抗
が増加しがちである。
層を組成傾斜層に形成することは、ベース層でのキャリ
アの走行時間の短縮に有効な手段であるが、その反面、
ベース電極の形成に際して問題が発生する。すなわち、
従来のバイポーラトランジスタにおいてはベース電極の
形成時にベース層の表面を露出させる必要があるが、こ
の時に露出されるベース層の表面は最もＡｌの組成が高
いので、バンドギャップが大きく化学的に不安定なＡｌ
が酸化物を作りやすいことから、オーミック接続の抵抗
が増加しがちである。
【０００５】ここで、上述のような課題を解決したバイ
ポーラトランジスタの第一の従来例を図７を参照して以
下に順次説明する。なお、図７はバイポーラトランジス
タの積層構造を示す縦断正面図である。まず、ここで例
示するバイポーラトランジスタ１は半絶縁性基板２を有
しており、該半絶縁性基板２上にコレクタ層３とベース
層４とエミッタ層５とが順番に積層されている。
ポーラトランジスタの第一の従来例を図７を参照して以
下に順次説明する。なお、図７はバイポーラトランジス
タの積層構造を示す縦断正面図である。まず、ここで例
示するバイポーラトランジスタ１は半絶縁性基板２を有
しており、該半絶縁性基板２上にコレクタ層３とベース
層４とエミッタ層５とが順番に積層されている。
【０００６】より詳細には、前記半絶縁性基板２の上面
の全域にコレクタコンタクト層６が積層されており、該
コレクタコンタクト層６の上面には、中央部に前記コレ
クタ層３が積層されるとともに外周部にコレクタ電極７
が積層されている。前記コレクタ層３の上面の全域には
前記ベース層４が積層されており、該ベース層４の上面
側方にはベース電極８が積層されている。前記ベース層
４の上面中央には、前記エミッタ層５とエミッタキャッ
プ層９とエミッタ電極１０とが順番に積層されており、
これらの外側面にＳｉＯ2膜１１が形成されている。
の全域にコレクタコンタクト層６が積層されており、該
コレクタコンタクト層６の上面には、中央部に前記コレ
クタ層３が積層されるとともに外周部にコレクタ電極７
が積層されている。前記コレクタ層３の上面の全域には
前記ベース層４が積層されており、該ベース層４の上面
側方にはベース電極８が積層されている。前記ベース層
４の上面中央には、前記エミッタ層５とエミッタキャッ
プ層９とエミッタ電極１０とが順番に積層されており、
これらの外側面にＳｉＯ2膜１１が形成されている。
【０００７】上述のような構造において、前記ベース電
極７をアロイ系の金属（例えば、Ｐｔ／Ｔｉ／Ｐｔ／Ａ
ｕ等）で形成し、熱処理を施すようにする。この場合、
熱処理によりベース電極８のアロイ系の金属は下層ヘと
拡散し、ベース層４の表層に形成される酸化層を突き抜
けるため、ベース層４とベース電極８とのオーミック接
続の抵抗値を低減することができる。
極７をアロイ系の金属（例えば、Ｐｔ／Ｔｉ／Ｐｔ／Ａ
ｕ等）で形成し、熱処理を施すようにする。この場合、
熱処理によりベース電極８のアロイ系の金属は下層ヘと
拡散し、ベース層４の表層に形成される酸化層を突き抜
けるため、ベース層４とベース電極８とのオーミック接
続の抵抗値を低減することができる。
【０００８】つぎに、バイポーラトランジスタの第二の
従来例を図８を参照して以下に簡単に説明する。なお、
図８はバイポーラトランジスタの積層構造を示す縦断正
面図である。また、これより以下の説明では、上述の第
一の従来例で説明した部分と同一の部分は同一の名称と
符号とを利用して詳細な説明は省略する。
従来例を図８を参照して以下に簡単に説明する。なお、
図８はバイポーラトランジスタの積層構造を示す縦断正
面図である。また、これより以下の説明では、上述の第
一の従来例で説明した部分と同一の部分は同一の名称と
符号とを利用して詳細な説明は省略する。
【０００９】ここで例示するバイポーラトランジスタ２
１では、ベース層４の上面の全域に薄型のエミッタ層２
２が積層されており、このエミッタ層２２の上面の側方
や中央にベース電極８やエミッタキャップ層９が積層さ
れている。このような構造において、やはりベース電極
４をアロイ系の金属材で形成し、これを熱拡散させて薄
型のエミッタ層２２下のベース層４と良好にオーミック
接続させている。
１では、ベース層４の上面の全域に薄型のエミッタ層２
２が積層されており、このエミッタ層２２の上面の側方
や中央にベース電極８やエミッタキャップ層９が積層さ
れている。このような構造において、やはりベース電極
４をアロイ系の金属材で形成し、これを熱拡散させて薄
型のエミッタ層２２下のベース層４と良好にオーミック
接続させている。
【００１０】さらに、バイポーラトランジスタの第三の
従来例を図９を参照して以下に簡単に説明する。図９は
バイポーラトランジスタの積層構造を示す縦断正面図で
ある。このバイポーラトランジスタ３１では、ベース層
３２の上面からコレクタ層７の内部まで、イオン注入に
より高濃度にドープされたベースコンタクト領域３３が
形成されている。該ベースコンタクト領域３３の上面に
ベース電極８を積層することにより、その接触抵抗を低
減している。
従来例を図９を参照して以下に簡単に説明する。図９は
バイポーラトランジスタの積層構造を示す縦断正面図で
ある。このバイポーラトランジスタ３１では、ベース層
３２の上面からコレクタ層７の内部まで、イオン注入に
より高濃度にドープされたベースコンタクト領域３３が
形成されている。該ベースコンタクト領域３３の上面に
ベース電極８を積層することにより、その接触抵抗を低
減している。
【００１１】
【発明が解決しようとする課題】上述した第一第二の従
来例のバイポーラトランジスタ１，２１では、ベース電
極８のアロイ系金属の拡散を利用することでベース層４
とのオーミック接続の抵抗を低減しているが、アロイ系
金属は拡散深さの制御が難しいのでベース電極８の熱安
定性を得ることが困難である。
来例のバイポーラトランジスタ１，２１では、ベース電
極８のアロイ系金属の拡散を利用することでベース層４
とのオーミック接続の抵抗を低減しているが、アロイ系
金属は拡散深さの制御が難しいのでベース電極８の熱安
定性を得ることが困難である。
【００１２】また、第三の従来例のバイポーラトランジ
スタ３１では、ベース電極８と接触するベースコンタク
ト領域３３のバンドギャップが大きいことは変わらない
ため、オーミック接続の抵抗を低減できない。また、ベ
ースコンタクト領域３３を形成する場合、イオン注入後
にイオン注入層のキャリアを活性化するために高温での
熱処理が必要となるが、その際に熱拡散等によりイオン
注人層以外の他の半導休層の不純物分布が変化して特性
が劣化することがある。さらに、イオン注入によって結
晶構造を損傷し、再結合電流の増加等の間題を生ずる恐
れもある。
スタ３１では、ベース電極８と接触するベースコンタク
ト領域３３のバンドギャップが大きいことは変わらない
ため、オーミック接続の抵抗を低減できない。また、ベ
ースコンタクト領域３３を形成する場合、イオン注入後
にイオン注入層のキャリアを活性化するために高温での
熱処理が必要となるが、その際に熱拡散等によりイオン
注人層以外の他の半導休層の不純物分布が変化して特性
が劣化することがある。さらに、イオン注入によって結
晶構造を損傷し、再結合電流の増加等の間題を生ずる恐
れもある。
【００１３】本発明は上述のような課題に鑑みてなされ
たものであり、ベースコンタクト領域でのバンド不連続
やＡｌ酸化物の混人による影響を受けることなく、ベー
ス走行時間の短縮とベース抵抗の低減の両方を実現でき
るバイポーラトランジスタを提供することを目的とす
る。
たものであり、ベースコンタクト領域でのバンド不連続
やＡｌ酸化物の混人による影響を受けることなく、ベー
ス走行時間の短縮とベース抵抗の低減の両方を実現でき
るバイポーラトランジスタを提供することを目的とす
る。
【００１４】
【課題を解決するための手段】本発明の第一の形態のバ
イポーラトランジスタは、半絶縁性基板上に第一導電型
のコレクタ層と第二導電型のベース層と第一導電型のエ
ミッタ層とが順番に積層されており、前記コレクタ層に
導通するコレクタ電極と前記ベース層に導通するベース
電極と前記エミッタ層に導通するエミッタ電極とが各々
形成されているバイポーラトランジスタにおいて、前記
ベース層と前記ベース電極とを導通させる第二導電型の
ベースコンタクト層が設けられており、該ベースコンタ
クト層が前記ベース層の前記コレクタ層側の面の一部に
接触しており、前記ベースコンタクト層の前記ベース層
とは接触していない上面の略全域が前記ベース層の下面
より上方に位置しており、前記コレクタ層は、前記ベー
ス層側が部分的に除去された少なくとも二つの半導体層
で形成されており、前記ベースコンタクト層は、前記ベ
ース層側の前記半導体層が除去されている部分から前記
ベース層に接触している。
イポーラトランジスタは、半絶縁性基板上に第一導電型
のコレクタ層と第二導電型のベース層と第一導電型のエ
ミッタ層とが順番に積層されており、前記コレクタ層に
導通するコレクタ電極と前記ベース層に導通するベース
電極と前記エミッタ層に導通するエミッタ電極とが各々
形成されているバイポーラトランジスタにおいて、前記
ベース層と前記ベース電極とを導通させる第二導電型の
ベースコンタクト層が設けられており、該ベースコンタ
クト層が前記ベース層の前記コレクタ層側の面の一部に
接触しており、前記ベースコンタクト層の前記ベース層
とは接触していない上面の略全域が前記ベース層の下面
より上方に位置しており、前記コレクタ層は、前記ベー
ス層側が部分的に除去された少なくとも二つの半導体層
で形成されており、前記ベースコンタクト層は、前記ベ
ース層側の前記半導体層が除去されている部分から前記
ベース層に接触している。
【００１５】従って、ベース層とベース電極とはベース
コンタクト層により導通し、このベースコンタクト層が
ベース層のコレクタ層側の面の一部に接触しているの
で、例えば、ベース層をエミッタ層側からコレクタ層側
に向かってバンドギャップが徐々に減少する組成傾斜層
で形成した場合でも、この組成傾斜層がＡｌの組成比を
エミッタ層側からコレクタ層側に向って減少させたＡｌ
ＧａＡｓ層などであれば、製造時に露出されてベースコ
ンタクト層が接続されるベース層の面はＡｌの組成比が
低くバンドギャップも小さいことになる。また、ベース
コンタクト層を接続するためにベース層とコレクタ層と
のメサ構造をサイドエッチングした場合、低抵抗のベー
スコンタクト層によりベース層の一部が置き換えられる
ので、ベース層の抵抗値が低減される。しかも、コレク
タ層を形成する少なくとも二つの半導体層はベース層側
が部分的に除去されているので、ベース層の位置までベ
ースコンタクト層を形成することが容易である。製造時
に露出されてベースコンタクト層が接続されるベース層
の面は、Ａｌの組成比をエミッタ層側からコレクタ層側
に向って減少させたＡｌＧａＡｓ層の組成傾斜層でベー
ス層を形成した場合、 Ａｌの組成比が低くバンドギャッ
プも小さいことになる。
コンタクト層により導通し、このベースコンタクト層が
ベース層のコレクタ層側の面の一部に接触しているの
で、例えば、ベース層をエミッタ層側からコレクタ層側
に向かってバンドギャップが徐々に減少する組成傾斜層
で形成した場合でも、この組成傾斜層がＡｌの組成比を
エミッタ層側からコレクタ層側に向って減少させたＡｌ
ＧａＡｓ層などであれば、製造時に露出されてベースコ
ンタクト層が接続されるベース層の面はＡｌの組成比が
低くバンドギャップも小さいことになる。また、ベース
コンタクト層を接続するためにベース層とコレクタ層と
のメサ構造をサイドエッチングした場合、低抵抗のベー
スコンタクト層によりベース層の一部が置き換えられる
ので、ベース層の抵抗値が低減される。しかも、コレク
タ層を形成する少なくとも二つの半導体層はベース層側
が部分的に除去されているので、ベース層の位置までベ
ースコンタクト層を形成することが容易である。製造時
に露出されてベースコンタクト層が接続されるベース層
の面は、Ａｌの組成比をエミッタ層側からコレクタ層側
に向って減少させたＡｌＧａＡｓ層の組成傾斜層でベー
ス層を形成した場合、 Ａｌの組成比が低くバンドギャッ
プも小さいことになる。
【００１６】本発明の第二の形態のバイポーラトランジ
スタは、半絶縁性基板上に第一導電型のコレクタ層と第
二導電型のベース層と第一導電型のエミッタ層とが順番
に積層されており、前記コレクタ層に導通するコレクタ
電極と前記ベース層に導通するベース電極と前記エミッ
タ層に導通するエミッタ電極とが各々形成されているバ
イポーラトランジスタにおいて、前記ベース層と前記ベ
ース電極とを導通させる第二導電型のベースコンタクト
層が設けられており、該ベースコンタクト層が前記ベー
ス層の前記コレクタ層側の面の一部に接触しており、前
記ベースコンタクト層の前記ベース層とは接触していな
い上面の略全域が前記ベース層の下面より上方に位置し
ており、前記コレクタ層と前記ベース層との中間に部分
的に除去された挿入層が形成されており、前記ベースコ
ンタクト層は、前記挿入層が除去されている部分から前
記ベース層に接触している。
スタは、半絶縁性基板上に第一導電型のコレクタ層と第
二導電型のベース層と第一導電型のエミッタ層とが順番
に積層されており、前記コレクタ層に導通するコレクタ
電極と前記ベース層に導通するベース電極と前記エミッ
タ層に導通するエミッタ電極とが各々形成されているバ
イポーラトランジスタにおいて、前記ベース層と前記ベ
ース電極とを導通させる第二導電型のベースコンタクト
層が設けられており、該ベースコンタクト層が前記ベー
ス層の前記コレクタ層側の面の一部に接触しており、前
記ベースコンタクト層の前記ベース層とは接触していな
い上面の略全域が前記ベース層の下面より上方に位置し
ており、前記コレクタ層と前記ベース層との中間に部分
的に除去された挿入層が形成されており、前記ベースコ
ンタクト層は、前記挿入層が除去されている部分から前
記ベース層に接触している。
【００１７】従って、ベース層とベース電極とはベース
コンタクト層により導通し、このベースコンタクト層が
ベース層のコレクタ層側の面の一部に接触しているの
で、例えば、ベース層をエミッタ層側からコレクタ層側
に向かってバンドギャップが徐々に減少する組成傾斜層
で形成した場合でも、この組成傾斜層がＡｌの組成比を
エミッタ層側からコレクタ層側に向って減少させたＡｌ
ＧａＡｓ層などであれば、製造時に露出されてベースコ
ンタクト層が接続されるベース層の面はＡｌの組成比が
低くバンドギャップも小さいことになる。また、ベース
コンタクト層を接続するためにベース層とコレクタ層と
のメサ構造をサイドエッチングした場合、低抵抗のベー
スコンタクト層によりベース層の一部が置き換えられる
ので、ベース層の抵抗値が低減される。しかも、コレク
タ層とベース層との中間に位置する挿入層が部分的に除
去されているので、ベース層の位置までベースコンタク
ト層を形成することが容易である。製造時に露出されて
ベースコンタクト層が接続されるベース層の面は、Ａｌ
の組成比をエミッタ層側からコレクタ層側に向って減少
させたＡｌＧａＡｓ層の組成傾斜層でベース層を形成し
た場合、Ａｌの組成比が低くバンドギャップも小さいこ
とになる。なお、このような挿入層をベース層 やエミッ
タ層のエッチング時にストッパ層として機能させること
もできる。
コンタクト層により導通し、このベースコンタクト層が
ベース層のコレクタ層側の面の一部に接触しているの
で、例えば、ベース層をエミッタ層側からコレクタ層側
に向かってバンドギャップが徐々に減少する組成傾斜層
で形成した場合でも、この組成傾斜層がＡｌの組成比を
エミッタ層側からコレクタ層側に向って減少させたＡｌ
ＧａＡｓ層などであれば、製造時に露出されてベースコ
ンタクト層が接続されるベース層の面はＡｌの組成比が
低くバンドギャップも小さいことになる。また、ベース
コンタクト層を接続するためにベース層とコレクタ層と
のメサ構造をサイドエッチングした場合、低抵抗のベー
スコンタクト層によりベース層の一部が置き換えられる
ので、ベース層の抵抗値が低減される。しかも、コレク
タ層とベース層との中間に位置する挿入層が部分的に除
去されているので、ベース層の位置までベースコンタク
ト層を形成することが容易である。製造時に露出されて
ベースコンタクト層が接続されるベース層の面は、Ａｌ
の組成比をエミッタ層側からコレクタ層側に向って減少
させたＡｌＧａＡｓ層の組成傾斜層でベース層を形成し
た場合、Ａｌの組成比が低くバンドギャップも小さいこ
とになる。なお、このような挿入層をベース層 やエミッ
タ層のエッチング時にストッパ層として機能させること
もできる。
【００１８】なお、本発明で云う第一導電型とはｐ型と
ｎ型との一方を意味しており、第二導電型とは他方を意
味している。また、本発明で云う各層は各種条件を考慮
して各々適性に形成されるが、例えば、ベース層として
はＡｌの組成比ｘが０．１から０まで変化するＡｌXＧ
ａ1-XＡｓの組成傾斜層などを許容し、ベースコンタク
ト層としてはＧａＡｓ層などを許容する。
ｎ型との一方を意味しており、第二導電型とは他方を意
味している。また、本発明で云う各層は各種条件を考慮
して各々適性に形成されるが、例えば、ベース層として
はＡｌの組成比ｘが０．１から０まで変化するＡｌXＧ
ａ1-XＡｓの組成傾斜層などを許容し、ベースコンタク
ト層としてはＧａＡｓ層などを許容する。
【００１９】なお、上述のようにベース層とベース電極
とをベースコンタクト層により接続した構造のバイポー
ラトランジスタは、例えば、“Ｈ．Ｓｈｉｍａｗａｋｉ
ｅｔ ａｌ．，ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎｓ
ｏｎ ＥｌｅｃｔｒｏｎＤｅｖｉｃｅｓ， ｖｏｌ．
４２，Ｎｏ．１０，ｐｐ．１７３５−１７４４，（１９
９５）”に報告されている。
とをベースコンタクト層により接続した構造のバイポー
ラトランジスタは、例えば、“Ｈ．Ｓｈｉｍａｗａｋｉ
ｅｔ ａｌ．，ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎｓ
ｏｎ ＥｌｅｃｔｒｏｎＤｅｖｉｃｅｓ， ｖｏｌ．
４２，Ｎｏ．１０，ｐｐ．１７３５−１７４４，（１９
９５）”に報告されている。
【００２０】そのバイポーラトランジスタ４１，５１
は、図１０に示すように、ベース層４とベース電極８と
をベースコンタクト層４２，５２により接続している。
上記した文献によると、ＭＯＭＢＥ法ではＳｉＯ2膜１
１，４３をマスクとして１０20ｃｍ-3台の高濃度のｐ型
ーＧａＡｓ層を選択成長させることができ、これをバイ
ポーラトランジスタ４１，５１のベースコンタクト層４
２，５２の形成に応用することができる。
は、図１０に示すように、ベース層４とベース電極８と
をベースコンタクト層４２，５２により接続している。
上記した文献によると、ＭＯＭＢＥ法ではＳｉＯ2膜１
１，４３をマスクとして１０20ｃｍ-3台の高濃度のｐ型
ーＧａＡｓ層を選択成長させることができ、これをバイ
ポーラトランジスタ４１，５１のベースコンタクト層４
２，５２の形成に応用することができる。
【００２１】なお、上述のような構造によりベース層と
ベースコンタクト層の接触面積が小さい場合であって
も、充分に低いベース抵抗を得られることが“Ｙ．Ａｍ
ａｍｉｙａ ｅｔ ａｌ．ＩＥＥＥ １９９６ ５４ｔ
ｈ Ｄｅｖｉｃｅ Ｒｅｓｅａｒｃｈ Ｃｏｎｆｅｒｅ
ｎｃｅ Ｄｉｇｅｓｔ ｐｐ．３８−３９”に報告され
ている。
ベースコンタクト層の接触面積が小さい場合であって
も、充分に低いベース抵抗を得られることが“Ｙ．Ａｍ
ａｍｉｙａ ｅｔ ａｌ．ＩＥＥＥ １９９６ ５４ｔ
ｈ Ｄｅｖｉｃｅ Ｒｅｓｅａｒｃｈ Ｃｏｎｆｅｒｅ
ｎｃｅ Ｄｉｇｅｓｔ ｐｐ．３８−３９”に報告され
ている。
【００２２】また、上述のようなバイポーラトランジス
タの他の形態では、ベース層は、少なくとも一部がエミ
ッタ層側からコレクタ層側に向かってバンドギャップが
徐々に減少する組成傾斜層で形成されている。
タの他の形態では、ベース層は、少なくとも一部がエミ
ッタ層側からコレクタ層側に向かってバンドギャップが
徐々に減少する組成傾斜層で形成されている。
【００２３】従って、ベース層のバンドギャップがエミ
ッタ層側からコレクタ層側に向かって徐々に減少してい
るので、ベース層内でのキャリアの走行時間が短縮され
て動作が高速である。このようなベース層の組成傾斜層
が、Ａｌの組成比をエミッタ層側からコレクタ層側に向
って減少させたＡｌＧａＡｓ層の場合、製造時に露出さ
れてベースコンタクト層が接続されるベース層の面はＡ
ｌの組成比が低くバンドギャップも小さいことになる。
ッタ層側からコレクタ層側に向かって徐々に減少してい
るので、ベース層内でのキャリアの走行時間が短縮され
て動作が高速である。このようなベース層の組成傾斜層
が、Ａｌの組成比をエミッタ層側からコレクタ層側に向
って減少させたＡｌＧａＡｓ層の場合、製造時に露出さ
れてベースコンタクト層が接続されるベース層の面はＡ
ｌの組成比が低くバンドギャップも小さいことになる。
【００２４】なお、本発明で云う組成傾斜層とは、一層
の内部で片面から他面まで組成が順次変化しているもの
を意味しており、例えば、上述したＡｌXＧａ1-XＡｓ層
のＡｌの組成比を変化させたものなどの他、Ｉｎの組成
比を変化させたＩｎXＧａ1-XＡｓ層なども許容する。
の内部で片面から他面まで組成が順次変化しているもの
を意味しており、例えば、上述したＡｌXＧａ1-XＡｓ層
のＡｌの組成比を変化させたものなどの他、Ｉｎの組成
比を変化させたＩｎXＧａ1-XＡｓ層なども許容する。
【００２５】また、上述のようなバイポーラトランジス
タの他の形態では、ベース層は、コレクタ層側がエミッ
タ層側より幅狭の少なくとも二つの半導体層で形成され
ており、ベースコンタクト層は、前記コレクタ層側の前
記半導体層が位置しない部分から前記エミッタ層側の前
記半導体層に接触している。
タの他の形態では、ベース層は、コレクタ層側がエミッ
タ層側より幅狭の少なくとも二つの半導体層で形成され
ており、ベースコンタクト層は、前記コレクタ層側の前
記半導体層が位置しない部分から前記エミッタ層側の前
記半導体層に接触している。
【００２６】従って、ベース層を形成する少なくとも二
つの半導体層はコレクタ層側が幅狭なので、エミッタ層
側の半導体層の位置までベースコンタクト層を形成する
ことが容易である。製造時に露出されてベースコンタク
ト層が接続される半導体層の面は、Ａｌの組成比をエミ
ッタ層側からコレクタ層側に向って減少させたＡｌＧａ
Ａｓ層の組成傾斜層で半導体層を形成した場合、Ａｌの
組成比が低くバンドギャップも小さいことになる。
つの半導体層はコレクタ層側が幅狭なので、エミッタ層
側の半導体層の位置までベースコンタクト層を形成する
ことが容易である。製造時に露出されてベースコンタク
ト層が接続される半導体層の面は、Ａｌの組成比をエミ
ッタ層側からコレクタ層側に向って減少させたＡｌＧａ
Ａｓ層の組成傾斜層で半導体層を形成した場合、Ａｌの
組成比が低くバンドギャップも小さいことになる。
【００２７】上述のような挿入層の材料は他層の材料や
エッチング方式との関係で適切に選択することが好まし
く、例えば、ＡｌＧａＡｓからなるベース層とＧａＡｓ
からなるコレクタ層とを湿式エッチングする場合には挿
入層をＩｎＧａＡｓにより形成することが好ましい。Ｉ
ｎＧａＡｓ層は、例えば、リン酸および過酸化水素を含
んだ水溶液をエッチャントとして用いればＧａＡｓに対
して選択的にエッチングすることが可能である。
エッチング方式との関係で適切に選択することが好まし
く、例えば、ＡｌＧａＡｓからなるベース層とＧａＡｓ
からなるコレクタ層とを湿式エッチングする場合には挿
入層をＩｎＧａＡｓにより形成することが好ましい。Ｉ
ｎＧａＡｓ層は、例えば、リン酸および過酸化水素を含
んだ水溶液をエッチャントとして用いればＧａＡｓに対
して選択的にエッチングすることが可能である。
【００２８】また、本発明の第三の形態のバイポーラト
ランジスタは、半絶縁性基板上に第一導電型のエミッタ
層と第二導電型のベース層と第一導電型のコレクタ層と
が順番に積層されており、前記エミッタ層に導通するエ
ミッタ電極と前記ベース層に導通するベース電極と前記
コレクタ層に導通するコレクタ電極とが各々形成されて
いるバイポーラトランジスタにおいて、前記ベース層と
前記ベース電極とを導通させる第二導電型のベースコン
タクト層が設けられており、該ベースコンタクト層が前
記ベース層の前記エミッタ層側の面の一部に接触してお
り、前記ベースコンタクト層の前記ベース層とは接触し
ていない上面の略全域が前記ベース層の下面より上方に
位置しており、前記エミッタ層は、前記ベース層側が部
分的に除去された少なくとも二つの半導体層で形成され
ており、前記ベースコンタクト層は、前記ベース層側の
前記半導体層が除去されている部分から前記ベース層に
接触している。
ランジスタは、半絶縁性基板上に第一導電型のエミッタ
層と第二導電型のベース層と第一導電型のコレクタ層と
が順番に積層されており、前記エミッタ層に導通するエ
ミッタ電極と前記ベース層に導通するベース電極と前記
コレクタ層に導通するコレクタ電極とが各々形成されて
いるバイポーラトランジスタにおいて、前記ベース層と
前記ベース電極とを導通させる第二導電型のベースコン
タクト層が設けられており、該ベースコンタクト層が前
記ベース層の前記エミッタ層側の面の一部に接触してお
り、前記ベースコンタクト層の前記ベース層とは接触し
ていない上面の略全域が前記ベース層の下面より上方に
位置しており、前記エミッタ層は、前記ベース層側が部
分的に除去された少なくとも二つの半導体層で形成され
ており、前記ベースコンタクト層は、前記ベース層側の
前記半導体層が除去されている部分から前記ベース層に
接触している。
【００２９】従って、ベース層とベース電極とはベース
コンタクト層により導通し、このベースコンタクト層が
ベース層のエミッタ層側の面の一部に接触しているの
で、例えば、ベース層をエミッタ層側からコレクタ層側
に向かってバンドギャップが徐々に減少する組成傾斜層
で形成した場合でも、この組成傾斜層がＩｎの組成比を
コレクタ層側からエミッタ層側に向って減少させたＩｎ
ＧａＡｓ層などであれば、製造時に露出されてベースコ
ンタクト層が接続されるベース層の面はＩｎの組成比が
低いことになる。また、ベースコンタクト層を接続する
ためにベース層とエミッタ層とのメサ構造をサイドエッ
チングした場合、低抵抗のベースコンタクト層によりベ
ース層の一部が置き換えられるので、ベース層の抵抗値
が低減される。しかも、エミッタ層を形成する少なくと
も二つの半導体層はベース層側が部分的に除去されてい
るので、ベース層の位置までベースコンタクト層を形成
することが容易である。製造時に露出されてベースコン
タクト層が接続されるベース 層の面は、Ｉｎの組成比を
コレクタ層側からエミッタ層側に向って減少させたＩｎ
ＧａＡｓ層の組成傾斜層でベース層を形成した場合、Ｉ
ｎの組成比が低いことになる。
コンタクト層により導通し、このベースコンタクト層が
ベース層のエミッタ層側の面の一部に接触しているの
で、例えば、ベース層をエミッタ層側からコレクタ層側
に向かってバンドギャップが徐々に減少する組成傾斜層
で形成した場合でも、この組成傾斜層がＩｎの組成比を
コレクタ層側からエミッタ層側に向って減少させたＩｎ
ＧａＡｓ層などであれば、製造時に露出されてベースコ
ンタクト層が接続されるベース層の面はＩｎの組成比が
低いことになる。また、ベースコンタクト層を接続する
ためにベース層とエミッタ層とのメサ構造をサイドエッ
チングした場合、低抵抗のベースコンタクト層によりベ
ース層の一部が置き換えられるので、ベース層の抵抗値
が低減される。しかも、エミッタ層を形成する少なくと
も二つの半導体層はベース層側が部分的に除去されてい
るので、ベース層の位置までベースコンタクト層を形成
することが容易である。製造時に露出されてベースコン
タクト層が接続されるベース 層の面は、Ｉｎの組成比を
コレクタ層側からエミッタ層側に向って減少させたＩｎ
ＧａＡｓ層の組成傾斜層でベース層を形成した場合、Ｉ
ｎの組成比が低いことになる。
【００３０】また、本発明の第四の形態のバイポーラト
ランジスタは、半絶縁性基板上に第一導電型のエミッタ
層と第二導電型のベース層と第一導電型のコレクタ層と
が順番に積層されており、前記エミッタ層に導通するエ
ミッタ電極と前記ベース層に導通するベース電極と前記
コレクタ層に導通するコレクタ電極とが各々形成されて
いるバイポーラトランジスタにおいて、前記ベース層と
前記ベース電極とを導通させる第二導電型のベースコン
タクト層が設けられており、該ベースコンタクト層が前
記ベース層の前記エミッタ層側の面の一部に接触してお
り、前記ベースコンタクト層の前記ベース層とは接触し
ていない上面の略全域が前記ベース層の下面より上方に
位置しており、前記エミッタ層と前記ベース層との中間
に部分的に除去された挿入層が形成されており、前記ベ
ースコンタクト層は、前記挿入層が除去されている部分
から前記ベース層に接触している。
ランジスタは、半絶縁性基板上に第一導電型のエミッタ
層と第二導電型のベース層と第一導電型のコレクタ層と
が順番に積層されており、前記エミッタ層に導通するエ
ミッタ電極と前記ベース層に導通するベース電極と前記
コレクタ層に導通するコレクタ電極とが各々形成されて
いるバイポーラトランジスタにおいて、前記ベース層と
前記ベース電極とを導通させる第二導電型のベースコン
タクト層が設けられており、該ベースコンタクト層が前
記ベース層の前記エミッタ層側の面の一部に接触してお
り、前記ベースコンタクト層の前記ベース層とは接触し
ていない上面の略全域が前記ベース層の下面より上方に
位置しており、前記エミッタ層と前記ベース層との中間
に部分的に除去された挿入層が形成されており、前記ベ
ースコンタクト層は、前記挿入層が除去されている部分
から前記ベース層に接触している。
【００３１】従って、ベース層とベース電極とはベース
コンタクト層により導通し、このベースコンタクト層が
ベース層のエミッタ層側の面の一部に接触しているの
で、例えば、ベース層をエミッタ層側からコレクタ層側
に向かってバンドギャップが徐々に減少する組成傾斜層
で形成した場合でも、この組成傾斜層がＩｎの組成比を
コレクタ層側からエミッタ層側に向って減少させたＩｎ
ＧａＡｓ層などであれば、製造時に露出されてベースコ
ンタクト層が接続されるベース層の面はＩｎの組成比が
低いことになる。また、ベースコンタクト層を接続する
ためにベース層とエミッタ層とのメサ構造をサイドエッ
チングした場合、低抵抗のベースコンタクト層によりベ
ース層の一部が置き換えられるので、ベース層の抵抗値
が低減される。しかも、エミッタ層とベース層との中間
に位置する挿入層が部分的に除去されているので、ベー
ス層の位置までベースコンタクト層を形成することが容
易である。製造時に露出されてベースコンタクト層が接
続されるベース層の面は、Ｉｎの組成比をコレクタ層側
からエミッタ層側に向って減少させたＩｎＧａＡｓ層 の
組成傾斜層でベース層を形成した場合、Ｉｎの組成比が
低いことになる。なお、このような挿入層をベース層や
エミッタ層のエッチング時にストッパ層として機能させ
ることもできる。
コンタクト層により導通し、このベースコンタクト層が
ベース層のエミッタ層側の面の一部に接触しているの
で、例えば、ベース層をエミッタ層側からコレクタ層側
に向かってバンドギャップが徐々に減少する組成傾斜層
で形成した場合でも、この組成傾斜層がＩｎの組成比を
コレクタ層側からエミッタ層側に向って減少させたＩｎ
ＧａＡｓ層などであれば、製造時に露出されてベースコ
ンタクト層が接続されるベース層の面はＩｎの組成比が
低いことになる。また、ベースコンタクト層を接続する
ためにベース層とエミッタ層とのメサ構造をサイドエッ
チングした場合、低抵抗のベースコンタクト層によりベ
ース層の一部が置き換えられるので、ベース層の抵抗値
が低減される。しかも、エミッタ層とベース層との中間
に位置する挿入層が部分的に除去されているので、ベー
ス層の位置までベースコンタクト層を形成することが容
易である。製造時に露出されてベースコンタクト層が接
続されるベース層の面は、Ｉｎの組成比をコレクタ層側
からエミッタ層側に向って減少させたＩｎＧａＡｓ層 の
組成傾斜層でベース層を形成した場合、Ｉｎの組成比が
低いことになる。なお、このような挿入層をベース層や
エミッタ層のエッチング時にストッパ層として機能させ
ることもできる。
【００３２】また、上述のようなバイポーラトランジス
タの他の形態では、ベース層は、少なくとも一部がエミ
ッタ層側からコレクタ層側に向かってバンドギャップが
徐々に減少する組成傾斜層で形成されている。
タの他の形態では、ベース層は、少なくとも一部がエミ
ッタ層側からコレクタ層側に向かってバンドギャップが
徐々に減少する組成傾斜層で形成されている。
【００３３】従って、ベース層のバンドギャップがエミ
ッタ層側からコレクタ層側に向かってバンドギャップが
徐々に減少しているので、ベース層内でのキャリアの走
行時間が短縮されて動作が高速である。このようなベー
ス層の組成傾斜層が、Ｉｎの組成比をコレクタ層側から
エミッタ層側に向って減少させたＩｎＧａＡｓ層の場
合、製造時に露出されてベースコンタクト層が接続され
るベース層の面はＩｎの組成比が低いことになる。
ッタ層側からコレクタ層側に向かってバンドギャップが
徐々に減少しているので、ベース層内でのキャリアの走
行時間が短縮されて動作が高速である。このようなベー
ス層の組成傾斜層が、Ｉｎの組成比をコレクタ層側から
エミッタ層側に向って減少させたＩｎＧａＡｓ層の場
合、製造時に露出されてベースコンタクト層が接続され
るベース層の面はＩｎの組成比が低いことになる。
【００３４】また、上述のようなバイポーラトランジス
タの他の形態では、ベース層は、エミッタ層側がコレク
タ層側より幅狭の少なくとも二つの半導体層で形成され
ており、ベースコンタクト層は、前記エミッタ層側の前
記半導体層が位置しない部分から前記コレクタ層側の前
記半導体層に接触している。
タの他の形態では、ベース層は、エミッタ層側がコレク
タ層側より幅狭の少なくとも二つの半導体層で形成され
ており、ベースコンタクト層は、前記エミッタ層側の前
記半導体層が位置しない部分から前記コレクタ層側の前
記半導体層に接触している。
【００３５】従って、ベース層を形成する少なくとも二
つの半導体層はエミッタ層側が幅狭なので、コレクタ層
側の半導体層の位置までベースコンタクト層を形成する
ことが容易である。製造時に露出されてベースコンタク
ト層が接続される半導体層の面は、Ｉｎの組成比をコレ
クタ層側からエミッタ層側に向って減少させたＩｎＧａ
Ａｓ層の組成傾斜層で半導体層を形成した場合、Ｉｎの
組成比が低いことになる。
つの半導体層はエミッタ層側が幅狭なので、コレクタ層
側の半導体層の位置までベースコンタクト層を形成する
ことが容易である。製造時に露出されてベースコンタク
ト層が接続される半導体層の面は、Ｉｎの組成比をコレ
クタ層側からエミッタ層側に向って減少させたＩｎＧａ
Ａｓ層の組成傾斜層で半導体層を形成した場合、Ｉｎの
組成比が低いことになる。
【００３６】また、本発明のバイポーラトランジスタの
製造方法は、半絶縁性基板上に第一導電型のコレクタ層
と第二導電型のベース層と第一導電型のエミッタ層とを
順番に積層し、前記コレクタ層に導通するコレクタ電極
と前記ベース層に導通するベース電極と前記エミッタ層
に導通するエミッタ電極とを各々形成するようにしたバ
イポーラトランジスタの製造方法において、前記コレク
タ層と前記ベース層との少なくとも一方のサイドエッチ
ングにより前記ベース層の前記コレクタ層側の面の一部
を露出させ、該露出した面に接触するようにベースコン
タクト層を形成し、該ベースコンタクト層に前記ベース
電極を積層するようにした。
製造方法は、半絶縁性基板上に第一導電型のコレクタ層
と第二導電型のベース層と第一導電型のエミッタ層とを
順番に積層し、前記コレクタ層に導通するコレクタ電極
と前記ベース層に導通するベース電極と前記エミッタ層
に導通するエミッタ電極とを各々形成するようにしたバ
イポーラトランジスタの製造方法において、前記コレク
タ層と前記ベース層との少なくとも一方のサイドエッチ
ングにより前記ベース層の前記コレクタ層側の面の一部
を露出させ、該露出した面に接触するようにベースコン
タクト層を形成し、該ベースコンタクト層に前記ベース
電極を積層するようにした。
【００３７】従って、ベース層とベース電極とがベース
コンタクト層により接続された構造を容易に形成するこ
とができ、コレクタ層とともにサイドエッチングされる
ベース層の一部が低抵抗のベースコンタクト層により置
き換えられるので、ベース層の抵抗値が低減される。ベ
ースコンタクト層の形成時に露出させるベース層の面は
コレクタ層側なので、例えば、ベース層をエミッタ層側
からコレクタ層側に向かってバンドギャップが徐々に減
少する組成傾斜層で形成した場合でも、この組成傾斜層
がＡｌの組成比をエミッタ層側からコレクタ層側に向っ
て減少させたＡｌＧａＡｓ層などであれば、露出されて
ベースコンタクト層が接続されるベース層の面はＡｌの
組成比が低くバンドギャップも小さいことになる。
コンタクト層により接続された構造を容易に形成するこ
とができ、コレクタ層とともにサイドエッチングされる
ベース層の一部が低抵抗のベースコンタクト層により置
き換えられるので、ベース層の抵抗値が低減される。ベ
ースコンタクト層の形成時に露出させるベース層の面は
コレクタ層側なので、例えば、ベース層をエミッタ層側
からコレクタ層側に向かってバンドギャップが徐々に減
少する組成傾斜層で形成した場合でも、この組成傾斜層
がＡｌの組成比をエミッタ層側からコレクタ層側に向っ
て減少させたＡｌＧａＡｓ層などであれば、露出されて
ベースコンタクト層が接続されるベース層の面はＡｌの
組成比が低くバンドギャップも小さいことになる。
【００３８】また、本発明の他の形態のバイポーラトラ
ンジスタの製造方法は、半絶縁性基板上に第一導電型の
コレクタ層と第二導電型のベース層と第一導電型のエミ
ッタ層とを順番に積層し、前記コレクタ層に導通するコ
レクタ電極と前記ベース層に導通するベース電極と前記
エミッタ層に導通するエミッタ電極とを各々形成するよ
うにしたバイポーラトランジスタの製造方法において、
前記コレクタ層と前記ベース層との中間に挿入層を形成
し、該挿入層のサイドエッチングにより前記ベース層の
前記コレクタ層側の面の一部を露出させ、該露出した面
に接触するようにベースコンタクト層を形成し、該ベー
スコンタクト層に前記ベース電極を積層するようにし
た。
ンジスタの製造方法は、半絶縁性基板上に第一導電型の
コレクタ層と第二導電型のベース層と第一導電型のエミ
ッタ層とを順番に積層し、前記コレクタ層に導通するコ
レクタ電極と前記ベース層に導通するベース電極と前記
エミッタ層に導通するエミッタ電極とを各々形成するよ
うにしたバイポーラトランジスタの製造方法において、
前記コレクタ層と前記ベース層との中間に挿入層を形成
し、該挿入層のサイドエッチングにより前記ベース層の
前記コレクタ層側の面の一部を露出させ、該露出した面
に接触するようにベースコンタクト層を形成し、該ベー
スコンタクト層に前記ベース電極を積層するようにし
た。
【００３９】従って、コレクタ層とベース層との中間に
位置する挿入層を部分的に除去するので、ベース層とベ
ース電極とがベースコンタクト層により接続された構造
を容易に形成することができる。ベースコンタクト層の
形成時に露出させるベース層の面はコレクタ層側なの
で、例えば、ベース層をエミッタ層側からコレクタ層側
に向かってバンドギャップが徐々に減少する組成傾斜層
で形成した場合でも、この組成傾斜層がＡｌの組成比を
エミッタ層側からコレクタ層側に向って減少させたＡｌ
ＧａＡｓ層などであれば、露出されてベースコンタクト
層が接続されるベース層の面はＡｌの組成比が低くバン
ドギャップも小さいことになる。
位置する挿入層を部分的に除去するので、ベース層とベ
ース電極とがベースコンタクト層により接続された構造
を容易に形成することができる。ベースコンタクト層の
形成時に露出させるベース層の面はコレクタ層側なの
で、例えば、ベース層をエミッタ層側からコレクタ層側
に向かってバンドギャップが徐々に減少する組成傾斜層
で形成した場合でも、この組成傾斜層がＡｌの組成比を
エミッタ層側からコレクタ層側に向って減少させたＡｌ
ＧａＡｓ層などであれば、露出されてベースコンタクト
層が接続されるベース層の面はＡｌの組成比が低くバン
ドギャップも小さいことになる。
【００４０】また、本発明の他の形態のバイポーラトラ
ンジスタの製造方法は、半絶縁性基板上に第一導電型の
コレクタ層と第二導電型のベース層と第一導電型のエミ
ッタ層とを順番に積層し、前記コレクタ層に導通するコ
レクタ電極と前記ベース層に導通するベース電極と前記
エミッタ層に導通するエミッタ電極とを各々形成するよ
うにしたバイポーラトランジスタの製造方法において、
少なくとも二つの半導体層を積層して前記ベース層を形
成し、前記コレクタ層側の前記半導体層の側部をサイド
エッチングにより除去し、該半導体層を除去した部分に
露出した前記半導体層の前記コレクタ層側の面に接触す
るようにベースコンタクト層を形成し、該ベースコンタ
クト層に前記ベース電極を積層するようにした。
ンジスタの製造方法は、半絶縁性基板上に第一導電型の
コレクタ層と第二導電型のベース層と第一導電型のエミ
ッタ層とを順番に積層し、前記コレクタ層に導通するコ
レクタ電極と前記ベース層に導通するベース電極と前記
エミッタ層に導通するエミッタ電極とを各々形成するよ
うにしたバイポーラトランジスタの製造方法において、
少なくとも二つの半導体層を積層して前記ベース層を形
成し、前記コレクタ層側の前記半導体層の側部をサイド
エッチングにより除去し、該半導体層を除去した部分に
露出した前記半導体層の前記コレクタ層側の面に接触す
るようにベースコンタクト層を形成し、該ベースコンタ
クト層に前記ベース電極を積層するようにした。
【００４１】従って、ベース層を形成する少なくとも二
つの半導体層のコレクタ層側の側部を除去するので、ベ
ース層とベース電極とがベースコンタクト層により接続
された構造を容易に形成することができる。ベースコン
タクト層の形成時に露出させる半導体層の面はコレクタ
層側なので、例えば、半導体層をエミッタ層側からコレ
クタ層側に向かってバンドギャップが徐々に減少する組
成傾斜層で形成した場合でも、この組成傾斜層がＡｌの
組成比をエミッタ層側からコレクタ層側に向って減少さ
せたＡｌＧａＡｓ層などであれば、露出されてベースコ
ンタクト層が接続される半導体層の面はＡｌの組成比が
低くバンドギャップも小さいことになる。
つの半導体層のコレクタ層側の側部を除去するので、ベ
ース層とベース電極とがベースコンタクト層により接続
された構造を容易に形成することができる。ベースコン
タクト層の形成時に露出させる半導体層の面はコレクタ
層側なので、例えば、半導体層をエミッタ層側からコレ
クタ層側に向かってバンドギャップが徐々に減少する組
成傾斜層で形成した場合でも、この組成傾斜層がＡｌの
組成比をエミッタ層側からコレクタ層側に向って減少さ
せたＡｌＧａＡｓ層などであれば、露出されてベースコ
ンタクト層が接続される半導体層の面はＡｌの組成比が
低くバンドギャップも小さいことになる。
【００４２】また、本発明の他の形態のバイポーラトラ
ンジスタの製造方法は、半絶縁性基板上に第一導電型の
コレクタ層と第二導電型のベース層と第一導電型のエミ
ッタ層とを順番に積層し、前記コレクタ層に導通するコ
レクタ電極と前記ベース層に導通するベース電極と前記
エミッタ層に導通するエミッタ電極とを各々形成するよ
うにしたバイポーラトランジスタの製造方法において、
少なくとも二つの半導体層を積層して前記コレクタ層を
形成し、前記ベース層側の前記半導体層をサイドエッチ
ングにより部分的に除去し、該半導体層を除去した部分
に露出した前記ベース層の前記コレクタ層側の面に接触
するようにベースコンタクト層を形成し、該ベースコン
タクト層に前記ベース電極を積層するようにした。
ンジスタの製造方法は、半絶縁性基板上に第一導電型の
コレクタ層と第二導電型のベース層と第一導電型のエミ
ッタ層とを順番に積層し、前記コレクタ層に導通するコ
レクタ電極と前記ベース層に導通するベース電極と前記
エミッタ層に導通するエミッタ電極とを各々形成するよ
うにしたバイポーラトランジスタの製造方法において、
少なくとも二つの半導体層を積層して前記コレクタ層を
形成し、前記ベース層側の前記半導体層をサイドエッチ
ングにより部分的に除去し、該半導体層を除去した部分
に露出した前記ベース層の前記コレクタ層側の面に接触
するようにベースコンタクト層を形成し、該ベースコン
タクト層に前記ベース電極を積層するようにした。
【００４３】従って、コレクタ層を形成する少なくとも
二つの半導体層のベース層側の一部を除去するので、ベ
ース層とベース電極とがベースコンタクト層により接続
された構造を容易に形成することができる。ベースコン
タクト層の形成時に露出させるベース層の面はコレクタ
層側なので、例えば、ベース層をエミッタ層側からコレ
クタ層側に向かってバンドギャップが徐々に減少する組
成傾斜層で形成した場合でも、この組成傾斜層がＡｌの
組成比をエミッタ層側からコレクタ層側に向って減少さ
せたＡｌＧａＡｓ層などであれば、露出されてベースコ
ンタクト層が接続されるベース層の面はＡｌの組成比が
低くバンドギャップも小さいことになる。
二つの半導体層のベース層側の一部を除去するので、ベ
ース層とベース電極とがベースコンタクト層により接続
された構造を容易に形成することができる。ベースコン
タクト層の形成時に露出させるベース層の面はコレクタ
層側なので、例えば、ベース層をエミッタ層側からコレ
クタ層側に向かってバンドギャップが徐々に減少する組
成傾斜層で形成した場合でも、この組成傾斜層がＡｌの
組成比をエミッタ層側からコレクタ層側に向って減少さ
せたＡｌＧａＡｓ層などであれば、露出されてベースコ
ンタクト層が接続されるベース層の面はＡｌの組成比が
低くバンドギャップも小さいことになる。
【００４４】また、本発明の他の形態のバイポーラトラ
ンジスタの製造方法は、半絶縁性基板上に第一導電型の
エミッタ層と第二導電型のベース層と第一導電型のコレ
クタ層とを順番に積層し、前記エミッタ層に導通するエ
ミッタ電極と前記ベース層に導通するベース電極と前記
コレクタ層に導通するコレクタ電極とを各々形成するよ
うにしたバイポーラトランジスタの製造方法において、
前記エミッタ層と前記ベース層との少なくとも一方のサ
イドエッチングにより前記ベース層の前記エミッタ層側
の面の一部を露出させ、該露出した面に接触するように
ベースコンタクト層を形成し、該ベースコンタクト層に
前記ベース電極を積層するようにした。
ンジスタの製造方法は、半絶縁性基板上に第一導電型の
エミッタ層と第二導電型のベース層と第一導電型のコレ
クタ層とを順番に積層し、前記エミッタ層に導通するエ
ミッタ電極と前記ベース層に導通するベース電極と前記
コレクタ層に導通するコレクタ電極とを各々形成するよ
うにしたバイポーラトランジスタの製造方法において、
前記エミッタ層と前記ベース層との少なくとも一方のサ
イドエッチングにより前記ベース層の前記エミッタ層側
の面の一部を露出させ、該露出した面に接触するように
ベースコンタクト層を形成し、該ベースコンタクト層に
前記ベース電極を積層するようにした。
【００４５】従って、ベース層とベース電極とがベース
コンタクト層により接続された構造を容易に形成するこ
とができ、エミッタ層とともにサイドエッチングされる
ベース層の一部が低抵抗のベースコンタクト層により置
き換えられるので、ベース層の抵抗値が低減される。ベ
ースコンタクト層の形成時に露出させるベース層の面は
エミッタ層側なので、例えば、ベース層をエミッタ層側
からコレクタ層側に向かってバンドギャップが徐々に減
少する組成傾斜層で形成した場合でも、この組成傾斜層
がＩｎの組成比をコレクタ層側からエミッタ層側に向っ
て減少させたＩｎＧａＡｓ層などであれば、露出されて
ベースコンタクト層が接続されるベース層の面はＩｎの
組成比が低いことになる。
コンタクト層により接続された構造を容易に形成するこ
とができ、エミッタ層とともにサイドエッチングされる
ベース層の一部が低抵抗のベースコンタクト層により置
き換えられるので、ベース層の抵抗値が低減される。ベ
ースコンタクト層の形成時に露出させるベース層の面は
エミッタ層側なので、例えば、ベース層をエミッタ層側
からコレクタ層側に向かってバンドギャップが徐々に減
少する組成傾斜層で形成した場合でも、この組成傾斜層
がＩｎの組成比をコレクタ層側からエミッタ層側に向っ
て減少させたＩｎＧａＡｓ層などであれば、露出されて
ベースコンタクト層が接続されるベース層の面はＩｎの
組成比が低いことになる。
【００４６】また、本発明の他の形態のバイポーラトラ
ンジスタの製造方法は、半絶縁性基板上に第一導電型の
エミッタ層と第二導電型のベース層と第一導電型のコレ
クタ層とを順番に積層し、前記エミッタ層に導通するエ
ミッタ電極と前記ベース層に導通するベース電極と前記
コレクタ層に導通するコレクタ電極とを各々形成するよ
うにしたバイポーラトランジスタの製造方法において、
前記エミッタ層と前記ベース層との中間に挿入層を形成
し、該挿入層のサイドエッチングにより前記ベース層の
前記コレクタ層側の面の一部を露出させ、該露出した面
に接触するようにベースコンタクト層を形成し、該ベー
スコンタクト層に前記ベース電極を積層するようにし
た。
ンジスタの製造方法は、半絶縁性基板上に第一導電型の
エミッタ層と第二導電型のベース層と第一導電型のコレ
クタ層とを順番に積層し、前記エミッタ層に導通するエ
ミッタ電極と前記ベース層に導通するベース電極と前記
コレクタ層に導通するコレクタ電極とを各々形成するよ
うにしたバイポーラトランジスタの製造方法において、
前記エミッタ層と前記ベース層との中間に挿入層を形成
し、該挿入層のサイドエッチングにより前記ベース層の
前記コレクタ層側の面の一部を露出させ、該露出した面
に接触するようにベースコンタクト層を形成し、該ベー
スコンタクト層に前記ベース電極を積層するようにし
た。
【００４７】従って、エミッタ層とベース層との中間に
位置する挿入層を部分的に除去するので、ベース層とベ
ース電極とがベースコンタクト層により接続された構造
を容易に形成することができる。ベースコンタクト層の
形成時に露出させるベース層の面はエミッタ層側なの
で、例えば、ベース層をエミッタ層側からコレクタ層側
に向かってバンドギャップが徐々に減少する組成傾斜層
で形成した場合でも、この組成傾斜層がＩｎの組成比を
コレクタ層側からエミッタ層側に向って減少させたＩｎ
ＧａＡｓ層などであれば、露出されてベースコンタクト
層が接続されるベース層の面はＩｎの組成比が低いこと
になる。
位置する挿入層を部分的に除去するので、ベース層とベ
ース電極とがベースコンタクト層により接続された構造
を容易に形成することができる。ベースコンタクト層の
形成時に露出させるベース層の面はエミッタ層側なの
で、例えば、ベース層をエミッタ層側からコレクタ層側
に向かってバンドギャップが徐々に減少する組成傾斜層
で形成した場合でも、この組成傾斜層がＩｎの組成比を
コレクタ層側からエミッタ層側に向って減少させたＩｎ
ＧａＡｓ層などであれば、露出されてベースコンタクト
層が接続されるベース層の面はＩｎの組成比が低いこと
になる。
【００４８】また、本発明の他の形態のバイポーラトラ
ンジスタの製造方法は、半絶縁性基板上に第一導電型の
エミッタ層と第二導電型のベース層と第一導電型のコレ
クタ層とを順番に積層し、前記エミッタ層に導通するエ
ミッタ電極と前記ベース層に導通するベース電極と前記
コレクタ層に導通するコレクタ電極とを各々形成するよ
うにしたバイポーラトランジスタの製造方法において、
少なくとも二つの半導体層を積層して前記ベース層を形
成し、該ベース層の前記エミッタ層側の前記半導体層の
側部をサイドエッチングにより除去し、該半導体層を除
去した部分に露出した前記半導体層の前記エミッタ層側
の面に接触するようにベースコンタクト層を形成し、該
ベースコンタクト層に前記ベース電極を積層するように
した。
ンジスタの製造方法は、半絶縁性基板上に第一導電型の
エミッタ層と第二導電型のベース層と第一導電型のコレ
クタ層とを順番に積層し、前記エミッタ層に導通するエ
ミッタ電極と前記ベース層に導通するベース電極と前記
コレクタ層に導通するコレクタ電極とを各々形成するよ
うにしたバイポーラトランジスタの製造方法において、
少なくとも二つの半導体層を積層して前記ベース層を形
成し、該ベース層の前記エミッタ層側の前記半導体層の
側部をサイドエッチングにより除去し、該半導体層を除
去した部分に露出した前記半導体層の前記エミッタ層側
の面に接触するようにベースコンタクト層を形成し、該
ベースコンタクト層に前記ベース電極を積層するように
した。
【００４９】従って、ベース層を形成する少なくとも二
つの半導体層のエミッタ層側の側部を除去するので、ベ
ース層とベース電極とがベースコンタクト層により接続
された構造を容易に形成することができる。ベースコン
タクト層の形成時に露出させる半導体層の面はエミッタ
層側なので、例えば、半導体層をエミッタ層側からコレ
クタ層側に向かってバンドギャップが徐々に減少する組
成傾斜層で形成した場合でも、この組成傾斜層がＩｎの
組成比をコレクタ層側からエミッタ層側に向って減少さ
せたＩｎＧａＡｓ層などであれば、露出されてベースコ
ンタクト層が接続される半導体層の面はＩｎの組成比が
低いことになる。
つの半導体層のエミッタ層側の側部を除去するので、ベ
ース層とベース電極とがベースコンタクト層により接続
された構造を容易に形成することができる。ベースコン
タクト層の形成時に露出させる半導体層の面はエミッタ
層側なので、例えば、半導体層をエミッタ層側からコレ
クタ層側に向かってバンドギャップが徐々に減少する組
成傾斜層で形成した場合でも、この組成傾斜層がＩｎの
組成比をコレクタ層側からエミッタ層側に向って減少さ
せたＩｎＧａＡｓ層などであれば、露出されてベースコ
ンタクト層が接続される半導体層の面はＩｎの組成比が
低いことになる。
【００５０】また、本発明の他の形態のバイポーラトラ
ンジスタの製造方法は、半絶縁性基板上に第一導電型の
エミッタ層と第二導電型のベース層と第一導電型のコレ
クタ層とを順番に積層し、前記エミッタ層に導通するエ
ミッタ電極と前記ベース層に導通するベース電極と前記
コレクタ層に導通するコレクタ電極とを各々形成するよ
うにしたバイポーラトランジスタの製造方法において、
少なくとも二つの半導体層を積層して前記エミッタ層を
形成し、該エミッタ層の前記ベース層側の前記半導体層
をサイドエッチングにより部分的に除去し、該半導体層
を除去した部分に露出した前記ベース層の前記エミッタ
層側の面に接触するようにベースコンタクト層を形成
し、該ベースコンタクト層に前記ベース電極を積層する
ようにした。
ンジスタの製造方法は、半絶縁性基板上に第一導電型の
エミッタ層と第二導電型のベース層と第一導電型のコレ
クタ層とを順番に積層し、前記エミッタ層に導通するエ
ミッタ電極と前記ベース層に導通するベース電極と前記
コレクタ層に導通するコレクタ電極とを各々形成するよ
うにしたバイポーラトランジスタの製造方法において、
少なくとも二つの半導体層を積層して前記エミッタ層を
形成し、該エミッタ層の前記ベース層側の前記半導体層
をサイドエッチングにより部分的に除去し、該半導体層
を除去した部分に露出した前記ベース層の前記エミッタ
層側の面に接触するようにベースコンタクト層を形成
し、該ベースコンタクト層に前記ベース電極を積層する
ようにした。
【００５１】従って、エミッタ層を形成する少なくとも
二つの半導体層の一部を除去するので、ベース層とベー
ス電極とがベースコンタクト層により接続された構造を
容易に形成することができる。ベースコンタクト層の形
成時に露出させるベース層の面はエミッタ層側なので、
例えば、ベース層をエミッタ層側からコレクタ層側に向
かってバンドギャップが徐々に減少する組成傾斜層で形
成した場合でも、この組成傾斜層がＩｎの組成比をコレ
クタ層側からエミッタ層側に向って減少させたＩｎＧａ
Ａｓ層などであれば、露出されてベースコンタクト層が
接続されるベース層の面はＩｎの組成比が低いことにな
る。
二つの半導体層の一部を除去するので、ベース層とベー
ス電極とがベースコンタクト層により接続された構造を
容易に形成することができる。ベースコンタクト層の形
成時に露出させるベース層の面はエミッタ層側なので、
例えば、ベース層をエミッタ層側からコレクタ層側に向
かってバンドギャップが徐々に減少する組成傾斜層で形
成した場合でも、この組成傾斜層がＩｎの組成比をコレ
クタ層側からエミッタ層側に向って減少させたＩｎＧａ
Ａｓ層などであれば、露出されてベースコンタクト層が
接続されるベース層の面はＩｎの組成比が低いことにな
る。
【００５２】また、本発明の他の形態のバイポーラトラ
ンジスタの製造方法では、ベース層の少なくとも一部を
エミッタ層側からコレクタ層側に向ってバンドギャップ
が徐々に減少する組成傾斜層で形成するようにした。
ンジスタの製造方法では、ベース層の少なくとも一部を
エミッタ層側からコレクタ層側に向ってバンドギャップ
が徐々に減少する組成傾斜層で形成するようにした。
【００５３】従って、ベース層のバンドギャップがエミ
ッタ層側からコレクタ層側に向かってバンドギャップが
徐々に減少しているので、ベース層内でのキャリアの走
行時間が短縮されて動作が高速である。
ッタ層側からコレクタ層側に向かってバンドギャップが
徐々に減少しているので、ベース層内でのキャリアの走
行時間が短縮されて動作が高速である。
【００５４】
【発明の実施の形態】まず、本発明の実施の第一の形態
を図１および図２を参照して以下に説明する。なお、図
１はバイポーラトランジスタの積層構造を示す縦断正面
図、図２はバイポーラトランジスタの製造方法を示す工
程図である。また、これより以下の説明でも前述した従
来例と同一の部分は同一の名称および符号を利用して詳
細な説明は省略する。
を図１および図２を参照して以下に説明する。なお、図
１はバイポーラトランジスタの積層構造を示す縦断正面
図、図２はバイポーラトランジスタの製造方法を示す工
程図である。また、これより以下の説明でも前述した従
来例と同一の部分は同一の名称および符号を利用して詳
細な説明は省略する。
【００５５】まず、本実施の形態のバイポーラトランジ
スタ１０１も、図１に示すように、ＧａＡｓ製の半絶縁
性基板２上に、ｎ−ＧａＡｓからなるコレクタ層（５×
ｌ０16ｃｍ、５００ｎｍ）３、ｐ−ＡｌXＧａ1-XＡｓ
（ｘ：０−０．１）の組成傾斜層からなるベース層（４
×１０19ｃｍ-3、４０〜８０ｎｍ）４、ｎ−Ａｌ0.25Ｇ
ａ0.75Ａｓからなるエミッタ層（３×１０17ｃｍ-3、３
００ｎｍ）５、が順番に積層されており、ｎ−ＧａＡｓ
からなるコレクタコンタクト層（３×１０18ｃｍ-3、５
００ｎｍ）６、コレクタ電極７、ベース電極８、ｎ−Ａ
ｌXＧａ1-XＡｓ（ｘ：０．２５−０）／ｎ−ＧａＡｓ／
ｎ−ＩｎXＧａ1-XＡｓ（ｘ：０−０．５）／ｎ−Ｉｎ
0.5Ｇａ0.5Ａｓからなるエミッタキャップ層９、エミッ
タ電極１０、ＳｉＯ2膜１１，４３、等が所定位置に所
定形状で各々形成されている。
スタ１０１も、図１に示すように、ＧａＡｓ製の半絶縁
性基板２上に、ｎ−ＧａＡｓからなるコレクタ層（５×
ｌ０16ｃｍ、５００ｎｍ）３、ｐ−ＡｌXＧａ1-XＡｓ
（ｘ：０−０．１）の組成傾斜層からなるベース層（４
×１０19ｃｍ-3、４０〜８０ｎｍ）４、ｎ−Ａｌ0.25Ｇ
ａ0.75Ａｓからなるエミッタ層（３×１０17ｃｍ-3、３
００ｎｍ）５、が順番に積層されており、ｎ−ＧａＡｓ
からなるコレクタコンタクト層（３×１０18ｃｍ-3、５
００ｎｍ）６、コレクタ電極７、ベース電極８、ｎ−Ａ
ｌXＧａ1-XＡｓ（ｘ：０．２５−０）／ｎ−ＧａＡｓ／
ｎ−ＩｎXＧａ1-XＡｓ（ｘ：０−０．５）／ｎ−Ｉｎ
0.5Ｇａ0.5Ａｓからなるエミッタキャップ層９、エミッ
タ電極１０、ＳｉＯ2膜１１，４３、等が所定位置に所
定形状で各々形成されている。
【００５６】そして、前記ベース層４と前記ベース電極
８とは、ｐ−ＧａＡｓからなるベースコンタクト層（４
×１０20ｃｍ-3、３００ｎｍ）１０２により導通されて
おり、該ベースコンタクト層１０２は、前記ベース層４
の前記コレクタ層３側の下面の一部に接続されている。
より詳細には、前記コレクタ層３は前記ベース４ととも
に部分的にサイドエッチングされており、この部分から
前記ベースコンタクト層１０２は前記ベース層４に接続
されている。
８とは、ｐ−ＧａＡｓからなるベースコンタクト層（４
×１０20ｃｍ-3、３００ｎｍ）１０２により導通されて
おり、該ベースコンタクト層１０２は、前記ベース層４
の前記コレクタ層３側の下面の一部に接続されている。
より詳細には、前記コレクタ層３は前記ベース４ととも
に部分的にサイドエッチングされており、この部分から
前記ベースコンタクト層１０２は前記ベース層４に接続
されている。
【００５７】つぎに、本実施の形態のバイポーラトラン
ジスタ１０１の製造方法を図２を参照して以下に順次説
明する。まず、同図（ａ）に示すように、半絶縁性基板
２上に、コレクタコンタクト層６、コレクタ層３となる
ｎ−ＧａＡｓの半導体層１０３、ベース層４となるｐ−
ＡｌXＧａ1-XＡｓ（ｘ：０−０．１）の組成傾斜層１０
４、エミッタ層５となるｎ−Ａｌ0.25Ｇａ0.75Ａｓの半
導体層１０５、エミッタキャップ層９となるｎ−ＡｌX
Ｇａ1-XＡｓ（ｘ：０．２５−０）／ｎ−ＧａＡｓ／ｎ
−ＩｎXＧａ1-XＡｓ（ｘ：０−０．５）／ｎ−Ｉｎ0.5
Ｇａ0.5Ａｓの半導体層１０６、を順番に積層する。こ
の上面に、金属層とＳｉＯ2層（ともに図示せず）とを
積層し、これらを所定形状にパターニングしてエミッタ
電極１０とＳｉＯ2膜１１とを形成する。
ジスタ１０１の製造方法を図２を参照して以下に順次説
明する。まず、同図（ａ）に示すように、半絶縁性基板
２上に、コレクタコンタクト層６、コレクタ層３となる
ｎ−ＧａＡｓの半導体層１０３、ベース層４となるｐ−
ＡｌXＧａ1-XＡｓ（ｘ：０−０．１）の組成傾斜層１０
４、エミッタ層５となるｎ−Ａｌ0.25Ｇａ0.75Ａｓの半
導体層１０５、エミッタキャップ層９となるｎ−ＡｌX
Ｇａ1-XＡｓ（ｘ：０．２５−０）／ｎ−ＧａＡｓ／ｎ
−ＩｎXＧａ1-XＡｓ（ｘ：０−０．５）／ｎ−Ｉｎ0.5
Ｇａ0.5Ａｓの半導体層１０６、を順番に積層する。こ
の上面に、金属層とＳｉＯ2層（ともに図示せず）とを
積層し、これらを所定形状にパターニングしてエミッタ
電極１０とＳｉＯ2膜１１とを形成する。
【００５８】つぎに、同図（ｂ）に示すように、上記Ｓ
ｉＯ2膜１１をマスクとしたエッチングにより前記各層
１０４〜１０６をパターニングし、エミッタキャップ層
９とエミッタ層５およびベース層４を形成する。つぎ
に、全面にＳｉＯ2層（図示せず）を形成し、これを反
応性イオンエッチングによりパターニングすることによ
り、同図（ｃ）に示すように、前記ベース層４等のメサ
構造の側面と前記ｎ−ＧａＡｓの半導体層１０３の上面
の外側部とにマスクとなるＳｉＯ2膜４３を形成する。
ｉＯ2膜１１をマスクとしたエッチングにより前記各層
１０４〜１０６をパターニングし、エミッタキャップ層
９とエミッタ層５およびベース層４を形成する。つぎ
に、全面にＳｉＯ2層（図示せず）を形成し、これを反
応性イオンエッチングによりパターニングすることによ
り、同図（ｃ）に示すように、前記ベース層４等のメサ
構造の側面と前記ｎ−ＧａＡｓの半導体層１０３の上面
の外側部とにマスクとなるＳｉＯ2膜４３を形成する。
【００５９】つぎに、同図（ｄ）に示すように、このＳ
ｉＯ2膜４３をマスクとして露出しているＧａＡｓの半
導体層１０３の結品面を、湿式エッチング等の等方的な
エッチングにより１００ｎｍ厚ほど除去する。このと
き、上記メサの側部はサイドエッチングされるので、組
成傾斜型のベース層４の下面側が露出することになる。
ｉＯ2膜４３をマスクとして露出しているＧａＡｓの半
導体層１０３の結品面を、湿式エッチング等の等方的な
エッチングにより１００ｎｍ厚ほど除去する。このと
き、上記メサの側部はサイドエッチングされるので、組
成傾斜型のベース層４の下面側が露出することになる。
【００６０】つぎに、同図（ｅ）に示すように、ＳｉＯ
2膜４３をマスクとしてＭＯＭＢＥ法により高濃度のｐ
−ＧａＡｓ層を選択的に成長させていくと、これがメサ
側部で露出していたベース層４の下面側と接触する構造
のベースコンタクト層１０２となる。この後、ｎ−Ｇａ
Ａｓの半導体層１０３をコレクタ層３に成形し、コレク
タコンタクト層６上にコレクタ電極７を形成するととも
に、ベースコンタクト層１０２上にベース電極８を形成
する。
2膜４３をマスクとしてＭＯＭＢＥ法により高濃度のｐ
−ＧａＡｓ層を選択的に成長させていくと、これがメサ
側部で露出していたベース層４の下面側と接触する構造
のベースコンタクト層１０２となる。この後、ｎ−Ｇａ
Ａｓの半導体層１０３をコレクタ層３に成形し、コレク
タコンタクト層６上にコレクタ電極７を形成するととも
に、ベースコンタクト層１０２上にベース電極８を形成
する。
【００６１】上述のような製造方法によりバイポーラト
ランジスタ１０１を形成すれば、図１に示すように、ベ
ース電極８とベース層４とが高濃度のベースコンタクト
層１０２で接続され、特に、このベースコンタクト層１
０２がベース層４の下面側と披続している構造が実現さ
れる。
ランジスタ１０１を形成すれば、図１に示すように、ベ
ース電極８とベース層４とが高濃度のベースコンタクト
層１０２で接続され、特に、このベースコンタクト層１
０２がベース層４の下面側と披続している構造が実現さ
れる。
【００６２】本実施の形態のバイポーラトランジスタ１
０１では、上述のようにベースコンタクト層１０２がベ
ース層４をサイドエッチングしたコレクタ層３側の下面
の一部に接続されているので、低抵抗のベースコンタク
ト層１０２によりベース層４の一部が置き換えられてい
る。このため、ベース層４の抵抗値が低減されており、
バイポーラトランジスタ１０１の高周波特性が向上して
いる。
０１では、上述のようにベースコンタクト層１０２がベ
ース層４をサイドエッチングしたコレクタ層３側の下面
の一部に接続されているので、低抵抗のベースコンタク
ト層１０２によりベース層４の一部が置き換えられてい
る。このため、ベース層４の抵抗値が低減されており、
バイポーラトランジスタ１０１の高周波特性が向上して
いる。
【００６３】しかも、ベース層４がエミッタ層５側から
コレクタ層３側に向かってバンドギャップが徐々に減少
する組成傾斜層で形成されているので、ベース層４内で
のキャリアの走行時間が短縮されて動作が高速である。
このようなベース層４の組成傾斜層がＡｌの組成比をエ
ミッタ層５側からコレクタ層３側に向って減少させたＡ
ｌＧａＡｓ層なので、ベースコンタクト層１０２が接続
されたベース層４の下面はＡｌの組成比が低くバンドギ
ャップも小さい。つまり、ベースコンタクト層１０２の
形成時にベース層４の下面を露出させても、そこに無用
な酸化物が発生することがなく、バンドギャップが大き
い面にベースコンタクト層１０２を接続する必要もない
ので、ベースコンタクト層１０２とベース層４とのオー
ミック接続の抵抗も低減されている。
コレクタ層３側に向かってバンドギャップが徐々に減少
する組成傾斜層で形成されているので、ベース層４内で
のキャリアの走行時間が短縮されて動作が高速である。
このようなベース層４の組成傾斜層がＡｌの組成比をエ
ミッタ層５側からコレクタ層３側に向って減少させたＡ
ｌＧａＡｓ層なので、ベースコンタクト層１０２が接続
されたベース層４の下面はＡｌの組成比が低くバンドギ
ャップも小さい。つまり、ベースコンタクト層１０２の
形成時にベース層４の下面を露出させても、そこに無用
な酸化物が発生することがなく、バンドギャップが大き
い面にベースコンタクト層１０２を接続する必要もない
ので、ベースコンタクト層１０２とベース層４とのオー
ミック接続の抵抗も低減されている。
【００６４】なお、本発明は上記形態に限定されるもの
ではなく、各種の変形を許容する。例えば、上記形態で
はベース層４をｐ−ＡｌXＧａ1-XＡｓ（ｘ：０−０．
１）の組成傾斜層で形成することを例示したが、これを
ｐ−ＩｎXＧａ1-XＡｓの組成傾斜層、ｐ−ＧａＡｓの均
一層、あるいはそれらとＡｌXＧａ1-XＡｓの組成傾斜層
とを積層させたものとすることも可能である。
ではなく、各種の変形を許容する。例えば、上記形態で
はベース層４をｐ−ＡｌXＧａ1-XＡｓ（ｘ：０−０．
１）の組成傾斜層で形成することを例示したが、これを
ｐ−ＩｎXＧａ1-XＡｓの組成傾斜層、ｐ−ＧａＡｓの均
一層、あるいはそれらとＡｌXＧａ1-XＡｓの組成傾斜層
とを積層させたものとすることも可能である。
【００６５】また、上記形態では半絶縁性基板２上にコ
レクタ層３とベース層４とエミッタ層５とを順番に積層
した構造を例示したが、これを半絶縁性基板２上にエミ
ッタ層とベース層とコレクタ層とを順番に積層した構造
（図示せず）とすることも可能である。その場合、ベー
スコンタクト層をベース層のエミッタ層側の下面に接続
することになるので、もしも、ベース層をエミッタ層側
からコレクタ層側に向かってバンドギャップが徐々に減
少する組成傾斜層で形成するならば、この組成傾斜層は
Ｉｎの組成比をコレクタ層側からエミッタ層側に向って
減少させたＩｎＧａＡｓ層などで形成し、製造時に露出
されてベースコンタクト層が接続されるベース層の下面
をＩｎの組成比が低いものとすることが好ましい。
レクタ層３とベース層４とエミッタ層５とを順番に積層
した構造を例示したが、これを半絶縁性基板２上にエミ
ッタ層とベース層とコレクタ層とを順番に積層した構造
（図示せず）とすることも可能である。その場合、ベー
スコンタクト層をベース層のエミッタ層側の下面に接続
することになるので、もしも、ベース層をエミッタ層側
からコレクタ層側に向かってバンドギャップが徐々に減
少する組成傾斜層で形成するならば、この組成傾斜層は
Ｉｎの組成比をコレクタ層側からエミッタ層側に向って
減少させたＩｎＧａＡｓ層などで形成し、製造時に露出
されてベースコンタクト層が接続されるベース層の下面
をＩｎの組成比が低いものとすることが好ましい。
【００６６】なお、上記形態のバイポーラトランジスタ
１０１の場合、ベースコンタクト層１０２を接続するた
めにコレクタ層３とともにベース層４もサイドエッチン
グするので、エッチング量を正確に制御しないとベース
層４のＡｌの組成比やバンドギャップが大きい部分が露
出する可能性がある。
１０１の場合、ベースコンタクト層１０２を接続するた
めにコレクタ層３とともにベース層４もサイドエッチン
グするので、エッチング量を正確に制御しないとベース
層４のＡｌの組成比やバンドギャップが大きい部分が露
出する可能性がある。
【００６７】そこで、このような課題を解決したバイポ
ーラトランジスタ１１１を、本発明の実施の第二の形態
として図３および図４に基づいて以下に説明する。な
お、図３はバイポーラトランジスタの積層構造を示す縦
断正面図、図４はバイポーラトランジスタの製造方法を
示す工程図である。また、これより以下の説明では上述
した実施の第一の形態と同一の部分は同一の名称および
符号を利用して詳細な説明は省略する。
ーラトランジスタ１１１を、本発明の実施の第二の形態
として図３および図４に基づいて以下に説明する。な
お、図３はバイポーラトランジスタの積層構造を示す縦
断正面図、図４はバイポーラトランジスタの製造方法を
示す工程図である。また、これより以下の説明では上述
した実施の第一の形態と同一の部分は同一の名称および
符号を利用して詳細な説明は省略する。
【００６８】まず、本実施の形態のバイポーラトランジ
スタ１１１では、図３に示すように、ベース層１１２が
挿入層に相当するｐ−ＩｎXＧａ1-XＡｓ（ｘ：０．１−
０）の半導体層１１３とｐ−ＡｌXＧａ1-XＡｓ（ｘ：０
−０．１）の半導体層１１４との二つの組成傾斜層で形
成されている。そのうち、コレクタ層３側の前記半導体
層１１３は部分的に除去されることでエミッタ層５側の
前記半導体層１１４より幅狭に形成されているので、こ
の半導体層１１３が除去された部分からベースコンタク
ト層１０２は前記半導体層１１４のコレクタ層３側の下
面に接続されている。
スタ１１１では、図３に示すように、ベース層１１２が
挿入層に相当するｐ−ＩｎXＧａ1-XＡｓ（ｘ：０．１−
０）の半導体層１１３とｐ−ＡｌXＧａ1-XＡｓ（ｘ：０
−０．１）の半導体層１１４との二つの組成傾斜層で形
成されている。そのうち、コレクタ層３側の前記半導体
層１１３は部分的に除去されることでエミッタ層５側の
前記半導体層１１４より幅狭に形成されているので、こ
の半導体層１１３が除去された部分からベースコンタク
ト層１０２は前記半導体層１１４のコレクタ層３側の下
面に接続されている。
【００６９】つぎに、本実施の形態のバイポーラトラン
ジスタ１１１の製造方法を図４を参照して以下に簡単に
説明する。まず、同図（ａ）に示すように、半絶縁性基
板２上に、各層６，１０３、ｐ−ＩｎXＧａ1-XＡｓ
（ｘ：０．１−０）の半導体層１１３、ｐ−ＡｌXＧａ
1-XＡｓ（ｘ：０−０．１）の半導体層１１４、各半導
体層１０５，１０６、を順番に積層し、この上面に所定
形状のエミッタ電極１０とＳｉＯ2膜１１とを形成す
る。
ジスタ１１１の製造方法を図４を参照して以下に簡単に
説明する。まず、同図（ａ）に示すように、半絶縁性基
板２上に、各層６，１０３、ｐ−ＩｎXＧａ1-XＡｓ
（ｘ：０．１−０）の半導体層１１３、ｐ−ＡｌXＧａ
1-XＡｓ（ｘ：０−０．１）の半導体層１１４、各半導
体層１０５，１０６、を順番に積層し、この上面に所定
形状のエミッタ電極１０とＳｉＯ2膜１１とを形成す
る。
【００７０】つぎに、同図（ｂ）に示すように、上記Ｓ
ｉＯ2膜１１をマスクとしたエッチングにより各層１０
６，１０５，１１４を順次パターニングし、エミッタキ
ャップ層９やエミッタ層５とともにベース層１１２の第
二の半導体層１１４を形成する。つぎに、全面にＳｉＯ
2層（図示せず）を形成し、これを反応性イオンエッチ
ングによりパターニングすることにより、同図（ｃ）に
示すように、前記ベース層１１２等のメサ構造の側面と
前記ｎ−ＧａＡｓの半導体層１０３の上面の外側部とに
マスクとなるＳｉＯ2膜４３を形成する。
ｉＯ2膜１１をマスクとしたエッチングにより各層１０
６，１０５，１１４を順次パターニングし、エミッタキ
ャップ層９やエミッタ層５とともにベース層１１２の第
二の半導体層１１４を形成する。つぎに、全面にＳｉＯ
2層（図示せず）を形成し、これを反応性イオンエッチ
ングによりパターニングすることにより、同図（ｃ）に
示すように、前記ベース層１１２等のメサ構造の側面と
前記ｎ−ＧａＡｓの半導体層１０３の上面の外側部とに
マスクとなるＳｉＯ2膜４３を形成する。
【００７１】つぎに、同図（ｄ）に示すように、このＳ
ｉＯ2膜４３をマスクとして露出しているｐ−ＩｎXＧａ
1-XＡｓの半導体層１１３を、リン酸や過酸化水素水を
含むエッチャントを用いてＧａＡｓに対して選択的にエ
ッチングする。このときサイドエッチングによりマスク
されている上記メサの側部も半導体層１１３が除去され
るため、その上層であるｐ−ＡｌXＧａ1-XＡｓの半導体
層１１４の下面が露出することになる。
ｉＯ2膜４３をマスクとして露出しているｐ−ＩｎXＧａ
1-XＡｓの半導体層１１３を、リン酸や過酸化水素水を
含むエッチャントを用いてＧａＡｓに対して選択的にエ
ッチングする。このときサイドエッチングによりマスク
されている上記メサの側部も半導体層１１３が除去され
るため、その上層であるｐ−ＡｌXＧａ1-XＡｓの半導体
層１１４の下面が露出することになる。
【００７２】つぎに、同図（ｅ）に示すように、ＳｉＯ
2膜４３をマスクとしてＭＯＭＢＥ法により高濃度のｐ
−ＧａＡｓ層を選択的に成長させていくと、これがメサ
側部で露出していた半導体層１１４の下面および半導体
層１１３の側面と接触する構造のベースコンタクト層１
０２となる。この後、ｎ−ＧａＡｓの半導体層１０３を
コレクタ層３に成形し、コレクタコンタクト層６上にコ
レクタ電極７を形成するとともに、ベースコンタクト層
１０２上にベース電極８を形成する。
2膜４３をマスクとしてＭＯＭＢＥ法により高濃度のｐ
−ＧａＡｓ層を選択的に成長させていくと、これがメサ
側部で露出していた半導体層１１４の下面および半導体
層１１３の側面と接触する構造のベースコンタクト層１
０２となる。この後、ｎ−ＧａＡｓの半導体層１０３を
コレクタ層３に成形し、コレクタコンタクト層６上にコ
レクタ電極７を形成するとともに、ベースコンタクト層
１０２上にベース電極８を形成する。
【００７３】上述のような製造方法によりバイポーラト
ランジスタ１１１を形成すれば、図３に示すように、ベ
ース電極８とベース層１１２とが高濃度のベースコンタ
クト層１０２で接続され、特に、このベースコンタクト
層１０２がベース層１１２の下面側と披続している構造
が実現される。
ランジスタ１１１を形成すれば、図３に示すように、ベ
ース電極８とベース層１１２とが高濃度のベースコンタ
クト層１０２で接続され、特に、このベースコンタクト
層１０２がベース層１１２の下面側と披続している構造
が実現される。
【００７４】本実施の形態のバイポーラトランジスタ１
１１では、上述のように二層構造のベース層１１２の下
層の側部を除去することで上層の下面にベースコンタク
ト層１０２が接続されているので、低抵抗のベースコン
タクト層１０２によりベース層１１２の一部が置き換え
られている。このため、ベース層１１２の抵抗値が低減
されており、バイポーラトランジスタ１１１の高周波特
性が向上している。
１１では、上述のように二層構造のベース層１１２の下
層の側部を除去することで上層の下面にベースコンタク
ト層１０２が接続されているので、低抵抗のベースコン
タクト層１０２によりベース層１１２の一部が置き換え
られている。このため、ベース層１１２の抵抗値が低減
されており、バイポーラトランジスタ１１１の高周波特
性が向上している。
【００７５】しかも、ベース層１１２がエミッタ層５側
からコレクタ層３側に向かってバンドギャップが徐々に
減少する組成傾斜層で形成されているので、ベース層１
１２内でのキャリアの走行時間が短縮されて動作が高速
である。このようなベース層１１２の半導体層１１４は
Ａｌの組成比をエミッタ層５側からコレクタ層３側に向
って減少させたＡｌＧａＡｓの組成傾斜層なので、ベー
スコンタクト層１０２が接続された半導体層１１４の下
面はＡｌの組成比が低くバンドギャップも小さい。つま
り、ベースコンタクト層１０２の形成時に半導体層１１
４の下面を露出させても、そこに無用な酸化物が発生す
ることがなく、バンドギャップが大きい面にベースコン
タクト層１０２を接続する必要もないので、ベースコン
タクト層１０２とベース層１１２とのオーミック接続の
抵抗も低減されている。
からコレクタ層３側に向かってバンドギャップが徐々に
減少する組成傾斜層で形成されているので、ベース層１
１２内でのキャリアの走行時間が短縮されて動作が高速
である。このようなベース層１１２の半導体層１１４は
Ａｌの組成比をエミッタ層５側からコレクタ層３側に向
って減少させたＡｌＧａＡｓの組成傾斜層なので、ベー
スコンタクト層１０２が接続された半導体層１１４の下
面はＡｌの組成比が低くバンドギャップも小さい。つま
り、ベースコンタクト層１０２の形成時に半導体層１１
４の下面を露出させても、そこに無用な酸化物が発生す
ることがなく、バンドギャップが大きい面にベースコン
タクト層１０２を接続する必要もないので、ベースコン
タクト層１０２とベース層１１２とのオーミック接続の
抵抗も低減されている。
【００７６】しかも、本実施の形態のバイポーラトラン
ジスタ１１１では、上述のようにベース層１１２を二層
の半導体層１１３，１１４で形成しており、そのエッチ
ング選択性によりベースコンタクト層１０２を接続する
部分を形成しているので、エッチングの過剰により半導
体層１１４のＡｌの組成比やバンドギャップが大きい部
分が露出することもない。
ジスタ１１１では、上述のようにベース層１１２を二層
の半導体層１１３，１１４で形成しており、そのエッチ
ング選択性によりベースコンタクト層１０２を接続する
部分を形成しているので、エッチングの過剰により半導
体層１１４のＡｌの組成比やバンドギャップが大きい部
分が露出することもない。
【００７７】なお、本発明も上記形態に限定されるもの
ではなく、各種の変形を許容する。例えば、上記形態で
は半絶縁性基板２上にコレクタ層３とベース層１１２と
エミッタ層５とを順番に積層した構造を例示したが、こ
れを半絶縁性基板２上にエミッタ層とベース層とコレク
タ層とを順番に積層した構造（図示せず）とすることも
可能である。
ではなく、各種の変形を許容する。例えば、上記形態で
は半絶縁性基板２上にコレクタ層３とベース層１１２と
エミッタ層５とを順番に積層した構造を例示したが、こ
れを半絶縁性基板２上にエミッタ層とベース層とコレク
タ層とを順番に積層した構造（図示せず）とすることも
可能である。
【００７８】つぎに、本発明の実施の第三の形態を図５
および図６に基づいて以下に説明する。なお、図５はバ
イポーラトランジスタの積層構造を示す縦断正面図、図
６はバイポーラトランジスタの製造方法を示す工程図で
ある。また、これより以下の説明では前述した実施の第
一第二の形態と同一の部分は同一の名称および符号を利
用して詳細な説明は省略する。
および図６に基づいて以下に説明する。なお、図５はバ
イポーラトランジスタの積層構造を示す縦断正面図、図
６はバイポーラトランジスタの製造方法を示す工程図で
ある。また、これより以下の説明では前述した実施の第
一第二の形態と同一の部分は同一の名称および符号を利
用して詳細な説明は省略する。
【００７９】まず、本実施の形態のバイポーラトランジ
スタ１２１では、図５に示すように、コレクタ層１２２
がｎ−ＧａＡｓの半導体層１０３と挿入層に相当するｎ
−ＩｎXＧａ1-XＡｓ（ｘは０．５以下）の半導体層１２
３との二層で形成されている。そのうち、ベース層４側
の前記半導体層１２３は部分的に除去されているので、
この半導体層１２３が除去された部分からベースコンタ
クト層１０２はベース層４の下面に接続されている。
スタ１２１では、図５に示すように、コレクタ層１２２
がｎ−ＧａＡｓの半導体層１０３と挿入層に相当するｎ
−ＩｎXＧａ1-XＡｓ（ｘは０．５以下）の半導体層１２
３との二層で形成されている。そのうち、ベース層４側
の前記半導体層１２３は部分的に除去されているので、
この半導体層１２３が除去された部分からベースコンタ
クト層１０２はベース層４の下面に接続されている。
【００８０】つぎに、本実施の形態のバイポーラトラン
ジスタ１２１の製造方法を図６を参照して以下に簡単に
説明する。まず、同図（ａ）に示すように、半絶縁性基
板２上に、各層６，１０３、ｎ−ＩｎXＧａ1-XＡｓの半
導体層１２３、各層１０４〜１０６、を順番に積層し、
この上面に所定形状のエミッタ電極１０とＳｉＯ2膜１
１とを形成する。
ジスタ１２１の製造方法を図６を参照して以下に簡単に
説明する。まず、同図（ａ）に示すように、半絶縁性基
板２上に、各層６，１０３、ｎ−ＩｎXＧａ1-XＡｓの半
導体層１２３、各層１０４〜１０６、を順番に積層し、
この上面に所定形状のエミッタ電極１０とＳｉＯ2膜１
１とを形成する。
【００８１】つぎに、同図（ｂ）に示すように、上記Ｓ
ｉＯ2膜１１をマスクとしたエッチングによりエミッタ
キャップ層９とエミッタ層５およびベース層４を形成す
る。つぎに、全面にＳｉＯ2層（図示せず）を形成して
からパターニングすることにより、同図（ｃ）に示すよ
うに、前記ベース層４等のメサ構造の側面と前記ｎ−Ｇ
ａＡｓの半導体層１０３の上面の外側部とにマスクとな
るＳｉＯ2膜４３を形成する。
ｉＯ2膜１１をマスクとしたエッチングによりエミッタ
キャップ層９とエミッタ層５およびベース層４を形成す
る。つぎに、全面にＳｉＯ2層（図示せず）を形成して
からパターニングすることにより、同図（ｃ）に示すよ
うに、前記ベース層４等のメサ構造の側面と前記ｎ−Ｇ
ａＡｓの半導体層１０３の上面の外側部とにマスクとな
るＳｉＯ2膜４３を形成する。
【００８２】つぎに、同図（ｄ）に示すように、このＳ
ｉＯ2膜４３をマスクとして露出しているｎ−ＩｎXＧａ
1-XＡｓの半導体層１２３を、リン酸や過酸化水素水を
含むエッチャントを用いてＧａＡｓに対して選択的にエ
ッチングする。このときサイドエッチングによりマスク
されている上記メサの側部も半導体層１２３が除去され
るため、その上層であるベース層４の下面が露出するこ
とになる。
ｉＯ2膜４３をマスクとして露出しているｎ−ＩｎXＧａ
1-XＡｓの半導体層１２３を、リン酸や過酸化水素水を
含むエッチャントを用いてＧａＡｓに対して選択的にエ
ッチングする。このときサイドエッチングによりマスク
されている上記メサの側部も半導体層１２３が除去され
るため、その上層であるベース層４の下面が露出するこ
とになる。
【００８３】つぎに、同図（ｅ）に示すように、ＳｉＯ
2膜４３をマスクとしてＭＯＭＢＥ法により高濃度のｐ
−ＧａＡｓ層を選択的に成長させていくと、これがメサ
側部で露出していたベース層４の下面と接触する構造の
ベースコンタクト層１０２となる。この後、ｎ−ＧａＡ
ｓの半導体層１０３を成形してコレクタ層１２２を形成
し、コレクタコンタクト層６上にコレクタ電極７を形成
するとともに、ベースコンタクト層１０２上にベース電
極８を形成する。
2膜４３をマスクとしてＭＯＭＢＥ法により高濃度のｐ
−ＧａＡｓ層を選択的に成長させていくと、これがメサ
側部で露出していたベース層４の下面と接触する構造の
ベースコンタクト層１０２となる。この後、ｎ−ＧａＡ
ｓの半導体層１０３を成形してコレクタ層１２２を形成
し、コレクタコンタクト層６上にコレクタ電極７を形成
するとともに、ベースコンタクト層１０２上にベース電
極８を形成する。
【００８４】上述のような製造方法によりバイポーラト
ランジスタ１２１を形成すれば、図５に示すように、ベ
ース電極８とベース層４とが高濃度のベースコンタクト
層１０２で接続され、特に、このベースコンタクト層１
０２がベース層４の下面側と披続している構造が実現さ
れる。
ランジスタ１２１を形成すれば、図５に示すように、ベ
ース電極８とベース層４とが高濃度のベースコンタクト
層１０２で接続され、特に、このベースコンタクト層１
０２がベース層４の下面側と披続している構造が実現さ
れる。
【００８５】本実施の形態のバイポーラトランジスタ１
２１では、上述のようにベース層４がエミッタ層５側か
らコレクタ層１２２側に向かってバンドギャップが徐々
に減少する組成傾斜層で形成されているので、ベース層
４内でのキャリアの走行時間が短縮されて動作が高速で
ある。このようなベース層４の半導体層１１４はＡｌの
組成比をエミッタ層５側からコレクタ層１２２側に向っ
て減少させたＡｌＧａＡｓの組成傾斜層なので、ベース
コンタクト層１０２が接続された半導体層１１４の下面
はＡｌの組成比が低くバンドギャップも小さい。つま
り、ベースコンタクト層１０２の形成時にベース層４の
下面を露出させても、そこに無用な酸化物が発生するこ
とがなく、バンドギャップが大きい面にベースコンタク
ト層１０２を接続する必要もないので、ベースコンタク
ト層１０２とベース層４とのオーミック接続の抵抗も低
減されている。
２１では、上述のようにベース層４がエミッタ層５側か
らコレクタ層１２２側に向かってバンドギャップが徐々
に減少する組成傾斜層で形成されているので、ベース層
４内でのキャリアの走行時間が短縮されて動作が高速で
ある。このようなベース層４の半導体層１１４はＡｌの
組成比をエミッタ層５側からコレクタ層１２２側に向っ
て減少させたＡｌＧａＡｓの組成傾斜層なので、ベース
コンタクト層１０２が接続された半導体層１１４の下面
はＡｌの組成比が低くバンドギャップも小さい。つま
り、ベースコンタクト層１０２の形成時にベース層４の
下面を露出させても、そこに無用な酸化物が発生するこ
とがなく、バンドギャップが大きい面にベースコンタク
ト層１０２を接続する必要もないので、ベースコンタク
ト層１０２とベース層４とのオーミック接続の抵抗も低
減されている。
【００８６】しかも、本実施の形態のバイポーラトラン
ジスタ１２１では、上述のようにコレクタ層１２２を二
層の半導体層１０３，１２３で形成しており、そのエッ
チング選択性によりベースコンタクト層１０２を接続す
る部分を形成しているので、エッチングの過剰によりベ
ース層４のＡｌの組成比やバンドギャップが大きい部分
が露出することもない。
ジスタ１２１では、上述のようにコレクタ層１２２を二
層の半導体層１０３，１２３で形成しており、そのエッ
チング選択性によりベースコンタクト層１０２を接続す
る部分を形成しているので、エッチングの過剰によりベ
ース層４のＡｌの組成比やバンドギャップが大きい部分
が露出することもない。
【００８７】なお、本発明も上記形態に限定されるもの
ではなく、各種の変形を許容する。例えば、上記形態で
は半絶縁性基板２上にコレクタ層１２２とベース層４と
エミッタ層５とを順番に積層した構造を例示したが、こ
れを半絶縁性基板２上にエミッタ層とベース層とコレク
タ層とを順番に積層した構造（図示せず）とすることも
可能である。
ではなく、各種の変形を許容する。例えば、上記形態で
は半絶縁性基板２上にコレクタ層１２２とベース層４と
エミッタ層５とを順番に積層した構造を例示したが、こ
れを半絶縁性基板２上にエミッタ層とベース層とコレク
タ層とを順番に積層した構造（図示せず）とすることも
可能である。
【００８８】
【発明の効果】本発明は以上説明したように構成されて
いるので、以下に記載するような効果を奏する。
いるので、以下に記載するような効果を奏する。
【００８９】請求項１記載の発明のバイポーラトランジ
スタは、半絶縁性基板上に第一導電型のコレクタ層と第
二導電型のベース層と第一導電型のエミッタ層とが順番
に積層されており、前記コレクタ層に導通するコレクタ
電極と前記ベース層に導通するベース電極と前記エミッ
タ層に導通するエミッタ電極とが各々形成されているバ
イポーラトランジスタにおいて、前記ベース層と前記ベ
ース電極とを導通させる第二導電型のベースコンタクト
層が設けられており、該ベースコンタクト層が前記ベー
ス層の前記コレクタ層側の面の一部に接触しており、前
記ベースコンタクト層の前記ベース層とは接触していな
い上面の略全域が前記ベース層の下面より上方に位置し
ており、前記コレクタ層は、前記ベース層側が部分的に
除去された少なくとも二つの半導体層で形成されてお
り、前記ベースコンタクト層は、前記ベース層側の前記
半導体層が除去されている部分から前記ベース層に接触
していることにより、ベース層の一部をベースコンタク
ト層で置き換えた構造として、ベース層の抵抗値を低減
させて高周波特性を向上させることができ、特に、Ａｌ
の組成比をエミッタ層側からコレクタ層側に向って減少
させたＡｌＧａＡｓの組成傾斜層などでベース層を形成
しても、その露出されてベースコンタクト層が接続され
る面をＡｌの組成比が低くバンドギャップも小さい面と
することができるので、無用な酸化物の発生を防止して
ベース層とベースコンタクト層とを良好にオーミック接
続することができ、ベース層のコレクタ層側の面にベー
スコンタクト層を接続する構造を簡易に実現することが
できる。
スタは、半絶縁性基板上に第一導電型のコレクタ層と第
二導電型のベース層と第一導電型のエミッタ層とが順番
に積層されており、前記コレクタ層に導通するコレクタ
電極と前記ベース層に導通するベース電極と前記エミッ
タ層に導通するエミッタ電極とが各々形成されているバ
イポーラトランジスタにおいて、前記ベース層と前記ベ
ース電極とを導通させる第二導電型のベースコンタクト
層が設けられており、該ベースコンタクト層が前記ベー
ス層の前記コレクタ層側の面の一部に接触しており、前
記ベースコンタクト層の前記ベース層とは接触していな
い上面の略全域が前記ベース層の下面より上方に位置し
ており、前記コレクタ層は、前記ベース層側が部分的に
除去された少なくとも二つの半導体層で形成されてお
り、前記ベースコンタクト層は、前記ベース層側の前記
半導体層が除去されている部分から前記ベース層に接触
していることにより、ベース層の一部をベースコンタク
ト層で置き換えた構造として、ベース層の抵抗値を低減
させて高周波特性を向上させることができ、特に、Ａｌ
の組成比をエミッタ層側からコレクタ層側に向って減少
させたＡｌＧａＡｓの組成傾斜層などでベース層を形成
しても、その露出されてベースコンタクト層が接続され
る面をＡｌの組成比が低くバンドギャップも小さい面と
することができるので、無用な酸化物の発生を防止して
ベース層とベースコンタクト層とを良好にオーミック接
続することができ、ベース層のコレクタ層側の面にベー
スコンタクト層を接続する構造を簡易に実現することが
できる。
【００９０】請求項２記載の発明のバイポーラトランジ
スタは、半絶縁性基板上に第一導電型のコレクタ層と第
二導電型のベース層と第一導電型のエミッタ層とが順番
に積層されており、前記コレクタ層に導通するコレクタ
電極と前記ベース層に導通するベース電極と前記エミッ
タ層に導通するエミッタ電極とが各々形成されている バ
イポーラトランジスタにおいて、前記ベース層と前記ベ
ース電極とを導通させる第二導電型のベースコンタクト
層が設けられており、該ベースコンタクト層が前記ベー
ス層の前記コレクタ層側の面の一部に接触しており、前
記ベースコンタクト層の前記ベース層とは接触していな
い上面の略全域が前記ベース層の下面より上方に位置し
ており、前記コレクタ層と前記ベース層との中間に部分
的に除去された挿入層が形成されており、前記ベースコ
ンタクト層は、前記挿入層が除去されている部分から前
記ベース層に接触していることにより、ベース層の一部
をベースコンタクト層で置き換えた構造として、ベース
層の抵抗値を低減させて高周波特性を向上させることが
でき、特に、Ａｌの組成比をエミッタ層側からコレクタ
層側に向って減少させたＡｌＧａＡｓの組成傾斜層など
でベース層を形成しても、その露出されてベースコンタ
クト層が接続される面をＡｌの組成比が低くバンドギャ
ップも小さい面とすることができるので、無用な酸化物
の発生を防止してベース層とベースコンタクト層とを良
好にオーミック接続することができ、ベース層のコレク
タ層側の面にベースコンタクト層を接続する構造を簡易
に実現することができる。
スタは、半絶縁性基板上に第一導電型のコレクタ層と第
二導電型のベース層と第一導電型のエミッタ層とが順番
に積層されており、前記コレクタ層に導通するコレクタ
電極と前記ベース層に導通するベース電極と前記エミッ
タ層に導通するエミッタ電極とが各々形成されている バ
イポーラトランジスタにおいて、前記ベース層と前記ベ
ース電極とを導通させる第二導電型のベースコンタクト
層が設けられており、該ベースコンタクト層が前記ベー
ス層の前記コレクタ層側の面の一部に接触しており、前
記ベースコンタクト層の前記ベース層とは接触していな
い上面の略全域が前記ベース層の下面より上方に位置し
ており、前記コレクタ層と前記ベース層との中間に部分
的に除去された挿入層が形成されており、前記ベースコ
ンタクト層は、前記挿入層が除去されている部分から前
記ベース層に接触していることにより、ベース層の一部
をベースコンタクト層で置き換えた構造として、ベース
層の抵抗値を低減させて高周波特性を向上させることが
でき、特に、Ａｌの組成比をエミッタ層側からコレクタ
層側に向って減少させたＡｌＧａＡｓの組成傾斜層など
でベース層を形成しても、その露出されてベースコンタ
クト層が接続される面をＡｌの組成比が低くバンドギャ
ップも小さい面とすることができるので、無用な酸化物
の発生を防止してベース層とベースコンタクト層とを良
好にオーミック接続することができ、ベース層のコレク
タ層側の面にベースコンタクト層を接続する構造を簡易
に実現することができる。
【００９１】請求項３記載の発明は、請求項１または２
記載のバイポーラトランジスタであって、ベース層は、
少なくとも一部がエミッタ層側からコレクタ層側に向か
ってバンドギャップが徐々に減少する組成傾斜層で形成
されていることにより、ベース層内でのキャリアの走行
時間を短縮させて動作を高速化することができ、このよ
うなベース層の組成傾斜層がＡｌの組成比をエミッタ層
側からコレクタ層側に向って減少させたＡｌＧａＡｓ層
でも、その露出されてベースコンタクト層が接続される
面をＡｌの組成比が低くバンドギャップも小さい面とす
ることができるので、無用な酸化物の発生を防止してベ
ース層とベースコンタクト層とを良好にオーミック接続
することができる。
記載のバイポーラトランジスタであって、ベース層は、
少なくとも一部がエミッタ層側からコレクタ層側に向か
ってバンドギャップが徐々に減少する組成傾斜層で形成
されていることにより、ベース層内でのキャリアの走行
時間を短縮させて動作を高速化することができ、このよ
うなベース層の組成傾斜層がＡｌの組成比をエミッタ層
側からコレクタ層側に向って減少させたＡｌＧａＡｓ層
でも、その露出されてベースコンタクト層が接続される
面をＡｌの組成比が低くバンドギャップも小さい面とす
ることができるので、無用な酸化物の発生を防止してベ
ース層とベースコンタクト層とを良好にオーミック接続
することができる。
【００９２】請求項４記載の発明は、請求項１ないし３
の何れか一記載のバイポーラトランジスタであって、ベ
ース層は、コレクタ層側がエミッタ層側より幅狭の少な
くとも二つの半導体層で形成されており、ベースコンタ
クト層は、前記コレクタ層側の前記半導体層が位置しな
い部分から前記エミッタ層側の前記半導体層に接触して
いることにより、ベース層のコレクタ層側の面にベース
コンタクト層を接続する構造を簡易に実現することがで
きる。
の何れか一記載のバイポーラトランジスタであって、ベ
ース層は、コレクタ層側がエミッタ層側より幅狭の少な
くとも二つの半導体層で形成されており、ベースコンタ
クト層は、前記コレクタ層側の前記半導体層が位置しな
い部分から前記エミッタ層側の前記半導体層に接触して
いることにより、ベース層のコレクタ層側の面にベース
コンタクト層を接続する構造を簡易に実現することがで
きる。
【００９３】請求項５記載の発明のバイポーラトランジ
スタは、半絶縁性基板上に第一導電型のエミッタ層と第
二導電型のベース層と第一導電型のコレクタ層とが順番
に積層されており、前記エミッタ層に導通するエミッタ
電極と前記ベース層に導通するベース電極と前記コレク
タ層に導通するコレクタ電極とが各々形成されているバ
イポーラトランジスタにおいて、前記ベース層と前記ベ
ース電極とを導通させる第二導電型のベースコンタクト
層が設けられており、該ベースコンタクト層が前記ベー
ス層の前記エミッタ層側の面の一部に接触しており、前
記ベースコンタクト層の前記ベース層とは接触していな
い上面の略全域が前記ベース層の下面より上方に位置し
ており、前記エミッタ層は、前記ベース層側が部分的に
除去された少なくとも二つの半導体層で形成されてお
り、前記ベースコンタクト層は、前記ベース層側の前記
半導体層が除去されている部分から前記ベース層に接触
していることにより、ベース層の一部をベースコンタク
ト層で置き換えた構造として、ベース層の抵抗値を低減
させて高周波特性を向上させることができ、特に、Ｉｎ
の組成比をコレクタ層側からエミッタ層側に向って減少
させたＩｎＧａＡｓの組成傾斜層などでベース層を形成
しても、その露出されてベースコンタクト層が接続され
る面をＩｎの組成比が低い面とすることができるので、
無用な酸化物の発生を防止してベース層とベースコンタ
クト層とを良好にオーミック接続することができ、ベー
ス層のエミッタ層側の面にベースコンタクト層を接続す
る構造を簡易に実現することができる。
スタは、半絶縁性基板上に第一導電型のエミッタ層と第
二導電型のベース層と第一導電型のコレクタ層とが順番
に積層されており、前記エミッタ層に導通するエミッタ
電極と前記ベース層に導通するベース電極と前記コレク
タ層に導通するコレクタ電極とが各々形成されているバ
イポーラトランジスタにおいて、前記ベース層と前記ベ
ース電極とを導通させる第二導電型のベースコンタクト
層が設けられており、該ベースコンタクト層が前記ベー
ス層の前記エミッタ層側の面の一部に接触しており、前
記ベースコンタクト層の前記ベース層とは接触していな
い上面の略全域が前記ベース層の下面より上方に位置し
ており、前記エミッタ層は、前記ベース層側が部分的に
除去された少なくとも二つの半導体層で形成されてお
り、前記ベースコンタクト層は、前記ベース層側の前記
半導体層が除去されている部分から前記ベース層に接触
していることにより、ベース層の一部をベースコンタク
ト層で置き換えた構造として、ベース層の抵抗値を低減
させて高周波特性を向上させることができ、特に、Ｉｎ
の組成比をコレクタ層側からエミッタ層側に向って減少
させたＩｎＧａＡｓの組成傾斜層などでベース層を形成
しても、その露出されてベースコンタクト層が接続され
る面をＩｎの組成比が低い面とすることができるので、
無用な酸化物の発生を防止してベース層とベースコンタ
クト層とを良好にオーミック接続することができ、ベー
ス層のエミッタ層側の面にベースコンタクト層を接続す
る構造を簡易に実現することができる。
【００９４】請求項６記載の発明のバイポーラトランジ
スタは、半絶縁性基板上に第一導電型のエミッタ層と第
二導電型のベース層と第一導電型のコレクタ層とが順番
に積層されており、前記エミッタ層に導通するエミッタ
電極と前記ベース層に導通するベース電極と前記コレク
タ層に導通するコレクタ電極とが各々形成されているバ
イポーラトランジスタにおいて、前記ベース層と前記ベ
ース電極とを導通させ る第二導電型のベースコンタクト
層が設けられており、該ベースコンタクト層が前記ベー
ス層の前記エミッタ層側の面の一部に接触しており、前
記ベースコンタクト層の前記ベース層とは接触していな
い上面の略全域が前記ベース層の下面より上方に位置し
ており、前記エミッタ層と前記ベース層との中間に部分
的に除去された挿入層が形成されており、前記ベースコ
ンタクト層は、前記挿入層が除去されている部分から前
記ベース層に接触していることにより、ベース層の一部
をベースコンタクト層で置き換えた構造として、ベース
層の抵抗値を低減させて高周波特性を向上させることが
でき、特に、Ｉｎの組成比をコレクタ層側からエミッタ
層側に向って減少させたＩｎＧａＡｓの組成傾斜層など
でベース層を形成しても、その露出されてベースコンタ
クト層が接続される面をＩｎの組成比が低い面とするこ
とができるので、無用な酸化物の発生を防止してベース
層とベースコンタクト層とを良好にオーミック接続する
ことができ、ベース層のエミッタ層側の面にベースコン
タクト層を接続する構造を簡易に実現することができ
る。
スタは、半絶縁性基板上に第一導電型のエミッタ層と第
二導電型のベース層と第一導電型のコレクタ層とが順番
に積層されており、前記エミッタ層に導通するエミッタ
電極と前記ベース層に導通するベース電極と前記コレク
タ層に導通するコレクタ電極とが各々形成されているバ
イポーラトランジスタにおいて、前記ベース層と前記ベ
ース電極とを導通させ る第二導電型のベースコンタクト
層が設けられており、該ベースコンタクト層が前記ベー
ス層の前記エミッタ層側の面の一部に接触しており、前
記ベースコンタクト層の前記ベース層とは接触していな
い上面の略全域が前記ベース層の下面より上方に位置し
ており、前記エミッタ層と前記ベース層との中間に部分
的に除去された挿入層が形成されており、前記ベースコ
ンタクト層は、前記挿入層が除去されている部分から前
記ベース層に接触していることにより、ベース層の一部
をベースコンタクト層で置き換えた構造として、ベース
層の抵抗値を低減させて高周波特性を向上させることが
でき、特に、Ｉｎの組成比をコレクタ層側からエミッタ
層側に向って減少させたＩｎＧａＡｓの組成傾斜層など
でベース層を形成しても、その露出されてベースコンタ
クト層が接続される面をＩｎの組成比が低い面とするこ
とができるので、無用な酸化物の発生を防止してベース
層とベースコンタクト層とを良好にオーミック接続する
ことができ、ベース層のエミッタ層側の面にベースコン
タクト層を接続する構造を簡易に実現することができ
る。
【００９５】請求項７記載の発明は、請求項５または６
記載のバイポーラトランジスタであって、ベース層は、
少なくとも一部がエミッタ層側からコレクタ層側に向か
ってバンドギャップが徐々に減少する組成傾斜層で形成
されていることにより、ベース層内でのキャリアの走行
時間を短縮させて動作を高速化することができ、このよ
うなベース層の組成傾斜層がＩｎの組成比をコレクタ層
側からエミッタ層側に向って減少させたＩｎＧａＡｓ層
でも、その露出されてベースコンタクト層が接続される
面をＩｎの組成比が低い面とすることができるので、無
用な酸化物の発生を防止してベース層とベースコンタク
ト層とを良好にオーミック接続することができる。
記載のバイポーラトランジスタであって、ベース層は、
少なくとも一部がエミッタ層側からコレクタ層側に向か
ってバンドギャップが徐々に減少する組成傾斜層で形成
されていることにより、ベース層内でのキャリアの走行
時間を短縮させて動作を高速化することができ、このよ
うなベース層の組成傾斜層がＩｎの組成比をコレクタ層
側からエミッタ層側に向って減少させたＩｎＧａＡｓ層
でも、その露出されてベースコンタクト層が接続される
面をＩｎの組成比が低い面とすることができるので、無
用な酸化物の発生を防止してベース層とベースコンタク
ト層とを良好にオーミック接続することができる。
【００９６】請求項８記載の発明は、請求項５ないし７
の何れか一記載のバイポーラトランジスタであって、ベ
ース層は、エミッタ層側がコレクタ層側より幅狭の少な
くとも二つの半導体層で形成されており、ベースコンタ
クト層は、前記エミッタ層側の前記半導体層が位置しな
い部分から前記コレクタ層側の前記半導体層に接触して
いることにより、ベース層のエミッタ層側の面にベース
コンタクト層を接続する構造を簡易に実現することがで
きる。
の何れか一記載のバイポーラトランジスタであって、ベ
ース層は、エミッタ層側がコレクタ層側より幅狭の少な
くとも二つの半導体層で形成されており、ベースコンタ
クト層は、前記エミッタ層側の前記半導体層が位置しな
い部分から前記コレクタ層側の前記半導体層に接触して
いることにより、ベース層のエミッタ層側の面にベース
コンタクト層を接続する構造を簡易に実現することがで
きる。
【００９７】請求項９記載の発明のバイポーラトランジ
スタの製造方法は、半絶縁性基板上に第一導電型のコレ
クタ層と第二導電型のベース層と第一導電型のエミッタ
層とを順番に積層し、前記コレクタ層に導通するコレク
タ電極と前記ベース層に導通するベース電極と前記エミ
ッタ層に導通するエミッタ電極とを各々形成するように
したバイポーラトランジスタの製造方法において、前記
コレクタ層と前記ベース層との少なくとも一方のサイド
エッチングにより前記ベース層の前記コレクタ層側の面
の一部を露出させ、該露出した面に接触するようにベー
スコンタクト層を形成し、該ベースコンタクト層に前記
ベース電極を積層するようにしたことにより、ベース層
の一部をベースコンタクト層で置き換えた構造として、
ベース層の抵抗値抵抗値が低く高周波特性が良好なバイ
ポーラトランジスタを製造することができ、特に、Ａｌ
の組成比をエミッタ層側からコレクタ層側に向って減少
させたＡｌＧａＡｓの組成傾斜層などでベース層を形成
しても、その露出されてベースコンタクト層が接続され
る面をＡｌの組成比が低くバンドギャップも小さい面と
することができるので、無用な酸化物の発生を防止して
ベース層とベースコンタクト層とを良好にオーミック接
続することができる。
スタの製造方法は、半絶縁性基板上に第一導電型のコレ
クタ層と第二導電型のベース層と第一導電型のエミッタ
層とを順番に積層し、前記コレクタ層に導通するコレク
タ電極と前記ベース層に導通するベース電極と前記エミ
ッタ層に導通するエミッタ電極とを各々形成するように
したバイポーラトランジスタの製造方法において、前記
コレクタ層と前記ベース層との少なくとも一方のサイド
エッチングにより前記ベース層の前記コレクタ層側の面
の一部を露出させ、該露出した面に接触するようにベー
スコンタクト層を形成し、該ベースコンタクト層に前記
ベース電極を積層するようにしたことにより、ベース層
の一部をベースコンタクト層で置き換えた構造として、
ベース層の抵抗値抵抗値が低く高周波特性が良好なバイ
ポーラトランジスタを製造することができ、特に、Ａｌ
の組成比をエミッタ層側からコレクタ層側に向って減少
させたＡｌＧａＡｓの組成傾斜層などでベース層を形成
しても、その露出されてベースコンタクト層が接続され
る面をＡｌの組成比が低くバンドギャップも小さい面と
することができるので、無用な酸化物の発生を防止して
ベース層とベースコンタクト層とを良好にオーミック接
続することができる。
【００９８】請求項１０記載の発明のバイポーラトラン
ジスタの製造方法は、半絶縁性基板上に第一導電型のコ
レクタ層と第二導電型のベース層と第一導電型のエミッ
タ層とを順番に積層し、前記コレクタ層に導通するコレ
クタ電極と前記ベース層に導通するベース電極と前記エ
ミッタ層に導通するエミッタ電極とを各々形成するよう
にしたバイポーラトランジスタの製造方法において、前
記コレクタ層と前記ベース層との中間に挿入層を形成
し、該挿入層のサイドエッチングにより前記ベース層の
前記コレクタ層側の面の一部を露出させ、該露出した面
に接触するようにベースコンタクト層を形成し、該ベー
スコンタクト層に前記ベース電極を積層するようにした
ことにより、ベース層の一部をベースコンタクト層で置
き換えた構造として、ベース層の抵抗値抵抗値が低く高
周波特性が良好なバイポーラトランジスタを製造するこ
とができ、特に、Ａｌの組成比をエミッタ層側からコレ
クタ層側に向って減少させたＡｌＧａＡｓの組成傾斜層
などでベース層を形成しても、その露出されてベースコ
ンタクト層が接続される面をＡｌの組成比が低くバンド
ギャップも小さい面とすることができるので、無用な酸
化物の発生を防止してベース層とベースコンタクト層と
を良好にオーミック接続することができ、複数層のエッ
チング選択性を利用してベース層のコレクタ層側の面に
ベースコンタクト層を簡易に接続することができる。
ジスタの製造方法は、半絶縁性基板上に第一導電型のコ
レクタ層と第二導電型のベース層と第一導電型のエミッ
タ層とを順番に積層し、前記コレクタ層に導通するコレ
クタ電極と前記ベース層に導通するベース電極と前記エ
ミッタ層に導通するエミッタ電極とを各々形成するよう
にしたバイポーラトランジスタの製造方法において、前
記コレクタ層と前記ベース層との中間に挿入層を形成
し、該挿入層のサイドエッチングにより前記ベース層の
前記コレクタ層側の面の一部を露出させ、該露出した面
に接触するようにベースコンタクト層を形成し、該ベー
スコンタクト層に前記ベース電極を積層するようにした
ことにより、ベース層の一部をベースコンタクト層で置
き換えた構造として、ベース層の抵抗値抵抗値が低く高
周波特性が良好なバイポーラトランジスタを製造するこ
とができ、特に、Ａｌの組成比をエミッタ層側からコレ
クタ層側に向って減少させたＡｌＧａＡｓの組成傾斜層
などでベース層を形成しても、その露出されてベースコ
ンタクト層が接続される面をＡｌの組成比が低くバンド
ギャップも小さい面とすることができるので、無用な酸
化物の発生を防止してベース層とベースコンタクト層と
を良好にオーミック接続することができ、複数層のエッ
チング選択性を利用してベース層のコレクタ層側の面に
ベースコンタクト層を簡易に接続することができる。
【００９９】請求項１１記載の発明のバイポーラトラン
ジスタの製造方法は、半絶縁性基板上に第一導電型のコ
レクタ層と第二導電型のベース層と第一導電型のエミッ
タ層とを順番に積層し、前記コレクタ層に導通するコレ
クタ電極と前記ベース層に導通するベース電極と前記エ
ミッタ層に導通するエミッタ電極とを各々形成するよう
にしたバイポーラトランジスタの製造方法において、少
なくとも二つの半導体層を積層して前記ベース層を形成
し、前記コレクタ層側の前記半導体層の側部をサイドエ
ッチングにより除去し、該半導体層を除去した部分に露
出した前記半導体層の前記コレクタ層側の面に接触する
ようにベースコンタクト層を形成し、該ベースコンタク
ト層に前記ベース電極を積層するようにしたことによ
り、ベース層の一部をベースコンタクト層で置き換えた
構造として、ベース層の抵抗値抵抗値が低く高周波特性
が良好なバイポーラトランジスタを製造することがで
き、特に、Ａｌの組成比をエミッタ層側からコレクタ層
側に向って減少させたＡｌＧａＡｓの組成傾斜層などで
ベース層を形成しても、その露出されてベースコンタク
ト層が接続される面をＡｌの組成比が低くバンドギャッ
プも小さい面とすることができるので、無用な酸化物の
発生を防止してベース層とベースコンタクト層とを良好
にオーミック接続することができ、複数層のエッチング
選択性を利用してベース層のコレクタ層側の面にベース
コンタクト層を簡易に接続することができる。
ジスタの製造方法は、半絶縁性基板上に第一導電型のコ
レクタ層と第二導電型のベース層と第一導電型のエミッ
タ層とを順番に積層し、前記コレクタ層に導通するコレ
クタ電極と前記ベース層に導通するベース電極と前記エ
ミッタ層に導通するエミッタ電極とを各々形成するよう
にしたバイポーラトランジスタの製造方法において、少
なくとも二つの半導体層を積層して前記ベース層を形成
し、前記コレクタ層側の前記半導体層の側部をサイドエ
ッチングにより除去し、該半導体層を除去した部分に露
出した前記半導体層の前記コレクタ層側の面に接触する
ようにベースコンタクト層を形成し、該ベースコンタク
ト層に前記ベース電極を積層するようにしたことによ
り、ベース層の一部をベースコンタクト層で置き換えた
構造として、ベース層の抵抗値抵抗値が低く高周波特性
が良好なバイポーラトランジスタを製造することがで
き、特に、Ａｌの組成比をエミッタ層側からコレクタ層
側に向って減少させたＡｌＧａＡｓの組成傾斜層などで
ベース層を形成しても、その露出されてベースコンタク
ト層が接続される面をＡｌの組成比が低くバンドギャッ
プも小さい面とすることができるので、無用な酸化物の
発生を防止してベース層とベースコンタクト層とを良好
にオーミック接続することができ、複数層のエッチング
選択性を利用してベース層のコレクタ層側の面にベース
コンタクト層を簡易に接続することができる。
【０１００】請求項１２記載の発明のバイポーラトラン
ジスタの製造方法は、半絶縁性基板上に第一導電型のコ
レクタ層と第二導電型のベース層と第一導電型のエミッ
タ層とを順番に積層し、前記コレクタ層に導通するコレ
クタ電極と前記ベース層に導通するベース電極と前記エ
ミッタ層に導通するエミッタ電極とを各々形成するよう
にしたバイポーラトランジスタの製造方法において、少
なくとも二つの半導体層を積層して前記コレクタ層を形
成し、前記ベース層側の前記半導体層をサイドエッチン
グにより部分的に除去し、該半導体層を除去した部分に
露出した前記ベース層の前記コレクタ層側の面に接触す
るようにベースコンタクト層を形成し、該ベースコンタ
クト層に前記ベース電極を積層するようにしたことによ
り、ベース層の一部をベースコンタクト層で置き換えた
構造として、ベース層の抵抗値抵抗値が低く高周波特性
が良好なバイポーラトランジスタを製造することがで
き、特に、Ａｌの組成比をエミッタ層側からコレクタ層
側に向って減少させたＡｌＧａＡｓの組成傾斜層などで
ベース層を形成しても、その露出されてベースコンタク
ト層が接続される面をＡｌの組成比が低くバンドギャッ
プも小さい面とすることができるので、無用な酸化物の
発生を防止してベース層とベースコンタクト層とを良好
にオーミック接続することができ、複数層のエッチング
選択性を利用してベース層のコレクタ層側の面にベース
コンタクト層を簡易に接続することができる。
ジスタの製造方法は、半絶縁性基板上に第一導電型のコ
レクタ層と第二導電型のベース層と第一導電型のエミッ
タ層とを順番に積層し、前記コレクタ層に導通するコレ
クタ電極と前記ベース層に導通するベース電極と前記エ
ミッタ層に導通するエミッタ電極とを各々形成するよう
にしたバイポーラトランジスタの製造方法において、少
なくとも二つの半導体層を積層して前記コレクタ層を形
成し、前記ベース層側の前記半導体層をサイドエッチン
グにより部分的に除去し、該半導体層を除去した部分に
露出した前記ベース層の前記コレクタ層側の面に接触す
るようにベースコンタクト層を形成し、該ベースコンタ
クト層に前記ベース電極を積層するようにしたことによ
り、ベース層の一部をベースコンタクト層で置き換えた
構造として、ベース層の抵抗値抵抗値が低く高周波特性
が良好なバイポーラトランジスタを製造することがで
き、特に、Ａｌの組成比をエミッタ層側からコレクタ層
側に向って減少させたＡｌＧａＡｓの組成傾斜層などで
ベース層を形成しても、その露出されてベースコンタク
ト層が接続される面をＡｌの組成比が低くバンドギャッ
プも小さい面とすることができるので、無用な酸化物の
発生を防止してベース層とベースコンタクト層とを良好
にオーミック接続することができ、複数層のエッチング
選択性を利用してベース層のコレクタ層側の面にベース
コンタクト層を簡易に接続することができる。
【０１０１】請求項１３記載の発明のバイポーラトラン
ジスタの製造方法は、半絶縁性基板上に第一導電型のエ
ミッタ層と第二導電型のベース層と第一導電型のコレク
タ層とを順番に積層し、前記エミッタ層に導通するエミ
ッタ電極と前記ベース層に導通するベース電極と前記コ
レクタ層に導通するコレクタ電極とを各々形成するよう
にしたバイポーラトランジスタの製造方法において、前
記エミッタ層と前記ベース層との少なくとも一方のサイ
ドエッチングにより前記ベース層の前記エミッタ層側の
面の一部を露出させ、該露出した面に接触するようにベ
ースコンタクト層を形成し、該ベースコンタクト層に前
記ベース電極を積層するようにしたことにより、ベース
層の一部をベースコンタクト層で置き換えた構造とし
て、ベース層の抵抗値抵抗値が低く高周波特性が良好な
バイポーラトランジスタを製造することができ、特に、
Ｉｎの組成比をコレクタ層側からエミッタ層側に向って
減少させたＩｎＧａＡｓの組成傾斜層などでベース層を
形成しても、その露出されてベースコンタクト層が接続
される面をＩｎの組成比が低い面とすることができるの
で、無用な酸化物の発生を防止してベース層とベースコ
ンタクト層とを良好にオーミック接続することができ
る。
ジスタの製造方法は、半絶縁性基板上に第一導電型のエ
ミッタ層と第二導電型のベース層と第一導電型のコレク
タ層とを順番に積層し、前記エミッタ層に導通するエミ
ッタ電極と前記ベース層に導通するベース電極と前記コ
レクタ層に導通するコレクタ電極とを各々形成するよう
にしたバイポーラトランジスタの製造方法において、前
記エミッタ層と前記ベース層との少なくとも一方のサイ
ドエッチングにより前記ベース層の前記エミッタ層側の
面の一部を露出させ、該露出した面に接触するようにベ
ースコンタクト層を形成し、該ベースコンタクト層に前
記ベース電極を積層するようにしたことにより、ベース
層の一部をベースコンタクト層で置き換えた構造とし
て、ベース層の抵抗値抵抗値が低く高周波特性が良好な
バイポーラトランジスタを製造することができ、特に、
Ｉｎの組成比をコレクタ層側からエミッタ層側に向って
減少させたＩｎＧａＡｓの組成傾斜層などでベース層を
形成しても、その露出されてベースコンタクト層が接続
される面をＩｎの組成比が低い面とすることができるの
で、無用な酸化物の発生を防止してベース層とベースコ
ンタクト層とを良好にオーミック接続することができ
る。
【０１０２】請求項１４記載の発明のバイポーラトラン
ジスタの製造方法は、半絶縁性基板上に第一導電型のエ
ミッタ層と第二導電型のベース層と第一導電型のコレク
タ層とを順番に積層し、前記エミッタ層に導通するエミ
ッタ電極と前記ベース層に導通するベース電極と前記コ
レクタ層に導通するコレクタ電極とを各々形成するよう
にしたバイポーラトランジスタの製造方法において、前
記エミッタ層と前記ベース層との中間に挿入層を形成
し、該挿入層のサイドエッチングにより前記ベース層の
前記コレクタ層側の面の一部を露出させ、該露出した面
に接触するようにベースコンタクト層を形成し、該ベー
スコンタクト層に前記ベース電極を積層するようにした
ことにより、ベース層の一部をベースコンタクト層で置
き換えた構造として、ベース層の抵抗値抵抗値が低く高
周波特性が良好なバイポーラトランジスタを製造するこ
とができ、特に、Ｉｎの組成比をコレクタ層側からエミ
ッタ層側に向って減少させたＩｎＧａＡｓの組成傾斜層
などでベース層を形成しても、その露出されてベースコ
ンタクト層が接続される面をＩｎの組成比が低い面とす
ることができるので、無用な酸化物の発生を防止してベ
ース層とベースコンタクト層とを良好にオーミック接続
することができ、複数層のエッチング選択性を利用して
ベース層のエミッタ層側の面にベースコンタクト層を簡
易に接続することができる。
ジスタの製造方法は、半絶縁性基板上に第一導電型のエ
ミッタ層と第二導電型のベース層と第一導電型のコレク
タ層とを順番に積層し、前記エミッタ層に導通するエミ
ッタ電極と前記ベース層に導通するベース電極と前記コ
レクタ層に導通するコレクタ電極とを各々形成するよう
にしたバイポーラトランジスタの製造方法において、前
記エミッタ層と前記ベース層との中間に挿入層を形成
し、該挿入層のサイドエッチングにより前記ベース層の
前記コレクタ層側の面の一部を露出させ、該露出した面
に接触するようにベースコンタクト層を形成し、該ベー
スコンタクト層に前記ベース電極を積層するようにした
ことにより、ベース層の一部をベースコンタクト層で置
き換えた構造として、ベース層の抵抗値抵抗値が低く高
周波特性が良好なバイポーラトランジスタを製造するこ
とができ、特に、Ｉｎの組成比をコレクタ層側からエミ
ッタ層側に向って減少させたＩｎＧａＡｓの組成傾斜層
などでベース層を形成しても、その露出されてベースコ
ンタクト層が接続される面をＩｎの組成比が低い面とす
ることができるので、無用な酸化物の発生を防止してベ
ース層とベースコンタクト層とを良好にオーミック接続
することができ、複数層のエッチング選択性を利用して
ベース層のエミッタ層側の面にベースコンタクト層を簡
易に接続することができる。
【０１０３】請求項１５記載の発明のバイポーラトラン
ジスタの製造方法は、半絶縁性基板上に第一導電型のエ
ミッタ層と第二導電型のベース層と第一導電型のコレク
タ層とを順番に積層し、前記エミッタ層に導通するエミ
ッタ電極と前記ベース層に導通するベース電極と前記コ
レクタ層に導通するコレクタ電極とを各々形成するよう
にしたバイポーラトランジスタの製造方法において、少
なくとも二つの半導体層を積層して前記ベース層を形成
し、該ベース層の前記エミッタ層側の前記半導体層の側
部をサイドエッチングにより除去し、該半導体層を除去
した部分に露出した前記半導体層の前記エミッタ層側の
面に接触するようにベースコンタクト層を形成し、該ベ
ースコンタクト層に前記ベース電極を積層するようにし
たことにより、ベース層の一部をベースコンタクト層で
置き換えた構造として、ベース層の抵抗値抵抗値が低く
高周波特性が良好なバイポーラトランジスタを製造する
ことができ、特に、Ｉｎの組成比をコレクタ層側からエ
ミッタ層側に向って減少させたＩｎＧａＡｓの組成傾斜
層などでベース層を形成しても、その露出されてベース
コンタクト層が接続される面をＩｎの組成比が低い面と
することができるので、無用な酸化物の発生を防止して
ベース層とベースコンタクト層とを良好にオーミック接
続することができ、複数層のエッチング選択性を利用し
てベース層のエミッタ層側の面にベースコンタクト層を
簡易に接続することができる。
ジスタの製造方法は、半絶縁性基板上に第一導電型のエ
ミッタ層と第二導電型のベース層と第一導電型のコレク
タ層とを順番に積層し、前記エミッタ層に導通するエミ
ッタ電極と前記ベース層に導通するベース電極と前記コ
レクタ層に導通するコレクタ電極とを各々形成するよう
にしたバイポーラトランジスタの製造方法において、少
なくとも二つの半導体層を積層して前記ベース層を形成
し、該ベース層の前記エミッタ層側の前記半導体層の側
部をサイドエッチングにより除去し、該半導体層を除去
した部分に露出した前記半導体層の前記エミッタ層側の
面に接触するようにベースコンタクト層を形成し、該ベ
ースコンタクト層に前記ベース電極を積層するようにし
たことにより、ベース層の一部をベースコンタクト層で
置き換えた構造として、ベース層の抵抗値抵抗値が低く
高周波特性が良好なバイポーラトランジスタを製造する
ことができ、特に、Ｉｎの組成比をコレクタ層側からエ
ミッタ層側に向って減少させたＩｎＧａＡｓの組成傾斜
層などでベース層を形成しても、その露出されてベース
コンタクト層が接続される面をＩｎの組成比が低い面と
することができるので、無用な酸化物の発生を防止して
ベース層とベースコンタクト層とを良好にオーミック接
続することができ、複数層のエッチング選択性を利用し
てベース層のエミッタ層側の面にベースコンタクト層を
簡易に接続することができる。
【０１０４】請求項１６記載の発明のバイポーラトラン
ジスタの製造方法は、半絶縁性基板上に第一導電型のエ
ミッタ層と第二導電型のベース層と第一導電型のコレク
タ層とを順番に積層し、前記エミッタ層に導通するエミ
ッタ電極と前記ベース層に導通するベース電極と前記コ
レクタ層に導通するコレクタ電極とを各々形成するよう
にしたバイポーラトランジスタの製造方法において、少
なくとも二つの半導体層を積層して前記エミッタ層を形
成し、該エミッタ層の前記ベース層側の前記半導体層を
サイドエッチングにより部分的に除去し、該半導体層を
除去した部分に露出した前記ベース層の前記エミッタ層
側の面に接触するようにベースコンタクト層を形成し、
該ベースコンタクト層に前記ベース電極を積層するよう
にしたことにより、ベース層の一部をベースコンタクト
層で置き換えた構造として、ベース層の抵抗値抵抗値が
低く高周波特性が良好なバイポーラトランジスタを製造
することができ、特に、Ｉｎの組成比をコレクタ層側か
らエミッタ層側に向って減少させたＩｎＧａＡｓの組成
傾斜層などでベース層を形成しても、その露出されてベ
ースコンタクト層が接続される面をＩｎの組成比が低い
面とすることができるので、無用な酸化物の発生を防止
してベース層とベースコンタクト層とを良好にオーミッ
ク接続することができ、複数層のエッチング選択性を利
用してベース層のエミッタ層側の面にベースコンタクト
層を簡易に接続することができる。
ジスタの製造方法は、半絶縁性基板上に第一導電型のエ
ミッタ層と第二導電型のベース層と第一導電型のコレク
タ層とを順番に積層し、前記エミッタ層に導通するエミ
ッタ電極と前記ベース層に導通するベース電極と前記コ
レクタ層に導通するコレクタ電極とを各々形成するよう
にしたバイポーラトランジスタの製造方法において、少
なくとも二つの半導体層を積層して前記エミッタ層を形
成し、該エミッタ層の前記ベース層側の前記半導体層を
サイドエッチングにより部分的に除去し、該半導体層を
除去した部分に露出した前記ベース層の前記エミッタ層
側の面に接触するようにベースコンタクト層を形成し、
該ベースコンタクト層に前記ベース電極を積層するよう
にしたことにより、ベース層の一部をベースコンタクト
層で置き換えた構造として、ベース層の抵抗値抵抗値が
低く高周波特性が良好なバイポーラトランジスタを製造
することができ、特に、Ｉｎの組成比をコレクタ層側か
らエミッタ層側に向って減少させたＩｎＧａＡｓの組成
傾斜層などでベース層を形成しても、その露出されてベ
ースコンタクト層が接続される面をＩｎの組成比が低い
面とすることができるので、無用な酸化物の発生を防止
してベース層とベースコンタクト層とを良好にオーミッ
ク接続することができ、複数層のエッチング選択性を利
用してベース層のエミッタ層側の面にベースコンタクト
層を簡易に接続することができる。
【０１０５】請求項１７記載の発明は、請求項９ないし
１６のいずれか一記載のバイポーラトランジスタの製造
方法であって、ベース層の少なくとも一部をエミッタ層
側からコレクタ層側に向ってバンドギャップが徐々に減
少する組成傾斜層で形成するようにしたことにより、ベ
ース層内でのキャリアの走行時間が短縮されて動作が高
速なバイポーラトランジスタを製造することができる。
１６のいずれか一記載のバイポーラトランジスタの製造
方法であって、ベース層の少なくとも一部をエミッタ層
側からコレクタ層側に向ってバンドギャップが徐々に減
少する組成傾斜層で形成するようにしたことにより、ベ
ース層内でのキャリアの走行時間が短縮されて動作が高
速なバイポーラトランジスタを製造することができる。
【図１】本発明の実施の第一の形態のバイポーラトラン
ジスタを示す縦断正面図である。
ジスタを示す縦断正面図である。
【図２】バイポーラトランジスタの製造方法を示す工程
図である。
図である。
【図３】本発明の実施の第二の形態のバイポーラトラン
ジスタを示す縦断正面図である。
ジスタを示す縦断正面図である。
【図４】バイポーラトランジスタの製造方法を示す工程
図である。
図である。
【図５】本発明の実施の第三の形態のバイポーラトラン
ジスタを示す縦断正面図である。
ジスタを示す縦断正面図である。
【図６】バイポーラトランジスタの製造方法を示す工程
図である。
図である。
【図７】第一の従来例のバイポーラトランジスタを示す
縦断正面図である。
縦断正面図である。
【図８】第二の従来例のバイポーラトランジスタを示す
縦断正面図である。
縦断正面図である。
【図９】第三の従来例のバイポーラトランジスタを示す
縦断正面図である。
縦断正面図である。
【図１０】第四第五の従来例のバイポーラトランジスタ
を示す縦断正面図である。
を示す縦断正面図である。
【符号の説明】 ２ 半絶縁性基板 ３，１２２ コレクタ層 ４，１１２ ベース層 ５ エミッタ層 ６ コレクタコンタクト層 ７ コレクタ電極 ８ ベース電極 ９ エミッタキャップ層 １１，４３ ＳｉＯ2膜 １０ エミッタ電極 １０１，１１１，１２１ バイポーラトランジスタ １０２ ベースコンタクト層 １０３，１１３，１１４，１２３ 半導体層
Claims (17)
- 【請求項１】 半絶縁性基板上に第一導電型のコレクタ
層と第二導電型のベース層と第一導電型のエミッタ層と
が順番に積層されており、前記コレクタ層に導通するコ
レクタ電極と前記ベース層に導通するベース電極と前記
エミッタ層に導通するエミッタ電極とが各々形成されて
いるバイポーラトランジスタにおいて、 前記ベース層と前記ベース電極とを導通させる第二導電
型のベースコンタクト層が設けられており、該ベースコ
ンタクト層が前記ベース層の前記コレクタ層側の面の一
部に接触しており、前記ベースコンタクト層の前記ベー
ス層とは接触していない上面の略全域が前記ベース層の
下面より上方に位置しており、前記コレクタ層は、前記
ベース層側が部分的に除去された少なくとも二つの半導
体層で形成されており、前記ベースコンタクト層は、前
記ベース層側の前記半導体層が除去されている部分から
前記ベース層に接触していることを特徴とするバイポー
ラトランジスタ。 - 【請求項２】 半絶縁性基板上に第一導電型のコレクタ
層と第二導電型のベース層と第一導電型のエミッタ層と
が順番に積層されており、前記コレクタ層に導通するコ
レクタ電極と前記ベース層に導通するベース電極と前記
エミッタ層に導通するエミッタ電極とが各々形成されて
いるバイポーラトランジスタにおいて、 前記ベース層と前記ベース電極とを導通させる第二導電
型のベースコンタクト層が設けられており、該ベースコ
ンタクト層が前記ベース層の前記コレクタ層側の面の一
部に接触しており、前記ベースコンタクト層の前記ベー
ス層とは接触していない上面の略全域が前記ベース層の
下面より上方に位置しており、前記コレクタ層と前記ベ
ース層との中間に部分的に除去された挿入層が形成され
ており、前記ベースコンタクト層は、前記挿入層が除去
されている部分から前記ベース層に接触していることを
特徴とするバイポーラトランジスタ。 - 【請求項３】 ベース層は、少なくとも一部がエミッタ
層側からコレクタ層側に向かってバンドギャップが徐々
に減少する組成傾斜層で形成されていることを特徴とす
る請求項１または２記載のバイポーラトランジスタ。 - 【請求項４】 ベース層は、コレクタ層側がエミッタ層
側より幅狭の少なくとも二つの半導体層で形成されてお
り、ベースコンタクト層は、前記コレクタ層側の前記半
導体層が位置しない部分から前記エミッタ層側の前記半
導体層に接触していることを特徴とする請求項１ないし
３の何れか一記載のバイポーラトランジスタ。 - 【請求項５】 半絶縁性基板上に第一導電型のエミッタ
層と第二導電型のベース層と第一導電型のコレクタ層と
が順番に積層されており、前記エミッタ層に導通するエ
ミッタ電極と前記ベース層に導通するベース電極と前記
コレクタ層に導通するコレクタ電極とが各々形成されて
いるバイポーラトランジスタにおいて、 前記ベース層と前記ベース電極とを導通させる第二導電
型のベースコンタクト層が設けられており、該ベースコ
ンタクト層が前記ベース層の前記エミッタ層側の面の一
部に接触しており、前記ベースコンタクト層の前記ベー
ス層とは接触していない上面の略全域が前記ベース層の
下面より上方に位置しており、前記エミッタ層は、前記
ベース層側が部分的に除去された少なくとも二つの半導
体層で形成されており、前記ベースコンタクト層は、前
記ベース層側の前記半導体層が除去されている部分から
前記ベース層に接触していることを特徴とするバイポー
ラトランジスタ。 - 【請求項６】 半絶縁性基板上に第一導電型のエミッタ
層と第二導電型のベース層と第一導電型のコレクタ層と
が順番に積層されており、前記エミッタ層に導通するエ
ミッタ電極と前記ベース層に導通するベース電極と前記
コレクタ層に導通するコレクタ電極とが各々形成されて
いるバイポーラトランジスタにおいて、 前記ベース層と前記ベース電極とを導通させる第二導電
型のベースコンタクト層が設けられており、該ベースコ
ンタクト層が前記ベース層の前記エミッタ層側の面の一
部に接触しており、前記ベースコンタクト層の前記ベー
ス層とは接触していない上面の略全域が前記ベース層の
下面より上方に位置しており、前記エミッタ層と前記ベ
ース層との中間に部分的に除去された挿入層が形成され
ており、前記ベースコンタクト層は、前記挿入層が除去
されている部分から前記ベース層 に接触していることを
特徴とするバイポーラトランジスタ。 - 【請求項７】 ベース層は、少なくとも一部がエミッタ
層側からコレクタ層側に向かってバンドギャップが徐々
に減少する組成傾斜層で形成されていることを特徴とす
る請求項５または６記載のバイポーラトランジスタ。 - 【請求項８】 ベース層は、エミッタ層側がコレクタ層
側より幅狭の少なくとも二つの半導体層で形成されてお
り、ベースコンタクト層は、前記エミッタ層側の前記半
導体層が位置しない部分から前記コレクタ層側の前記半
導体層に接触していることを特徴とする請求項５ないし
７の何れか一記載のバイポーラトランジスタ。 - 【請求項９】 半絶縁性基板上に第一導電型のコレクタ
層と第二導電型のベース層と第一導電型のエミッタ層と
を順番に積層し、前記コレクタ層に導通するコレクタ電
極と前記ベース層に導通するベース電極と前記エミッタ
層に導通するエミッタ電極とを各々形成するようにした
バイポーラトランジスタの製造方法において、 前記コレクタ層と前記ベース層との少なくとも一方のサ
イドエッチングにより前記ベース層の前記コレクタ層側
の面の一部を露出させ、該露出した面に接触するように
ベースコンタクト層を形成し、該ベースコンタクト層に
前記ベース電極を積層するようにしたことを特徴とする
バイポーラトランジスタの製造方法。 - 【請求項１０】 半絶縁性基板上に第一導電型のコレク
タ層と第二導電型のベース層と第一導電型のエミッタ層
とを順番に積層し、前記コレクタ層に導通するコレクタ
電極と前記ベース層に導通するベース電極と前記エミッ
タ層に導通するエミッタ電極とを各々形成するようにし
たバイポーラトランジスタの製造方法において、 前記コレクタ層と前記ベース層との中間に挿入層を形成
し、該挿入層のサイドエッチングにより前記ベース層の
前記コレクタ層側の面の一部を露出させ、該露出した面
に接触するようにベースコンタクト層を形成し、該ベー
スコンタクト層に前記ベース電極を積層するようにした
ことを特徴とするバイポーラトランジスタの製造方法。 - 【請求項１１】 半絶縁性基板上に第一導電型のコレク
タ層と第二導電型のベース層と第一導電型のエミッタ層
とを順番に積層し、前記コレクタ層に導通するコレクタ
電極と前記ベース層に導通するベース電極と前記エミッ
タ層に導通するエミッタ電極とを各々形成するようにし
たバイポーラトランジスタの製造方法において、 少なくとも二つの半導体層を積層して前記ベース層を形
成し、前記コレクタ層側の前記半導体層の側部をサイド
エッチングにより除去し、該半導体層を除去した部分に
露出した前記半導体層の前記コレクタ層側の面に接触す
るようにベースコンタクト層を形成し、該ベースコンタ
クト層に前記ベース電極を積層するようにしたことを特
徴とするバイポーラトランジスタの製造方法。 - 【請求項１２】 半絶縁性基板上に第一導電型のコレク
タ層と第二導電型のベース層と第一導電型のエミッタ層
とを順番に積層し、前記コレクタ層に導通するコレクタ
電極と前記ベース層に導通するベース電極と前記エミッ
タ層に導通するエミッタ電極とを各々形成するようにし
たバイポーラトランジスタの製造方法において、 少なくとも二つの半導体層を積層して前記コレクタ層を
形成し、前記ベース層側の前記半導体層をサイドエッチ
ングにより部分的に除去し、該半導体層を除去した部分
に露出した前記ベース層の前記コレクタ層側の面に接触
するようにベースコンタクト層を形成し、該ベースコン
タクト層に前記ベース電極を積層するようにしたことを
特徴とするバイポーラトランジスタの製造方法。 - 【請求項１３】 半絶縁性基板上に第一導電型のエミッ
タ層と第二導電型のベース層と第一導電型のコレクタ層
とを順番に積層し、前記エミッタ層に導通するエミッタ
電極と前記ベース層に導通するベース電極と前記コレク
タ層に導通するコレクタ電極とを各々形成するようにし
たバイポーラトランジスタの製造方法において、 前記エミッタ層と前記ベース層との少なくとも一方のサ
イドエッチングにより前記ベース層の前記エミッタ層側
の面の一部を露出させ、該露出した面に接触するように
ベースコンタクト層を形成し、該ベースコンタクト層に
前記ベース電極を積層するようにしたことを特徴とする
バイポーラトランジスタの製造方法。 - 【請求項１４】 半絶縁性基板上に第一導電型のエミッ
タ層と第二導電型のベース層と第一導電型のコレクタ層
とを順番に積層し、前記エミッタ層に導通するエミッタ
電極と前記ベース層に導通するベース電極と前記コレク
タ層に導通するコレクタ電極とを各々形成するようにし
たバイポーラトランジスタの製造方法において、 前記エミッタ層と前記ベース層との中間に挿入層を形成
し、該挿入層のサイドエッチングにより前記ベース層の
前記コレクタ層側の面の一部を露出させ、該露出した面
に接触するようにベースコンタクト層を形成し、該ベー
スコンタクト層に前記ベース電極を積層するようにした
ことを特徴とするバイポーラトランジスタの製造方法。 - 【請求項１５】 半絶縁性基板上に第一導電型のエミッ
タ層と第二導電型のベース層と第一導電型のコレクタ層
とを順番に積層し、前記エミッタ層に導通するエミッタ
電極と前記ベース層に導通するベース電極と前記コレク
タ層に導通するコレクタ電極とを各々形成するようにし
たバイポーラトランジスタの製造方法において、 少なくとも二つの半導体層を積層して前記ベース層を形
成し、該ベース層の前記エミッタ層側の前記半導体層の
側部をサイドエッチングにより除去し、該半導体層を除
去した部分に露出した前記半導体層の前記エミッタ層側
の面に接触するようにベースコンタクト層を形成し、該
ベースコンタクト層に前記ベース電極を積層するように
したことを特徴とするバイポーラトランジスタの製造方
法。 - 【請求項１６】 半絶縁性基板上に第一導電型のエミッ
タ層と第二導電型のベース層と第一導電型のコレクタ層
とを順番に積層し、前記エミッタ層に導通するエミッタ
電極と前記ベース層に導通するベース電極と前記コレク
タ層に導通するコレクタ電極とを各々形成するようにし
たバイポーラトランジスタの製造方法において、 少なくとも二つの半導体層を積層して前記エミッタ層を
形成し、該エミッタ層の前記ベース層側の前記半導体層
をサイドエッチングにより部分的に除去し、該半導体層
を除去した部分に露出した前記ベース層の前記エミッタ
層側の面に接触するようにベースコンタクト層を形成
し、該ベースコンタクト層に前記ベース電極を積層する
ようにしたことを特徴とするバイポーラトランジスタの
製造方法。 - 【請求項１７】 ベース層の少なくとも一部をエミッタ
層側からコレクタ層側に向ってバンドギャップが徐々に
減少する組成傾斜層で形成するようにしたことを特徴と
する請求項９ないし１６のいずれか一記載のバイポーラ
トランジスタの製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08332208A JP3087671B2 (ja) | 1996-12-12 | 1996-12-12 | バイポーラトランジスタおよびその製造方法 |
| US08/989,826 US6037616A (en) | 1996-12-12 | 1997-12-12 | Bipolar transistor having base contact layer in contact with lower surface of base layer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08332208A JP3087671B2 (ja) | 1996-12-12 | 1996-12-12 | バイポーラトランジスタおよびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10172983A JPH10172983A (ja) | 1998-06-26 |
| JP3087671B2 true JP3087671B2 (ja) | 2000-09-11 |
Family
ID=18252393
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08332208A Expired - Fee Related JP3087671B2 (ja) | 1996-12-12 | 1996-12-12 | バイポーラトランジスタおよびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6037616A (ja) |
| JP (1) | JP3087671B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2780203B1 (fr) * | 1998-06-23 | 2003-07-04 | Thomson Csf | Detecteur a puits quantique avec couche de stockage des electrons photoexcites |
| JP2002016076A (ja) * | 2000-06-27 | 2002-01-18 | Nec Corp | ヘテロ接合バイポーラトランジスタおよびその製造方法 |
| US6707074B2 (en) * | 2000-07-04 | 2004-03-16 | Matsushita Electric Industrial Co., Ltd. | Semiconductor light-emitting device and apparatus for driving the same |
| US6368929B1 (en) * | 2000-08-17 | 2002-04-09 | Motorola, Inc. | Method of manufacturing a semiconductor component and semiconductor component thereof |
| US6531720B2 (en) * | 2001-04-19 | 2003-03-11 | International Business Machines Corporation | Dual sidewall spacer for a self-aligned extrinsic base in SiGe heterojunction bipolar transistors |
| US20050085044A1 (en) * | 2002-01-25 | 2005-04-21 | Axel Hulsmann | Method for the production of a hetero-bipolar transistor |
| US6974969B2 (en) | 2003-01-13 | 2005-12-13 | The University Of Connecticut | P-type quantum-well-base bipolar transistor device employing interdigitated base and emitter formed with a capping layer |
| CN102017130A (zh) * | 2008-02-28 | 2011-04-13 | Nxp股份有限公司 | 半导体器件及其制造方法 |
| JP2021009895A (ja) * | 2019-06-28 | 2021-01-28 | 住友電気工業株式会社 | 面発光レーザ |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH063806B2 (ja) * | 1985-06-20 | 1994-01-12 | 株式会社東芝 | ヘテロ接合バイポ−ラトランジスタ |
| JPS61159763A (ja) * | 1985-01-04 | 1986-07-19 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPS61198776A (ja) * | 1985-02-28 | 1986-09-03 | Fujitsu Ltd | ヘテロ接合バイポ−ラトランジスタおよびその製造方法 |
| JPS6347974A (ja) * | 1986-08-18 | 1988-02-29 | Toshiba Corp | ヘテロ接合バイポ−ラトランジスタ |
| JPS6381977A (ja) * | 1986-09-26 | 1988-04-12 | Toshiba Corp | ヘテロ接合バイポ−ラトランジスタ |
| JPS63140570A (ja) * | 1986-12-03 | 1988-06-13 | Hitachi Ltd | 半導体装置 |
| US4825265A (en) * | 1987-09-04 | 1989-04-25 | American Telephone And Telegraph Company At&T Bell Laboratories | Transistor |
| JP2841380B2 (ja) * | 1988-09-13 | 1998-12-24 | 日本電気株式会社 | ヘテロ接合バイポーラトランジスタ |
| JPH0320037A (ja) * | 1989-03-31 | 1991-01-29 | Canon Inc | 改良されたトランジスタを有する半導体装置 |
| JPH0397267A (ja) * | 1989-09-11 | 1991-04-23 | Mitsubishi Electric Corp | ヘテロ接合アバランシェトランジスタ |
| JPH03124033A (ja) * | 1989-10-09 | 1991-05-27 | Fujitsu Ltd | ヘテロ接合バイポーラ・トランジスタ |
| JP2825325B2 (ja) * | 1990-08-13 | 1998-11-18 | シャープ株式会社 | ヘテロ接合バイポーラトランジスタ |
| JPH04186617A (ja) * | 1990-11-16 | 1992-07-03 | Sharp Corp | オーミックコンタクト電極 |
| JPH05299433A (ja) * | 1992-04-24 | 1993-11-12 | Toshiba Corp | ヘテロ接合バイポーラトランジスタ |
| JP3323544B2 (ja) * | 1992-08-21 | 2002-09-09 | 株式会社日立製作所 | 半導体装置 |
| US5329245A (en) * | 1993-06-28 | 1994-07-12 | The United States Of America As Represented By The Secretary Of The Navy | Hybrid high power amplifier |
-
1996
- 1996-12-12 JP JP08332208A patent/JP3087671B2/ja not_active Expired - Fee Related
-
1997
- 1997-12-12 US US08/989,826 patent/US6037616A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10172983A (ja) | 1998-06-26 |
| US6037616A (en) | 2000-03-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950011018B1 (ko) | 헤테로접합형 바이폴라트랜지스터의 제조방법 | |
| EP0177246A1 (en) | Heterojunction bipolar transistor and method of manufacturing the same | |
| JP3087671B2 (ja) | バイポーラトランジスタおよびその製造方法 | |
| JP2706034B2 (ja) | トランジスタ及びその製造方法 | |
| JP3294461B2 (ja) | ヘテロ接合バイポーラトランジスタとその製造方法 | |
| EP1291923B1 (en) | Heterojunction bipolar transistor and production process therefore | |
| JP2851044B2 (ja) | 半導体装置の製造方法 | |
| JP2002299603A (ja) | 半導体装置 | |
| JPH11163316A (ja) | 電界効果トランジスタおよびその製造方法 | |
| JPH05136159A (ja) | ヘテロ接合型バイポーラトランジスタ及びその製造方法 | |
| US5153692A (en) | Semiconductor device | |
| JP2890729B2 (ja) | バイポーラトランジスタおよびその製造方法 | |
| JP2830409B2 (ja) | バイポーラトランジスタおよびその製造方法 | |
| JP2623655B2 (ja) | バイポーラトランジスタおよびその製造方法 | |
| JPH0422344B2 (ja) | ||
| JP2576165B2 (ja) | バイポーラトランジスタの製造方法 | |
| JP2005159112A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP4092597B2 (ja) | 半導体装置及びその製造方法 | |
| JP2953966B2 (ja) | バイポーラトランジスタの製造方法 | |
| JP3244795B2 (ja) | 半導体装置の製造方法 | |
| JP3321229B2 (ja) | 半導体装置 | |
| JP2976664B2 (ja) | バイポーラトランジスタの製造方法 | |
| JP3876397B2 (ja) | 三族−五族化合物半導体装置の製造方法 | |
| JP3295897B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0661246A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070714 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080714 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090714 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100714 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110714 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110714 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120714 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120714 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130714 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |