JP2830409B2 - バイポーラトランジスタおよびその製造方法 - Google Patents
バイポーラトランジスタおよびその製造方法Info
- Publication number
- JP2830409B2 JP2830409B2 JP2197103A JP19710390A JP2830409B2 JP 2830409 B2 JP2830409 B2 JP 2830409B2 JP 2197103 A JP2197103 A JP 2197103A JP 19710390 A JP19710390 A JP 19710390A JP 2830409 B2 JP2830409 B2 JP 2830409B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- base layer
- semiconductor
- emitter
- bipolar transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明はバイポーラトランジスタおよびその製造方法
に関する。
に関する。
（従来の技術） バイポーラトランジスタは電界効果トランジスタに比
べて電流駆動能力が大きいという優れた特徴を有してい
る。このため、近年、SiのみならずGaAsなどの化合物半
導体を用いたバイポーラトランジスタの研究開発が盛ん
に行われている。特に、化合物半導体を用いたバイポー
ラトランジスタは、エミッタ・ベース接合をヘテロ接合
に構成でき、ベースを高濃度にしてもエミッタ注入効率
を大きく保てるなど利点は大きい。
べて電流駆動能力が大きいという優れた特徴を有してい
る。このため、近年、SiのみならずGaAsなどの化合物半
導体を用いたバイポーラトランジスタの研究開発が盛ん
に行われている。特に、化合物半導体を用いたバイポー
ラトランジスタは、エミッタ・ベース接合をヘテロ接合
に構成でき、ベースを高濃度にしてもエミッタ注入効率
を大きく保てるなど利点は大きい。
第３図は従来のバイポーラトランジスタの構造を説明
するための半導体チップの断面図である。
するための半導体チップの断面図である。
この半導体チップは、GaAsからなる半絶縁性基板１
と、ｎ−GaAsからなるコレクタ層３と、ｐ−GaAsからな
るベース層４と、ｎ−Al0.25Ga0.75Asからなるエミッタ
層５と、AuGeNiからなるエミッタ電極９と、AuZnNiから
なるベース電極18と、AuGeNiからなるコレクタ電極11と
から構成されている。
と、ｎ−GaAsからなるコレクタ層３と、ｐ−GaAsからな
るベース層４と、ｎ−Al0.25Ga0.75Asからなるエミッタ
層５と、AuGeNiからなるエミッタ電極９と、AuZnNiから
なるベース電極18と、AuGeNiからなるコレクタ電極11と
から構成されている。
通常、ベース層は、トランジスタを高速動作させるた
めに厚さを70〜100nm、ｐ型不純物濃度を1019cm-3台に
設定することが多い。ｐ型不純物としては、例えば分子
線エピタキシー法（以降、MBE法と称す）によりベース
層を形成する場合には、Beが用いられることが多い。第
３図では、エミッタ・ベース接合部が階段接合型となっ
ているが、この他にエミッタ・ベース接合部において、
AlxGa1-xAsエミッタ層のAl組成ｘを徐々に変化させて傾
斜接合型としたものもよく用いられる。
めに厚さを70〜100nm、ｐ型不純物濃度を1019cm-3台に
設定することが多い。ｐ型不純物としては、例えば分子
線エピタキシー法（以降、MBE法と称す）によりベース
層を形成する場合には、Beが用いられることが多い。第
３図では、エミッタ・ベース接合部が階段接合型となっ
ているが、この他にエミッタ・ベース接合部において、
AlxGa1-xAsエミッタ層のAl組成ｘを徐々に変化させて傾
斜接合型としたものもよく用いられる。
第４図（ａ）〜（ｃ）は、上述の従来のバイポーラト
ランジスタの製造方法を説明するための工程順に示した
半導体チップの断面図である。
ランジスタの製造方法を説明するための工程順に示した
半導体チップの断面図である。
この従来例では、まず、第４図（ａ）に示すように、
GaAsからなる半絶縁性基板１上にｎ−GaAs層３、ｐ−Ga
As層４およびｎ−Al0.25Ga0.75As層５を順次、MBE法に
より形成する。
GaAsからなる半絶縁性基板１上にｎ−GaAs層３、ｐ−Ga
As層４およびｎ−Al0.25Ga0.75As層５を順次、MBE法に
より形成する。
次に第４図（ｂ）に示すように、所定のパターンのAu
GeNiからなるエミッタ電極９およびその上のSiO2膜12を
形成した後、これをマスクとしてｎ−Al0.25Ga0.75As層
５をエッチングして除去しｐ−GaAs層４を露出すると同
時にエミッタ層を形成する。続いてSiO2膜12をマスクと
してｐ−GaAs層４上にAuZnNi層18を自己整合的に形成す
る。
GeNiからなるエミッタ電極９およびその上のSiO2膜12を
形成した後、これをマスクとしてｎ−Al0.25Ga0.75As層
５をエッチングして除去しｐ−GaAs層４を露出すると同
時にエミッタ層を形成する。続いてSiO2膜12をマスクと
してｐ−GaAs層４上にAuZnNi層18を自己整合的に形成す
る。
次に第４図（ｃ）に示すように、所定のパターンのホ
トレジスト膜17を形成し、これをマスクとして、AuZnNi
層18をエッチングしてベース電極を形成した後、エッチ
ングによりｐ−GaAs層４とｎ−GaAs層３の表面を除去
し、さらにホトレジスト膜17をマスクとしてｎ−GaAs層
３の表面にオーミック金属のAuGeNi層11を上方から蒸着
する。
トレジスト膜17を形成し、これをマスクとして、AuZnNi
層18をエッチングしてベース電極を形成した後、エッチ
ングによりｐ−GaAs層４とｎ−GaAs層３の表面を除去
し、さらにホトレジスト膜17をマスクとしてｎ−GaAs層
３の表面にオーミック金属のAuGeNi層11を上方から蒸着
する。
次に、有機溶剤中でホトレジスト膜17を溶かしてリフ
トオフを行ってエミッタ電極を形成し、第３図に示すよ
うな構造のバイポーラトランジスタができる。
トオフを行ってエミッタ電極を形成し、第３図に示すよ
うな構造のバイポーラトランジスタができる。
（発明が解決しようとする課題） バイポーラトランジスタの遮断周波数fTおよび最大発
振周波数fmaxは fT＝｛２π（τＥ＋τＢ＋τＣ＋τCC）｝-1 ……（１） fmax＝（fT/8πrbCBC）1/2 ……（２） と表せる。（１）式においてτＥはエミッタ時定数、τ
Ｂはベース走行時間、τＣはコレクタ走行時間、τCCは
コレクタ時定数であり、（２）式においてrbはベース抵
抗、CBCはベース・コレクタ間容量である。
振周波数fmaxは fT＝｛２π（τＥ＋τＢ＋τＣ＋τCC）｝-1 ……（１） fmax＝（fT/8πrbCBC）1/2 ……（２） と表せる。（１）式においてτＥはエミッタ時定数、τ
Ｂはベース走行時間、τＣはコレクタ走行時間、τCCは
コレクタ時定数であり、（２）式においてrbはベース抵
抗、CBCはベース・コレクタ間容量である。
（１）、（２）式よりfTを増大させるためにはτＢの
低減が、また、fmaxを増大させるためにはrbの低減が有
効であることがわかるが、ベース層厚についてみればこ
の両者は相反する要求である。つまり、ベース層を薄く
することにより、τＢを低減しfTを増大させた場合に
は、rbが増大してfmaxが著しく劣化してしまうため、従
来、fmaxを低下させずにベース層を〜70nm以下の厚さに
するのは非常に困難であった。
低減が、また、fmaxを増大させるためにはrbの低減が有
効であることがわかるが、ベース層厚についてみればこ
の両者は相反する要求である。つまり、ベース層を薄く
することにより、τＢを低減しfTを増大させた場合に
は、rbが増大してfmaxが著しく劣化してしまうため、従
来、fmaxを低下させずにベース層を〜70nm以下の厚さに
するのは非常に困難であった。
また、上述した従来例においては、ｎ−Al0.25Ga0.75
As層５をエッチングしてｐ−GaAs層４を露出することに
よりエミッタ層を形成する工程（ベース面出し工程）が
非常に重要な工程と一つである。つまり、ｐ−GaAs層４
が充分に露出されない場合には、ベース層とベース電極
との間のコンタクト抵抗が高く、そのためベース抵抗が
高くなってしまう。一方、ｐ−GaAs層４をオーバーエッ
チングしてしまうと、ベース層が薄くなってしまい、こ
れもまたベース抵抗を増大させる原因となる。従って、
この工程の良否は最終的なトランジスタの高速・高周波
特性を大きく左右することになる。さらに、ベース層は
70〜100nmと薄いため、ウェハー内におけるエッチング
量のバラツキは素子特性の均一性を著しく低下させる原
因の一つとなる。従来、この工程をウェハー全体にわた
って充分に制御性よく行うことは困難であった。ベース
層が〜70nm以下の厚さになった場合には、ベース面出し
工程自体がさらに困難になることは言うまでもない。し
かも、ベース層が非常に薄くなった場合には、ベース電
極金属18が拡散してコレクタ層まで到達してしまうとい
う問題も生じてくる。
As層５をエッチングしてｐ−GaAs層４を露出することに
よりエミッタ層を形成する工程（ベース面出し工程）が
非常に重要な工程と一つである。つまり、ｐ−GaAs層４
が充分に露出されない場合には、ベース層とベース電極
との間のコンタクト抵抗が高く、そのためベース抵抗が
高くなってしまう。一方、ｐ−GaAs層４をオーバーエッ
チングしてしまうと、ベース層が薄くなってしまい、こ
れもまたベース抵抗を増大させる原因となる。従って、
この工程の良否は最終的なトランジスタの高速・高周波
特性を大きく左右することになる。さらに、ベース層は
70〜100nmと薄いため、ウェハー内におけるエッチング
量のバラツキは素子特性の均一性を著しく低下させる原
因の一つとなる。従来、この工程をウェハー全体にわた
って充分に制御性よく行うことは困難であった。ベース
層が〜70nm以下の厚さになった場合には、ベース面出し
工程自体がさらに困難になることは言うまでもない。し
かも、ベース層が非常に薄くなった場合には、ベース電
極金属18が拡散してコレクタ層まで到達してしまうとい
う問題も生じてくる。
本発明の目的は、このような問題点を解決し、rbが著
しく低減されるとともにベース層厚を〜70nm以下に薄層
化するのを可能とし、さらにベース面出し工程に起因す
る素子特性のバラツキのないバイポーラトランジスタお
よびその製造方法を提供することにある。
しく低減されるとともにベース層厚を〜70nm以下に薄層
化するのを可能とし、さらにベース面出し工程に起因す
る素子特性のバラツキのないバイポーラトランジスタお
よびその製造方法を提供することにある。
（課題を解決するための手段） 本発明は、半絶縁性基板上にコレクタ層、ベース層お
よびエミッタ層（もしくはエミッタ層、ベース層、コレ
クタ層）が順次形成されたバイポーラトランジスタにお
いて、ｐ型ベース層が、III族元素としてGa,Al,Inの中
の少なくとも一種、Ｖ族元素としてAs,Pの中の少なくと
も一種を有するIII−Ｖ族化合物半導体からなる真性ベ
ース層、および前記真性ベース層と同等もしくは前記真
性ベース層よりも大なる正孔濃度を有するＣドープGaAs
からなる外部ベース層により構成され、前記真性ベース
層と前記外部ベース層が、エミッタ層、ベース層および
コレクタ層の積層方向を横切る方向に接合されたことを
特徴としている。
よびエミッタ層（もしくはエミッタ層、ベース層、コレ
クタ層）が順次形成されたバイポーラトランジスタにお
いて、ｐ型ベース層が、III族元素としてGa,Al,Inの中
の少なくとも一種、Ｖ族元素としてAs,Pの中の少なくと
も一種を有するIII−Ｖ族化合物半導体からなる真性ベ
ース層、および前記真性ベース層と同等もしくは前記真
性ベース層よりも大なる正孔濃度を有するＣドープGaAs
からなる外部ベース層により構成され、前記真性ベース
層と前記外部ベース層が、エミッタ層、ベース層および
コレクタ層の積層方向を横切る方向に接合されたことを
特徴としている。
また、本発明のバイポーラトランジスタの製造方法
は、半絶縁性基板上に第１導電型の第１の半導体層、第
２導電型の第２の半導体層および第１導電型の第３の半
導体層を順次積層させる工程と、前記第３の半導体層上
に第１の絶縁体からなる所定のパターンのマスクを形成
する工程と、前記マスクを用いて前記第３の半導体層を
エッチングにより所定の厚さになるまで除去した後、第
２の絶縁体からなる側壁を形成する工程と、前記第１お
よび第２の絶縁体をマスクとして、前記第３の半導体
層、前記第２の半導体層および前記第１の半導体層の一
部を、もしくは前記第３の半導体層および前記第２の半
導体層を、エッチングにより除去した後、少なくとも原
料ガスの一つに有機III族元素原料を含む分子線エピタ
キシー法により、前記第１の半導体層上に第２導電型の
第４の半導体層を選択的に形成する工程とを含むことを
特徴としている。
は、半絶縁性基板上に第１導電型の第１の半導体層、第
２導電型の第２の半導体層および第１導電型の第３の半
導体層を順次積層させる工程と、前記第３の半導体層上
に第１の絶縁体からなる所定のパターンのマスクを形成
する工程と、前記マスクを用いて前記第３の半導体層を
エッチングにより所定の厚さになるまで除去した後、第
２の絶縁体からなる側壁を形成する工程と、前記第１お
よび第２の絶縁体をマスクとして、前記第３の半導体
層、前記第２の半導体層および前記第１の半導体層の一
部を、もしくは前記第３の半導体層および前記第２の半
導体層を、エッチングにより除去した後、少なくとも原
料ガスの一つに有機III族元素原料を含む分子線エピタ
キシー法により、前記第１の半導体層上に第２導電型の
第４の半導体層を選択的に形成する工程とを含むことを
特徴としている。
（作用） バイポーラトランジスタのベース抵抗rbは一般に rb＝RsWE/12L＋RsLEB/2L＋（Rsρｃ）1/2/2L・coth（LB/LT） ……（３） と表せる。（３）式においてRsはベース層のシート抵
抗、WEはエミッタ幅、Ｌはエミッタ長、LEBはエミッタ
メサとベース電極間距離、ρｃはベース電極に対する接
触抵抗率、LBはベース電極幅、LT＝（ρc/Rs）1/2であ
る。従って、rbを低減するためにはRsおよびρｃを低減
することが必要であるが、実際の素子においては（３）
式の右辺第３項の占める割合が非常に大きく、ρｃの低
減が特に重要な課題である。
抗、WEはエミッタ幅、Ｌはエミッタ長、LEBはエミッタ
メサとベース電極間距離、ρｃはベース電極に対する接
触抵抗率、LBはベース電極幅、LT＝（ρc/Rs）1/2であ
る。従って、rbを低減するためにはRsおよびρｃを低減
することが必要であるが、実際の素子においては（３）
式の右辺第３項の占める割合が非常に大きく、ρｃの低
減が特に重要な課題である。
ρｃを低減するために、ベース層のｐ型不純物濃度を
増加させるのが一つの手段である。MBE法は成長膜厚お
よび不純物濃度の制御性・均一性に優れることから、特
に化合物半導体のバイポーラトランジスタの結晶成長に
非常に有効であるが、MBE法によりベース層を形成する
場合、通常、ｐ型不純物として用いられるBeが〜５×10
19cm-3以上の濃度になると、エミッタ側成長結晶中への
拡散が増大してしまうという問題がある（ワイ・シー・
パオ他（Y.C.Pao et al.）、ジャーナル・オブ・アプラ
イド・フィジクス（Journal of Applied Physics）、60
巻、1986年、201頁に報告されている）。
増加させるのが一つの手段である。MBE法は成長膜厚お
よび不純物濃度の制御性・均一性に優れることから、特
に化合物半導体のバイポーラトランジスタの結晶成長に
非常に有効であるが、MBE法によりベース層を形成する
場合、通常、ｐ型不純物として用いられるBeが〜５×10
19cm-3以上の濃度になると、エミッタ側成長結晶中への
拡散が増大してしまうという問題がある（ワイ・シー・
パオ他（Y.C.Pao et al.）、ジャーナル・オブ・アプラ
イド・フィジクス（Journal of Applied Physics）、60
巻、1986年、201頁に報告されている）。
上記の問題を解決しつつρｃの低減をはかるために
は、真性ベース層と独立にｐ型不純物濃度・組成が設定
された外部ベースを形成するのが有効である。III族原
料に有機金属を使用した分子線エピタキシー法（以降、
MOMBE法と称す）を用いれば、〜1021cm-3のＣ濃度を有
する高濃度ｐ型GaAs層が比較的容易に形成できること
が、例えばティー・ヤマダ他（T.Yamada et al.）、ジ
ャーナル・オブ・クリスタル・グロウス（Journal of C
rystal Growth）、95巻、1989年、145頁に報告されてお
り、しかも選択成長が可能であることから、この外部ベ
ース層の形成に非常に適していると考えられる。
は、真性ベース層と独立にｐ型不純物濃度・組成が設定
された外部ベースを形成するのが有効である。III族原
料に有機金属を使用した分子線エピタキシー法（以降、
MOMBE法と称す）を用いれば、〜1021cm-3のＣ濃度を有
する高濃度ｐ型GaAs層が比較的容易に形成できること
が、例えばティー・ヤマダ他（T.Yamada et al.）、ジ
ャーナル・オブ・クリスタル・グロウス（Journal of C
rystal Growth）、95巻、1989年、145頁に報告されてお
り、しかも選択成長が可能であることから、この外部ベ
ース層の形成に非常に適していると考えられる。
下記の表に異なるｐ型不純物濃度を有するGaAs層につ
いて、オーミック金属（Ti/Pt/AuおよびAuMn/Au）に対
する接触抵抗率を測定した結果を示す。
いて、オーミック金属（Ti/Pt/AuおよびAuMn/Au）に対
する接触抵抗率を測定した結果を示す。
上表において、BeドープGaAs層はMBE法、ＣドープGaA
s層はMOMBE法により形成した。接触抵抗率はいずれもノ
ンアロイの結果である。MOMBE法により高Ｃ濃度のｐ型G
aAs層を形成することによって、アロイを行っていない
にもかかわらず、非常に低い接触抵抗率が得られること
がわかる。
s層はMOMBE法により形成した。接触抵抗率はいずれもノ
ンアロイの結果である。MOMBE法により高Ｃ濃度のｐ型G
aAs層を形成することによって、アロイを行っていない
にもかかわらず、非常に低い接触抵抗率が得られること
がわかる。
本発明のように、ベース層の構造に真性ベース層と選
択成長された外部ベース層を横方向から接触させる構造
をとった場合に特に問題となるのは、両者の接合界面に
おける接触抵抗である。第５図に、MBE法より形成した
４×1019cm-3のBeドープｐ−GaAs層（真性ベース層に相
当する）とMOMBE法により形成した４×1020cm-3のＣド
ープｐ−GaAs層（外部ベース層に相当する）との接合界
面における接触抵抗Rciおよび接触抵抗率ρciと、Beド
ープGaAs層の厚さＷとの関係を示す（ただし、ρci＝R
ciW）。ここでは、接合界面が各層に対してほぼ垂直に
なるようにBeドープGaAs層の一部をエッチングにより除
去した後、200nmのＣドープGaAs層をMOMBE法により選択
成長して試料を形成し、TLM法（例えば、ジィ・ケイ・
リーブス他（G.K.Reeves et al.）、アイ・イー・イー
・エレクトロン・デバイス・レターズ（IEEE Electron
Device Letters）,EDL−３巻,1982年、111頁に報告され
ている）により評価を行った。
択成長された外部ベース層を横方向から接触させる構造
をとった場合に特に問題となるのは、両者の接合界面に
おける接触抵抗である。第５図に、MBE法より形成した
４×1019cm-3のBeドープｐ−GaAs層（真性ベース層に相
当する）とMOMBE法により形成した４×1020cm-3のＣド
ープｐ−GaAs層（外部ベース層に相当する）との接合界
面における接触抵抗Rciおよび接触抵抗率ρciと、Beド
ープGaAs層の厚さＷとの関係を示す（ただし、ρci＝R
ciW）。ここでは、接合界面が各層に対してほぼ垂直に
なるようにBeドープGaAs層の一部をエッチングにより除
去した後、200nmのＣドープGaAs層をMOMBE法により選択
成長して試料を形成し、TLM法（例えば、ジィ・ケイ・
リーブス他（G.K.Reeves et al.）、アイ・イー・イー
・エレクトロン・デバイス・レターズ（IEEE Electron
Device Letters）,EDL−３巻,1982年、111頁に報告され
ている）により評価を行った。
第５図より、BeドープGaAs層とＣドープGaAs層の接合
界面における接触抵抗率は７×10-8Ω・cm2と非常に小
さく、従って、真性ベース層と外部ベース層の接合界面
における接触抵抗に起因するベース抵抗の増大を充分抑
制することが可能であることがわかる。
界面における接触抵抗率は７×10-8Ω・cm2と非常に小
さく、従って、真性ベース層と外部ベース層の接合界面
における接触抵抗に起因するベース抵抗の増大を充分抑
制することが可能であることがわかる。
以上、説明したように、本発明のバイポーラトランジ
スタにおいては、ベース抵抗が著しく低減されると期待
できる。第６図にベース層厚WBとベース抵抗rbの関係を
求め、本発明と従来のバイポーラトランジスタについて
比較して示した。エミッタサイズは１μｍ×10μｍ、ベ
ース電極幅は1.5μｍ、エミッタメサとベース電極間の
距離を0.2μｍとし、ベース電極金属としてはTiPtAuを
想定してノンアロイの場合について求めた。従来例のベ
ース不純物濃度は４×1019cm-3、また、本発明について
は、真性ベース層および外部ベース層（厚さ300nm）の
不純物濃度を４×1019cm-3および４×1020cm-3、両者の
接合界面はエミッタ・ベース接合面に垂直であるとし
た。第６図より、本発明においてはベース抵抗が著しく
低減されていることがわかる。
スタにおいては、ベース抵抗が著しく低減されると期待
できる。第６図にベース層厚WBとベース抵抗rbの関係を
求め、本発明と従来のバイポーラトランジスタについて
比較して示した。エミッタサイズは１μｍ×10μｍ、ベ
ース電極幅は1.5μｍ、エミッタメサとベース電極間の
距離を0.2μｍとし、ベース電極金属としてはTiPtAuを
想定してノンアロイの場合について求めた。従来例のベ
ース不純物濃度は４×1019cm-3、また、本発明について
は、真性ベース層および外部ベース層（厚さ300nm）の
不純物濃度を４×1019cm-3および４×1020cm-3、両者の
接合界面はエミッタ・ベース接合面に垂直であるとし
た。第６図より、本発明においてはベース抵抗が著しく
低減されていることがわかる。
第７図はベース層厚WBが40nmおよび80nmの場合につい
て、ベース電極幅LBとベース抵抗rbの関係を本発明と従
来のバイポーラトランジスタについて比較したものであ
る。第７図に示すように、ベース抵抗低減の効果は特に
ベース電極幅が小さくなるにつれて、即ち、素子が微細
化されるにつれて顕著になっており、これはバイポーラ
トランジスタの特性向上をはかる上で非常に好都合であ
る。
て、ベース電極幅LBとベース抵抗rbの関係を本発明と従
来のバイポーラトランジスタについて比較したものであ
る。第７図に示すように、ベース抵抗低減の効果は特に
ベース電極幅が小さくなるにつれて、即ち、素子が微細
化されるにつれて顕著になっており、これはバイポーラ
トランジスタの特性向上をはかる上で非常に好都合であ
る。
さらに、本発明においてはベース電極を形成する際に
ベース面出し工程を行う必要がなく、外部ベース領域は
一旦、コレクタ層までエッチングにより除去してしまっ
てよい。従って、素子製造上も真性ベース層の薄層化が
容易となる。また、再成長される外部ベースの厚さをあ
る程度厚くしてやれば、外部ベース領域の膜厚の不均一
によって生じるベース抵抗の素子間のバラツキは、従来
構造の場合に比べて著しく低減することが可能であると
ともに、ベース電極金属が拡散してコレクタ層まで到達
してしまうようなことも回避できる。同時にエミッタ・
ベースを平坦化して配線の段切れを低減することも可能
である。
ベース面出し工程を行う必要がなく、外部ベース領域は
一旦、コレクタ層までエッチングにより除去してしまっ
てよい。従って、素子製造上も真性ベース層の薄層化が
容易となる。また、再成長される外部ベースの厚さをあ
る程度厚くしてやれば、外部ベース領域の膜厚の不均一
によって生じるベース抵抗の素子間のバラツキは、従来
構造の場合に比べて著しく低減することが可能であると
ともに、ベース電極金属が拡散してコレクタ層まで到達
してしまうようなことも回避できる。同時にエミッタ・
ベースを平坦化して配線の段切れを低減することも可能
である。
なお、上述の説明においては真性ベース層と外部ベー
ス層の接合界面がエミッタ・ベース接合面と垂直である
場合を中心に述べたが、本発明はこれに限定されず、他
の状態の接合界面（ただし、平行である場合を除く）を
形成していても同様の効果が得られることは言うまでも
ない。
ス層の接合界面がエミッタ・ベース接合面と垂直である
場合を中心に述べたが、本発明はこれに限定されず、他
の状態の接合界面（ただし、平行である場合を除く）を
形成していても同様の効果が得られることは言うまでも
ない。
（実施例） 以下に、本発明の実施例について図面を用いて説明す
る。
る。
第１図は本発明の一実施例であるバイポーラトランジ
スタを説明するための半導体チップの断面図である。
スタを説明するための半導体チップの断面図である。
この半導体チップは、GaAsからなる半絶縁性基板１
と、ｎ−GaAsからなるコレクタコンタクト層（３×1018
cm-3,400nm）２と、ｎ−GaAsからなるコレクタ層（５×
1016cm-3,400nm）３と、ｐ−GaAsからなる真性ベース層
（３×1019cm-3,40nm）４と、ｎ−Al0.25Ga0.75Asから
なるエミッタ層（３×1017cm-3,200nm）５と、ｎ−AlxG
a1-xAs（x:0.25→０）からなるグレーデッド層（３×10
17cm-3,50nm）６と、ｎ−GaAsからなるエミッタコンタ
クト層（３×1018cm-3,50nm）７と、ｐ−GaAsからなる
外部ベース層（４×1020cm-3,300nm）８と、AuGeNiから
なるエミッタ電極９と、TiPtAuからなるベース電極10
と、AuGeNiからなるコレクタ電極11と、SiO2膜12,13
と、絶縁領域14とにより構成されている。
と、ｎ−GaAsからなるコレクタコンタクト層（３×1018
cm-3,400nm）２と、ｎ−GaAsからなるコレクタ層（５×
1016cm-3,400nm）３と、ｐ−GaAsからなる真性ベース層
（３×1019cm-3,40nm）４と、ｎ−Al0.25Ga0.75Asから
なるエミッタ層（３×1017cm-3,200nm）５と、ｎ−AlxG
a1-xAs（x:0.25→０）からなるグレーデッド層（３×10
17cm-3,50nm）６と、ｎ−GaAsからなるエミッタコンタ
クト層（３×1018cm-3,50nm）７と、ｐ−GaAsからなる
外部ベース層（４×1020cm-3,300nm）８と、AuGeNiから
なるエミッタ電極９と、TiPtAuからなるベース電極10
と、AuGeNiからなるコレクタ電極11と、SiO2膜12,13
と、絶縁領域14とにより構成されている。
次に、このバイポーラトランジスタの製造方法を説明
する。
する。
第２図は製造方法を説明するための工程順に示した半
導体チップの断面図である。
導体チップの断面図である。
まず、第２図（ａ）に示すように、GaAsからなる半絶
縁性基板１上にｎ−GaAs層２および３、ｐ−GaAs層４、
ｎ−Al0.25Ga0.75As層５、ｎ−AlxGa1-xAsグレーデッド
層（x:0.25→０）６、ｎ−GaAs層７をMBE法により、成
長温度600℃で順次形成した後、バイポーラトランジス
タを形成する部分を除いた他の部分にH+を注入し絶縁領
域14を形成する。
縁性基板１上にｎ−GaAs層２および３、ｐ−GaAs層４、
ｎ−Al0.25Ga0.75As層５、ｎ−AlxGa1-xAsグレーデッド
層（x:0.25→０）６、ｎ−GaAs層７をMBE法により、成
長温度600℃で順次形成した後、バイポーラトランジス
タを形成する部分を除いた他の部分にH+を注入し絶縁領
域14を形成する。
次に、第２図（ｂ）に示すように、ｎ−GaAs層７上に
オーミック金属のAuGeNi層９を蒸着し、SiO2膜12と所定
のパターンを有するホトレジスト膜15を順次形成した
後、このホトレジスト膜15をマスクとして、SiO2膜12を
反応性イオンビームエッチング、AuGeNi層９をイオンミ
リング法により順次、除去する。
オーミック金属のAuGeNi層９を蒸着し、SiO2膜12と所定
のパターンを有するホトレジスト膜15を順次形成した
後、このホトレジスト膜15をマスクとして、SiO2膜12を
反応性イオンビームエッチング、AuGeNi層９をイオンミ
リング法により順次、除去する。
次に、第２図（ｃ）に示すように、有機溶剤による洗
浄を行ないホトレジスト膜15を除去した後、SiO2膜12を
マスクとして、ｎ−GaAs層７、ｎ−AlxGa1-xAs層６をCl
2をエッチングガスに用いた反応性イオンビームエッチ
ングにより除去し、さらに所定の厚さになるまで同様に
してｎ−Al0.25Ga0.75As層５をエッチングする。続い
て、全面にSiO2膜13が形成した後、これをCF4をエッチ
ングガスに用いた反応性イオンビームエッチングで除去
することにより、ｎ−GaAs層７、ｎ−AlxGa1-xAs層６お
よびｎ−Al0.25Ga0.75As層５の側面にSiO2膜13からなる
側壁を形成する。この場合、SiO2膜13の下の薄いｎ−Al
0.25Ga0.75As層５は完全に空乏化することが望ましく、
厚さとしては数10nm程度に設定すれば保護層として機能
する。その効果については、例えば、羽山他、電子情報
通信学会技術報告、ED89−147巻、1989年、67頁に報告
されている。また、この薄いｎ−Al0.25Ga0.75As層５
は、ベース層のシート抵抗がSiO2膜13の下部において局
部的に増大するのを防ぐ機能も果たしている。
浄を行ないホトレジスト膜15を除去した後、SiO2膜12を
マスクとして、ｎ−GaAs層７、ｎ−AlxGa1-xAs層６をCl
2をエッチングガスに用いた反応性イオンビームエッチ
ングにより除去し、さらに所定の厚さになるまで同様に
してｎ−Al0.25Ga0.75As層５をエッチングする。続い
て、全面にSiO2膜13が形成した後、これをCF4をエッチ
ングガスに用いた反応性イオンビームエッチングで除去
することにより、ｎ−GaAs層７、ｎ−AlxGa1-xAs層６お
よびｎ−Al0.25Ga0.75As層５の側面にSiO2膜13からなる
側壁を形成する。この場合、SiO2膜13の下の薄いｎ−Al
0.25Ga0.75As層５は完全に空乏化することが望ましく、
厚さとしては数10nm程度に設定すれば保護層として機能
する。その効果については、例えば、羽山他、電子情報
通信学会技術報告、ED89−147巻、1989年、67頁に報告
されている。また、この薄いｎ−Al0.25Ga0.75As層５
は、ベース層のシート抵抗がSiO2膜13の下部において局
部的に増大するのを防ぐ機能も果たしている。
次に、第２図（ｄ）に示すように、SiO2膜12および13
をマスクとして、リン酸、過酸化水素および水の混合液
によりｎ−Al0.25Ga0.75As層５、ｐ−GaAs層４、および
ｎ−GaAs層３の一部を順次エッチングして除去した後、
トリメチルガリウム（Ga（CH）３）３）および固体Asを
成長原料に用いたMOMBE法により、SiO2膜12および13を
マスクとして、ｎ−GaAs層３上にｐ−GaAs層８を成長温
度450℃で選択的に形成する。続いて、バイポーラトラ
ンジスタの活性領域を覆う所定のパターンのホトレジス
ト膜を形成し、それをマスクとして絶縁領域14上のｐ−
GaAs層８をエッチングして除去した後、ホトレジスト膜
16を形成し、さらに上方より、TiPtAu層10を蒸着する。
をマスクとして、リン酸、過酸化水素および水の混合液
によりｎ−Al0.25Ga0.75As層５、ｐ−GaAs層４、および
ｎ−GaAs層３の一部を順次エッチングして除去した後、
トリメチルガリウム（Ga（CH）３）３）および固体Asを
成長原料に用いたMOMBE法により、SiO2膜12および13を
マスクとして、ｎ−GaAs層３上にｐ−GaAs層８を成長温
度450℃で選択的に形成する。続いて、バイポーラトラ
ンジスタの活性領域を覆う所定のパターンのホトレジス
ト膜を形成し、それをマスクとして絶縁領域14上のｐ−
GaAs層８をエッチングして除去した後、ホトレジスト膜
16を形成し、さらに上方より、TiPtAu層10を蒸着する。
次に、第２図（ｅ）に示すように、有機溶剤による洗
浄を行ないホトレジスト膜16を除去した後、所定のパタ
ーンのホトレジスト膜17を形成し、ベース電極の幅が所
定の値になるようにする。続いて、ホトレジスト膜17を
マスクとしてイオンミリング法によりTiPtAu層10をエッ
チングして除去し、さらに、リン酸、過酸化水素および
水の混合液によりｐ−GaAs層８とｎ−GaAs層３をエッチ
ングにより除去してｎ−GaAs層２表面を露出する。続い
て、ホトレジスト膜17をマスクとしてｎ−GaAs層２のオ
ーミック金属であるAuGeNi層11を上方から蒸着する。
浄を行ないホトレジスト膜16を除去した後、所定のパタ
ーンのホトレジスト膜17を形成し、ベース電極の幅が所
定の値になるようにする。続いて、ホトレジスト膜17を
マスクとしてイオンミリング法によりTiPtAu層10をエッ
チングして除去し、さらに、リン酸、過酸化水素および
水の混合液によりｐ−GaAs層８とｎ−GaAs層３をエッチ
ングにより除去してｎ−GaAs層２表面を露出する。続い
て、ホトレジスト膜17をマスクとしてｎ−GaAs層２のオ
ーミック金属であるAuGeNi層11を上方から蒸着する。
最後に、有機溶剤中でホトレジスト膜17を溶かしリフ
トオフを行なって、第１図に示すような構造のバイポー
ラトランジスタができる。
トオフを行なって、第１図に示すような構造のバイポー
ラトランジスタができる。
なお、上述の実施例においては、真性ベース層がｐ−
GaAsからなるものについて述べたが、本発明はこれに限
定されず、例えばｐ−AlGaAsからなる真性ベース層のAl
組成を徐々に変化させてグレーデッドベース構造とした
もの、AlInAs/InGaAs系やInP/InGaAs系ヘテロ接合バイ
ポーラトランジスタの場合のように真性ベース層がｐ−
InGaAsからなるもの、あるいはｐ−AlInGaAsやｐ−InGa
AsP等からなるものについても同様に適用でき、効果は
同様である。
GaAsからなるものについて述べたが、本発明はこれに限
定されず、例えばｐ−AlGaAsからなる真性ベース層のAl
組成を徐々に変化させてグレーデッドベース構造とした
もの、AlInAs/InGaAs系やInP/InGaAs系ヘテロ接合バイ
ポーラトランジスタの場合のように真性ベース層がｐ−
InGaAsからなるもの、あるいはｐ−AlInGaAsやｐ−InGa
AsP等からなるものについても同様に適用でき、効果は
同様である。
また、上述の実施例においては、エミッタアップ型の
ものについて述べたが、本発明はこれに限定されず、コ
レクタアップ型のものについても同様に適用できる。
ものについて述べたが、本発明はこれに限定されず、コ
レクタアップ型のものについても同様に適用できる。
（発明の効果） 以上説明したように本発明によれば、第６図及び第７
図に示したようにベース抵抗を著しく低減させることが
できるとともに、ベース層の薄膜化が可能となることか
ら、最大発振周波数・遮断周波数を増大させることがで
きる。また、ベース面出し工程が不要となることから、
それに起因するベース抵抗の増大を防止することがで
き、ウエハー全体にわたってベース抵抗のバラツキを抑
止することができる。その結果、高速・高周波特性の優
れた化合物半導体バイポーラトランジスタを実現できる
とともに、ウエハー内における素子特性の均一性を著し
く向上させることができるという効果がある。
図に示したようにベース抵抗を著しく低減させることが
できるとともに、ベース層の薄膜化が可能となることか
ら、最大発振周波数・遮断周波数を増大させることがで
きる。また、ベース面出し工程が不要となることから、
それに起因するベース抵抗の増大を防止することがで
き、ウエハー全体にわたってベース抵抗のバラツキを抑
止することができる。その結果、高速・高周波特性の優
れた化合物半導体バイポーラトランジスタを実現できる
とともに、ウエハー内における素子特性の均一性を著し
く向上させることができるという効果がある。
第１図は本発明にかかるバイポーラトランジスタの一実
施例の構造を説明するための半導体チップの断面図、第
２図（ａ）〜（ｅ）は第１図のバイポーラトランジスタ
の製造方法を説明するための工程順に示した半導体チッ
プの断面図、第３図は従来のバイポーラトランジスタの
構造を説明するための半導体チップの断面図、第４図
（ａ）〜（ｃ）は第３図のバイポーラトランジスタの製
造方法を説明するための工程順に示した半導体チップの
断面図、第５図は本発明にかかるバイポーラトランジス
タの真性ベース層と外部ベース層の接合界面における接
触抵抗および接触抵抗率の真性ベース層厚依存性を示す
ための図、第６図は本発明および従来のバイポーラトラ
ンジスタにおけるベース抵抗とベース層厚との関係を示
すための図、第７図は本発明および従来のバイポーラト
ランジスタにおけるベース抵抗とベース電極幅との関係
を示すための図である。 各図において、１……半絶縁性基板（GaAs）、２……ｎ
−GaAsコレクタコンタクト層、３……ｎ−GaAsコレクタ
層、４……ｐ−GaAs真性ベース層、５……ｎ−Al0.25Ga
0.75Asエミッタ層、６……ｎ−AlxGax-1Asグレーデッド
層（x:0.25→０）、７……ｎ−GaAsエミッタコンタクト
層、８……ｐ−GaAs外部ベース層、９……AuGeNiエミッ
タ電極、10……TiPtAuベース電極、11……AuGeNiコレク
タ電極、12,13……SiO2膜、14……絶縁領域、15,16,17
……ホトレジスト膜、18……AuZnNi層。
施例の構造を説明するための半導体チップの断面図、第
２図（ａ）〜（ｅ）は第１図のバイポーラトランジスタ
の製造方法を説明するための工程順に示した半導体チッ
プの断面図、第３図は従来のバイポーラトランジスタの
構造を説明するための半導体チップの断面図、第４図
（ａ）〜（ｃ）は第３図のバイポーラトランジスタの製
造方法を説明するための工程順に示した半導体チップの
断面図、第５図は本発明にかかるバイポーラトランジス
タの真性ベース層と外部ベース層の接合界面における接
触抵抗および接触抵抗率の真性ベース層厚依存性を示す
ための図、第６図は本発明および従来のバイポーラトラ
ンジスタにおけるベース抵抗とベース層厚との関係を示
すための図、第７図は本発明および従来のバイポーラト
ランジスタにおけるベース抵抗とベース電極幅との関係
を示すための図である。 各図において、１……半絶縁性基板（GaAs）、２……ｎ
−GaAsコレクタコンタクト層、３……ｎ−GaAsコレクタ
層、４……ｐ−GaAs真性ベース層、５……ｎ−Al0.25Ga
0.75Asエミッタ層、６……ｎ−AlxGax-1Asグレーデッド
層（x:0.25→０）、７……ｎ−GaAsエミッタコンタクト
層、８……ｐ−GaAs外部ベース層、９……AuGeNiエミッ
タ電極、10……TiPtAuベース電極、11……AuGeNiコレク
タ電極、12,13……SiO2膜、14……絶縁領域、15,16,17
……ホトレジスト膜、18……AuZnNi層。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/31 - 21/331 H01L 29/68 - 29/73
Claims (4)
- 【請求項１】半絶縁性基板上にコレクタ層、ベース層お
よびエミッタ層（もしくはエミッタ層、ベース層および
コレクタ層）が順次形成されたバイポーラトランジスタ
において、ベース層がｐ型でかつIII族元素としてGa、A
l、Inの少なくとも一種、Ｖ族元素としてAs、Ｐの中の
少なくとも一種を有するIII−Ｖ族化合物半導体からな
る真性ベース層、および前記真性ベース層と同等もしく
は前記真性ベース層よりも大なる正孔濃度を有するＣド
ープGaAsからなる外部ベース選択成長層により構成さ
れ、前記真性ベース層と前記外部ベース選択成長層が、
エミッタ層、ベース層およびコレクタ層の積層方向を横
切る方向に接合されたことを特徴とするバイポーラトラ
ンジスタ。 - 【請求項２】半絶縁性基板上に、コレクタ層と、真性ベ
ース層およびエミッタ層を少なくとも有するメサと、メ
サ側壁にその上部からエミッタ層の全体または途中まで
を覆う絶縁体と、前記メサの脇のコレクタ層の上の外部
ベース層とを有し、前記真性ベース層はｐ型でかつIII
族元素としてGa、Al、Inの少なくとも一種、Ｖ族元素と
してAs、Ｐの中の少なくとも一種を有するIII−Ｖ族化
合物半導体からなり、前記外部ベース層は前記真性ベー
ス層と同等もしくは前記真性ベース層よりも大なる正孔
濃度を有するＣドープGaAs選択成長層からなり、前記外
部ベース層は前記真性ベース層とその側壁で接合されて
いることを特徴とするバイポーラトランジスタ。 - 【請求項３】半絶縁性基板上に、エミッタ層と、真性ベ
ース層およびコレクタ層を少なくとも有するメサと、メ
サ側壁にその上部からコレクタ層の全体または途中まで
を覆う絶縁体と、前記メサの脇のエミッタ層の上の外部
ベース層とを有し、前記真性ベース層はｐ型でかつIII
族元素としてGa、Al、Inの少なくとも一種、Ｖ族元素と
してAs、Ｐの中の少なくとも一種を有するIII−Ｖ族化
合物半導体からなり、前記外部ベース層は前記真性ベー
ス層と同等もしくは前記真性ベース層よりも大なる正孔
濃度を有するＣドープGaAs選択成長層からなり、前記外
部ベース層は前記真性ベース層とその側壁で接合されて
いることを特徴とするバイポーラトランジスタ。 - 【請求項４】半絶縁性基板上に第１導電型の第１の半導
体層、第２導電型の第２の半導体層および第１導電型の
第３の半導体層を順次積層させる工程と、前記第３の半
導体層上に第１の絶縁体からなる所定のパターンのマス
クを形成する工程と、前記マスクを用いて前記第３の半
導体層をエッチングにより所定の厚さになるまで除去し
た後、第２の絶縁体からなる側壁を形成する工程と、前
記第１および第２の絶縁体をマスクとして、前記第３の
半導体層、前記第２の半導体層および前記第１の半導体
層の一部を、もしくは前記第３の半導体層および前記第
２の半導体層を、エッチングにより除去した後、少なく
とも原料ガスの一つに有機III族元素原料を含む分子線
エピタキシー法により、前記第１の半導体層上に第２導
電型の第４の半導体層を選択的に形成する工程とを含む
ことを特徴とするバイポーラトランジスタの製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2197103A JP2830409B2 (ja) | 1990-07-25 | 1990-07-25 | バイポーラトランジスタおよびその製造方法 |
| US08/074,702 US5321302A (en) | 1990-07-25 | 1993-06-08 | Heterojunction bipolar transistor having base structure for improving both cut-off frequency and maximum oscillation frequency |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2197103A JP2830409B2 (ja) | 1990-07-25 | 1990-07-25 | バイポーラトランジスタおよびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0483346A JPH0483346A (ja) | 1992-03-17 |
| JP2830409B2 true JP2830409B2 (ja) | 1998-12-02 |
Family
ID=16368781
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2197103A Expired - Fee Related JP2830409B2 (ja) | 1990-07-25 | 1990-07-25 | バイポーラトランジスタおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2830409B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2771423B2 (ja) * | 1993-05-20 | 1998-07-02 | 日本電気株式会社 | バイポーラトランジスタ |
| JP3262056B2 (ja) * | 1997-12-22 | 2002-03-04 | 日本電気株式会社 | バイポーラトランジスタとその製造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62232122A (ja) * | 1986-04-02 | 1987-10-12 | Toshiba Corp | 半導体装置の製造方法 |
| JPS63276267A (ja) * | 1987-05-08 | 1988-11-14 | Fujitsu Ltd | 半導体装置の製造方法 |
-
1990
- 1990-07-25 JP JP2197103A patent/JP2830409B2/ja not_active Expired - Fee Related
Non-Patent Citations (1)
| Title |
|---|
| Ｊｏｕｒｎａｌ ｏｆ Ｃｒｙｓｔａｌ Ｇｒｏｗｔｈ ｖｏｌ．９５ ｐ．１４５−１４９（１９８９） |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0483346A (ja) | 1992-03-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2771423B2 (ja) | バイポーラトランジスタ | |
| US4751195A (en) | Method of manufacturing a heterojunction bipolar transistor | |
| JP2706034B2 (ja) | トランジスタ及びその製造方法 | |
| JP3294461B2 (ja) | ヘテロ接合バイポーラトランジスタとその製造方法 | |
| JPH06104273A (ja) | 半導体装置 | |
| JP3087671B2 (ja) | バイポーラトランジスタおよびその製造方法 | |
| JP2851044B2 (ja) | 半導体装置の製造方法 | |
| JP2830409B2 (ja) | バイポーラトランジスタおよびその製造方法 | |
| JP2890729B2 (ja) | バイポーラトランジスタおよびその製造方法 | |
| JP3565274B2 (ja) | バイポーラトランジスタ | |
| JPH05299433A (ja) | ヘテロ接合バイポーラトランジスタ | |
| US5153692A (en) | Semiconductor device | |
| CN209785942U (zh) | 异质接面双极性晶体管 | |
| JP3244795B2 (ja) | 半導体装置の製造方法 | |
| JPH11251332A (ja) | バイポーラトランジスタ | |
| JPH11121461A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP3295897B2 (ja) | 半導体装置及びその製造方法 | |
| JP3399673B2 (ja) | ヘテロ接合バイポーラトランジスタおよびその製造方法 | |
| JP3228431B2 (ja) | コレクタアップ構造ヘテロ接合バイポーラトランジスタの製造方法 | |
| JPH04280435A (ja) | バイポーラトランジスタおよびその製造方法 | |
| JP2615983B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JP2002134525A (ja) | ヘテロ接合バイポーラトランジスタとその製造方法 | |
| JP3137666B2 (ja) | 半導体装置及びその製造方法 | |
| JPH07263460A (ja) | Ｈｂｔ型化合物半導体装置とその製造方法 | |
| JP2539933B2 (ja) | 半導体装置とその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |