JP3083845B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP3083845B2
JP3083845B2 JP06522972A JP52297294A JP3083845B2 JP 3083845 B2 JP3083845 B2 JP 3083845B2 JP 06522972 A JP06522972 A JP 06522972A JP 52297294 A JP52297294 A JP 52297294A JP 3083845 B2 JP3083845 B2 JP 3083845B2
Authority
JP
Japan
Prior art keywords
semiconductor device
connection
conductive adhesive
electrodes
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP06522972A
Other languages
English (en)
Inventor
金子　　靖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Citizen Watch Co Ltd
Original Assignee
Citizen Watch Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Citizen Watch Co Ltd filed Critical Citizen Watch Co Ltd
Application granted granted Critical
Publication of JP3083845B2 publication Critical patent/JP3083845B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Liquid Crystal (AREA)

Description

【発明の詳細な説明】 技術分野 本発明は半導体装置に設ける突起電極と基板との接続
構造に関するもので、おもに液晶表示装置への駆動半導
体装置の実装に利用される。
背景技術 液晶表示装置への半導体装置の実装手段の一つである
ガラスからなる基板に半導体装置を実装する、いわゆる
チップオングラス（以下COGと記載する）法を第４図お
よび第５図を用いて説明する。第４図は半導体装置に設
ける突起電極を示す断面図であり、第５図は半導体装置
と基板とをCOG法を用いて接続する実装構造を示す断面
図である。
第４図に示すように、半導体装置11の素子形成面に設
けたアルミニウムからなる接続パッド12を開口露出する
ように保護膜13を形成する。さらに接続パッド12の上に
この接続パッド12との接着、拡散防止のため共通電極膜
14を形成する。さらに突起電極15を、メッキ法や真空蒸
着法で銅や金（Au）などの金属を用いて形成する。突起
電極15は実装密度を向上させるため半導体素子形成領域
上にも形成する。
次に突起電極15を形成した半導体装置11と、基板16に
配置した接続電極17との接続方法を、第５図を用いて説
明する。
第５図に示すように、半導体装置11の突起電極15の先
端部に、エポキシ系の接着剤に導電粒19を混入した導電
性接着剤18をディップ法や印刷法で塗布する。
その後、双眼顕微鏡を用いて半導体装置11と基板16と
の位置合わせを行なって、ガラスからなる基板16に形成
した接続電極17と突起電極15とを接続する。
接続電極17は、酸化インジウムスズ（以下ITOと記載
する）などの透明導電膜で構成する。
さらに熱処理を行ない導電性接着剤18を硬化させ、導
電性接着剤18の溶剤成分を蒸発させる。
このことにより、導電粒19と突起電極15、導電粒19と
接着電極17、導電粒19どうしを導通させ、良好な電気的
接続が得られる。
またさらに、導電性接着剤18の体積収縮による、半導
体装置11と基板16との間の引っ張り応力によって、接続
を安定化させる接着力が発生し、電気的接続性も向上す
る。
その後、半導体装置11と基板16とのすき間にエポキシ
系などの有機系材料からなる封止樹脂20を流し込み、熱
処理を行ない封止樹脂20を硬化させる。
本発明が解決しようとする課題を図面に基づいて説明
する。第１図はガラス基板上の接続電極17と硬化後の導
電性接着剤18とを上面から見た平面図である。
液晶表示装置の表示密度を高めるためには、接続電極
17の第１図に示す左右方向のピッチ寸法を小さくするこ
とが必要である。従来の接続電極17間は300μｍ程度の
ピッチ寸法であるが、150μｍのピッチ寸法や100μｍの
ピッチ寸法が検討されている。
この接続電極17のピッチ寸法に合わせ、半導体装置の
突起電極の直径も小さくし、さらに突起電極に形成する
導電性接着剤18の大きさを小さくする。
しかしながら、前述のように印刷法で突起電極上に導
電性接着剤を形成するとき、突起電極の高さのバラツキ
や、半導体装置や印刷装置の平坦度のバラツキの影響を
受け、部分的に導電性接着剤の形成量が増加し、それに
より導電性接着剤の大きさが大きくなってしまう箇所が
発生する。
したがって、高密度実装を行なおうとすると、第１図
の矢印23に示す導電性接着剤と導電性接着剤との間のシ
ョートや、第１図の矢印24に示す導電性接着剤と接続電
極との間のショートが発生し、接続歩留りの低下をまね
き、接続電極17の高密度化がむずかしい。
この課題を解決するため、本発明の目的は、接続ピッ
チ寸法が150μｍ以下の高密度接続でも導電性接着剤や
ハンダによる接続電極間のショートの発生が無く、高接
続歩留りが得られる接続構造を有する半導体装置を提供
することにある。
発明の開示 上記目的を達成するために、本発明の半導体装置は下
記の構成を採用する。
本発明の半導体装置は、複数個の接続電極を有する基
板と、突起電極を有する半導体装置と、接続電極と突起
電極とを接続する導電性接着剤と、基板の接続電極間に
設けられる流れ防止材とを有することを特徴とする。
本発明の半導体装置は、複数個の接続電極を有する基
板と、ハンダからなる突起電極を有する半導体装置と、
基板の接続電極間に設けられる流れ防止材を有すること
を特徴とする。
本発明は、基板上に配置した接続電極間に、導電性接
着剤やハンダの流れ防止材を設ける。このことにより、
導電性接着剤やハンダによる接続電極間のショートを防
ぎ、半導体装置に設けた突起電極と基板に配置した接続
電極の高接続歩留りを得る。
導電性接着剤を用いて接続する場合は、半導体装置上
に金または銅の突起電極が形成され、基板上の接続電極
はITOなどの透明導電膜で構成される。
ハンダを用いる場合は、半導体装置の突起電極はハン
ダメッキで形成され、基板上の接続電極は、金またはハ
ンダメッキを行なった銅などの金属配線で構成される。
流れ防止材としては、有機または無機の絶縁材料をパ
ターニングして使用することもできるし、接続電極と同
一材料で形成しても効果が得られる。
半導体装置と基板の間に形成された導電性接着剤は、
熱硬化の際、一度粘度が低下し、基板界面で周辺に広が
ってから硬化する。
その際、基板上にわずかでも突起部があると、導電性
接着剤の広がりが抑制される。この突起部として、0.1
μｍ〜数μｍ程度の厚さの流れ防止材を接続電極間に設
置することで、導電性接着剤の広がりが抑制され、接続
電極間のショートを防止することができる。
ハンダ接続においても、溶融してハンダの周辺への広
がりを、流れ防止材によって抑制することにより、接続
電極間のショートを防止することができる。
図面の簡単な説明 第１図は従来例における半導体装置の実装構造を示す
平面図であり、 第２図は本発明の半導体装置の第１具体例としての実
装構造を示す平面図であり、 第３図は本発明の半導体装置の第２具体例としての実
装構造を示す平面図であり、 第４図は本発明と従来例に置ける半導体装置に設けた
突起電極を示す断面図であり、 第５図は本発明と従来例における半導体装置と基板と
の実装構造を示す断面図であり、そして 第６図は本発明における基板の接続電極と流れ防止材
を示す断面図である。
発明を実施するための最良の形態 以下、本発明の半導体装置における幾つかの好ましい
具体例を添付の図面にしたがって説明する。
実施例1: 第２図は本発明の第１の実施例における導電性接着剤
を用いた半導体装置の第１具体例としての接続構造を示
す平面図であり、ガラスからなる基板上の接続電極17と
硬化後の導線性接着剤18とを上面から見た平面図であ
る。
第２図に示すように、接続電極17は厚さ0.25μｍのIT
Oで形成され、第２図における接続電極17の左右方向の
ピッチ寸法は150μｍで、接続電極17の大きさは100μｍ
角、接続電極17と接続電極17との隙間寸法は50μｍであ
る。
基板上の接続電極17の間に、感光性有機絶縁性材料で
あるフォトレジストを用いて、厚さ１μｍで幅10μｍの
流れ防止材21を形成してある。
本実施例では、第２図における、接続電極17の左右方
向のピッチ寸法が150μｍ、上下方向のピッチ寸法が200
μｍのため、接続電極17の左右方向にのみ流れ防止材21
を形成するが、上下方向のピッチ寸法も短い場合は、接
続電極17の上下左右に流れ防止材21を形成することが好
ましい。
ほとんどの導電性接着剤18は、接続電極17寸法に近い
大きさの直径100〜120μｍの円形に形成されるが、矢印
25で示す導電性接着剤の形成量が多い部分は、導電性接
着剤18は大きくなってしまう。
しかし、流れ防止材21で第２図における右方向への導
電性接着剤18の広がりが抑制される。このために、導電
性接着剤18と隣接する接続電極17とのショート発生を防
止することができる。
またさらに、第２図の矢印26に示すように、半導体装
置と基板の位置ズレを起こし、導電性接着剤18と接続電
極17の位置が多少ずれた場合でも、矢印26で示す導電性
接着剤18の形成量の多少多い部分が、流れ防止材21で広
がりを抑制することができる。
この結果、隣接する接続電極17とのショート発生を防
ぎ、接続電極17のピッチ寸法が150μｍ程度の高密度配
置でも高接続歩留りで接続することができる。
第２図に示す実施例１による半導体装置の構造を得る
ための製造方法を、図面を用いて説明する。第４図は本
発明で用いる突起電極を形成した半導体装置を示す断面
図である。
第４図に示すように、半導体装置11の素子形成面に設
けたアルミニウムからなる接続パッド12を含む全面に保
護膜13を形成する。この保護膜13は、一般的にリンを含
有したシリコン酸化膜、あるいは窒化シリコン膜などの
無機絶縁膜や、ポリイミド樹脂などの有機絶縁膜や、こ
れらの積層構造を用いる。この保護膜13の膜厚１〜５μ
ｍである。
その後、所定のマスクを用いて露光、現像処理を行な
うフォトリソグラフィーと、エッチングとにより接続パ
ッド12が露出するように保護膜13を開口させる。
さらに半導体装置11の全面にアルミニウム、クロム、
銅、ニッケル、チタンなどの金属多層膜を、共通電極膜
14として、それぞれ0.1〜10μｍの厚さでスパッタリン
グ法や真空蒸着法などの方法で形成する。
つぎに半導体装置11の上に形成した共通電極膜14の全
面に、感光性樹脂からなるメッキレジスト（図示せず）
を厚さ１〜10μｍ塗布し、その後所定のマスクを用いて
露光現象処理を行なうフォトリソグラフィーによって、
接続パッド12上に開口部を有するメッキレジストが設け
られる。
その後、銅や金（Au）などの金属からなる突起電極15
がメッキ法にて形成される。
さらにその後、不要になったメッキレジストが除去さ
れ、突起電極15をエッチングのマスクとして不要な共通
電極膜が除去され、突起電極15の下部にのみ共通電極膜
14を残すように形成される。
次に本発明で用いる基板に形成する接続電極と流れ防
止材との形成方法を、第６図を用いて説明する。第６図
は、基板16の半導体装置接続部分を示す断面図である。
第６図に示すように、ガラスからなる基板16の接続面
の全面に、ITOなどの透明導電膜をスパッタリング法や
真空蒸着法によって厚さ0.1〜１μｍ形成する。
つぎに感光性樹脂からなるレジスト（図示せず）を厚
さ１〜10μｍ塗布法により形成し、半導体装置の突起電
極に対応したマスクを用いて露光現像処理を行なうフォ
トリソグラフィーと透明導電膜のエッチングとによって
接続電極17を形成する。その後不要になったレジストを
除去する。
次に、流れ防止材21として有機絶縁性材料であるポジ
型のフォトレジストを全面に回転塗布法やロールコータ
ーで形成し、80〜100℃の温度で仮乾燥する。
さらに露光・現像処理を行ない150〜200℃の温度で１
時間程度焼成し、厚さ１〜数μｍの流れ防止材21を形成
する。
流れ防止材21の幅寸法は、接続電極17のピッチ寸法に
よって調整し、５〜20μｍが好ましい。
実施例１では、流れ防止材21の材質として、有機絶縁
性材料のフォトレジストを用いたが、感光性アクリル樹
脂や、感光性ゼラチン、感光性カゼインなども使用可能
である。
またさらに、製造工程数は増加するが、流れ防止材21
としては、エポキシ系樹脂やアクリル系樹脂の有機絶縁
性材料や、酸化シリコンや窒化シリコンなどの無機絶縁
性材料を全面に形成後、フォトエッチング工程を用いて
流れ防止材21を形成することもできる。
次に本発明における半導体装置と基板との接続方法
を、第５図を用いて説明する。第５図は半導体装置と基
板との実装方法を示す断面図である。
第５図に示すように、半導体装置11の突起電極15の先
端部に、導電性接着剤18をディップ法や印刷法で形成す
る。
その後、双眼顕微鏡を用いてガラスからなる基板16に
配置した接続電極17と、半導体装置11に設けた突起電極
15とを位置合わせする。
そして半導体装置11を加圧して、基板16に仮接続した
状態で導電性接着剤18を、100〜200℃の温度で硬化させ
る。
最後に、半導体装置11と基板16との間にエポキシ系、
ゴム系などの有機材料からなる封止樹脂20を注入し、10
0〜150℃の温度で硬化させ、高密度実装の半導体装置が
完成する。
実施例2: 第３図は本発明の第２の実施例における導電性接着剤
を用いた半導体装置の第２具体例としての接続構造を示
す平面図であり、ガラスからなる基板上の接続電極17と
硬化後の導電性接着剤18とを上面から見た平面図であ
る。
第３図に示すように、接続電極17は厚さ0.2μｍのITO
で形成され、第３図における左右方向における接続電極
17のピッチ寸法は150μｍで、接続電極17の大きさは100
μｍ角、接続電極17と接続電極17との間の隙間寸法は50
μｍである。
接続電極17間に、この接続電極17と同一材料であるIT
Oで形成した２本一組の流れ防止材22を配置する。
この流れ防止材22は、１本の幅寸法が５μｍ、２本の
流れ防止材22の間隔寸法が５μｍで２本形成してある。
第２図に示す実施例１のように、１本の流れ防止材で
もよいが、ITOは導電性を有するため、万が一、すべて
の導電性接着剤18の形成量が増え、すべての導電性接着
剤18の大きさが大きくなった場合、逆に接続電極17間シ
ョートが増加するために、中央に間隙を開けて、２本１
組としてある。
したがって、導電性接着剤18が両側から広がっても、
それぞれの流れ防止材22で導電性接着剤18の広がりが止
まり、接続電極17間ショートの発生を防止することがで
きる。
次に実施例２における基板の製造方法を、第３図を用
いて説明する。
第３図に示すように、ガラスからなる基板上に、ITO
などの透明導電膜をスパッタリング法や真空蒸着法を用
いて全面に形成する。その後フォトエッチング処理によ
り、中央部で絶縁した２本１組の流れ防止材22と接続電
極17とを形成する。
この接続電極17の形成工程で、接続電極17形成用フォ
トマスクに流れ防止材22のパターンを形成しておくこと
で、同時に２本１組の流れ防止材22も、透明導電膜を用
いて形成することができる。
このため、製造工程は通常と変わらず、製造コストへ
の影響は全くない。
実施例２で用いるITOは、低抵抗タイプであるため、
厚さは0.25μｍ程であるが、導電性接着剤18の広がり抑
制硬化が確認され、矢印25で示す導電性接着剤18の形成
量が多かった部分は、流れ防止材22で右方向への広がり
が抑制され、導電性接着剤18と隣接する接続電極17との
ショート発生を防止することができる。
またさらに、半導体装置と基板との位置ズレを起こ
し、導電性接着剤18と接続電極17が多少ズレた場合で
も、矢印26で示す導電性接着剤の多少形成量の多い部分
の広がりが流れ防止材22で抑制され、隣接する接続電極
17とのショートを防ぎ、接続電極17ピッチ寸法150μｍ
の高密度実装でも、高接続歩留りで接続することができ
る。
この実施例２では、接続電極17のピッチ寸法が150μ
ｍであるが、ピッチ寸法100μｍの高密度実装も、接続
電極17の大きさを50〜60μｍ、流れ防止材22の大きさを
５〜10μｍとすることで、接続可能である。
さらにまた、接続電極17のピッチ寸法が300μｍ以上
の中密度実装でも、接続歩留り改善の効果は大きい。
以上説明した実施例１と実施例２では、半導体装置の
突起電極と、ガラスからなる基板に配した接続電極との
接続を、導電性接着剤を用いて行なったが、半導体装置
に設けたハンダからなる突起電極と、プリント基板やフ
レキシブルプリント基板に配した接続電極との接続を、
ハンダ溶融により行なう場合においても、ハンダの流れ
防止材を設けて接続安定性をはかることが可能である。
この場合、半導体装置上の接続パッド上には、ハンダ
メッキを用いて突起電極を形成する。
基板上の接続電極は、銅配線上に金またはハンダメッ
キを施したものが好ましく、ハンダの流れ防止材も、接
続電極と同一の材質である銅で形成し、実施例２のよう
に中央に隙間を設けた２本１組の形状であることが好ま
しい。
あるいはまた、プリント基板やフレキシブルプリント
基板の表面の絶縁コートに用いる感光性有機絶縁性材料
で、ハンダの流れ防止材を形成することも可能である。
以上の説明で明らかなように、本発明による半導体装
置の接続構造では、導電性接着剤やハンダによる、隣接
する接続電極間のショートが防止できるため、接続電極
ピッチ寸法150μｍ以下の高密度接続が可能になり、か
つ接続歩留りが改善される。さらに、従来は接続電極上
の薄い絶縁被膜により、導電性接着剤やハンダが重なる
ように形成されていても、隣接する接続電極間は安全に
ショートせず、不良と検出されず良品として出荷された
製品が、駆動中に絶縁被膜が破れることによってショー
トが発生する場合があったが、本発明による半導体装置
の接続構造では、導電性接着剤やハンダの接続電極上へ
の重なりが発生しないため、長期間の接続安定性も改善
されるという効果も有する。

Claims (9)

    (57)【特許請求の範囲】
  1. 【請求項１】（補正後）複数個の接続電極を有する基板
    と、突起電極を有する半導体装置と、接続電極と突起電
    極とを接続する導電性接着剤と、接続電極と同一材料で
    基板の接続電極間に設けられる流れ防止材とを有するこ
    とを特徴とする半導体装置。
  2. 【請求項２】（補正後）複数個の接続電極を有する基板
    と、突起電極を有する半導体装置と、接続電極と突起電
    極とを接続する導電性接着剤と、有機または無機の絶縁
    性材料で基板の接続電極間に設けられる流れ防止材とを
    有することを特徴とする半導体装置。
  3. 【請求項３】（削除）
  4. 【請求項４】（削除）
  5. 【請求項５】（補正後）前記接続電極の各々が透明電極
    膜で形成されていることを特徴とする請求項１および２
    のいずれか一方に記載の半導体装置。
  6. 【請求項６】（削除）
  7. 【請求項７】（補正後）前記流れ防止材が各接続電極間
    に１本配置されていることを特徴とする請求項２に記載
    の半導体装置。
  8. 【請求項８】（補正後）前記流れ防止材が各接続電極間
    に２本一組で配置されていることを特徴とする請求項１
    に記載の半導体装置。
  9. 【請求項９】（補正後）前記流れ防止材料が、感光性ア
    クリル樹脂、感光性ゼラチン、感光性カゼインから成る
    グループから選ばれる１つの感光性有機絶縁材料である
    ことを特徴とする請求項２に記載の半導体装置。
JP06522972A 1993-04-08 1994-04-07 半導体装置 Expired - Fee Related JP3083845B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2351593 1993-04-08
JP5-23515 1993-04-08
PCT/JP1994/000586 WO1994024699A1 (en) 1993-04-08 1994-04-07 Semiconductor device

Publications (1)

Publication Number Publication Date
JP3083845B2 true JP3083845B2 (ja) 2000-09-04

Family

ID=12112593

Family Applications (1)

Application Number Title Priority Date Filing Date
JP06522972A Expired - Fee Related JP3083845B2 (ja) 1993-04-08 1994-04-07 半導体装置

Country Status (4)

Country Link
US (1) US5525838A (ja)
EP (1) EP0645807B1 (ja)
JP (1) JP3083845B2 (ja)
WO (1) WO1994024699A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5767580A (en) * 1993-04-30 1998-06-16 Lsi Logic Corporation Systems having shaped, self-aligning micro-bump structures
GB9415108D0 (en) * 1994-07-27 1994-09-14 Smiths Industries Plc Electronic assemblies and methods of treatment
US5539153A (en) * 1994-08-08 1996-07-23 Hewlett-Packard Company Method of bumping substrates by contained paste deposition
DE19548046C2 (de) * 1995-12-21 1998-01-15 Siemens Matsushita Components Verfahren zur Herstellung von für eine Flip-Chip-Montage geeigneten Kontakten von elektrischen Bauelementen
DE19639934A1 (de) * 1996-09-27 1998-04-09 Siemens Ag Verfahren zur Flipchip-Kontaktierung eines Halbleiterchips mit geringer Anschlußzahl
US6376051B1 (en) * 1999-03-10 2002-04-23 Matsushita Electric Industrial Co., Ltd. Mounting structure for an electronic component and method for producing the same
US7358618B2 (en) * 2002-07-15 2008-04-15 Rohm Co., Ltd. Semiconductor device and manufacturing method thereof
JP2007300488A (ja) * 2006-05-01 2007-11-15 Alps Electric Co Ltd カメラモジュール
US11139282B2 (en) * 2018-07-26 2021-10-05 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package structure and method for manufacturing the same
USD926053S1 (en) * 2019-11-27 2021-07-27 Joojoomee Inc. Watch

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4967313A (en) 1988-07-15 1990-10-30 Contraves Ag Electronic circuit and method of production thereof

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4859808A (en) * 1988-06-28 1989-08-22 Delco Electronics Corporation Electrical conductor having unique solder dam configuration
US5074947A (en) * 1989-12-18 1991-12-24 Epoxy Technology, Inc. Flip chip technology using electrically conductive polymers and dielectrics
JPH0437146A (ja) * 1990-06-01 1992-02-07 Oki Electric Ind Co Ltd 液晶表示装置の半導体チップの実装方法
JPH0499537U (ja) * 1991-01-23 1992-08-27
JPH04273464A (ja) * 1991-02-28 1992-09-29 Furukawa Electric Co Ltd:The 半導体チップのマウント方法
JP3215424B2 (ja) * 1992-03-24 2001-10-09 ユニシス・コーポレイション 微細自己整合特性を有する集積回路モジュール

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4967313A (en) 1988-07-15 1990-10-30 Contraves Ag Electronic circuit and method of production thereof

Also Published As

Publication number Publication date
EP0645807A4 (en) 1997-10-08
US5525838A (en) 1996-06-11
WO1994024699A1 (en) 1994-10-27
EP0645807A1 (en) 1995-03-29
EP0645807B1 (en) 2003-06-25

Similar Documents

Publication Publication Date Title
JPH0273648A (ja) 電子回路及びその製造方法
JPH03131089A (ja) 回路基板の接続方法
US8269354B2 (en) Semiconductor package substrate structure and manufacturing method thereof
JP3083845B2 (ja) 半導体装置
US5814879A (en) Tape carrier device having an adhesive resin overcoat and a polyimide resin-based overcoat
JP3178417B2 (ja) 半導体キャリアおよびその製造方法
JPH02251145A (ja) 突起電極形成方法
JP3340779B2 (ja) 半導体装置
JPH0982759A (ja) 突起電極を有する基板の接続方法
JP3227777B2 (ja) 回路基板の接続方法
JPH11297751A (ja) 半導体装置
JPH10144727A (ja) 半導体素子の実装方法および半導体素子を実装した電子装置
JP2661382B2 (ja) Ｌｓｉチップの接続方法
JPH0766207A (ja) 表面実装型電子部品及びその製造方法並びに半田付け方法
JP2581572Y2 (ja) 液晶表示装置
JPH06302649A (ja) 半導体装置の接続方法
JP2597809B2 (ja) 半導体装置の製造方法
KR0186208B1 (ko) 실장공정에 있어서의 범프구조 및 이의 제조방법
JP2965708B2 (ja) 接続端子の製造方法
JP2001284387A (ja) 半導体装置とその製造方法ならびに半導体装置の実装構造
JP2594874Y2 (ja) 液晶表示装置
JPH0256943A (ja) 回路基板への電子回路素子の接続方法、接続構造およびそれを用いる表示装置の製造方法
JPH0736137U (ja) 液晶表示装置
JPH08288336A (ja) 半導体装置
JP2000357710A (ja) 半導体装置の実装構造および実装方法

Legal Events

Date Code Title Description
S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100630

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120630

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130630

Year of fee payment: 13

LAPS Cancellation because of no payment of annual fees