JP3340779B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP3340779B2 JP3340779B2 JP2600693A JP2600693A JP3340779B2 JP 3340779 B2 JP3340779 B2 JP 3340779B2 JP 2600693 A JP2600693 A JP 2600693A JP 2600693 A JP2600693 A JP 2600693A JP 3340779 B2 JP3340779 B2 JP 3340779B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- electrode
- connection
- output
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01024—Chromium [Cr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01049—Indium [In]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Liquid Crystal (AREA)
- Wire Bonding (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体装置と基板との接
続を行う構造に関するもので、液晶表示装置への駆動半
導体装置の実装や、エレクトロルミネセンス（ＥＬ）表
示装置への駆動半導体装置の実装や、発光ダイオード
（ＬＥＤ）シャッタ−への駆動半導体装置の実装に適用
される。
続を行う構造に関するもので、液晶表示装置への駆動半
導体装置の実装や、エレクトロルミネセンス（ＥＬ）表
示装置への駆動半導体装置の実装や、発光ダイオード
（ＬＥＤ）シャッタ−への駆動半導体装置の実装に適用
される。
【０００２】
【従来の技術】液晶表示装置への半導体装置の実装手段
としては、プリント印刷基板の上に半導体装置を実装
し、ガラスからなる液晶基板との間をフレキシブル印刷
基板（以下ＦＰＣと称す）を用いて接続する方法や、ヒ
−トシ−ルを用いて接続する方法（以下ＣＯＢと称す）
や、ＦＰＣ上に半導体装置を実装し、ＦＰＣと液晶基板
とを接続する方法（以下ＣＯＦと称す）や、あるいは直
接液晶基板に半導体装置を実装する、いわゆるチップオ
ングラス（以下ＣＯＧと称す）法が挙げられる。
としては、プリント印刷基板の上に半導体装置を実装
し、ガラスからなる液晶基板との間をフレキシブル印刷
基板（以下ＦＰＣと称す）を用いて接続する方法や、ヒ
−トシ−ルを用いて接続する方法（以下ＣＯＢと称す）
や、ＦＰＣ上に半導体装置を実装し、ＦＰＣと液晶基板
とを接続する方法（以下ＣＯＦと称す）や、あるいは直
接液晶基板に半導体装置を実装する、いわゆるチップオ
ングラス（以下ＣＯＧと称す）法が挙げられる。
【０００３】ＣＯＢ法においては、半導体装置の実装工
程の他に、ＦＰＣ−液晶基板間接続とＦＰＣ−プリント
印刷基板間接続との２工程が必要である。このため、Ｆ
ＰＣ−液晶基板間接続のみで実装を行うことが可能なＣ
ＯＦ方式が、主流になりつつある。
程の他に、ＦＰＣ−液晶基板間接続とＦＰＣ−プリント
印刷基板間接続との２工程が必要である。このため、Ｆ
ＰＣ−液晶基板間接続のみで実装を行うことが可能なＣ
ＯＦ方式が、主流になりつつある。
【０００４】しかしながら、ＣＯＦ方式を用いた接続に
おいても、ＦＰＣ−液晶基板間の接続ピッチは１００μ
ｍ程度までで、それ以下の接続ピッチが必要な場合は、
半導体装置全面実装が可能なＣＯＧ法が用いられる。
おいても、ＦＰＣ−液晶基板間の接続ピッチは１００μ
ｍ程度までで、それ以下の接続ピッチが必要な場合は、
半導体装置全面実装が可能なＣＯＧ法が用いられる。
【０００５】以下、図４と図５を用いて、半導体装置を
直接基板上に実装する前述のＣＯＧ法を説明する。図４
は半導体装置に設ける突起電極を示す断面図であり、図
５はＣＯＧ法を用いて接続する半導体装置と基板との実
装構造を示す断面図である。
直接基板上に実装する前述のＣＯＧ法を説明する。図４
は半導体装置に設ける突起電極を示す断面図であり、図
５はＣＯＧ法を用いて接続する半導体装置と基板との実
装構造を示す断面図である。
【０００６】図４に示すように、半導体装置１１の素子
形成面に設けたアルミニウムからなる接続パッド１２を
開口露出するように保護膜１３を形成する。さらに接続
パッド１２の上に、この接続パッド１２との接着、拡散
防止のため共通電極膜１４を形成する。
形成面に設けたアルミニウムからなる接続パッド１２を
開口露出するように保護膜１３を形成する。さらに接続
パッド１２の上に、この接続パッド１２との接着、拡散
防止のため共通電極膜１４を形成する。
【０００７】さらに突起電極１５を、メッキ法や真空蒸
着法で銅や金などの金属を用いて形成する。この突起電
極１５は、実装密度を向上させるため半導体素子形成領
域上にも形成する。
着法で銅や金などの金属を用いて形成する。この突起電
極１５は、実装密度を向上させるため半導体素子形成領
域上にも形成する。
【０００８】つぎに突起電極１５を形成した半導体装置
１１と、基板１６に配置した接続電極１７との接続方法
を、図５を用いて説明する。
１１と、基板１６に配置した接続電極１７との接続方法
を、図５を用いて説明する。
【０００９】図５に示すように、半導体装置１１の突起
電極１５の先端部に、エポキシ系の接着剤に導電粒を混
入した導電性接着剤１８をディップ法や印刷法で塗布す
る。
電極１５の先端部に、エポキシ系の接着剤に導電粒を混
入した導電性接着剤１８をディップ法や印刷法で塗布す
る。
【００１０】その後、双眼顕微鏡を用いて、半導体装置
１１と基板１６との位置合わせを行い、ガラスからなる
基板１６に配置した接続電極１７と突起電極１５とを接
続する。
１１と基板１６との位置合わせを行い、ガラスからなる
基板１６に配置した接続電極１７と突起電極１５とを接
続する。
【００１１】接続電極１７は酸化インジウムスズ（以下
ＩＴＯと称す）などの透明導電膜で構成する。
ＩＴＯと称す）などの透明導電膜で構成する。
【００１２】さらに熱処理を行い導電性接着剤１８を硬
化させ、導電性接着剤１８の溶剤成分を蒸発させる。こ
のことにより、導電粒１９と突起電極１５、導電粒１９
と接続電極１７、および導電粒１９どうしで良好な電気
的接続が得られる。
化させ、導電性接着剤１８の溶剤成分を蒸発させる。こ
のことにより、導電粒１９と突起電極１５、導電粒１９
と接続電極１７、および導電粒１９どうしで良好な電気
的接続が得られる。
【００１３】また、導電性接着剤１８の体積収縮によ
る、半導体装置１１と基板１６の間の引っ張り応力によ
って接続を安定化させる接着力が発生し、電気的接続性
も向上する。
る、半導体装置１１と基板１６の間の引っ張り応力によ
って接続を安定化させる接着力が発生し、電気的接続性
も向上する。
【００１４】その後、半導体装置１１と基板１６のすき
間にエポキシ系などの有機系材料からなる封止樹脂２０
を流し込み、熱処理を行い封止樹脂２０を硬化させる。
間にエポキシ系などの有機系材料からなる封止樹脂２０
を流し込み、熱処理を行い封止樹脂２０を硬化させる。
【００１５】
【発明が解決しようとする課題】発明が解決しようとす
る課題を、図３を用いて説明する。図３は、基板１６上
に半導体装置１１とＦＰＣ１とを、ＣＯＧ法を用いて接
続した状態を横から見た断面図である。
る課題を、図３を用いて説明する。図３は、基板１６上
に半導体装置１１とＦＰＣ１とを、ＣＯＧ法を用いて接
続した状態を横から見た断面図である。
【００１６】半導体装置１１には、通常１００〜４００
個の接続パッドが設けられるが、そのうち、１０〜２０
個が入力信号と入力電源用で、残りが出力信号用であ
る。
個の接続パッドが設けられるが、そのうち、１０〜２０
個が入力信号と入力電源用で、残りが出力信号用であ
る。
【００１７】出力信号用の出力接続パッド上に設けられ
た出力突起電極１０は、基板１６に設けられた出力接続
電極７と導電性接着剤１８とを介して接続されている
が、同時に、入力信号や入力電源用の入力接続パッド上
に設けた入力突起電極３も、基板１６上の入力接続電極
２１と接続される。
た出力突起電極１０は、基板１６に設けられた出力接続
電極７と導電性接着剤１８とを介して接続されている
が、同時に、入力信号や入力電源用の入力接続パッド上
に設けた入力突起電極３も、基板１６上の入力接続電極
２１と接続される。
【００１８】ＦＰＣ１を、熱可塑性樹脂シ−トや熱硬化
性樹脂シ−トに導電粒を混入した異方導電性シ−ト６を
用いて、入力接続電極２１の外周部にあたるＦＰＣ接続
部と接続する。
性樹脂シ−トに導電粒を混入した異方導電性シ−ト６を
用いて、入力接続電極２１の外周部にあたるＦＰＣ接続
部と接続する。
【００１９】ＦＰＣ１上に配線された金属配線２の抵抗
値は１オ−ム以下と小さいが、入力接続電極２１は抵抗
の高いＩＴＯで形成されているので、入力抵抗が１００
オ−ム以上になってしまう。
値は１オ−ム以下と小さいが、入力接続電極２１は抵抗
の高いＩＴＯで形成されているので、入力抵抗が１００
オ−ム以上になってしまう。
【００２０】したがって、半導体装置１１へ入力する電
源電圧が安定せず、表示画像により電源電圧が変動し、
表示パタ−ン以外の表示が影響を受ける、いわゆるクロ
スト−ク現象が発生しやすくなってしまう。
源電圧が安定せず、表示画像により電源電圧が変動し、
表示パタ−ン以外の表示が影響を受ける、いわゆるクロ
スト−ク現象が発生しやすくなってしまう。
【００２１】この課題を解決するため、本発明の目的
は、高密度実装が可能なＣＯＧ法での入力接続抵抗を数
オ−ム以下に小さくし、クロスト−ク現象を抑えること
ができる半導体装置の接続構造を提供することにある。
は、高密度実装が可能なＣＯＧ法での入力接続抵抗を数
オ−ム以下に小さくし、クロスト−ク現象を抑えること
ができる半導体装置の接続構造を提供することにある。
【００２２】
【課題を解決するための手段】上記目的を達成するため
に、本発明の半導体装置は、下記記載の構成を採用す
る。
に、本発明の半導体装置は、下記記載の構成を採用す
る。
【００２３】本発明の半導体装置は、金属配線を有する
フレキシブル印刷基板と、入力突起電極と出力突起電極
とを有する半導体装置と、出力接続電極を有する基板
と、出力突起電極と出力接続電極とを接続する導電性接
着剤と、フレキシブル印刷基板と半導体装置とを固定す
る接着剤と、入力突起電極と金属配線とを接続する金属
細線とを備えることを特徴とする。
フレキシブル印刷基板と、入力突起電極と出力突起電極
とを有する半導体装置と、出力接続電極を有する基板
と、出力突起電極と出力接続電極とを接続する導電性接
着剤と、フレキシブル印刷基板と半導体装置とを固定す
る接着剤と、入力突起電極と金属配線とを接続する金属
細線とを備えることを特徴とする。
【００２４】本発明の半導体装置は、金属配線を有する
フレキシブル印刷基板と、入力接続パッドと出力接続パ
ッド上の出力突起電極とを有する半導体装置と、出力接
続電極を有する基板と、出力突起電極と出力接続電極と
を接続する導電性接着剤と、フレキシブル印刷基板と半
導体装置とを固定する接着剤と、入力突起電極と金属配
線とを接続する金属細線とを備えることを特徴とする。
フレキシブル印刷基板と、入力接続パッドと出力接続パ
ッド上の出力突起電極とを有する半導体装置と、出力接
続電極を有する基板と、出力突起電極と出力接続電極と
を接続する導電性接着剤と、フレキシブル印刷基板と半
導体装置とを固定する接着剤と、入力突起電極と金属配
線とを接続する金属細線とを備えることを特徴とする。
【００２５】本発明の半導体装置は、金属配線を有する
フレキシブル印刷基板と、入力突起電極と出力突起電極
とを有する半導体装置と、出力接続電極を有する基板
と、出力突起電極と出力接続電極とを接続する導電性接
着剤と、入力突起電極と金属配線とを接続する異方導電
性シ−トとを備えることを特徴とする。
フレキシブル印刷基板と、入力突起電極と出力突起電極
とを有する半導体装置と、出力接続電極を有する基板
と、出力突起電極と出力接続電極とを接続する導電性接
着剤と、入力突起電極と金属配線とを接続する異方導電
性シ−トとを備えることを特徴とする。
【００２６】本発明の半導体装置は、金属配線を有する
フレキシブル印刷基板と、入力突起電極と出力突起電極
とを有する半導体装置と、出力接続電極を有する基板
と、出力突起電極と出力接続電極とを接続する導電性接
着剤を備え、入力突起電極と金属配線との接続は金属共
晶を用いて行うことを特徴とする。
フレキシブル印刷基板と、入力突起電極と出力突起電極
とを有する半導体装置と、出力接続電極を有する基板
と、出力突起電極と出力接続電極とを接続する導電性接
着剤を備え、入力突起電極と金属配線との接続は金属共
晶を用いて行うことを特徴とする。
【００２７】
【作用】本発明は、半導体装置の出力接続パッド上の出
力突起電極を直接、基板上に配置した出力接続電極と接
続し、半導体装置の入力接続パッドまたは入力突起電極
をワイヤ−ボンディング法により形成する金属細線や、
異方導電性シ−トや、金属同士の金属共晶を用いてフレ
キシブル印刷基板上の金属配線と接続する構造を採用す
る。この結果、半導体装置への入力接続抵抗を小さく
し、入力する電源電圧を安定化することで、クロスト−
ク現象を抑えることができる。
力突起電極を直接、基板上に配置した出力接続電極と接
続し、半導体装置の入力接続パッドまたは入力突起電極
をワイヤ−ボンディング法により形成する金属細線や、
異方導電性シ−トや、金属同士の金属共晶を用いてフレ
キシブル印刷基板上の金属配線と接続する構造を採用す
る。この結果、半導体装置への入力接続抵抗を小さく
し、入力する電源電圧を安定化することで、クロスト−
ク現象を抑えることができる。
【００２８】また、出力突起電極と基板上の出力接続電
極との接続に、導電性接着剤や、異方導電性シ−トや、
異方導電性接着剤や、光硬化性接着剤を用いることで、
高密度の出力接続電極と接続できる。
極との接続に、導電性接着剤や、異方導電性シ−トや、
異方導電性接着剤や、光硬化性接着剤を用いることで、
高密度の出力接続電極と接続できる。
【００２９】ＣＯＧ法では、半導体装置への入力抵抗と
しては、半導体装置の入力接続パッド−基板の入力接続
電極間の接続抵抗と、入力接続電極の入力突起電極接続
部−ＦＰＣ接続部までの配線抵抗と、入力接続電極のＦ
ＰＣ接続部−ＦＰＣの金属配線間の接続抵抗との、加算
された抵抗値となる。
しては、半導体装置の入力接続パッド−基板の入力接続
電極間の接続抵抗と、入力接続電極の入力突起電極接続
部−ＦＰＣ接続部までの配線抵抗と、入力接続電極のＦ
ＰＣ接続部−ＦＰＣの金属配線間の接続抵抗との、加算
された抵抗値となる。
【００３０】半導体装置の入力接続パッド−基板の入力
接続電極間の接続抵抗と、ＦＰＣ接続部−ＦＰＣの金属
配線との間の接続抵抗とは、通常数オ−ム以下にするこ
とができる。
接続電極間の接続抵抗と、ＦＰＣ接続部−ＦＰＣの金属
配線との間の接続抵抗とは、通常数オ−ム以下にするこ
とができる。
【００３１】しかしながら、入力接続電極の入力突起電
極接続部−ＦＰＣ接続部間の配線抵抗は、透明導電膜の
ように比抵抗が大きな材料を使用する場合、数十〜数百
オ−ムと大きな抵抗値となり、入力抵抗も大きくなって
しまう。
極接続部−ＦＰＣ接続部間の配線抵抗は、透明導電膜の
ように比抵抗が大きな材料を使用する場合、数十〜数百
オ−ムと大きな抵抗値となり、入力抵抗も大きくなって
しまう。
【００３２】そこで、半導体装置の入力接続パッドとＦ
ＰＣの金属配線間を、金属細線や異方導電性シ−トなど
の、比抵抗の小さい材料で接続することで、入力抵抗を
数オ−ム以下に下げることができる。
ＰＣの金属配線間を、金属細線や異方導電性シ−トなど
の、比抵抗の小さい材料で接続することで、入力抵抗を
数オ−ム以下に下げることができる。
【００３３】さらに、クロスト−ク現象はいくつかの要
因によって発生するが、その一因として、液晶パネルの
走査電極電圧の変動が挙げられる。
因によって発生するが、その一因として、液晶パネルの
走査電極電圧の変動が挙げられる。
【００３４】単純マトリクス液晶パネルは、１ライン毎
に選択してゆく走査電極と、デ−タ信号を印加する信号
電極とから構成される。
に選択してゆく走査電極と、デ−タ信号を印加する信号
電極とから構成される。
【００３５】この走査電極は、選択期間に高電圧の選択
電圧が印加され、非選択期間には比較的低電圧の非選択
電圧が印加される。非選択期間は通常、選択期間の１０
０〜５００倍となり、わずかな変動でも液晶に印加され
る実効電圧が変化し、クロスト−ク現象が発生してしま
う。
電圧が印加され、非選択期間には比較的低電圧の非選択
電圧が印加される。非選択期間は通常、選択期間の１０
０〜５００倍となり、わずかな変動でも液晶に印加され
る実効電圧が変化し、クロスト−ク現象が発生してしま
う。
【００３６】したがって、走査電極用半導体装置の入力
接続抵抗を小さくし、非選択電圧を安定化することによ
り、クロスト−ク現象を低減することができる。
接続抵抗を小さくし、非選択電圧を安定化することによ
り、クロスト−ク現象を低減することができる。
【００３７】
【実施例】以下、本発明の半導体装置の接続構造におけ
る実施例を、図面を用いて説明する。
る実施例を、図面を用いて説明する。
【００３８】
【実施例１】まず、本発明による第１の実施例を図面に
基づいて説明する。図１は本発明で用いる半導体装置の
接続構造を示す断面図である。
基づいて説明する。図１は本発明で用いる半導体装置の
接続構造を示す断面図である。
【００３９】図１に示すように、半導体装置１１の出力
接続パッド上に形成される出力突起電極１０が、導電性
接着剤１８を用いて基板１６上に設ける出力接続電極７
と接続される。
接続パッド上に形成される出力突起電極１０が、導電性
接着剤１８を用いて基板１６上に設ける出力接続電極７
と接続される。
【００４０】またさらに入力接続パッド上に形成される
入力突起電極３は、ＦＰＣ１上の金属配線２と、ワイヤ
−ボンデイング法により形成する金属細線４を用いて接
続してある。
入力突起電極３は、ＦＰＣ１上の金属配線２と、ワイヤ
−ボンデイング法により形成する金属細線４を用いて接
続してある。
【００４１】したがって、半導体装置１１の入力突起電
極３と、ＦＰＣ１上の金属配線２との間の接続抵抗値
は、１オ−ム以下と小さくなる。
極３と、ＦＰＣ１上の金属配線２との間の接続抵抗値
は、１オ−ム以下と小さくなる。
【００４２】つぎに以上説明した半導体装置と基板との
接続構造を得るための製造方法を、図面を用いて説明す
る。図６は本発明で用いる半導体装置を示す断面図であ
る。
接続構造を得るための製造方法を、図面を用いて説明す
る。図６は本発明で用いる半導体装置を示す断面図であ
る。
【００４３】図６に示すように、半導体装置１１には、
アルミニウムからなる１２０個の出力接続パッド９と１
０個の入力接続パッド８とを設ける。
アルミニウムからなる１２０個の出力接続パッド９と１
０個の入力接続パッド８とを設ける。
【００４４】半導体装置１１の素子形成表面に設けたア
ルミニウムからなる入力接続パッド８と出力接続パッド
９を含む全面に、保護膜１３を形成する。この保護膜１
３は一般的に燐を含有したシリコン酸化膜、あるいは窒
化シリコン膜などの無機絶縁膜や、ポリイミド樹脂など
の有機絶縁膜や、これらの積層構造を用いる。保護膜１
３の膜厚は１〜５μｍである。
ルミニウムからなる入力接続パッド８と出力接続パッド
９を含む全面に、保護膜１３を形成する。この保護膜１
３は一般的に燐を含有したシリコン酸化膜、あるいは窒
化シリコン膜などの無機絶縁膜や、ポリイミド樹脂など
の有機絶縁膜や、これらの積層構造を用いる。保護膜１
３の膜厚は１〜５μｍである。
【００４５】その後、所定のマスクを用いて露光現像処
理を行なうフォトソリグラフィーとエッチングにより出
力接続パッド９と入力接続パッド８とが露出するよう
に、保護膜１３を開口する。
理を行なうフォトソリグラフィーとエッチングにより出
力接続パッド９と入力接続パッド８とが露出するよう
に、保護膜１３を開口する。
【００４６】さらに半導体装置１１の全面にアルミニウ
ム，クロム，銅，ニッケル，チタンなどの金属多層膜を
共通電極膜１４として、それぞれ０．１〜１０μｍの厚
さでスパッタリング法や真空蒸着法などの方法で形成す
る。
ム，クロム，銅，ニッケル，チタンなどの金属多層膜を
共通電極膜１４として、それぞれ０．１〜１０μｍの厚
さでスパッタリング法や真空蒸着法などの方法で形成す
る。
【００４７】つぎに半導体装置１１の上に形成した共通
電極膜１４の全面に、感光性樹脂からなるメッキレジス
ト（図示せず）を厚さ１〜１０μｍで、回転塗布法によ
り形成する。その後、所定のマスクを用いて露光現像処
理を行なうフォトリソグラフィーにより、入力接続パッ
ド８と出力接続パッド９上に開口部を有するメッキレジ
ストを設ける。
電極膜１４の全面に、感光性樹脂からなるメッキレジス
ト（図示せず）を厚さ１〜１０μｍで、回転塗布法によ
り形成する。その後、所定のマスクを用いて露光現像処
理を行なうフォトリソグラフィーにより、入力接続パッ
ド８と出力接続パッド９上に開口部を有するメッキレジ
ストを設ける。
【００４８】その後、銅や金（Ａｕ）などの金属からな
る出力突起電極１０と入力突起電極３とをメッキ法にて
形成し、さらにその後、不用になったメッキレジストを
除去する。
る出力突起電極１０と入力突起電極３とをメッキ法にて
形成し、さらにその後、不用になったメッキレジストを
除去する。
【００４９】さらに入力突起電極３と出力突起電極１０
とをエッチングのマスクとして、不用な共通電極膜１４
を除去し、入力突起電極３と出力突起電極１０の下部に
のみ共通電極膜１４を残すように形成する。
とをエッチングのマスクとして、不用な共通電極膜１４
を除去し、入力突起電極３と出力突起電極１０の下部に
のみ共通電極膜１４を残すように形成する。
【００５０】出力突起電極１０の形状は直径５０〜２０
０μｍの円形が好ましく、これに対して入力突起電極３
の形状は直径２００〜５００μｍの円形、または長方形
が好ましい。しかしながら、出力突起電極１０の形状と
入力突起電極３の形状とは、同一形状で同一の大きさで
もかまわない。
０μｍの円形が好ましく、これに対して入力突起電極３
の形状は直径２００〜５００μｍの円形、または長方形
が好ましい。しかしながら、出力突起電極１０の形状と
入力突起電極３の形状とは、同一形状で同一の大きさで
もかまわない。
【００５１】つぎに、半導体装置１１とフレキシブル印
刷基板（ＦＰＣ）１との接続方法を図１を用いて説明す
る。
刷基板（ＦＰＣ）１との接続方法を図１を用いて説明す
る。
【００５２】ＦＰＣ１に半導体装置１１を、エポキシ系
接着剤からなる接着剤５を用いて固定し、温度１００〜
１５０℃で熱硬化させる。ここで接着剤５としては、導
電性接着剤を用いる方が、半導体装置１１の静電気破壊
を防止することができ、好ましい。
接着剤からなる接着剤５を用いて固定し、温度１００〜
１５０℃で熱硬化させる。ここで接着剤５としては、導
電性接着剤を用いる方が、半導体装置１１の静電気破壊
を防止することができ、好ましい。
【００５３】つぎに、金属細線４を、ワイヤ−ボンディ
ング法を用いて、入力突起電極３とＦＰＣ１上の金属配
線２との間に接続する。
ング法を用いて、入力突起電極３とＦＰＣ１上の金属配
線２との間に接続する。
【００５４】このワイヤーボンディング処理の際、金属
細線４が半導体装置１１のあまり下部まで延びないよう
に、ワイヤ−ボンディングの条件を設定し、金属細線４
の形状制御を行う。さらにこの状態を保護するために、
図１には図示していないが、半導体装置１１の周辺領域
や、金属配線２の金属細線４接続部周辺領域に、エポキ
シ系の封止樹脂を流して硬化させることが好ましい。
細線４が半導体装置１１のあまり下部まで延びないよう
に、ワイヤ−ボンディングの条件を設定し、金属細線４
の形状制御を行う。さらにこの状態を保護するために、
図１には図示していないが、半導体装置１１の周辺領域
や、金属配線２の金属細線４接続部周辺領域に、エポキ
シ系の封止樹脂を流して硬化させることが好ましい。
【００５５】つぎに、半導体装置と基板との接続方法
を、図７を用いて説明する。図７は実施例１で用いる半
導体装置の出力突起電極と、基板の出力接続電極との接
続方法を示す断面図である。
を、図７を用いて説明する。図７は実施例１で用いる半
導体装置の出力突起電極と、基板の出力接続電極との接
続方法を示す断面図である。
【００５６】ＦＰＣ１を接着剤５を用いて固着した半導
体装置１１の出力突起電極１０の先端部に、エポキシ系
接着剤に金（Ａｕ）やパラジウムの導電粒を混入した導
電性接着剤１８を、ディップ法や印刷法を用いて形成す
る。
体装置１１の出力突起電極１０の先端部に、エポキシ系
接着剤に金（Ａｕ）やパラジウムの導電粒を混入した導
電性接着剤１８を、ディップ法や印刷法を用いて形成す
る。
【００５７】その後、双眼顕微鏡を用いて、ガラスから
なる基板１６に配置した出力接続電極７と、半導体装置
１１に設けた出力突起電極１０とを位置合わせする。
なる基板１６に配置した出力接続電極７と、半導体装置
１１に設けた出力突起電極１０とを位置合わせする。
【００５８】そして半導体装置１１を加圧して、基板１
６に仮接続した状態で導電性接着剤１８を、温度１００
〜２００℃で硬化させる。
６に仮接続した状態で導電性接着剤１８を、温度１００
〜２００℃で硬化させる。
【００５９】最後に、半導体装置１１と基板１６との間
にエポキシ系や、ゴム系などの有機材料からなる封止樹
脂２０を注入し、温度１００〜１５０℃で硬化させる。
にエポキシ系や、ゴム系などの有機材料からなる封止樹
脂２０を注入し、温度１００〜１５０℃で硬化させる。
【００６０】図１では、入力突起電極３上には、導電性
接着剤が形成されていないが、転写印刷法を用いて導電
性接着剤を形成する場合には、入力突起電極３上にも導
電性接着剤が形成されてしまうが、この入力突起電極３
上に導電性接着剤が形成されていても、なんら問題はな
い。
接着剤が形成されていないが、転写印刷法を用いて導電
性接着剤を形成する場合には、入力突起電極３上にも導
電性接着剤が形成されてしまうが、この入力突起電極３
上に導電性接着剤が形成されていても、なんら問題はな
い。
【００６１】またさらに、半導体装置１１に固着するＦ
ＰＣ１が小型で軽量な場合は、仮接続した状態で加圧を
やめて熱硬化を行うことができる。しかしながら、ＦＰ
Ｃ１がある程度の大きさになった場合は、加圧固定治具
に挟み、ＦＰＣ１の重さで傾かないように加圧しなが
ら、熱硬化する方が好ましい。
ＰＣ１が小型で軽量な場合は、仮接続した状態で加圧を
やめて熱硬化を行うことができる。しかしながら、ＦＰ
Ｃ１がある程度の大きさになった場合は、加圧固定治具
に挟み、ＦＰＣ１の重さで傾かないように加圧しなが
ら、熱硬化する方が好ましい。
【００６２】なお、実施例１では、図６に示すように、
半導体装置１１の入力接続パッド８上に入力突起電極３
を形成した。しかしながら、入力接続パッド８上には突
起電極を形成せず、保護膜１３の開口部のみ設け、直接
アルミニウムからなる入力接続パッド８と、ＦＰＣ１上
の金属配線２とを金属細線４を用いて接続しても、なん
ら問題は無い。
半導体装置１１の入力接続パッド８上に入力突起電極３
を形成した。しかしながら、入力接続パッド８上には突
起電極を形成せず、保護膜１３の開口部のみ設け、直接
アルミニウムからなる入力接続パッド８と、ＦＰＣ１上
の金属配線２とを金属細線４を用いて接続しても、なん
ら問題は無い。
【００６３】画面サイズが対角４インチの単純マトリク
ス方式液晶パネルに、信号電極用半導体装置はＣＯＧ法
で接続し、走査電極用半導体装置を本発明の構造で接続
したところ、従来の全ての半導体装置をＣＯＧ法で接続
した液晶パネルと比較して、クロスト−クが少ない良好
な表示画像が得られた。
ス方式液晶パネルに、信号電極用半導体装置はＣＯＧ法
で接続し、走査電極用半導体装置を本発明の構造で接続
したところ、従来の全ての半導体装置をＣＯＧ法で接続
した液晶パネルと比較して、クロスト−クが少ない良好
な表示画像が得られた。
【００６４】
【実施例２】つぎに、本発明による第２の実施例を図面
に基づいて説明する。図２は実施例２における半導体装
置の接続構造を示す断面図である。
に基づいて説明する。図２は実施例２における半導体装
置の接続構造を示す断面図である。
【００６５】図２に示すように、半導体装置１１の出力
接続パッド上に形成した出力突起電極１０は、導電性接
着剤１８を用いて、基板１６上の出力接続電極７と接続
される。
接続パッド上に形成した出力突起電極１０は、導電性接
着剤１８を用いて、基板１６上の出力接続電極７と接続
される。
【００６６】また入力接続パッド上に形成した入力突起
電極３は、ＦＰＣ１上の金属配線２と、熱可塑性樹脂シ
−トや熱硬化性樹脂シ−トに導電粒を混入した異方導電
性シ−ト６を用いて接続する。
電極３は、ＦＰＣ１上の金属配線２と、熱可塑性樹脂シ
−トや熱硬化性樹脂シ−トに導電粒を混入した異方導電
性シ−ト６を用いて接続する。
【００６７】したがって、半導体装置１１の入力接続パ
ッドとＦＰＣ１間の接続抵抗は、１オ−ム以下と小さく
なる。この結果、表示装置のクロスト−クを低減するこ
とができる。
ッドとＦＰＣ１間の接続抵抗は、１オ−ム以下と小さく
なる。この結果、表示装置のクロスト−クを低減するこ
とができる。
【００６８】つぎに、以上説明した半導体装置と基板と
の接続構造を得るための製造方法を図６と図８を用いて
説明する。図６は突起電極を形成した半導体装置を示す
断面図であり、図８は実施例２で用いる半導体装置の出
力突起電極の接続方法を示す断面図である。
の接続構造を得るための製造方法を図６と図８を用いて
説明する。図６は突起電極を形成した半導体装置を示す
断面図であり、図８は実施例２で用いる半導体装置の出
力突起電極の接続方法を示す断面図である。
【００６９】図６に示すように、半導体装置１１には、
アルミニウムからなる１２０個の出力接続パッド９と、
１０個の入力接続パッド８とを形成する。
アルミニウムからなる１２０個の出力接続パッド９と、
１０個の入力接続パッド８とを形成する。
【００７０】実施例１と同様に、半導体装置１１の入力
接続パッド８と出力接続パッド９上に、共通電極膜１４
を形成後、厚さ１〜１０μｍの入力突起電極３と出力突
起電極１０とをメッキ法で形成する。
接続パッド８と出力接続パッド９上に、共通電極膜１４
を形成後、厚さ１〜１０μｍの入力突起電極３と出力突
起電極１０とをメッキ法で形成する。
【００７１】半導体装置１１と、基板１６やＦＰＣ１と
の位置合わせ作業性の点から、出力突起電極１０の形状
としては、直径５０〜２００μｍの円形が好ましく、入
力突起電極３の形状は幅２００〜５００μｍ、長さ５０
０〜２０００μｍの長方形が好ましい。
の位置合わせ作業性の点から、出力突起電極１０の形状
としては、直径５０〜２００μｍの円形が好ましく、入
力突起電極３の形状は幅２００〜５００μｍ、長さ５０
０〜２０００μｍの長方形が好ましい。
【００７２】つぎに図８に示すように、半導体装置１１
の出力突起電極１０の先端部に、導電粒１９を混入した
導電性接着剤１８をディップ法や印刷法で形成する。
の出力突起電極１０の先端部に、導電粒１９を混入した
導電性接着剤１８をディップ法や印刷法で形成する。
【００７３】その後、双眼顕微鏡を用いて、基板１６の
出力接続電極７と、半導体装置１１に設けた出力突起電
極１０とを、図２に示すように、入力突起電極３が基板
１６の外部に出るようにして、位置合わせを行う。
出力接続電極７と、半導体装置１１に設けた出力突起電
極１０とを、図２に示すように、入力突起電極３が基板
１６の外部に出るようにして、位置合わせを行う。
【００７４】そして半導体装置１１を加圧して、基板１
６に仮接続した状態で、導電性接着剤１８を、温度１０
０〜２００℃で硬化させる。
６に仮接続した状態で、導電性接着剤１８を、温度１０
０〜２００℃で硬化させる。
【００７５】この導電性接着剤１８を硬化させるとき、
加圧固定治具を用いて、半導体装置１１と基板１６とを
挟みながら導電性接着剤１８を熱硬化させると、基板１
６に対する半導体装置１１の位置ずれが少なく、かつ接
続抵抗を低下できるので好ましい。
加圧固定治具を用いて、半導体装置１１と基板１６とを
挟みながら導電性接着剤１８を熱硬化させると、基板１
６に対する半導体装置１１の位置ずれが少なく、かつ接
続抵抗を低下できるので好ましい。
【００７６】つぎに、半導体装置１１の出力突起電極１
５の周辺領域に、エポキシ系や、ゴム系などの有機材料
からなる封止樹脂を注入し、温度１００〜１５０℃で硬
化させる。
５の周辺領域に、エポキシ系や、ゴム系などの有機材料
からなる封止樹脂を注入し、温度１００〜１５０℃で硬
化させる。
【００７７】この封止樹脂の形成工程では、入力突起電
極３の周辺には封止樹脂がまわり込まないように注意が
必要である。たとえば、あらかじめ耐熱性の良好で、剥
離しても粘着材が残りにくいポリイミド粘着テ−プなど
を、半導体装置１１の入力突起電極３に張り付けておく
と良い。
極３の周辺には封止樹脂がまわり込まないように注意が
必要である。たとえば、あらかじめ耐熱性の良好で、剥
離しても粘着材が残りにくいポリイミド粘着テ−プなど
を、半導体装置１１の入力突起電極３に張り付けておく
と良い。
【００７８】つぎに、ＦＰＣ１と半導体装置１１の入力
突起電極３との異方導電性シート６を用いた接続方法に
ついて、図２を用いて説明する。
突起電極３との異方導電性シート６を用いた接続方法に
ついて、図２を用いて説明する。
【００７９】異方導電性シ−ト６とは、厚さ２０〜５０
μｍの熱可塑性樹脂シ−トまたは熱硬化性樹脂シ−ト
に、ハンダ粒や金（Ａｕ）粒を数％混在させたシ−トで
ある。
μｍの熱可塑性樹脂シ−トまたは熱硬化性樹脂シ−ト
に、ハンダ粒や金（Ａｕ）粒を数％混在させたシ−トで
ある。
【００８０】この異方導電性シート６は、電極などで加
圧された部分のみ導電粒がつぶれて導電性が得られ、さ
らに、樹脂が硬化することで、接着力が得られる。
圧された部分のみ導電粒がつぶれて導電性が得られ、さ
らに、樹脂が硬化することで、接着力が得られる。
【００８１】異方導電性シート６は厚さ方向のみ導通
し、シ−ト平面方向には導電性が無いため、異方導電性
シ−トと呼ばれる。
し、シ−ト平面方向には導電性が無いため、異方導電性
シ−トと呼ばれる。
【００８２】本実施例では、異方導電性シート６とし
て、ソニ−ケミカル（株）の熱硬化型異方導電性シ−ト
である商品名 ＣＰ７１３１を使用する。
て、ソニ−ケミカル（株）の熱硬化型異方導電性シ−ト
である商品名 ＣＰ７１３１を使用する。
【００８３】図２に示すように、まずはじめにＦＰＣ１
に異方導電性シ−ト６を、温度９０〜１００℃、圧力５
〜１０ｋｇ／ｃｍ2 、時間５〜１０秒の条件によって仮
接着する。
に異方導電性シ−ト６を、温度９０〜１００℃、圧力５
〜１０ｋｇ／ｃｍ2 、時間５〜１０秒の条件によって仮
接着する。
【００８４】半導体装置１１が下側向きで、かつ平行に
配置できるような圧接治具に、半導体装置１１を接続し
た基板１６を設置する。
配置できるような圧接治具に、半導体装置１１を接続し
た基板１６を設置する。
【００８５】その後、ＦＰＣ１の配線電極２と、半導体
装置１１の入力突起電極３との位置合わせを行う。そし
て、ＦＰＣ１側から温度が１７０〜１８０゜Ｃ、圧力が
３０〜５０ｋｇ／ｃｍ2 、時間が１５〜３０秒の条件で
異方導電性シ−ト６を熱圧着して、ＦＰＣ１と半導体装
置１１を接着する。
装置１１の入力突起電極３との位置合わせを行う。そし
て、ＦＰＣ１側から温度が１７０〜１８０゜Ｃ、圧力が
３０〜５０ｋｇ／ｃｍ2 、時間が１５〜３０秒の条件で
異方導電性シ−ト６を熱圧着して、ＦＰＣ１と半導体装
置１１を接着する。
【００８６】これにより、金属配線２と入力突起電極３
との間の異方導電性シート６を構成する導電粒がつぶ
れ、金属配線２と入力突起電極３とが接続される。
との間の異方導電性シート６を構成する導電粒がつぶ
れ、金属配線２と入力突起電極３とが接続される。
【００８７】最後に図示はしていないが、エポキシ系や
シリコン系樹脂をＦＰＣ１と半導体装置１１との周辺領
域に形成し、ＦＰＣ１や半導体装置１１を保護する。
シリコン系樹脂をＦＰＣ１と半導体装置１１との周辺領
域に形成し、ＦＰＣ１や半導体装置１１を保護する。
【００８８】さらに半導体装置１１とＦＰＣ１との接続
強度を増加するために、半導体装置１１の裏面から保護
粘着テ−プを用いてＦＰＣ１に張り付ける方が好まし
い。
強度を増加するために、半導体装置１１の裏面から保護
粘着テ−プを用いてＦＰＣ１に張り付ける方が好まし
い。
【００８９】第２の実施例では、半導体装置１１の入力
突起電極３と、ＦＰＣ１の金属配線２との接続におい
て、異方導電性シ−ト６を用いた。しかしながら、入力
突起電極３と金属配線２を直接金属共晶により接続する
ことも可能である。
突起電極３と、ＦＰＣ１の金属配線２との接続におい
て、異方導電性シ−ト６を用いた。しかしながら、入力
突起電極３と金属配線２を直接金属共晶により接続する
ことも可能である。
【００９０】この金属共晶により入力突起電極３と金属
配線２とを接続する場合、入力突起電極３を金メッキで
作成し、ＦＰＣ１上の金属配線２は、スズの無電解メッ
キを施しておく。
配線２とを接続する場合、入力突起電極３を金メッキで
作成し、ＦＰＣ１上の金属配線２は、スズの無電解メッ
キを施しておく。
【００９１】そして入力突起電極３と金属配線２とを、
温度３００〜３５０℃で加圧することで、金−スズ合金
化が起こり、入力突起電極３と金属配線２とを接続する
ことができる。
温度３００〜３５０℃で加圧することで、金−スズ合金
化が起こり、入力突起電極３と金属配線２とを接続する
ことができる。
【００９２】第２の実施例では、半導体装置１１を基板
１６に接続後、ＦＰＣ１を半導体装置１１に接続した
が、これとは逆手順に、ＦＰＣ１を半導体装置１１の入
力突起電極３と接続後、半導体装置１１の出力突起電極
１０を基板１６の出力接続電極７とを導電性接着剤１８
を用いて接続することも可能である。
１６に接続後、ＦＰＣ１を半導体装置１１に接続した
が、これとは逆手順に、ＦＰＣ１を半導体装置１１の入
力突起電極３と接続後、半導体装置１１の出力突起電極
１０を基板１６の出力接続電極７とを導電性接着剤１８
を用いて接続することも可能である。
【００９３】その場合、導電性接着剤１８の熱硬化中に
ＦＰＣ１が剥がれないように、異方導電性シ−ト６で接
続する方法より、金属共晶接続法を用いて入力突起電極
３と金属配線２とを接続する方が好ましい。
ＦＰＣ１が剥がれないように、異方導電性シ−ト６で接
続する方法より、金属共晶接続法を用いて入力突起電極
３と金属配線２とを接続する方が好ましい。
【００９４】以上説明した実施例１および実施例２にお
いては、半導体装置１１の出力突起電極１０と、基板１
６の出力接続電極７とを、導電性接着剤１８を用いて接
続した例で説明を行った。
いては、半導体装置１１の出力突起電極１０と、基板１
６の出力接続電極７とを、導電性接着剤１８を用いて接
続した例で説明を行った。
【００９５】しかしながら、導電性接着剤１８の代わり
に、異方導電性シ−トや、エポキシ系などの接着剤中に
導電粒あるいは表面に導電処理を施した導電性ビ−ズを
数パ−セント混入した異方導電性接着剤や、エポキシ系
などの接着剤中に外周を薄く絶縁コ−トした導電粒を数
パ−セント混入した異方導電性接着剤を用いて、出力突
起電極１０と出力接続電極７とを接続することも可能で
ある。
に、異方導電性シ−トや、エポキシ系などの接着剤中に
導電粒あるいは表面に導電処理を施した導電性ビ−ズを
数パ−セント混入した異方導電性接着剤や、エポキシ系
などの接着剤中に外周を薄く絶縁コ−トした導電粒を数
パ−セント混入した異方導電性接着剤を用いて、出力突
起電極１０と出力接続電極７とを接続することも可能で
ある。
【００９６】またさらに、導電性接着剤１８を用いる代
わりに、半導体装置１１の出力突起電極１０と、基板１
６の出力接続電極７とを加圧して接続し、加圧したまま
光硬化性接着剤を流し込み、光を照射して硬化させて、
出力突起電極１０と出力接続電極７とを接続することも
可能である。
わりに、半導体装置１１の出力突起電極１０と、基板１
６の出力接続電極７とを加圧して接続し、加圧したまま
光硬化性接着剤を流し込み、光を照射して硬化させて、
出力突起電極１０と出力接続電極７とを接続することも
可能である。
【００９７】
【発明の効果】以上の説明で明らかなように、本発明の
半導体装置の接続構造では、ＣＯＧ法の特徴である半導
体装置の出力接続パッドと基板の出力接続電極の接続を
高密度で実現しながら、半導体装置への入力抵抗を数オ
−ム以下で接続でき、入力電源電圧が安定することによ
り、表示装置のクロスト−ク現象を低減することができ
る。
半導体装置の接続構造では、ＣＯＧ法の特徴である半導
体装置の出力接続パッドと基板の出力接続電極の接続を
高密度で実現しながら、半導体装置への入力抵抗を数オ
−ム以下で接続でき、入力電源電圧が安定することによ
り、表示装置のクロスト−ク現象を低減することができ
る。
【００９８】またさらに、従来ＣＯＧ法では、入力抵抗
を低減するために小型液晶パネルでも、シ−ト抵抗が１
０〜２０オ−ムの低抵抗ＩＴＯを使用していたが、本発
明の接続構造ではシ−ト抵抗１００オ−ム程度のＩＴＯ
でも使用可能なため、低コスト化が可能である。
を低減するために小型液晶パネルでも、シ−ト抵抗が１
０〜２０オ−ムの低抵抗ＩＴＯを使用していたが、本発
明の接続構造ではシ−ト抵抗１００オ−ム程度のＩＴＯ
でも使用可能なため、低コスト化が可能である。
【００９９】さらに、ＣＯＧ法では従来必要であった入
力接続電極のＦＰＣの接続部に相当する２〜３ｍｍの基
板スペ−スが不用になる。このため、基板外形の小型化
を達成することが実現し、それにより１枚の基板からの
取り個数増加による低コスト化を図ることが可能とな
る。
力接続電極のＦＰＣの接続部に相当する２〜３ｍｍの基
板スペ−スが不用になる。このため、基板外形の小型化
を達成することが実現し、それにより１枚の基板からの
取り個数増加による低コスト化を図ることが可能とな
る。
【図１】本発明の第１の実施例における半導体装置を示
す断面図である。
す断面図である。
【図２】本発明の第２の実施例における半導体装置を示
す断面図である。
す断面図である。
【図３】従来例における半導体装置を示す断面図であ
る。
る。
【図４】従来例における半導体装置を示す断面図であ
る。
る。
【図５】従来例における半導体装置と基板との接続構造
を示す断面図である。
を示す断面図である。
【図６】本発明の実施例における半導体装置に設ける突
起電極を示す断面図である。
起電極を示す断面図である。
【図７】本発明の第１の実施例における半導体装置の出
力突起電極と基板の出力接続電極との実装構造を示す断
面図である。
力突起電極と基板の出力接続電極との実装構造を示す断
面図である。
【図８】本発明の第２の実施例における半導体装置の出
力突起電極と基板の出力接続電極との実装構造を示す断
面図である。
力突起電極と基板の出力接続電極との実装構造を示す断
面図である。
１ フレキシブル印刷基板（ＦＰＣ） ２ 金属配線 ３ 入力突起電極 ４ 金属細線 ６ 異方導電性シ−ト ７ 出力接続電極 １０ 出力突起電極 １１ 半導体装置 １６ 基板 １８ 導電性接着剤
Claims (5)
- 【請求項１】 金属配線を有するフレキシブル印刷基板
と、入力突起電極と出力突起電極とを有する半導体装置
と、出力接続電極を有する基板とを備え、前記 出力突起電極と前記出力接続電極を接続し、前記入
力突起電極と前記金属配線とを接続する半導体装置であ
って、前記入力突起電極の平面形状を、前記出力突起電極より
大きくし 、前記入力突起電極と前記金属配線の接続は、異方導電性
シートを用いて行う ことを特徴とする半導体装置。 - 【請求項２】 前記出力突起電極と前記出力接続電極と
の接続は、導電性接着剤を用いて行うことを特徴とする
請求項１記載の半導体装置。 - 【請求項３】 前記出力突起電極と前記出力接続電極と
の接続は、異方導電性シートを用いて行うことを特徴と
する請求項１記載の半導体装置。 - 【請求項４】 前記出力突起電極と前記出力接続電極と
の接続は、異方導電性接着剤を用いて行うことを特徴と
する請求項１記載の半導体装置。 - 【請求項５】 前記出力突起電極と前記出力接続電極と
の接続は、光硬化性接着剤を用いて行うことを特徴とす
る請求項１記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2600693A JP3340779B2 (ja) | 1993-01-22 | 1993-01-22 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2600693A JP3340779B2 (ja) | 1993-01-22 | 1993-01-22 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06224256A JPH06224256A (ja) | 1994-08-12 |
| JP3340779B2 true JP3340779B2 (ja) | 2002-11-05 |
Family
ID=12181616
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2600693A Expired - Fee Related JP3340779B2 (ja) | 1993-01-22 | 1993-01-22 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3340779B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20160120858A (ko) * | 2015-04-08 | 2016-10-19 | 삼성디스플레이 주식회사 | 표시 장치 |
| KR20160141145A (ko) * | 2015-05-28 | 2016-12-08 | 삼성디스플레이 주식회사 | 표시 장치 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3816717B2 (ja) * | 2000-03-10 | 2006-08-30 | セイコーエプソン株式会社 | 液晶装置及びその製造方法 |
| JP2005301056A (ja) | 2004-04-14 | 2005-10-27 | Hitachi Displays Ltd | 表示装置とその製造方法 |
| JP2007081093A (ja) * | 2005-09-14 | 2007-03-29 | Matsushita Electric Ind Co Ltd | 半導体装置 |
-
1993
- 1993-01-22 JP JP2600693A patent/JP3340779B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20160120858A (ko) * | 2015-04-08 | 2016-10-19 | 삼성디스플레이 주식회사 | 표시 장치 |
| KR102396760B1 (ko) * | 2015-04-08 | 2022-05-11 | 삼성디스플레이 주식회사 | 표시 장치 |
| KR20160141145A (ko) * | 2015-05-28 | 2016-12-08 | 삼성디스플레이 주식회사 | 표시 장치 |
| KR102391249B1 (ko) * | 2015-05-28 | 2022-04-28 | 삼성디스플레이 주식회사 | 표시 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06224256A (ja) | 1994-08-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3780996B2 (ja) | 回路基板、バンプ付き半導体素子の実装構造、バンプ付き半導体素子の実装方法、電気光学装置、並びに電子機器 | |
| JPH0738502B2 (ja) | 回路基板の接続方法 | |
| US5034245A (en) | Method of producing connection electrodes | |
| JP3441412B2 (ja) | 樹脂封止型半導体装置およびこれを用いた液晶表示モジュール | |
| JP3025256B1 (ja) | 表示パネルへのｔｃｐフィルムの実装方法 | |
| KR100707587B1 (ko) | 전자 부품 실장체의 제조 방법 및 전기 광학 장치 | |
| JPH0793342B2 (ja) | 電極の形成方法 | |
| JP3340779B2 (ja) | 半導体装置 | |
| JP3083845B2 (ja) | 半導体装置 | |
| TW201121006A (en) | Connection structure for chip-on-glass driver IC and connection method therefor | |
| JP3073550B2 (ja) | 半導体装置 | |
| JPH1187429A (ja) | 半導体チップの実装方法 | |
| US6853086B1 (en) | Semiconductor device and method of manufacture thereof, circuit board, and electronic instrument | |
| JP2004200247A (ja) | 端子、端子の形成方法、半導体チップ、半導体実装基板、電子デバイスおよび電子機器 | |
| JP2001119116A (ja) | 液晶表示装置の接続構造 | |
| JPH0933940A (ja) | 表示パネル駆動用半導体チップの実装構造 | |
| JPH10144727A (ja) | 半導体素子の実装方法および半導体素子を実装した電子装置 | |
| JP4018845B2 (ja) | 電子部品の実装構造体 | |
| JPH1096944A (ja) | 電気的接続構造および液晶表示装置 | |
| US6720205B2 (en) | Electronic device and method of manufacturing the same, and electronic instrument | |
| US7645706B2 (en) | Electronic substrate manufacturing method | |
| JPH0682706B2 (ja) | 接続体 | |
| JP2594874Y2 (ja) | 液晶表示装置 | |
| JPH11258618A (ja) | 液晶表示素子およびその製法 | |
| JP2004134647A (ja) | 回路基板、バンプ付き半導体素子の実装構造、及び電気光学装置、並びに電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070816 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090816 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090816 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110816 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |