JPH0982759A - 突起電極を有する基板の接続方法 - Google Patents

突起電極を有する基板の接続方法

Info

Publication number
JPH0982759A
JPH0982759A JP7262072A JP26207295A JPH0982759A JP H0982759 A JPH0982759 A JP H0982759A JP 7262072 A JP7262072 A JP 7262072A JP 26207295 A JP26207295 A JP 26207295A JP H0982759 A JPH0982759 A JP H0982759A
Authority
JP
Japan
Prior art keywords
solder
electrode
solder layer
substrate
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7262072A
Other languages
English (en)
Inventor
Koichi Saito
浩一 斉藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP7262072A priority Critical patent/JPH0982759A/ja
Publication of JPH0982759A publication Critical patent/JPH0982759A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof
    • H05K3/3473Plating of solder
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/36Assembling printed circuits with other printed circuits
    • H05K3/361Assembling flexible printed circuits with other printed circuits
    • H05K3/363Assembling flexible printed circuits with other printed circuits by soldering
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007Surface contacts, e.g. bumps

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】 隣接する突起電極間でショートが発生しない
ようにすることができる上、回路基板の接続端子の部分
が凸凹している場合でも、接続不良が発生しないように
する。 【構成】 フレキシブル配線基板21のフィルム基板2
2上に形成された接続パッド24上にニッケルメッキか
らなる突起電極27を形成し、突起電極27の表面に半
田メッキからなる半田層28を突起電極27よりも厚く
形成する。次に、熱処理を行うと、半田層28が一旦溶
融した後、表面張力により丸まるとともに突起電極27
の表面に集まり、半田ボール29が形成される。そし
て、フレキシブル配線基板21の突起電極27と回路基
板31の接続端子33とを半田ボール29を介して接続
する。この場合、半田ボール29が溶融しても横方向に
流れることがなく、また半田の量が多いので、接続不良
が発生しないようにすることができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は突起電極を有する
基板の接続方法に関する。
【0002】
【従来の技術】図3はフレキシブル配線基板1とハード
な回路基板11とを接続した場合の一例を示したもので
ある。フレキシブル配線基板1は、フィルム基板2上に
銅等からなる配線3が形成され、配線3のうち接続パツ
ド4となる部分を除く上面全体にソルダーレジストから
なる絶縁膜5が形成され、絶縁膜5に形成された開口部
6を介して露出された接続パツド4上にニッケルメッキ
からなる突起電極7が形成され、突起電極7の表面に半
田メッキからなる半田層8が形成された構造となってい
る。一方、回路基板11は、ハード基板12の下面に銅
等からなる接続端子13を含む配線14が形成された構
造となっている。そして、フレキシブル配線基板1の突
起電極7と回路基板11の接続端子13とは半田層8を
介して接続されている。
【0003】
【発明が解決しようとする課題】ところで、メッキは等
方的に成長するので、半田層8は、突起電極7の上方だ
けでなく、突起電極7の周囲における絶縁膜5上にも形
成されることになる。このため、半田層8の厚さを厚く
すると、突起電極7の周囲における絶縁膜5上に形成さ
れる半田層8の横方向の間隔も大きくなり、この結果突
起電極7と接続端子13とを半田層8を介して接続する
際、突起電極7の周囲における絶縁膜5上において溶融
した半田が横方向に流れて大きく広がり、ひいてはファ
インピッチ化を図った場合、隣接する突起電極7間でシ
ョートが発生するおそれがある。そこで、半田層8の厚
さを例えば0.03mm程度と薄くしているが、回路基
板11の接続端子13の部分が凸凹している場合には、
半田の量が少ないことにより、回路基板11の凸凹に対
応することができず、接続不良が発生することがあると
いう問題があった。この発明の課題は、隣接する突起電
極間でショートが発生しないようにすることができる
上、回路基板の接続端子の部分が凸凹している場合で
も、接続不良が発生しないようにすることである。
【0004】
【課題を解決するための手段】請求項1記載の発明は、
基板上に形成されかつ該基板上に形成された絶縁膜に形
成された開口部を介して露出された接続パッド上に金属
メッキからなる突起電極を形成し、この突起電極の表面
に半田メッキからなる半田層を前記突起電極よりも厚く
形成し、熱処理を行って前記半田層を一旦溶融させた後
固化させることにより、前記突起電極の表面に半田ボー
ルを形成し、この半田ボールを介して前記突起電極を別
の基板の接続端子に接続するようにしたものである。請
求項3記載の発明は、基板上に形成されかつ該基板上に
形成された絶縁膜に形成された開口部を介して露出され
た接続パッド上に金属メッキからなる突起電極を形成
し、この突起電極の表面に半田メッキからなる半田層を
前記突起電極よりも厚く形成し、この半田層の周囲にお
ける前記絶縁膜上に前記突起電極と前記半田層の合計高
さよりも小さい厚さのスペーサを設け、この状態で前記
半田層を介して前記突起電極を別の基板の接続端子に接
続するようにしたものである。
【0005】請求項1記載の発明によれば、半田層の厚
さを厚くしても、この半田層を熱処理により半田ボール
としているので、半田ボールが溶融しても横方向に流れ
ることがなく、したがって隣接する突起電極間でショー
トが発生しないようにすることができる上、回路基板の
接続端子の部分が凸凹している場合でも、半田の量が多
いので、接続不良が発生しないようにすることができ
る。請求項3記載の発明によれば、半田層の厚さを厚く
しても、スペーサによって半田の流れを堰き止めること
ができるので、隣接する突起電極間でショートが発生し
ないようにすることができる上、回路基板の接続端子の
部分が凸凹している場合でも、半田の量が多いので、接
続不良が発生しないようにすることができる。
【0006】
【発明の実施の形態】図1(A)〜(C)はそれぞれこ
の発明の一実施形態における突起電極を有する基板の接
続方法の各工程を示したものである。そこで、これらの
図を順に参照しながら、この実施形態の接続方法につい
て説明する。
【0007】まず、図1(A)に示すようなフレキシブ
ル配線基板21を用意する。このフレキシブル配線基板
21は、フィルム基板22上に銅等からなる配線23が
形成され、配線23のうち接続パツド24となる部分を
除く上面全体にソルダーレジストからなる絶縁膜25が
形成され、絶縁膜25に形成された開口部26を介して
露出された接続パッド24上にニッケルメッキからなる
突起電極27が形成され、突起電極27の表面に半田メ
ッキからなる半田層28が形成された構造となってい
る。この場合、各部の寸法は、一例として、フィルム基
板22の厚さが25μm、接続パッド24を含む配線2
3の厚さが35μm、絶縁膜25の厚さが10μm、開
口部26の大きさが0.2mm、突起電極27の高さが
0.1mm、半田層28の厚さが0.15mmとなって
いる。したがって、突起電極27と半田層28の合計高
さは0.25mmとなっている。
【0008】次に、図1(B)に示すように、熱処理を
行うことにより、半田層28が一旦溶融した後、表面張
力により丸まるとともに突起電極27の表面に集まり、
この状態で固化することにより、突起電極27の表面に
半田ボール29を形成する。この場合、半田ボール29
の絶縁膜25上における高さは0.3mm程度となる。
なお、熱処理の方法としては、絶縁膜25の開口部26
をフォトリソグラフィにより形成する際のフォトマスク
を用いてレーザを照射することにより行うようにしても
よい。次に、図1(C)に示すような回路基板31を用
意する。この回路基板31は、ハードな基板32の下面
に銅等からなる接続端子33を含む配線34が形成され
た構造となっている。そして、フレキシブル配線基板2
1の突起電極27と回路基板31の接続端子33とを半
田ボール29を介して接続する。
【0009】ところで、半田層28の厚さを0.15m
mと厚くしても、この半田層28を熱処理により半田ボ
ール29としているので、突起電極27と接続端子33
を半田ボール29を介して接続するとき、半田ボール2
9が一旦溶融しても、この溶融した半田が突起電極27
の表面から流れ去ることがなく、つまり半田ボール29
が溶融しても横方向に流れることがなく、したがって隣
接する突起電極間でショートが発生しないようにするこ
とができる。また、回路基板31の接続端子33の部分
が凸凹している場合でも、半田の量が多いので、接続不
良が発生しないようにすることができる。
【0010】なお、上記実施形態では、半田層28を熱
処理により半田ボール29とし、この半田ボール29を
介して突起電極27と接続端子33とを接続する場合に
ついて説明したが、これに限定されるものではない。例
えば、図1(A)に示すフレキシブル配線基板21を用
意し、次いで図2(A)に示すように、半田層28に対
応する部分に開口部42を有するポリイミド等の樹脂シ
ートからなるスペーサ41を絶縁膜25上に貼り付け
る。この場合、スペーサ41の厚さは、突起電極27と
半田層28の合計高さ0.25mmよりも小さく、例え
ば0.2mmとなっている。したがって、図2(A)に
示す状態では、半田層28はスペーサ41の表面側に
0.05mm突出されることになる。なお、スペーサ4
1は、半田層28を含む絶縁膜25の上面全体にポリイ
ミド等からなる膜を塗布して形成し、次いでこの膜の半
田層28と対応する部分にフォトリソグラフィにより開
口部を形成することにより、形成するようにしてもよ
い。
【0011】次に、図2(B)に示すように、フレキシ
ブル配線基板21の突起電極27と回路基板31の接続
端子33とを半田層28を介して接続する。この場合、
半田層28の厚さを0.15mmと厚くしても、スペー
サ41によって半田の流れを堰き止めることができるの
で、隣接する突起電極27間でショートが発生しないよ
うにすることができる。また、回路基板31の接続端子
33の部分が凸凹している場合でも、図2(A)に示す
状態においてスペーサ41の表面側に突出している半田
の量を多くすることにより、接続不良が発生しないよう
にすることができる。
【0012】なお、上記実施形態では、フレキシブル配
線基板21の突起電極27とハードな回路基板31の接
続端子33とを接続する場合について説明したが、これ
に限定されるものではない。例えば、シリコン基板等か
らなる半導体基板に形成された突起電極とフレキシブル
配線基板またはハードな回路基板に形成された接続端子
とを接続する場合にも、この発明を適用することができ
る。
【0013】
【発明の効果】以上説明したように、請求項1記載の発
明によれば、半田層の厚さを厚くしても、この半田層を
熱処理により半田ボールとしているので、半田ボールが
溶融しても横方向に流れることがなく、したがって隣接
する突起電極間でショートが発生しないようにすること
ができる上、回路基板の接続端子の部分が凸凹している
場合でも、半田の量が多いので、接続不良が発生しない
ようにすることができる。また、請求項3記載の発明に
よれば、半田層の厚さを厚くしても、スペーサによって
半田の流れを堰き止めることができるので、隣接する突
起電極間でショートが発生しないようにすることができ
る上、回路基板の接続端子の部分が凸凹している場合で
も、半田の量が多いので、接続不良が発生しないように
することができる。
【図面の簡単な説明】
【図1】(A)〜(C)はそれぞれこの発明の一実施形
態における突起電極を有する基板の接続方法の各工程を
示す断面図。
【図2】(A)および(B)はそれぞれこの発明の一実
施形態における突起電極を有する基板の接続方法の各工
程を示す断面図。
【図3】従来の突起電極を有する基板の接続方法を説明
するために示す断面図。
【符号の説明】
21 フレキシブル配線基板 24 接続パツド 25 絶縁膜 26 開口部 27 突起電極 28 半田層 29 半田ボール 31 回路基板 33 接続端子 41 スペーサ

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 基板上に形成されかつ該基板上に形成さ
    れた絶縁膜に形成された開口部を介して露出された接続
    パッド上に金属メッキからなる突起電極を形成し、この
    突起電極の表面に半田メッキからなる半田層を前記突起
    電極よりも厚く形成し、熱処理を行って前記半田層を一
    旦溶融させた後固化させることにより、前記突起電極の
    表面に半田ボールを形成し、この半田ボールを介して前
    記突起電極を別の基板の接続端子に接続することを特徴
    とする突起電極を有する基板の接続方法。
  2. 【請求項2】 請求項1記載の発明において、前記熱処
    理は、前記絶縁膜の開口部をフォトリソグラフィにより
    形成する際のフォトマスクを用いてレーザを照射するこ
    とにより行うことを特徴とする突起電極を有する基板の
    接続方法。
  3. 【請求項3】 基板上に形成されかつ該基板上に形成さ
    れた絶縁膜に形成された開口部を介して露出された接続
    パッド上に金属メッキからなる突起電極を形成し、この
    突起電極の表面に半田メッキからなる半田層を前記突起
    電極よりも厚く形成し、この半田層の周囲における前記
    絶縁膜上に前記突起電極と前記半田層の合計高さよりも
    小さい厚さのスペーサを設け、この状態で前記半田層を
    介して前記突起電極を別の基板の接続端子に接続するこ
    とを特徴とする突起電極を有する基板の接続方法。
  4. 【請求項4】 請求項3記載の発明において、前記スペ
    ーサは前記絶縁膜上に貼り付けられた樹脂シートからな
    ることを特徴とする突起電極を有する基板の接続方法。
JP7262072A 1995-09-18 1995-09-18 突起電極を有する基板の接続方法 Pending JPH0982759A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7262072A JPH0982759A (ja) 1995-09-18 1995-09-18 突起電極を有する基板の接続方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7262072A JPH0982759A (ja) 1995-09-18 1995-09-18 突起電極を有する基板の接続方法

Publications (1)

Publication Number Publication Date
JPH0982759A true JPH0982759A (ja) 1997-03-28

Family

ID=17370646

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7262072A Pending JPH0982759A (ja) 1995-09-18 1995-09-18 突起電極を有する基板の接続方法

Country Status (1)

Country Link
JP (1) JPH0982759A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3045697U (ja) * 1997-07-28 1998-02-13 株式会社サトーセン チップ搭載用パッケージ基板
WO2006035548A1 (ja) * 2004-09-29 2006-04-06 Rohm Co., Ltd. 配線基板および半導体装置
US7214887B2 (en) 2003-05-19 2007-05-08 Matsushita Electric Industrial Co., Ltd. Electronic circuit connecting structure, and its connecting method
JP2010283404A (ja) * 2010-09-27 2010-12-16 Rohm Co Ltd 半導体装置
JP2013175775A (ja) * 2013-05-02 2013-09-05 Rohm Co Ltd 半導体装置
US20160225730A1 (en) * 2013-10-09 2016-08-04 Waseda University Electrode connection structure and electrode connection method

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3045697U (ja) * 1997-07-28 1998-02-13 株式会社サトーセン チップ搭載用パッケージ基板
US7214887B2 (en) 2003-05-19 2007-05-08 Matsushita Electric Industrial Co., Ltd. Electronic circuit connecting structure, and its connecting method
WO2006035548A1 (ja) * 2004-09-29 2006-04-06 Rohm Co., Ltd. 配線基板および半導体装置
JP2006100552A (ja) * 2004-09-29 2006-04-13 Rohm Co Ltd 配線基板および半導体装置
US7456502B2 (en) 2004-09-29 2008-11-25 Rohm Co., Ltd. Wiring board with connection electrode formed in opening and semiconductor device using the same
KR101140518B1 (ko) * 2004-09-29 2012-04-30 로무 가부시키가이샤 배선 기판 및 반도체 장치
JP2010283404A (ja) * 2010-09-27 2010-12-16 Rohm Co Ltd 半導体装置
JP2013175775A (ja) * 2013-05-02 2013-09-05 Rohm Co Ltd 半導体装置
US20160225730A1 (en) * 2013-10-09 2016-08-04 Waseda University Electrode connection structure and electrode connection method
US9601448B2 (en) * 2013-10-09 2017-03-21 Waseda University Electrode connection structure and electrode connection method

Similar Documents

Publication Publication Date Title
JP2000077471A (ja) フリップチップ実装基板及びフリップチップ実装構造
JP2012204391A (ja) 半導体装置、半導体装置の製造方法、及び配線基板の製造方法
JPH0273648A (ja) 電子回路及びその製造方法
JP2005079581A (ja) テープ基板、及びテープ基板を用いた半導体チップパッケージ、及び半導体チップパッケージを用いたlcd装置
JP3083845B2 (ja) 半導体装置
KR100764668B1 (ko) 플립칩 접속용 기판 및 그 제조방법
JPH0982759A (ja) 突起電極を有する基板の接続方法
JP3554650B2 (ja) 回路基板
JPH02251145A (ja) 突起電極形成方法
JP3281591B2 (ja) 半導体装置およびその製造方法
JP3568869B2 (ja) 半導体集積回路装置及びその製造方法
JPH0766207A (ja) 表面実装型電子部品及びその製造方法並びに半田付け方法
JP3156483B2 (ja) バンプの形成方法
JPH11297751A (ja) 半導体装置
JPH08181239A (ja) フリップチップ実装用回路基板
JPH04242939A (ja) 半導体装置の実装構造およびその製造方法
JP3321358B2 (ja) 半導体装置
JP3792227B2 (ja) 半導体装置およびその製造方法
JP2002374060A (ja) 電子回路板
JPH0870019A (ja) 電子部品の接続構造および接続方法
JP2007035731A (ja) 配線基板
JPH06120230A (ja) 半導体部品におけるバンプ電極の形成方法及びバンプ電極付き半導体部品
JP2006269712A (ja) 半導体装置の製造方法
JPH07114315B2 (ja) 狭ピッチ電極をもつ電子部品の実装用プリント基板
JP2004119646A (ja) 半導体装置およびその製造方法