JP3297291B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP3297291B2
JP3297291B2 JP03927296A JP3927296A JP3297291B2 JP 3297291 B2 JP3297291 B2 JP 3297291B2 JP 03927296 A JP03927296 A JP 03927296A JP 3927296 A JP3927296 A JP 3927296A JP 3297291 B2 JP3297291 B2 JP 3297291B2
Authority
JP
Japan
Prior art keywords
film
layer
oxide film
silicon
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP03927296A
Other languages
English (en)
Other versions
JPH08330248A (ja
Inventor
浩一 村岡
巌 國島
弘剛 西野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP03927296A priority Critical patent/JP3297291B2/ja
Priority to US08/613,087 priority patent/US6140247A/en
Priority to KR1019960006215A priority patent/KR100329143B1/ko
Publication of JPH08330248A publication Critical patent/JPH08330248A/ja
Application granted granted Critical
Publication of JP3297291B2 publication Critical patent/JP3297291B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means
    • H01L21/31116Etching inorganic layers by chemical means by dry-etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314Inorganic layers
    • H01L21/316Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/906Cleaning of wafer as interim step

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Semiconductor Memories (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、シリサイド層やシ
リコン層の表面に形成された酸化物を除去する工程を有
する半導体装置の製造方法に関する。
【0002】
【従来の技術】LSIの高速化、高集積化に伴い、電極
や配線の微細化が進んでいる。電極や配線の微細化は抵
抗の増大を引き起こす。このため、現在、電極材料や配
線材料として、金属シリサイドが広範に使用されてい
る。
【0003】図19に、金属シリサイドを用いた従来の
コンタクト電極の形成方法の工程断面図を示す。
【0004】まず、図19(a)に示すように、(10
0)面を主面とするn型シリコン基板219の表面に熱
酸化法により厚さ800nmのフィールド酸化膜220
を形成する。
【0005】次に同図(a)に示すように、フィールド
酸化膜220で囲まれた素子形成領域のn型シリコン基
板219の表面に、BF2 + イオンを加速電圧35e
V、ドーズ量5×1015cm-2の条件で注入した後、N
2 雰囲気中で1000℃、20秒の熱処理をn型シリコ
ン基板219に施すことにより、厚さ約0.1μmの浅
いp+ 型拡散層221を形成する。
【0006】次に同図(a)に示すように、全面に層間
絶縁膜としてのCVD−SiO2 膜222、BPSG膜
223の積層膜を1.0μmの膜厚にて堆積し、次いで
この積層膜をエッチングすることにより、p+ 型拡散層
221上にコンタクトホールを開孔する。この後、n型
シリコン基板219を希弗酸水溶液で洗浄して、p+
拡散層221の表面の自然酸化膜を剥離する。
【0007】次に真空装置内にn型シリコン基板219
を導入して、厚さ30nmのTi膜と厚さ70nmのT
iN膜との積層膜を連続スパッタにより形成し、次いで
RTA(Rapid Thermal Anneal) 処理(750℃、30
秒)によるシリサイデーションを行なった後、未反応の
Ti膜、TiN膜を硫酸/過酸化水素の混合溶液処理に
より除去する。
【0008】この結果、次に図19(b)に示すよう
に、p+ 型拡散層221上にのみ自己整合的に厚さ60
nmのTiSi2 層224が形成される。
【0009】このとき、TiSi2 層224上には厚さ
約4nmのSiOx 層225が形成される。これは、金
属シリサイドは、一般に、雰囲気中の水、酸素または硫
酸/過酸化水素水混合溶液等の薬液処理により、その表
面にシリコン酸化物等が形成され易いからである。
【0010】上記SiOx 層225は、コンタクト抵抗
の増加や、後工程で形成するW膜226の剥離の原因と
なるので、除去する必要がある。そこで、次に図19
(c)に示すように、BCl3 ガスを用いたRIE(反
応性イオンエッチング)によりSiOx 層225を除去
する。
【0011】次に図19(d)に示すように、TiSi
2 層224を350℃まで加熱した後、モノシラン(S
iH4 )および六弗化タングステン(WF6 )をn型シ
リコン基板219に供給することにより、TiSi2
224上にW層226を選択的に形成する。ここで、モ
ノシランおよび六弗化タングステンの流量はともに10
sccm、全圧は0.15Torr、供給時間は60秒
とする。
【0012】しかしながら、最近の精力的な研究によ
り、この種の方法には以下のような問題があることが明
らかになった。
【0013】すなわち、BCl3 ガスを用いたRIEに
よるSiOx 層225の除去工程において、コンタクト
ホールのアスペクト比が高いと、SiO2 膜222、B
PSG膜223のチャージアップによるマイクロローデ
ィング効果が生じる。
【0014】この結果、エッチング種であるイオン(B
イオン、Clイオン)の軌道が湾曲し、コンタクトホー
ルの底部にまで到達するイオンの量が減少してしまう。
【0015】したがって、図19(c)に示すように、
コンタクトホールのエッジ領域にSiOx 層225が残
ってしまうので、W層226の剥離が起こり易くなると
いう問題が生じる。
【0016】さらに、上記SiOx 層225の除去工程
では、BCl3 プラズマ中のBイオン、Clイオン等の
高エネルギーイオンがTiSi2 層224に打ち込まれ
るので、TiSi2 層224にダメージが生じ、コンタ
クト抵抗が増加するという問題がある。
【0017】上記コンタクト電極の形成方法では、n型
シリコン基板219を希弗酸水溶液で洗浄して、p+
拡散層221の表面の自然酸化膜を剥離したが、近年の
シリコンデバイスの微細化に伴い、希弗酸処理等の溶液
中で処理を行なうウエット工程によるシリコン基板表面
の清浄化に代わって、ドライエッチング等の真空中で処
理を行なうドライ工程による清浄化が注目されている。
【0018】ウエット工程では処理後に大気中に基板を
曝す必要があるため微粒子汚染、有機物汚染、基板表面
の再酸化等の問題が生じるのに対し、ドライ工程では高
真空中で連続して処理を行なうことが容易なため、清浄
表面が維持され、ウエット工程の持つ問題点を解決でき
る。
【0019】例えばNAND−E2 PROMのトンネル
酸化膜の高信頼性化に伴い、基板前処理、トンネル酸化
膜形成、ポリシリコンゲート電極形成までの工程におい
て、酸化膜形成前の基板表面の清浄化が重要であり、前
処理をドライ工程にすることで信頼性が向上することが
期待される。室温でシリコン酸化膜を除去する方法とし
ては従来HF−Vapor(HF/H2 O蒸気)法が報
告されている。この方法を図20を参照しつつ説明す
る。
【0020】まず、図20(a)に示すように、(10
0)面を主面とするn型シリコン基板251の表面に熱
酸化により厚さ800nmのフィールド酸化膜252を
形成する。この段階では、シリコン基板251の表面に
は、有機物253、金属汚染254が存在する。
【0021】そこで、次に図20(b)に示すように、
シリコン基板251の表面の有機物253を除去するた
めに、硫酸と過酸化水素水の混合溶液による処理(以
下、SH処理と呼ぶ。)を行なう。
【0022】このとき、SH処理によりシリコン基板2
51の表面にChemical Oxide(不図示)が形成されるた
め、希弗酸処理によりこのChemical Oxideの除去を行な
う。次に同図(b)に示すように、露出したシリコン基
板251の表面の金属汚染254を除去するため、塩酸
と過酸化水素水の混合溶液による処理(以下、SC2処
理と呼ぶ。)を行なう。
【0023】このとき、このSC2処理によりシリコン
基板251の表面は再びChemical Oxide255で覆われ
る。
【0024】次に図20(c)に示すように、シリコン
基板251をチャンバー内に搬送し、HF−Vapor
(HF−H2 O蒸気)処理により、Chemical Oxide25
5の除去を行なう。
【0025】HF−Vapor処理は、緩衝弗酸水溶液
中にN2 ガスをバブリングによって供給し、得られたH
F/H2 O蒸気を含むN2 ガスを室温に保ったシリコン
基板251上に吹き付けることで行なう。
【0026】次に図20(d)に示すように、同一チャ
ンバー内で燃焼酸化(O2 /H2 )によりトンネル酸化
膜としてのSiO2 層257を形成し、引き続き、同一
チャンバー内で成膜ガスとしてSiH4 ガスを用いてポ
リシリコンゲート電極としてのポリシリコン層258を
形成する。この後、シリコン基板251をチャンバー外
に搬出する。
【0027】このような同一チャンバ内での連続処理に
より、ポリシリコン層258(ポリシリコンゲート電
極)とSiO2 層(トンネル酸化膜)257との界面、
およびSiO2 層(トンネル酸化膜)257とシリコン
基板251との界面の有機物等の不純物濃度を低減する
ことができる。
【0028】しかしながら、最近の精力的な研究によ
り、この種の方法にあっては以下のような問題が生じる
ことが明らかとなった。
【0029】上記HF−Vapor法によるChemical O
xide255の除去方法では、HFの水溶液を用いるため
に、図20(c)に示すように、シリコン基板251の
表面にシリコン酸化膜と水の反応生成物であるパーティ
クル256(Si(OH)x粒子等)が残留する。その
結果、図20(d)に示すように、トンネル酸化膜25
7、ポリシリコン層258の形成時にモフォロジーの劣
化するという問題が起こる。
【0030】この問題を解決するためには、パーティク
ル256の除去工程として水シャワー等による水洗が必
要であることが明らかになった。
【0031】また、従来のウエット希弗酸処理や、上記
HF−Vapor法による自然酸化膜の除去では、熱酸
化膜に対する選択性が無い。このため、コンタクト領域
等のように異なる酸化膜がシリコン基板251上に存在
する場合、自然酸化膜だけでなく他の酸化膜も全てエッ
チングされてしまう。その結果、コンタクトホールのコ
ンタクト径、アクペクト比等が大きく変化するという問
題が生じる。
【0032】さらに、HFの水溶液が金属に晒されると
金属表面でHFが活性なもの(HF2 - 、HF- )とな
り、これにより金属の弗化が急速に進行し、当該金属は
腐食してしまうので、チャンバー内、配管、排気系統に
対するダメージは大きなものとなる。
【0033】また、チャンバー内のバックグランド水分
圧が高いため、次の工程、例えば酸化工程においてプロ
セスガス中にH2 Oが混入し、形成された膜中に酸素お
よび水素が含まれ、膜質が劣化してしまう問題が生じて
いる。
【0034】そのため、雰囲気中の水分圧を下げるべ
く、次のプロセスに移行するための真空引きの時間を長
くしなければならず、工程時間の増大という問題が起こ
ることが明らかになってきている。
【0035】
【発明が解決しようとする課題】上述の如く、シリサイ
ド層を用いた従来のコンタクト電極の形成方法にあって
は、導電膜を形成する前の前処理であるシリサイド層の
表面の酸化物の除去が不完全であるため、シリサイド層
上に形成した導電膜が剥離し易いという問題がある。さ
らに、酸化物の除去の際にシリサイド層にダメージが生
じ、コンタクト抵抗が増加するという問題がある。
【0036】また、従来のトンネル酸化膜、ポリシリコ
ンゲート電極の形成方法にあっては、その前の前処理で
あるHFの水溶液によるChemical Oxideの除去の際にパ
ーティクルが発生し、モフォロジーが劣化するという問
題がある。
【0037】本発明は、上記事情を考慮してなされたも
ので、その目的とするところは、コンタクト形成やトン
ネル酸化膜形成などの前処理である酸化物の除去方法を
改善した半導体装置の製造方法を提供することにある。
【0038】
【課題を解決するための手段】[概要] 上記の目的を達成するために、本発明に係る他の半導体
装置の製造方法(請求項1)は、シリコン領域表面に形
成され、含有されるSi−H結合、Si−O−H結合お
よびH 2 O分子の濃度の総和が1×10 13 個/cm 2
上であるシリコン酸化膜を形成する工程と、前記シリコ
ン領域を100乃至300℃に加熱し、前記シリコン酸
化膜上に、実質的に無水弗化水素酸ガスからなるエッチ
ングガスを減圧下で供給することにより、前記シリコン
酸化膜を除去する工程とを具備することを特徴とする。
【0039】
【0040】
【0041】本発明に係る他の半導体装置の製造方法
(請求項)は、シリコン領域表面に第1のシリコン酸
化膜を形成する工程と、前記第1のシリコン酸化膜を除
去し、含有されるSi−H結合、Si−O−H結合およ
びH2 O分子の濃度の総和が第1の酸化膜のそれより多
く、かつ1×1013個/cm2 以上である第2のシリコ
ン酸化膜を、活性酸素を含む溶液で形成する工程と、前
記シリコン領域を100乃至300℃に加熱し、前記シ
リコン酸化膜上に、実質的に無水弗化水素酸ガスからな
るエッチングガスを減圧下で供給することにより、前記
シリコン酸化膜を除去する工程とを具備することを特徴
とする。
【0042】本発明に係る他の半導体装置の製造方法
(請求項)は、シリコン領域表面に形成され、含有さ
れるSi−H結合、Si−O−H結合およびH2 O分子
の濃度の総和が1×1013個/cm2 以上であるシリコ
ン酸化膜を形成する工程と、前記シリコン領域を100
乃至300℃に加熱し、前記シリコン酸化膜上に、キャ
リアガスと実質的に無水弗化水素酸ガスからなるエッチ
ングガスとを減圧下で供給することにより、前記シリコ
ン酸化膜を除去する工程とを具備することを特徴とす
る。
【0043】
【0044】本発明に係る他の半導体装置の製造方法
(請求項)は、シリコン領域上にシリコンの酸化物か
らなる層間絶縁膜を形成する工程と、エッチングにより
前記シリコン領域と接続をとるためのコンタクトホール
を前記層間絶縁膜に形成する工程と、含有されるSi−
H結合、Si−O−H結合およびH2 O分子の濃度の総
和が1×1013個/cm2 以上であるシリコン酸化膜
を、前記コンタクトホール底面の前記シリコン領域表面
に形成する工程と、無水弗化水素酸ガスを用いて、前記
シリコン領域表面に形成されたシリコン酸化膜を除去す
る工程とを有することを特徴とする。
【0045】本発明に係る他の半導体装置の製造方法
(請求項)は、上記半導体装置の製造方法(請求項
)において、前記シリコン領域表面に前記シリコン酸
化膜を形成する工程が、前記コンタクトホールの底部を
活性酸素を含む溶液に晒す工程であることを特徴とする
【0046】
【0047】
【0048】本発明において、好ましい形態は以下の通
りである。
【0049】
【0050】
【0051】
【0052】本発明において、活性酸素を含む溶液が、
硫酸と過酸化水素水の混合溶液である。
【0053】本発明において、シリコン酸化膜を除去す
る工程が、シリコン領域の加熱処理を伴う工程である。
【0054】本発明において、シリコン酸化膜が除去さ
れたシリコン領域表面に、ゲート酸化膜またはトンネル
酸化膜を形成する。
【0055】本発明において、シリコン酸化膜が除去さ
れたシリコン領域表面に、コンタクト電極を形成する。
【0056】本発明において、シリコン酸化膜を除去す
る際のH2 O分圧が10-3Torr以下である。
【0057】本発明に係る半導体装置の製造方法と同様
の効果が得られる他の半導体装置の装置の製造方法とし
ては以下のものがあげられる。
【0058】すなわち、第1の処理室内で、シリサイド
層の表面に形成された酸化物を無水弗化水素ガスを用い
て除去した後、前記酸化物の除去の際に前記シリサイド
層上に形成された弗化物を加熱して除去する工程と、前
記第1の処理室内の前記酸化物および前記弗化物が除去
された前記シリサイド層を、大気に晒さず、かつ残留水
分圧が1×10-7Torr以下の雰囲気を介して第2の
処理室内に搬送する工程と、前記第2の処理室内で、前
記シリサイド層上に導電膜を形成する工程とを有するこ
とを特徴とする半導体装置の製造方法である。
【0059】ここで、第1の処理室を、酸化物の除去を
行なう処理室(前処理室)と、弗化物の除去を行なう処
理室(後処理室)との2つの処理室に分けても良い。
【0060】この場合、前処理室内の酸化物が除去され
たシリサイド層を、大気に晒さず、かつ残留水分圧が1
×10-7Torr以下の雰囲気を介して、後処理室内に
搬送する。
【0061】また、前記第1の処理室内の前記シリサイ
ド層を前記第2の処理室内に搬送する際の前記第1およ
び第2の処理室内の圧力が粘性流領域の圧力であること
が好ましい。
【0062】また、本発明の技術思想を利用した他の発
明としては以下のものがある。
【0063】すなわち、シリコン領域上にシリコンの酸
化物からなる層間絶縁膜を形成する工程と、エッチング
により前記シリコン領域と接続をとるためのコンタクト
ホールを前記層間絶縁膜に形成する工程と、含有される
Si−H結合、Si−O−H結合およびH2 O分子の濃
度の総和が1×1013個/cm2 以上であるシリコン酸
化膜を、前記コンタクトホールの段差を被覆するように
形成する工程と、無水弗化水素酸ガスを用いて、前記シ
リコンホールの段差を被覆するように形成されたシリコ
ン酸化膜を除去する工程とを有することを特徴とする半
導体装置の製造方法である。
【0064】ここで、前記コンタクトホールの段差を被
覆すりょうに前記シリコン酸化膜を形成する工程は、前
記コンタクトホールの段差を被覆するように弗素を含む
シリコン酸化膜をCVD法により形成し水を吸収させる
工程であることが好ましい。この水を吸収させる工程
は、前記弗素を含むシリコン酸化膜を水蒸気もしくは純
水に晒す工程であることが望ましい。
【0065】[作用]本発明者等は、シリサイド層上に
形成された酸化物の除去方法について研究した結果、以
下のような新規な事実を見出した。
【0066】すなわち、本発明等の研究によれば、シリ
サイド層上に形成された酸化物を除去するためのエッチ
ングガスとして、特に無水弗化水素ガスを用いた場合に
は、シリサイド層をエッチングすることなく、酸化物を
十分に除去できることが分かった。
【0067】この方法は、高エネルギーイオンを用いな
いので、RIEを用いた方法の場合とは異なり、シリサ
イド層にダメージは原理的に生じない。
【0068】また、上記酸化物の除去の際に、シリサイ
ド層上に弗化物が形成されるが、この弗化物は蒸気圧が
低く、物理吸着しているものであるため、加熱により容
易に除去できることが分かった。
【0069】したがって、上記知見に基づいた本発明に
よれば、シリサイド層にダメージを与えずに、シリサイ
ド層の表面の酸化物を十分に除去できるようになる。
【0070】本発明によれば、シリコン領域表面に形成
されるシリコン酸化膜、例えばChemical Oxide等の酸化
膜において、この酸化膜中に含有されるSi−H結合、
Si−O−H結合およびH2 O分子の濃度の総和が1×
1013個/cm2 以上となるようにしているので、HF
−Vapor法とは異なり、外部から水を供給すること
なく、上記シリコン酸化膜中に含まれるSi−H結合、
Si−O−H結合あるいはH2 O分子を用いてエッチン
グを行うことができ、このため、シリコン酸化膜と水の
反応生成物であるパーティクルの量を激減させることが
できる。
【0071】さらに、膜中に含有されるSi−H結合、
Si−O−H結合およびH2 O分子の濃度の総和がChem
ical Oxide等の酸化膜よりも少ないシリコン酸化膜、例
えばフィールド酸化膜あるいはゲート酸化膜等の熱酸化
膜や、コンタクトの形成される酸化膜等のCVD酸化膜
においては、特に上記濃度の総和が1×1013個/cm
2 よりも少ない場合に、酸化膜最表面の一分子層のみが
Si−F結合となり無水弗化水素酸(Anhydrous Hydrof
luoric Acid )ガス(以下、AHFガスと略記)に対し
て安定となるため、上記したChemical Oxide等の酸化膜
のみが選択的にエッチングされる。
【0072】また、AHFガスを流す時にシリコン基板
温度を高くした場合には、基板表面に残留する弗化物を
積極的に昇華させ、残留弗化物量を低減することができ
る。さらに、水を導入しないため、チャンバー内の腐食
が少なく、装置のメンテナンスに手間がかからない利点
がある。また、バックグランド水分圧が低減できるた
め、排気時間を短縮できスループットを向上させること
が可能である。
【0073】このように、水を供給しないことにより、
パーティクルの発生を抑え、且つフィールド酸化膜等と
の選択性を維持することが可能となり、さらに次の工
程、例えば酸化工程までの間の真空引きを短時間で済ま
すことができ、工程数・工程時間の削減が可能となり、
高信頼性、高速性の半導体装置を高スループットで製造
できるようになる。
【0074】
【発明の実施の形態】以下、図面を参照しながら本発明
の実施の形態(実施形態)を説明する。
【0075】(第1の実施形態)図1は、本発明の第1
の実施形態に係る半導体装置の製造方法を示す工程断面
図である。具体的には、コンタクトホール内にW層を選
択的に形成する方法を示す工程断面図である。
【0076】まず、図1(a)に示すように、(10
0)面を主面とするn型シリコン基板1の表面を熱酸化
してフィールド酸化膜2を形成する。次いでこのフィー
ルド酸化膜2に囲まれた素子形成領域にBF2 + イオン
注入した後、N2 雰囲気中でn型シリコン基板1を熱処
理することにより、素子形成領域の表面に厚さ約0.1
μmの浅いp+ 型拡散層3を形成する。
【0077】次に層間絶縁膜としてのCVD−SiO2
膜4とBPSG膜5との積層膜を1.0μmの膜厚にて
全面に堆積し、上記積層膜をエッチングしてp+ 型拡散
層3上にコンタクトホールを開孔する。この後、n型シ
リコン基板1を希弗酸水溶液で洗浄することにより、p
+ 型拡散層3の表面の自然酸化膜を剥離する。
【0078】次にスパッタ法を用いて厚さ30nm程度
のTi膜、厚さ70nm程度のTiN膜を連続形成した
後、RTA処理(1000℃、20秒)の熱処理による
シリサイデーションを行なう。その後、上記Ti膜とT
iN膜との積層膜を硫酸/過水(過酸化水素水)処理
(10分)により除去する。この結果、p+ 型拡散層3
上に厚さ約60nmのTiSi2 層6が形成され、更に
このTiSi2 層6上に厚さ約4nmのSiOx 層7が
形成される。
【0079】次に図1(b)に示すように、無水弗化水
素ガスを1Torr、10分間室温状態でTiSi2
6上に供給することにより、SiOx 層7を選択的に除
去する。このとき、露出したTiSi2 層6の表面は弗
化され、その表面には蒸気圧の低いTiFx 層8が形成
される。
【0080】ここで、無水弗化水素ガスの圧力を4To
rrとした場合には1分の処理で、また、0.4Tor
rとした場合には30分の処理で、同様に厚さ4nmの
SiOx 層7を除去できる。
【0081】本実施形態では、エッチング種として、高
エネルギーイオンではなく、無水弗化水素ガスを用いて
いるので、TiSi2 層6がダメージを受けるという問
題は生じない。
【0082】図1(c)に示すように、水素雰囲気中で
のアニールにより、残留したTiFx 層8を除去する。
これはTiFx 層8が残留した状態でコンタクトホール
内にW層を形成すると、コンタクト抵抗が増大するから
である。
【0083】上記アニールは、具体的には、水素分圧
0.035Torr、TiSi2 層6の温度(TiSi
2 温度)250℃で10分間加熱するというものであ
る。このようなアニールにより、TiSi2 層6上のT
iFx 層8が完全に除去され、TiSi2 層6の清浄表
面が露出する。上記アニールで水素を用いる理由は、T
iFx 層8の還元とバックグランドに存在する酸素、水
等によって、TiSi2 層8の表面が再酸化されるのを
防止するためである。
【0084】なお、上記アニールにおける水素分圧は
0.01Torr以上が好ましく、また、TiSi2
度が100℃〜500℃の範囲で表面が清浄なTiSi
2 層6が得られた。
【0085】また、本実施形態では、無水弗化水素ガス
の圧力を1Torrとし、供給時間を10分としたが、
無水弗化水素ガスの圧力が0.4Torrの場合には供
給時間を30分よりも長く、1Torrの場合には供給
時間を10分よりも長く、そして、4Torrの場合に
は供給時間を1分よりも長くすると、TiSi2 層6上
のTiFx 層8が厚く形成され、また、TiF2 よりも
TiF3 の存在比が高くなることが分かった。すなわ
ち、上記条件の場合には、同じ水素雰囲気中での加熱処
理を行なっても、TiFx 層8を除去できないことが分
かった。
【0086】最後に、同図(c)に示すように、TiS
2 温度を350℃に昇温した状態で、コンタクトホー
ル上にモノシラン(SiH4 )ガスおよび六弗化タング
ステン(WF6 )ガス(全圧0.15Torr)をとも
に流量10sccmの条件で60秒間供給して、TiS
2 層6上にW層9を選択的に形成する。このようにし
て、TiSi2 層6とW層9とからなるコンタクト電極
が完成する。
【0087】このとき、TiSi2 層6上にはSiO2
層8が残っていないので、W層9が剥れるという問題は
生じない。
【0088】さらに、SiO2 層の除去の際にTiSi
2 層6はダメージを受けていないので、TiSi2 層6
とW層9とのコンタクト抵抗は十分低くなる。したがっ
て、コンタクト電極とp+ 型拡散層3とのコンタクト抵
抗も十分低くなる。
【0089】図2に、無水弗化水素ガス分圧とSiO2
層のエッチングレートとの関係を示す。これは基板温度
が室温の場合のものである。SiO2 層の除去の際に、
TiSi2 層6のオーバーエッチングを極力抑えるため
には、図2から使用する無水弗化水素ガス分圧に対する
エッチングレートを求めて、このエッチングレートから
エッチング時間を決めることが重要である。
【0090】また、本実施形態のように、シリサイド層
がTiSi2 層6の場合、最も除去しやすい残留弗化物
はTiF2 であることが分かった。これはTiF2 がT
iFx (x=1,3,4)に比べ、蒸気圧が高いためと
考えられる。また、TiSi2 層を長時間無水弗化水素
ガスに曝すと、チタンの弗化が進み、TiF3 の割合が
増え、水素ガス処理を施しても弗化物の除去がしづらく
なる。したがって、無水弗化水素ガスに曝す時間を適当
に選び、TiSi2 層の表面の残留弗化物の形態がTi
2 とすることにより、水素ガス処理による除去を効果
的に行なえる。 (第2の実施形態)図3は、本発明の第2の実施形態に
係るコンタクト電極の形成方法を示す工程断面図である
まず、図3(a)に示すように、(100)面を主面と
するn型シリコン基板11の表面を熱酸化してフィール
ド酸化膜12を形成する。次いでこのフィールド酸化膜
12に囲まれた素子形成領域にBF2 + イオン注入した
後、N2 ガス雰囲気中でn型シリコン基板11を熱処理
することにより、素子形成領域の表面に浅いp+ 型拡散
層13を形成する。
【0091】次に層間絶縁膜としてのCVD−SiO2
膜14とBPSG膜15との積層膜を全面に堆積し、こ
の積層膜をエッチングすることにより、p+ 型拡散層1
3上にコンタクトホールを設ける。この後、n型シリコ
ン基板11を希弗酸水溶液で洗浄することにより、p+
型拡散層13の表面の自然酸化膜を剥離する。
【0092】次にスパッタ法を用いてTi膜、TiN膜
を連続形成した後、RTA処理によるシリサイデーショ
ンを行なう。その後、Ti膜、TiN膜を硫酸/過水処
理により除去する。この結果、p+ 型拡散層13上にT
iSi2 層16が形成され、更にこのTiSi2 層16
上にSiOx 層17が形成される。
【0093】次に図3(b)に示すように、n型シリコ
ン基板11の裏面から赤外線Aを照射してTiSi2
度(TiSi2 層16の温度)を100℃に昇温すると
ともに、無水弗化水素ガス20を1Torr、10分間
室温状態でTiSi2 層16上に供給することにより、
SiOx 層17を除去する。
【0094】このとき、第1の実施形態の場合と同様
に、TiSi2 層16はダメージを受けない。さらに、
第1の実施形態の場合と同様に、露出したTiSi2
16の表面は弗化され、その表面には蒸気圧の低いTi
x 層18が形成されるが、本実施形態の場合、赤外線
AによりTiFx 層18が積極的に昇華されるので、残
留弗素濃度が十分に低くなる。
【0095】最後に、図3(c)に示すように、水素雰
囲気中でのアニールにより、残留したTiFx 層18を
除去し、TiSi2 層16の清浄表面を露出させた後、
TiSi2 温度を350℃に昇温した状態で、コンタク
トホール上にモノシラン(SiH4 )および六弗化タン
グステン(WF6 )を供給することにより、TiSi2
層16上にW層19を選択的に形成する。
【0096】ここで、無水弗化水素ガス供給時のTiS
2 温度が500℃を越えると、バックグランド中、或
いは反応副生成物である水により、自然酸化膜除去後の
TiSi2 層16の表面が再酸化され、TiOx とSi
x が形成されてしまう。このため、無水弗化水素ガス
供給時のTiSi2 温度範囲は50〜500℃が有効で
あり、更に好ましくは100〜300℃の範囲におい
て、より良好な結果が得られる。
【0097】(第3の実施形態)図4は、本発明の第3
の実施形態に係るコンタクト電極の形成方法を示す工程
断面図である。
【0098】まず、図4(a)に示すように、n型シリ
コン基板21の表面を熱酸化してフィールド酸化膜22
を形成する。次いでこのフィールド酸化膜22に囲まれ
た素子形成領域にBF2 + イオン注入した後、N2 雰囲
気中でn型シリコン基板21を熱処理することにより、
素子形成領域の表面に浅いp+ 型拡散層23を形成す
る。
【0099】次に層間絶縁膜としてのCVD−SiO2
膜24とBPSG膜25との積層膜を全面に堆積し、こ
の積層膜をエッチングすることにより、p+ 型拡散層2
3上にコンタクトホールを設ける。この後、n型シリコ
ン基板21を希弗酸水溶液で洗浄することにより、p+
型拡散層23の表面の自然酸化膜を剥離する。
【0100】次にスパッタ法を用いてTi膜、TiN膜
を連続形成した後、RTA処理によるシリサイデーショ
ンを行なう。その後、Ti膜、TiN膜を硫酸/過水処
理により除去する。この結果、p+ 型拡散層23上にT
iSi2 層26が形成され、更にこのTiSi2 層26
上にSiOx 層27が形成される。
【0101】次に図4(b)に示すように、マイクロ波
放電(2450MHz)を用いた無水弗化水素ダウンフ
ロープラズマ処理により生じる大量の活性な弗素ラジカ
ル30により、SiOx 層27を除去する。このとき、
露出したTiSi2 層26の表面は弗化され、その表面
には蒸気圧の低いTiFx 層28が形成される。
【0102】ここで、上記無水弗化水素ダウンフロープ
ラズマ処理は、例えば、無水弗化水素ガス1Torr、
印加電力100W、処理時間5分の条件で行なう。
【0103】本実施形態の場合、ダウンフロープラズマ
処理により、活性種である弗素ラジカル30が多く形成
されるので、低分圧・短時間の処理(0.4Torrで
15分、0.2Torrで30分)でも、SiOx 膜2
7を除去できる。
【0104】また、RIEによる除去方法に比べて、高
エネルギーイオンの入射が少ないため、TiSi2 層2
6に与えるダメージが少なく、信頼性の高いコンタクト
形成が可能となる。
【0105】最後に、図4(c)に示すように、水素雰
囲気中でのアニールにより、残留したTiFx 層28を
除去することにより、TiSi2 層26の清浄表面を露
出させた後、TiSi2 温度を350℃に昇温した状態
で、コンタクトホール上にモノシラン(SiH4 )およ
び六弗化タングステン(WF6 )を供給することによ
り、TiSi2 層26上にW層29を選択的に形成す
る。
【0106】なお、第2の実施形態で説明した赤外線に
よる基板加熱を併用することにより、TiSi2 層26
上の残留弗化物をさらに低減できる。TiSi2 温度は
第2の実施形態に記した範囲で有効である。
【0107】(第4の実施形態)図5は、本発明の第4
の実施形態に係るコンタクト電極の形成方法を示す工程
断面図である。
【0108】まず、図5(a)に示すように、n型シリ
コン基板31の表面にフィールド酸化膜32を形成す
る。次いでこのフィールド酸化膜32に囲まれた素子形
成領域の表面にp+ 型拡散層33を形成する。
【0109】次に層間絶縁膜としてのCVD−SiO2
膜34とBPSG膜35との積層膜を全面に堆積し、こ
の積層膜をエッチングすることにより、p+ 型拡散層3
3上にコンタクトホールを設ける。この後、p+ 型拡散
層33の表面の自然酸化膜を剥離する。
【0110】次にスパッタ法を用いてTi膜、TiN膜
を連続形成した後、RTA処理によるシリサイデーショ
ンを行なう。その後、Ti膜、TiN膜を硫酸/過水処
理により除去する。この結果、p+ 型拡散層33上にT
iSi2 層36が形成され、更にこのTiSi2 層36
上にSiOx 層37が形成される。
【0111】次に図5(b)に示すように、無水弗化水
素ガスを1Torr、10分間室温状態でTiSi2
36上に供給し、SiOx 層37を除去する。このと
き、露出したTiSi2 層36の表面は弗化され、その
表面には蒸気圧の低いTiFx層38が形成される。
【0112】次に図5(c)に示すように、n型シリコ
ン基板31の裏面に赤外線Bを照射してTiSi2 温度
を昇温するとともに、マイクロ波放電を用いた水素ダウ
ンフロープラズマ処理によって活性な水素ラジカル40
を生成し、この水素ラジカル40により、TiFx 層3
8を除去する。ここで、各条件は、例えば、水素分圧は
0.01Torr、印加電力は100W、処理時間は1
0分、TiSi2 温度は100℃とする。
【0113】最後に、図5(c)に示すように、TiS
2 温度を350℃に昇温した状態で、コンタクトホー
ル上にモノシラン(SiH4 )および六弗化タングステ
ン(WF6 )を供給して、TiSi2 層36上にW層3
9を選択的に形成する。
【0114】本実施形態の場合、上記水素ダウンフロー
プラズマ処理により、低温短時間の処理、かつ低い水素
分圧で、TiFx 層38を効果的に除去できる。ここ
で、水素分圧は0.001〜1Torr、TiSi2
度は室温から400℃までの範囲で良好な結果が得られ
た。また、水素ガスと希ガスとを混合して放電すること
により、より多くの活性な水素を基板表面に供給でき、
更に効率的なTiFx 層38の除去が可能となる。
【0115】(第5の実施形態)図6は、本発明の第5
の実施形態に係るコンタクト電極の形成方法を示す工程
断面図である。
【0116】まず、図6(a)に示すように、n型シリ
コン基板41の表面にフィールド酸化膜42を形成す
る。次いでこのフィールド酸化膜42に囲まれた素子形
成領域の表面にp+ 型拡散層43を形成する。
【0117】次に全面にCVD−SiO2 膜44、BP
SG膜45を順次堆積した後、これらをエッチングする
ことにより、p+ 型拡散層43上にコンタクトホールを
設ける。この後、p+ 型拡散層43の表面の自然酸化膜
を剥離する。
【0118】次にTi膜、TiN膜を連続形成した後、
RTA処理によるシリサイデーションを行なう。その
後、Ti膜、TiN膜を硫酸/過水処理により除去す
る。この結果、p+ 型拡散層43上にTiSi2 層46
が形成され、このTiSi2 層46上にはSiOx 層4
7が形成される。
【0119】次に図6(b)に示すように、無水弗化水
素ガスを1Torr、10分間室温状態でTiSi2
46上に供給し、SiOx 層47を除去する。このと
き、露出したTiSi2 層46の表面は弗化され、その
表面には蒸気圧の低いTiFx層48が形成される。
【0120】次に図6(c)に示すように、n型シリコ
ン基板41の裏面に赤外線Cを照射してTiSi2 温度
を昇温するとともに、n型シリコン基板41に水素原子
(H)50を供給し、水素原子50によりTiFx 層4
8を除去する。この結果、表面が清浄なTiSi2 層4
6が得られる。
【0121】ここで、水素原子50の供給方法として
は、例えば、タングステン加熱を利用する方法がある。
すなわち、タングステンを加熱してタングステンから熱
電子を放出させて、この熱電子により水素分子(H2
を解離することにより、水素原子を形成する。
【0122】具体的には、例えば、Wフィラメントの通
電加熱を行ない、そこに水素ガスを供給して生成された
水素原子を基板表面に供給する。このとき、例えば、水
素分圧は0.01Torr、処理時間は10分、そし
て、TiSi2 温度は100℃とする。
【0123】次に図6(c)に示すように、TiSi2
温度を350℃に昇温した状態で、コンタクトホール上
に、モノシラン(SiH4 )および六弗化タングステン
(WF6 )を供給することにより、TiSi2 層46上
に選択的にW層49を堆積する。
【0124】本実施形態によれば、ダウンフロープラズ
マを用いた場合と同様に、下地のブラズマによるダメー
ジを軽減でき、かつ低温で弗化物を除去できるようにな
る。また、水素分圧、並びにTiSi2 温度は、第5の
実施形態に示した範囲で有効である。
【0125】(第6の実施形態)図7は、本発明の第6
の実施形態に係るコンタクト電極の形成方法を示す工程
断面図である。
【0126】まず、図7(a)に示すように、n型シリ
コン基板51の表面にフィールド酸化膜52を形成す
る。次いでこのフィールド酸化膜52に囲まれた素子形
成領域の表面にp+ 型拡散層53を形成する。
【0127】次に全面にCVD−SiO2 膜54、BP
SG膜55を順次堆積した後、これらをエッチングする
ことにより、p+ 型拡散層53上にコンタクトホールを
設ける。この後、p+ 型拡散層53の表面の自然酸化膜
を剥離する。
【0128】次にTi膜、TiN膜を連続形成した後、
RTA処理によるシリサイデーションを行なう。その
後、Ti膜、TiN膜を硫酸/過水処理により除去す
る。この結果、p+ 型拡散層53上にTiSi2 層56
が形成され、このTiSi2 層56上にはSiOx 層5
7が形成される。
【0129】次に図7(b)に示すように、無水弗化水
素ガスを1Torr、10分間室温状態でTiSi2
56上に供給し、SiOx 層57を除去する。このと
き、露出したTiSi2 層56の表面は弗化され、その
表面には蒸気圧の低いTiFx層58が形成される。
【0130】最後に、図7(c)に示すように、n型シ
リコン基板51の裏面に赤外線Dを照射してTiSi2
温度を昇温するとともに、真空中またはアルゴンガス等
の希ガス60の雰囲気中でn型シリコン基板51を熱処
理することにより、TiFx層58を除去する。
【0131】ここで、例えば、真空中または希ガス(圧
力0.035Torr)雰囲気中のバックグランド水分
圧は1×10-6Torr以下、TiSi2 温度は250
℃、加熱時間は10分とする。
【0132】次に図7(d)に示すように、TiSi2
温度を350℃に昇温した状態で、コンタクトホール上
に、モノシラン(SiH4 )および六弗化タングステン
(WF6 )を供給することにより、TiSi2 層56上
にW層59を選択的に形成する。
【0133】ここで、良好なコンタクト特性を得るに
は、水素分圧は1×10-6Torr以下が好ましく、T
iSi2 温度は100〜500℃の範囲が好ましい。更
に好ましくは、水分圧は1×10-6Torr以下、Ti
Si2 温度は200〜300℃の範囲である。
【0134】(第7の実施形態)図8は、本発明の第7
の実施形態に係るコンタクト電極の製造方法を示す工程
断面図である。
【0135】まず、図8(a)に示すように、n型シリ
コン基板61の表面にフィールド酸化膜62を形成した
後、このフィールド酸化膜62に囲まれた素子形成領域
の表面にp+ 型拡散層63を形成する。
【0136】次に全面にCVD−SiO2 膜64、BP
SG膜65を順次堆積した後、これらをエッチングする
ことにより、p+ 型拡散層63上にコンタクトホールを
設ける。この後、p+ 型拡散層63の表面の自然酸化膜
を剥離する。
【0137】次にTi膜、TiN膜を連続形成した後、
RTA処理によるシリサイデーションを行なう。その
後、Ti膜、TiN膜を硫酸/過水処理により除去す
る。この結果、p+ 型拡散層63上にTiSi2 層66
が形成され、このTiSi2 層66上にはSiOx 層6
7が形成される。
【0138】次に図8(b)に示すように、減圧下でな
く、常圧下で、無水弗化水素ガスを用いてSiOx 層6
7を除去する。常圧下で行なうには、アルゴンガスによ
り無水弗化水素ガスを希釈して、無水弗化水素ガス分圧
を抑制すれば良い。なお、アルゴンガス以外の希ガスを
用いても良い。また、分圧等の条件は、例えば、無水弗
化水素ガス分圧は1Torr、アルゴン分圧は759T
orr、処理時間は室温で10分である。なお、無水弗
化水素分圧と処理時間とは、第1の実施形態に記載した
範囲で有効である。
【0139】次にSiOx 層67の除去の際、露出した
TiSi2 層68の表面が弗化されて形成された蒸気圧
の低いTiFx 層68を熱処理により除去する。例え
ば、水素ガス雰囲気中または希ガス雰囲気中での熱処理
により、TiFx 層68を除去する。
【0140】具体的には、無水弗化水素ガスを止め、ア
ルゴン雰囲気中に水素ガスを導入して、基板加熱を行な
うことにより、TiFx 層68を常圧下で除去する。水
素ガス分圧と加熱温度とは、第1の実施形態に記載した
範囲で有効である。
【0141】なお、バックグランド水分圧が1×10-6
Torrより低ければ、アルゴン雰囲気中での加熱処理
でも、TiFx 層68の除去は可能である。
【0142】最後に、図8(c)に示すように、常圧雰
囲気を真空引きし、TiSi2 温度を350℃に昇温し
た状態で、コンタクトホール上にモノシラン(Si
4 )および六弗化タングステン(WF6 )を供給する
ことにより、TiSi2 層66上にW層69を選択的に
形成する。
【0143】なお、本実施形態において、無水弗化水素
ガス、水素ガスまたは希ガス等の処理の雰囲気中の水分
圧は1×10-3Torr以下が有効であり、更に好まし
くは1×10-6Torr以下の範囲において、より良好
な結果が得られる。
【0144】(第8の実施形態)図9は、第8の実施形
態の半導体製造装置の概略構成を示す模式図である。ま
た、図10は、同半導体製造装置の処理室82の具体的
な構成を示す模式図である。
【0145】本実施形態の半導体製造装置は、大きく分
けて、ロードロック室81と、処理室82と、加熱室8
3と、成膜室84と、搬送室85とにより構成されてい
る。ロードロック室81、処理室82、加熱室83およ
び成膜室84はそれぞれ別個のバルブ89を介して搬送
室85に接続されている。この搬送室85には搬送機構
が設けられており、これにより、各室81〜84間での
被処理基体の搬送が可能になっている。
【0146】また、ロードロック室81、処理室82、
加熱室83、成膜室84および搬送室85にはそれぞれ
別個のポンプ86が設けられており、これにより、各室
81〜85の真空度を独立に制御できるようになってい
る。なお、成膜室84には、ポンプ86の他にターボ分
子ポンプ88が設けられている。
【0147】さらに、処理室82、加熱室83および成
膜室84にはそれぞれ別個のガス導入管90、流量制御
器(MFC)87が設けられている。これにより、処理
室82内に所望量の無水弗化水素ガス(AHF)および
Arガスを導入でき、加熱室83内に所望量のH2 ガス
およびArガスを導入でき、そして、成膜室84内に所
望量のWF6 ガス、H2 ガス、SiH4 を導入できるよ
うになっている。
【0148】処理室82内には、図10に示すように、
被処理基体93を加熱する加熱機構92(例えば、抵抗
加熱器)が設けられている。また、被処理基体93の上
方には、被処理基体93と対向するように、多孔状ノズ
ル91が設けられている。また、加熱室83内には、被
処理基体を所定の温度に加熱する加熱機構(不図示)が
設けられている。加熱機構としては、例えば、ランプ加
熱機構がある。
【0149】次に上記の如きに構成された半導体製造装
置を用いたコンタクト電極の形成方法について説明す
る。被処理基体としては、上記第1〜第7の実施形態と
同様にコンタクトホール内にTiSi2 層が露出してな
るシリコン基板を用いる。
【0150】まず、被処理基体をロードロック室81内
に導入する。この後、ロードロック室81内を1×10
-2Torr以下の圧力まで真空引きする。
【0151】次にロードロック室81内にArガスを流
して、ロードロック室81内の圧力を300Torrに
維持するとともに、ロードロック室81内の残留水分圧
を1×10-5Torr以下に保持する。
【0152】次にロードロック室81と同等の圧力に保
持されている搬送室85を介して、被処理基体を処理室
82内に搬入する。このとき、処理室82内にArガス
を導入して、処理室82内の圧力を約250Torrに
保持しておく。すなわち、被処理基体の搬送時に、搬送
室85から処理室82内にArガスが流入するように圧
力を制御する。
【0153】次に処理室82内に無水弗化水素ガスを分
圧が1Torrになるように導入して、室温で10分間
の酸化物の除去処理を行なう。このとき、Arガスの流
量を10SLM以上に制御して、Arガスおよび無水弗
化水素ガスを多孔状ノズル91を介して被処理基体に吹
き付けることにより、TiSi2 層上のSiOx 膜を完
全に除去できた。なお、処理中の雰囲気の水分圧は1×
10-7Torr以下とする。
【0154】次に無水弗化水素ガスの導入を停止し、処
理室82内の残留弗素分圧が1×10-5Torrになる
までArガスでパージを行なった後、処理室82内の被
処理基体を搬送室85を介して加熱室83内に搬送す
る。
【0155】このとき、搬送室85内の圧力を300T
orr、処理室82および加熱室83内の圧力を250
Torrとすることにより、被処理基体を搬送する際
に、常に搬送室85から処理室82および加熱室83内
にArガスが導入されるように制御する。
【0156】次に加熱室83に導入した被処理基体を加
熱機構により加熱する。この結果、SiOx 膜の除去の
際に、TiSi2 層の表面に形成されたTiFx 層が除
去され、表面が清浄なTiSi2 層が得られる。上記加
熱は、例えば、約300℃、30秒間とする。
【0157】次に処理室82から加熱室83内に被処理
基体を導入するときと同様に、加熱室83から成膜室8
4内に被処理基体を導入する。このとき、TiSi2
の表面が汚染されないように、少なくとも加熱室83か
ら成膜室84に被処理基体を導入する過程において、搬
送室85内の残留水分圧が1×10-7Torr以下にな
るように、搬送室85内に常時Arガスを流しておく。
【0158】次に成膜室84内を1×10-7Torrま
で真空引きした後、WF6 ガス、SiH4 ガス、水素ガ
スを導入して、周知の選択的気相成長法により、コンタ
クトホールの内部のみに選択的にW層を形成する。
【0159】次に成膜室84内の残留弗素分圧が1×1
-5Torr以下になるまで減圧した後、Arガスを2
50Torrの圧力になるように導入し、上記工程と同
様に被処理基体をロードロック室81まで搬送して、プ
ロセスが完了する。
【0160】本実施形態の半導体製造装置を用いた成膜
方法の第1の特徴は、三つのプロセス室(処理室82、
加熱室83、成膜室84)を連続的に使用し、無水弗化
水素処理プロセスから成膜プロセスまで被処理基体が大
気に触れないように制御されることにある。
【0161】また、本実施形態の半導体製造装置を用い
た成膜方法の第2の特徴は、被処理基体が接触する雰囲
気の残留水分圧を、常時、1×10-7Torr以下に制
御していることにある。
【0162】これにより、酸化物を除去して得られた清
浄で活性なTiSi2 層の表面は、長時間その良好な状
態を維持できるので、微細で大規模なコンタクトホール
内に均一にW膜を選択的に形成できるようになる。
【0163】また、本実施形態の半導体製造装置を用い
た成膜方法の第3の特徴は、被処理基体の搬送時に、搬
送室85およびプロセス室内の圧力を粘性領域の圧力に
するとともに、搬送室85内の圧力をプロセス室内の圧
力よりも高くしていることにある。
【0164】これにより、Arガス(不活性ガス)が搬
送室85からプロセス室内に流れることがなくなるの
で、処理室8284および成膜室84内の残留弗素によ
るプロセス室間の相互汚染を防止でき、制御性の良いプ
ロセスが可能となる。
【0165】一方、従来の半導体製造装置を用いた成膜
方法は、ロードロック室、搬送室およびプロセス室(処
理室、加熱室、成膜室)の全ての室を真空状態にし、こ
の状態のままで被処理基体の搬送を行なうため、各室間
の圧力差が1Torr未満になる。このため、処理室内
の残留弗素が搬送室およびその他のプロセス室内に拡散
してしまう。したがって、プロセス室間の相互汚染を防
止できず、表面が清浄なシリサイド層が得られず、膜剥
れの問題やコンタクト抵抗の増加の問題を解決できな
い。
【0166】なお、本実施形態では、Arガスを用いた
が、その代わりに、H2 、He、H2 など他の不活性ガ
スを用いても良い。
【0167】また、搬送室85、プロセス室内の圧力は
各々300Torr、250Torrに限ることなく、
いずれもガス粘性流領域の圧力で、室間の圧力差が1T
orr以上に制御されていれば良い。
【0168】さらに、本実施形態では、気相成長法によ
るW膜の選択形成方法について説明したが、無水弗化水
素ガスを用いてシリコン基板(被処理基体)を処理した
後、その上にシリコン膜やシリコン酸化膜を形成する方
法にも適用できる。
【0169】(第9の実施形態)図11は、本発明の第
9の実施形態に係る半導体装置の製造方法を示す工程断
面図である。
【0170】まず、図11(a)に示すように、(10
0)面を主面とするn型シリコン基板101の表面に熱
酸化により厚さ800nmのフィールド酸化膜102を
形成する。
【0171】次に同図(a)に示すように、シリコン基
板101の表面の有機物103を除去するために、SH
処理(H2 SO4 /H2 2 )を行なう。このSH処理
により、シリコン基板101の表面に厚さ約0.5nm
のChemical Oxide(不図示)が形成されるため、さらに
希弗酸処理により、上記Chemical Oxideの除去を行な
う。
【0172】次に露出したシリコン基板101の表面の
金属汚染物104を除去するため、SC2処理(HC1
/H2 2 /H2 O)を行なう。
【0173】このSC2処理により、図11(b)に示
すように、Sシリコン基板101の表面はまたSi−H
結合、Si−O−H結合、H2 O分子を含む厚さ約0.
5nmのChemical Oxide105で覆われる。
【0174】次に図11(c)に示すように、真空チャ
ンバー内にシリコン基板101を搬送し、このシリコン
基板101を赤外線加熱により100℃昇温した状態で
AHFガスを分圧4Torrで10分間供給することに
より、厚さ約0.5nmのChemical Oxide105を除去
して、清浄なシリコン面を露出させる。
【0175】ここで、フィールド酸化膜102は約0.
1nm膜厚が減少するのみであり、AHFガスを10分
以上供給しても膜厚の減少は実質的に起こらない。ま
た、AHFガス圧力が4Torrの場合ならば1分、
0.4Torrならば30分の処理で同様に約0.5n
mのChemical Oxide105を除去できる。
【0176】次に図11(d)に示すように、同一チャ
ンバー内で連続的に燃焼酸化(O2、H2 )によるSi
2 層(トンネル酸化膜)106の形成、SiH4 ガス
を用いたポリシリコン層(ポリシリコンゲート電極)1
07の形成を行なった後、上記チャンバーからシリコン
基板101を搬出する。
【0177】この連続処理により、大気中に出すことな
く、ポリシリコンゲート電極107/トンネル酸化膜1
06/シリコン基板101構造の形成が可能であり、そ
れぞれの界面の有機物等の不純物濃度を低減することが
でき、信頼性の高いトンネル酸化膜106を形成するこ
とができる。
【0178】ここで、AHFガス供給時の基板温度が5
00℃以上の場合には、バックグランド中に存在してい
た水、あるいは反応副生成物である水により、Chemical
Oxide105を除去した後にシリコン表面の再酸化が起
き、SiOx が形成されてしまう。また、このSiOx
中に弗素が取り込まれるため好ましくない。
【0179】このため、AHFガス供給時の基板温度範
囲はシリコン表面の再酸化が起きない50℃以上500
℃未満の範囲が有効である。より好ましい範囲は100
℃以上300℃未満の範囲であり、この範囲においてよ
り良好な結果が得られる。
【0180】また、上記実施形態は減圧プロセスに限ら
ず、希ガス(アルゴン等)で希釈したAHFガスを用い
た常圧処理でも有効であり、処理中のバックグランド水
分圧は1×10-3Torr以下において良好な結果が得
られ、さらに望ましくは水分圧1×10-6Torr以下
であり、この場合、特に良好なトンネル酸化膜特性が得
られる。
【0181】さらに、上記実施形態においてChemical O
xide中に含まれるSi−H結合、あるいはSi−O−H
結合、あるいはH2 O分子の濃度を制御し、つまり、S
i−H結合、Si−O−H結合およびH2 O分子の濃度
の総和を制御し、AHFガスを用いることにより、選択
的にChemical Oxideをエッチングすることが可能であ
る。
【0182】例えば、SC2処理により形成されるChem
ical Oxide中のSi−H結合数は、赤外吸収測定により
約0.3×1014個/cm2 、熱硝酸処理(60℃HN
3)したChemical Oxide中でのSi−H結合数は約
1.5×1014個/cm2 である。これに対して、熱酸
化膜やプラズマCVD膜等の膜中Si−H結合数は1×
1013個/cm2 よりも少ない。
【0183】図12に、シリコン酸化膜(SiO2 膜)
中におけるSi−H結合、Si−O−H結合およびH2
O分子の濃度の総和と上記シリコン酸化膜のエッチング
速度との関係を示す特性図を示す。
【0184】この図から分かるように、熱酸化膜やプラ
ズマCVD膜等のように膜中のSi−H結合、Si−O
−H結合およびH2 O分子の濃度総和が1×1013個/
cm2 よりも少ない場合には、AHFガスによるエッチ
ングは殆ど進行しない。
【0185】一方、上記したChemical Oxideのように上
記濃度総和が1×1013個/cm2以上の場合には、A
HFガスによるエッチングが顕著となる。
【0186】膜中にSi−H結合、Si−O−H結合、
2 O分子が多く含まれるものとしては、後述する溶液
処理を行なったBPSG膜、熱硝酸処理や熱硝酸/アン
モニア処理によるChemical Oxide等がある。
【0187】また、Si−H結合、Si−O−H結合お
よびH2 O分子の濃度総和が1×1013個/cm2 、も
しくはそれより若干多い程度のものとしては、オゾン水
処理、アンモニア水処理によるChemical Oxide等があ
る。
【0188】また、下地の種類・結晶性によってもSi
−H結合、Si−O−H結合、H2O分子の濃度は異な
る。
【0189】例えば、Si(100)面、Si(11
1)面上にSC2処理により形成したChemical Oxideに
おいては、Si(100)面上の方がSi−H結合、S
i−O−H結合が多い。
【0190】また、Si(100)面上とTiSi2
にSH処理により形成したChemicalOxideを比較する
と、TiSi2 上の方がSi−H結合、Si−O−H結
合およびH2 O分子の総和濃度が高い。
【0191】さらに、Chemical Oxideの形成時間、ある
いはその後の流水時間により膜中のSi−H結合、Si
−O−H結合およびH2 O分子の濃度の総和を変化させ
ることも可能である。
【0192】例えば、上記実施形態においてSC2処理
(HCl/H2 2 /H2 O)の工程時間を10分〜3
0分と調整することにより、上記濃度の総和を制御する
ことができる。この場合、時間を長くすると該濃度の総
和は増加する。
【0193】また、SC2処理(HC1/H2 2 /H
2 O)を行なった後に、酸素濃度が10ppb以下の超
純水をChemical Oxideに晒し、その流水時間を10分〜
30分と調整することによっても、上記濃度の総和を制
御することができる。この場合、流水時間を長くすると
該濃度の総和は増加する。
【0194】以上のように、AHFガスを用いて選択的
に酸化膜を残す場合、あるいは除去する場合において、
その選択性を制御することは、Chemical Oxideの種類、
下地の種類、Chemical Oxideの形成時間および流水時間
のいずれかを変えることにより可能である。
【0195】(第10の実施形態)図13は、本発明の
第10の実施形態に係る半導体装置の製造方法を示す工
程断面図である。
【0196】本実施形態で示す方法は、第9の実施形態
で述べたChemical Oxide等の酸化膜とは異なる絶縁膜に
コンタクトホールを形成した場合において、この絶縁膜
のエッチングを抑制しつつ、コンタクトホール底部の自
然酸化膜のみを選択的にエッチングする方法である。
【0197】まず、図13(a)に示すように、(10
0)面を主面とするn型シリコン基板131の表面に熱
酸化により厚さ800nmのフィールド酸化膜132を
形成した後、厚さ10nmのゲート酸化膜134を形成
する。
【0198】次に同図(a)に示すように、フィールド
酸化膜132に囲まれた素子形成領域にBF2+イオンを
加速電圧35eV、ドーズ量5×1015cm-2の条件で
注入した後、N2 雰囲気中で1000℃、20秒の熱処
理を行なうことにより、厚さ約0.1μmの浅いp+
散層133を基板表面に形成する。
【0199】次に同図(a)に示すように、層間絶縁膜
としてのCVD−SiO2 膜135、BPCG膜136
の積層膜を1.0μmの膜厚にて全面に堆積した後、拡
散層133上にコンタクトホールを設ける。このとき、
拡散層133の表面には大気放置により自然酸化膜13
7が形成される。
【0200】次に拡散層133上の自然酸化膜137を
除去するため、真空チャンバー内にシリコン基板131
を搬送し、このシリコン基板131を赤外線加熱により
100℃に昇温した状態でAHFガスを圧力4Torr
で10分間供給する。
【0201】大気中の水および酸素により形成された自
然酸化膜137は、その膜中にSi−O−H結合等を多
量に含むため、図13(b)に示すように、選択的に除
去され、清浄な拡散層133表面が露出する。
【0202】ここで、ゲート酸化膜134、CVD−S
iO2 膜135およびBPSG膜136は約0.1〜
0.5nm膜厚が減少するのみであり、ゲート酸化膜1
34の後退によるコンタクトホール底部の径の増大は見
られない。
【0203】また、ゲート酸化膜134、CVD−Si
2 膜135、BPSG膜136の順に膜中のSi−H
結合、Si−O−H結合およびH2 O分子の総和濃度
(特に大気放置によりH2 O分子の濃度)が高く、AH
Fガスによるエッチングレートが大きくなるため、この
AHFガスによる処理によりテーパー形状のコンタクト
ホールを形成できるとともに、コンタクトホールの上部
が丸みを帯びた形状になる。
【0204】次に図13(c)に示すように、コンタク
トホール内面が被覆されるように、全面に厚さ30nm
のTi膜138、厚さ70nmのTiN膜139をスパ
ッタ法により連続的に形成する。
【0205】次に同図(c)に示すように、RTA(Ra
pid Thermal Anneal)処理(750℃、30秒)によ
り、コンタクトホールの底部のシリコン基板131の表
面に、TiSi2 層140を形成した後、全面にブラン
ケット状にW層141を形成する。
【0206】本実施形態によれば、AHF処理により、
コンタクトホールの底部の自然酸化膜を選択的に除去す
ることが可能となり、コンタクト抵抗の上昇を防止する
ことができる。
【0207】また、コンタクトホールの形成された層間
絶縁膜のエッチング量を少なくすることができ、コンタ
クト抵抗のバラツキを防ぐことができる。
【0208】更に、コンタクトホールの開口部に丸みを
持たせ、コンタクト形状をテーパー形状とすることがで
きるので、Ti膜138、TiN膜139をスパッタ法
により連続的に形成する工程において、コンタクトホー
ルの側壁のTi膜138、TiN膜139のカバレッジ
が改善され、W層141の埋め込み形状が良好なものと
なる。
【0209】したがって、本実施形態によれば、[作
用]の項で述べた作用効果以外に、コンタクト特性の改
善により、高信頼性、高速性を有する半導体装置を実現
できるという効果が得られる。
【0210】(第11の実施形態)図14は、本発明の
第11の実施形態に係る半導体装置の製造方法を示す工
程断面図である。
【0211】本実施形態で示す方法は、第9の実施形態
で述べたChemical Oxide等の酸化膜とは異なる絶縁膜に
コンタクトホールを形成した場合において、この絶縁膜
のエッチングを抑制しつつ、コンタクトホール底部のシ
リコン表面を清浄化する方法である。
【0212】まず、図14(a)に示すように、(10
0)面を主面とするn型シリコン基板151の表面に熱
酸化により厚さ800nmのフィールド酸化膜152を
形成した後、厚さ10nmのゲート酸化膜154を形成
する。
【0213】次に同図(a)に示すように、フィールド
酸化膜152に囲まれた素子形成領域にBF2+イオンを
加速電圧35eV、ドーズ量5×1015cm-2の条件で
注入した後、N2 雰囲気中で1000℃、20秒の熱処
理を行なうことにより、厚さ約0.1μmの浅いp+
散層153を基板表面に形成する。
【0214】次に同図(a)に示すように、層間絶縁膜
としてのCVD−SiO2 膜155、BPSG膜156
の積層膜を1.0μmの膜厚にて全面に堆積した後、拡
散層153上にコンタクトホールを設ける。拡散層15
3の表面には水を含んだ自然酸化膜157を形成する。
この水を含んだ自然酸化膜は、含有されるSi−H結
合、Si−O−H結合およびH2 O分子の濃度の総和が
1×1013個/cm2 以上となるようにし、例えば、拡
散層153の表面を湿度20%以上の雰囲気中に放置
(例えば1時間以上)して形成される。
【0215】次に図14(b)に示すように、弗素添加
シリコン膜158をプラズマCVD法によりコンタクト
ホールの全面に形成する。このとき、原料ガスとして
は、酸化剤、例えば、酸素オゾン、SiH4 、Si2
6 およびCF4 あるいはNF3等を用いる。この弗素添
加シリコン膜158中には大気放置により水が取り込ま
れる。
【0216】このとき、成膜法としてプラズマCVD法
を用いているので、コンタクトホールの底部に形成され
る弗素添加シリコン膜158の膜厚は、コンタクトホー
ルの側面およびコンタクトホール以外の部分のBPCG
膜156の表面に形成される弗素添加シリコン膜158
の膜厚よりも小さくなる。
【0217】次に拡散層153上の自然酸化膜157お
よび弗素添加シリコン膜158を除去するため、真空チ
ャンバー内にシリコン基板151を搬送し、このシリコ
ン基板151を赤外線加熱により100℃に昇温した状
態でAHFガスを圧力4Torrで10分間供給する。
【0218】上記自然酸化膜137および大気放置によ
り水を吸収した弗素添加シリコン膜158は、その膜中
にSi−O−H結合等を多量に含むため、図14(c)
に示すように、選択的に除去され、清浄な拡散層153
表面が露出する。
【0219】ここで、ゲート酸化膜154、CVD−S
iO2 膜155およびBPSG膜156はその上に残存
する弗素添加シリコン膜158により表面が被覆されて
いるため、CVD−SiO2 膜155およびBPSG膜
156の膜厚の減少は見られずコンタクトホールの径の
増大は見られない。上記した残存する酸素添加シリコン
膜158は、AHFガスにより除去され、このときにB
PSG膜156のコンタクトホールの開口部角部は丸く
なる。
【0220】次に図14(d)に示すように、コンタク
トホール内面が被覆されるように、全面に厚さ30nm
のTi膜159、厚さ70nmのTiN膜160をスパ
ッタ法により連続的に形成する。
【0221】次に同図(c)に示すように、RTA(Ra
pid Thermal Anneal)処理(750℃、30秒)によ
り、コンタクトホールの底部のシリコン基板151の表
面に、TiSi2 層161を形成した後、全面にブラン
ケット状にW層162を形成する。
【0222】本実施形態によれば、AHF処理により、
コンタクトホールの底部のみが清浄され、コンタクトホ
ールを形成する絶縁膜であるCVD−SiO2 膜155
およびBPSG膜156はエッチングされない。これに
より、コンタクトホールの径の増加や、コンタクト抵抗
のバラツキを防止できる。さらにW層162の埋め込み
形状が良好なものとなる。
【0223】したがって、本実施形態によれば、[作
用]の項で述べた作用効果以外に、コンタクト特性の改
善により、高信頼性、高速性を有する半導体装置を実現
できるという効果が得られる。
【0224】今回、様々な酸化膜の表面や膜中に含まれ
る微量水素および水の分析には、検出感度の高いTDS
(Thermal Desorpt5ion Spec
troscopy)分析法を用いている。
【0225】この分析法は、1×10-9Torr程度の
高真空中で、昇温速度60℃/minの条件で、酸化膜
が形成されたシリコン基板を室温から700℃まで加熱
し、シリコン基板から脱離する水素および水を二重収束
型質量分析により測定することで、酸化膜中に含まれる
水素および水を分析するというものである。
【0226】図15に、膜厚0.5μmのドライ酸化膜
と膜厚1.2μmのボックス酸化膜をTDS分析した結
果を示す。図中、縦軸は水の脱離量、横軸はSi基板温
度(加熱温度)を示している。
【0227】この図から、200〜450℃の温度範囲
で、ドライ酸化膜およびボックス酸化膜の両方で見られ
る低温脱離成分と、550℃以上の温度でボックス酸化
膜のみで見られる高温脱離成分とが存在することが分か
る。
【0228】ここで、図16に示すように、低温脱離成
分は酸化膜表面に吸着しているSi−OH結合に起因し
たものである。一方、高温脱離成分は酸化膜中に存在す
るSi−OH結合に起因したものである。
【0229】したがって、高温脱離成分の面積、低温脱
離成分の面積から、酸化膜表面および酸化膜中に存在す
るSi−OH濃度の導出が可能となる。
【0230】第11の実施形態のBPSG膜についてS
H処理前後での脱離水分量の変化をTDS分析法により
調べた。図17にその結果であるBPSG膜の水の脱離
スペクトルを示す。この図から、SH処理前に比べてS
H処理後は低温脱離成分が増加していることが分かる。
これはSH処理によりBPSG膜の表面がSi−OH結
合で終端されているこを示す。
【0231】Si−OH濃度を見積もると約5×1013
個/cm2 となる。したがって、AHFガスによりBP
SG膜の表面のみがエッチングされ、コンタクト領域の
BPSG膜の形状は丸みを帯びることになる。
【0232】なお、SH処理に限らずSC2処理のよう
な溶液処理全般によるか、または前述した例えば湿度2
0%以上の雰囲気中に放置してもBPSG膜の表面にS
i−OH結合は形成され、その濃度は溶液処理時間・大
気放置時間に比例して増加する。
【0233】(第12の実施形態)図18は、本発明の
第12の実施形態に係る半導体装置の製造方法を示す工
程断面図である。
【0234】本実施形態で示す方法は、第9の実施形態
で述べたChemical Oxide等の酸化膜とは異なる絶縁膜に
コンタクトホールを形成した場合において、この絶縁膜
のエッチングを制御して、コンタクトホールの形状をテ
ーパ状とし、さらにコンタクトホール底部のシリコン表
面を清浄化する方法である。
【0235】まず、図18(a)に示すように、(10
0)面を主面とするn型シリコン基板171の表面に熱
酸化によりフィールド酸化膜172を形成した後、ゲー
ト酸化膜174を形成する。
【0236】次に同図(a)に示すように、フィールド
酸化膜172に囲まれた素子形成領域にBF2+イオンを
注入した後、N2 雰囲気中で熱処理を行なうことによ
り、浅いp+ 拡散層173を基板表面に形成する。
【0237】次に同図(a)に示すように、層間絶縁膜
としてのCVD−SiO2 膜175、BPSG膜176
を全面に順次堆積した後、拡散層173上にコンタクト
ホールを設ける。このとき、拡散層173の表面には第
11の実施形態におけるように水を含む自然酸化膜17
7を形成する。
【0238】次に図18(b)に示すように、弗素添加
シリコン膜178をプラズマCVD法によりコンタクト
ホールの全面に形成する。
【0239】このとき、成膜法としてプラズマCVD法
を用いているので、コンタクトホールの底部に形成され
る弗素添加シリコン膜178の膜厚は、コンタクトホー
ルの側面およびコンタクトホール以外の部分のBPCG
膜176の表面に形成される弗素添加シリコン膜178
の膜厚よりも小さくなる。
【0240】この後、弗素添加シリコン膜178を純水
中に浸す。この結果、弗素添加シリコン膜178中に過
剰の水が取り込まれる。
【0241】次に拡散層173上の自然酸化膜177お
よび弗素添加シリコン膜178を除去するため、真空チ
ャンバー内にシリコン基板171を搬送し、このシリコ
ン基板171を赤外線加熱により100℃に昇温した状
態でAHFガスを圧力4Torrで10分間供給する。
【0242】上記自然酸化膜177および純水に浸すこ
とで水を過剰に吸収した弗素添加シリコン膜178は、
その膜中にSi−O−H結合等を多量に含むため、図1
8(c)に示すように、選択的に除去され、清浄な拡散
層173表面が露出する。
【0243】このとき、弗素添加シリコン膜178は水
浸により過剰の水を含んでいるので、弗素添加シリコン
膜178の表面には、AHFガスと反応しなかった未反
応の水によるSi−OH結合が残留する。
【0244】したがって、AHFガスによる処理の時間
を調整することでBPSG膜176のエッチング膜厚を
制御することにより、図18(d)に示すように、開口
部角度が丸まったテーパ形状のコンタクトホールを形成
する。
【0245】ここで、ゲート酸化膜174、CVD−S
iO2 膜175の表面に水が供給されても、これらは緻
密かつSi−O結合の強い酸化膜であるため、Si−O
H結合は形成され難い。これにより、BPSG膜176
以外の酸化膜の膜厚の減少は見られずコンタクトホール
の径の増大は見られない。
【0246】次に図17(e)に示すように、コンタク
トホール内面が被覆されるように、全面に厚さ30nm
のTi膜179、厚さ70nmのTiN膜180をスパ
ッタ法により連続的に形成する。
【0247】次に同図(e)に示すように、RTA(Ra
pid Thermal Anneal)処理(750℃、30秒)によ
り、コンタクトホールの底部のシリコン基板151の表
面に、TiSi2 層181を形成した後、全面にブラン
ケット状にW層182を形成する。
【0248】本実施形態によれば、AHF処理を用いる
ことにより、コンタクトホールの底部の清浄工程とコン
タクトホールのテーパ形状加工工程を独立に制御するこ
とが可能となり、さらにテーパ角度の調整も可能とな
る。
【0249】これにより、様々なTi膜179、TiN
膜180の連続スパッタ条件において最適なテーパ角度
を持ったコンタクトホールを制御性良く形成できるよう
になり、コンタクト抵抗のバラツキを防止できる。さら
にW層182の埋め込み形状が良好なものとなる。
【0250】したがって、本実施形態によれば、[作
用]の項で述べた作用効果以外に、コンタクト特性の改
善により、高信頼性、高速性を有する半導体装置を実現
できるという効果が得られる。
【0251】なお、本発明は上述した実施形態に限定さ
れるものではない。例えば、第1〜第8の実施形態で
は、シリサイド層としてチタンシリサイド層を用いた場
合について説明したが、本発明は他のシリサイド層にも
適用できる。
【0252】他のシリサイド層としては、例えば、タン
グステンシリサイド層、モリブデンシリサイド層、白金
シリサイド層、パラジウムシリサイド層、ジルコニウム
シリサイド層、バナジウムシリサイド層、ハフニムシリ
サイド層、ニッケルシリサイド層、コバルトシリサイド
層、タンタルシリサイド層、チタンシリサイド層があげ
られる。
【0253】また、第1〜第8の実施形態において、T
iSi2 層上のTiN膜や残存Ti膜を硫酸/過水処理
により除去する際に生成するTiSi2 層上の酸化膜を
除去する例を挙げたが、一般に、活性酸素を含む溶媒に
対してシリサイドを晒したときにシリサイド表面に生じ
る酸化膜を除去する場合に、本発明は広く適用可能であ
る。活性酸素を含む溶液としては、例えば、H2 2
3 といった溶質である過酸化物を水や有機溶媒(例え
ばアルコール)などの溶媒に溶かした溶液が挙げられ
る。
【0254】また、第9〜第12の実施形態においては
同一チャンバーでの連続処理を挙げたが、これに限ら
ず、図9に示したような、搬送室を介して複数台接続さ
れた異なるチャンバーを用いて、大気中に基板を曝すこ
となく複数の処理工程を行うことも可能であり、同様の
効果を得ることができる。
【0255】また、本発明は第9〜第12の実施形態の
ようにトンネル酸化膜の形状の前処理工程に用いられる
だけではなく、ゲート酸化膜形成の前処理工程に用いる
ことも可能である。さらに、シリコン領域は、単結晶シ
リコン、多結晶シリコンあるいはゲルマニウムを例えば
20%程度まで含む単結晶若しくは多結晶シリコンから
なる領域とすることができる。
【0256】さらにまた、第9〜第12の実施形態にお
いてはSC2処理(HC1/H2 2 /H2 O)を行っ
た後、この処理により形成されたChemical OxideをAH
F処理により除去しているが、SH処理(H2 SO4
2 2 )を行った後にこの処理により形成されたChem
ical OxideをAHF処理により除去することも可能であ
る。
【0257】その他、本発明はその要旨を逸脱しない範
囲で種々変形して実施することが可能である。
【0258】
【発明の効果】以上詳説したように、本発明(請求項1
〜請求項3)によれば、AHFガスを用いてシリサイド
層上に形成された酸化物を除去するという前処理を行な
った後に、この前処理の際にシリサイド層上に形成され
た弗化物を熱処理により除去することにより、表面が清
浄で、ダメージのないシリサイド層が得られるようにな
る。したがって、このシリサイド層上にコンタクト抵抗
が低く、剥れが起こり難い導電膜を形成できるようにな
る。
【0259】また、本発明(請求項4〜請求項10)に
よれば、AHFガスをトンネル酸化膜等の酸化膜の形成
やコンタクトの形成の前処理において用いることによ
り、熱酸化膜(フィールド酸化膜、ゲート酸化膜等)や
コンタクトの形成されたCVD酸化膜等の絶縁膜に対し
てChemical Oxide等のシリコン領域表面の絶縁膜を選択
的に除去できるようになる。また、外部からの水の供給
が無いため、基板表面のパーティクル発生を抑えること
ができ、バックグランド水分圧の低減が容易である。し
たがって、工程数削減・工程時間短縮等により信頼性の
高い半導体装置を高スループットで製造することが可能
となる。
【図面の簡単な説明】
【図1】本発明の第1の実施形態に係るコンタクト電極
の形成方法を示す工程断面図
【図2】無水弗化水素ガス分圧と自然酸化膜のエッチン
グレートとの関係を示す特性図
【図3】本発明の第2の実施形態に係るコンタクト電極
の形成方法を示す工程断面図
【図4】本発明の第3の実施形態に係るコンタクト電極
の形成方法を示す工程断面図
【図5】本発明の第4の実施形態に係るコンタクト電極
の形成方法を示す工程断面図
【図6】本発明の第5の実施形態に係るコンタクト電極
の形成方法を示す工程断面図
【図7】本発明の第6の実施形態に係るコンタクト電極
の形成方法を示す工程断面図
【図8】本発明の第7の実施形態に係るコンタクト電極
の形成方法を示す工程断面図
【図9】本発明の第8の実施形態に係る半導体製造装置
の概略構成を示す模式図
【図10】図9の半導体製造装置の処理室の具体的な構
成を示す模式図
【図11】本発明の第9の実施形態に係る半導体装置の
製造方法を示す工程断面図
【図12】シリコン酸化膜中におけるSi−H結合、S
i−O−H結合およびH2 O分子の濃度の総和と該酸化
膜のエッチング速度との関係を示す特性図
【図13】本発明の第10の実施形態に係る半導体装置
の製造方法を示す工程断面図
【図14】本発明の第11の実施形態に係る半導体装置
の製造方法を示す工程断面図
【図15】TDS分析によるドライ酸化膜およびボック
ス酸化膜のSi基板温度(加熱温度)と脱離水分量との
関係を示す特性図
【図16】ドライ酸化膜およびボックス酸化膜の水素の
結合状態を示す断面図
【図17】TDS分析によるSH処理前後のBPSG膜
の脱離水分量とSi基板温度(加熱温度)との関係を示
す特性図
【図18】本発明の第12の実施形態に係る半導体装置
の製造方法を示す工程断面図
【図19】金属シリサイドを用いた従来のコンタクト電
極の形成方法を示す工程断面図
【図20】従来の半導体装置の製造方法を示す工程断面
【符号の説明】
1…n型シリコン基板、2…フィールド酸化膜、3…p
+ 型拡散層、4…CVD−SiO2 膜、5…BPSG
膜、6…TiSi2 層、7…SiOx 層、8…TiFx
層、9…W層 11…n型シリコン基板、12…フィールド酸化膜、1
3…p+ 型拡散層、14…CVD−SiO2 膜、15…
BPSG膜、16…TiSi2 層、17…SiOx 層、
18…TiFx 層、19…W層、20…無水弗化水素ガ
ス 21…n型シリコン基板、22…フィールド酸化膜、2
3…p+ 型拡散層、24…CVD−SiO2 膜、25…
BPSG膜、26…TiSi2 層、27…SiOx 層、
28…TiFx 層、29…W層、30…弗素ラジカル 31…n型シリコン基板、32…フィールド酸化膜、3
3…p+ 型拡散層、34…CVD−SiO2 膜、35…
BPSG膜、36…TiSi2 層、37…SiOx 層、
38…TiFx 層、39…W層、40…水素ラジカル 41…n型シリコン基板、42…フィールド酸化膜、4
3…p+ 型拡散層、44…CVD−SiO2 膜、45…
BPSG膜、46…TiSi2 層、47…SiOx 層、
48…TiFx 層、49…W層、50…水素原子 51…n型シリコン基板、52…フィールド酸化膜、5
3…p+ 型拡散層、54…CVD−SiO2 膜、55…
BPSG膜、56…TiSi2 層、57…SiOx 層、
58…TiFx 層、59…W層、60…希ガス 61…n型シリコン基板、62…フィールド酸化膜、6
3…p+ 型拡散層、64…CVD−SiO2 膜、65…
BPSG膜、66…TiSi2 層、67…SiOx 層、
68…TiFx 層、69…W層 81…ロードロック室、82…処理室(第1の処理
室)、83…加熱室(第1の処理室)、84…成膜室
(第2の処理室)、85…搬送室、86…ポンプ、87
…流量制御器、88…ターボ分子ポンプ、89…バル
ブ、90…ガス導入管、91…多孔状ノズル、92…加
熱機構、93…被処理基体 101…シリコン基板、102…フィールド酸化膜、1
03…有機物、104…金属汚染物、105…Chemical
Oxide、106…SiO2 層(トンネル酸化膜)、10
7…ポリシリコン層(ポリシリコンゲート電極) 131…シリコン基板、132…フィールド酸化膜、1
33…p+ 拡散層、134…ゲート酸化膜、135…C
VD−SiO2 膜、136…BPSG膜、137…自然
酸化膜、138…Ti膜、139…TiN膜、140…
TiSi2 層、141…W層 151…シリコン基板、152…フィールド酸化膜、1
53…p+ 拡散層、154…ゲート酸化膜、155…C
VD−SiO2 膜、156…BPSG膜、157…自然
酸化膜、158…弗素添加シリコン膜、159…Ti
膜、160…TiN膜、161…TiSi2 層、162
…W層 171…シリコン基板、172…フィールド酸化膜、1
73…p+ 拡散層、174…ゲート酸化膜、175…C
VD−SiO2 膜、176…BPSG膜、177…自然
酸化膜、178…弗素添加シリコン膜、179…Ti
膜、180…TiN膜、181…TiSi2 層、182
…W層
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平5−102076(JP,A) 特開 平3−253032(JP,A) 特開 平5−275392(JP,A) 特開 平8−181121(JP,A) 特開 平8−81788(JP,A) 特開 平8−64559(JP,A) 特開 平7−86271(JP,A) 特開 平5−82654(JP,A) 特開 平5−47742(JP,A) 特開 平5−6880(JP,A) 特開 平4−134818(JP,A) 特開 平4−96226(JP,A) 特開 平2−31419(JP,A) 特表 平9−509531(JP,A) 特表 昭62−502930(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/28 H01L 21/28 301 H01L 21/203 H01L 21/205 H01L 21/3065

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項1】シリコン領域表面に形成され、含有される
    Si−H結合、Si−O−H結合およびH2 O分子の濃
    度の総和が1×1013個/cm2 以上であるシリコン酸
    化膜を形成する工程と、 前記シリコン領域を100乃至300℃に加熱し、前記
    シリコン酸化膜上に、実質的に無水弗化水素酸ガスから
    なるエッチングガスを減圧下で供給することにより、前
    記シリコン酸化膜を除去する工程と、 を具備することを特徴とする半導体装置の製造方法。
  2. 【請求項2】シリコン領域表面に第1のシリコン酸化膜
    を形成する工程と、 前記第1のシリコン酸化膜を除去し、含有されるSi−
    H結合、Si−O−H結合およびH2 O分子の濃度の総
    和が第1の酸化膜のそれより多く、かつ1×1013個/
    cm2 以上である第2のシリコン酸化膜を、活性酸素を
    含む溶液で形成する工程と、 前記シリコン領域を100乃至300℃に加熱し、前記
    シリコン酸化膜上に、実質的に無水弗化水素酸ガスから
    なるエッチングガスを減圧下で供給することにより、前
    記シリコン酸化膜を除去する工程と、 を具備することを特徴とする半導体装置の製造方法。
  3. 【請求項3】シリコン領域表面に形成され、含有される
    Si−H結合、Si−O−H結合およびH2 O分子の濃
    度の総和が1×1013個/cm2 以上であるシリコン酸
    化膜を形成する工程と、 前記シリコン領域を100乃至300℃に加熱し、前記
    シリコン酸化膜上に、キャリアガスと実質的に無水弗化
    水素酸ガスからなるエッチングガスとを減圧下で供給す
    ることにより、前記シリコン酸化膜を除去する工程と、 を具備することを特徴とする半導体装置の製造方法。
  4. 【請求項4】シリコン領域上にシリコンの酸化物からな
    る層間絶縁膜を形成する工程と、 エッチングにより前記シリコン領域と接続をとるための
    コンタクトホールを前記層間絶縁膜に形成する工程と、 含有されるSi−H結合、Si−O−H結合およびH2
    O分子の濃度の総和が1×1013個/cm2 以上である
    シリコン酸化膜を、前記コンタクトホール底面の前記シ
    リコン領域表面に形成する工程と、 無水弗化水素酸ガスを用いて、前記シリコン領域表面に
    形成されたシリコン酸化膜を除去する工程とを有するこ
    とを特徴とする半導体装置の製造方法。
  5. 【請求項5】前記シリコン領域表面に前記シリコン酸化
    膜を形成する工程は、前記コンタクトホールの底部を活
    性酸素を含む溶液に晒す工程であることを特徴とする請
    求項に記載の半導体装置の製造方法。
JP03927296A 1995-03-10 1996-02-27 半導体装置の製造方法 Expired - Lifetime JP3297291B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP03927296A JP3297291B2 (ja) 1995-03-10 1996-02-27 半導体装置の製造方法
US08/613,087 US6140247A (en) 1995-03-10 1996-03-08 Semiconductor device manufacturing method
KR1019960006215A KR100329143B1 (ko) 1995-03-10 1996-03-09 반도체장치제조방법

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP5128495 1995-03-10
JP7266795 1995-03-30
JP7-51284 1995-03-30
JP7-72667 1995-03-30
JP03927296A JP3297291B2 (ja) 1995-03-10 1996-02-27 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH08330248A JPH08330248A (ja) 1996-12-13
JP3297291B2 true JP3297291B2 (ja) 2002-07-02

Family

ID=27290093

Family Applications (1)

Application Number Title Priority Date Filing Date
JP03927296A Expired - Lifetime JP3297291B2 (ja) 1995-03-10 1996-02-27 半導体装置の製造方法

Country Status (3)

Country Link
US (1) US6140247A (ja)
JP (1) JP3297291B2 (ja)
KR (1) KR100329143B1 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100476396B1 (ko) * 1997-12-27 2005-07-07 주식회사 하이닉스반도체 반도체장치의실리콘산화막형성방법
DE19824142A1 (de) * 1998-05-29 1999-12-09 Siemens Ag Verfahren zum Ätzen von flourwasserstofflöslichen Schichten
US6372301B1 (en) * 1998-12-22 2002-04-16 Applied Materials, Inc. Method of improving adhesion of diffusion layers on fluorinated silicon dioxide
US6528427B2 (en) 2001-03-30 2003-03-04 Lam Research Corporation Methods for reducing contamination of semiconductor substrates
US6911391B2 (en) 2002-01-26 2005-06-28 Applied Materials, Inc. Integration of titanium and titanium nitride layers
US6998014B2 (en) 2002-01-26 2006-02-14 Applied Materials, Inc. Apparatus and method for plasma assisted deposition
KR100442869B1 (ko) * 2002-02-02 2004-08-02 삼성전자주식회사 반도체 기판 세정공정용 반도체 제조장치 및 그를 이용한반도체 기판 세정공정
US6821563B2 (en) 2002-10-02 2004-11-23 Applied Materials, Inc. Gas distribution system for cyclical layer deposition
JP4151587B2 (ja) * 2004-02-26 2008-09-17 ソニー株式会社 交流駆動型プラズマ表示装置の製造方法
US7704887B2 (en) * 2005-11-22 2010-04-27 Applied Materials, Inc. Remote plasma pre-clean with low hydrogen pressure
US7993540B2 (en) 2006-06-29 2011-08-09 Tokyo Electron Limited Substrate processing method and substrate processing apparatus
JP4817991B2 (ja) * 2006-06-29 2011-11-16 東京エレクトロン株式会社 基板処理方法
KR101330707B1 (ko) * 2007-07-19 2013-11-19 삼성전자주식회사 반도체 장치의 형성 방법
US8095092B2 (en) * 2008-06-26 2012-01-10 Infineon Technologies Ag Power efficient transmitter with high dynamic range
JP6118031B2 (ja) * 2012-03-15 2017-04-19 株式会社東芝 不純物分析装置及び方法
JP5928133B2 (ja) * 2012-04-27 2016-06-01 株式会社Sumco エピタキシャルシリコンウェーハの製造方法
US10460988B2 (en) * 2017-12-21 2019-10-29 Tokyo Electron Limited Removal method and processing method
JP7308876B2 (ja) * 2021-05-07 2023-07-14 東京エレクトロン株式会社 基板処理方法および基板処理装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2948642A (en) * 1959-05-08 1960-08-09 Bell Telephone Labor Inc Surface treatment of silicon devices
US4749440A (en) * 1985-08-28 1988-06-07 Fsi Corporation Gaseous process and apparatus for removing films from substrates
DE68928435T2 (de) * 1988-07-20 1998-03-05 Hashimoto Chemical Ind Co Generator zum Erzeugen von wasserfreier, verdünnter Flusssäure und seine Benutzung in einer Einrichtung zum Trockenätzen
US4857142A (en) * 1988-09-22 1989-08-15 Fsi International, Inc. Method and apparatus for controlling simultaneous etching of front and back sides of wafers
JPH02106927A (ja) * 1988-10-17 1990-04-19 Fujitsu Ltd 半導体装置の製造方法
JPH0748481B2 (ja) * 1989-07-26 1995-05-24 大日本スクリーン製造株式会社 シリコン層上の被膜除去方法
JPH03253032A (ja) * 1990-03-01 1991-11-12 Fujitsu Ltd 半導体装置の製造方法
JPH0496226A (ja) * 1990-08-03 1992-03-27 Fujitsu Ltd 半導体装置の製造方法
US5922624A (en) * 1993-05-13 1999-07-13 Imec Vzw Method for semiconductor processing using mixtures of HF and carboxylic acid
JPH0786271A (ja) * 1993-09-17 1995-03-31 Fujitsu Ltd シリコン酸化膜の作製方法
US5439553A (en) * 1994-03-30 1995-08-08 Penn State Research Foundation Controlled etching of oxides via gas phase reactions
JPH0864559A (ja) * 1994-06-14 1996-03-08 Fsi Internatl Inc 基板面から不要な物質を除去する方法

Also Published As

Publication number Publication date
JPH08330248A (ja) 1996-12-13
KR100329143B1 (ko) 2002-11-01
US6140247A (en) 2000-10-31

Similar Documents

Publication Publication Date Title
JP3297291B2 (ja) 半導体装置の製造方法
EP0757379B1 (en) Method for manufacturing an oxide film on the surface of a semiconductor substrate
JP5374039B2 (ja) 基板処理方法、基板処理装置及び記憶媒体
KR100236626B1 (ko) 금속막을 선택적으로 피착하는 방법
KR100316721B1 (ko) 실리사이드막을 구비한 반도체소자의 제조방법
KR100770916B1 (ko) 반도체 장치의 제조 방법 및 반도체 장치의 제조 장치
US5264396A (en) Method for enhancing nitridation and oxidation growth by introducing pulsed NF3
JPH01245524A (ja) 半導体装置の製造方法及びその装置
WO2007020874A1 (ja) 薄膜形成方法および半導体デバイスの製造方法
JP6995997B2 (ja) 半導体装置の製造方法、基板処理装置、プログラム及び基板処理方法
JPS605545A (ja) 半導体装置とその製造方法
JPH1187341A (ja) 成膜方法及び成膜装置
JPS6333569A (ja) 金属薄膜の製造方法
JP2004006699A (ja) 半導体装置の製造方法及び基板処理装置
JP2000332245A (ja) 半導体装置の製造方法及びp形半導体素子の製造方法
WO1999004420A1 (fr) Procede de nettoyage de substrats semi-conducteurs de silicium
JP3957995B2 (ja) 化学気相蒸着方法
US20040018727A1 (en) Manufacturing method for semiconductor devices
JPH10189550A (ja) 半導体装置の製造方法
JPH08250716A (ja) 半導体装置の製造方法および半導体装置の製造装置
JPH08279558A (ja) 半導体装置の製造方法
TW200908129A (en) Method for protecting semiconductor wafer and process for producing semiconductor device
JP3545744B2 (ja) 半導体素子の製造方法
JPH0661181A (ja) バリアメタルの形成方法
JPH0629235A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080412

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090412

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100412

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100412

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110412

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130412

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140412

Year of fee payment: 12

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term