JP3080175B2 - 半導体チップ用の支持部材 - Google Patents

半導体チップ用の支持部材

Info

Publication number
JP3080175B2
JP3080175B2 JP09541367A JP54136797A JP3080175B2 JP 3080175 B2 JP3080175 B2 JP 3080175B2 JP 09541367 A JP09541367 A JP 09541367A JP 54136797 A JP54136797 A JP 54136797A JP 3080175 B2 JP3080175 B2 JP 3080175B2
Authority
JP
Japan
Prior art keywords
support member
sheet
semiconductor chip
member according
support
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP09541367A
Other languages
English (en)
Other versions
JPH11510652A (ja
Inventor
ホウデュー デトレフ
フーバー ミヒャエル
ローデ フォルカー
ショイエンプフルーク リヒャルト
シュタンプカ ペーター
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from DE19620025A external-priority patent/DE19620025A1/de
Priority claimed from DE19635732A external-priority patent/DE19635732A1/de
Application filed by Siemens AG filed Critical Siemens AG
Publication of JPH11510652A publication Critical patent/JPH11510652A/ja
Application granted granted Critical
Publication of JP3080175B2 publication Critical patent/JP3080175B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07745—Mounting details of integrated circuit chips
    • G06K19/07747—Mounting details of integrated circuit chips at least one of the integrated circuit chips being mounted as a module
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07743—External electrical contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components
    • H05K3/3426—Leaded components characterised by the leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)
  • Credit Cards Or The Like (AREA)
  • Die Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structure Of Printed Boards (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

【発明の詳細な説明】 本発明は、半導体チップ、特にチップカード内へ組み
込むための半導体チップ用の支持部材であって、金属の
シートが不導体のシート上へ積層され、かつ支持部材の
２つの互いに対向した主要縁に沿ってコンタクト面を配
置するように形成するように構造化されており、かつ半
導体チップが不導体のシートの、金属シート側とは反対
の側に配置されていて、しかも不導体のシート内の切欠
を通って電気的にコンタクト面と結合された形式のもの
に関する。
このような支持部材は例えばドイツ国特許第3424241
号から公知であり、広範にチップカード内で使用されて
いる。製作には不導体のシート（近年では有利にはガラ
スファイバ強化エポキシド樹脂から製作）に導体の、有
利には表面仕上げされた銅から製作されたシートが積層
される。この導体のシート内に、互いに絶縁されたコン
タクト面を形成する構造がエッチングされる。コンタク
ト面は２つの互いに平行な列をなして中央面の長手側に
配置される。たいていの場合外側のコンタクト面の１つ
が中央のコンタクト面と一体に構成される。不導体のシ
ート内には積層過程の前に孔が打ち抜かれ、孔は、半導
体チップを電気的にコンタクト面と結合して、半導体チ
ップがコンタクト面を介して読み取り装置によって接触
接続され得るようにコンタクト面へのアクセスを可能に
する。例えばドイツ国特許第3424241号の例のように、
支持部材−チップ構成の全高を小さくするために、半導
体チップを受容するための中央の打ち抜き部を設けても
よい。
公知の支持部材は今日ではたいていほぼ方形のベース
面を持ち、２列のコンタクト面は支持部材の２つの対向
して位置する縁に沿って延びている。
上記の形式の支持部材は仏国特許公開第2617668号お
よび同第2684236号からも公知である。この支持部材に
おいてはコンタクト面が狭い導体路と結合されており、
導体路は共通の端子へ案内されていて、簡単な形式でコ
ンタクト面の電気的な表面仕上げを実施することができ
る。
チップカード用の半導体チップはかつてはほとんど専
ら具体的な記憶機能を果たし、かつそのシリアルデータ
インプットのためにチップカードでの使用にしか適さな
かった。しかしマイクロプロセッサ機能を持つチップカ
ードの普及と共に、これに使用される半導体チップはよ
り一般的に使用可能となった、それというのもシリアル
インプットを持つマイクロプロセッサ、特に特別な双対
プロセッサは、チップカード内にパッケージされない場
合にも使用できるからである。これらは例えばPCMCIA−
カード内にも組み込むかまたは一般的に回路基板上で使
用することができる。
半導体チップと回路基板との間の今日の優れた結合技
術はSMD（表面実装部品Surface Mounted Device）技術
によるはんだ付けである。この技術でははんだペースト
がスクリーン印刷によって回路基板上へ適用され、次い
で半導体チップ（これはSMDとして収納されている）が
この上に位置決めされる。引き続き回路基板は炉内に入
れられ、はんだを溶融し、これによって回路基板と半導
体チップとの間の結合を形成する。
SMD能力を持つチップケーシングは、自動実装および
また自動はんだ付け過程を可能にする、特別に成形され
た端子を備える。この場合はんだ結合は信頼性の高いも
のであり、かつはんだが流れて、このために短絡が起こ
るかもしくは良好な接触が得られないことがないように
所定の箇所に形成されなければならない。
それに対して、チップカード用の今日的な支持部材は
比較的大面積のコンタクトを持ち、コンタクトは第１に
読み取り装置の走査先端部に対する確実な接触接続を形
成するために使用される。特にISO−基準ISO7816によっ
て、コンタクト面の最小寸法および位置が規定されてい
る。
異なる用途に対しては、種々のケーシングもしくはチ
ップ支持体を設ける必要があり、これは種々の製作工
程、ロジスティック、材料等により製作コストの増大を
招く。
スイス国特許654143号から、他の実装方法、例えばハ
イブリッド回路への組み込み用でもあるチップカード用
支持部材を提供することが公知である。しかしこの刊行
物の支持部材ではチップカード組み付けのためのコンタ
クト面とこれと一体に構成される端子とが異なる平面内
にあり、そのため面倒な製作を必要とする。その上に端
子が半導体チップの直接接触接続のために設けられてお
り、従ってはんだ付け脚（Loetfahne）としても使用す
ることは、チップがこれにより損傷されるおそれがある
のでできない。
ヨーロッパ特許公開第0311435号においても金属を積
層された不導体の基材から成るチップカード用の支持部
材が開示され、ここでは金属被覆層が構造化されてコン
タクト面にされている。この場合端子を形成する導体路
はコンタクト面と一体に構成されている。しかしこれら
の端子は基材の切欠内に配置された半導体チップの直接
接触接続に使用され、かつこの目的のために切欠の領域
内へ突入している。従って端子はこの場合でもはんだ付
け脚としては使用できない。
したがって本発明の課題は、チップカードに適用され
るISO−規格も満たし、かつSMD−組立可能でもある半導
体チップ用の支持部材を提案することである。
この課題は請求項１による支持部材によって解決され
る。有利な構成は下位請求項に記載されている。
銅積層されたガラスエポキシド支持部材の製作に際し
ては、コンタクト面のみならずこのコンタクト面と一体
に結合された狭い導体路も本発明の形式でエッチングさ
れる。銅箔（シート）はこの場合、基板と不導体のプラ
スティックシートとの間に十分に大きな間隔を保証して
はんだペーストによる電気的な短絡の危険を低減するた
めに、少なくとも35μｍ、有利に約70μｍの厚さを持た
なければならない。有利に不導体シートはカプトン（Ka
pton）製であり、これはSMD−はんだ付け用として十分
に温度安定性である。狭い、有利に約0.4mm幅の、従っ
てSMD−規格に相当する導体路によって明確に決められ
たはんだ付けが可能である。
有利に導体路は互いに平行に延び、この場合有利に約
1.27mmの中心線間距離を持ち、このことは同様にSMD−
規格に適応する。ここで導体路はコンタクト面の列に平
行でもこれらに垂直に延びていてもよい。原則的には任
意の各方向が可能である。
本発明の有利な構成では、導体路は支持部材の縁で終
わっており、従ってはんだ結合の光学的コントロールが
可能である。別の構成では、導体路は流れバリアとして
くびれ部を有し、これによりはんだ付けは特定の領域内
でのみ行うことができ、同時に良好な結合が保証され
る。
本発明の別の構成では、導体路が２群に分けられてお
り、２つの群は支持部材の対向して位置する縁で終わっ
ている。
導体路が支持部材の縁で終わっている場合には支持部
材の中央に銅箔が存在しないようにすることができる。
不導体の基材の他方の側に配置された半導体チップとコ
ンタクト面とをワイヤボンディング技術で電気的に接触
接続する際に、基材シートが曲がってしまうことがあ
り、これは劣悪な接合結果を導くことがある。従って本
発明の有利な構成においては、支持部材の中央領域内に
銅箔の面を残し、寄生容量が生じないように銅箔が導体
路およびまたはコンタクト面と結合される。これらの面
は不導体シートのワイヤボンディングの際の曲げを阻止
するためのサポート部材として作用する。
本発明によるもう１つの構成においては、絶縁シート
が少なくとも１つの切欠を有し、切欠が永続的な接触接
続（はんだ付けのような）のために設けられた端子を覆
わないようにする。したがって、絶縁シートの側から端
子を見ることができ、それによって端子のはんだ付けの
後はんだ付け結果を光学的にコントロール可能である。
この本発明による切欠が設けられない場合には、このよ
うな光学的なコントロールは実際には可能ではない。そ
れというのも導電性のシートおよびこれに場合により存
在するスリットもしくは切欠が全体的に絶縁シートによ
って覆われるからである。
本発明の構成によれば、端子の少なくとも１つは絶縁
シートから曲げ出されるよううに配慮される。この構成
は、はんだ付けの間、僅かな相互間隔しか持たない端子
ではんだの毛管効果が回避されるという利点を持つ。こ
の毛管効果は曲げられていないもしくは曲げ出されてい
ない端子間では生じることがある。
本発明の他の構成においては、端子の少なくとも１つ
が切欠の有利には対向して配置された２つの側で絶縁シ
ートに固定される。切欠の２つの側の１つへの端子の固
定は切断可能であり、そのため引き続きこの端子も絶縁
シートから曲げ出すことができる。端子の両側の固定に
よって、端子が支持部材の取扱いまたは輸送の結果意図
せずに曲げられ、もしくは傷つけられることが回避され
る。他方それにもかかわらず絶縁シートへの固定の片側
の切断によってはんだ付け前に端子の有利な曲げ出しが
可能である。
本発明が以下図面を用いて実施例について詳説され
る。図１は本発明による支持部材の後面と前面の斜視
図、図２は図１による支持部材の平面図、図３は本発明
による支持部材の別の変更例の図、図４は、導電性のシ
ートの側から見た本発明による支持部材の図、図５は、
図４の支持部材を逆の、電気絶縁性シートが存在する側
から見た図、図６は、外装を設けられた固定され、かつ
端子が絶縁シートから曲げ出された後の図４の支持部材
の断面図、図７は図６の支持部材の平面図である。
図１は本発明による支持部材の上面と下面の斜視図を
示す。図の右半部には上面が示され、上面はできる限り
温度安定性のプラスティック、例えばカプトンから成る
不導体の基材１を示す。基材１の上にはプラスティック
ケーシング２が配置され、その内部には図示されない半
導体チップがある。プラスティックケーシング２は射出
成形型を用いてまたはまた流し込みによっても設けるこ
とができる。後者の場合支持フレームを基材上に設ける
ことができる。
図１の左側部分には支持部材の下面が示され、下面は
コンタクト面３とこれに一体に結合された導体路４を示
す。
図２にはこの下面が平面図で示されている。コンタク
ト面３は２列で支持部材の２つの対向位置の縁に沿って
延びている。これらの面は読み取り装置によって接触接
続される領域を覆っており、領域の大きさと位置とはIS
O−規格ISO7816によって規定されている。
２列のコンタクト面３間をこれに平行に導体路４が延
び、導体路は２群に分かれ、各導体路４はそれぞれコン
タクト面３の１つと結合されている。２つの群は支持部
材の対向して位置した縁で終わっており、従って導体路
４の中心線間にはSMD−はんだ付けの規格を満たすため
の約1.27mmの間隔を形成することができる。導体路４は
少なくとも端部（ここではんだ付けが行われる）に約0.
4mmの幅を持つ。
図２に示された支持部材では導体路４は一定の幅を持
っている。これにより支持部材の中央内および支持部材
の対向して位置した側に配置された半導体チップの角が
位置することになる領域内に領域が生じ、この領域では
銅箔がエッチング除去される。このためチップのワイヤ
ボンディング時に、すなわちそのコンタクト面との電気
的結合の際に不導体の基材が曲がることがあるという問
題がある。この理由から本発明の有利な構成において銅
領域5,6,7,8,9が残されており、これらは寄生容量を回
避するために導体路４のいずれかに一体に結合されてい
る。しかしまた原則的には導体路４をコンタクト面３と
結合された端部で幅広に構成することができる。
導体路４は自由端近くにくびれ部10を備え、くびれ部
ははんだの流れバリアとして作用する。これによってよ
り精確なはんだ付けを行うことができる。
図２による実施形では導体路４は支持部材の縁へ案内
されている。しかし導体路は支持部材の中央で終わって
いてもよい。この場合にははんだ付けの光学的なコント
ロールは可能ではない。
図３には本発明による支持部材の別の実施形が示され
ている。この例でもコンタクト面11は２つの平行な列を
成して延びているが、しかし角のコンタクト面11aと一
体に構成された中央の面12に沿っている。中央の面12と
角コンタクト面11aとの結合はスリット13を有し、スリ
ットは中央の面12の幅とほぼ同じ長さである。スリット
は、支持部材をプラスティックカード内へ接着する接着
剤層の幅にほぼ相当する距離を置いて支持部材の縁に平
行に延びている。これには加熱接着法が使用される。す
なわち熱ポンチが支持部材をカード上へ所定時間、接着
剤層が溶融するまで押しつける。スリット13は、ポンチ
の熱が銅箔を介して面12の領域内へ取り付けられた半導
体チップへ達し、これを損傷するのを阻止する。
同じ理由から中央の面12も支持部材の対向して位置し
た縁まで達しない。その代わりにそこの角コンタクト面
11bの１つがそこの支持部材縁に沿って延長せしめられ
ている。
本発明によるSMD−はんだ付けに使用される導体路14
はこの実施例ではコンタクト面列の方向に対して垂直に
延び、かつ角コンタクト面11a〜11d間にある。この理由
から中央のコンタクト面11e〜11hは支持部材の縁まで達
していず、破線で示された、ISO−規格ISO7816によって
規定された線までにしか達していない。
コンタクト面11の最小寸法および位置は破線で示され
た領域15によって示されている。
導体路14はここでは図２による実施例の場合よりも著
しく短いが、しかしそれでもより信頼性の高いはんだ付
けを許す。この例でもくびれ部を流れバリアとして設け
ることができる。しかしくびれ部は図３には示されてい
ない。図３による実施例でも導体路の幅と間隔はSMD−
はんだ付けの規格に該当する。
図４は、図３に既に示された本発明による支持部材の
１構成を示す。この例でも支持部材の分離可能な接触接
続のためのコンタクト面11と支持部材の永続的な接触接
続のための端子14とが設けられている。コンタクト面11
を介しての分離可能な接触接続は支持部材がチップカー
ド内へ挿入される場合に配慮され、この場合カードは接
触接続のために相応する読み取り装置内へ押し入れら
れ、かつ引き続きこれから再び取り出される。永続的な
接触接続は、それとは異なり支持部材が例えば回路基板
上へはんだ付けされる場合である。
この実施例では支持部材は２つの切欠17を絶縁シート
１内に持ち、切欠は永続的な接触接続のために設けられ
た端子14を絶縁シート１が覆わないようにする。切欠17
は絶縁シート１の外縁に対して距離を有しているので、
図４に示されているように端子14が切欠17を越えて延
び、従って切欠17の対向して位置する２つの側において
接合によって絶縁シートへ固定することが可能である。
切欠の両側での固定によって端子は線条寸法にもかかわ
らず損傷から守られる。全体的にこれによって支持部材
の安定性が高められる。
図５は図４の支持部材を別の側から見た図を示す。図
５では支持部材が既に外装によって覆われた半導体チッ
プを備えられている。一般に熱硬化性プラスティックか
ら製作される外装２とこの中に配置されたチップ自体は
見えない。チップの端子とコンタクト面11もしくは端子
14との間の電気的な結合もチップ外装２によって覆われ
ている。
支持部材の製作は以下のように行われる： 1.電気的に絶縁性のシート１の製作には例えばエポキシ
ド樹脂、ポリエステルシートまたはカプトンが好適であ
る。絶縁シートは厚さ60〜180μｍを持つ。打ち抜きに
よって絶縁シート１にホールが形成され、このホールを
用いて後にチップとコンタクト面11もしくは端子14との
間の電気的結合が実施可能である。同じ打ち抜きによっ
て本発明による切欠17も形成可能である。
2.有利には35〜70μｍを持つ銅から成る導電性シートの
製作。
3.導電性シート内のコンタクト面11と端子14とを打ち抜
きによって形成し、次いで２つのシートを一緒に積層す
るか、または導電性シートの構造化の前に２つのシート
の積層を実施し、次いで導電性シートの構造化をフォト
塗料塗布、引き続く露光およびエッチングによって行
う。
4.導電性シートにニッケル（拡散バリアの形成、接合性
の改善および摩擦特性の上昇のため）および金（腐食防
止のためおよび光学的理由から）を被覆。
図６は、図4,図５からの支持部材の横断面図を示し、
かつ図７は平面図であるが、図面は縮尺通りではない。
図６の支持部材では端子14が例えば打ち抜きによってそ
れぞれ切欠17の片側で絶縁シート１との固定部から分離
され、引き続き下方へ絶縁シート１から曲げ出され、も
しくは角度を付けられている。端子14とチップ18との電
気的な結合はもちろん端子14の第２の固定を通じて継続
される。
端子14の角度付けは、隣接する端子14相互間の距離が
比較的小さいことによるはんだの毛管効果が回避される
という利点が得られる。これについては、本発明による
端子14の曲げ出しによって得られる、はんだ表面と絶縁
シート１の下面との間の鉛直方向の距離が重要である。
図面、特に図６から、絶縁シート１内の本発明による
切欠17によって、支持部材の永続的な接触接続の形成の
ための端子14のはんだ付けに際して一つには絶縁シート
１上方からのはんだ付け過程への直接のアクセスが存在
し、他方でははんだ付け過程の終結後はんだ付け過程の
結果を光学的にコントロールすることができることが明
らかに判る。このことは特に有利である、それというの
も支持部材の製作の際には機械的応力に基づいてチップ
外装の強力な収縮によって導電性のシートの著しい不平
らが生じることがあるからである。これはコンタクト面
11相互間、または端子14相互間の短絡またはその他のは
んだ欠陥、例えば不十分な濡れ、空洞等に導くことがあ
る。
図６の構成とは異なり、もちろん端子14を絶縁シート
１から曲げ出さないことも可能であり、これによって切
欠の片側での端子14の打ち抜きは不要となる。これによ
ってはんだに関する毛管効果を回避するという利点は放
棄されるが、製作工程が節約され、しかも永続的な接触
接続の光学的コントロール可能性および端子14の絶縁シ
ート１への確実な固定は維持される。
本発明の他の実施例では、切欠17が直接絶縁シート１
の縁に配置されることも可能である。この場合には、ま
たは図示の実施例で端子14が切欠17の外側の側で固定さ
れていない場合には（端子がそこで接合されていないか
またはそもそも切欠17を越えて突出していないことによ
って）、打ち抜き過程が不要なので絶縁シート１からの
端子14の曲げ出しを行うのは特に簡単に可能である。
もちろん図示の支持部材とは異なる数の切欠17が設け
られる本発明の実施形も可能である。図示の構成の変更
形で、各切欠17が例えば個々の端子14相互間でさらに分
割されていても良い。端子14の構成に応じて切欠17の形
状および構成の適合を実施しなければならない。
本発明は、特にSMD−技術で端子を介して支持部材を
永続的に接触接続するのに好適である。しかし、曲げ出
された端子を従来の方法で回路基板内に設けられたホー
ル内へ挿入し、そこではんだ付けするのも可能である。
この場合も本発明による切欠ははんだ付け結果の光学的
コントロールを可能にする。
端子14の永続的な接触接続のためにははんだ付けの他
に導電性の接着剤を用いての接合も該当する。
金属積層されたプラスティック基材−支持部材のコン
タクト側がコンタクト面と一体に構成された導体路を持
つ本発明による構成によって、支持部材をチップカード
内へ組み込むこともまた回路基板上へはんだ付けするこ
とも可能である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 フォルカー ローデ ドイツ連邦共和国 Ｄ―85661 フォル スティニング ブーヘンシュトラーセ 10アー (72)発明者 リヒャルト ショイエンプフルーク ドイツ連邦共和国 Ｄ―93161 ズィン ツィング マリアオルターシュトラーセ 25 (72)発明者 ペーター シュタンプカ ドイツ連邦共和国 Ｄ―92421 シュヴ ァンドルフ クラードルファー シュト ラーセ 41アー (56)参考文献 特開 平２−1399（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/12 H01L 23/50 B42D 15/10 521

Claims (12)

    (57)【特許請求の範囲】
  1. 【請求項１】半導体チップ、特にチップカード内へ組み
    込むための半導体チップ（18）の支持部材であって、金
    属のシートが不導体のシート（１）上に積層されてい
    て、しかも支持部材の対向して位置した２つの主要な縁
    に沿って２つの平行な列をなして配置されたコンタクト
    面（3;11）が形成されるように構造化されており、かつ
    半導体チップが不導体のシートの、金属シート側とは反
    対の側に配置されていて、しかも不導体のシート内の切
    欠を通って電気的にコンタクト面と結合された形式のも
    のにおいて、各コンタクト面（3;11）が、金属シートか
    ら形成されていて金属シートと同一平面内に延びた、コ
    ンタクト面の寸法に比べて狭い、端子（4;14）を形成す
    る導体路と一体に結合されており、端子（4;14）の寸法
    および相互間距離がSMD−はんだ付けに関するISO−規格
    に適応することを特徴とする、半導体チップ用の支持部
    材。
  2. 【請求項２】半導体チップが不導体シートの切欠内に配
    置されており、不導体シートが全面にわたって金属シー
    トによって覆われている、請求項１記載の支持部材。
  3. 【請求項３】導体路（4;14）が支持部材の縁まで達して
    いる、請求項１または２記載の支持部材。
  4. 【請求項４】導体路（４）がそれぞれ１つのくびれ部
    （10）を有している、請求項１から３までのいずれか１
    項記載の支持部材。
  5. 【請求項５】導体路（4;14）が２群に分けられており、
    各群の導体路（4;14）が支持部材の対向して位置する縁
    で終わっている、請求項１から４までのいずれか１項記
    載の支持部材。
  6. 【請求項６】導体路（14）が支持部材の主要縁で終わっ
    ている、請求項１から５までのいずれか１項記載の支持
    部材。
  7. 【請求項７】導体路（４）が主要縁に対して垂直に延び
    た支持部材の縁で終わっている、請求項１から５までの
    いずれか１項記載の支持部材。
  8. 【請求項８】導体路（４）の少なくとも１つが支持部材
    の中央の領域内に一体成形部分を有している、請求項１
    から７までのいずれか１項記載の支持部材。
  9. 【請求項９】一体成形部分の少なくとも１つが導体路
    （４）よりも幅広である、請求項８記載の支持部材。
  10. 【請求項１０】絶縁シート（１）が、永続的な接触接続
    のための端子（14）の部分を覆わない少なくとも１つの
    切欠（17）を有している、請求項１から９までのいずれ
    か１項記載の支持部材。
  11. 【請求項１１】端子（14）の少なくとも１つが絶縁シー
    ト（１）から曲げ出されている、請求項10記載の支持部
    材。
  12. 【請求項１２】端子（14）の少なくとも１つが切欠（1
    7）の２つの側で絶縁シート（１）に固定されている、
    請求項10記載の支持部材。
JP09541367A 1996-05-17 1997-05-14 半導体チップ用の支持部材 Expired - Fee Related JP3080175B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
DE19620025A DE19620025A1 (de) 1996-05-17 1996-05-17 Trägerelement für einen Halbleiterchip
DE19635732A DE19635732A1 (de) 1996-09-03 1996-09-03 Trägerelement für einen Halbleiterchip
DE19635732.2 1996-09-03
DE19620025.3 1996-09-03
PCT/DE1997/000977 WO1997044823A1 (de) 1996-05-17 1997-05-14 Trägerelement für einen halbleiterchip

Publications (2)

Publication Number Publication Date
JPH11510652A JPH11510652A (ja) 1999-09-14
JP3080175B2 true JP3080175B2 (ja) 2000-08-21

Family

ID=26025806

Family Applications (1)

Application Number Title Priority Date Filing Date
JP09541367A Expired - Fee Related JP3080175B2 (ja) 1996-05-17 1997-05-14 半導体チップ用の支持部材

Country Status (13)

Country Link
US (1) US6326683B1 (ja)
EP (1) EP0902973B1 (ja)
JP (1) JP3080175B2 (ja)
KR (1) KR20000010876A (ja)
CN (1) CN1134064C (ja)
AT (1) ATE207243T1 (ja)
BR (1) BR9709319A (ja)
DE (1) DE59704976D1 (ja)
ES (1) ES2166082T3 (ja)
IN (1) IN190208B (ja)
RU (1) RU2156521C2 (ja)
UA (1) UA46842C2 (ja)
WO (1) WO1997044823A1 (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6803656B2 (en) * 1997-12-31 2004-10-12 Micron Technology, Inc. Semiconductor device including combed bond pad opening
JP3532123B2 (ja) * 1999-07-06 2004-05-31 日本圧着端子製造株式会社 集積回路内蔵カード
JP3494100B2 (ja) * 2000-01-11 2004-02-03 富士通株式会社 半導体装置及びその実装方法
EP1119047A1 (de) * 2000-01-18 2001-07-25 Infineon Technologies AG Flächiger Träger für ein Chipmodul und Herstellungsverfahren für ein Chipmodul
ES2177447B1 (es) * 2000-12-29 2004-08-16 Lear Automotive (Eeds) Spain, S.L. Circuito electronico con terminales de conexion integrados y metodo para su fabricacion.
CA2524328C (en) * 2003-05-09 2011-01-04 Widex A/S A method for manufacturing a carrier element for a hearing aid and a carrier element for a hearing aid
JP4037332B2 (ja) * 2003-07-10 2008-01-23 シャープ株式会社 Ｉｃモジュールおよびｉｃカード
DE10352079A1 (de) * 2003-11-08 2005-06-02 Robert Bosch Gmbh Elektromotor, sowie Verfahren zur Herstellung eines solchen
DE102004011702B4 (de) * 2004-03-10 2006-02-16 Circle Smart Card Ag Verfahren zur Herstellung eines Kartenkörpers für eine kontaktlose Chipkarte
JP4472582B2 (ja) * 2005-05-27 2010-06-02 日本メクトロン株式会社 可撓性回路基板の実装処理方法
EP2189928A1 (fr) * 2008-11-21 2010-05-26 Gemalto SA Dispositif à circuit integré muni de différents moyens de connexion
WO2011087168A1 (ko) * 2010-01-15 2011-07-21 삼성엘이디 주식회사 인쇄회로기판
US8649820B2 (en) 2011-11-07 2014-02-11 Blackberry Limited Universal integrated circuit card apparatus and related methods
USD703208S1 (en) 2012-04-13 2014-04-22 Blackberry Limited UICC apparatus
US8936199B2 (en) 2012-04-13 2015-01-20 Blackberry Limited UICC apparatus and related methods
USD701864S1 (en) 2012-04-23 2014-04-01 Blackberry Limited UICC apparatus
CN103928431B (zh) * 2012-10-31 2017-03-01 矽力杰半导体技术(杭州)有限公司 一种倒装封装装置
US9368427B2 (en) * 2013-02-01 2016-06-14 Mxtran Inc. Integrated circuit film and method of manufacturing the same
US9418254B2 (en) * 2013-02-01 2016-08-16 Mxtran Inc. Integrated circuit film and method for manipulating the same
USD729808S1 (en) * 2013-03-13 2015-05-19 Nagrastar Llc Smart card interface
USD780763S1 (en) * 2015-03-20 2017-03-07 Nagrastar Llc Smart card interface
US20160314721A1 (en) * 2015-04-24 2016-10-27 Kabushiki Kaisha Toshiba Anti-tamper label and storage device with the same
CN107025481B (zh) * 2016-02-02 2021-08-20 上海伯乐电子有限公司 柔性印制电路板及应用其的智能卡模块和智能卡
DE102016110780A1 (de) 2016-06-13 2017-12-14 Infineon Technologies Austria Ag Chipkartenmodul und Verfahren zum Herstellen eines Chipkartenmoduls

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4549247A (en) * 1980-11-21 1985-10-22 Gao Gesellschaft Fur Automation Und Organisation Mbh Carrier element for IC-modules
DE3046192A1 (de) * 1980-12-08 1982-07-15 GAO Gesellschaft für Automation und Organisation mbH, 8000 München Traegerelement fuer ic-bausteine
DE3123198C2 (de) 1980-12-08 1993-10-07 Gao Ges Automation Org Trägerelemente für einen IC-Baustein
DE3234745C2 (de) 1982-09-20 1986-03-06 Siemens AG, 1000 Berlin und 8000 München Verfahren zur Handhabung von filmmontierten integrierten Schaltkreisen und Vorrichtung zu seiner Durchführung
FR2548857B1 (fr) 1983-07-04 1987-11-27 Cortaillod Cables Sa Procede de fabrication en continu d'une carte imprimee
FR2588695B1 (fr) * 1985-10-11 1988-07-29 Eurotechnique Sa Procede de fabrication d'un microboitier, microboitier a contacts effleurants et application aux cartes contenant des composants
FR2617668B1 (fr) * 1987-07-03 1995-07-07 Radiotechnique Compelec Dispositif comportant un circuit electronique monte sur un support souple et carte souple le comprenant
GB8723734D0 (en) 1987-10-09 1987-11-11 De La Rue Co Plc Ic modules
FR2624651B1 (fr) * 1987-12-14 1991-09-06 Sgs Thomson Microelectronics Procede de mise en place d'un composant electronique et de ses connexions electriques sur un support et produit ainsi obtenu
DE3809005A1 (de) * 1988-03-17 1989-09-28 Hitachi Semiconductor Europ Gm Chipmodul und seine herstellung und verwendung
US5162894A (en) * 1988-05-24 1992-11-10 Kabushiki Kaisha Toshiba Semiconductor integrated circuit having a dummy lead and shaped inner leads
DE3901402A1 (de) 1989-01-19 1990-07-26 Telefonbau & Normalzeit Gmbh Verfahren zur herstellung einer chipkarte
US5294829A (en) * 1990-01-26 1994-03-15 Sgs-Thomson Microelectronics, Inc. IC package having direct attach backup battery
US5289034A (en) * 1990-01-26 1994-02-22 Sgs-Thomson Microelectronics, Inc. IC package having replaceable backup battery
US5399903A (en) * 1990-08-15 1995-03-21 Lsi Logic Corporation Semiconductor device having an universal die size inner lead layout
JPH05294093A (ja) * 1991-03-22 1993-11-09 Toshiba Corp 携帯可能記憶媒体
JP2509422B2 (ja) * 1991-10-30 1996-06-19 三菱電機株式会社 半導体装置及びその製造方法
FR2684236B1 (fr) * 1991-11-27 1998-08-21 Gemplus Card Int Dispositif de connexion de circuit integre.
JPH0653277A (ja) * 1992-06-04 1994-02-25 Lsi Logic Corp 半導体装置アセンブリおよびその組立方法
DE4232625A1 (de) 1992-09-29 1994-03-31 Siemens Ag Verfahren zur Montage von integrierten Halbleiterschaltkreisen
CH686325A5 (de) * 1992-11-27 1996-02-29 Esec Sempac Sa Elektronikmodul und Chip-Karte.
JPH1032221A (ja) * 1996-07-12 1998-02-03 Nec Corp プリント配線基板
JP3176307B2 (ja) * 1997-03-03 2001-06-18 日本電気株式会社 集積回路装置の実装構造およびその製造方法

Also Published As

Publication number Publication date
CN1218575A (zh) 1999-06-02
KR20000010876A (ko) 2000-02-25
IN190208B (ja) 2003-06-28
WO1997044823A1 (de) 1997-11-27
EP0902973A1 (de) 1999-03-24
BR9709319A (pt) 2000-05-09
CN1134064C (zh) 2004-01-07
ES2166082T3 (es) 2002-04-01
UA46842C2 (uk) 2002-06-17
DE59704976D1 (de) 2001-11-22
US6326683B1 (en) 2001-12-04
ATE207243T1 (de) 2001-11-15
RU2156521C2 (ru) 2000-09-20
EP0902973B1 (de) 2001-10-17
JPH11510652A (ja) 1999-09-14

Similar Documents

Publication Publication Date Title
JP3080175B2 (ja) 半導体チップ用の支持部材
US6313524B1 (en) Chip module with a plurality of flat contact elements mountable on either an external printed circuit board or an external circuit board substrate
US5999413A (en) Resin sealing type semiconductor device
US4697204A (en) Leadless chip carrier and process for fabrication of same
KR20100039342A (ko) 표면 장착 소자를 상호연결하기 위한 연결기 및 회로 기판
KR920000076B1 (ko) 반도체장치
EP1115086A2 (en) Non-contact type IC card and process for manufacturing same
US5533664A (en) Method of manufacturing a semiconductor device
JPH11288751A (ja) プリント配線基板への端子の取付構造
US5444299A (en) Electronic package with lead wire connections
US5383094A (en) Connection lead stucture for surface mountable printed circuit board components
JPH04316897A (ja) Ｉｃカード
JPS6143857B2 (ja)
US20040119155A1 (en) Metal wiring board and method for manufacturing the same
JP2536568B2 (ja) リ―ドフレ―ム
JPH01120856A (ja) リードフレーム
JPH10256421A (ja) 半導体装置及びその実装方法
JP2580607B2 (ja) 回路基板及び回路基板の製造方法
JP2002016330A (ja) 部品実装用基板およびその製造方法
JP3211116B2 (ja) 電子部品及びそのモジュール構造
JPS635248Y2 (ja)
JP2594365B2 (ja) 配線基板及び配線基板の接続方法
JPS62179794A (ja) 電気回路配線板
JP2925376B2 (ja) 回路基板
JP2773707B2 (ja) 混成集積回路装置の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees