JP3077668B2 - 半導体装置、半導体装置用リードフレームおよびその製造方法 - Google Patents

半導体装置、半導体装置用リードフレームおよびその製造方法

Info

Publication number
JP3077668B2
JP3077668B2 JP10122054A JP12205498A JP3077668B2 JP 3077668 B2 JP3077668 B2 JP 3077668B2 JP 10122054 A JP10122054 A JP 10122054A JP 12205498 A JP12205498 A JP 12205498A JP 3077668 B2 JP3077668 B2 JP 3077668B2
Authority
JP
Japan
Prior art keywords
die pad
semiconductor device
semiconductor chip
lead frame
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP10122054A
Other languages
English (en)
Other versions
JPH11317488A (ja
Inventor
健仁 稲葉
理彦 市瀬
賢治 大谷内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP10122054A priority Critical patent/JP3077668B2/ja
Priority to US09/302,040 priority patent/US6265760B1/en
Publication of JPH11317488A publication Critical patent/JPH11317488A/ja
Application granted granted Critical
Publication of JP3077668B2 publication Critical patent/JP3077668B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Die Bonding (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、高集積化技術によ
り複数の半導体チップをリードフレーム上に搭載してい
るチップスタック型の半導体装置、半導体装置用リード
フレームおよびその製造方法に関する。
【０００２】
【従来の技術】この種のチップスタック型半導体装置
は、たとえばロジックとメモリとの混載、メモリ容量の
増加、あるいは製造プロセスや材料が異なる半導体チッ
プを複数個搭載する場合に用いられる。
【０００３】この種のチップスタック型半導体装置とし
て従来から知られている構造を図７を用いて説明する。
この従来の半導体装置１は、リードフレームＬ／Ｆのダ
イパッド（アイランド）２の上面および下面にそれぞれ
第１の半導体チップ３と第２の半導体チップ４が銀ペー
スト等の導電性接着剤５ａ，５ｂにより接着されてい
る。各チップ３，４とリードフレームＬ／Ｆのインナリ
ード６とを接続するボンディングワイヤ７，８も、イン
ナリード６の表面と裏面に接続される構造となってい
る。なお、９は上述したダイパッド２に積層して接着さ
れているチップ３，４やリードフレームのインナリード
６、ボンディングワイヤ７，８を封止する樹脂封止パッ
ケージである。
【０００４】このような従来の半導体装置は、次のよう
な製造方法で製造される。初めに、リードフレームＬ／
Ｆのダイパッド２の表面に銀ペースト等の導電性接着剤
５ａを塗布して第１のチップ３を搭載する。次に、第１
のチップ３を搭載したリードフレームＬ／Ｆを裏返し、
ダイパッド２の裏面に銀ペースト等の導電性接着剤５ｂ
を塗布して第２のチップ４を搭載し、ベーク作業を実施
する。
【０００５】次に、第２のチップ４とインナリード６の
裏面との間でワイヤ８によりボンディング作業を行って
両者を接続した後、リードフレームＬ／Ｆを裏返す。そ
して、第１のチップ３とインナリード６の表面との間で
ワイヤ７でボンディング作業を行って両者を接続した
後、樹脂封止以降の作業を行う。なお、この樹脂封止以
降の作業についてはここでは説明を省略する。
【０００６】図８は半導体装置１にＴＡＢテープ１０を
用いた場合を示す図である。この図においては、ＴＡＢ
テープ１０を、ダイパッド２の表面で第１のチップ３よ
りも側方に突出した部分に接着剤１１を介して接着して
いる。このＴＡＢテープ１０の表面の金属配線１２と前
記第１のチップ３との間をボンディングワイヤ７でボン
ディング接続する。さらに、このＴＡＢテープ１９の金
属配線１２と前記インナリード６との間もボンディング
ワイヤ１３でボンディング接続する。
【０００７】このような構造による半導体装置１でも、
ダイパッド２の表面、裏面の第１、第２のチップ３，４
とインナリード６との接続は、リードフレームＬ／Ｆを
製造途中で裏返して表、裏面の両方から行っている。
【０００８】
【発明が解決しようとする課題】しかしながら、上述し
た従来の構造による半導体装置１では、図７や図８に示
すように、第１のチップ３をボンディング接続するため
には、第２のチップ４をボンディング接続した後、リー
ドフレームＬ／Ｆを裏返してから再度、第１のチップ３
をボンディング接続する必要があったため、製造工程中
にボンディング工程が２回必要となり、製造工程が増え
加工費が高くなっていた。
【０００９】また、第２のチップ４のボンディング接続
が完了した後に、リードフレームＬ／Ｆを裏返して第１
のチップ３のボンディング接続を行うため、製造時にワ
イヤ７，８，１３に変形が発生し易く、取扱いに注意を
要するばかりでなく、製造時における歩留まりが悪くな
るという問題があった。また、上述したリードフレーム
を裏返し、しかもその両面でボンディング接続を行うと
いう製造時の作業を必要とすることから、従来から用い
ている製造装置をそのまま使用することはできず、特殊
な装置が必要であった。
【００１０】さらに、図８に示す構造では、第１のチッ
プ３と第２のチップ４とを接続する樹脂封止パッケージ
９内部の配線にＴＡＢテープ１０を使用しているため、
リードフレームＬ／Ｆの価格が高くなるという問題もあ
った。
【００１１】たとえば特開平３−１１６８６０号公報に
は、リードフレームの表、裏両面に絶縁性を有する接着
テープを貼付け、その表、裏面にサイズの異なる第１、
第２のチップを設けるとともに、これらのチップとリー
ドフレームのインナリードとの間をワイヤボンディング
により接続したチップスタック型半導体装置が開示され
ている。
【００１２】しかし、この公開公報に示された半導体装
置では、リードフレームの上面と下面に絶縁性を有する
接着フィルムを介して各チップを搭載した場合、高価な
絶縁性接着フィルムが二枚必要となり、資材コストが高
くなる。さらに、このような従来の構造では、リードフ
レームの上面と下面に絶縁性接着フィルムを介してチッ
プを搭載した場合、絶縁性接着フイルムを２枚使用する
ため、パッケージの厚さを薄くすることが難しいといっ
た問題があった。
【００１３】また、特開平７−３８０５０号公報には、
内部配線用の孤立したインナリードを備えたＬＯＣ（le
ad on chip）構造用リードフレームを用いて製造する半
導体装置が開示されている。
【００１４】しかし、この公開公報に示されるように、
外部導出用のインナリードと絶縁テープとを同時に切断
することは技術的には困難である。さらに、このような
従来の構造に用いているリードフレームでは、孤立した
内部配線用インナリードが接着されている絶縁テープ
を、外部導出用インナリードにより支持しているため、
内部配線用インナリードの設計がスペース面から制約を
受けるという問題があった。
【００１５】本発明はこのような事情に鑑みてなされた
ものであり、サイズの異なる半導体チップをリードフレ
ームのダイパッドの上、下面に搭載するとともに、各チ
ップをリードフレームのインナリードにボンディングワ
イヤを用いて接続するにあたって、製造工程数を削減
し、また製造時の作業性を向上させ、製造時のコストを
削減することができるように構成した半導体装置、半導
体装置用リードフレームおよびその製造方法を得ること
を目的とする。
【００１６】
【課題を解決するための手段】このような目的に応える
ために本発明（請求項１記載の発明）に係る半導体装置
は、ダイパッドに大きさの異なる複数の半導体チップを
搭載しているチップスタック型の半導体装置であって、
前記ダイパッドの上面に銀ペースト等の導電性接着剤に
より第１のチップを搭載するとともに、ダイパッドの下
面にＬＯＣテープを介して第２のチップを接着し、前記
第１の半導体チップの上面と第２の半導体チップの周辺
部上面とをインナリードにボンディング接続したもので
ある。
【００１７】また、本発明（請求項２記載の発明）に係
る半導体装置は、上述した第２の半導体チップの上面の
うち、ダイパッドと第１の半導体チップの上面のコーナ
周辺部に、吊りピンをＬＯＣテープを介して接着するこ
とによりＬＯＣ構造としたものである。
【００１８】さらに、本発明（請求項３記載の発明）に
係る半導体装置は、ダイパッドの上面に銀ペースト等の
導電性接着剤により第１の半導体チップを貼付けるとと
もに、ダイパッドの下面にＬＯＣテープにより第２の半
導体チップを接着し、この第２の半導体チップの上面の
うち、ダイパッドの周辺部にＬＯＣテープを介してイン
ナリードの一部を接着してＬＯＣ構造としているチップ
スタック型の半導体装置であって、前記ダイパッドより
も側方に導出させたタブ部を吊りピンで支持するととも
に、前記ダイパッドの周辺部に接着したＬＯＣテープを
介して第２のチップの上面に接着し、このタブ部と第
１、第２の半導体チップのパッドをボンディング接続す
ることにより、前記ダイパッドをパッケージ内部配線の
一部としたものである。
【００１９】また、本発明（請求項４記載の発明）に係
る半導体装置は、ダイパッドの上面に銀ペースト等の導
電性接着剤により第１の半導体チップを貼付けるととも
に、ダイパッドの下面にＬＯＣテープにより第２の半導
体チップを接着するチップスタック型の半導体装置であ
って、ダイパッドとパッケージ内部配線用インナリード
とをＬＯＣテープにより一体的に連設するとともに、前
記吊りピンのうち第２の半導体チップと重なる部分の下
面にＬＯＣテープを貼付けることにより、吊りピンと前
記パッケージ内部配線用インナリードと第２の半導体チ
ップを接着したものである。
【００２０】さらに、本発明（請求項５記載の発明）に
係る半導体装置は、ダイパッドの上面に銀ペースト等の
導電性接着剤により第１の半導体チップを貼付け、ダイ
パッドの下面にＬＯＣテープにより第２の半導体チップ
を接着しているチップスタック型半導体装置において、
第２の半導体チップの上面のうちダイパッドの周辺部に
ＬＯＣテープを介してタイバーやダイパッド、リードフ
レーム外枠に接続されていないパッケージ内部配線用イ
ンナリードを各々独立した状態で接着するとともに、リ
ードフレーム外枠に接続した吊りピンを内部配線用イン
ナリードを接着しているＬＯＣテープにより接着したも
のである。
【００２１】また、本発明（請求項６記載の発明）に係
る半導体装置用リードフレームは、ダイパッドの上面に
銀ペースト等の導電性接着剤により第１の半導体チップ
を貼付け、ダイパッドの下面にＬＯＣテープにより第２
の半導体チップを接着しているチップスタック型半導体
装置用リードフレームにおいて、ダイパッドの周辺部に
ＬＯＣテープを介してタイバーやダイパッド、リードフ
レーム外枠に接続されていないパッケージ内部配線用イ
ンナリードを各々独立した状態で接着し、パッケージ内
部配線用インナリードを接着しているＬＯＣテープを、
リードフレーム外枠に接続された吊りピンに接着させる
ことにより固定したものである。
【００２２】さらに、本発明（請求項７記載の発明）に
係る半導体装置用リードフレームの製造方法は、ダイパ
ッドの上面に銀ペースト等の導電性接着剤により第１の
半導体チップを貼付け、前記ダイパッドの下面にＬＯＣ
テープを介して第２の半導体チップを接着するチップス
タック型半導体装置において、タイバーやダイパッド、
リードフレーム外枠に接続されていないパッケージ内部
配線用インナリードを、ダイパッドの周辺部にＬＯＣテ
ープを介して各々独立した状態で接着し、パッケージ内
部配線用インナリードを接着しているＬＯＣテープを、
リードフレーム外枠に接続した吊りピンに接着すること
により固定する半導体装置用リードフレームの製造方法
であって、前記ダイパッドから側方に導出しているタブ
部と前記吊りピンの下面にＬＯＣテープを貼付けた後
に、吊りピンを除くダイパッド周辺のＬＯＣテープを切
り落とすことにより、前記タブ部とダイパッドとインナ
リードを切り離して、各々独立したパッケージ内部配線
用インナリードを形成するものである。
【００２３】本発明によれば、チップスタック型の半導
体装置において、チップサイズの異なる第１、第２の半
導体チップをダイパッドの上、下面に固定するにあたっ
て、第１の半導体チップを導電性接着剤により貼付け、
第２の半導体チップを接着テープにより接着しているか
ら、これらの半導体チップのダイパッドへの固定を、ダ
イパッドの上面側から行うことができる。また、第１の
半導体チップよりも大きな第２の半導体チップの周辺部
の上面に、インナリードとのボンディング接続用パッド
を設けることにより、第１の半導体チップ、第２の半導
体チップとインナリードとの両方のボンディング接続
を、上面側から行うことができる。
【００２４】さらに、本発明によれば、第２の半導体チ
ップの上面をＬＯＣ構造とし、その周辺部にパッケージ
内部配線用インナリードを形成することにより、構造が
簡単になり、製造工程も容易に行える。また、本発明に
よれば、半導体装置用リードフレームの製造する際に、
パッケージ内部配線用のインナリードを簡単に形成する
ことができる。
【００２５】
【発明の実施の形態】図１および図２は本発明に係る半
導体装置、半導体装置用リードフレームおよびその製造
方法の第１の実施の形態を示す半導体装置の断面図およ
び平面図である。これらの図において、符号２０で示す
ものはチップスタック型の半導体装置である。この半導
体装置２０は、リードフレーム２１のダイパッド２２の
上面に銀ペースト等の導電性接着剤２３により第１の半
導体チップ２４を貼付け固定するとともに、ダイパッド
２２の下面に接着テープとしてのＬＯＣテープ２５によ
り第２の半導体チップ２６を接着固定している。
【００２６】前記第１の半導体チップ２４、第２の半導
体チップ２６はチップサイズが異なるものであって、第
１の半導体チップ２４よりも第２の半導体チップ２６が
大きい。このような第１の半導体チップ２４の上面と第
２の半導体チップ２６の上面（ダイパッド２２に接着固
定されている側の面であって、第１の半導体チップ２４
よりも側方に張り出している部分）に、リードフレーム
２１のインナリード２７との間をボンディングワイヤ２
８，２９により接続するパッド２４ａ，パッド２５ａが
設けられている。
【００２７】なお、図示は省略したが、第１の半導体チ
ップ２４上のパッド２４ａと第２のチップ２６上のパッ
ド２６ａとの間を直接ボンディングワイヤでボンディン
グ接続することにより、第１、第２の半導体チップ２
４，２６を電気的に接続してもよい。また、図１におい
て符号２０ａは上述したチップ２４，２６やインナリー
ド２７等を封止する樹脂封止パッケージ、３０は前記ダ
イパッド２２を支持する吊りピンである。
【００２８】以上のような構成による半導体装置２０の
製造方法を以下に説明する。初めに、ダイパッド２２の
下面（裏面）にＬＯＣテープ２５を貼付けたリードフレ
ーム２１を準備する。次に、ダイパッド２２の下面に第
２の半導体チップ２６を熱圧着することにより、この第
２の半導体チップ２６をダイパッド２２に接着固定す
る。
【００２９】次に、ダイパッド２２の上面に銀ペースト
等の導電性接着剤２３を塗布し、第１の半導体チップ２
４を貼付けて搭載した後、ベーク作業を実施する。その
後、第１の半導体チップ２４の上面、第２の半導体チッ
プ２６の上面とインナリード２７の上面とをボンディン
グワイヤ２８，２９によりボンディング接続した後、全
体を樹脂封止以降の作業を行う。なお、このような樹脂
封止以降の作業については従来の製造方法と同様に実施
するものであり、ここでの説明は省略する。
【００３０】このような構成による半導体装置２０によ
れば、第１の半導体チップ２４、第２の半導体チップ２
６のダイパッド２２への固定やこれらの各チップ２４，
２６のパッドとインナリード２７とのボンディングワイ
ヤ２８，２９によるボンディング接続作業を、装置の上
面側から同時にまたは従来のように裏返すことなく行う
ことができる。したがって、従来のように第１、第２の
半導体チップのダイパッドへの接着固定、各チップとイ
ンナリードとのボンディング接続のために、製造中にリ
ードフレームを二度にわたって裏返すといった煩雑で面
倒のかかる作業が不要となる。
【００３１】図３および図４は本発明の第２の実施の形
態を示す。これらの図において、上述した図１、図２と
同一または相当する部分には同一番号を付して説明は省
略する。この実施の形態では、第１の半導体チップ２４
よりも側方に張り出している第２の半導体チップ２６の
上面部分に、ＬＯＣテープ３１を介してインナリード２
７のＬＯＣリード部２７ａを接着し、パッケージ２０ａ
内部の配線を形成している構造となっている。
【００３２】図中３２は第１のチップ２４とＬＯＣリー
ド部２７ａとを接続するボンディングワイヤ、３３はＬ
ＯＣリード部２７ａとインナリード２７とを接続するボ
ンディングワイヤである。また、この実施の形態では、
ダイパッド２２が第１の半導体チップ２４よりもわずか
に大きいサイズで形成されている。なお、上述した第１
の半導体チップ２４上のパッド２４ａと第２の半導体チ
ップ２６上のパッド２６ａ間を直接ボンディング接続す
ることにより、第１の半導体チップ２４と第２の半導体
チップ２６を電気的に接続してもよい。
【００３３】上述した本発明の第２の実施の形態による
半導体装置２０の製造方法を以下に説明する。初めに、
ダイパッド２２の下面（裏面）およびＬＯＣ構造部を形
成するインナリード（ＬＯＣリード部２７ａ）の下面
（裏面）にＬＯＣテープ２５，３１を貼付けたリードフ
レームを準備する。そして、ダイパッド２２、ＬＯＣリ
ード部２７ａの下面に第２の半導体チップ２６を熱圧着
することにより固定する。
【００３４】次に、ダイパッド２２の上面に銀ペースト
等の導電性接着剤２３を塗布し、第１の半導体チップ２
４を貼付けた後、ベーク作業を行なう。その後、第１、
第２の半導体チップ２４，２６、インナリード２７、Ｌ
ＯＣリード部２７ａ間がボンディング接続されるととも
にそれ以降の作業を行うが、このボンディング以降の作
業についての説明はここでは省略する。
【００３５】このような構造による半導体装置２０およ
びその製造方法によれば、第２の半導体チップ２６の上
面をＬＯＣ構造としているため、第１の半導体チップ２
４と第２の半導体チップ２６とを接続するパッケージ２
０ａ内部の配線をＴＡＢテープを使用せずに形成するこ
とができる。
【００３６】図５は本発明の第３の実施の形態による半
導体装置を示し、図において上述した図４と同一または
相当する部分には同一番号を付して説明は省略する。こ
の実施の形態では、第２の半導体チップ２６の上面に、
ＬＯＣテープ３１を介してて各々独立したパッケージ内
部配線用インナリード３５が接着され、パッケージ２０
ａ内の内部配線を形成している構造となっている。
【００３７】なお、上述した第１の半導体チップ２４上
のパッド２４ａと第２の半導体チップ２６上のパッド２
６ａ間を直接ボンディング接続することにより、第１の
半導体チップ２４と第２の半導体チップ２６を電気的に
接続してもよい。
【００３８】このような第３の実施の形態によれば、外
部リードとは完全に独立したパッケージ２０ａの内部配
線を形成することができるばかりでなく、前述した第２
の実施の形態における構造に比べて、ＬＯＣ部を形成す
るために第２の半導体チップ２６上までインナリード２
７を引き延ばす必要がなくなり、インナリード２７が第
２の半導体チップ２６のパッド２６ａの上面部分を通過
することにより発生するボンディング接続が不可能とな
るパッドがなくなるから、設計の自由度を広げることが
可能となる。
【００３９】上述した第３の実施の形態による半導体装
置２０の製造方法を以下に説明する。初めに、ダイパッ
ド２２の下面（裏面）にＬＯＣテープ２５を貼付け、ま
たダイパッド２２の周辺部に各々独立したパッケージ内
部配線用インナリード３５を接着したＬＯＣテープ３５
を、吊りピン３０により保持したリードフレームを準備
する。
【００４０】次に、ダイパッド２２の下面に第２の半導
体チップ２６を熱圧着する。その後、ダイパッド２２の
上面に銀ペースト等の導電性接着剤２３を塗布し、第１
の半導体チップ２４を貼付けた後、ベーク作業を行う。
次に、ボンディング以降の作業を行うが、そのボンディ
ング以降の作業は前述した通りであり、従来から広く知
られていることなので、ここでの説明は省略する。
【００４１】このような第３の実施の形態に用いる半導
体装置用リードフレームの製造方法について図６
（ａ），（ｂ），（ｃ）を用いて説明する。初めに、通
常のリードフレームを形成するのと同様の工程により、
内装メッキ（銀メッキ）、リード先端カットまで行う。
この時点では、パッケージ内部配線用インナリード３５
はダイパッド２２に接続されており、図６（ａ）に示す
ようにダイパッド２２から導出されたタブ部３５ａとし
て形成されている。
【００４２】次に、ダイパッド２２の下面と、ダイパッ
ド２２から導出されている前記タブ部３５ａの下面に、
図６（ｂ）に示すようにＬＯＣテープ２５，３１を貼付
ける。この時、タブ部３５ａの切残し量を考慮し、ダイ
パッド２２の下面に貼付けられるＬＯＣテープ２５と、
ダイパッド２２から導出されているタブ部３５ａの下面
に貼付けられているＬＯＣテープ３１間の間隔は、少な
くとも１ｍｍ以上とすることが望ましい。
【００４３】次に、吊りピン３０を除くダイパッド２２
の周辺のＬＯＣテープ３１を切り落とすことにより、タ
ブ部３５ａとダイパッド２２を切り離し、各々独立した
パッケージ内部配線用インナリード３５が形成される。
なお、図６（ｃ）中３６は前記タブ部３５ａとダイパッ
ド２２との切り離し部分である。
【００４４】この時、パッケージ内部配線用インナリー
ド３５を接着しているＬＯＣテープ３１は、吊りピン３
０も接着しているため、ＬＯＣテープ３１は吊りピン３
１により支持されることとなる。これによって、パッケ
ージ内部配線用インナリード３５は各々が独立し、しか
もパッケージ外部に導出されなくとも、リードフレーム
４０としての形状を維持することができる。ここで、前
記第２の半導体チップ２６と重なる部分の吊りピン幅
を、たとえば一般的な大きさの半導体装置２０であると
き、少なくとも０．６ｍｍ以上とするとよいことが実験
により確認されている。
【００４５】上述した各実施の形態における半導体装置
２０およびその製造方法によれば、第２の半導体チップ
２６の表面をダイパッド２２の下面に貼付けたＬＯＣテ
ープ２５により接着されているため、第１、第２の半導
体チップ２４，２６を同一面（上面）側から同時にまた
は従来のように裏返すことなくボンディング接続するこ
とができるから、加工費を低減することができる。ま
た、製造工程中にリードフレームを裏返す必要がなくな
るため、その搬送中のワイヤ変形がなく、半導体装置２
０としての歩留まりをよくすることができる。
【００４６】また、本発明において、第２〜第３の実施
の形態における構成によれば、第２の半導体チップ２６
の上面がＬＯＣ構造となっているので、第１の半導体チ
ップ２４と第２の半導体チップ２６を接続するパッケー
ジ内部の配線をＴＡＢテープを使用せずに形成できるた
め、リードフレームのコストを低減することができる。
さらに、第３の実施の形態で説明した半導体装置用リー
ドフレームによれば、ダイパッド２２から導出させたタ
ブ部３５ａの下面にＬＯＣテープ３１を貼付けた後、ダ
イパッド２２の周辺のＬＯＣテープ３１を切り落とすこ
とにより、タブ部３５ａとダイパッド２２とを切り離
し、各々を独立したパッケージ内部配線用インナリード
３５を形成しているため、ＴＡＢテープを使用する必要
がなくなり、リードフレームの加工コストを低減するこ
とができる。
【００４７】また、上述した第３の実施の形態で説明し
た半導体装置用リードフレームによれば、吊りピン３０
とパッケージ内部配線用インナリード３５を接着してい
るＬＯＣテープ２５が接着されているため、パッケージ
内部配線用インナリード３５を完全に独立させたリード
フレームの形成が可能となる。さらに、ダイパッド２２
を支持する吊りピン３０のうち、第２の半導体チップ２
６と重なる部分の下面にもＬＯＣテープ３１が貼付けら
れているため、第２の半導体チップ２６と吊りピン３０
との接触を防止することができる。
【００４８】なお、本発明は上述した実施の形態で説明
した構造には限定されず、各部の形状、構造等を適宜変
形、変更し得ることはいうまでもない。たとえば上述し
た実施の形態は、本発明を適用する半導体装置２０の構
造の一例を示したものであって、各部の形状や構造を適
宜変更してもよい。要するに、樹脂封止パッケージ２０
ａの内部に、チップサイズの異なる複数の半導体チップ
２４，２６を、ダイパッド２２の両面に固定して組込む
にあたって、半導体チップ２４，２６をダイパッド２２
の一方面側から固定作業を行えるとともに、これらのチ
ップとインナリード２７との間のボンディングワイヤ２
８，２９によるボンディング接続も、一方面側からの作
業で行えるように構成するとよい。
【００４９】
【発明の効果】以上説明したように本発明に係る半導体
装置によれば、第２の半導体チップの表面がダイパッド
の裏面に貼付けられたＬＯＣテープにより接着されてい
るため、第１、第２の半導体チップを同一面側から同時
にまたは従来のように裏返すことなくボンディング接続
することができ、これにより製造工程の省略と加工コス
トの低減を図ることができる。また、本発明によれば、
製造工程中にリードフレームを裏返す必要がなくなるた
め、その動作中のワイヤ変形等の不具合がなくなり、半
導体装置の製品品質が向上し、歩留まりがよくなる。
【００５０】さらに、本発明によれば、第２の半導体チ
ップの上面をＬＯＣ構造としているため、第１の半導体
チップと第２の半導体チップとを接続するパッケージ内
部の配線を、従来のようなＴＡＢテープを使用せずに形
成できるため、リードフレームの加工コストを低減する
ことができる。そして、このような本発明によれば、従
来から用いている製造装置をそのまま用いて製造するこ
とができるという利点がある。
【００５１】また、本発明に係る半導体装置用リードフ
レームによれば、ダイパッドから導出されたタブ部の裏
面にＬＯＣテープを貼付けた後にダイパッド周辺のＬＯ
Ｃテープを切り落とすことによって、タブ部とダイパッ
ドとを切り離して、各々が独立したＰＫＧ内部配線用イ
ンナリードを形成することができるため、ＴＡＢテープ
を使用する必要がなくなり、リードフレームのコストを
低減することができる。
【００５２】さらに、本発明によれば、吊りピンとパッ
ケージ内部配線用インナリードとを接着するＬＯＣテー
プを用いているから、パッケージ内部配線用インナリー
ドを完全に独立させたリードフレームの形成が可能とな
る。また、本発明によれば、ダイパッドを支持する吊り
ピンのうち、第２の半導体チップと重なる部分の下面に
もＬＯＣテープ等の接着テープを貼付けているから、第
２の半導体チップと吊りピンとが接触することを防止で
きる。
【図面の簡単な説明】
【図１】 本発明に係る半導体装置、半導体装置用リー
ドフレームおよびその製造方法の第１の実施の形態を示
す半導体装置の断面図である。
【図２】 本発明に係る半導体装置、半導体装置用リー
ドフレームおよびその製造方法の第１の実施の形態を示
す半導体装置の平面図である。
【図３】 本発明に係る半導体装置、半導体装置用リー
ドフレームおよびその製造方法の第２の実施の形態を示
す半導体装置の断面図である。
【図４】 本発明に係る半導体装置、半導体装置用リー
ドフレームおよびその製造方法の第２の実施の形態を示
す半導体装置の平面図である。
【図５】 本発明に係る半導体装置、半導体装置用リー
ドフレームおよびその製造方法の第３の実施の形態を示
す半導体装置の平面図である。
【図６】 本発明に係る半導体装置、半導体装置用リー
ドフレームおよびその製造方法の第３の実施の形態を示
す半導体装置用リードフレームの平面図である。
【図７】 従来の半導体装置の断面図である。
【図８】 従来の半導体装置の別の例を示す断面図であ
る。
【符号の説明】
２０…チップスタック型半導体装置、２１…リードフレ
ーム、２２…ダイパッド、２３…導電性接着剤（銀ペー
スト等）、２４…第１の半導体チップ、２４…パッド、
２５…ＬＯＣテープ、２６…第２の半導体チップ、２６
ａ…パッド、２７…インナリード、２８，２９…ボンデ
ィングワイヤ、３０…吊りピン、３１…ＬＯＣテープ、
３２，３３…ボンディングワイヤ、３５…パッケージ内
部配線用インナリード、３５ａ…タブ部。４０…リード
フレーム。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平９−36300（ＪＰ，Ａ) 特開 平５−283601（ＪＰ，Ａ) 特開 平９−181249（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/50 H01L 23/52

Claims (7)

    (57)【特許請求の範囲】
  1. 【請求項１】 大きさの異なる少なくとも二つの半導体
    チップをダイパッドの上、下面に搭載しているチップス
    タック型の半導体装置において、 前記ダイパッドの上面に、第１の半導体チップを導電性
    接着剤により貼付け、 前記ダイパッドの下面に、第１の半導体チップよりも大
    きな第２の半導体チップをＬＯＣテープを介して接着す
    るとともに、 前記第１の半導体チップの上面と前記第２の半導体チッ
    プの周辺部の上面とをインナリードにボンディング接続
    したことを特徴とする半導体装置。
  2. 【請求項２】 請求項１に記載の半導体装置において、 前記第２の半導体チップの上面であって、前記ダイパッ
    ドと前記第１の半導体チップの上面のコーナ周辺部に、
    吊りピンをＬＯＣテープを介して接着したことを特徴と
    する半導体装置。
  3. 【請求項３】 請求項２に記載の半導体装置において、 前記ダイパッドから側方に導出させたタブ部を吊りピン
    で支持するとともに、前記ダイパッドの周辺部に接着し
    たＬＯＣテープを介して前記第２の半導体チップの上面
    に接着し、 前記 タブ部と前記第１、第２の半導体チップのパッドを
    ボンディング接続することにより、パッケージ内部配線
    の一部を構成したことを特徴とする半導体装置。
  4. 【請求項４】 請求項２または請求項３に記載の半導体
    装置において、 前記ダイパッドとパッケージ内部配線用インナリードと
    をＬＯＣテープにより一体的に連設するとともに、 前記 吊りピンのうち前記第２の半導体チップと重なる部
    分の下面にＬＯＣテープを貼付けることにより、吊りピ
    ンと前記パッケージ内部配線用インナリードと第２の半
    導体チップを接着したことを特徴とする半導体装置。
  5. 【請求項５】 請求項２、請求項３または請求項４に記
    載の半導体装置において、 前記第２の半導体チップの上面のうち前記ダイパッドの
    周辺部に、パッケージ内部配線用インナリードを各々独
    立した状態でＬＯＣテープにより接着するとともに、 リードフレームの外枠に接続した吊りピンを内部配線用
    インナリードを接着しているＬＯＣテープを介して前記
    第２の半導体チップの上面に接着したことを特徴とする
    半導体装置。
  6. 【請求項６】 ダイパッドの上面に導電性接着剤により
    第１の半導体チップを貼付け、前記ダイパッドの下面に
    ＬＯＣテープを介して第２の半導体チップを接着してい
    るチップスタック型半導体装置用リードフレームにおい
    て、 前記ダイパッドの周辺部に、パッケージ内部配線用イン
    ナリードをＬＯＣテープを介して各々独立した状態で接
    着し、 前記パッケージ内部配線用インナリードを接着している
    ＬＯＣテープを、リードフレーム外枠に接続した吊りピ
    ンに接着させることにより固定したことを特徴とする半
    導体装置用リードフレーム。
  7. 【請求項７】 ダイパッドの上面に導電性接着剤により
    第１の半導体チップを貼付け、前記ダイパッドの下面に
    ＬＯＣテープを介して第２の半導体チップを接着するチ
    ップスタック型半導体装置におけるパッケージ内部配線
    用インナリードを、前記ダイパッドの周辺部にＬＯＣテ
    ープを介して各々独立した状態で接着し、パッケージ内
    部配線用インナリードを接着しているＬＯＣテープを、
    リードフレーム外枠に接続した吊りピンに接着すること
    により固定する半導体装置用リードフレームの製造方法
    であって、 前記ダイパッドから側方に導出しているタブ部と前記吊
    りピンの下面にＬＯＣテープを貼付けた後に、吊りピン
    を除くダイパッド周辺のＬＯＣテープを切り落とすこと
    により、前記タブ部とダイパッドとインナリードを切り
    離して、各々独立したパッケージ内部配線用インナリー
    ドを形成することを特徴とする半導体装置用リードフレ
    ームの製造方法。
JP10122054A 1998-05-01 1998-05-01 半導体装置、半導体装置用リードフレームおよびその製造方法 Expired - Fee Related JP3077668B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP10122054A JP3077668B2 (ja) 1998-05-01 1998-05-01 半導体装置、半導体装置用リードフレームおよびその製造方法
US09/302,040 US6265760B1 (en) 1998-05-01 1999-04-29 Semiconductor device, and semiconductor device with die pad and protruding chip lead frame and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10122054A JP3077668B2 (ja) 1998-05-01 1998-05-01 半導体装置、半導体装置用リードフレームおよびその製造方法

Publications (2)

Publication Number Publication Date
JPH11317488A JPH11317488A (ja) 1999-11-16
JP3077668B2 true JP3077668B2 (ja) 2000-08-14

Family

ID=14826483

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10122054A Expired - Fee Related JP3077668B2 (ja) 1998-05-01 1998-05-01 半導体装置、半導体装置用リードフレームおよびその製造方法

Country Status (2)

Country Link
US (1) US6265760B1 (ja)
JP (1) JP3077668B2 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100350046B1 (ko) * 1999-04-14 2002-08-24 앰코 테크놀로지 코리아 주식회사 리드프레임 및 이를 이용한 방열판이 부착된 반도체패키지
JP3429245B2 (ja) * 2000-03-07 2003-07-22 沖電気工業株式会社 半導体装置及びその製造方法
KR100413475B1 (ko) * 2000-10-25 2003-12-31 앰코 테크놀로지 코리아 주식회사 회로패턴을 갖는 필름어드헤시브 및 이를 이용한 멀티칩모듈 반도체패키지
US6858922B2 (en) * 2001-01-19 2005-02-22 International Rectifier Corporation Back-to-back connected power semiconductor device package
JP2002231882A (ja) * 2001-02-06 2002-08-16 Mitsubishi Electric Corp 半導体装置
JP2002231885A (ja) * 2001-02-06 2002-08-16 Mitsubishi Electric Corp 半導体装置
WO2003105226A1 (ja) * 2002-06-05 2003-12-18 株式会社 ルネサステクノロジ 半導体装置
US7368320B2 (en) * 2003-08-29 2008-05-06 Micron Technology, Inc. Method of fabricating a two die semiconductor assembly
WO2005104807A2 (en) * 2004-04-28 2005-11-10 Elesys, Inc. Radial sled printing apparatus and methods
US7298034B2 (en) * 2004-06-28 2007-11-20 Semiconductor Components Industries, L.L.C. Multi-chip semiconductor connector assemblies
US7816182B2 (en) * 2004-11-30 2010-10-19 Stmicroelectronics Asia Pacific Pte. Ltd. Simplified multichip packaging and package design
KR100772096B1 (ko) 2004-12-27 2007-11-01 주식회사 하이닉스반도체 스택 패키지
JP4628996B2 (ja) * 2006-06-01 2011-02-09 新光電気工業株式会社 リードフレームとその製造方法及び半導体装置
CN102339808B (zh) * 2011-10-28 2013-07-17 无锡红光微电子有限公司 封装引线框架结构
CN110120386B (zh) * 2018-02-05 2020-12-18 扬智科技股份有限公司 半导体封装结构

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5012323A (en) * 1989-11-20 1991-04-30 Micron Technology, Inc. Double-die semiconductor package having a back-bonded die and a face-bonded die interconnected on a single leadframe
JPH04179264A (ja) 1990-11-14 1992-06-25 Hitachi Ltd 樹脂封止型半導体装置
JP3011510B2 (ja) 1990-12-20 2000-02-21 株式会社東芝 相互連結回路基板を有する半導体装置およびその製造方法
JP2917575B2 (ja) * 1991-05-23 1999-07-12 株式会社日立製作所 樹脂封止型半導体装置
US5422435A (en) * 1992-05-22 1995-06-06 National Semiconductor Corporation Stacked multi-chip modules and method of manufacturing
JP2843464B2 (ja) * 1992-09-01 1999-01-06 シャープ株式会社 固体撮像装置
JPH0730051A (ja) * 1993-07-09 1995-01-31 Fujitsu Ltd 半導体装置
KR0149798B1 (ko) * 1994-04-15 1998-10-01 모리시다 요이치 반도체 장치 및 그 제조방법과 리드프레임
US5527740A (en) * 1994-06-28 1996-06-18 Intel Corporation Manufacturing dual sided wire bonded integrated circuit chip packages using offset wire bonds and support block cavities
KR0147259B1 (ko) * 1994-10-27 1998-08-01 김광호 적층형 패키지 및 그 제조방법
JP2972096B2 (ja) * 1994-11-25 1999-11-08 シャープ株式会社 樹脂封止型半導体装置
US5615475A (en) * 1995-01-30 1997-04-01 Staktek Corporation Method of manufacturing an integrated package having a pair of die on a common lead frame
US5719436A (en) * 1995-03-13 1998-02-17 Intel Corporation Package housing multiple semiconductor dies
JP3129928B2 (ja) * 1995-03-30 2001-01-31 シャープ株式会社 樹脂封止型半導体装置
JP3007023B2 (ja) * 1995-05-30 2000-02-07 シャープ株式会社 半導体集積回路およびその製造方法
JP3361917B2 (ja) 1995-07-11 2003-01-07 沖電気工業株式会社 リードフレーム、半導体装置および半導体装置の製造方法
JP2716405B2 (ja) 1995-07-18 1998-02-18 広島日本電気株式会社 半導体装置およびその製造方法
US5689135A (en) * 1995-12-19 1997-11-18 Micron Technology, Inc. Multi-chip device and method of fabrication employing leads over and under processes
JPH09181249A (ja) 1995-12-26 1997-07-11 Dainippon Printing Co Ltd リードフレーム部材の製造方法およびリードフレーム部材
JPH09252072A (ja) 1996-03-15 1997-09-22 Shinko Electric Ind Co Ltd 多層リードフレームおよびその製造方法
JP3266815B2 (ja) * 1996-11-26 2002-03-18 シャープ株式会社 半導体集積回路装置の製造方法
US5814881A (en) * 1996-12-20 1998-09-29 Lsi Logic Corporation Stacked integrated chip package and method of making same
JP3545200B2 (ja) * 1997-04-17 2004-07-21 シャープ株式会社 半導体装置
JP3359846B2 (ja) * 1997-07-18 2002-12-24 シャープ株式会社 半導体装置

Also Published As

Publication number Publication date
US6265760B1 (en) 2001-07-24
JPH11317488A (ja) 1999-11-16

Similar Documents

Publication Publication Date Title
JP4294161B2 (ja) スタックパッケージ及びその製造方法
JP3077668B2 (ja) 半導体装置、半導体装置用リードフレームおよびその製造方法
JP3007023B2 (ja) 半導体集積回路およびその製造方法
JP4097403B2 (ja) 半導体装置
US6762079B2 (en) Methods for fabricating dual loc semiconductor die assembly employing floating lead finger structure
WO2001003186A1 (en) Semiconductor device, method of manufacturing the same, and structure for mounting semiconductor device
JPH11163255A (ja) 半導体装置及びその製造方法並びに電子装置
JP2003133499A (ja) リードフレーム及びその製造方法並びに該リードフレームを用いた半導体装置の製造方法
JP2002237565A (ja) 半導体装置およびその製造方法
JP2013508974A (ja) 向上した接地ボンド信頼性を有するリードフレーム・パッケージ
JPH11135706A (ja) 半導体装置
US6064112A (en) Resin-molded semiconductor device having a lead on chip structure
JP2003174131A (ja) 樹脂封止型半導体装置及びその製造方法
US7838972B2 (en) Lead frame and method of manufacturing the same, and semiconductor device
JPH09107062A (ja) 半導体装置およびその製造方法
JP2716405B2 (ja) 半導体装置およびその製造方法
JP3468206B2 (ja) 半導体装置
JP3691790B2 (ja) 半導体装置の製造方法及び該方法によって製造された半導体装置
JP4570797B2 (ja) 半導体装置の製造方法
JPH0525236Y2 (ja)
JP2001077279A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JP2002164496A (ja) 半導体装置およびその製造方法
JPH01231333A (ja) 半導体装置の製造方法
JP2697743B2 (ja) 樹脂封止型半導体装置
JP2002057244A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees