JP3076330B1 - セル配置方法 - Google Patents

セル配置方法

Info

Publication number
JP3076330B1
JP3076330B1 JP11073597A JP7359799A JP3076330B1 JP 3076330 B1 JP3076330 B1 JP 3076330B1 JP 11073597 A JP11073597 A JP 11073597A JP 7359799 A JP7359799 A JP 7359799A JP 3076330 B1 JP3076330 B1 JP 3076330B1
Authority
JP
Japan
Prior art keywords
standard cell
cell
substrate contact
substrate
cells
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP11073597A
Other languages
English (en)
Other versions
JP2000269346A (ja
Inventor
博嗣 石川
Original Assignee
日本電気アイシーマイコンシステム株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本電気アイシーマイコンシステム株式会社 filed Critical 日本電気アイシーマイコンシステム株式会社
Priority to JP11073597A priority Critical patent/JP3076330B1/ja
Application granted granted Critical
Publication of JP3076330B1 publication Critical patent/JP3076330B1/ja
Publication of JP2000269346A publication Critical patent/JP2000269346A/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

【要約】 【課題】 基板コンタクトが過剰に配置されることを防
止し、チップ面積を縮小し、コストを抑える。 【解決手段】 スタンダードセル配置処理Pにおいて、
スタンダードセル配置領域の列に配置するセルの持つ情
報と、スタンダードセル配置領域の列の幅及び少なくと
も1つの基板コンタクトが配置されなければならない間
隔のデータに基づいて、スタンダードセル配置領域の列
に追加する基板コンタクトの数を求め、基板コンタクト
を追加可能な領域を確保してセルを配置し、間隔Lに少
なくとも1つの基板コンタクトが存在するようにセルの
移動と基板コンタクトとの配置を行う。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、スタンダードセル
に対する基板コンタクトを配置するセル配置方法に関す
るものである。
【0002】
【従来の技術】近年のプロセスでは、トランジスタの微
細化の技術に対して基板コンタクトの微細化の技術が遅
れており、スタンダードセルに対する基板コンタクトの
相対的な大きさが拡大する傾向にある。
【0003】ここに、基板コンタクトは、ウェルまたは
基板と、電源またはグランドを接続するコンタクトとす
る。
【0004】従来では、スタンダードセルの空いている
箇所に基板コンタクトを配置していたが、スタンダード
セルに対する基板コンタクトの相対的な大きさが拡大す
る傾向にある近年では、基板コンタクトを入れるために
スタンダードセルのサイズを大きくする、或いはスタン
ダードセル内のトランジスタの寸法を小さくする必要が
ある。
【0005】図19は、従来例において、スタンダード
セル内に基板コンタクトを配置する方法を示すものであ
る。
【0006】図19(a)に示すスタンダードセル30
は、基板コンタクトを配置しないで設計したセルの例で
あり、セル枠31に拡散層32とゲート33とを有して
おり、各拡散層32に電源金属配線34とグランド金属
配線35が接続して設けられている。
【0007】図19(b),(c),(d),(e)
は、図19(a)に示すスタンダードセル30に基板コ
ンタクト36を配置した場合の例を示すものである。
【0008】
【発明が解決しようとする課題】ところで、図19
(a)に示すスタンダードセル30において、スタンダ
ードセル30の大きさに対して基板コンタクト36の大
きさが相対的に大きくなると、セル30の空いている領
域に基板コンタクト36を配置することが不可能とな
る。
【0009】図19(a)に示すスタンダードセル30
に基板コンタクト36を配置するためには、図19
(b)に示すようにセル30の上下方向の寸法を拡大す
る、図19(c)に示すようにセル30の左右方向の幅
を広くする、或いは図19(d),(e)に示すように
セル30内のトランジスタ、すなわち拡散層32の寸法
を縮小する必要があり、いずれの場合にも、セル30の
コストパフォーマンスを悪化させるという問題がある。
【0010】さらに、基板コンタクト36が全てのスタ
ンダードセル30に配置されており、基板コンタクト3
6を配置することによるスタンダードセル30の性能の
悪化が全てのセルに対して影響するようになっている。
【0011】また従来例に係る自動配置配線方法の一例
が、特開平7−152796号公報に記載されている。
【0012】特開平7−152796号公報に記載され
た従来例に係る自動配置配線方法は図20に示すよう
に、基板コンタクトをセルに配置する配置処理S10
と、使用していないトランジスタの検出処理S11と、
検出した使用していないトランジスタに基板コンタクト
を付加する処理S12と、配線処理S13と、デザイン
検証処理S14とを行っている。
【0013】しかしながら図20に示す方法は、ゲート
アレイに特化したものであって、基板コンタクトを付加
することにより、基板電位の安定とラッチアップ耐性の
向上を図るものであり、チップの面積縮小によるコスト
の削減を図ることは不可能である。なぜならば、基板コ
ンタクトを付加する領域の未使用トランジスタを削除す
ることができないためでる。
【0014】また特公平8−34247号公報に記載さ
れた方法は図21に示すように、基板コンタクトを配置
したスタンダードセルのデータ40と、基板コンタクト
を配置したスルーホール・ダミーセルのデータ41と、
スタンダードセル間の接続情報をもつネットリスト42
とに基づいてフロアプラン処理S20を行い、引き続い
て電源配線処理S21とスタンダードセル配置処理S2
2とダミーセル配置処理S23と配線処理S24とを行
い、セルやダミーセルに基板コンタクトを挿入するもの
であるが、トランジスタを有するスタンダードセル内に
基板コンタクトを配置するものではなく、この技術を採
用した場合、基板コンタクトを付加する領域の未使用ト
ランジスタの処理を具体的にどのようにするかについて
示されておらず、スタンダードセル配置領域の列の幅を
縮小することは不可能である。
【0015】本発明の目的は、基板コンタクトが過剰に
配置されることを防止し、チップ面積を縮小し、コスト
を抑えるセル配置方法を提供することにある。
【0016】
【課題を解決するための手段】前記目的を達成するた
め、本発明に係るセル配置方法は、スタンダードセル配
置領域に配置するセルの持つ情報と、スタンダードセル
配置領域の幅及び少なくとも1つの基板コンタクトが配
置されなければならない間隔のデータに基づいて、スタ
ンダードセル配置領域に追加する基板コンタクトの数を
求め、基板コンタクトを追加可能な領域を確保してセル
を配置し、前記間隔に少なくとも1つの基板コンタクト
が存在するようにセルの移動と基板コンタクトの配置を
行うものである
【0017】
【0018】
【発明の実施の形態】以下、本発明の実施の形態を図に
より説明する。
【0019】図1は、本発明の一実施形態に係るセル配
置方法を示すフローチャート、図2は、チップのスタン
ダードセル配置領域を決定する図である。
【0020】図1に示すように本発明の一実施形態に係
るセル配置方法は、基板コンタクト13を配置した幅の
広いスタンダードセルのデータ1と、基板コンタクトを
配置しない幅の狭いスタンダードセルのデータ2と、ス
タンダードセル間の接続情報を示すネットリスト4とを
用いる。基板コンタクトを配置しないスタンダードセル
のデータ2には、基板コンタクトを配置しない幅の狭い
スタンダードセルのデータ2aと、基板コンタクトを配
置しないスルーセル・ダミーセルのデータ2bとが含ま
れている。
【0021】入力された各データ1,2,3を基礎とし
て、フロアプラン処理S1を実行し、図2に点線で示す
チップのスタンダードセル配置領域14を決定する。
【0022】電源配線処理S2では、図2に示すチップ
のスタンダードセル配置領域14に対して電源金属配線
6及びグランド金属配線7を配線する。また、図2にお
いて、15はパッド、16は外部端子インタフェース素
子セルである。
【0023】図2に示すスタンダードセル配置領域14
は、行及び列の方向にスタンダードセルが配置される
が、図3では、図2に示すスタンダードセル配置領域1
4の列14aを拡大して示している。
【0024】図3において、6は電源金属配線、7はグ
ランド金属配線をそれぞれ示すものである。またLは、
少なくとも1つの基板コンタクトを配置しなければなら
ない間隔を示すものであり、Wは、スタンダードセル配
置領域14の列14aの幅を示すものである。
【0025】図1に示すデータ1としては、例えば図7
にレイアウトの例を示すような基板コンタクト13を配
置したセル幅WがLより広いスタンダードセル(例えば
バッファ)のデータが用いられる。
【0026】図1に示すデータ2aとしては、例えば図
5にレイアウトの例を示すような基板コンタクトを配置
していないセル幅WがLより小さいスタンダードセルの
データが用いられる。
【0027】図3に示す電源配線処理S2を終了した
後、スタンダードセル配置処理Pを行う。スタンダード
セル配置処理Pでは、まず第1のステップS3におい
て、図3に示すスタンダードセル配置領域14の列14
aに配置する基板コンタクト13の数Sを求める。
【0028】すなわち第1のステップS3において、ス
タンダードセル配置領域14の列14aに追加するセル
に含まれる基板コンタクト13の数Mと、間隔L、幅W
から、スタンダードセル配置領域14の列14aに追加
する基板コンタクト13の数Sを求める。
【0029】具体的には、セル幅Wを間隔Lで割った商
を、スタンダードセル配置領域14の列14aに必要な
基板コンタクト13の数Xとする。
【0030】そして、スタンダードセル配置領域14の
列14aに配置するセル群に含まれている基板コンタク
ト13の数MをXから引くと、Sが求まる。つまり、S
=X−Mとなる(式1)。
【0031】次に第2のステップS4において、第1の
ステップS1において求めたS個の基板コンタクト13
が配置可能な領域を確保し、図7及び図8に示すように
少なくとも1つの基板コンタクト13が配置されなけれ
ばならない間隔Lよりもセルの幅Wが広いセルや、図5
及び図6に示すように少なくとも1つの基板コンタクト
13が配置されなければならない間隔Lよりもセルの幅
が狭いセルを列14aに配置する。図8は、図7に示す
セル内の基板コンタクト13を簡略化して示す図であ
る。
【0032】図9は、第2のステップS4が終了した時
点でのスタンダードセル配置を示す図である。図9に示
す段階では、図3に示すスタンダードセル配置領域14
の列14aに基板コンタクト13を配置した図7及び図
8に示すスタンダードセル14bと、基板コンタクトを
配置しない図5及び図6に示すスタンダードセル14c
を仮配置する。
【0033】次に第3のステップS5では、間隔Lに少
なくとも1つの基板コンタクトがあるか否かを判定す
る。
【0034】次に第4のステップS6では、図10に示
すように間隔Lに少なくとも1つの基板コンタクトがあ
るか否かを判定した結果がNOである場合は、間隔Lに
少なくとも1つの基板コンタクト13が配置されるよう
に仮配置済みのセルを移動して、基板コンタクトを配置
し、S個の基板コンタクト13を挿入する。図10にお
いて、13は挿入した基板コンタクトである。
【0035】次にダミーセル配置処理S7では、ダミー
セルを配置し、配線処理S8で配線する。
【0036】仮配置後に、間隔Lに少なくとも1つの基
板コンタクトがあるか否かを判定し(ステップS5)、判
定結果がNOである場合は、仮配置済みのセルを移動
し、S個の基板コンタクトを挿入する(図10)。図10
において、13は挿入した基板コンタクトである。
【0037】スタンダードセル配置後、ダミーセル配置
処理S7において、ダミーセル・スルーセル等を配置
し、配線処理S8において配線を行う。
【0038】以上のように本発明に係るセル配置方式
は、基板コンタクトを配置しないで設計したスタンダー
ドセルを用い、基板コンタクトの数を調節して、セルと
基板コンタクトを配置することにより、過剰に基板コン
タクトが配置されることを防止し、チップ面積を縮小
し、コストを抑えるものである。
【0039】具体的には上述したように、スタンダード
セル配置処理Pにおいて、図3に示すスタンダードセル
配置領域14の列14aに配置するセルの持つ情報と、
スタンダードセル配置領域14の列14aの幅W及び少
なくとも1つの基板コンタクトが配置されなければなら
ない間隔Lのデータに基づいて、スタンダードセル配置
領域の列に追加する基板コンタクトの数を求め、基板コ
ンタクトを追加可能な領域を確保してセルを配置し、間
隔Lに少なくとも1つの基板コンタクトが存在するよう
にセルの移動と基板コンタクトの配置を行うものであ
る。
【0040】このようにして、基板コンタクトの数を調
節して、セル列の幅を縮小することができる。セル列を
縮小できれば、チップ面積が縮小され、コストを抑える
ことができる。
【0041】次に従来例と比較して本発明の利点につい
て説明する。図4,図11,図7に、インバータ,NO
R,バッファのスタンダードセルの例をそれぞれ示す。
図4,図11,図7を簡略化したものをそれぞれ図1
2,図13,図14にそれぞれ示す。また、図12,図
13に示すセルは、間隔Lよりも幅の狭いものであると
し、基板コンタクトを配置しないで設計したセルを図1
5,図16にそれぞれ示す。
【0042】図17に示すように従来例では、図12,
図13,図14に示すセルを用いて配置している。図1
2,図13,図14に示すセルの幅W1,W2,W3の
寸法をそれぞれ3,5,14とすると、図17に示すス
タンダードセル配置領域の列の幅Waは44となる。
【0043】一方、本発明によれば、図15,図16,
図14に示すセルを図18に示すように配置している。
図18において、Wbはスタンダードセル配置領域の列
の幅、Lは少なくとも1つの基板コンタクトを配置しな
けれなならない間隔である。図15,図16に示すセル
は、基板コンタクトの分だけ幅が狭くなり、それぞれ幅
W1,W2が2及び4となっており、図18では、スタ
ンダードセル配置領域の列の幅Wが39となり、およそ
13%減少している。スタンダードセル配置領域の列の
幅が小さくなれば、チップ面積も小さくなり、コストが
削減される。
【0044】またスタンダードセル外に基板コンタクト
を配置することにより、セルのコストパフォーマンスの
悪化を抑制することができる。
【0045】
【発明の効果】以上のように本発明によれば、スタンダ
ードセル配置領域の寸法を短縮することができ、さらに
基板コンタクトをセル内に配置することがないため、セ
ルのコストパフォーマンスの悪化を防止することができ
る。
【図面の簡単な説明】
【図1】本発明の一実施形態に係るセル配置方法を示す
フローチャートである。
【図2】チップのスタンダードセル配置領域を決定する
図である。
【図3】スタンダードセル配置領域の列を示す図であ
る。
【図4】基板コンタクトが配置されたセル幅が間隔L以
下のスタンダードセルレイアウト(インバータ)の例を示
す図である。
【図5】基板コンタクトが配置されないスタンダードセ
ルレイアウト(インバータ)の例を示す図である。
【図6】図5を簡略化した図である。
【図7】基板コンタクトが配置されたセル幅が間隔Lよ
り広いスタンダードセルレイアウト(バッファ)の例を示
す図である。
【図8】図7を簡略化した図である。
【図9】図1における第2のステップS2が終了した時
点でのスタンダードセル配置を示す図である。
【図10】第4のステップS6において、間隔Lに少な
くとも1つの基板コンタクト13が配置されるように仮
配置済みのセルを移動した状態を示す図である。
【図11】基板コンタクトが配置されたスタンダードセ
ルレイアウト(NOR)の例を示す図である。
【図12】図4を簡略化した図である。
【図13】図11を簡略化した図である。
【図14】図7を簡略化した図である。
【図15】図5を簡略化した図である。
【図16】図11に示すレイアウトから基板コンタクト
を抜いたレイアウトを簡略化した図である。
【図17】従来例に基づいて配置した場合の例を示す図
である。
【図18】本発明に基づいて配置した場合の例を示す図
である。
【図19】基板コンタクトを配置したことによるスタン
ダードセルレイアウトのコストパフォーマンス悪化の例
を示す図である。
【図20】特開平7−152796号公報に記載された
従来例を示すフローチャート図である。
【図21】特公平8−342477号公報に記載された
従来例を示すフローチャート図である。
【符号の説明】
1 基板コンタクトを配置した幅の広いセル(図5) 2a 基板コンタクトを配置しない幅の狭いセル(図4) 2b 基板コンタクトを入れないスルーセル・ダミーセ
ル 4 スタンダードセル間の接続情報をもつネットリスト S1 フロアプラン処理 S2 電源配線処理 S3 スタンダードセル配置領域の列に必要な基板コン
タクトの数の算出する処理 S4 S個の基板コンタクトを配置可能な領域を確保
し、セルを配置する処理 S5 間隔Lに少なくとも1つの基板コンタクトがある
か否かの条件分岐を行う処理 S6 間隔Lに少なくとも1つの基板コンタクトが配置
されるようにセルを移動し、基板コンタクトを配置する
処理
フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 21/82 G06F 17/50 H01L 21/822 H01L 27/04

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】スタンダードセル配置領域に配置するセル
    の持つ情報と、スタンダードセル配置領域の幅及び少な
    くとも1つの基板コンタクトが配置されなければならな
    い間隔のデータに基づいて、スタンダードセル配置領域
    に追加する基板コンタクトの数を求め、基板コンタクト
    を追加可能な領域を確保してセルを配置し、前記間隔に
    少なくとも1つの基板コンタクトが存在するようにセル
    の移動と基板コンタクトの配置を行うことを特徴とする
    セル配置方法。
JP11073597A 1999-03-18 1999-03-18 セル配置方法 Expired - Lifetime JP3076330B1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11073597A JP3076330B1 (ja) 1999-03-18 1999-03-18 セル配置方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11073597A JP3076330B1 (ja) 1999-03-18 1999-03-18 セル配置方法

Publications (2)

Publication Number Publication Date
JP3076330B1 true JP3076330B1 (ja) 2000-08-14
JP2000269346A JP2000269346A (ja) 2000-09-29

Family

ID=13522903

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11073597A Expired - Lifetime JP3076330B1 (ja) 1999-03-18 1999-03-18 セル配置方法

Country Status (1)

Country Link
JP (1) JP3076330B1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3526450B2 (ja) 2001-10-29 2004-05-17 株式会社東芝 半導体集積回路およびスタンダードセル配置設計方法
JP4791819B2 (ja) 2005-12-26 2011-10-12 東芝マイクロエレクトロニクス株式会社 スタンダードセルおよびそれを用いたセルライブラリ

Also Published As

Publication number Publication date
JP2000269346A (ja) 2000-09-29

Similar Documents

Publication Publication Date Title
JP4357409B2 (ja) 半導体集積回路装置及びその設計方法
US7786513B2 (en) Semiconductor integrated circuit device and power source wiring method therefor
JP5216287B2 (ja) 半導体装置
US6618847B1 (en) Power stabilizer using under-utilized standard cells
US6651236B2 (en) Semiconductor integrated circuit device, and method of placement and routing for such device
JP2003256489A (ja) 半導体集積回路素子の設計システム、プログラム、記録媒体、及び、半導体集積回路素子の設計方法
JP3076330B1 (ja) セル配置方法
JP2002006334A (ja) Lcdドライバicチップ
US7187573B2 (en) Memory circuit and method of generating the same
JP3644138B2 (ja) 半導体集積回路及びその配置配線方法
JPH10107152A (ja) 集積回路装置とその電源配線形成法
JP2642377B2 (ja) 半導体集積回路装置及びその製造方法
JP3230233B2 (ja) 半導体集積回路設計装置及びその配線制御方法並びに配線制御プログラムを格納した記憶媒体
JP2596406B2 (ja) 半導体集積回路
JPH10261781A (ja) 半導体装置及びシステム
JPH10209288A (ja) 半導体集積回路の自動配線方法
JP3236745B2 (ja) Lsiチップのレイアウト方法
JP2661916B2 (ja) 標準セル
JPH0566737B2 (ja)
JP2002083934A (ja) 半導体集積回路装置
JP2703702B2 (ja) ゲートアレイのレイアウト方法
JP2007149826A (ja) スタンダードセルおよびこれを備えた半導体集積回路
JP2001267428A (ja) 半導体集積回路のレイアウト方法
JPH10254577A (ja) 画像信号処理装置
JPH08330432A (ja) 半導体集積回路