JP3060609B2 - 集積回路の配線設計方法 - Google Patents

集積回路の配線設計方法

Info

Publication number
JP3060609B2
JP3060609B2 JP3167218A JP16721891A JP3060609B2 JP 3060609 B2 JP3060609 B2 JP 3060609B2 JP 3167218 A JP3167218 A JP 3167218A JP 16721891 A JP16721891 A JP 16721891A JP 3060609 B2 JP3060609 B2 JP 3060609B2
Authority
JP
Japan
Prior art keywords
wiring
cell
metal layer
terminal
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP3167218A
Other languages
English (en)
Other versions
JPH0513575A (ja
Inventor
隆志 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP3167218A priority Critical patent/JP3060609B2/ja
Publication of JPH0513575A publication Critical patent/JPH0513575A/ja
Application granted granted Critical
Publication of JP3060609B2 publication Critical patent/JP3060609B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、集積回路の配線方法に
利用する。
【0002】本発明は、特に、スタンダードセル方式に
おけるセル列間のチャネル配線領域の配線に対し、セル
列を構成するセルの端子位置の変更と、セル列間に適用
されるチャネル配線方法を改善し、高密度なレイアウト
を求めるチャネル配線処理に関する。
【0003】
【従来の技術】スタンダードセル方式LSIのレイアウ
ト設計の配線設計段階で用いられるチャネル配線法は、
図2に示すような処理フローに従う。各ステップの説明
の前に、従来のチャネル配線法が対象とするチャネル配
線領域について説明する。
【0004】チャネル配線法は、図3に示すようなセル
によって構成されるセル列の間のチャネル配線領域を対
象とする。セルの外形は矩形で、各セルの高さがほぼ同
一であり、端子がセル外形上に位置している。セル内の
レイアウト設計にはポリ層および第1メタル層を用いて
おり、セル内のほぼ全領域に渡って存在する。そのた
め、セル内をポリ層および第1メタル層に対する配線禁
止とし、垂直方向に第2メタル層のフィードスルー配線
のみが通過可能とする。チャネル配線法は、このような
セルから成るセル列に挟まれたチャネル配線領域(図
4)を対象としている。チャネル配線領域内には配線禁
止領域は存在せず、チャネル領域の上辺及び下辺には、
セル列を構成するセルの高さの違い、および、セルの配
線禁止領域による凹凸が存在する。セルの端子は全てセ
ル外形上に位置し、ポリ層または第2メタル層である。
図3及び図4では、ポリ層の端子をx,第2メタル層の
端子を白丸(○)で表している。配線層は、幹線方向に
第1メタル層または第3メタル層を用い、支線方向には
ポリ層または第2メタル層を用いる。
【0005】チャネル配線は次の7つのステップ:S1
1〜S17で処理する。
【0006】S11:(前処理)チャネル領域の外形,
配線禁止領域,端子データなどの設定を行う。
【0007】S12:(ポリ層の支線乗せ替え)ポリ層
の端子から配線されるポリ層の配線長を短くするため、
可能な限り、ポリ層の配線を第1メタル層更に第2メタ
ル層へと乗せ替える。
【0008】S13:(ネット分割)多端子のネット
を、端子位置に基づいて、左端に位置する端子から右方
向へ順番に2端子のペア(サブネット)に分割する。以
下の処理ではサブネットを配線する際の単位として考え
る。
【0009】S14:(上下制約グラフ作成)各配線層
の配線、及び、配線層間に設けるスルーホールの間に設
定されたデザインルールに基づいて、各サブネット間に
生じる上下制約を表す上下制約グラフを作成する。
【0010】S15:(制約ループ解除)S14で作成
した上下制約グラフにおいて、閉ループが存在すると
き、サブネットを幹線支線方法で配線することは不可能
である。そこで、ループを構成しているサブネットに注
目し、そのサブネットを2つのサブネットに分解し、制
約ループを解消する。このとき、多くのループに含まれ
ているサブネットから分解の候補とする。
【0011】S16:(トラック割り当て)あらかじめ
設定されたグリッド間隔のトラックにサブネットを割り
当てる。トラックに割り当てる際に考慮すべき条件(制
約グラフ上での深さ等)に従い、サブネットに重みを設
定し、最長経路法によりトラックに割り当てるサブネッ
トを決定する。この際、パラメータにより、重みを変更
することができる。各サブネットに接続するポリ層の端
子の個数、及び、位置(チャネルの上辺または下辺)を
考慮したパラメータにより、ポリ層による配線の短縮化
を目指したトラック割り当てを行うことが可能である。
また、チャネルに凹凸がある場合、凹領域に割り当て可
能なサブネットを優先して割り当てる。
【0012】S17:(後処理)チャネルの左右端から
出て行く配線の処理、及び、レイアウトデータへの変換
などを行う。終了。
【0013】このようにして、セル列間のチャネル配線
領域に対してチャネル配線法を適用し、配線設計を行
う。図5に示すようなチャネル領域に対して適用した結
果を図6に示す。図6において、第1メタル層,第2メ
タル層,第3メタル層の配線をそれぞれx方向の波線、
y方向の点線、x方向の実線によって表しスルーホール
を矩形で表している。
【0014】
【発明が解決しようとする課題】配線設計で用いられる
従来のチャネル配線法では、セルの外形上に端子が存在
するようなセル列によって定義されるチャネル領域に対
して適用できる。すなわち、チャネル領域の上辺および
下辺にのみ端子が位置し、チャネル領域内に禁止領域が
存在しないような領域に対して与えられた結線要求を満
足するように配線を行う。このとき、図6に示したよう
にセル上の領域を通過するような配線は行わない。その
ため、セル内のレイアウト設計に用いてない配線層の使
用が可能となった場合にも、セル上を配線に使用するこ
とが不可能であり、セル上を通過できる配線層があるに
も拘らずセル上の領域を配線に使用できず配線領域を削
減できないという問題がある。
【0015】
【課題を解決するための手段】本発明は、複数の矩形セ
ルからセル列が構成され、複数のセル列がチャネル領域
を挟んで配設されている集積回路の配線設計方法におい
て、矩形セルを構成するための配線をこの矩形セル内の
複数の配線層を用いてレイアウトし、複数の配線層の最
下層のセル外形部に複数の矩形セルを接続するための第
1の端子を設け、複数の配線層の最上層のチャネル領域
に隣接しない部分に複数の矩形セル同士を接続するため
の第2の端子を設け、複数の矩形セルを接続するための
配線を前記セル列内の領域であって前記第2の端子と前
記チャネル領域との間の領域にレイアウトすることを特
徴とする。
【0016】また、矩形セルの複数の配線層の最上層の
配線層に矩形セル上を通過する配線をレイアウトしても
よい。
【0017】
【作用】セル設計手段はセルの端子をセル中央に設け、
中央の端子とセル外形との間の領域をセル内で用いてい
ない配線層による配線が通過できるようにする。これに
より、セル列に挟まれたチャネル領域のみではなく、セ
ル上も配線領域とすることができ、セル列間に必要とな
るチャネル領域の面積を削減することが可能となる。
【0018】
【実施例】本発明について図面を参照して説明する。
【0019】図7は本発明の一実施例を表した処理フロ
ーである。図1は本発明の実施例のチャネル配線法が適
用されるセルの構造例である。
【0020】先ず、実施例における配線層の使用方法,
セルの構造について説明し、次に、処理フローについて
述べる。
【0021】配線層として、ポリ層,第1メタル層,第
2メタル層,第3メタル層を仮定する。ポリ層と第2メ
タル層は方向、第1メタル層と第3メタル層は方向
の配線に用いる。ここでは、各配線層グリッドを仮定し
た配線方式について考える。ポリ層,第1メタル層,第
2メタル層,第3メタル層のグリッド間隔をそれぞれg
0,g1,g2,g3で表し、配線グリッド間隔をg0
=g2,g3=α・g1と設定する。ここで、αは1以
上の定数である。
【0022】ポリ層と第1メタル層の間の接続はコンタ
クトを設定することによって行う。第iメタル層と第
(i+1)メタル層の間は第iスルーホールの設定によ
って接続される(1≦i≦2)。コンタクトおよびスル
ーホールは接続する2つの配線層のグリッドの交点に設
定する。
【0023】セルの構造は、図1に示すように、配線禁
止領域の飛び出しのために凹凸を持った外形となってい
る。セルのレイアウト設計には第3メタル層を用いない
ものとする。端子はセル外形上の他にセルのほぼ中央に
も位置する。セルの中央に位置する端子をセル中央端子
と呼ぶ。図1ではセル中央端子を黒丸(●)によって表
している。セル中央端子層は第1メタル層,第2メタル
層である。第1メタル層のセル中央端子に対して、端子
位置に第1メタル層と第2メタル層を接続するためのス
ルーホールが設定可能である。また、第1メタル層の端
子はセル外形上にポリ層の等電位端子を持つ。
【0024】セル上において、第3メタル層の配線は第
3メタル層のグリッド上を自由に通過可能である。第2
メタル層の配線に関しては、セル内に存在する第2メタ
ル層の配線禁止領域を避けて行わなければならない。
【0025】上述したセルに基づいて定義される配線領
域として、図8のようなチャネル領域を考える。x方向
には第1メタル層,第3メタル層,y方向にはポリ層,
第2メタル層の配線を用いる。
【0026】チャネル配線法が対象とする配線領域は、
チャネル領域内(すなわち、セル以外の領域)のみを配
線対象領域とする従来のチャネル配線法とは異なる。セ
ル上通過配線を行うチャネル配線法では、セル中央端子
の位置から上部と下部を、x方向の配線に第3メタル層
を使用する配線領域として扱う。セル内の配線領域部分
では、x方向を第3メタル層、y方向に第2メタル層を
用いる。セル上を通過する第3メタル層配線のグリッド
間隔は、チャネル領域(セル上を除く領域)での第3メ
タル層のグリッド間隔とは独立に設定できる。このよう
なセル内の領域の一部を含む拡張したチャネル領域を一
括して処理する。セル内の領域を含む拡張したチャネル
配線領域を拡張チャネル領域と呼ぶ。
【0027】x方向の配線に用いる第1メタル層,第3
メタル層のグリッドをトラックと呼ぶ。特に、セル内の
トラック(第3メタル層のグリッド)をセル上トラック
と呼ぶ。y方向の配線に用いられるポリ層,第2メタル
層,第4メタル層のグリッドをカラムと呼び、セル内の
部分(第2メタル層と第4メタル層のグリッド)をセル
上カラムと呼ぶ。
【0028】図7に示した処理フローにおいて、引き出
し処理S2とセル上通過配線を含むトラック割り当てS
7を除いた他のステップの処理内容は図2に示した従来
のものと同様である。以下では、引き出し処理S2とセ
ル上通過配線を含むトラック割り当てS7について説明
する。
【0029】引き出し処理S2では、セル内に存在する
第2メタル層の配線禁止領域を迂回し、セル中央端子か
ら配線を引き出す処理を行っている(図9参照)。禁止
領域に妨害されているセル中央端子に対して、直線状の
第2メタル層配線によってセル外形まで到達できる位置
を探索する。
【0030】引き出し処理は、全てのセル中央端子から
の引き出し処理(すなわち、全ての端子への配線)を行
うために、次の(1),(2)の機能を実現している。
【0031】(1)引き出し方向の選択:端子を含むセ
ル上カラムcにおいて、禁止領域Rがcと交わるとき、
Rの左右どちらに引き出すかの判断を柔軟に行う。
【0032】(2)セル上トラックの選択:配線禁止領
域の形状を考慮して引き出し処理に使用するセル上トラ
ックの選択を柔軟に行う。
【0033】図9(a)において、セル中央端子a,b
が位置するセル上カラムca,cbと禁止領域Rが交差
し、端子位置と領域Rの間にはセル上トラックが1つの
みである。この場合、aの引き出し方向としては領域R
の左側、端子bに対しては右側を選択しなければならな
い。
【0034】図9(b)において、セル中央端子a,
b,cが位置するセル上カラムをそれぞれca,cb,
ccとする。カラムca〜ccが禁止領域Rと交差して
いるため、端子aと領域Rの間のセル上トラックはT
1,T2の2つ、端子bとcに対してはT1のみとなっ
ている。このとき、端子a,b,cに対する引き出しに
はそれぞれセル上トラックT2,T1,T1を使用し、
更に端子a,bは領域Rの左側、端子cは右側としなけ
ればならない。
【0035】上述のように、禁止領域によって引き出し
配線が妨害されているようなセル中央端子に対して、端
子と禁止領域の位置関係などを考慮することにより、適
切な引き出し方向とセル上トラックを選択し、セル中央
端子からの引き出し処理を行う。
【0036】セル上通過配線を含むトラック割り当てS
7では、各ネットの幹線方向の配線を行うトラックと配
線層を決定する。このとき、セル上を通過する領域で
は、割り当て可能なトラックは第3メタル層のトラック
のみであり、第2メタル層の配線禁止領域が存在するこ
とを考慮したトラック割り当てを行う。
【0037】図5に示す配線領域に対する配線を考え
る。図6に従来の方法により求めた配線結果を示す。図
5でのセル外形上の端子位置をy方向にセル内へ移動し
た拡張チャネル配線領域に対して、本発明の方法によっ
て求めた配線結果を図10に示す。従来の方法ではセル
上を配線領域として用いてないので、チャネル領域には
2本のトラックを必要としている。一方、本発明の方法
ではセル上に第3メタル層の配線を行っているため、チ
ャネル領域にはトラックが不要である。また、本発明の
配線法を従来の配線法と比較した結果を表1に示す。こ
こで、配線する際の各配線層のグリッド間隔の関係はα
=β=1.5であり、セル上を通過する第3メタル層の
グリッドに関してはα=2としている。表1より、本発
明の配線法による配線結果では従来の配線法による結果
よりもサイズが11%〜13%減少している。
【0038】
【表1】
【0039】次に、実施例2について説明する。実施例
2では、本発明の配線法をポリ層、第1メタル層〜第4
メタル層の配線層を用いて配線することを考える。本発
明の実施例2を表す処理フローを図11に示す。ここ
で、4層に対するトラック割り当てS7を除く他のス
テップの処理は上述の実施例1と同様である。
【0040】4層に対するトラック割り当てS7につ
いて説明する。
【0041】第4メタル層はy方向の配線に用い、セル
上も通過可能である。第4メタル層のグリッド間隔をg
4で表すと、g4=β・g2とする。
【0042】ここで、βは1以上の定数である。
【0043】セル上通過配線を行う場合には、チャネル
領域内の第3メタル層トラックに加え、第3メタル層に
よるy方向の配線のみに用いられるセル上の第メタル
層トラック分が増加する。
【0044】サブネットの端子に接続するy方向の配線
層の一方でもポリ層が存在すれば、そのサブネットのx
方向の配線は第1メタル層でのみ配線可能となる。一
方、端子に接続するy方向の配線層が第4メタル層なら
ば、そのサブネットは第3メタル層のトラック上で配線
しなければならない。端子に接続するy方向の配線層が
第4メタル層であるようなサブネットに関しては、第3
メタル層のトラックに優先的に割り当てを行う。
【0045】本発明の配線方法では、拡張チャネル領域
内のトラックに対して、トラックの配線層およびネット
の端子に接続するy方向の配線層を考慮し、第1メタル
層と第3メタル層のトラックを有効に活用するようにネ
ットのy方向の配線を割り当てる。
【0046】第4メタル層の配線は、セル内の設計に第
3メタル層,第4メタル層を用いていないことから、セ
ル内の構造に関係なく、セル内の第4メタル層のグリッ
ド上を自由に通過可能である。従って、第4メタル層に
よるフィードスルー配線を自由に行うことが可能とな
る。従来は第2メタル層により、セル内の配線禁止領域
を避けて実現していたため、設定できるフィードスルー
が少なく、フィードスルー配線を行うために多くのフィ
ードスルーセルの挿入が必要であった。本発明の配線方
法では、セル上を通過する第4メタル層の配線が可能な
ので、セル内に第4メタル層を用いて通過可能なフィー
ドスルーは十分な本数が設定可能となり、フィードスル
ーセルの挿入が不要となる。セル列の長さをL,フィー
ドスルーセルの横幅をf,従来の配線法で1つのセル列
に挿入されるフィードスルーセル数をnとすれば、従来
の配線法ではn・fだけセル列の長さが増加し、全体の
サイズが増加する。今、L=100,f=1,n=10
とすれば、本発明の配線法ではセル列の長さは100だ
が、従来の配線法では110となる。本発明の配線法で
は従来の配線法に比べ10%もセル列の長さを短縮でき
る。
【0047】次に、実施例3について説明する。上述し
たセル構造において、第1メタル層のセル中央端子には
セル外形上にポリ層の等電位端子が設定されている。
【0048】配線処理の前処理において、第1メタル層
のセル中央端子ではなく、セル外形上のポリ端子を結線
すべき端子であると設定しておく。こうすることによ
り、第1メタル層のセル中央端子上を第2メタル層の配
線が通過可能となる。従来のセル構造では、たとえ等電
位のポリ層端子を配線する対象に設定しても、端子層が
第2メタル層であるため、その端子位置の上を第2メタ
ル層の配線は通過不可能であった。このように、第2メ
タル層の配線を妨害することなく、ポリ層の端子を用い
た配線が可能となる。第2メタル層の配線をフィードス
ルー配線に用いるような設計を行う場合には、実施例2
で述べたようにセル列の長さの増加を抑制することがで
きる。
【0049】
【発明の効果】以上説明したように、本発明は、セルの
端子をセル中央に設定することによってセル上を通過配
線可能な領域にすることができる。そして、セル上の領
域をチャネル配線領域と併合し一括して配線処理するこ
とにより、マクロのサイズを約11%以上削減すること
が可能である。更に、セル外形上に第1メタル層のセル
中央端子と等電位のポリ層の端子を設けることにより、
セル上を通過できる第2メタル層のフィードスルー数が
減少することがなくなる。同様に、第4メタル層の配線
をセル上を通過させることが可能なので、必要となるフ
ィードスルーセルの数を減少させることができ、セル列
の長さを約10%以上削減できる。このように、本発明
の配線法により、高密度なレイアウト設計が実現でき
る。
【図面の簡単な説明】
【図1】本発明の一実施例のセルの構造図である。
【図2】従来の処理を表すフロー図である。
【図3】従来のセルの構造図である。
【図4】従来のチャネル配線法が対象としていたチャネ
ル配線領域の構造図である。
【図5】チャネル配線領域の例の構造図である。
【図6】図5のチャネル配線領域の例に対する従来の配
線法による配線結果のレイアウト図である。
【図7】本発明の一実施例の処理を表すフロー図であ
る。
【図8】本発明の一実施例の拡張チャネル領域の構造図
である。
【図9】本発明の一実施例の処理フローにおける引き出
し処理の説明図であり、(a)は引き出し方向の選択の
説明図、(b)はセル上トラックの説明図である。
【図10】図5のチャネル配線領域の例に対応する拡張
チャネル配線領域に対する本発明の配線法による配線結
果のレイアウト図である。
【図11】本発明の実施例2の処理を表すフロー図であ
る。
【符号の説明】
1 セル 2a〜2c 端子 3 4セル列 4 チャネル配線領域 5 スルーホール 6 第2メタル層の配線禁止領域 S1〜S8,S11〜S17,S21〜S28 ステ
ップ

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】 複数の矩形セルからセル列が構成され、
    複数の前記セル列がチャネル領域を挟んで配設されてい
    る集積回路の配線設計方法において、前記矩形セルを構
    成するための配線をこの矩形セル内の複数の配線層を用
    いてレイアウトし、前記複数の配線層の最下層のセル外
    形部に前記複数の矩形セルを接続するための第1の端子
    を設け、前記複数の配線層の最上層の前記チャネル領域
    に隣接しない部分に前記複数の矩形セル同士を接続する
    ための第2の端子を設け、前記複数の矩形セルを接続す
    るための配線を前記セル列内の領域であって前記第2の
    端子と前記チャネル領域との間の領域にレイアウトする
    ことを特徴とする集積回路の配線設計方法。
  2. 【請求項2】 前記矩形セルの複数の配線層の最上層の
    配線層に前記矩形セル上を通過する配線をレイアウトす
    ことを特徴とする請求項1記載の集積回路の配線設計
    方法。
JP3167218A 1991-07-08 1991-07-08 集積回路の配線設計方法 Expired - Fee Related JP3060609B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3167218A JP3060609B2 (ja) 1991-07-08 1991-07-08 集積回路の配線設計方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3167218A JP3060609B2 (ja) 1991-07-08 1991-07-08 集積回路の配線設計方法

Publications (2)

Publication Number Publication Date
JPH0513575A JPH0513575A (ja) 1993-01-22
JP3060609B2 true JP3060609B2 (ja) 2000-07-10

Family

ID=15845628

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3167218A Expired - Fee Related JP3060609B2 (ja) 1991-07-08 1991-07-08 集積回路の配線設計方法

Country Status (1)

Country Link
JP (1) JP3060609B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101598169B1 (ko) * 2014-10-21 2016-02-26 정병국 이중바닥구조를 구비하는 핸드 로스터기
KR101598125B1 (ko) * 2015-08-25 2016-03-07 진정락 다용도 로스팅용기

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS605059B2 (ja) * 1975-04-09 1985-02-08 日本電気株式会社 大規模半導体集積回路
JPH0812882B2 (ja) * 1987-08-25 1996-02-07 富士通株式会社 半導体集積回路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101598169B1 (ko) * 2014-10-21 2016-02-26 정병국 이중바닥구조를 구비하는 핸드 로스터기
KR101598125B1 (ko) * 2015-08-25 2016-03-07 진정락 다용도 로스팅용기

Also Published As

Publication number Publication date
JPH0513575A (ja) 1993-01-22

Similar Documents

Publication Publication Date Title
US6519751B2 (en) Method and apparatus for accurate crosspoint allocation in VLSI area routing
US3603771A (en) Input/output signal point assignment
US4858143A (en) Work ordering routine for use in a method of routing
JPH077427B2 (ja) ノードの相互接続方法
KR910002139B1 (ko) 반도체집적회로장치의 배선방법
Linsker An iterative-improvement penalty-function-driven wire routing system
US4713773A (en) Method for distributing wire load in a multilayer package and the resulting product
US4975854A (en) Method of improving a placement in layout design
JP3060609B2 (ja) 集積回路の配線設計方法
JP2938955B2 (ja) 半導体集積装置の配線方法
US6532580B1 (en) In-place method for inserting repeater buffers in an integrated circuit
US5475611A (en) Circuit structure, semiconductor integrated circuit and path routing method and apparatus therefor
US6505336B1 (en) Channel router with buffer insertion
US6760896B2 (en) Process layout of buffer modules in integrated circuits
JP2656344B2 (ja) 自動配線方法
JP2833453B2 (ja) 半導体装置のチャネル配線方法
JPH05343653A (ja) 半導体集積回路装置及びその配線方法
JPS62139342A (ja) Lsi設計方法
JP3061172B2 (ja) 半導体集積装置
JPH05343519A (ja) 半導体装置の配線方法
Marek-Sadowska et al. The crossing distribution problem
JP2773719B2 (ja) 半導体装置のレイアウト設計方法及びその装置
JPH06209043A (ja) ディジタルlsi設計における自動配置方法およびその装置
JPS62274744A (ja) 配置改良方式
JPH0887542A (ja) Lsi配線方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19980901

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000328

LAPS Cancellation because of no payment of annual fees