JP2773719B2 - 半導体装置のレイアウト設計方法及びその装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置のレイ
アウト設計方法及びその装置に関する。

【０００２】

【従来の技術】トランジスタ、抵抗、キャパシタ等の回
路素子レベルのレイアウト設計を行う際に、従来、以下
に説明する２つの方式、すなわちグリッドフリー方式と
グリッドベース方式のどちらか一方が用いられている。

【０００３】第１のグリッドフリー方式とは、各回路素
子を構成する図形間の最小離反距離基準（例えば、拡散
層とポリシリコン層間、第１メタル層同士間の最小距離
についての基準）に基づいて、全基準を満たし、かつレ
イアウト面積が最小もしくは最小に近くなるように配置
及び配線処理を行う方式である。

【０００４】グリッドフリー方式による配置及び配線処
理では、各図形間に関する設計基準を細かく正確に見る
必要がある。例えば、一般にポリシリコン層間の最小離
反距離と第１メタル層間の最小離反距離とは異なるた
め、それらを個々に考慮して、例えばポリシリコン層同
士であれば１．２ミクロン空け、第１メタル層同士であ
れば１．５ミクロン空ける等を逐一考慮して、配置及び
配線処理を行う必要がある。

【０００５】図７は、従来のグリッドフリー方式による
レイアウト設計の処理の流れを説明するための概略フロ
ー図である。また、図８は、従来のグリッドフリー方式
によるレイアウト設計例を説明するための図である。

【０００６】以下、図７及び図８を参照して、グリッド
フリー方式に従ってＣＭＯＳ構造の２入力ＮＡＮＤゲー
トのレイアウト設計を行う場合を例にとって説明する。
なお、説明を簡略化するため、図８に示したレイアウト
設計例では、上下に伸びる電源配線を途中で切断し、電
源バスを省略している。

【０００７】図７に示すように、グリッドフリー方式に
よるレイアウト設計では、グリッドフリー方式に従って
端子を配置するグリッドフリー配置処理を行った後（ス
テップ７０１）、グリッドフリー方式に従って配置され
た端子間を結線するグリッドフリー配線処理を行う（ス
テップ７０２）。

【０００８】図８（ａ）、（ｂ）は、それぞれグリッド
フリー配置処理（ステップ７０１）、グリッドフリー配
線処理（ステップ７０２）を行った結果を示す図であ
る。

【０００９】図８（ａ）に示すように、Ｐ側の拡散層端
子１０には全て拡散コンタクトが必要であるため、それ
らを配置できるだけの間隔を空けて端子を配置する必要
があるが、Ｎ側の中央の拡散層端子には拡散コンタクト
が必要でないため、この部分はポリシリコン層間隔だけ
を見てそれを満たす間隔まで詰めて配置することができ
る。

【００１０】このように設計基準に基づいて端子位置を
決めた後は、その端子位置を確定し、各端子間の接続関
係と設計基準とに基づいて配線処理を行い、図８（ｂ）
に示すような最終的なレイアウト結果を得る。

【００１１】第２のグリッドベース方式とは、端子が予
め決められたレイアウト格子上に乗るようにして配置及
び配線処理を行う方式である。なお、レイアウト格子
は、端子の層毎に別々に設定することもできる。

【００１２】グリッドベース方式による配置及び配線処
理では、レイアウト格子が最小離反距離基準を満たすよ
うに十分余裕を持って決められているため、細かな設計
基準を逐一考慮しなくとも、端子がレイアウト格子上に
乗ってさえいれば設計基準違反が起きることはない。な
お、集積度を向上させるために、配線処理後にレイアウ
ト圧縮処理を施す場合もある。

【００１３】図９は、従来のグリッドベース方式による
レイアウト設計の処理の流れを説明するための概略フロ
ー図である。また、図１０は、従来のグリッドベース方
式によるレイアウト設計例を説明するための図である。

【００１４】以下、図９及び図１０を参照して、グリッ
ドベース方式によるレイアウト設計を説明する。なお、
説明を簡略化するため、図１０に示したレイアウト設計
例では、上下に伸びる電源配線を途中で切断し、電源バ
スを省略している。

【００１５】図９に示すように、グリッドベース方式に
よるレイアウト設計では、グリッドベース方式に従って
端子を配置するグリッドベース配置処理を行った後（ス
テップ９０１）、グリッドベース方式に従って配置され
た端子間を結線するグリッドベース配線処理を行う（ス
テップ９０２）。

【００１６】図１０（ａ）、（ｂ）は、それぞれグリッ
ドベース配置処理（ステップ９０１）及びグリッドベー
ス配線処理（ステップ９０２）を行った結果を示す図で
ある。

【００１７】図１０（ａ）に示すように、グリッドベー
ス方式に従った配置処理では、トランジスタの拡散層端
子１０及びポリシリコン層端子１１を置くべきレイアウ
ト格子（拡散層端子格子２０及びポリシリコン層端子格
子２１）が予め決められているため、拡散コンタクトの
有無に拘らず拡散層端子１０は必ず拡散層端子格子２０
上に配置される。

【００１８】このようにして配置された端子位置と各端
子間の接続関係とに基づいて配線処理を行うが、図１０
（ｂ）に示すように、配線処理中もレイアウト格子を考
慮し、配線及びコンタクトが全て予め決められた配線格
子上に乗るようにして配線するのが一般的である。

【００１９】図１０（ｃ）に示すように、配線処理後に
レイアウト圧縮処理を行う際には、図形の相対位置関係
を保ったまま図形間の間隔が最小離反距離基準より大き
くなっている部分を詰めていく。

【００２０】

【発明が解決しようとする課題】しかしながら、前記従
来のグリッドフリー方式では、グリッドベース方式に比
べてレイアウト面積を小さくすることができるという利
点はあるが、各素子を構成する図形間の最小離反距離基
準を細かく正確に見る必要があるため、レイアウト作業
に時間がかかるという問題がある。例えば、ある２つの
図形が共にポリシリコン層である場合と、一方がポリシ
リコン層で他方が拡散層である場合と、では最小離反距
離基準が異なり、実際の設計基準では数十にも及ぶ最小
離反距離基準をもれなく全て正確に考慮しながらレイア
ウトを行わなければならない。

【００２１】一方、前記従来のグリッドベース方式で
は、図形単位ではなく素子単位に予めレイアウト格子を
定めておき、トランジスタ、コンタクト、配線等の各素
子がその素子用のレイアウト格子に乗ってさえいれば最
小離反距離基準が満たされるようになっているため、グ
リッドフリー方式に比べてレイアウト作業を容易に行う
ことができるという利点がある。しかし、レイアウト格
子の間隔は最小離反距離基準を満たす限界値よりも大き
な間隔になるため、グリッドフリー方式に比べてレイア
ウト面積が大きくなるという問題がある。

【００２２】すなわち、前記従来の２つの方式は、集積
度と処理時間とに関してトレードオフの関係にある。一
般に、グリッドフリー方式では、設計基準を細かく評価
しながら配置及び配線処理を行うため、特に回路規模が
大きくなるとグリッドベース方式よりも集積度の高いレ
イアウト結果が得られるが、その反面、回路規模の増大
に伴って処理時間が飛躍的に増大する。一方、グリッド
ベース方式では、レイアウト格子を用いて配置及び配線
処理を行うため、回路規模が大きくなっても処理時間が
増大しないが、その反面、回路規模の増大に伴って集積
度の高いレイアウト結果が得られなくなる。

【００２３】なお、従来の配置及び配線処理では、グリ
ッドフリー方式に従って配置処理を行った場合には、各
端子がレイアウト格子上に乗らなくなることから専用の
グリッドフリー方式に従った配線処理を行い、一方、グ
リッドベース方式に従って配置処理を行った場合には、
各端子がレイアウト格子上に乗っていることからグリッ
ドベース方式に従った高速な配線処理を行うようにする
のが一般的であり、配置及び配線処理の組み合わせは前
記従来の２つの方式に限定されている。

【００２４】また、前記従来の２つの方式では、以下の
ような最適でないレイアウト結果を招く場合もある。以
下、具体例に即して説明する。

【００２５】まず、グリッドフリー方式が問題となる場
合について説明する。

【００２６】図８に示すように、Ｐ側端子列とＮ側端子
列との間隔が狭く設定されている場合には、グリッドフ
リー方式に従って端子間隔を設計基準を満たすような最
小値に決めて端子を配置してしまうと、例えば、端子４
１と端子４２との間の第１メタル層配線４６について、
第１メタル層配線４６と拡散コンタクト４３との間の設
計基準違反が発生し、かつそれを回避できない場合、す
なわち第１メタル層配線４６の折り曲げ位置を変え拡散
コンタクト４４の近傍で折り曲げようとしてもこれら２
つの間の設計基準によってそれが不可能な場合が起こり
得る。

【００２７】設計基準違反を回避できない場合には人手
による修正を余儀なくされ、修正のための工数が膨大に
なる。また、設計基準違反を回避するために、例えば拡
散コンタクト４３を図上で左方向に移動させることも考
えられるが、結果として拡散層領域４５の面積が増大
し、レイアウト全体の面積は変わらないものの回路の遅
延量が増大するという結果を招く。

【００２８】このような細かな設計基準上の問題を解決
するためには、配置処理の時点で端子に接続される配線
の層や経路を正確に予想する必要があるが、グリッドフ
リー方式ではその原理上、端子位置のばらつきが大きい
ため、正確な予想を行うことが非常に困難で、事実上不
可能といえる。

【００２９】次に、グリッドベース方式が問題となる場
合について説明する。

【００３０】図１０に示すように、グリッドベース配置
処理を行うと、端子がレイアウト格子上に乗るためにＮ
側の中央部の拡散層領域が広がり、配線処理時にその部
分を第１メタル層配線５１が通ってしまうことがある。
このような配線があると、配線処理後にレイアウト圧縮
を施しても拡散層領域の面積を小さくすることができ
ず、前記グリッドフリー方式が問題となる場合と同様
に、遅延量を増大させる結果を招いてしまう。

【００３１】このことは、配置処理がレイアウト格子を
基準として行われ、配線処理時の端子間隔が、正確な
値、すなわちレイアウト圧縮処理後の最終レイアウトに
おける端子間隔から逸脱してしまうことに起因して発生
するが、正確な端子位置に基づいて配置及び配線処理を
行うとグリッドフリー方式となってしまい、図８を用い
て例示した場合と同種類の問題が発生することになる。

【００３２】なお、以上説明した従来の２つの方式の問
題点を解決するために、例えば以下のような方法も提案
されている。

【００３３】一つの方法は、特開昭６０−１０６１４５
号公報（以下「第１の公報」という）に記載されている
グリットフリー方式による配線方法である。この方法
は、配置方式がグリッドフリー方式、グリッドベース方
式のいずれであっても適用可能であるが、適用範囲がチ
ャネル配線に限定されるだけでなく、次に述べるような
欠点を持つため、高集積度かつ遅延量最小化を目的とす
るセル内のレイアウト作成においては有効な解を得るこ
とができない。

【００３４】前記第１の公報に記載された配線方法の第
１の欠点は、グリッドフリー方式に従って配置処理を行
った場合に、配線処理及びそれ以降の処理において端子
位置が固定となるため、図８を用いて例示した場合と同
様に配置処理時の端子位置の悪さが最終解に影響を与
え、配線処理では如何ともし難く解決はできないことで
ある。

【００３５】また、第２の欠点は、グリッドベース方式
に従って配置処理を行った場合に、必然的にレイアウト
圧縮処理を伴うが、配線処理の時点で高密度な配線をし
てしまうと、レイアウト圧縮処理時にトランジスタ素子
等の配線図形以外の部分が圧縮できなくなる可能性が高
いということである。前記第１の公報に記載された配線
方法では、レイアウト圧縮処理が後続することを念頭に
おいていない。

【００３６】もう一つの方法は、特開昭６３−１８１３
４９号公報（以下「第２の公報」という）に記載されて
いるように、配置処理と配線処理との間でレイアウト圧
縮処理を施し、近接させて配置させたいセルを不必要に
離してしまうことがないような最終レイアウトを得られ
るようにするものである。この方法は、配置処理の結果
に不必要な空き領域があると、配線処理時にその部分を
配線が通過してしまい、配置処理時には空き領域であっ
たにも拘らず、配置処理後のレイアウト圧縮処理時に圧
縮できなくなるという欠点を解消しようとしたものであ
る。

【００３７】しかしながら、この方法では、配線処理前
のレイアウト圧縮処理により配置が固定され、配線処理
はその固定された配置の下で行われなければならないと
いう欠点がある。すなわち、配線領域が固定であるため
に、全ての結線要求を実現できる保証がなく、未配線と
して残ってしまう可能性がある。１００％の配線率を達
成するためには、配置を固定する時点で配線領域の大き
さを正確かつ最小限に見積る必要があるが、前記第２の
公報にはそのような方法は記載されていない。

【００３８】以上説明してきたように、従来のグリッド
フリー方式あるいはグリッドベース方式のみに基づいた
レイアウト設計方法では、集積度、処理時間、最終レイ
アウトの最適性という観点から見ると必ずしも最良とは
言えず、また現在までに提案されてきた方法でもこれら
の従来のグリッドフリー方式あるいはグリッドベース方
式の問題点を完全に解決することはできない。

【００３９】従って、本発明は、前記問題点に鑑みてな
されたものであり、グリッドフリー方式を用いた場合に
生じる配置位置決定の困難さ、及びグリッドベース方式
のみを用いた場合に生じる通過配線可否決定の困難さを
共に解決し、高集積度かつ遅延量が小さいレイアウトを
作成することができる半導体装置のレイアウト設計方法
及びその装置を提供することを目的とする。

【００４０】

【課題を解決するための手段】前記目的を達成するた
め、本発明は、回路内の素子に対して該素子を構成する
各図形間の最小離反距離基準に基づいてグリッドフリー
配置処理を行い、該グリッドフリー配置処理で求められ
た配置に対して各端子を所定間隔の格子上に乗せ換える
グリッドベース変換処理を行うと共に、前記グリットフ
リー配置処理で求められた配置位置から前記グリッドベ
ース変換処理後の配線処理時の制約を抽出し、該抽出さ
れた配線処理時の制約に基づいて配線及びコンタクトを
所定の格子上に置いてグリッドベース配線処理を行った
後、該グリッドベース配線処理で求められたレイアウト
を各図形間の最小離反距離基準に基づいて圧縮するよう
にしたことを特徴とする半導体装置のレイアウト設計方
法を提供する。

【００４１】また、本発明は、回路内の素子を、該素子
を構成する各図形間の最小離反距離基準に基づいて配置
するグリッドフリー配置手段と、該グリッドフリー配置
手段が求めた配置に対して各端子を所定間隔の格子上に
乗せ換えるグリッドベース変換手段と、前記グリットフ
リー配置手段が求めた配置位置から前記グリッドベース
変換手段による変換後の配線時の制約を抽出する配線制
約抽出手段と、該配線制約抽出手段が抽出した前記配線
時の制約に基づいて配線及びコンタクトを所定の格子上
に置いて配線するグリッドベース配線手段と、該グリッ
ドベース配線手段が求めたレイアウトを各図形間の最小
離反距離基準に基づいて圧縮するレイアウト圧縮手段
と、を含むことを特徴とする半導体装置のレイアウト設
計装置を提供する。

【００４２】

【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して詳細に説明する。

【００４３】

【実施形態１】図１は、本発明の一実施形態に係る半導
体装置のレイアウト設計方法及びその装置を説明するた
めのブロック図である。

【００４４】図１を参照すると、本実施形態に係る半導
体装置のレイアウト設計装置は、グリッドフリー配置手
段１と、グリッドベース変換手段２と、端子配列記憶手
段３と、配線制約抽出手段４と、配線禁止情報記憶手段
５と、グリッドベース配線手段６と、レイアウト圧縮手
段７と、を主要な構成として含む。

【００４５】これらの構成を含む本実施形態に係る半導
体装置のレイアウト設計装置を用いてレイアウト設計を
行う際には、まず、グリッドフリー配置手段１がグリッ
ドフリー方式に従って正確な端子の配置位置（以下「端
子位置」という）を求めた後、グリッドベース変換手段
２が求めた端子位置をグリッドベースモデルに変換する
と共に、配線制約抽出手段４がグリッドベースモデルに
変換する前の端子位置から配線処理時における制約条件
を抽出する。なお、求められた端子位置、抽出された制
約条件はそれぞれ端子配列記憶手段３、配線禁止情報記
憶手段５に格納される。

【００４６】そして、抽出された制約条件の下で、グリ
ッドベース配線手段６がグリッドベース方式に従った配
線処理を行い、最終的に、レイアウト圧縮手段７がレイ
アウト圧縮処理を行う。

【００４７】以下、本実施形態に係る半導体装置のレイ
アウト設計装置の各構成についてさらに詳細に説明す
る。

【００４８】グリッドフリー配置手段１は、従来のグリ
ッドフリー方式に従った配置処理を行うものであり、各
端子の正確な位置（座標）は、例えばグリッドベース変
換手段による変換の際に端子配列記憶手段３に格納され
る。

【００４９】グリットベース変換手段２は、グリッドフ
リー配置手段１が求めた配置結果中の端子を全て予め定
められたレイアウト格子（「端子格子」ともいう）上に
乗せ換える処理を行うものである。

【００５０】端子配列記憶手段３は、グリッドフリー配
置手段１が求めた正確な端子位置を格納するものであ
る。

【００５１】配線制約抽出手段４は、グリッドフリー配
置手段１が求めた正確な端子位置と、グリッドベース変
換手段２が求めた端子位置と、を比較して、後続する配
線処理時の制約条件を以下のようにして生成するもので
ある。

【００５２】すなわち、正確な端子位置の下で、隣接す
る２つの端子間を配線が通過できるか否かを判断し、通
過できない端子間の領域を配線禁止領域として登録し、
グリッドベース配線手段６に引き渡す。なお、配線制約
抽出手段４が抽出するこのような制約条件を以下「配線
禁止制約」ということにする。

【００５３】ここで、端子間を配線が通過できるか否か
は、端子間の座標値の差（相対値）で判定され、絶対値
自体には関与しないため、端子位置の微妙なズレには影
響されない。

【００５４】配線禁止情報記憶手段５は、配線制約抽出
手段４が抽出した配線禁止制約を格納するものである。

【００５５】グリッドベース配線手段６は、グリッドベ
ース変換手段２が求めた端子位置（全て端子格子上に乗
っている）と端子間の接続関係とに基づいて配線処理を
行うものである。配線処理は、グリッドベース方式に従
って行われ、かつ配線制約抽出手段４が抽出した配線禁
止制約を満足するような配線を行う。なお、従来から、
配線処理においては配線禁止領域を扱えるのが普通であ
るから、このような従来の手法を用いて配線禁止制約を
満たした配線処理を容易に行うことができる。

【００５６】レイアウト圧縮手段７は、グリッドベース
配線手段６が求めた配線結果に対して、各図形間の最小
離反距離基準を考慮してレイアウト圧縮を行うものであ
る。レイアウト圧縮の方法としては従来の各種の手法を
使用することができる（例えば、文献（山田博編、『Ｖ
ＬＳＩコンピュータのＣＡＤ』、産業図書、１１２〜１
１７頁）参照）。一例としては、各図形を左にあるもの
から順に走査し、可能な限り左詰めにして置いていけ
ば、Ｘ方向に関して最小のレイアウトを得ることができ
る。なお、レイアウト圧縮手段７における圧縮処理で
は、配線制約抽出手段４が抽出した配線禁止制約を守る
必要はない。

【００５７】端子の最終位置は、レイアウト圧縮手段７
を用いてレイアウト全体を見て決定されるため、図８に
示したような配置処理での端子位置の確定による問題は
発生しない。さらに、図１０に示したような端子をレイ
アウト端子に乗せる際の端子間隔増大に起因する配線通
過も配線禁止制約を付加することによって抑えることが
できる。なお、レイアウト圧縮手段７は図形の相対位置
関係を変化させないため、配線経路が変わることはな
い。

【００５８】図２は、本発明の一実施形態に係る半導体
装置のレイアウト設計装置を用いて行われるレイアウト
設計例を説明するための図である。

【００５９】以下、図１及び図２を参照して、本実施形
態に係る半導体装置のレイアウト設計装置を用いてＣＭ
ＯＳ構造の２入力ＮＡＮＤゲートのレイアウト設計を行
う場合の処理を説明する。なお、説明を簡略化するた
め、図８に示したレイアウト設計例では、上下に伸びる
電源配線を途中で切断し、電源バスを省略している。ま
た、以下の説明では、Ｘ方向を例にとって説明するが、
Ｙ方向についても同様の処理を行うことができる。

【００６０】図２（ａ）に示すように、まず、グリッド
フリー配置手段１が、従来のグリッドフリー方式に従っ
た配置処理を行って拡散層端子１０、ポリシリコン層端
子１１等の端子位置を決定する。

【００６１】次に、図２（ｂ）に示すように、グリット
ベース変換手段２が、グリッドフリー配置手段１が求め
た配置結果中の端子をその相対位置関係を崩すことなく
予め定められた端子格子上に乗せ換えると共に、配線制
約抽出手段４が、グリッドベースモデルに変換する前の
端子位置から配線処理時における配線禁止制約を抽出す
る。

【００６２】図３は、グリッドベース変換手段２におけ
る処理の具体的な内容を説明するためのフローチャート
である。

【００６３】図２及び図３を参照すると、グリッドベー
ス変換手段２は、まず、端子のＸ座標が昇順になるよう
に端子をソートし、その結果を端子配列Ｔに格納してお
く（ステップ３０１）。

【００６４】続いて、端子配列ＴからＸ座標が最小であ
る１つの端子ｔを選択し（ステップ３０２）、その端子
ｔのＸ座標を変数Ｘに退避しておく（ステップ３０
３）。

【００６５】その後、端子ｔよりも右側にあり、かつ端
子ｔに最も近い端子格子に乗せ変える処理を行う。この
処理の結果求められた端子格子のＸ座標をＸ（ｔ）とす
る（ステップ３０４）。

【００６６】そして、端子格子のＸ座標（Ｘ（ｔ））か
ら端子ｔの乗せ変え前のＸ座標（ステップ３０３で退避
しておいたＸ）を減算し、その結果を変数ｘに退避して
おく（ステップ３０５）。

【００６７】ステップ３０５の処理が終了した後、端子
配列Ｔから現在の処理の対象となっている端子ｔを削除
し（ステップ３０６）、さらに端子配列Ｔ中にある各端
子に対してそのＸ座標をｘだけ増加させる（ステップ３
０７）。

【００６８】その後、端子配列Ｔに端子が残っているか
否かを判断し、端子配列Ｔ中の端子が空になるまで（ス
テップ３０８でＹｅｓの間）、ステップ３０２からステ
ップ３０７までの処理を繰り返し、端子配列Ｔ中の端子
が空になった場合（ステップ３０８でＮｏの場合）に、
グリッドベース変換手段２の処理を終了する。

【００６９】図４は、配線制約抽出手段４における処理
の具体的な内容を説明するためのフローチャートであ
る。

【００７０】図２及び図４を参照すると、配線制約抽出
手段４は、まず、変数Ｓを“１”とした後（ステップ４
０１）、Ｓが“１”の場合にはＰ側のポリシリコン端子
を集め、Ｓが“２”の場合にはＮ側のポリシリコン端子
を集める処理を行う（ステップ４０２）。

【００７１】その後、集められたポリシリコン端子をそ
の端子のＸ座標でソートし、ソート結果をｔ（１）、ｔ
（２）、…、ｔ（ｎ）とする（ステップ４０３）。ここ
で、ｔ（ｉ）は、グリッドフリー方式に従った配置処理
後の座標である。

【００７２】そして、カウンタｉを“２”とし（ステッ
プ４０４）、端子ｔ（ｉ−１）と端子ｔ（ｉ）との間を
配線が通過できるか否かを判断する（ステップ４０
５）。

【００７３】ここで、端子ｔ（ｉ−１）と端子ｔ（ｉ）
との間を配線が通過できないと判断された場合（ステッ
プ４０５でＮｏの場合）には、端子ｔ（ｉ−１）と端子
ｔ（ｉ）との間を配線禁止領域として登録する（ステッ
プ４０６）。なお、端子ｔ（ｉ−１）と端子ｔ（ｉ）と
の間を配線が通過できると判断された場合（ステップ４
０５でＹｅｓの場合）には、ステップ４０６の処理を行
うことなくステップ４０７の処理に進む。

【００７４】ステップ４０７では、カウンタｉを１だけ
増加させ、カウンタｉの値がｎを越えるまで（ステップ
４０８でＹｅｓの間）、ステップ４０５からステップ４
０７までの処理を繰り返す。

【００７５】一方、ステップ４０８でカウンタｉの値が
ｎを越えたと判断された場合（ステップ４０８でＮｏの
場合）には、変数Ｓを１だけ増加し（ステップ４０
９）、変数Ｓが“２”を越えていないこと（ステップ４
１０でＹｅｓであること）を確認して、ステップ４０２
の処理に戻る。すなわち、Ｐ側のポリシリコン端子につ
いて配線禁止制約の抽出を行った後（Ｓ＝“１”）、Ｎ
側のポリシリコン端子について配線禁止制約の抽出を行
う（Ｓ＝“２”）。

【００７６】以上のようにして処理を進め、Ｓの値が
“２”を越えた場合（ステップ４１０でＮｏの場合）
に、配線制約抽出手段４の処理を終了する。

【００７７】その後、図２（ｃ）に示すように、配線制
約抽出手段４が抽出した配線禁止制約に基づいてグリッ
ドベース配線手段６がグリッドベース方式に従った配線
処理を行う。

【００７８】そして、図２（ｄ）に示すように、レイア
ウト圧縮手段７がレイアウト圧縮処理を行って最終的な
レイアウト結果を得る。

【００７９】

【実施形態２】次に、本発明の別の実施形態に係る半導
体装置のレイアウト設計方法及びその装置を説明する。

【００８０】本実施形態に係る半導体装置のレイアウト
設計方法及びその装置の構成並びに処理の流れは、基本
的に前記第１の実施形態の場合と同様であるが、前記第
１の実施形態における配線制約抽出手段４が配線禁止制
約を抽出するのに代えて、本実施形態における配線制約
抽出手段４では、隣接する端子間においてコンタクトが
水平（横）方向に隣接配置できない場合に、隣接する端
子のそれぞれに接続する水平（横）方向配線をコンタク
トが縦方向に隣接配置できるような距離以上確保するた
めの制約（以下「配線離反制約」という）を抽出するよ
うにする。

【００８１】図５は、本発明の別の実施形態に係る半導
体装置のレイアウト設計方法及びその装置が扱う配線離
反制約を説明するための図である。

【００８２】図５（ａ）を参照すると、拡散コンタクト
３０、３１の位置関係が示すように、隣接する端子（ｔ
（ｉ−１）、ｔ（ｉ））間の間隔が、正確な端子位置の
下ではコンタクトが横方向に隣接して配置できない場合
には、その隣接する端子ｔ（ｉ−１）に接続する水平方
向配線と端子ｔ（ｉ）に接続する水平方向配線との間隔
を、図５（ｂ）に示すように、コンタクトが縦方向に隣
接配置できるような距離以上確保するという配線離反制
約を生成して配線処理に引き渡す。

【００８３】図６は、本発明の別の実施形態に係る半導
体装置のレイアウト設計装置の配線制約抽出手段におけ
る処理の具体的な内容を説明するためのフローチャート
である。

【００８４】図６に示すように、本実施形態に係る半導
体装置のレイアウト設計装置の配線制約抽出手段４は、
図４に示した配線禁止制約を抽出する処理と基本的に同
様の処理に従うが、図４に示したフローチャート中のス
テップ４０５及びステップ４０６の配線制約の付加に関
する処理に変更が加えられている。なお、以下の説明で
は、前記第１の実施形態の場合と同様にＸ方向を例にと
って説明するが、Ｙ方向についても同様の処理を行うこ
とができる。

【００８５】図６を参照すると、本実施形態に係る半導
体装置のレイアウト設計装置の配線制約抽出手段４は、
まず、変数Ｓを“１”とした後（ステップ６０１）、Ｓ
が“１”の場合にはＰ側のポリシリコン端子を集め、Ｓ
が“２”の場合にはＮ側のポリシリコン端子を集める処
理を行う（ステップ６０２）。

【００８６】その後、集められたポリシリコン端子をそ
の端子のＸ座標でソートし、ソート結果をｔ（１）、ｔ
（２）、…、ｔ（ｎ）とする（ステップ６０３）。ここ
で、ｔ（ｉ）は、グリッドフリー方式に従った配置処理
後の座標である。

【００８７】そして、カウンタｉを“２”とし（ステッ
プ６０４）、端子ｔ（ｉ−１）と端子ｔ（ｉ）との間が
コンタクト間の最初距離基準以上であるか否かを判断す
る（ステップ６０５）。

【００８８】ここで、端子ｔ（ｉ−１）と端子ｔ（ｉ）
との間がコンタクト間の最初距離基準よりも小さい場合
（ステップ６０５でＮｏの場合）には、端子ｔ（ｉ−
１）に接続する横方向配線と、端子ｔ（ｉ）に接続する
横方向配線と、の間の縦方向距離をコンタクト間の最小
距離基準以上にするという配線離反制約を生成して登録
する（ステップ６０６）。なお、端子ｔ（ｉ−１）と端
子ｔ（ｉ）との間がコンタクト間の最初距離基準以上で
あると判断された場合（ステップ６０５でＹｅｓの場
合）には、ステップ６０６の処理を行うことなくステッ
プ６０７の処理に進む。

【００８９】ステップ６０７では、カウンタｉを１だけ
増加させ、カウンタｉの値がｎを越えるまで（ステップ
６０８でＹｅｓの間）、ステップ６０５からステップ６
０７までの処理を繰り返す。

【００９０】一方、ステップ６０８でカウンタｉの値が
ｎを越えたと判断された場合（ステップ６０８でＮｏの
場合）には、変数Ｓを１だけ増加し（ステップ６０
９）、変数Ｓが“２”を越えていないこと（ステップ６
１０でＹｅｓであること）を確認して、ステップ６０２
の処理に戻る。すなわち、Ｐ側のポリシリコン端子につ
いて配線離反制約の抽出を行った後（Ｓ＝“１”）、Ｎ
側のポリシリコン端子について配線離反制約の抽出を行
う（Ｓ＝“２”）。

【００９１】以上のようにして処理を進め、Ｓの値が
“２”を越えた場合（ステップ６１０でＮｏの場合）
に、配線制約抽出手段４の処理を終了する。

【００９２】その後、このような配置処理後に、グリッ
ドベース配線手段６は、前記第１の実施形態のような配
線禁止制約ではなく配線離反制約を満たすような配線処
理を行う。配線離反制約も従来の手法で扱うことが可能
であり、また配線禁止制約と同様に配線離反制約も端子
位置の差にのみ依存し、絶対座標自体には影響されな
い。

【００９３】なお、前記第１の実施形態と本実施形態と
を組み合わせて配線禁止制約と配線離反制約の両方を扱
うようにすることも可能であり、この場合には、どちら
か一方の制約のみを用いる場合に比べてレイアウト圧縮
率の向上が期待できる。

【００９４】以上、本発明の実施の形態をいくつか説明
してきたが、本発明はこのような実施の形態に限定され
るものではなく、本発明の原理に準ずる各種の実施の形
態を含む。

【００９５】

【発明の効果】以上説明したように、本発明の半導体装
置のレイアウト設計方法及びその装置によれば、グリッ
ドフリー方式に従って配置処理を行った後、各端子の正
確な位置を記憶し、その後グリッドベースモデルに変換
すると共に、配線処理時の制約を抽出し、その抽出され
た配線処理時の制約に基づいてグリッドベース方式に従
って配線処理を行うことにより、グリッドフリー方式の
みを用いた場合に生じる効果的な配置位置決定の困難
さ、及びグリッドベース方式のみを用いた場合に生じる
通過配線可否決定の困難さを共に解決し、高集積度で、
かつ遅延量が小さいレイアウトを作成することができ
る。

【００９６】また、本発明の半導体装置のレイアウト設
計方法及びその装置によれば、グリッドベース変換処理
及び配線制約抽出処理に要する時間はきわめて小さく、
また配置処理ではグリッドフリー方式、配線処理ではグ
リッドベース方式をそれぞれ採用するため、全体として
の処理時間は最悪でも従来法と同じ程度に抑えることが
できる。

【図面の簡単な説明】

【図１】本発明の一実施形態に係る半導体装置のレイア
ウト設計方法及びその装置を説明するためのブロック図
である。

【図２】本発明の一実施形態に係る半導体装置のレイア
ウト設計装置を用いて行われるレイアウト設計例を説明
するための図である。

【図３】図１に示したグリッドベース変換手段２におけ
る処理の具体的な内容を説明するためのフローチャート
である。

【図４】図１に示した配線制約抽出手段４における処理
の具体的な内容を説明するためのフローチャートであ
る。

【図５】本発明の別の実施形態に係る半導体装置のレイ
アウト設計方法及びその装置が扱う配線離反制約を説明
するための図である。

【図６】本発明の別の実施形態に係る半導体装置のレイ
アウト設計装置の配線制約抽出手段における処理の具体
的な内容を説明するためのフローチャートである。

【図７】従来のグリッドフリー方式によるレイアウト設
計の処理の流れを説明するための概略フロー図である。

【図８】従来のグリッドフリー方式によるレイアウト設
計例を説明するための図である。

【図９】従来のグリッドベース方式によるレイアウト設
計の処理の流れを説明するための概略フロー図である。

【図１０】従来のグリッドベース方式によるレイアウト
設計例を説明するための図である。

【符号の説明】

１ グリッドフリー配置手段 ２ グリッドベース変換手段 ３ 端子配列記憶手段 ４ 配線制約抽出手段 ５ 配線禁止情報記憶手段 ６ グリッドベース配線手段 ７ レイアウト圧縮手段 １０ 拡散層端子 １１ ポリシリコン層端子 １２ 第１メタル層配線 １３ 拡散コンタクト １４ 拡散層領域 １５ ポリシリコン層配線 ２０ 拡散層端子格子 ２１ ポリシリコン層端子格子 ３０、３１ 拡散コンタクト ４１、４２ 端子 ４３、４４ 拡散コンタクト ４５ 拡散層領域 ４６ 第１メタル層配線 ５１ 第１メタル層配線

Claims (7)

(57)【特許請求の範囲】
1. 【請求項１】回路内の素子に対して該素子を構成する各
   図形間の最小離反距離基準に基づいてグリッドフリー配
   置処理を行い、 該グリッドフリー配置処理で求められた配置に対して各
   端子を所定間隔の格子上に乗せ換えるグリッドベース変
   換処理を行うと共に、前記グリットフリー配置処理で求
   められた配置位置から前記グリッドベース変換処理後の
   配線処理時の制約を抽出し、 該抽出された配線処理時の制約に基づいて配線及びコン
   タクトを所定の格子上に置いてグリッドベース配線処理
   を行った後、 該グリッドベース配線処理で求められたレイアウトを各
   図形間の最小離反距離基準に基づいて圧縮するようにし
   たことを特徴とする半導体装置のレイアウト設計方法。
2. 【請求項２】前記配線処理時の制約が、配線が通過でき
   ない隣接する端子間の配線禁止領域についての制約であ
   ることを特徴とする請求項１記載の半導体装置のレイア
   ウト設計方法。
3. 【請求項３】前記配線処理時の制約が、隣接する端子間
   においてコンタクトが所定の横方向に隣接配置できない
   場合に、前記隣接する端子のそれぞれに接続する横方向
   配線の間隔をコンタクトが所定の縦方向に隣接配置でき
   る距離以上確保するための制約であることを特徴とする
   請求項１記載の半導体装置のレイアウト設計方法。
4. 【請求項４】回路内の素子を、該素子を構成する各図形
   間の最小離反距離基準に基づいて配置するグリッドフリ
   ー配置手段と、 該グリッドフリー配置手段が求めた配置に対して各端子
   を所定間隔の格子上に乗せ換えるグリッドベース変換手
   段と、 前記グリットフリー配置手段が求めた配置位置から前記
   グリッドベース変換手段による変換後の配線時の制約を
   抽出する配線制約抽出手段と、 該配線制約抽出手段が抽出した前記配線時の制約に基づ
   いて配線及びコンタクトを所定の格子上に置いて配線す
   るグリッドベース配線手段と、 該グリッドベース配線手段が求めたレイアウトを各図形
   間の最小離反距離基準に基づいて圧縮するレイアウト圧
   縮手段と、 を含むことを特徴とする半導体装置のレイアウト設計装
   置。
5. 【請求項５】前記グリッドベース変換手段が、前記各端
   子の相対的な位置関係を保ちながら前記各端子を所定間
   隔の格子上に乗せ換えることを特徴する請求項４記載の
   半導体装置のレイアウト設計装置。
6. 【請求項６】前記配線制約抽出手段が、前記グリットフ
   リー配置手段が求めた配置位置から、配線が通過できな
   い隣接する端子間の配線禁止領域についての制約を抽出
   することを特徴とする請求項４又は５記載の半導体装置
   のレイアウト設計装置。
7. 【請求項７】前記配線制約抽出手段が、前記グリッドフ
   リー配置手段が求めた配置位置から、隣接する端子間に
   おいてコンタクトが所定の横方向に隣接配置できない場
   合に、前記隣接する端子のそれぞれに接続する横方向配
   線の間隔をコンタクトが所定の縦方向に隣接配置できる
   距離以上確保するための制約を抽出することを特徴とす
   る請求項４又は５記載の半導体装置のレイアウト設計装
   置。