JP3055702B2 - 集積回路内の高周波供給電圧の変動を抑止する能動的バイパス - Google Patents

集積回路内の高周波供給電圧の変動を抑止する能動的バイパス

Info

Publication number
JP3055702B2
JP3055702B2 JP3006346A JP634691A JP3055702B2 JP 3055702 B2 JP3055702 B2 JP 3055702B2 JP 3006346 A JP3006346 A JP 3006346A JP 634691 A JP634691 A JP 634691A JP 3055702 B2 JP3055702 B2 JP 3055702B2
Authority
JP
Japan
Prior art keywords
integrated circuit
transistor
power supply
circuit according
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP3006346A
Other languages
English (en)
Other versions
JPH04212512A (ja
Inventor
ゴドフリー メイアー ロバート
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips NV
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips NV, Koninklijke Philips Electronics NV filed Critical Koninklijke Philips NV
Publication of JPH04212512A publication Critical patent/JPH04212512A/ja
Application granted granted Critical
Publication of JP3055702B2 publication Critical patent/JP3055702B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/04—Frequency selective two-port networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/302—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in bipolar transistor amplifiers
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/613—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in parallel with the load as final control devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Networks Using Active Elements (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体集積回路（以降
“ＩＣ”という）に関し、さらに詳細には、ＩＣの内部
給電々圧の高周波変動を抑止する回路要素に関するもの
である。
【０００２】
【従来の技術】技術進歩により、ＩＣは回路動作を次第
に高度で行うことが出来るようになったので、ＩＣは、
結合線、ＩＣのパッケージリード線、動作電力を供給す
る外部給電線路のインダクタンスに対し、一層敏感にな
った。これらの寄生インダクタンスの影響は、望ましく
ない回路動作状態を防止するため、適切に制御されなけ
ればないない。
【０００３】このインダクタンスが回路の性能にどのよ
うに影響を与えるかは、代表的なデュアルインライン
（dual-in-Line) パッケージＩＣの断面図を示している
第１図により容易に理解される。このパッケージＩＣの
中央部分は、１個のほぼ平坦な単結晶シリコン半導体１
２と、これに隣接している電気的相互接続体１４とより
成る半導体ダイ１０である。半導体１２は、多くのＰ形
とＮ形との半導体（図示せず）の領域に分割されてい
る。相互接続体１４は、多くの導電体と電気絶縁体との
領域に分割されており、第１図では、内部給電線路１６
L と１６H だけが示されている。半導体１２内の各導体
領域は、接続体１４により構成された電気的接続によ
り、電気回路要素の集合体を形成している。線路（１６
L と１６H は、一般に、アルミニウムなどの金属より基
本的に構成されている）は、回路要素を動作する電力を
送る内部給電圧を伝送する。
【０００４】ダイ１０は、接続体１２の底部に沿って形
成された薄い電気絶縁層２０上の金属リードフレーム１
８に装着されている。電気絶縁パッケージ２２（一般
に、熱硬化性樹脂あるいはセラミック材で構成されてい
る）は、ダイ１０（及びリードフレーム１８）を取り囲
んで、ダイ１０を保護している。１組の導電体が、パッ
ケージ２２を通って、相互接続体１４の接合パッドに伸
長している。この導電体は、それぞれが、外部へ突出し
ている電気リード線と、このリード線とこれに対応する
接合パッドとの間に伸長している接合線とより成ってい
る。図１に示すように、接合線２４L と２４H とは、給
電線路１６L と１６H と接続した外部アクセス可能な給
電リード線２６L と２６H とにそれぞれ接続している。
【０００５】図２は、図１のＩＣの動作に影響する主な
インダクタンスを、一般的に示している回路図である。
図２の点線１０と２２は、それぞれ、図１のダイ１０と
パッケージ２２の物理的範囲を表す。リード線２６L と
２６H は、図２のピン（あるいは、端子）として表され
ている。ダイ１０の回路要素は、各線路１６L と１６ H
を流れる内部給電の高電圧ＶHHD と低電圧ＶLLD を受電
するブロック２８により表される。ＬHPは、線路２４H
と２６Hとに関連する寄生インダクタンスである（線路
１６H と１６L とに関連する寄生インダクタンスは、図
２に表されているモデルから見ると、合成された２４H
／２６H と２４L ／２６L とに関連するインダクタンス
よりはるかに小さいので、インダクタンスＬHPとＬLPの
一部と単に考えられるだけである）。
【０００６】電池３０は、リード線２６H と２６L とに
それぞれ接続している各外部給電線路３２H と３２L に
基本的に一定な、外部高電圧ＶHHE と低電圧ＶLLE とを
印加する。外部給電々圧ＶHHE とＶLLE （この差は、総
体的な電源の供給電圧である。）は、実質的に、内部給
電々圧ＶHHD とＶLLD の定常状態の値である。Ｖ
LLE は、一般に接地基準電位（０ボルト）である。ＬHE
とＬLEは、外部給電線路３２ H と３２L とにそれぞれ関
連する寄生インダクタンスである。通常、線路３２
L は、非常に高導電性の接地板であるので、ＬLEはＬHE
と比較して非常に小さい。
【０００７】ダイへの入力信号ＶIDに応答して、回路要
素２８は、ダイの出力信号ＶODを発生する。ダイ入力信
号ＶIDは、外部入力信号ＶIEを受信するリード線（ある
いは、ピン）３４I を有するパッケージ導電体へ接続し
ているダイの内部線路に送られる。ダイ出力信号Ｖ
ODは、同様に、外部出力信号ＶOEを送り出すリード線
（あるいは、ピン）３４O を有するパッケージ導電体へ
接続しているダイの内部線路に送られる。ＬIPとＬ
OPは、それぞれ、この２つのパッケージ導電体に関連す
る寄生インダクタンスである（これにダイの接続線路に
関連する小さい寄生インダクタンスが加わる）。
【０００８】
【発明が解決しようとする課題】誘導子（すなわち、イ
ンダクタンス）に誘起する電圧は、誘導子に流れる電流
の変化の速さを乗じたインダクタンスである。外部入力
信号ＶIEが、回路要素２８により外部出力信号ＶOEが変
化するように、変化すると、ＶOEの変化によって、合成
給電線路１６H ／２４H ／２６H ／３２H と１６L ／２
４L ／２６L ／３２L とを通る電流が、急激に発振状態
になることがしばしばある。インダクタンスＬHE、
ＬHP、ＬLP、ＬLEに誘起した電圧は、一般に“リンギン
グ”（ringing ）と呼ばれている高周波の過渡変動を内
部給電々圧ＶHHD とＶLLD に発生する。例えば、米国特
許No. 4,７４0,７１７参照。次に、給電線路のリンギン
グにより、外部出力信号ＶOEが望ましくない値にあるこ
ともある。
【０００９】回路要素２８が高周波増幅器を有する場
合、給電線路のリンギングが増幅器の入力線路に逆上る
と、さらに重大な問題が起る。そのように形成された望
ましくない（寄生の）フィードバック・ループが発生し
た結果、リンギングによって、増幅器は持続的に発振す
る。これは、ＩＣ全体を動作不能にする。
【００１０】従来技術において、一つの方法が電圧Ｖ
HHD とＶLLD のリンギングを減少するために採用された
が、これは、給電リード線２６H と２６L との間に外部
コンデンサを接続する方法である。この接続により、非
励振バイパスが形成され、このバイパスは、外部インダ
クタンスＬHEとＬLEとによる給電線路リンギングを基本
的に減少する。しかし、この方法では、内部インダクタ
ンスＬHPとＬLPによって発生するリンギングの部分をあ
まり減少しない。
【００１１】給電線リンギングを抑止する先行技術のさ
らに完全な方法は、内部給電線路１６H と１６L との間
にオンチップ（on-chip ）バイパス・コンデンサーを設
ける方法である。図３は、ＣBPがバイパスコンデンサで
あるこの方法を示す。高周波において、内部インダクタ
ンスＬHPとＬLPのほかに外部インダクタンスＬHEとＬ LE
から発生するＶHHD とＶLLD のリンギングを減少するよ
うに、コンデンサＣBPは、有効に線路１６H と１６L と
を短絡する。都合の悪いことに、コンデンサＣ BPは、効
果的であるためには非常に大きくなければならない。コ
ンデンサは、回路要素２８の残りを含めたすべてよりも
大きいチップ面を占めることがある。
【００１２】一般に、この事例のように、ダイの面積の
最小化が重要である場合、これは、極めて望ましくな
い。
【００１３】コンデンサＣBPを小さくすると、インダク
タンスＬHE、ＬHP、ＬLP、ＬLEによって並列共振が形成
するという重大な危険が発生する。給電線路インピーダ
ンスは、共振周波数において、非常に高く、回路発振の
可能性がさらに高くなる。
【００１４】
【課題を解決するための手段】本発明は、集積回路の電
圧給電線路に関連する内部と外部のインダクタンスによ
って起る過渡的高周波供給電圧変動を抑止するオンチッ
プ・バイパス・回路要素より成る半導体集積回路であ
る。上記の先行技術の非励振バイパスと対照的に、本発
明のバイパス回路要素は、能動的に機能する。この能動
的バイパスは、比較的小さいバイアス電流を消費し、一
般に、チップ面の極く小さい部分を占めるだけである。
【００１５】さらに詳細には、本ＩＣは、単結晶半導体
と半導体に隣接する電気接続体とより成る半導体に形成
された電気回路要素の集合体より構成されている。相互
接続体は、第１と第２の内部給電々圧を印加して、動作
電力を回路要素に送る第１と第２の内部電力供給線路と
より成っている。
【００１６】ダイの一部として形成されている能動的バ
イパスの中央に、第１給電線路に接続した第１電極、第
２給電線路に接続した第２電極、及びこれらの電極の間
を流れる電流を制御する制御電極とを有するバイパスト
ランジスタが配置されている。トランジスタの導電性
は、制御電極と第１電極との電圧の差に基本的に依存し
ている。この活性化回路は、制御電極に信号を送り、ト
ランジスタを作動する。感知コンデンサは、第２給電線
路と制御電極との間で容量的作用を行う。
【００１７】第２内部給電々圧の急激な変化が、給電線
路のインダクタンスによって起り始めると、コンデンサ
は、最初の変化の信号を制御電極へ送る。それにより、
トランジスタを流れる電流は、第２供給電圧が変化しな
いように、増加または減少する。例えば、第２供給電圧
が増加し始めると、トランジスタは、導電性が高くな
る。これによって、第２供給電圧は低下する。第１内部
供給電圧が変化し始めると、同様な作用か行われる。
【００１８】好適な実施例において、トランジスタは、
それぞれが第１、第２、及び制御の各電極であるエミッ
タ、コレクタ、及びベースを有するバイポーラ素子であ
る。活性化回路は、ベースと第２給電線路とに接続して
いる電流源である。コンデンサは、ベースと第２給電線
路との間に直接に接続している。
【００１９】高周波において、本発明の前記実施例によ
って給電線路に対し示されたＡＣインピーダンスは、小
さく、かなりの抵抗性を有している。従って、給電線路
のリンギングは非常に減衰する。さらに、前述の供振／
回路発振の問題は、防止される。
【００２０】
【実施例】図４は、各種の給電線路のインダクタンス
が、本発明の教示により構成されたパッケージＩＣと相
互作用する過程を示す回路図である。このＩＣは、図１
に示されたような一般的な形で物理的に構成されたダイ
１０と取り囲んでいるパッケージ２２とより構成されて
いる。すなわち、ダイ１０は、単結晶シリコン半導体
と、内部電源電圧ＶHHD とＶLLD を伝送する内部電力供
給線路１６H と１６L とを有する隣接の相互接続体１４
とより成っている。さらに、接合線２４H と２４ L は、
それぞれ、図４にピンとして示されている外部に突出し
たリード線２６H と２６L に、線路１６H と１６Lとを
接続している。ＬHPとＬLPは、基本的に、パッケージ導
電体２４H ／２６H と２４L ／２６L にそれぞれ関連す
るインダクタンスである。
【００２１】図２に示されているように、線路１６H と
１６L は、ダイへの入力信号ＶIDに応答してダイ出力信
号ＶODを発生する回路要素２８へ作動電力を送る。リー
ド線３４I と３４O と、インダクタンスＬIPとＬOPは、
図４において、第２図に関して前述したものと同じ意味
を有する。同様に、電池３０、外部給電線路３２H と３
２L 、外部供給電圧ＶHHE とＶLLE 、インダクタンスＬ
HEとＬLE、外部入力信号ＶIE、外部出力信号ＶOEは、す
べて、図４において、第２図と同じ意味を有する。Ｖ
LLE は、接地基準電位であることが最適である。
【００２２】本発明により、本ＩＣのダイ１０は能動的
バイパスを有しており、このバイパスは、外部入力信号
ＶIEの変化によって外部出力信号ＶOEが変化する場合、
インダクタンスＬHE、ＬHP、ＬLP、ＬLEを有する回路要
素２８の相互作用により、内部供給電圧ＶHHD とＶLLD
のリンギングを抑止する。バイパス３６は、バイパス・
トランジスタＱBP、感知コンデンサＣS 、活性化（ある
いは、バイパス）回路３８より成っている。バイパス・
トランジスタＱBPは、低給電線路１６L に接続した第１
電極１Ｅと、高給電線路１６H に接続した第２電極２Ｅ
と、電極１Ｅと２Ｅとの間の電流の流れを制御する制御
電極とを有する。感知コンデンサＣS は、高給電線路１
６H と制御電極ＣE との間を節点Ｎ１を介して接続して
いる。活性化回路２８は、線路１６H と電極ＣＥとの間
を少なくとも接続され、また、線路１６L とも接続して
おり、トランジスタＱBPを作動（または、バイパス）す
るために、電極ＣＥに制御電圧ＶC を印加する。
【００２３】バイパス３６は、基本的に次のように作動
する。回路要素３８は、トランジスタＱBPを導電状態に
維持する。トランジスタＱBPの導電性、すなわち、電極
１Ｅと２Ｅとの間を流れる電流量、は電極ＣＥと１Ｅと
の間の電圧差に依存する。電極１Ｅと２Ｅとの間を移動
する電荷キャリア（通常、図４の電圧極性の場合は電子
であり、電圧極性が反転した場合は正孔である）は、電
極１Ｅで実質的に始まり、電極２Ｅで終る。従って、電
極１Ｅは電流供給構成要素であり、これに対し、電極２
Ｅは電流受容構成要素である。
【００２４】ＶLLD は一定であると仮定する。インダク
タンスＬHEとＬHPとを流れる電流の変化により、ＶHHD
が僅かに変動してＶHHE からずれる場合、コンデンサＣ
S は、この変化を感知する。ＶHHD が増大している場
合、コンデンサＣS は、ＶC を引き上げて、トランジス
タＱBPの導電性を高める。トランジスタＱBPを流れる電
流量が増加すると、ＶHHD が引き戻される。同様に、Ｖ
HHD が減少し始めると、コンデンサＣS はＶC を引き下
げて、トランジスタＱBPの導電性を低下する。トランジ
スタＱBPを流れる電流量が減少すると、電圧ＶHHD は、
ＶHHE へと変動する。
【００２５】次に、ＶHHD は一定であると仮定する。イ
ンダクタンスＬLPとＬLEとを流れる電流の変化により、
ＶLLD がＶLLE から僅かに変化する場合、コンデンサＣ
BPは、電極２ＥとＣＥとの間の電圧差が（ほぼ）一定の
値に維持する。その結果、電極ＣＥと１Ｅとの間の電圧
差は、変化し始める。ＶLLD が低下する場合、電極ＣＥ
と１Ｅとの間の電圧差は、トランジスタＱBPの導電性が
高くなるように、増大する。トランジスタＱBPを流れる
電流が増加すると、ＶLLD が引き戻される。同様に、Ｖ
LLD が増大する場合には、ＣＥと１Ｅとの間の電圧差は
減少する。これによって、トランジスタＱBPの導電性は
低下する。この結果、トランジスタＱBPを流れる電流は
減少して、ＶLLD はＶLLE へ引き戻される。
【００２６】ＶHHD とＶLLD とが、いずれも、変化し始
める場合には、２つの前節で述べた作動的作用は、Ｖ
HHD とＶLLD が、ＶHHE とＶLLE にそれぞれ非常に近づ
くように、互いに重なり合う。この場合、回路要素３６
は、外部インダクタンスＬHEとＬLE、及び内部インダク
タンスＬHPとＬLPとから発生する給電線路リンギングを
低下する電流のバイパスを線路３６H と３６L へ行う。
同様に、望ましくない、持続した発振が回路要素２８に
発生する可能性が低くなる。
【００２７】トランジスタＱBPは、それぞれが電極１
Ｅ、２Ｅ、ＣＥであるエミッタ、コレクタ、ベースを有
するバイポーラ形トランジスタであるが好適である。し
かし、トランジスタＱBPは、絶縁されたＭＯＳ形または
接合形のいずれの電界効果トランジスタ（ＦＥＴ）あっ
てもよい。ＦＥＴのソース、ドレイン、ゲートの各電極
は、それぞれ１Ｅ、２Ｅ、ＣＥである。
【００２８】図５には、バイパス３６がバイポーラ形で
使用されているダイ１０の実施例が示されている。トラ
ンジスタＱBPはＮＰＮトランジスタである。図４の活性
化回路３８は、図５の電流源４０である。電流源４０
は、トランジスタＱBPに供給電流ＩS を送る。
【００２９】図６は、バイパス３６のバイポーラ形構成
要素が詳細に示されている。図５のダイ１０の好適な実
施例を示す。図６の電流源４０は、ＮＰＮトランジスタ
ＱA と抵抗体Ｒ1 、Ｒ2 、Ｒ3 とより成っている。トラ
ンジスタＱA のエミッタは線路１６L に接続している。
ＱA のコレクタは、節点（Ｎ2 ）を介して、（１）抵抗
体Ｒ1 を経由して線路１６H と、（２）抵抗体Ｒ2 を経
由してＱA のベースと、（３）抵抗体Ｒ3 を経由してＱ
BPのベースとへ接続している。電流源４０は、普通の作
動状態で、例えば、ワイドラー著、“線形集積回路の回
路設計法”、アイ・イー・イー・イー会報、回路理論、
１９６５年１２月号５８６〜５９０頁、に概要が考察さ
れているように、作動する。
【００３０】ＱBPのコレクタとエミッタ間の電圧を減少
するため、１個以上のダイオードをＱBPのコレクタと１
６H との間に直列に接続することが出来る。トランジス
タＱ BPは、全供給電圧ＶHHE −ＬLLE を受けるので、こ
のダイオードは、電圧破壊問題を緩和するのに役に立
つ。図６は、１個のこの種のコレクタ・ダイオードＤC
を示す。
【００３１】図７は、図６の能動的バイパス３６の小信
号の交流等価回路を示す。トランジスタＱBPは、電流源
４２、固有ベース抵抗ｒB 、ベース−エミッタ抵抗
ｒP 、ベース−エミッタ・キャパシタンスＣP 、ベース
−コレクタ・キャパシタンスＣC 、によって表されてい
る。電流源４２はｇM ＶB に等しい電流ｉCを送る。こ
こで、ｇM はトランジスタＱBPの小信号相互コンダクタ
ンスであり、ＶB は構成要素ｒP とＣP に印加される電
圧である。抵抗ＲA は、抵抗体Ｒ1 、Ｒ2 、Ｒ3 とトラ
ンジスタＱA との合成抵抗を表す。近似値としては、抵
抗体ＲA は抵抗体Ｒ 3 と値が等しい。抵抗体ＲC は、Ｑ
BPコレクタのすべてのダイオード（ダイオードＤC な
ど）の抵抗を表す。給電線路１６H と１６L に誘起する
交流インピーダンスＺHLを計算するために、小信号等価
回路要素は、電流ｉD で電圧ＶD を印加する電圧源４４
から算出される。
【００３２】小信号等価回路の分析結果は、等価回路が
図８に示す単純な回路とほぼ同じように挙動することを
示しており、この回路では、キャパシタンスＣEQ、抵抗
ＲEQ、インダクタンスＬEQが、内部給電線路１６H と１
６L との間に直列に接続されている。ＲAPがＲA ｒP ／
（ＲA ＋ｒP ）に等しく、ＣM がＣC （１＋ｇM ＲC）
に等しいとすると、要素ＣEQ、ＲEQ、ＬEQは、次式によ
り近似的に与えられる。
【００３３】 ＣEQ＝（ＣS ＋ＣC ）ＲAPｇM （１） ＲEQ＝（ＣS ＋ＣP ＋ＣM ）／（ＣS ＋ＣC ）ｇM （２） ＬEQ＝（ＣP ＋ＣM ）ｒB ／ｇM （３）
【００３４】図９に関して、線路１６H と１６L とに誘
起されたインピーダンスＺHLは、図６のバイパス３６の
好適実施例によって具体化されているように、図４のＩ
Ｃの変数の対応値に関する周波数ｆの関数として変化す
ることが分る。バイパス３６自身のインピーダンスは、
直線状の容量部分４６、直線状の抵抗部分４８、直線状
誘導部分５０とにより表される近似的周波数特性を有す
る。抵抗部分４８の端末を近似的に設定する周波数ｆ1
とｆ2 は、次式により近似的に与えられる。
【００３５】 ｆ1 ＝１／２（ＣP ＋ＣS ＋ＣM ）ＲAP （４） ｆ2 ＝１／２（ＣP ＋ＣM ）ｒB （５）
【００３６】バイパス３６がＩＣに配置されていない場
合（すなわち、図２に示されているように構成されてい
る場合）、ＺHLは、直線状の誘導部分５２と直線状容量
部分５４とにより近似的に表された周波数特性を有す
る。インダクタンスＬTTは、インダクタンスＬHE、
ＬHP、ＬLP、ＬLEの合計を表す。キャパシタンスＣ
TTは、線路１６H と１６L との間の全キャパシタンスを
表す。共振は、線路５２が線路５４と交わる周波数で発
生する。
【００３７】バイパス３６の使用により、ＺHLは、直線
部分４６〜５０を直線部分５２〜５４に付加することに
よって形成される、中央部が垂れた直線状の近似的周波
数特性となる。ＺHLの高周波ピークは、顕著に低下して
いる。直線部分５２は、直線部分４８を中間周波数ｆ
ITM で横切るので、ＺHLはｆITM とｆ2 との間で抵抗性
である。低下したＺHLピークと抵抗性ＺHLの特性によ
り、給電線路１６H と１６ L とに高周波電流が流入する
結果、インダクタンスＬHE、ＬHP、ＬLP、ＬLEが内部給
電々圧ＶHHD とＶLLD とに発生する変動は、非常に小さ
い。すなわち、給電線路のリンギングは、上述の従来技
術のＩＣの場合よりはるかに小さい。
【００３８】ＺHLの高周波ピークは、また、より高い周
波数へ偏位する。ＺHLのピークの低下と偏位とは、抵抗
性ＺHL特性との組合せで、給電線路の誘導性と容量性の
相互作用による回路共振の可能性を低減する。誘導性と
容量性の給電線路のインピーダンスにより発生する回路
の発振は、従来技術の場合より発生するようなことは極
めて僅かである。
【００３９】図６の好適な実施例を具体化した場合、Ｃ
S は、２〜５ピコファラッドが代表的値である。Ｒ1 、
Ｒ2 、Ｒ3は、それぞれ、１0,０００、１0,０００、２
０００オームである。ＩS は５０マイクロアンペアであ
る。トランジスタＱBPの有効増幅率（β）は５０であ
り、従って、ＱBPコレクタ電流は約2.５ミリアンペアで
ある。トランジスタＱA は、トランジスタＱBPの１／５
の大きさである。トランジスタＱA とＱBPとは電流ミラ
ー（mirror) を形成しているので、ＱAコレクタ電流は
0.５ミリアンペアである。
【００４０】図７の小信号等価回路において、ＣP とＣ
C は、好適な実施例に関して、一般に、それぞれ２と0.
１ピコファラッドである。ｒB とｒP は、一般に、それ
ぞれ８０と５００オームである。ＲA は、Ｒ3 は２００
０オームであるので、約２０００オームである。ｇ
m は、一般に１００ミリアンペア／ボルトである。
【００４１】前記の値を使用すると、図８のＣEQは約２
５０ピコファラッドである。ＲEQは約１３オームであ
る。ＬEQは約1.６ナノヘンリーである。ｆ1 とｆ2 は、
それぞれ、約５０メガヘルツと１ギガヘルツである。
【００４２】本発明のＩＣは、通常の半導体製造法によ
り、製作される。特殊な処理は、バイパス３６の製作に
は必要とされない。バイパス３６を構成している各種の
構成要素は、この種の標準的回路要素によって占められ
る標準的チップ面積を占めている。たとえば、１００個
以上の回路要素２８がある場合、バイパス３６は、全チ
ップ面積のうちの極く小さい部分を占めるだけである。
【００４３】本発明は、特定の実施例に関して、説明さ
れたが、この説明は、単に例証するためのものであっ
て、以下に記載された請求の範囲を限定するとして解釈
されるべきものではない。例えば、基本的に一定電圧が
印加されている構成要素は、この構成要素とコンデンサ
ＣS との組合せによって容量的作用が線路１６H と電極
ＣＥの間に働くので、節点Ｎ１と電極ＣＥの間に挿入す
ることが出来る。トランジスタＱBPが図５のようにバイ
ポーラ形素子である場合、そのように挿入される要素
は、ダイオード、あるいはＮＰＮトランジスタのベース
−エミッタ接合部とすることが出来る。ＦＥＴトランジ
スタの場合、挿入回路要素は、同じ極性のＦＥＴトラン
ジスタのゲート−ソース部であってもよい。
【００４４】上記の要素と反対の極性の半導体要素は、
同一結果を達成するために、使用することが出来る。こ
の場合、この電圧の極性もまた、逆にならなければなら
ない。能動的バイパスがパッケージＩＣ内に形成された
が、能動的バイパスは、ハイブリット回路内に配置され
た非パッケージＩＣ内に使用することが出来る。このよ
うに、多くの修正と適用は、添付請求の範囲に定義され
ているように、本発明の本来の範囲と精神から逸脱する
ことなく、本技術分野の精通者により実施することが出
来る。
【図面の簡単な説明】
【図１】代表的デュアルインライン・パッケージＩＣの
構造断面図である。
【図２】従来技術のパッケージＩＣとこれに関連するオ
フチップ電源回路要素との回路図である。
【図３】オンチップ・バイパス・コンデンサを有する従
来技術ＩＣダイの回路図である。
【図４】パッケージＩＣとこれに関連するオフチップ電
源回路要素との回路図であり、ＩＣは、内部給電線路の
電圧変動を抑止する能動的バイパスを有している。
【図５】図４の能動的バイパスのバイポーラ形トランジ
スタの実施例を使用しているＩＣの回路図である。
【図６】図５のより具体的な図である。
【図７】図６の能動的バイパスの小信号交流等価回路の
回路図である。
【図８】図６の更に単純した等価回路図である。
【図９】図６のダイの回路要素の交流インピーダンス特
性に関するグラフである。同一参照符号が、好適実施例
の図面と説明に使用されており、同一、あるいは非常に
類似した品目を表している。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｈ０１Ｌ 27/04 (73)特許権者 590000248 Ｇｒｏｅｎｅｗｏｕｄｓｅｗｅｇ １, 5621 ＢＡ Ｅｉｎｄｈｏｖｅｎ， Ｔ ｈｅ Ｎｅｔｈｅｒｌａｎｄｓ (56)参考文献 特開 昭61−272958（ＪＰ，Ａ) 実開 昭55−7346（ＪＰ，Ｕ)

Claims (14)

    (57)【特許請求の範囲】
  1. 【請求項１】 半導体と、その回路要素に電力を送るた
    めの第１と第２の供給電圧を伝送する第１と第２の内部
    給電線路を有する隣接する電気的接続体とより成る半導
    体ダイにして、前記供給電圧の変動を抑止するバイパス
    手段を有する前記ダイに形成された電子回路要素の集合
    体より構成している集積回路において、前記バイパス手
    段が：前記給電線路に接続した第１電極と、前記第２給
    電線路に接続した第２電極と、前記電極間に流れる電流
    を制御する制御電極とを有し、その導電性が前記制御電
    極と前記第１電極との間の電圧差に実質的に依存してい
    るバイパス・トランジスタと、前記制御電極へ前記トラ
    ンジスタを作動する制御信号を送る活性化手段と、前記
    第２給電線路と前記制御電極との間で容量的作用を行う
    感知コンデンサとより構成されていることを特徴とする
    集積回路。
  2. 【請求項２】 トランジスタが、前記第１、第２、及び
    制御の各電極であるエミッタ、コレクタ及びベースとを
    有するバイポーラ形トランジスタであることを特徴とす
    る請求項１記載の集積回路。
  3. 【請求項３】 前記活性化手段が、前記ベースと前記第
    ２給電線路との間に接続した電流源より成ることを特徴
    とする請求項２記載の集積回路。
  4. 【請求項４】 前記コンデンサが、前記ベースと前記第
    ２給電線路との間に直接に接続されていることを特徴と
    する請求項３記載の集積回路。
  5. 【請求項５】 前記バイパス手段が、前記コレクタと前
    記第２給電線路との間に接続したダイオードを有してい
    ることを特徴とする請求項４記載の集積回路。
  6. 【請求項６】 前記電流源が： 前記第１給電線路に接続したエミッタと、前記バイパス
    ・トランジスタのベースに接続したコレクタと、もう１
    つのトランジスタのコレクタに接続したベースとを有す
    る同一極性のもう１つのトランジスタと、前記第２給電
    線路と前記のもう１つのトランジスタのコレクタとの間
    に接続した第１抵抗体とより構成されていることを特徴
    とする請求項３記載の集積回路。
  7. 【請求項７】 前記電流源が： 前記のもう１つのトランジスタのベースとコレクタとの
    間に接続した第２抵抗体と、前記のもう１つのコレクタ
    と前記バイパストランジスタのベースとの間に接続した
    第３抵抗体とを有することを特徴とする請求項６記載の
    集積回路。
  8. 【請求項８】 （１）前記ダイを実質的に取り囲んでい
    る電気絶縁パッケージと、（２）パッケージを通り前記
    接続体へ伸長している１組の外部に突出した導電体にし
    て、前記給電線路にそれぞれ接合している１組の導電体
    とをさらに有する集積回路において、前記トランジスタ
    が、第１、第２、及び制御の各電極であるエミッタ、コ
    レクタ、及びベースを有するバイポーラ形トランジスタ
    であることを特徴とする請求項１記載の集積回路。
  9. 【請求項９】 前記活性化手段が、前記ベースと第２給
    電線路との間に接続した電流源より成ることを特徴とす
    る請求項８記載の集積回路。
  10. 【請求項１０】 前記コンデンサが、前記ベースと第２
    給電線路との間に接続されていることを特徴とする請求
    項９記載の集積回路。
  11. 【請求項１１】 前記第１給電線路へ接合した導電体
    が、回路が動作している間、接地電位基準に実質的に維
    持されていることを特徴とする請求項９記載の集積回
    路。
  12. 【請求項１２】 第１と第２の電極の間を移動する電荷
    キャリアが、第１電極で開始し第２電極で終了すること
    を特徴とする請求項１記載の集積回路。
  13. 【請求項１３】 前記コンデンサが、前記制御電極と前
    記第２給電線路との間に接続されていることを特徴とす
    る請求項１２記載の集積回路。
  14. 【請求項１４】 前記トランジスタが、第１、第２、及
    び制御の各電極であるエミッタ、コレクタ、及びベース
    を有するバイポーラ形トランジスタであることを特徴と
    する請求項１３記載の集積回路。
JP3006346A 1990-01-25 1991-01-23 集積回路内の高周波供給電圧の変動を抑止する能動的バイパス Expired - Lifetime JP3055702B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/469,903 US5049764A (en) 1990-01-25 1990-01-25 Active bypass for inhibiting high-frequency supply voltage variations in integrated circuits
US469903 1990-01-25

Publications (2)

Publication Number Publication Date
JPH04212512A JPH04212512A (ja) 1992-08-04
JP3055702B2 true JP3055702B2 (ja) 2000-06-26

Family

ID=23865491

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3006346A Expired - Lifetime JP3055702B2 (ja) 1990-01-25 1991-01-23 集積回路内の高周波供給電圧の変動を抑止する能動的バイパス

Country Status (5)

Country Link
US (1) US5049764A (ja)
EP (1) EP0439230B1 (ja)
JP (1) JP3055702B2 (ja)
KR (1) KR910015048A (ja)
DE (1) DE69121254T2 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5701098A (en) * 1995-12-21 1997-12-23 National Semiconductor Corporation AC bypass circuit which provides stabilization of high frequency transient noise
US6441640B1 (en) 2001-01-04 2002-08-27 Sun Microsystems, Inc. CMOS-microprocessor chip and package anti-resonance pass-band shunt apparatus
US6456107B1 (en) 2001-01-04 2002-09-24 Sun Microsystems, Inc. CMOS-microprocessor chip and package anti-resonance method
US6483341B2 (en) 2001-01-04 2002-11-19 Sun Microsystems, Inc. CMOS-microprocessor chip and package anti-resonance apparatus
FI112560B (fi) * 2001-06-27 2003-12-15 Micro Analog Syst Oy RF-suoja Integroidulla piirillä
ES2301968T3 (es) * 2003-02-14 2008-07-01 Dresser, Inc. Metodo, sistema y medio de memoria para efectuar el diagnostico de una valvula en una linea de produccion.
US7283894B2 (en) * 2006-02-10 2007-10-16 Dresser, Inc. System and method for fluid regulation
US7539560B2 (en) 2007-01-05 2009-05-26 Dresser, Inc. Control valve and positioner diagnostics
US20110090725A1 (en) * 2009-10-20 2011-04-21 Texas Instruments Inc Systems and Methods of Synchronous Rectifier Control
CN103548262A (zh) 2011-05-16 2014-01-29 松下电器产业株式会社 参考电压稳定化电路及具备该电路的集成电路
US20210318706A1 (en) * 2011-09-30 2021-10-14 Keith Pinson Apparatus and method to improve integrated voltage regulators
US9194884B1 (en) * 2012-08-28 2015-11-24 Maxim Integrated Products, Inc. Integrated circuit with analog device fault detection
WO2017179301A1 (ja) * 2016-04-13 2017-10-19 株式会社ソシオネクスト 参照電圧安定化回路およびこれを備えた集積回路

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE709376C (de) * 1938-04-30 1941-08-14 Siemens & Halske Akt Ges Schaltungsanordnung mit steilheitsgesteuerten Blindwiderstaenden
US3619659A (en) * 1969-12-02 1971-11-09 Honeywell Inf Systems Integrator amplifier circuit with voltage regulation and temperature compensation
DE2946305A1 (de) * 1979-11-16 1981-05-21 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Impedanzschaltung mit steuerbarem widerstandswert
DE2946306A1 (de) * 1979-11-16 1981-05-21 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Verstaerkerschaltung mit vogebbarem wechselstrominnenwiderstand
SE423659B (sv) * 1980-09-26 1982-05-17 Ericsson Telefon Ab L M Kopplingsanordning
GB8321549D0 (en) * 1983-08-10 1983-09-14 British Telecomm Electronic switch
US4739193A (en) * 1986-10-30 1988-04-19 Rca Corporation Drive circuit with limited signal transition rate for RFI reduction
US4740717A (en) * 1986-11-25 1988-04-26 North American Philips Corporation, Signetics Division Switching device with dynamic hysteresis
US4947063A (en) * 1987-10-09 1990-08-07 Western Digital Corporation Method and apparatus for reducing transient noise in integrated circuits
NL8702781A (nl) * 1987-11-20 1989-06-16 Philips Nv Geintegreerde logische schakeling met "hot-carrier-stress"-reduktie en instabiliteiten-demping.
JPH07105446B2 (ja) * 1988-01-11 1995-11-13 株式会社東芝 Ｍｏｓ型半導体装置の入力保護回路
US4894567A (en) * 1988-10-17 1990-01-16 Honeywell Inc. Active snubber circuit
US4939616A (en) * 1988-11-01 1990-07-03 Texas Instruments Incorporated Circuit structure with enhanced electrostatic discharge protection
US4893212A (en) * 1988-12-20 1990-01-09 North American Philips Corp. Protection of power integrated circuits against load voltage surges

Also Published As

Publication number Publication date
JPH04212512A (ja) 1992-08-04
EP0439230B1 (en) 1996-08-14
DE69121254D1 (de) 1996-09-19
US5049764A (en) 1991-09-17
KR910015048A (ko) 1991-08-31
DE69121254T2 (de) 1997-01-30
EP0439230A2 (en) 1991-07-31
US5049764B1 (ja) 1992-12-15
EP0439230A3 (en) 1993-05-26

Similar Documents

Publication Publication Date Title
JP3055702B2 (ja) 集積回路内の高周波供給電圧の変動を抑止する能動的バイパス
US4168507A (en) Structure and technique for achieving reduced inductive effect of undesired components of common lead inductance in a semiconductive RF power package
EP1547394A4 (en) HIGH FREQUENCY POWER TRANSISTOR UNDER HOUSING HAVING A HIGH FREQUENCY OUTPUT ADAPTATION NETWORK
JPH0548005B2 (ja)
TWI279903B (en) ESD protection circuit for use in RF CMOS IC design
KR100255977B1 (ko) 출력버퍼 회로용 전력레일의 부분 분리
JP3737549B2 (ja) 利得制御回路および可変利得電力増幅器
JPH0216588B2 (ja)
CN111697933A (zh) 栅极路径中具有扼流圈的并联功率半导体
TW583715B (en) Off-chip bias feed system
US6570451B2 (en) High-frequency power amplifier
JP2676510B2 (ja) 電力インターフエース回路
US6583673B2 (en) Stability enhanced multistage power amplifier
JPS6269656A (ja) 半導体装置
JP4031032B2 (ja) 不所望なキャパシタンスを補償する手段を有する電子集積回路装置
EP0600694B1 (en) Improved transistor device layout
JP3108772B2 (ja) 発振回路
JPH06309050A (ja) 半導体装置
JPH05102826A (ja) 半導体集積回路装置
JPH0234014A (ja) 複合半導体装置
JPH10303651A (ja) 周波数変換用半導体集積回路
JPH05283656A (ja) 半導体装置
JP2001185683A (ja) 入力信号終端器
JP2003124333A (ja) 半導体ｉｃチップ
JPH03270262A (ja) 半導体集積回路装置