JP3737549B2 - 利得制御回路および可変利得電力増幅器 - Google Patents
利得制御回路および可変利得電力増幅器 Download PDFInfo
- Publication number
- JP3737549B2 JP3737549B2 JP24304995A JP24304995A JP3737549B2 JP 3737549 B2 JP3737549 B2 JP 3737549B2 JP 24304995 A JP24304995 A JP 24304995A JP 24304995 A JP24304995 A JP 24304995A JP 3737549 B2 JP3737549 B2 JP 3737549B2
- Authority
- JP
- Japan
- Prior art keywords
- gain
- transistor
- circuit
- terminal
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000003321 amplification Effects 0.000 claims description 66
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 66
- 239000003990 capacitor Substances 0.000 claims description 53
- 239000004065 semiconductor Substances 0.000 claims description 32
- 239000002184 metal Substances 0.000 claims description 24
- 150000001875 compounds Chemical class 0.000 claims description 23
- 230000005669 field effect Effects 0.000 claims description 20
- 230000000694 effects Effects 0.000 claims description 5
- 230000005684 electric field Effects 0.000 claims description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 22
- 238000010586 diagram Methods 0.000 description 14
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 11
- 239000000758 substrate Substances 0.000 description 11
- 230000010355 oscillation Effects 0.000 description 7
- 230000008878 coupling Effects 0.000 description 5
- 238000010168 coupling process Methods 0.000 description 5
- 238000005859 coupling reaction Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 2
- 238000005513 bias potential Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0035—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using continuously variable impedance elements
- H03G1/007—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using continuously variable impedance elements using FET type devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/3036—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers
Landscapes
- Amplifiers (AREA)
- Microwave Amplifiers (AREA)
- Control Of Amplification And Gain Control (AREA)
Description
【発明の属する技術分野】
この発明は、利得制御回路と、この利得制御回路が用いられた可変利得高周波電力増幅器に関する。
【0002】
【従来の技術】
図7は、従来の可変利得高周波電力増幅器の回路図である。
図7に示す可変利得高周波電力増幅器は、高周波電力増幅回路100と、高周波電力増幅回路1に接続された利得を可変にするための利得制御回路200とを含む。
【0003】
図7に示すように、高周波電力増幅回路100は、入力用外部端子1に接続された入力整合回路2と、この入力整合回路2にゲートを接続し、ソースを接地した、第1増幅段110を構成するデプレッション型MESFET(MEtal Semiconductor Field Efect Transistor)3と、このMESFET3のドレインにDCブロック・コンデンサCc1およびインダクタを介して結合された段間整合回路4と、この段間整合回路4にゲートを接続し、ソースを接地した、第2増幅段120を構成するデプレッション型MESFET5と、このMESFET5のドレインにDCブロック・コンデンサCc2を介して結合されるとともに出力用外部端子7に接続された出力整合回路6と、MESFET3のドレインにバイパス・コンデンサCb1により交流接地されたノード8を介して接続された第1の給電用外部端子10と、MESFET6のドレインにバイパス・コンデンサCb2により交流接地されたノード9およびインダクタを介して接続された第2の給電用外部端子11とを含んでいる。
【0004】
また、利得制御回路200は、DCブロック・コンデンサCc1と段間整合回路4とのノード12にドレインを接続し、ソースを接地した利得制御段210を構成するデプレッション型MESFET14と、MESFET14のゲートにバイパス・コンデンサCb3により交流接地されたノード15を介して接続された利得制御用外部端子16とを含んでいる。
【0005】
図7に示す可変利得高周波電力増幅器では、利得制御段210において、デプレッション型MESFET14の電気伝導度を、ゲート電圧により制御できることを利用して、利得を制御する。つまり、MESFET14の電気伝導度を最小にすることで、図7に示す高周波電力増幅器の利得を最大とし、反対にMESFET14の電気伝導度を最大にすることで、その利得を最小にする。利得を制御するためのMESFET14には、しきい値電圧の制御が容易で、かつ短ゲート幅でも電気伝導度を高くできる、デプレッション型MESFETが、一般的に用いられている。
【0006】
利得制御の一例は、次のとおりである。
利得制御端子16に0Vを与えることで、デプレッション型のMESFET14の電気伝導度が最大になり、高周波電力増幅器の利得が最小になる。
【0007】
また、利得制御端子16に−3Vを与えることで、デプレッション型のMESFET14の電気伝導度が最小になり、高周波電力増幅器の利得が最大になる。
また、上記高周波電力増幅器は、化合物半導体集積回路、例えばGaAsを半導体とするMESFETにより構成されている。これは、GaAsの物性によって、GaAsを半導体とする集積回路は、シリコンを半導体とする集積回路よりも、高周波特性に優れた回路が得られる、および低電圧化できる、などの利点のためである。
【0008】
【発明が解決しようとする課題】
高周波電力増幅器は、従来より、無線送信機の終段増幅回路などに用いられる。しかし、近年、無線送信機として、例えば携帯電話など、携帯型装置に属するものが現れてきた。携帯型装置の分野では、装置の小型化が前提とされており、その内部に組み込まれるシステムの簡略化が要求されている。
【0009】
しかし、図7に示す従来の可変利得高周波電力増幅器では、利得を制御するための制御信号に、負電位が不可欠である。このため、システムに、正電位を有した利得制御用信号を負電位に変換するコンバータを組み込む必要があり、システムの簡略化の要求を満たせない、という問題があった。
【0011】
この発明は、上記の点に鑑みて為されたもので、その目的は、システム簡略化の要求を満たすことができると同時に外部端子の数も増加せず、かつ正帰還発振を抑制できる利得制御回路と、この利得制御回路が利用された可変利得高周波電力増幅器とを提供することにある。
【0012】
【課題を解決するための手段】
上記目的を達成するために、この発明に係る利得制御回路では、電流通路の一端が、利得が制御される被利得制御回路に接続され、電流通路の他端が給電端子に接続され、ゲートが利得制御端子に接続された利得制御用金属/化合物半導体接合型電界効果トランジスタと、前記利得制御用金属/化合物半導体接合型電界効果トランジスタの電流通路に並列に接続され、前記利得制御用金属/化合物半導体接合型電界効果トランジスタの電流通路の一端と他端との間に正の電位を印加する手段とを具備し、前記被利得制御回路は、少なくとも1つの金属/化合物半導体接合型電界効果トランジスタにより構成される複数の段を含み、前記利得制御用金属/化合物半導体接合型電界効果トランジスタの電流通路の一端を前記複数の段のなかの一段に接続し、その他端に接続される給電端子を、前記一段よりも後段に設けられている他の段に含まれた金属/化合物半導体接合型電界効果トランジスタの給電端子に接続したことを特徴としている。
【0013】
また、上記目的を達成するために、この発明に係る可変利得電力増幅器では、複数の増幅段を含む電力増幅回路と、前記電力増幅回路の利得を制御する利得制御回路とを具備し、前記利得制御回路が、電流通路の一端が前記増幅回路に接続され、電流通路の他端が給電端子に接続され、ゲートが利得制御端子に接続された利得制御用金属/化合物半導体接合型電界効果トランジスタと、前記利得制御用金属/化合物半導体接合型電界効果トランジスタの電流通路に並列に接続され、前記利得制御用金属/化合物半導体接合型電界効果トランジスタの電流通路の一端と他端との間に正の電位を印加する手段とを含み、前記利得制御用金属/化合物半導体接合型電界効果トランジスタの電流通路の一端を前記複数の増幅段のなかの一増幅段に接続し、その他端に接続される給電端子を、前記一増幅段よりも後段に設けられている他の増幅段に含まれた電力増幅用金属/化合物半導体接合型電界効果トランジスタの給電端子に接続したことを特徴としている。
【0016】
【発明の実施の形態】
以下、この発明の実施の形態を説明する。この説明に際し、全図に渡り、共通する部分には、共通の参照符号を付すことで、重複する説明を避けることにする。
【0017】
図1は、この発明の第1の実施の形態に係る可変利得高周波電力増幅器の回路図である。
図1に示すように、高周波電力増幅回路100と、高周波電力増幅回路1に接続された利得を可変にするための利得制御回路200とを含む。
【0018】
まず、高周波電力増幅回路100は、入力用外部端子に接続される端子1に接続された入力整合回路2と、この入力整合回路2にゲートを接続し、ソースを接地した、第1増幅段110を構成するデプレッション型MESFET(Metal SEmiconductor Field Efect Transistor)3と、このMESFET3のドレインにDCブロック・コンデンサCc1を介して結合された段間整合回路4と、この段間整合回路4にゲートを接続し、ソースを接地した、第2増幅段120を構成するデプレッション型MESFET5と、このMESFET5のドレインにDCブロック・コンデンサCc2を介して結合されるとともに出力用外部端子に接続される端子7に接続された出力整合回路6と、MESFET3のドレインにバイパス・コンデンサCb1により交流接地されたノード8を介して接続された第1の給電用外部端子10と、MESFET6のドレインにバイパス・コンデンサCb2により交流接地されたノード9を介して接続された第2の給電用外部端子12とを含んでいる。
【0019】
高周波電力増幅回路100の増幅段110、120にはそれぞれ、デプレッション型のMESFET3、5が用いられている。これらデプレッション型のMESFET3、5はそれぞれ、負電位の信号によって制御される。これは、エンハンスメント型のMESFETを用いて増幅段110、120を構成するよりも、より大きい利得を得られる利点があるためである。
【0020】
なお、高周波電力増幅回路100は、図1に示すものに限らず、従来からある回路が使用されて良い。
利得制御回路200は、システム簡略化の要求を満たすために、次のように構成されている。
【0021】
利得制御回路200は、DCブロック・コンデンサCc1と段間整合回路4とのノード12にドレインを接続し、ソースを接地した利得制御段210を構成するデプレッション型MESFET21と、MESFET21のゲートにバイパス・コンデンサCb3により交流接地されたノード15を介して接続された利得制御用外部端子に接続される端子16と、MESFET21のソースとドレインとの間に接続された高周波遮断素子としての高抵抗素子22と、MESFET21のドレインと高抵抗素子22とのノード23にバイパス・コンデンサCb4により交流接地されたノード24を介して接続された第3の給電用外部端子に接続される端子25とを含んでいる。
【0022】
なお、上記高抵抗素子22の抵抗値は、kΩオーダーに設定され、具体的な値の一つの例は、10kΩである。
図1に示す可変利得高周波電力増幅器であると、利得制御段210において、デプレッション型MESFET21の電気伝導度を、ゲート電圧により制御できることを利用して、利得を制御する。
【0023】
さらに利得制御段210において、デプレッション型MESFET21のソースとドレインとに高抵抗素子22を介して正電位を与えることにより、利得制御電位を正にする。
【0024】
利得制御の一例は、次のとおりである。
利得制御端子16に0Vを与えることで、MESFET21の電気伝導度が最小になり、高周波電力増幅器の利得が最大になる。
【0025】
また、利得制御端子16に+3Vを与えることで、デプレッション型のMESFET14の電気伝導度が最大になり、高周波電力増幅器の利得が最小になる。
このような図1に示す高周波電力増幅器では、その利得を、負電位を使わずに、正電位のみで制御することができる。この結果、利得制御用信号の電位を変換するコンバータを削減でき、システム簡略化の要求を満たすことができる。よって、この種の増幅器が載せられるサーキットボードをより小さくすることができる。より小さなサーキットボードが得られることで、携帯型装置、例えば携帯電話のサイズは、より小型化される。
【0026】
なお、この第1の実施の形態に係る可変利得高周波電力増幅器では、その高周波電力増幅回路100に入力される高周波信号の電位を負電位にする必要があり、高周波信号を負電位に変換するコンバータが必要となっている。
【0027】
しかしながら、図7に示すような従来の可変利得高周波電力増幅器に比べて、コンバータの数を減らすことができる。
また、この第1の実施の形態に係る可変利得高周波電力増幅器を用いてシステムを構成するとコンバータの数を減らせるために、サーキットボード上に実装する部品(IC)点数を減らすことができる。このため、部品コストを低減できると同時にアセンブリ歩留りを向上させることができ、システムの製造コストを、従来より低く抑えることができる。
【0028】
次に、この発明の第2の実施の形態に係る可変利得高周波電力増幅器について説明する。
図2は、この発明の第2の実施の形態に係る可変利得高周波電力増幅器の回路図である。
【0029】
図2に示すように、第2の実施の形態に係る可変利得高周波電力増幅器は、システム簡略化の要求を満たすために、第1の実施の形態と同様な利得制御回路200を有している。異なる部分は、デプレッション型MESFET21のドレインと高抵抗素子22とのノード23を、バイパス・コンデンサCb2により交流接地されたノード9に、配線26によって接続し、MESFET21の給電端子を、MESFET5の給電端子11と共通にしたことである。これにより、第1の実施の形態に係る増幅器に比較して、給電端子を一つ減らすことができる。よって、システム簡略化できる可変高周波電力増幅器でありながらも、その端子数を、従来の利得制御制信号に負電位を使用した可変高周波電力増幅器と同じ端子数とすることができる。
【0030】
また、システムを簡略化できる可変高周波電力増幅器の給電端子を一つ減らせることで、この種の増幅器が載せられるサーキットボードの配線パターンの簡単化と、利得制御信号用コンバータの削減とを同時に達成でき、上記第1の実施の形態に係る増幅器に比べ、サーキットボードの縮小化を、より促進させることができる。
【0031】
さらには端子数が減ることにより、第1の実施の形態に比べ、増幅器とサーキットボードとの接触点が少なくなり、アセンブリが容易になる。アセンブリが容易になれば、アセンブリ歩留りが、第1の実施の形態よりも、さらに向上するようになる。
【0032】
なお、MESFET21の給電端子の削減は、MESFET21の給電端子をMESFET3の給電端子10と共通にすることでも達成できる。
しかし、利得は、MESFET3の出力電力を利得制御用MESFET21を通して接地電位に導くことで制限される。このため、MESFET21の給電端子をMESFET3の給電端子10と共通にすると、MESFET3の出力電力が、再びMESFET3の給電端子に戻ってしまう。このため、正帰還がかかり、回路が発振してしまうことが予想される。
【0033】
上記第2の実施の形態では、このような回路の発振を、MESFET21の給電端子をMESFET5の給電端子11と共通にすることで、解消している。よって、上記第2の実施の形態では、回路が発振することもなく、システムを簡略化できる可変高周波電力増幅器の端子の数を減らせることができる。
【0034】
次に、この発明の第3の実施の形態に係る可変利得高周波電力増幅器について説明する。
図3は、この発明の第3の実施の形態に係る可変利得高周波電力増幅器の回路図である。
【0035】
図3に示すように、第3の実施の形態に係る可変利得高周波電力増幅器は、システムの簡略化を可能としながらも、第2の実施の形態と同様に、給電端子の数の増加を抑制した例である。
【0036】
第2の実施の形態でも述べたように、MESFET21の給電端子をMESFET3の給電端子10と共通にすると、回路の発振が予想される。
この第3の実施の形態に係る可変利得高周波電力増幅器は、MESFET21の給電端子をMESFET3の給電端子10と共通にしても、回路の発振を抑制できるようにしたものである。
【0037】
詳しくは、図3に示すように、MESFET21のドレインと高抵抗素子22とのノード23を、バイパス・コンデンサCb1により交流接地されたノード8に、配線26によって接続する。そして、この配線26中に、高抵抗素子27を挿設しておく。これにより、MESFET21の給電端子をMESFET3の給電端子10と共通にしても、高抵抗素子27によって、MESFET3の出力電力が、再びMESFET3の給電端子に戻ることが防止される。よって、正帰還がかかることはなくなり、回路の発振を抑制することができる。
【0038】
なお、上記高抵抗素子27の抵抗値は、kΩオーダーに設定され、具体的な値の一つの例は、10kΩである。
次に、この発明の第4の実施の形態に係る可変利得高周波電力増幅器について説明する。
【0039】
図4は、この発明の第4の実施の形態に係る可変利得高周波電力増幅器の構成図である。
第1、第2、第3の実施の形態に係る可変利得高周波電力増幅器はそれぞれ、GaAsを半導体に用いている。GaAsを半導体に用いた集積回路は、半導体を代表する材料であるシリコンを半導体に用いた集積回路よりも、高周波特性に優れるとともに、低電圧で動作させることができる。
【0040】
このようにGaAs集積回路は、シリコン集積回路に比べて優秀な面を有しているものの、GaAsはシリコンに比べて高価である。
この第4の実施の形態では、システムの簡略化を達成でき、しかも高周波特性に優れ、かつ低電圧で動作する可変利得高周波電力増幅器を、より低価格で消費者に提供しようとするものである。
【0041】
図4に示すように、この第4の実施の形態に係る可変利得高周波電力増幅器では増幅器の全体をGaAsチップに形成せず、増幅器を、GaAsチップ300とアルミナ基板400とに別けて形成した。GaAsチップ300は、アルミナセラミック基板400の上に載せられる。GaAsチップ300が載せられたアルミナセラミック基板400は、図示せぬ外囲器(パッケージ)の中に装着され、アルミナセラミック基板400が装着された外囲器が、可変利得高周波電力増幅器として、図示せぬサーキットボードに取り付けられる。
【0042】
GaAsチップ300には、第1増幅段110を構成するデプレッション型MESFET3と、このMESFET3のゲートに負電位のバイアス電位を与える、図1〜図3では省略されていたゲートバイアス回路150と、段間結合回路4と、この段間結合回路4と第1増幅段110とを互いに結合するDCブロック・コンデンサCc1と、第2増幅段を構成するデプレッション型MESFET5と、このMESFET5のゲートに負電位のバイアス電位を与える、図1〜図3では省略されていたゲートバイアス回路160と、ゲートバイアス回路160と段間結合回路4とを互いに結合するDCブロック・コンデンサCc4と、利得制御段210を構成するデプレッション型MESFET21および高抵抗素子22とがそれぞれ形成されている。
【0043】
また、アルミナセラミック基板400上には、入力端子1に接続された入力整合回路2と、入力整合回路2とGaAsチップ300の入力パッドとを結合するDCブロック・コンデンサCc3と、出力端子7に接続された出力整合回路6と、出力整合回路6とGaAsチップ300の出力パッドとを結合するDCブロック・コンデンサCc2と、MESFET3のドレインと給電端子10との接続点を交流接地するバイパス・コンデンサCb1と、MESFET5のドレインと給電端子11との接続点を交流接地するバイパス・コンデンサCb2と、MESFET21のゲートと利得制御端子16との接続点を交流接地するバイパス・コンデンサCb3と、MESFET21のドレインと高抵抗素子22とのノード23と給電端子11との接続点を交流接地するバイパス・コンデンサCb4と、ゲートバイアス回路150、160それぞれの低電位側抵抗とゲートバイアス用給電端子28との接続点を交流接地するバイパス・コンデンサCb5と、GaAsチップ300の接地パッドそれぞれと接地端子29とを互いに接続する接地線30とがそれぞれ形成されている。
【0044】
さらに、この例では、端子数を削減するために、アルミナセラミック基板400上に、給電端子11に接続された配線31を形成し、この配線31に、バイパス・コンデンサCb2による交流接地点9と、バイパス・コンデンサCb4による交流接地点24とを共通に接続している。
【0045】
このような可変利得高周波電力増幅器であると、全てのバイパス・コンデンサCb1〜Cb5、一部のDCブロック・コンデンサCc3、Cc4、入力整合回路2、出力整合回路6、端子数を削減するための配線31をそれぞれ、アルミナセラミック基板400の上に形成する。これにより、GaAsチップ300から、面積の大きいコンデンサ、配線などを外すことができ、GaAsチップ300の面積を小さくすることができる。GaAsは高価な材料であるが、GaAsチップ300の面積が小さくなることで、GaAsウェーハ一枚当たりに形成できるチップ300の数を増加でき、製造コストが下がる。これによって、システムの簡略化を達成できるとともに優れた高周波特性を持ち、かつ低消費電力な可変利得高周波電力増幅器を、より低価格で提供することができる。
【0046】
次に、この発明の第5の実施の形態に係る可変利得高周波電力増幅器について説明する。
図5は、この発明の第5の実施の形態に係る可変利得高周波電力増幅器の回路図である。
【0047】
第1〜第4の実施の形態に係る可変利得高周波電力増幅器では、その増幅段の数が2つのものが示されたが、増幅段の数は2つに限られるものではなく、2つ以上にすることもできる。
【0048】
図5に示すように、この第5の実施の形態に係る増幅器では、第1増幅段110、第2増幅段120に加えて、第3増幅段130の3つの増幅段を有している。そして、利得を制御するための利得制御段210は、第1増幅段110と第2増幅段120との間に設けられている。
【0049】
利得を制御するための利得制御段210は、第2増幅段120と第3増幅段130との間に設けられても良いが、利得制御段210は、図5に示すように、増幅段の最初の方、好ましくは最初の増幅段、即ち第1増幅段110と第2増幅段120との間に設けられるのが良い。
【0050】
高周波電力増幅器では、第1増幅段110、第2増幅段120、第3増幅段130と順次、増幅段が後の段になるにつれ、出力電力が高まってくる。このため、最終の増幅段(図5では第3増幅段130)では、かなり大きな電力が扱われることになる。大きな電力を扱うために、最終の増幅段130に形成されるMESFET5-2のサイズはかなり大きくなっている。
【0051】
これに対し、最初の増幅段(図5では第1増幅段110)で扱われる電力は、最終の増幅段で扱われる電力よりも小さい。このため、最初の増幅段110に形成されるMESFET3のサイズは、MESFET5-2よりも、かなり小さくすることができる。
【0052】
つまり、利得制御段210を、増幅段の最初の方、好ましくは最初の増幅段である第1増幅段110と第2増幅段120との間に設けることによって、利得制御段210を形成するMESFET21が扱う電力を小さくでき、MESFET21のサイズを小さくすることができる。MESFET21のサイズを小さくできると、GaAsチップの面積を縮小させることができ、製造コストの低減を促進させることができる。
【0053】
また、第5の実施の形態に係る可変利得高周波電力増幅器では、端子数の増加を防ぐために、MESFET21の給電端子を、第2増幅段120のMESFET5-1の給電端子11-1と共通化している。
【0054】
MESFET21の給電端子は、第3増幅段130のMESFET5-2の給電端子11-2と共通化されても、その端子数の増加を防ぐことができるが、MESFET21の給電端子は、利得制御段210の直後の増幅段(図5では増幅段120)を形成するMESFET(図5ではMESFET5-1)の給電端子と共通化されることが望ましい。
【0055】
この発明に係る増幅器は、携帯型装置のサーキットボードへの組み込みに、好適に使われるものである。携帯型装置は、人体に触れる機会が、他の装置、例えば据付型装置に比べて圧倒的に多い。人体に触れる機会が多いということは、静電気が印加される可能性がより高いということである。
【0056】
もし、扱われる電力が大きい第3増幅段130側から、増幅器の中にサージが印加されると、そのサージはかなり大きさを持って増幅器の中に侵入する、と予想される。ここで、MESFET21の給電端子が、第3増幅段130のMESFET5-2の給電端子11-2と共通化されていたとすると、かなりの大きさを持つサージが、MESFET21に印加されることとなる。MESFET21のサイズが小さく形成されていたとすると、MESFET21が、大きなサージによって壊れ、増幅器が故障してしまうかも知れない。
【0057】
これに対し、第2増幅段120では、扱われる電力が第3増幅段130よりも小さい。このため、第2増幅段120側から、増幅器の中に侵入するサージの大きさは、第3増幅段130側から、増幅器の中に侵入するサージの大きさよりも比較的小さい。
【0058】
したがって、MESFET21の給電端子は、利得制御段の直後の増幅段の給電端子と共通化されることで、不慮のサージが原因とされるような増幅器の故障が発生する可能性を、より低くでき、高い信頼性を有した可変利得高周波電力増幅器を得ることができる。
【0059】
次に、この発明の第6の実施の形態に係る可変利得高周波電力増幅器について説明する。
図6は、この発明の第6の実施の形態に係る可変利得高周波電力増幅器の構成図である。
【0060】
第2〜第5の実施の形態に係る可変利得高周波電力増幅器では、利得制御回路に含まれるデプレッション型MESFET21の給電端子を、別のMESFETの給電端子と共通化することで、増幅器の端子の数を1つ減らすことができた。
【0061】
この第6の実施の形態に係る可変利得高周波電力増幅器では、増幅器の端子の数を2つ以上減らし、第2〜第5の実施の形態に比べて、増幅器の端子の数をさらに少なくしようとするものである。
【0062】
図6に示すように、アルミナセラミック基板400上には、バイパス・コンデンサCb2による交流接地点9、並びにバイパス・コンデンサCb4による交流接地点24それぞれに接続された配線31と、バイパス・コンデンサCb1による交流接地点8に接続された、上記配線31から分離されている配線32とが形成されている。配線31はバイパス・コンデンサCb6に接続され、一方、配線32はバイパス・コンデンサCb7に接続されている。
【0063】
さらに、この例では、アルミナセラミック基板400上に、給電端子11に接続された配線33が形成され、この配線33に、上記バイパス・コンデンサCb6による交流接地点34と、上記バイパス・コンデンサCb7による交流接地点35とを共通に接続している。
【0064】
このような可変利得高周波電力増幅器であると、利得制御段210を構成するデプレッション型MESFET21の給電端子と、第2増幅段120を構成するMESFET5の給電端子とをバイパス・コンデンサCb2、Cb4を介して配線31に共通に接続し、さらにこの配線31と、第1増幅段110を構成するMESFET3の給電端子にバイパス・コンデンサCb1を介して接続されている配線32とをバイパス・コンデンサCb6、Cb7を介して配線33に共通に接続する。そして、この配線33を1つの給電端子11に接続する。これにより、3つMESFET3、5、21の給電端子を、1つの給電端子11に共通に接続でき、増幅器の端子の数を、2つ減らすことができる。よって、この第6の実施の形態に係る増幅器では、第2〜第5の実施の形態に比べて、さらに端子の数を減らすことができる。
【0065】
また、利得制御段210のMESFET21の給電端子を、第1増幅段110のMESFET3の給電端子と共通とすると、回路が発振する可能性があることを、上述した。
【0066】
しかし、この第6の実施の形態では、MESFET21の給電端子とを、MESFET3の給電端子と直接に接続せず、MESFET21の給電端子とMESFET3の給電端子との間に、図6に示すように、3つのバイパス・コンデンサCb4、Cb6、Cb7を挿設している。このようにMESFET21の給電端子とMESFET3の給電端子とを、複数のバイパス・コンデンサを介して接続することで、回路が発振する可能性を抑制することができる。
【0067】
また、バイパス・コンデンサCb2と、Cb4とを一体化し、一つのバイパス・コンデンサとし、バイパス・コンデンサCb6と、Cb7とを一体化し、一つのバイパス・コンデンサとすることも可能である。この場合には、バイパス・コンデンサの数を2つ減らすことができ、増幅器の製造コストをより低く抑えることが可能となる。
【0068】
さらに、バイパス・コンデンサCb2、Cb4の接地側電極に接地電位を与える配線と、バイパス・コンデンサCb6、Cb7の接地側電極に接地電位を与える配線とを、アルミナセラミック基板400上で別々に形成すると、回路が発振する可能性を抑制できる効果を、さらに高めることができる。
【0069】
【発明の効果】
以上説明したように、この発明によれば、システム簡略化の要求を満たすことができる利得制御回路と、この利得制御回路が利用された可変利得高周波電力増幅器と、システム簡略化の要求を満たすことができると同時に外部端子の数も増加せず、かつ正帰還発振を抑制できる利得制御回路と、この利得制御回路が利用された可変利得高周波電力増幅器とをそれぞれ提供することができる。
【図面の簡単な説明】
【図1】図1はこの発明の第1の実施の形態に係る可変利得高周波電力増幅器の回路図。
【図2】図2はこの発明の第2の実施の形態に係る可変利得高周波電力増幅器の回路図。
【図3】図3はこの発明の第3の実施の形態に係る可変利得高周波電力増幅器の回路図。
【図4】図4はこの発明の第4の実施の形態に係る可変利得高周波電力増幅器の構成図。
【図5】図5はこの発明の第5の実施の形態に係る可変利得高周波電力増幅器の回路図。
【図6】図6はこの発明の第6の実施の形態に係る可変利得高周波電力増幅器の構成図。
【図7】図7は従来の可変利得高周波電力増幅器の回路図。
【符号の説明】
1…入力端子、2…入力整合回路、3…エンハンスメント型MESFET、4、4-1、4-2…段間整合回路、5、5-1、5-2…エンハンスメント型MESFET、6…出力整合回路、7…出力端子、10…第1の給電端子、11、11-1、11-2…第2の給電端子、16…利得制御端子、21…デプレッション型MESFET、22…高抵抗素子、25…第3の給電端子、26…配線、27…高抵抗素子、31、32、33…配線、100…高周波電力増幅回路、110…第1増幅段、120…第2増幅段、130…第3増幅段、200…利得制御回路、210…利得制御段、300…GaAsチップ、400…アルミナセラミック基板、Cc1〜Cc4…DCブロック・コンデンサ、Cb1〜Cb7…バイパス・コンデンサ。
Claims (17)
- 電流通路の一端が、利得が制御される被利得制御回路に接続され、電流通路の他端が給電端子に接続され、ゲートが利得制御端子に接続された利得制御用金属/化合物半導体接合型電界効果トランジスタと、
前記利得制御用金属/化合物半導体接合型電界効果トランジスタの電流通路に並列に接続され、前記利得制御用金属/化合物半導体接合型電界効果トランジスタの電流通路の一端と他端との間に正の電位を印加する手段とを具備し、
前記被利得制御回路は、少なくとも1つの金属/化合物半導体接合型電界効果トランジスタにより構成される複数の段を含み、
前記利得制御用金属/化合物半導体接合型電界効果トランジスタの電流通路の一端を前記複数の段のなかの一段に接続し、その他端に接続される給電端子を、前記一段よりも後段に設けられている他の段に含まれた金属/化合物半導体接合型電界効果トランジスタの給電端子に接続したことを特徴とする利得制御回路。 - 複数の増幅段を含む電力増幅回路と、
前記電力増幅回路の利得を制御する利得制御回路とを具備し、
前記利得制御回路が、電流通路の一端が前記増幅回路に接続され、電流通路の他端が給電端子に接続され、ゲートが利得制御端子に接続された利得制御用金属/化合物半導体接合型電界効果トランジスタと、
前記利得制御用金属/化合物半導体接合型電界効果トランジスタの電流通路に並列に接続され、前記利得制御用金属/化合物半導体接合型電界効果トランジスタの電流通路の一端と他端との間に正の電位を印加する手段とを含み、
前記利得制御用金属/化合物半導体接合型電界効果トランジスタの電流通路の一端を前記複数の増幅段のなかの一増幅段に接続し、その他端に接続される給電端子を、前記一増幅段よりも後段に設けられている他の増幅段に含まれた電力増幅用金属/化合物半導体接合型電界効果トランジスタの給電端子に接続したことを特徴とする可変利得電力増幅器。 - 前記一段よりも後段に設けられている他の段は、前記一段直後に設けられていることを特徴とする請求項1に記載の利得制御回路。
- 前記一増幅段よりも後段に設けられている他の増幅段は、前記一増幅段直後に設けられていることを特徴とする請求項2に記載の可変利得電力増幅器。
- 正の電源電圧に基いて動作する回路の利得を、利得が制御される回路の制御ノードから引き出した電力の強さに応じて制御する利得制御回路であって、
前記利得が制御される回路の制御ノードに接続された一端、外部電源電圧が印加される給電端子に接続された他端、および外部正電圧制御信号が印加される制御端子に接続されたゲート端子を持つデプレッション型トランジスタと、
前記トランジスタの両端に並列に接続され、前記外部正電圧制御信号に基いて前記デプレッション型トランジスタのターンオン抵抗を制御することができるように前記トランジスタの両端間にシフト電圧を印加することによって前記デプレッション型トランジスタのしきい値電圧を正の方向にシフトする電圧印加手段とを備え、
前記利得が制御される回路の利得は、前記外部正電圧制御信号に基いて前記利得が制御される回路から引き出した電力の強さを制御することによって制御されることを特徴とする利得制御回路。 - 前記電圧印加手段は抵抗素子であり、この抵抗素子を介して電流が流れるときに発生した電圧降下が、前記シフト電圧として使われることを特徴とする請求項5に記載の利得制御回路。
- 前記トランジスタの他端および前記トランジスタのゲート端子はそれぞれ、バイパスコンデンサを介して交流接地されていることを特徴とする請求項6に記載の利得制御回路。
- 信号が、前記トランジスタの少なくとも一端からこのトランジスタのゲート端子に浮遊容量を介して移動しないようにするために、他の抵抗素子が、前記トランジスタの他端と前記制御信号端子との間に接続されていることを特徴とする請求項7に記載の利得制御回路。
- 前記トランジスタの給電端子は、前記利得制御された回路の給電端子と共通に使用されることを特徴とする請求項5及び請求項8いずれかに記載の利得制御回路。
- 正の電源電圧に基いて動作される増幅回路、及び前記正の電源電圧に基いて動作され、前記増幅回路の制御ノードから引き出した電力の強さを制御し、前記増幅回路の利得を制御する利得制御回路を具備する可変利得信号増幅装置であって、
前記利得制御回路は、
前記増幅回路の制御ノードに接続された一端、外部電源電圧が印加される給電端子に接続された他端、および外部正電圧制御信号が印加される制御端子に接続されたゲート端子を持つデプレッション型トランジスタと、
前記トランジスタの両端に並列に接続され、前記外部正電圧制御信号に基いて前記デプレッション型トランジスタのターンオン抵抗を制御することができるように前記トランジスタの両端間にシフト電圧を印加することによって前記デプレッション型トランジスタのしきい値電圧を正の方向にシフトする電圧印加手段とを備え、
前記増幅回路の利得は、前記外部正電圧制御信号に基いて前記増幅回路から引き出した電力の強さを制御することによって制御されることを特徴とする可変利得信号増幅装置。 - 前記電圧印加手段は抵抗素子であり、この抵抗素子を介して電流が流れるときに発生した電圧降下が、前記シフト電圧として使われていることを特徴とする請求項10に記載の可変利得信号増幅装置。
- 前記トランジスタの他端および前記トランジスタのゲート端子はそれぞれ、バイパスコンデンサを介して交流接地されていることを特徴とする請求項11に記載の可変利得信号増幅装置。
- 信号が、前記トランジスタの少なくとも一端からこのトランジスタのゲート端子に浮遊容量を介して移動しないようにするために、前記トランジスタの他端と前記制御信号端子との間に、他の抵抗素子が接続されていることを特徴とする請求項10に記載の可変利得信号増幅装置。
- 前記トランジスタの給電端子は、前記増幅回路の給電端子と共通に使用されることを特徴とする請求項10及び請求項13いずれかに記載の可変利得信号増幅装置。
- 前記増幅回路は複数段の増幅回路として構成されており、前記制御ノードは初段の増幅回路の後に設けられていることを特徴とする請求項10及び請求項13いずれかに記載の可変利得信号増幅装置。
- 前記複数段の増幅回路は各々正電源電圧端子を持ち、前記トランジスタの給電端子は、前記初段の増幅回路以外の増幅回路の正電源電圧端子の一つに接続されていることを特徴とする請求項10及び請求項15いずれかに記載の可変利得信号増幅装置。
- 前記複数段の増幅回路は各々正電源電圧端子を持ち、前記トランジスタの給電端子は、前記初段の増幅回路の正電源電圧端子に接続されていることを特徴とする請求項10及び請求項15いずれかに記載の可変利得信号増幅装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24304995A JP3737549B2 (ja) | 1995-09-21 | 1995-09-21 | 利得制御回路および可変利得電力増幅器 |
TW085111100A TW373366B (en) | 1995-09-21 | 1996-09-11 | Gain control circuit and changeable gain electricity magnifier |
US08/717,275 US5742206A (en) | 1995-09-21 | 1996-09-20 | Gain control circuit and variable gain power amplifier using same |
KR1019960041009A KR100241204B1 (ko) | 1995-09-21 | 1996-09-20 | 이득제어회로 및 가변이득 전력증폭기 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24304995A JP3737549B2 (ja) | 1995-09-21 | 1995-09-21 | 利得制御回路および可変利得電力増幅器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0993048A JPH0993048A (ja) | 1997-04-04 |
JP3737549B2 true JP3737549B2 (ja) | 2006-01-18 |
Family
ID=17098060
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP24304995A Expired - Fee Related JP3737549B2 (ja) | 1995-09-21 | 1995-09-21 | 利得制御回路および可変利得電力増幅器 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5742206A (ja) |
JP (1) | JP3737549B2 (ja) |
KR (1) | KR100241204B1 (ja) |
TW (1) | TW373366B (ja) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10261925A (ja) * | 1997-03-17 | 1998-09-29 | Toshiba Corp | 高周波増幅器 |
US6708022B1 (en) * | 1997-12-22 | 2004-03-16 | Renesas Technology Corporation | Power amplification system and mobile radio communication terminal |
KR19990053981A (ko) * | 1997-12-24 | 1999-07-15 | 정선종 | 저잡음 증폭기의 이득 제어 회로 |
JP3324522B2 (ja) * | 1998-09-16 | 2002-09-17 | 日本電気株式会社 | 可変利得増幅回路及び利得制御方法 |
JP3271610B2 (ja) * | 1999-04-05 | 2002-04-02 | 日本電気株式会社 | 半導体装置 |
US20020050851A1 (en) * | 1999-12-22 | 2002-05-02 | Grundlingh Johan M. | Method and apparatus for biasing radio frequency power transistors |
US6861905B2 (en) * | 2000-05-08 | 2005-03-01 | Renesas Technology Corp. | Power amplifier system and mobile communication terminal device |
US6766153B2 (en) | 2001-04-02 | 2004-07-20 | Itran Communications Ltd. | Dynamic automatic gain control circuit employing kalman filtering |
US7612610B2 (en) * | 2005-10-21 | 2009-11-03 | Northrop Grumman Corporation | Active input load wide bandwidth low noise HEMT amplifier |
US20070207754A1 (en) * | 2006-03-02 | 2007-09-06 | Shintaro Gomi | Variable inductance LC resonant circuit and radio receiver using the same |
JP5286899B2 (ja) * | 2008-04-09 | 2013-09-11 | パナソニック株式会社 | マイクロ波処理装置 |
US7768353B2 (en) * | 2008-06-13 | 2010-08-03 | Samsung Electro-Mechanics Company, Ltd. | Systems and methods for switching mode power amplifier control |
JP5640725B2 (ja) * | 2010-12-20 | 2014-12-17 | 三菱電機株式会社 | 電力増幅器 |
US8786373B2 (en) * | 2012-02-21 | 2014-07-22 | Calogero D. Presti | Adjustable bypass circuit for a supply voltage for an amplifier |
JP6273247B2 (ja) * | 2015-12-03 | 2018-01-31 | 株式会社東芝 | 高周波半導体増幅器 |
JP6797041B2 (ja) * | 2017-01-31 | 2020-12-09 | 三菱電機株式会社 | 低雑音増幅器 |
CN107994876A (zh) * | 2018-01-10 | 2018-05-04 | 无锡中普微电子有限公司 | 用于wi-fi模块的射频功率放大器 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5327101A (en) * | 1993-07-02 | 1994-07-05 | Ford Motor Company | Distortion-free limiter for a power amplifier |
-
1995
- 1995-09-21 JP JP24304995A patent/JP3737549B2/ja not_active Expired - Fee Related
-
1996
- 1996-09-11 TW TW085111100A patent/TW373366B/zh not_active IP Right Cessation
- 1996-09-20 US US08/717,275 patent/US5742206A/en not_active Expired - Fee Related
- 1996-09-20 KR KR1019960041009A patent/KR100241204B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR100241204B1 (ko) | 2000-02-01 |
JPH0993048A (ja) | 1997-04-04 |
TW373366B (en) | 1999-11-01 |
US5742206A (en) | 1998-04-21 |
KR970018998A (ko) | 1997-04-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3737549B2 (ja) | 利得制御回路および可変利得電力増幅器 | |
KR100679971B1 (ko) | 고-주파수 전력 증폭기 | |
US7061329B2 (en) | Semiconductor device having balanced circuit for use in high frequency band | |
CN108933574B (zh) | 功率放大电路 | |
JP2002043813A (ja) | 方向性結合器及び高周波回路モジュール並びに無線通信機 | |
JP2001160723A (ja) | 分布増幅器 | |
US5574402A (en) | Monolithic integrated circuit device having microwave power amplifier including a matching circuit using distributed lines | |
US6169461B1 (en) | High-frequency oscillating circuit | |
US11114989B2 (en) | Power amplifying circuit | |
US6775525B1 (en) | Radio communication apparatus and semiconductor device | |
US6768381B2 (en) | Semiconductor power amplifier and multistage monolithic integrated circuit | |
US5049764A (en) | Active bypass for inhibiting high-frequency supply voltage variations in integrated circuits | |
JP3559532B2 (ja) | 電力増幅器 | |
JP4744786B2 (ja) | 高周波電力増幅モジュール | |
JP2004521545A (ja) | 直結バイアス回路を有する高周波増幅回路 | |
US6583673B2 (en) | Stability enhanced multistage power amplifier | |
JP2001196865A (ja) | 無線通信装置及び半導体装置 | |
US6570451B2 (en) | High-frequency power amplifier | |
JP3208118B2 (ja) | 電力増幅器 | |
JP3208119B2 (ja) | 高周波半導体装置 | |
JP2008236354A (ja) | 増幅器 | |
JP2006148268A (ja) | 電力増幅モジュール | |
JP4031032B2 (ja) | 不所望なキャパシタンスを補償する手段を有する電子集積回路装置 | |
JPH07303017A (ja) | 電力増幅器及び高周波半導体装置 | |
JP2002222893A (ja) | 高周波増幅器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041021 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050816 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050907 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051025 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051027 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081104 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091104 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |