JP3045215B2 - 共振型スイッチング電源装置 - Google Patents
共振型スイッチング電源装置Info
- Publication number
- JP3045215B2 JP3045215B2 JP6084104A JP8410494A JP3045215B2 JP 3045215 B2 JP3045215 B2 JP 3045215B2 JP 6084104 A JP6084104 A JP 6084104A JP 8410494 A JP8410494 A JP 8410494A JP 3045215 B2 JP3045215 B2 JP 3045215B2
- Authority
- JP
- Japan
- Prior art keywords
- rectifying
- output
- reference voltage
- circuit
- smoothing circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Dc-Dc Converters (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、インダクタンスとこれ
に直列接続されたコンデンサとの共振を使用した共振型
スイッチング電源装置に関する。
に直列接続されたコンデンサとの共振を使用した共振型
スイッチング電源装置に関する。
【０００２】
【従来の技術】図１は従来の共振型スイッチング電源装
置を示す。このスイッチング電源装置は、直流電源１の
一端と他端との間に接続された第１及び第２のスイッチ
ング素子としてのトランジスタＱ1 、Ｑ2 の直列回路
と、出力トランスＴ1 と、この出力トランスＴ1 の１次
巻線Ｎ1 に直列に接続された共振用の第１のコンデンサ
Ｃ1 と、第１及び第２のトランジスタＱ1 、Ｑ2 に並列
接続された第２及び第３のコンデンサＣ2 、Ｃ3 と、第
１及び第２のトランジスタＱ1 、Ｑ2 に逆方向並列に接
続された第１及び第２のクランプ用ダイオードＤ1 、Ｄ
2 と、第１及び第２のトランジスタＱ1 、Ｑ2 のベース
（制御端子）に接続された制御回路２と、出力トランス
Ｔ1 の２次巻線Ｎ2a、Ｎ2bと、この２次巻線Ｎ2a、Ｎ2b
に接続されたダイオードＤ3 、Ｄ4 と平滑用コンデンサ
Ｃ4 とから成る整流平滑回路と、誤差増幅器３と、基準
電圧源４と、電流検出器５とを有する。
置を示す。このスイッチング電源装置は、直流電源１の
一端と他端との間に接続された第１及び第２のスイッチ
ング素子としてのトランジスタＱ1 、Ｑ2 の直列回路
と、出力トランスＴ1 と、この出力トランスＴ1 の１次
巻線Ｎ1 に直列に接続された共振用の第１のコンデンサ
Ｃ1 と、第１及び第２のトランジスタＱ1 、Ｑ2 に並列
接続された第２及び第３のコンデンサＣ2 、Ｃ3 と、第
１及び第２のトランジスタＱ1 、Ｑ2 に逆方向並列に接
続された第１及び第２のクランプ用ダイオードＤ1 、Ｄ
2 と、第１及び第２のトランジスタＱ1 、Ｑ2 のベース
（制御端子）に接続された制御回路２と、出力トランス
Ｔ1 の２次巻線Ｎ2a、Ｎ2bと、この２次巻線Ｎ2a、Ｎ2b
に接続されたダイオードＤ3 、Ｄ4 と平滑用コンデンサ
Ｃ4 とから成る整流平滑回路と、誤差増幅器３と、基準
電圧源４と、電流検出器５とを有する。
【０００３】１次巻線Ｎ1 とコンデンサＣ1 との直列回
路は第２のトランジスタ素子Ｑ2 に並列に接続されてい
る。トランスＴ1 はリーケージトランスであって、１次
巻線Ｎ1 と２次巻線Ｎ2a、Ｎ2bとはコア９を介して粗結
合されている。２次巻線Ｎ2a、Ｎ2bはセンタタップ形式
に接続されている。平滑コンデンサＣ4 に接続された出
力端子６には負荷（図示せず）が接続される。誤差増幅
器３の一方の入力端子は出力端子６に接続され、他方の
入力端子は基準電圧源４に接続され、この誤差出力ライ
ン７は制御回路２に接続されている。この誤差増幅器３
は出力検出電圧と基準電圧との差に対応する電圧を出力
する。カレントトランスから成る電流検出器５はライン
８によって制御回路２に接続されている。
路は第２のトランジスタ素子Ｑ2 に並列に接続されてい
る。トランスＴ1 はリーケージトランスであって、１次
巻線Ｎ1 と２次巻線Ｎ2a、Ｎ2bとはコア９を介して粗結
合されている。２次巻線Ｎ2a、Ｎ2bはセンタタップ形式
に接続されている。平滑コンデンサＣ4 に接続された出
力端子６には負荷（図示せず）が接続される。誤差増幅
器３の一方の入力端子は出力端子６に接続され、他方の
入力端子は基準電圧源４に接続され、この誤差出力ライ
ン７は制御回路２に接続されている。この誤差増幅器３
は出力検出電圧と基準電圧との差に対応する電圧を出力
する。カレントトランスから成る電流検出器５はライン
８によって制御回路２に接続されている。
【０００４】制御回路２は図２に示すようにＶＣＯ（電
圧制御発振器）１１と、波形整形回路１２、ＮＯＴ回路
１３と、電流検出用整流平滑回路１４と、比較器１５
と、過電流検出用基準電圧源１６と、オフ制御トランジ
スタ１７とから成る。
圧制御発振器）１１と、波形整形回路１２、ＮＯＴ回路
１３と、電流検出用整流平滑回路１４と、比較器１５
と、過電流検出用基準電圧源１６と、オフ制御トランジ
スタ１７とから成る。
【０００５】ＶＣＯ１１は図１の誤差増幅器３の出力ラ
イン７に接続され、出力端子６の検出電圧が基準値より
も高い時に発振周波数が高くなり、出力検出電圧が基準
値より低いときに発振周波数が低くなるように構成され
ている。ＶＣＯ１１の出力は波形整形回路１２で方形波
に整形されてライン１８で第１のトランジスタＱ1 のベ
ース（制御端子）に送られ、またＮＯＴ回路１３を介し
てライン１９で第２のトランジスタＱ2 のベース（制御
端子）に送られる。
イン７に接続され、出力端子６の検出電圧が基準値より
も高い時に発振周波数が高くなり、出力検出電圧が基準
値より低いときに発振周波数が低くなるように構成され
ている。ＶＣＯ１１の出力は波形整形回路１２で方形波
に整形されてライン１８で第１のトランジスタＱ1 のベ
ース（制御端子）に送られ、またＮＯＴ回路１３を介し
てライン１９で第２のトランジスタＱ2 のベース（制御
端子）に送られる。
【０００６】トランジスタ１７は過電流の時に第２のト
ランジスタＱ2 をオフに制御するものであって、ライン
１９とグランド即ち図１の電源１の他端との間に接続さ
れている。整流平滑回路１４はダイオード１４ａとコン
デンサ１４ｂとから成り、電流検出器５の出力ライン８
の電圧を整流して比較器１５の一方の入力端子に送る。
比較器１５は他方の入力端子に接続された基準電圧源１
６の過電流を示す基準電圧と整流平滑回路１４の出力電
圧とを比較し、整流平滑回路１４の出力電圧が基準電圧
以上になった時にトランジスタ１７をオン駆動する。こ
れにより、第２のトランジスタＱ2 がオフになる。
ランジスタＱ2 をオフに制御するものであって、ライン
１９とグランド即ち図１の電源１の他端との間に接続さ
れている。整流平滑回路１４はダイオード１４ａとコン
デンサ１４ｂとから成り、電流検出器５の出力ライン８
の電圧を整流して比較器１５の一方の入力端子に送る。
比較器１５は他方の入力端子に接続された基準電圧源１
６の過電流を示す基準電圧と整流平滑回路１４の出力電
圧とを比較し、整流平滑回路１４の出力電圧が基準電圧
以上になった時にトランジスタ１７をオン駆動する。こ
れにより、第２のトランジスタＱ2 がオフになる。
【０００７】図１のスイッチング電源装置において、第
１及び第２のトランジスタＱ1 、Ｑ2 は図５（Ａ）
（Ｃ）に示すように交互にオンになる。今、トランジス
タＱ1 がオンの時には、電源１と第１のトランジスタＱ
1 とインダクタンスを有する１次巻線Ｎ1 とコンデンサ
Ｃ1 とから成る回路に電流が流れる。この電流は１次巻
線Ｎ1 とコンデンサＣ1 との直列共振に基づく電流であ
って、正弦波に近似した波形となり、ターンオン時のゼ
ロ電流スイッチングが可能になり、スイッチング損失が
小さくなる。第１のトランジスタＱ1 がオフになると、
これに代って第２のトランジスタＱ2 がオンになり、コ
ンデンサＣ1 と１次巻線Ｎ1 と第２のトランジスタＱ2
から成る回路に共振電流が流れる。上述の動作の繰返し
によって出力トランスＴ1 の１次巻線Ｎ1 に第１及び第
２の方向の電流が交互に流れ、２次巻線Ｎ2a、Ｎ2bにこ
れに対応した出力電圧が得られ、これがダイオードＤ3
、Ｄ4とコンデンサＣ4 で整流平滑される。図６は第１
及び第２のトランジスタＱ1 、Ｑ2 のコレクタ・エミッ
タ間電圧ＶCE1 、ＶCE2 、コレクタ電流Ｉc1、Ｉc2及び
出力トランスＴ1 の１次巻線Ｎ1 の電流Ｉn1を示す。図
６（Ｅ）の電流Ｉn1の領域Ｅ1 の電流は、直流電源１と
コンデンサＣ2 と１次巻線Ｎ1 とコンデンサＣ1 から成
る共振回路とコンデンサＣ1とコンデンサＣ3 と１次巻
線Ｎ1 とから成る並列共振回路に基づいて流れる。電流
Ｉn1の領域Ｅ2 の電流は上記の共振回路のコンデンサＣ
3 の代りにダイオードＤ2 を通って流れる。負の半波に
おける領域Ｅ3 、Ｅ4 の電流は、コンデンサＣ1 と１次
巻線Ｎ1 とコンデンサＣ2 及びＣ3 を通って流れ、その
後、コンデンサＣ2 の代りにダイオードＤ1 を通って流
れる。
１及び第２のトランジスタＱ1 、Ｑ2 は図５（Ａ）
（Ｃ）に示すように交互にオンになる。今、トランジス
タＱ1 がオンの時には、電源１と第１のトランジスタＱ
1 とインダクタンスを有する１次巻線Ｎ1 とコンデンサ
Ｃ1 とから成る回路に電流が流れる。この電流は１次巻
線Ｎ1 とコンデンサＣ1 との直列共振に基づく電流であ
って、正弦波に近似した波形となり、ターンオン時のゼ
ロ電流スイッチングが可能になり、スイッチング損失が
小さくなる。第１のトランジスタＱ1 がオフになると、
これに代って第２のトランジスタＱ2 がオンになり、コ
ンデンサＣ1 と１次巻線Ｎ1 と第２のトランジスタＱ2
から成る回路に共振電流が流れる。上述の動作の繰返し
によって出力トランスＴ1 の１次巻線Ｎ1 に第１及び第
２の方向の電流が交互に流れ、２次巻線Ｎ2a、Ｎ2bにこ
れに対応した出力電圧が得られ、これがダイオードＤ3
、Ｄ4とコンデンサＣ4 で整流平滑される。図６は第１
及び第２のトランジスタＱ1 、Ｑ2 のコレクタ・エミッ
タ間電圧ＶCE1 、ＶCE2 、コレクタ電流Ｉc1、Ｉc2及び
出力トランスＴ1 の１次巻線Ｎ1 の電流Ｉn1を示す。図
６（Ｅ）の電流Ｉn1の領域Ｅ1 の電流は、直流電源１と
コンデンサＣ2 と１次巻線Ｎ1 とコンデンサＣ1 から成
る共振回路とコンデンサＣ1とコンデンサＣ3 と１次巻
線Ｎ1 とから成る並列共振回路に基づいて流れる。電流
Ｉn1の領域Ｅ2 の電流は上記の共振回路のコンデンサＣ
3 の代りにダイオードＤ2 を通って流れる。負の半波に
おける領域Ｅ3 、Ｅ4 の電流は、コンデンサＣ1 と１次
巻線Ｎ1 とコンデンサＣ2 及びＣ3 を通って流れ、その
後、コンデンサＣ2 の代りにダイオードＤ1 を通って流
れる。
【０００８】図１の装置において出力端子６の電圧が所
定値よりも高くなった時には、図２のＶＣＯ１１の出力
周波数ｆ2 が高くなり、第１及び第２のトランジスタＱ
1 、Ｑ2 のオン・オフ繰返し周波数が高くなる。逆に出
力端子６の電圧が所定値よりも低い時は上記と反対の動
作になる。
定値よりも高くなった時には、図２のＶＣＯ１１の出力
周波数ｆ2 が高くなり、第１及び第２のトランジスタＱ
1 、Ｑ2 のオン・オフ繰返し周波数が高くなる。逆に出
力端子６の電圧が所定値よりも低い時は上記と反対の動
作になる。
【０００９】出力トランスＴ1 の１次巻線Ｎ1 の電圧Ｖ
n1の振幅は第１及び第２のトランジスタＱ1 、Ｑ2 のオ
ン・オフ周波数ｆ2 に依存して変化する。図３は１次巻
線Ｎ1 のインダクタンスＬn1とコンデンサＣ1 との共振
回路のレスポンスを示す。Ｌn1とＣ1 とで決定される固
有の共振周波数ｆ1 よりも高い周波数でトランジスタＱ
1 、Ｑ2 がオン・オフすると、レスポンスが低下する。
図４はこれを説明するためのものであり、図４の前半分
に示すｆ2 が低い場合には１次巻線Ｎ1 の電圧Ｖn1の振
幅か大きいが、後半分に示すｆ2 が高い場合には電圧Ｖ
n1の振幅が低下する。この結果、ＶＣＯ１１の周波数ｆ
2 〜ｆ2 ´の範囲で制御することによって電圧制御が達
成される。
n1の振幅は第１及び第２のトランジスタＱ1 、Ｑ2 のオ
ン・オフ周波数ｆ2 に依存して変化する。図３は１次巻
線Ｎ1 のインダクタンスＬn1とコンデンサＣ1 との共振
回路のレスポンスを示す。Ｌn1とＣ1 とで決定される固
有の共振周波数ｆ1 よりも高い周波数でトランジスタＱ
1 、Ｑ2 がオン・オフすると、レスポンスが低下する。
図４はこれを説明するためのものであり、図４の前半分
に示すｆ2 が低い場合には１次巻線Ｎ1 の電圧Ｖn1の振
幅か大きいが、後半分に示すｆ2 が高い場合には電圧Ｖ
n1の振幅が低下する。この結果、ＶＣＯ１１の周波数ｆ
2 〜ｆ2 ´の範囲で制御することによって電圧制御が達
成される。
【００１０】
【発明が解決しようとする課題】ところで、図１の装置
では過電流保護又は電流制御を行うために、１次巻線Ｎ
1 に直列に電流検出器を接続している。電流検出器はコ
ストが高いばかりでなく、占有面積が大きい。電流検出
器５の代りに電流検出抵抗を１次巻線Ｎ1 に直列に接続
することもあるが、電流検出器５と同様な欠点を有する
他に、電力損失が生じるという欠点がある。
では過電流保護又は電流制御を行うために、１次巻線Ｎ
1 に直列に電流検出器を接続している。電流検出器はコ
ストが高いばかりでなく、占有面積が大きい。電流検出
器５の代りに電流検出抵抗を１次巻線Ｎ1 に直列に接続
することもあるが、電流検出器５と同様な欠点を有する
他に、電力損失が生じるという欠点がある。
【００１１】そこで、本発明の目的は電流検出手段のコ
ストの低減及び小型化が可能な共振型スイッチング電源
装置を提供することにある。
ストの低減及び小型化が可能な共振型スイッチング電源
装置を提供することにある。
【００１２】
【課題を解決するための手段】上記目的を達成するため
の本発明は、直流電源と、前記直流電源の一端と他端と
の間に接続された第１及び第２のスイッチング素子の直
列回路と、前記第２のスイッチング素子に対して並列に
接続された１次巻線とこの１次巻線に電磁結合された２
次巻線とを備えた出力トランスと、前記２次巻線に接続
された出力整流平滑回路と、前記第１及び第２のスイッ
チング素子に対してそれぞれ直列に接続され且つ前記１
次巻線に対しても直列に接続された直列共振用コンデン
サ及びインダクタンスと、前記出力整流平滑回路の出力
電圧を一定にするように前記第１及び第２のスイッチン
グ素子を交互にオン・オフ制御する制御回路とから成る
共振型スイッチング電源装置において、前記直列共振用
コンデンサ及びインダクタンスの電流を検出するために
前記共振用コンデンサ又は前記インダクタンスの両端に
接続された電流検出用整流平滑回路と、基準電圧源と、
前記電流検出用整流平滑回路と前記基準電圧源とに接続
され、前記電流検出用整流平滑回路から得られた検出電
圧と前記基準電圧源の基準電圧とを比較する比較器と、
前記検出電圧が前記基準電圧よりも高いことを示す前記
比較器の出力によって前記第１及び第２のスイッチング
素子の内の少なくとも一方をオフ状態に又はそのオン時
間幅を狭めるように制御する回路とを備えていることを
特徴とする共振型スイッチング電源装置に係わるもので
ある。なお、請求項３及び４に示すように３次巻線を設
けて電流検出を行ってもよい。また、請求項５及び６に
示すようにハ−フブリッジ型の共振型スイッチング電源
装置の電流検出を行うことができる。また、請求項２、
４及び６に示すように共振用インダクタンスを１次巻線
によって得ることができる。
の本発明は、直流電源と、前記直流電源の一端と他端と
の間に接続された第１及び第２のスイッチング素子の直
列回路と、前記第２のスイッチング素子に対して並列に
接続された１次巻線とこの１次巻線に電磁結合された２
次巻線とを備えた出力トランスと、前記２次巻線に接続
された出力整流平滑回路と、前記第１及び第２のスイッ
チング素子に対してそれぞれ直列に接続され且つ前記１
次巻線に対しても直列に接続された直列共振用コンデン
サ及びインダクタンスと、前記出力整流平滑回路の出力
電圧を一定にするように前記第１及び第２のスイッチン
グ素子を交互にオン・オフ制御する制御回路とから成る
共振型スイッチング電源装置において、前記直列共振用
コンデンサ及びインダクタンスの電流を検出するために
前記共振用コンデンサ又は前記インダクタンスの両端に
接続された電流検出用整流平滑回路と、基準電圧源と、
前記電流検出用整流平滑回路と前記基準電圧源とに接続
され、前記電流検出用整流平滑回路から得られた検出電
圧と前記基準電圧源の基準電圧とを比較する比較器と、
前記検出電圧が前記基準電圧よりも高いことを示す前記
比較器の出力によって前記第１及び第２のスイッチング
素子の内の少なくとも一方をオフ状態に又はそのオン時
間幅を狭めるように制御する回路とを備えていることを
特徴とする共振型スイッチング電源装置に係わるもので
ある。なお、請求項３及び４に示すように３次巻線を設
けて電流検出を行ってもよい。また、請求項５及び６に
示すようにハ−フブリッジ型の共振型スイッチング電源
装置の電流検出を行うことができる。また、請求項２、
４及び６に示すように共振用インダクタンスを１次巻線
によって得ることができる。
【００１３】
【発明の作用及び効果】本各請求項の発明は、共振回路
の電圧が出力電力に比例関係にあることに着目して成立
している。各請求項の整流平滑回路は、出力電力に対応
した検出電圧を得る。この検出電圧は出力電圧が一定の
場合には出力電流に対応する。従ってこの検出電圧によ
って共振回路の電流及び出力電流を知ることができ、整
流平滑回路は電流検出手段として機能する。請求項１〜
６では特別の電流検出器が不要になり、電流検出手段の
コストの低減及び小型化が可能になる。また請求項３及
び４では、３次巻線を設けるが、独立に電流検出器を設
ける場合よりはコストが低減され且つ小型化が達成され
る。
の電圧が出力電力に比例関係にあることに着目して成立
している。各請求項の整流平滑回路は、出力電力に対応
した検出電圧を得る。この検出電圧は出力電圧が一定の
場合には出力電流に対応する。従ってこの検出電圧によ
って共振回路の電流及び出力電流を知ることができ、整
流平滑回路は電流検出手段として機能する。請求項１〜
６では特別の電流検出器が不要になり、電流検出手段の
コストの低減及び小型化が可能になる。また請求項３及
び４では、３次巻線を設けるが、独立に電流検出器を設
ける場合よりはコストが低減され且つ小型化が達成され
る。
【００１４】
【第１の実施例】次に図６を参照して本発明の第１の実
施例の共振型スイッチング電源装置を説明する。但し、
図６において図１と共通する部分には同一の符号を付し
てその説明を省略する。図６では図１で設けた電流検出
器５を省き、この代りに共振用コンデンサＣ1 の電圧を
電圧検出回路としてのライン８で検出し、この検出電圧
を制御回路２に送っている。図６のこの他の構成は図１
と同一である。図６の構成の共振型のスイッチング電源
装置においては、２次巻線Ｎ2a、Ｎ2bの出力段の出力回
路即ち出力端子６に接続する負荷の電力が増大すると、
これに比例して１次巻線Ｎ1 の電圧及びコンデンサＣ1
の電圧の整流平滑値又はピ−クホ−ルド値が増大する。
出力端子６の電圧が一定値に制御されていれば、負荷電
流に比例してコンデンサＣ1 及び１次巻線の整流出力電
圧が増大する。即ち、コンデンサＣ1とインダクタンス
Ｌを有する１次巻線Ｎ1 との直列共振回路に正弦波状に
流れる共振電流のピ−ク値は出力端子６に接続される負
荷の大きさによって変化し、出力電流が大きくなると、
共振電流のピ−ク値が大きくなり、コンデンＣ1 又はイ
ンダクタンスを有する１次巻線Ｎ1 の電圧のピ−ク値も
大きくなる。従って、コンデンサＣ1 の電圧をライン８
で検出するという簡単な構成で電流検出が達成され、低
コスト化及び小型化が達成される。なお、ライン８で検
出されたコンデンサＣ1 の電圧は図２の整流平滑回路１
４と比較器１５とトランジスタ１７とから成るオフ制御
回路に入力し、過電流時における第２のトランジスタＱ
2 のオフ制御に使用される。
施例の共振型スイッチング電源装置を説明する。但し、
図６において図１と共通する部分には同一の符号を付し
てその説明を省略する。図６では図１で設けた電流検出
器５を省き、この代りに共振用コンデンサＣ1 の電圧を
電圧検出回路としてのライン８で検出し、この検出電圧
を制御回路２に送っている。図６のこの他の構成は図１
と同一である。図６の構成の共振型のスイッチング電源
装置においては、２次巻線Ｎ2a、Ｎ2bの出力段の出力回
路即ち出力端子６に接続する負荷の電力が増大すると、
これに比例して１次巻線Ｎ1 の電圧及びコンデンサＣ1
の電圧の整流平滑値又はピ−クホ−ルド値が増大する。
出力端子６の電圧が一定値に制御されていれば、負荷電
流に比例してコンデンサＣ1 及び１次巻線の整流出力電
圧が増大する。即ち、コンデンサＣ1とインダクタンス
Ｌを有する１次巻線Ｎ1 との直列共振回路に正弦波状に
流れる共振電流のピ−ク値は出力端子６に接続される負
荷の大きさによって変化し、出力電流が大きくなると、
共振電流のピ−ク値が大きくなり、コンデンＣ1 又はイ
ンダクタンスを有する１次巻線Ｎ1 の電圧のピ−ク値も
大きくなる。従って、コンデンサＣ1 の電圧をライン８
で検出するという簡単な構成で電流検出が達成され、低
コスト化及び小型化が達成される。なお、ライン８で検
出されたコンデンサＣ1 の電圧は図２の整流平滑回路１
４と比較器１５とトランジスタ１７とから成るオフ制御
回路に入力し、過電流時における第２のトランジスタＱ
2 のオフ制御に使用される。
【００１５】
【第２の実施例】次に図７を参照して第２の実施例の共
振型スイッチング電源装置を説明する。但し、図７にお
いて図１と共通する部分には同一の符号を付してその説
明を省略する。この実施例では１次巻線Ｎ1 をグランド
側に移し、この１次巻線Ｎ1 の電圧をライン８で検出し
て制御回路２に送っている。図７においてこの他は図１
と同一に構成されている。１次巻線Ｎ1 の電圧の整流平
滑電圧は負荷電流に比例するので、第２の実施例と同一
の作用効果を得ることができる。
振型スイッチング電源装置を説明する。但し、図７にお
いて図１と共通する部分には同一の符号を付してその説
明を省略する。この実施例では１次巻線Ｎ1 をグランド
側に移し、この１次巻線Ｎ1 の電圧をライン８で検出し
て制御回路２に送っている。図７においてこの他は図１
と同一に構成されている。１次巻線Ｎ1 の電圧の整流平
滑電圧は負荷電流に比例するので、第２の実施例と同一
の作用効果を得ることができる。
【００１６】
【第３の実施例】次に図８を参照して本発明の第３の実
施例に係わる共振型スイッチング電源装置を説明する。
但し、図８において図１と共通する部分には同一の符号
を付してその説明を省略する。この実施例では電流検出
のためにトランスＴ1 に３次巻線Ｎ3 が設けられてい
る。この３次巻線Ｎ3 は１次巻線Ｎ1 に密に電磁結合さ
れている。従って、１次巻線Ｎ1 に比例した電圧が３次
巻線Ｎ3 に得られる。従って、３次巻線Ｎ3 の電圧を第
２の実施例の１次巻線Ｎ1 による電流検出と同様に使用
することができる。
施例に係わる共振型スイッチング電源装置を説明する。
但し、図８において図１と共通する部分には同一の符号
を付してその説明を省略する。この実施例では電流検出
のためにトランスＴ1 に３次巻線Ｎ3 が設けられてい
る。この３次巻線Ｎ3 は１次巻線Ｎ1 に密に電磁結合さ
れている。従って、１次巻線Ｎ1 に比例した電圧が３次
巻線Ｎ3 に得られる。従って、３次巻線Ｎ3 の電圧を第
２の実施例の１次巻線Ｎ1 による電流検出と同様に使用
することができる。
【００１７】図８では第１及び第２のトランジスタＱ1
、Ｑ2 のオン・オフ制御回路２ａと、第２のトランジ
スタＱ2 のオフ制御回路２ｂとが分けて示されている。
図８のオン・オフ制御回路２ａは図２のＶＣＯ１１と波
形整形回路１２とＮＯＴ回路１３とから成る部分を示
す。オフ制御回路２ｂは図２の整流平滑回路１４と比較
器１５とトランジスタ１７とから成る部分の代りに設け
たものである。
、Ｑ2 のオン・オフ制御回路２ａと、第２のトランジ
スタＱ2 のオフ制御回路２ｂとが分けて示されている。
図８のオン・オフ制御回路２ａは図２のＶＣＯ１１と波
形整形回路１２とＮＯＴ回路１３とから成る部分を示
す。オフ制御回路２ｂは図２の整流平滑回路１４と比較
器１５とトランジスタ１７とから成る部分の代りに設け
たものである。
【００１８】オフ制御回路２ｂは３次巻線Ｎ3 に接続さ
れた整流平滑回路１４を含む。この整流平滑回路１４の
出力端子は基準電圧源及び比較器として機能するツェナ
ーダイオード１６ａを介してトランジスタ１７のベース
に接続されている。トランジスタ１７は第２のトランジ
スタＱ2 のベースとエミッタとの間にダイオード３１を
介して接続されている。過電流時のトランジスタ１７の
オンを保持するために、電源１に並列に抵抗３３を介し
てツェナーダイオード３２が接続され、ツェナーダイオ
ード３２のカソードがラッチ用トランジスタ３４のエミ
ッタに接続され、ラッチ用トランジスタ３４のコレクタ
がトランジスタ１７のベースに接続され、ラッチ用トラ
ンジスタ３４のベースがトランジスタ１７のコレクタに
接続されている。なお、整流平滑回路１４の出力ライン
間に抵抗３５が接続されている。
れた整流平滑回路１４を含む。この整流平滑回路１４の
出力端子は基準電圧源及び比較器として機能するツェナ
ーダイオード１６ａを介してトランジスタ１７のベース
に接続されている。トランジスタ１７は第２のトランジ
スタＱ2 のベースとエミッタとの間にダイオード３１を
介して接続されている。過電流時のトランジスタ１７の
オンを保持するために、電源１に並列に抵抗３３を介し
てツェナーダイオード３２が接続され、ツェナーダイオ
ード３２のカソードがラッチ用トランジスタ３４のエミ
ッタに接続され、ラッチ用トランジスタ３４のコレクタ
がトランジスタ１７のベースに接続され、ラッチ用トラ
ンジスタ３４のベースがトランジスタ１７のコレクタに
接続されている。なお、整流平滑回路１４の出力ライン
間に抵抗３５が接続されている。
【００１９】負荷電流の増大に応じて３次巻線Ｎ3 の電
圧が高くなると、整流平滑回路１４の出力電圧も高くな
り、これがツェナーダイオード１６ａのツェナー電圧を
越えると、ツェナーダイオード１６ａがオンになり、ト
ランジスタ１７のベース電流が供給され、これもオンに
なる。これにより、第２のトランジスタＱ1 がオフ制御
される。トランジスタ１７がオンになると、ラッチ用ト
ランジスタ３４もオンになり、トランジスタ１７のベー
ス電流が電源１から供給され、このオンが維持される。
なお、ダイオード３１はラッチ用トランジスタ３４のエ
ミッタ・ベースを通って第２のトランジスタＱ2 のベー
ス電流が流れることを阻止する。
圧が高くなると、整流平滑回路１４の出力電圧も高くな
り、これがツェナーダイオード１６ａのツェナー電圧を
越えると、ツェナーダイオード１６ａがオンになり、ト
ランジスタ１７のベース電流が供給され、これもオンに
なる。これにより、第２のトランジスタＱ1 がオフ制御
される。トランジスタ１７がオンになると、ラッチ用ト
ランジスタ３４もオンになり、トランジスタ１７のベー
ス電流が電源１から供給され、このオンが維持される。
なお、ダイオード３１はラッチ用トランジスタ３４のエ
ミッタ・ベースを通って第２のトランジスタＱ2 のベー
ス電流が流れることを阻止する。
【００２０】この第３の実施例では３次巻線Ｎ3 を設け
るがトランスＴ1 と一体であるから、図１のように電流
検出器５を単独で設けるよりは低コスト化、小型化が達
成される。
るがトランスＴ1 と一体であるから、図１のように電流
検出器５を単独で設けるよりは低コスト化、小型化が達
成される。
【００２１】
【第４の実施例】次に、図９を参照して第４の実施例の
共振型スイッチング電源装置を説明する。但し、図９に
おいて図１、図６と共通する部分には同一の符号を付し
てその説明を省略する。図９の実施例では、１つの負荷
４３に対して第１及び第２のスイッチング電源回路４
１、４２が並列接続されている。第１及び第２のスイッ
チング電源回路４１、４２は同一の回路構成を有し、図
６の１つの共振用コンデンサＣ1 の代りに第１及び第２
の共振用コンデンサＣ1a、Ｃ1bを有する。第１及び第２
の共振用コンデンサＣ1a、Ｃ1bの直列回路は電源１の一
端と他端との間に接続され、トランスＴ1 のインダクタ
ンスを有する１次巻線Ｎ1 は第１及び第２のスイッチン
グ素子Ｑ1 、Ｑ2 の相互接続中点と第１及び第２の共振
用コンデンサＣ1a、Ｃ1bの相互接続中点との間に接続さ
れている。従って、図９の回路はハ−フブリッジ型に形
成されている。
共振型スイッチング電源装置を説明する。但し、図９に
おいて図１、図６と共通する部分には同一の符号を付し
てその説明を省略する。図９の実施例では、１つの負荷
４３に対して第１及び第２のスイッチング電源回路４
１、４２が並列接続されている。第１及び第２のスイッ
チング電源回路４１、４２は同一の回路構成を有し、図
６の１つの共振用コンデンサＣ1 の代りに第１及び第２
の共振用コンデンサＣ1a、Ｃ1bを有する。第１及び第２
の共振用コンデンサＣ1a、Ｃ1bの直列回路は電源１の一
端と他端との間に接続され、トランスＴ1 のインダクタ
ンスを有する１次巻線Ｎ1 は第１及び第２のスイッチン
グ素子Ｑ1 、Ｑ2 の相互接続中点と第１及び第２の共振
用コンデンサＣ1a、Ｃ1bの相互接続中点との間に接続さ
れている。従って、図９の回路はハ−フブリッジ型に形
成されている。
【００２２】図６のトランジスタＱ1 、Ｑ2 の代りの図
９の第１及び第２のスイッチング素子Ｑ1 、Ｑ2 はソ−
スをサブストレ−トに接続した構造の絶縁ゲ−ト型（Ｍ
ＯＳ型）電界効果トランジスタであって、等価的にドレ
イン・ソ−ス間に第１及び第２の制御スイッチＳ1 、Ｓ
2 とこれに逆並列に接続された第１及び第２のダイオ−
ドＤa 、Ｄb を有する。この第１及び第２のスイッチン
グ素子Ｑ1 、Ｑ２は図１な示すようにバイポ−ラトラン
ジスタとこれに逆並列接続されたダイオ−ドとで構成す
ることもできる。また、第１及び第２のスイッチング素
子Ｑ1 、Ｑ2 に並列に図１と同様にコンデンサＣ2 、Ｃ
3 を接続することができる。
９の第１及び第２のスイッチング素子Ｑ1 、Ｑ2 はソ−
スをサブストレ−トに接続した構造の絶縁ゲ−ト型（Ｍ
ＯＳ型）電界効果トランジスタであって、等価的にドレ
イン・ソ−ス間に第１及び第２の制御スイッチＳ1 、Ｓ
2 とこれに逆並列に接続された第１及び第２のダイオ−
ドＤa 、Ｄb を有する。この第１及び第２のスイッチン
グ素子Ｑ1 、Ｑ２は図１な示すようにバイポ−ラトラン
ジスタとこれに逆並列接続されたダイオ−ドとで構成す
ることもできる。また、第１及び第２のスイッチング素
子Ｑ1 、Ｑ2 に並列に図１と同様にコンデンサＣ2 、Ｃ
3 を接続することができる。
【００２３】第１及び第２のスイッチング電源回路４
１、４２から負荷４３に供給する電流を検出するために
第１の共振用コンデンサＣ1bに対して並列にダイオ−ド
４４、４５を介してコンデンサ４６、４７が接続されて
いる。また、コンデンサ４６、４７に並列に抵抗４８、
４９の直列回路及び抵抗５０、５１の直列回路が接続さ
れている。同一の分圧比に設定された抵抗４８、４９の
分圧点と抵抗５０、５１の分圧点との間に電流バランス
検出抵抗５２が接続されている。この電流検出用抵抗５
２の両端は電流バランス検出用差動増幅器５３に接続さ
れ、この出力端子は制御回路６ａ、６ｂに接続されてい
る。制御回路６ａ、６ｂは負荷４３の電圧を一定に制御
するために図１の誤差増幅器３と同様に設けられた誤差
増幅器（図示せず）の出力に応答して第１及び第２のス
イッチング素子Ｑ1 、Ｑ2 のオン時間幅を制御する。ま
た、制御回路６ａ、６ｂは差動増幅器５３の出力に応答
して第１及び第２のスイッチング電源回路４１、４２の
出力電流がバランスするように第１及び第２のスイッチ
ング素子Ｑ1 、Ｑ2 のオン時間幅を制御する。差動増幅
器５３の出力は抵抗５２に流れる電流によって変化す
る。第１及び第２のスイッチング電源回路４１、４２の
出力電流が同一の場合には、コンデンサ４６、４７の電
圧も同一になり、また抵抗４８、４９の分圧出力と抵抗
５０、５１の分圧出力も同一になり、抵抗５２には電流
が流れない。しかし、出力電流がアンバランスになると
抵抗５２に電流が流れる。
１、４２から負荷４３に供給する電流を検出するために
第１の共振用コンデンサＣ1bに対して並列にダイオ−ド
４４、４５を介してコンデンサ４６、４７が接続されて
いる。また、コンデンサ４６、４７に並列に抵抗４８、
４９の直列回路及び抵抗５０、５１の直列回路が接続さ
れている。同一の分圧比に設定された抵抗４８、４９の
分圧点と抵抗５０、５１の分圧点との間に電流バランス
検出抵抗５２が接続されている。この電流検出用抵抗５
２の両端は電流バランス検出用差動増幅器５３に接続さ
れ、この出力端子は制御回路６ａ、６ｂに接続されてい
る。制御回路６ａ、６ｂは負荷４３の電圧を一定に制御
するために図１の誤差増幅器３と同様に設けられた誤差
増幅器（図示せず）の出力に応答して第１及び第２のス
イッチング素子Ｑ1 、Ｑ2 のオン時間幅を制御する。ま
た、制御回路６ａ、６ｂは差動増幅器５３の出力に応答
して第１及び第２のスイッチング電源回路４１、４２の
出力電流がバランスするように第１及び第２のスイッチ
ング素子Ｑ1 、Ｑ2 のオン時間幅を制御する。差動増幅
器５３の出力は抵抗５２に流れる電流によって変化す
る。第１及び第２のスイッチング電源回路４１、４２の
出力電流が同一の場合には、コンデンサ４６、４７の電
圧も同一になり、また抵抗４８、４９の分圧出力と抵抗
５０、５１の分圧出力も同一になり、抵抗５２には電流
が流れない。しかし、出力電流がアンバランスになると
抵抗５２に電流が流れる。
【００２４】図９の第１及び第２のスイッチング電源回
路４１、４２においては、第１及び第２の共振用コンデ
ンサＣ1a、Ｃ1bの並列回路のキャパシタンスと１次巻線
Ｎ1のインダクタンスとで直列共振が生じる。
路４１、４２においては、第１及び第２の共振用コンデ
ンサＣ1a、Ｃ1bの並列回路のキャパシタンスと１次巻線
Ｎ1のインダクタンスとで直列共振が生じる。
【００２５】図９の回路においても図６と同様に共振電
流の流れる主回路に電流検出器を接続することが不要に
なり、図６の回路と同様の作用効果が得られる。また、
第１及び第２のスイッチング電源回路４１、４２の出力
電流調整を容易に達成することができる。
流の流れる主回路に電流検出器を接続することが不要に
なり、図６の回路と同様の作用効果が得られる。また、
第１及び第２のスイッチング電源回路４１、４２の出力
電流調整を容易に達成することができる。
【００２６】
【変形例】本発明は上述の実施例に限定されるものでな
く、例えば次の変形が可能なものである。 （１） ２次巻線Ｎ2a、Ｎ2bの巻数を変えて２つの異な
った出力を取ることができる。また、出力トランスＴ1
の２次巻線Ｎ2a、Ｎ2bの一方を省く構成にすることがで
きる。 （２） 図６、図７及び図８のトランジスタＱ1 、Ｑ2
を電界効果トランジスタ等の他のスイッチング素子に置
き換えることができる。 （３） 図６及び図７の回路に於けるトランジスタＱ2
のオフ制御回路を図８のオフ制御回路２ｂに変えること
ができる。また、逆に図８のオフ制御回路２ｂを図２の
オフ制御回路に変えることができる。 （４） 第１及び第２のトランジスタＱ1 、Ｑ2 の電流
をマグアンプを使用して帰還して第１及び第２のトラン
ジスタＱ1 、Ｑ2 を自励式で制御する場合にも本発明を
適用することができる。 （５） 図６、図７、及び図８のスイッチング電源回路
を図９に示すように並列接続し、図９と同様の電流バラ
ンス検出回路を設けることができる。 （６） 図６、図７、図８及び図９の回路において、１
次巻線Ｎ1 に直列に共振用のインダクタンスを接続する
ことができる。そして、この共振用インダクタンスの電
圧を検出して出力電流を知ることができる。また、共振
用インダクタンスと１次巻線のインダクタンスを合計し
て直列共振のインダクタンスとすることもできる。 （７） 図６、図７、図８及び図９の回路において、１
次巻線Ｎ1 に並列に、１次巻線Ｎ1 のインダクタンス又
はこれに直列のインダタンススよりも大きいインダクタ
ンスを接続することができる。 （８） 図９において、コンデンサＣ1a、Ｃ1bの容量を
大きくし、これよりも容量の小さい共振用コンデンサを
１次巻線Ｎ1 に直列に接続できる。 （９） 図６、図７及び図８ではライン８又は３次巻線
Ｎ3 による電圧検出で第２のトランジスタＱ2 をオフに
制御して出力電流を遮断しているが、第１のトランジス
タＱ1 をオフに制御すること、又は第１及び第２のトラ
ンジスタＱ1 、Ｑ2 をオフに制御することができる。ま
た、ライン８又は３次巻線Ｎ3 による電流検出によって
第１及び第２のトランジスタＱ1 、Ｑ2 のオン時間幅を
狭めて出力電流を低減させることができる。
く、例えば次の変形が可能なものである。 （１） ２次巻線Ｎ2a、Ｎ2bの巻数を変えて２つの異な
った出力を取ることができる。また、出力トランスＴ1
の２次巻線Ｎ2a、Ｎ2bの一方を省く構成にすることがで
きる。 （２） 図６、図７及び図８のトランジスタＱ1 、Ｑ2
を電界効果トランジスタ等の他のスイッチング素子に置
き換えることができる。 （３） 図６及び図７の回路に於けるトランジスタＱ2
のオフ制御回路を図８のオフ制御回路２ｂに変えること
ができる。また、逆に図８のオフ制御回路２ｂを図２の
オフ制御回路に変えることができる。 （４） 第１及び第２のトランジスタＱ1 、Ｑ2 の電流
をマグアンプを使用して帰還して第１及び第２のトラン
ジスタＱ1 、Ｑ2 を自励式で制御する場合にも本発明を
適用することができる。 （５） 図６、図７、及び図８のスイッチング電源回路
を図９に示すように並列接続し、図９と同様の電流バラ
ンス検出回路を設けることができる。 （６） 図６、図７、図８及び図９の回路において、１
次巻線Ｎ1 に直列に共振用のインダクタンスを接続する
ことができる。そして、この共振用インダクタンスの電
圧を検出して出力電流を知ることができる。また、共振
用インダクタンスと１次巻線のインダクタンスを合計し
て直列共振のインダクタンスとすることもできる。 （７） 図６、図７、図８及び図９の回路において、１
次巻線Ｎ1 に並列に、１次巻線Ｎ1 のインダクタンス又
はこれに直列のインダタンススよりも大きいインダクタ
ンスを接続することができる。 （８） 図９において、コンデンサＣ1a、Ｃ1bの容量を
大きくし、これよりも容量の小さい共振用コンデンサを
１次巻線Ｎ1 に直列に接続できる。 （９） 図６、図７及び図８ではライン８又は３次巻線
Ｎ3 による電圧検出で第２のトランジスタＱ2 をオフに
制御して出力電流を遮断しているが、第１のトランジス
タＱ1 をオフに制御すること、又は第１及び第２のトラ
ンジスタＱ1 、Ｑ2 をオフに制御することができる。ま
た、ライン８又は３次巻線Ｎ3 による電流検出によって
第１及び第２のトランジスタＱ1 、Ｑ2 のオン時間幅を
狭めて出力電流を低減させることができる。
【図１】従来のスイッチング電源装置を示す回路図であ
る。
る。
【図２】図１の制御回路を示す図である。
【図３】図１及び図６、図７及び図８のＱ1 、Ｑ2 のオ
ン・オフ周波数とＮ1 とＣ1 の共振回路のレスポンスと
の関係を説明するための図である。
ン・オフ周波数とＮ1 とＣ1 の共振回路のレスポンスと
の関係を説明するための図である。
【図４】Ｑ1 、Ｑ2 のオン・オフ周波数と１次巻線Ｎ1
の電圧との関係を示す図である。
の電圧との関係を示す図である。
【図５】図１の各部の状態を示す波形図である。
【図６】第１の実施例のスイッチング電源装置を示す回
路図である。
路図である。
【図７】第２の実施例のスイッチング電源装置を示す回
路図である。
路図である。
【図８】第３の実施例のスイッチング電源装置を示す回
路図である。
路図である。
【図９】第４の実施例のスイッチング電源装置を示す回
路図である。
路図である。
Ｔ1 出力トランス Ｎ11a 、Ｎ11b １次巻線 Ｃ1 共振用コンデンサ ２ 制御回路
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H02M 3/28
Claims (6)
- 【請求項１】 直流電源と、 前記直流電源の一端と他端との間に接続された第１及び
第２のスイッチング素子の直列回路と、 前記第２のスイッチング素子に対して並列に接続された
１次巻線とこの１次巻線に電磁結合された２次巻線とを
備えた出力トランスと、 前記２次巻線に接続された出力整流平滑回路と、 前記第１及び第２のスイッチング素子に対してそれぞれ
直列に接続され且つ前記１次巻線に対しても直列に接続
された直列共振用コンデンサ及びインダクタンスと、 前記出力整流平滑回路の出力電圧を一定にするように前
記第１及び第２のスイッチング素子を交互にオン・オフ
制御する制御回路とから成る共振型スイッチング電源装
置において、 前記直列共振用コンデンサ及びインダクタンスの電流を
検出するために前記共振用コンデンサ又は前記インダク
タンスの両端に接続された電流検出用整流平滑回路と、 基準電圧源と、 前記電流検出用整流平滑回路と前記基準電圧源とに接続
され、前記電流検出用整流平滑回路から得られた検出電
圧と前記基準電圧源の基準電圧とを比較する比較器と、 前記検出電圧が前記基準電圧よりも高いことを示す前記
比較器の出力によって前記第１及び第２のスイッチング
素子の内の少なくとも一方をオフ状態に又はそのオン時
間幅を狭めるように制御する回路とを備えていることを
特徴とする共振型スイッチング電源装置。 - 【請求項２】 直流電源と、 前記直流電源の一端と他端との間に接続された第１及び
第２のスイッチング素子の直列回路と、 漏れインダクタンスを有し且つ前記第２のスイッチング
素子に対して並列に接続されている１次巻線とこの１次
巻線に電磁結合された２次巻線とを備えた出力トランス
と、 前記２次巻線に接続された出力整流平滑回路と、 前記第１及び第２のスイッチング素子に対してそれぞれ
直列に接続され且つ前記１次巻線に対しても直列に接続
された直列共振用コンデンサと、 前記出力整流平滑回路の出力電圧を一定にするように前
記第１及び第２のスイッチング素子を交互にオン・オフ
制御する制御回路とから成る共振型スイッチング電源装
置において、 前記直列共振用コンデンサ及び前記１次巻線の電流を検
出するために前記共振用コンデンサ又は前記１次巻線の
両端に接続された電流検出用整流平滑回路と、 基準電圧源と、 前記電流検出用整流平滑回路と前記基準電圧源とに接続
され、前記電流検出用整流平滑回路から得られた検出電
圧と前記基準電圧源の基準電圧とを比較する比較器と、 前記検出電圧が前記基準電圧よりも高いことを示す前記
比較器の出力によって前記第１及び第２のスイッチング
素子の内の少なくとも一方をオフ状態に又はそのオン時
間幅を狭めるように制御する回路とを備えていることを
特徴とする共振型スイッチング電源装置。 - 【請求項３】 直流電源と、 前記直流電源の一端と他端との間に接続された第１及び
第２のスイッチング素子の直列回路と、 前記第２のスイッチング素子に対して並列に接続された
１次巻線とこの１次巻線に電磁結合された２次巻線とを
備えた出力トランスと、 前記２次巻線に接続された出力整流平滑回路と、 前記第１及び第２のスイッチング素子に対してそれぞれ
直列に接続され且つ前記１次巻線に対しても直列に接続
された直列共振用コンデンサ及びインダクタンスと、 前記出力整流平滑回路の出力電圧を一定にするように前
記第１及び第２のスイッチング素子を交互にオン・オフ
制御する制御回路とから成る共振型スイッチング電源装
置において、 前記１次巻線に密に電磁結合された３次巻線と、 前記１次巻線の電流を検出するために前記３次巻線の両
端に接続された電流検出用整流平滑回路と、 基準電圧源と、 前記電流検出用整流平滑回路と前記基準電圧源とに接続
され、前記電流検出用整流平滑回路から得られた検出電
圧と前記基準電圧源の基準電圧とを比較する比較器と、 前記検出電圧が前記基準電圧よりも高いことを示す前記
比較器の出力によって前記第１及び第２のスイッチング
素子の内の少なくとも一方をオフ状態に又はそのオン時
間幅を狭めるように制御する回路とを備えていることを
特徴とする共振型スイッチング電源装置。 - 【請求項４】 直流電源と、 前記直流電源の一端と他端との間に接続された第１及び
第２のスイッチング素子の直列回路と、 漏れインダクタンスを有し且つ前記第２のスイッチング
素子に対して並列に接続されている１次巻線とこの１次
巻線に電磁結合された２次巻線とを備えた出力トランス
と、 前記２次巻線に接続された出力整流平滑回路と、 前記第１及び第２のスイッチング素子に対してそれぞれ
直列に接続され且つ前記１次巻線に対しても直列に接続
された直列共振用コンデンサと、 前記出力整流平滑回路の出力電圧を一定にするように前
記第１及び第２のスイッチング素子を交互にオン・オフ
制御する制御回路とから成る共振型スイッチング電源装
置において、 前記１次巻線に密に電磁結合された３次巻線と、 前記１次巻線の電流を検出するために前記３次巻線の両
端に接続された電流検出用整流平滑回路と、 基準電圧源と、 前記電流検出用整流平滑回路と前記基準電圧源とに接続
され、前記電流検出用整流平滑回路から得られた検出電
圧と前記基準電圧源の基準電圧とを比較する比較器と、 前記検出電圧が前記基準電圧よりも高いことを示す前記
比較器の出力によって前記第１及び第２のスイッチング
素子の内の少なくとも一方をオフ状態に又はそのオン時
間幅を狭めるように制御する回路とを備えていることを
特徴とする共振型スイッチング電源装置。 - 【請求項５】 直流電源と、 前記直流電源の一端と他端との間に接続された第１及び
第２のスイッチング素子の直列回路と、 前記直流電源の一端と他端との間に接続された第１及び
第２のコンデンサの直列回路と、 １次巻線とこの１次巻線に電磁結合された２次巻線とを
有する出力トランスと、 前記２次巻線に接続された出力整流平滑回路と、 前記第１及び第２のスイッチング素子の相互接続中点と
前記第１及び第２のコンデンサの相互接続中点との間に
前記１次巻線を介して接続されたインダクタンスと、 前記出力整流平滑回路の出力電圧を一定にするように前
記第１及び第２のスイッチング素子を交互にオン・オフ
制御する制御回路とから成る共振型スイッチング電源装
置において、 前記１次巻線の電流を検出するために前記第１のコンデ
ンサ又は第２のコンデンサ又は前記インダクタンスの両
端に接続された電流検出用整流平滑回路と、 基準電圧源と、 前記電流検出用整流平滑回路と前記基準電圧源とに接続
され、前記電流検出用整流平滑回路から得られた検出電
圧と前記基準電圧源の基準電圧とを比較する比較器と、 前記検出電圧が前記基準電圧よりも高いことを示す前記
比較器の出力によって前記第１及び第２のスイッチング
素子の内の少なくとも一方をオフ状態に又はそのオン時
間幅を狭めるように制御する回路とを備えていることを
特徴とする共振型スイッチング電源装置。 - 【請求項６】 直流電源と、 前記直流電源の一端と他端との間に接続された第１及び
第２のスイッチング素子の直列回路と、 前記直流電源の一端と他端との間に接続された第１及び
第２のコンデンサの直列回路と、 前記第１及び第２のスイッチング素子の相互接続中点と
前記第１及び第２のコンデンサの相互接続中点との間に
接続された漏れインダクタンスを有するトランスの１次
巻線と、 前記１次巻線に電磁結合された２次巻線と、 前記２次巻線に接続された出力整流平滑回路と、 前記出力整流平滑回路の出力電圧を一定にするように前
記第１及び第２のスイッチング素子を交互にオン・オフ
制御する制御回路とから成る共振型スイッチング電源装
置において、 前記１次巻線の電流を検出するために前記第１のコンデ
ンサ又は前記第２のコンデンサ又は前記１次巻線の両端
に接続された電流検出用整流平滑回路と、 基準電圧源と、 前記電流検出用整流平滑回路と前記基準電圧源とに接続
され、前記電流検出用整流平滑回路から得られた検出電
圧と前記基準電圧源の基準電圧とを比較する比較器と、 前記検出電圧が前記基準電圧よりも高いことを示す前記
比較器の出力によって前記第１及び第２のスイッチング
素子の内の少なくとも一方をオフ状態に又はそのオン時
間幅を狭めるように制御する回路とを備えていることを
特徴とする共振型スイッチング電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6084104A JP3045215B2 (ja) | 1993-12-30 | 1994-03-30 | 共振型スイッチング電源装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7462593 | 1993-12-30 | ||
| JP5-74625 | 1993-12-30 | ||
| JP6084104A JP3045215B2 (ja) | 1993-12-30 | 1994-03-30 | 共振型スイッチング電源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07236271A JPH07236271A (ja) | 1995-09-05 |
| JP3045215B2 true JP3045215B2 (ja) | 2000-05-29 |
Family
ID=26415793
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6084104A Expired - Fee Related JP3045215B2 (ja) | 1993-12-30 | 1994-03-30 | 共振型スイッチング電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3045215B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4734752B2 (ja) * | 2001-04-23 | 2011-07-27 | サンケン電気株式会社 | スイッチング電源装置 |
| WO2004023635A1 (en) * | 2002-09-05 | 2004-03-18 | Viking Technologies, L.C. | Apparatus and method for charging and discharging a capacitor |
| US7091752B2 (en) * | 2003-09-30 | 2006-08-15 | Power Integrations, Inc. | Method and apparatus for simplifying the control of a switch |
| JP4830467B2 (ja) * | 2005-11-29 | 2011-12-07 | ミツミ電機株式会社 | 共振形コンバータ |
| JP2008141801A (ja) | 2006-11-30 | 2008-06-19 | Mitsumi Electric Co Ltd | スイッチング電源回路 |
| JP5693048B2 (ja) * | 2010-05-31 | 2015-04-01 | キヤノン株式会社 | 電流共振電源 |
| JP6135271B2 (ja) * | 2013-04-19 | 2017-05-31 | 富士電機株式会社 | スイッチング電源装置 |
| JP6007935B2 (ja) * | 2014-03-26 | 2016-10-19 | サンケン電気株式会社 | 電流共振型電源装置 |
| JP6848446B2 (ja) * | 2017-01-11 | 2021-03-24 | 富士電機株式会社 | スイッチング電源装置 |
-
1994
- 1994-03-30 JP JP6084104A patent/JP3045215B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07236271A (ja) | 1995-09-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3260024B2 (ja) | 電源回路 | |
| EP0471421B1 (en) | Stabilizing power source apparatus | |
| US6266254B1 (en) | Switching power circuit | |
| JP3045215B2 (ja) | 共振型スイッチング電源装置 | |
| JPS6353792B2 (ja) | ||
| JPH0866025A (ja) | 共振型スイッチング電源装置 | |
| US6577510B1 (en) | Switching power supply | |
| US6038141A (en) | Resonance power supply circuit of variable capacity type | |
| US4371918A (en) | High efficiency push-pull saturation converter | |
| JPH0833329A (ja) | 共振型スイッチング電源装置 | |
| JPH0740720B2 (ja) | マルチスキヤンテレビジヨン受像機用スイツチング電源装置 | |
| US4603307A (en) | Inverter using current steering saturable inductors or diodes | |
| EP0081302A1 (en) | Series resonant inverter with integrating feedback control loop | |
| JPS6130961A (ja) | スイツチング制御型電源回路 | |
| JPH11196581A (ja) | 自励式プッシュプル電源回路 | |
| JPS6315831B2 (ja) | ||
| US4215391A (en) | Power conversion device | |
| JP4701530B2 (ja) | Ｄｃ−ｄｃコンバータおよびそれを用いた電子装置 | |
| JPS61277372A (ja) | 電源装置 | |
| JP2004215394A (ja) | スイッチング電源装置 | |
| JPS6244367Y2 (ja) | ||
| JPS6349109Y2 (ja) | ||
| JPH08126348A (ja) | Ｄｃ−ａｃインバータ | |
| JPH03116696A (ja) | 放電灯点灯装置 | |
| JPH0214317Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090317 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090317 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100317 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110317 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110317 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120317 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120317 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130317 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140317 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |