JPH11502064A - ポリマースタッド−グリッドアレイ - Google Patents
ポリマースタッド−グリッドアレイInfo
- Publication number
- JPH11502064A JPH11502064A JP9515493A JP51549397A JPH11502064A JP H11502064 A JPH11502064 A JP H11502064A JP 9515493 A JP9515493 A JP 9515493A JP 51549397 A JP51549397 A JP 51549397A JP H11502064 A JPH11502064 A JP H11502064A
- Authority
- JP
- Japan
- Prior art keywords
- polymer
- heat sink
- substrate
- grid array
- stud
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
- H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
- H01L23/4334—Auxiliary members in encapsulations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12042—LASER
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
- H01L2924/15155—Shape the die mounting substrate comprising a recess for hosting the device the shape of the recess being other than a cuboid
- H01L2924/15157—Top view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Injection Moulding Of Plastics Or The Like (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Surface Heating Bodies (AREA)
- Pens And Brushes (AREA)
- Vehicle Interior And Exterior Ornaments, Soundproofing, And Insulation (AREA)
Abstract
(57)【要約】
損失熱の放出を改良するため、下記の構成要素を有するポリマースタッド−グリッドアレイ−グリッドアレイが提案される;新規、斬新なニューバージョンは、殊に、下記の構成要素を有する;即ち、−電気的に絶縁性のポリマーから成る射出成形された3次元のサブストレート(S)を有し、−サブストレート(S)の下面上に面状に配置されたポリマ−スタッドを有し、該ポリマ−スタッドは、射出成形の際に共に成形されたものであり、−前記ポリマ−スタッド(PS)上に、ろう付け可能な端部表面により形成された外部接続部、端子(SA)を有し、−少なくともサブストレート(S)の下面上に形成された導体線路系を有し、該導体線路系は、外部接続部を内部接続部と接続しており、−サブストレート(S)の射出成形の際部分的にコート被着される少なくとも1つの熱放出体ヒートシンク(WL)を有し、−前記熱放出体ヒートシンク(WL)上に配置された少なくとも1つのチップ又はワイヤリング素子(VE)を有し、該ワイヤリング配線素子(VE)の接続部は内部接続部、端子と接続されているのである。新規、斬新なニューバージョンは、ポリマースタッド−グリッドアレイパッケージにおけるパワー素子又はパワーモジュールに適する。
Description
【発明の詳細な説明】
ポリマースタッド−グリッドアレイ
集積回路ICは、益々端子数若しくは接続数が増大しており、ここにおいて、
益々一層小型化、縮小化されている。前記の増大している小型化、縮小化に際し
て、ソルダ−ペースト付着及びコンポーネント装着に当たって、予期される困難
性を新たなハウジング形態により克服する必要があり、ここで、殊にボールグリ
ッドアレイパッケージ(Ball Grid Array Package)におけるシングルチップ、
フュ−(Few)チップ又はマルチチップ−モジユールが有利に使用される(DE−Z
productronic 5,1994,pages 54,55参照)。前記モジュールは、スルーホール
鍍金されたサブストレート、基板に立脚しており、該スルーホール鍍金されたサ
ブストレート、基板上でチップが例えば、接触接続ワイヤを介して、又はフリッ
プチップマウンティングにより接触接続される。サブストレートの下面にはボー
ルグリッドアレイ(Ball Grid Array)(BGA)が設けられ、これは屡々ソルダグ
リッドアレイ(Solder Grid Array)、ランドグリッドアレイ(Land Grid Array
)又はソルダバンプアレイ(Solder Bump Array)とも称される。ボールグリッ
ドアレイ(Ball Grid Array)(BGA)は、サブストレートの下面上に面状に配置
されたソルダ(ろう付け)スタッドを有し、当該の面状に配置されたソルダ(ろ
う付け)スタッドは、プリント回路板又はアセンブリ上での表面マウンティング
、実装を可能にする。前記ソルダ(ろう付け)スタッドの面状配置により、高い
接続数ないし端子数を例えば1.27mmの大きなサイズのグリッドで実現できる。
所謂MIDテクノロジー(MID=Moulded Interconnection Devices)の場合、
従来のプリント回路の代わりに、集積化線路導体系を有する射出成形部品が使用
される。3次元のサブストレートの射出成形に適する高品質のサーモプラスチッ
クは、前記テクノロジーのベースを成す。その種のサーモプラスチックは、プリ
ント回路に対する従来のサブストレート材料に比して一層良好な機械的、熱的、
化学的、電気的及び環境技術上の特性の点ですぐれている。MIDテクノロジー
の特別な方向では、所謂SIL(SIL=Spritzgiessteile mit Integrierten Leitung
en;injection-molded parts with integrated conductor runs)−技術の場合
、集積化線路導体系を有する射出成形部品へ被着された金属層の構造化が、特別
なレーザ構造化方式を使用せずに行われる。ここで、構造化された金属化部を有
する3次元の射出成形部分内に、複数の機械的及び電気的機能が統合化可能であ
る。ハウジング支持機能部は、同時に、案内ガイド及びスナップ作用付接続部の
役割を引き受け、一方、金属化層は、ワイヤリング及
び接続機能のほかに電磁シールドとしても用いられ、良好な熱放出を保証する。
集積化線路を有する3次元の射出成形部の作成の詳細は、例えば、DE−A−37322
49又はEP-A-0361192に明示されている。
US-A-5081520からは、サブストレート上にICチップを取り付ける方法が公知
であり、該方法では、サブストレートは、IC取付用の集積化スタッドを有する
射出成形部として作製される。スタッドの金属化後、接続層が被着され、それに
より、ICチップは、サブストレート上に取付られる。ここで、チップ接続面が
スタッドの所属の金属化部と接続され得る。
国際特許出願PCT/EP95/03763では、所謂ポリマースタッド−グリッドアレイ
(Polymer Stud Grid Array)(PSGA)が提案されており、該ポリマースタッド
−グリッドアレイ(Polymer Stud Grid Array)(PSGA)は、ボールグリッドア
レイ(Ball Grid Array)(BGA)の利点を、MIDテクノロジーの利点と結合し
ている。ニューバージョンに与えられるポリマースタッド−グリッドアレイ(Po
lymer Stud Grid Array)(PSGA)という呼称は、ボールグリッドアレイ(Ball
Grid Array(BGA)に因んで付けられたものである。ここで、“ポリマースタッ
ド”(“Polymer Stud”)という概念は、サブストレートの射出成形の際共に成
形されるポリマースタッドを表すものである。シングルチップ、フュー(Few)
チップ又はマルチチップ−
モジュールに適するニューバージョンは、下記の構成要素を備え、即ち
−電気的に絶縁性のポリマーから成る射出成形された3次元のサブストレート
を有し、
−サブストレートの下面上に面状に配置されたポリマースタッドを有し、該ポ
リマースタッドは、射出成形の際に共に成形されたものであり、
−複数のポリマースタッド上に、ろう付け可能な端部表面により形成された外
部接続部、端子を有し、
−少なくともサブストレートの下面に形成された線路導体系を有し、該線路導
体系は、外部接続部、端子を所属の内部接続部と接続しており、
サブストレート上に配置された少なくとも1つのチップを有し、該チップの接
続部が内部接続部と導電的に接続されているのである。
サブストレートの射出成形の際のポリマースタッドのコスト上有利な、簡単な
作製のほかにポリマースタッド上での外部接続部の作製も、MIDテクノロジー
ないしSIL技術において慣用の線路導体系の作製と共に最小のコストで実施で
きる。SIL技術にて有利に使用されるレーザ微細構造化により、高い接続数な
いし端子数を以て、ポリマースタッド上で外部接続部を、著しく微細なグリッド
で実現することができる。更に、強調すべきことには、ポリマースタッドの熱膨
張が、サブストレートの熱膨張及びモジュールを収容
するプリント配線板のそれに相応することにある。機械的応力が生じると、ポリ
マースタッドは、それの弾性特性により少なくとも部分的補償を可能にする。ポ
リマースタッド上に形成された外部接続部の形状安定性により修理及び交換の場
合の確実性を、ソルダグリッドにより形成された外部接続部を有するボールグリ
ッドアレイに比して増大させ得る。
請求の範囲1に特定された発明の基礎を成す課題とするところは、損失熱の放
出の改善が達成されるポリマースタッド−グリッドアレイを提供することである
。
本発明の基礎を成す認識によれば、射出成形によりポリマースタッド−グリッ
ドアレイのサブストレートの作製の場合、僅かな付加コストでヒートシンクを部
分的にサブストレート材料内に埋め込み得るということである。このためには、
ヒートシンクを射出成形過程前に或1つの所定の個所で位置定めし得る射出成形
型しか必要でない。ポリマースタッド−グリッドアレイの作成後、ヒートシンク
上に配置されたチップ、又はヒートシンク上に配置されたワイヤリング配線素子
の著しく良好な熱放出が保証される。
本発明の有利な発展形態がサブストレートに示されている。
請求の範囲2の構成形態は、射出成形されたサブストレートのトラフ内へチッ
プ又はワイヤリング配線素
子、凹入したところでの取付が可能となり、前記サブストレート底部がヒートシ
ンクにより形成されている。これにより、結果として生じるシングル、フュー(
Few)−又はマルチチップの極めて僅かな厚さを実現できる。さらに、前述のよ
うな凹入したところでの取付によりチップ又はワイヤリング配線素子の最適の保
護が可能になる。
請求の範囲3によれば射出成形の際のサブストレート材料内へのヒートシンク
の簡単な挿入装着が可能になる。さらにヒートシンクのディスク形態は、チップ
又はワイヤリング配線素子の被着上有利である。
請求の範囲4によれば、様々な温度のもとでも応力のないようなサブストレー
トとヒートシンクとの結合体が可能になる。
請求の範囲5によれば、ヒートシンクは金属から成り、ここで、請求の範囲6
に規定された合金により、同時に僅かな熱膨張のもとで良好な熱伝導が可能にな
る。
請求の範囲7によりセラミックから成るヒートシンクをも有利に使用出来、こ
こで、請求の範囲8によれば、殊に、酸化アルミニウムから成るヒートシンクを
使用できる。その種のセラミック材料の場合、同時に僅かな熱膨張のもとで良好
な熱伝導性が確保される。
請求の範囲8の構成形態によれば、ヒートシンク上でのチップ又はワイヤリン
グ配線素子の特に簡単な取
り付けが可能である。ここで接着剤は、付加的にヒートシンクへの良好な熱移行
伝達を保証する。
請求範囲10による構成形態は、簡単な手段によりサブストレートのトラフ内
に設けられたチップ又はワイヤリング配線素子の確実な保護を可能にする。
本発明の実施例が図示してあり、以降詳述する。
図1は、ワイヤボンディング技術で接触接続されたワイヤリング配線素子VE
を有するポリマースタッド−グリッドアレイPSGAの一部分の断面略図を著し
く簡単化して示す。
図示のアレイのベースは、サブストレートSであり、該サブストレートは、“
ポリマースタッド”(“Polymer Stud”)PSないしトラフ(trough)Mを有し
、ここで、トラフMは、STで示す段状部を有する。トラフMの底部は、ヒート
シンクにより形成されている。前記ヒートシンクは、ディスクにより形成されて
おり、該ディスクの縁領域は、サブストレート材料内に埋め込まれている。デイ
スク状のヒートシンクWLは必要な場合、外方に向かって付加的冷却リブを有し
ても良い。ポリマースタッドPS、トラフM及び段状部STを含むサブストレー
トSの作製は、射出成形により行われ、ここにおいて、サブストレート、基板材
料として高温に対して耐性、耐力を有するサーモプラスチックが適する。射出成
形の場合、例えば金属又はセラミックから成るヒートシンクWLも、縁側でサ
ブストレート材料内に固定され得る。
ワイヤリング配線素子VEは、図示の実施例ではセラミック板KPから成り、
前記セラミック板はそれの後面が、ヒートシンクWL上に接着され、それの前面
上には複数のチップCが被着されている。チップCの接続部は、接触接続ワイヤ
KD1を介してセラミック板KPの前面上に形成された図示してない配線層と接
続されている。ワイヤリング配線素子VEの接続部は、接触接続ワイヤKD2を
介してアレイの内部接続部と接続されており、該アレイの内部接続部は、トラフ
Mの段状部STに配置されているが図示されていない。ポリマースタッドPS上
に形成された外部接続部、端子及び該外部接続部、端子を段状部ST上で内部接
続部と接続する線路導体系は、同じく詳細に図示されていない。外部接続部、内
部接続部及び導体線路系の作製及び構成の詳細は国際出願PCT/EP95/03763に示
されており、前記国際出願の開示部分は、本発明の1構成部分である。
図から明らかなようにトラフMは、カバーAで閉鎖されている。前記カバーA
は、プラスチック又は金属から成り、トラフM内に配置されたワイヤリング配線
素子VEの確実な保護を保証する。カバーAの代わりに、トラフMは、密封部の
形成のため、プラスチック例えばエポキシ樹脂で充填されても良い。
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 マルセル ヘールマン
ベルギー国 メレルベケ アザレアシュト
ラーセ 6
(72)発明者 ジャン ロゲン
ベルギー国 ルメン クラプロースストラ
ート 10
(72)発明者 エリック バイネ
ベルギー国 ロイフェン ロツポールスト
ラート 15
(72)発明者 リタ ファン ホーフ
ベルギー国 ボールトメーアベーク リー
ケンホークストラート 28
【要約の続き】
ジョンは、ポリマースタッド−グリッドアレイパッケー
ジにおけるパワー素子又はパワーモジュールに適する。
Claims (1)
- 【特許請求の範囲】 1.ポリマースタッド−グリッドアレイにおいて、下記の構成要素を有する; 即ち、 電気的に絶縁性のポリマーから成る射出成形された3次元のサブストレート( S)を有し、 −サブストレート(S)の下面上に面状に配置されたポリマ−スタッド(PS )を有し、該ポリマ−スタッドは、射出成形の際に共に成形されたものであり、 −前記ポリマ−スタッド(PS)上に、ろう付け可能な端部表面により形成さ れた外部接続部、端子を有し、 −サブストレート(S)の下面上に形成された少なくとも1つの導体線路系を 有し、該導体線路系は、外部接続部を内部接続部と接続しており、 −サブストレート(S)の射出成形の際部分的にコート被着された少なくとも 1つの熱放出体ヒートシンク(WL)を有し、 −前記熱放出体ヒートシンク(WL)上に配置された少なくとも1つのチップ 又はワイヤリング、配線素子(VE)を有し、該少なくとも1つのチップ又はワ イヤリング配線素子(VE)の接続部は、内部接続部、端子と接続されているこ とを特徴とするポリマ−スタッドグリッドアレイ。 2.チップ又はワイヤリング配線素子(VE)は、 サブストレート(S)のトラフ(M)内に設けられており、該トラフ(M)の底 部は、ヒートシンク(WL)により形成されていることを特徴とする請求の範囲 1記載のポリマースタッド−グリッドアレイ。 3.ヒートシンク(WL)は縁側にてサブストレート内に埋め込まれたディス クにより形成されていることを特徴とする請求の範囲1又は2記載のポリマース タッド−グリッドアレイ。 4.ヒートシンク(WL)は、特に良好な熱伝導性を有し、且つ加熱の際単に 僅かしか膨張しない材料から成ることを特徴とする請求の範囲1から3までのう ちいずれか1項記載のポリマースタッド−グリッドアレイ。 5.金属から成るヒートシンク(WL)を有することを特徴とする請求の範囲 1から5までのうちいずれか1項記載のポリマースタッド−グリッドアレイ。 6.ヒートシンク(WL)は、クローム合金、ニッケル合金又はクロムニッケ ル合金から成ることを特徴とする請求の範囲5項記載のポリマースタッド−グリ ッドアレイ。 7.セラミックから成るヒートシンク(WL)を有することを特徴とする請求 の範囲1から4までのうちいずれか1項記載のポリマースタッド−グリッドアレ イ。 8.酸化アルミニウムから成るヒートシンク(WL )を有することを特徴とする請求の範囲7項記載のポリマースタッド−グリッド アレイ。 9.チップ又はワイヤリング配線素子(VE)はヒートシンク(WL)上に接 着されていることを特徴とする請求の範囲1から8までのうちいずれか1項記載 のポリマースタッド−グリッドアレイ。 10.トラフ(M)は、カバー(A)で閉鎖されていることを特徴とする請求の 範囲2から9までのうちいずれか1項記載のポリマースタッド−グリッドアレイ 。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19538464.4 | 1995-10-16 | ||
DE19538464 | 1995-10-16 | ||
PCT/EP1996/004407 WO1997015078A1 (de) | 1995-10-16 | 1996-10-10 | Polymer stud grid array |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11502064A true JPH11502064A (ja) | 1999-02-16 |
JP3037440B2 JP3037440B2 (ja) | 2000-04-24 |
Family
ID=7774969
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP09515493A Expired - Fee Related JP3037440B2 (ja) | 1995-10-16 | 1996-10-10 | ポリマースタッド−グリッドアレイ |
Country Status (8)
Country | Link |
---|---|
US (1) | US6122172A (ja) |
EP (1) | EP0856199B1 (ja) |
JP (1) | JP3037440B2 (ja) |
KR (1) | KR100430325B1 (ja) |
AT (1) | ATE204678T1 (ja) |
DE (1) | DE59607546D1 (ja) |
ES (1) | ES2163043T3 (ja) |
WO (1) | WO1997015078A1 (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6705388B1 (en) * | 1997-11-10 | 2004-03-16 | Parker-Hannifin Corporation | Non-electrically conductive thermal dissipator for electronic components |
DE10030289B4 (de) * | 1999-06-29 | 2012-10-04 | Marquardt Gmbh | Träger für Bauteile und Herstellungsverfahren |
US6444489B1 (en) | 2000-12-15 | 2002-09-03 | Charles W. C. Lin | Semiconductor chip assembly with bumped molded substrate |
US6486549B1 (en) | 2001-11-10 | 2002-11-26 | Bridge Semiconductor Corporation | Semiconductor module with encapsulant base |
US6666693B2 (en) | 2001-11-20 | 2003-12-23 | Fci Americas Technology, Inc. | Surface-mounted right-angle electrical connector |
US6638082B2 (en) | 2001-11-20 | 2003-10-28 | Fci Americas Technology, Inc. | Pin-grid-array electrical connector |
US20050031840A1 (en) * | 2003-08-05 | 2005-02-10 | Xerox Corporation | RF connector |
US7052763B2 (en) * | 2003-08-05 | 2006-05-30 | Xerox Corporation | Multi-element connector |
DE102004032371A1 (de) | 2004-06-30 | 2006-01-26 | Robert Bosch Gmbh | Elektronische Schaltungseinheit |
US20090323295A1 (en) * | 2008-06-30 | 2009-12-31 | Houle Sabina J | Injection molded metal stiffener and integrated carrier for packaging applications |
US10128593B1 (en) | 2017-09-28 | 2018-11-13 | International Business Machines Corporation | Connector having a body with a conductive layer common to top and bottom surfaces of the body as well as to wall surfaces of a plurality of holes in the body |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3271507A (en) * | 1965-11-02 | 1966-09-06 | Alloys Unltd Inc | Flat package for semiconductors |
CA1293544C (en) * | 1987-07-01 | 1991-12-24 | Timothy P. Patterson | Plated plastic castellated interconnect for electrical components |
WO1989000339A1 (en) * | 1987-07-03 | 1989-01-12 | Doduco Gmbh + Co. Dr. Eugen Dürrwächter | Flat bodies, in particular for use as heat sinks for electronic power components |
DE3732249A1 (de) * | 1987-09-24 | 1989-04-13 | Siemens Ag | Verfahren zur herstellung von dreidimensionalen leiterplatten |
US5438481A (en) * | 1987-11-17 | 1995-08-01 | Advanced Interconnections Corporation | Molded-in lead frames |
US5152057A (en) * | 1987-11-17 | 1992-10-06 | Mold-Pac Corporation | Molded integrated circuit package |
US5072283A (en) * | 1988-04-12 | 1991-12-10 | Bolger Justin C | Pre-formed chip carrier cavity package |
US4868349A (en) * | 1988-05-09 | 1989-09-19 | National Semiconductor Corporation | Plastic molded pin-grid-array power package |
US5081520A (en) * | 1989-05-16 | 1992-01-14 | Minolta Camera Kabushiki Kaisha | Chip mounting substrate having an integral molded projection and conductive pattern |
DE69034139T2 (de) * | 1989-10-09 | 2004-11-25 | Mitsubishi Materials Corp. | Keramiksubstrat zur Herstellung elektrischer oder elektronischer Schaltungen |
US5012386A (en) * | 1989-10-27 | 1991-04-30 | Motorola, Inc. | High performance overmolded electronic package |
JPH03188654A (ja) * | 1989-12-18 | 1991-08-16 | Nippon Steel Corp | 樹脂モールド型半導体用放熱体 |
WO1992002040A1 (en) * | 1990-07-25 | 1992-02-06 | Dsm N.V. | Package for incorporating an integrated circuit and a process for the production of the package |
JPH04322452A (ja) * | 1991-04-23 | 1992-11-12 | Mitsubishi Electric Corp | 半導体装置、半導体素子収納容器および半導体装置の製造方法 |
JP2931741B2 (ja) * | 1993-09-24 | 1999-08-09 | 株式会社東芝 | 半導体装置 |
EP0645953B1 (de) * | 1993-09-29 | 1997-08-06 | Siemens NV | Verfahren zur Herstellung einer zwei- oder mehrlagigen Verdrahtung und danach hergestellte zwei- oder mehrlagige Verdrahtung |
JP3112949B2 (ja) * | 1994-09-23 | 2000-11-27 | シーメンス エヌ フェー | ポリマースタッドグリッドアレイ |
US5609889A (en) * | 1995-05-26 | 1997-03-11 | Hestia Technologies, Inc. | Apparatus for encapsulating electronic packages |
-
1996
- 1996-10-10 JP JP09515493A patent/JP3037440B2/ja not_active Expired - Fee Related
- 1996-10-10 US US09/051,778 patent/US6122172A/en not_active Expired - Fee Related
- 1996-10-10 DE DE59607546T patent/DE59607546D1/de not_active Expired - Fee Related
- 1996-10-10 AT AT96934620T patent/ATE204678T1/de not_active IP Right Cessation
- 1996-10-10 WO PCT/EP1996/004407 patent/WO1997015078A1/de active IP Right Grant
- 1996-10-10 ES ES96934620T patent/ES2163043T3/es not_active Expired - Lifetime
- 1996-10-10 KR KR10-1998-0702732A patent/KR100430325B1/ko not_active IP Right Cessation
- 1996-10-10 EP EP96934620A patent/EP0856199B1/de not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
EP0856199A1 (de) | 1998-08-05 |
US6122172A (en) | 2000-09-19 |
DE59607546D1 (de) | 2001-09-27 |
KR100430325B1 (ko) | 2004-09-18 |
ATE204678T1 (de) | 2001-09-15 |
EP0856199B1 (de) | 2001-08-22 |
WO1997015078A1 (de) | 1997-04-24 |
KR19990064244A (ko) | 1999-07-26 |
ES2163043T3 (es) | 2002-01-16 |
JP3037440B2 (ja) | 2000-04-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3112949B2 (ja) | ポリマースタッドグリッドアレイ | |
JP3011772B2 (ja) | マイクロ波回路装置用のポリマースタッド−グリッドアレイ | |
US20080035947A1 (en) | Surface Mount Light Emitting Chip Package | |
US7919854B2 (en) | Semiconductor module with two cooling surfaces and method | |
US20090243079A1 (en) | Semiconductor device package | |
JP3037440B2 (ja) | ポリマースタッド−グリッドアレイ | |
US20100208438A1 (en) | Method for the Production and Contacting of Electronic Components by Means of a Substrate Plate, Particularly a DCB Ceramic Substrate Plate | |
JP2002520865A (ja) | 基板の上面と下面との間に導電性横接続部を有する線材の製造法ならびに基板上にこの種の横接続部を有する線材 | |
JP2004515078A (ja) | 半導体モジュールの製造方法並びにこの方法に従って製造されるモジュール | |
JP2770947B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
JPH0411758A (ja) | 半導体装置 | |
US6057594A (en) | High power dissipating tape ball grid array package | |
US7589402B2 (en) | Semiconductor module and manufacturing method thereof | |
US6518088B1 (en) | Polymer stud grid array | |
JPH0922970A (ja) | 電子部品 | |
JPH06204385A (ja) | 半導体素子搭載ピングリッドアレイパッケージ基板 | |
JPH03238852A (ja) | モールド型半導体集積回路 | |
JPS62247555A (ja) | 半導体素子搭載ピングリットアレイパッケージ基板の製造方法 | |
JPH04124860A (ja) | 半導体パッケージ | |
JPH01204453A (ja) | 樹脂基板を用いたピングリッドアレイ構造 | |
JPH0442942Y2 (ja) | ||
JPH0587982U (ja) | 発熱部品を有する混成集積回路装置 | |
US20060044771A1 (en) | Electronic module with conductive polymer | |
JPH04324963A (ja) | 混成集積回路装置 | |
KR20130036737A (ko) | 금속계 전자 구성요소 및 그 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |