JPH04322452A - 半導体装置、半導体素子収納容器および半導体装置の製造方法 - Google Patents

半導体装置、半導体素子収納容器および半導体装置の製造方法

Info

Publication number
JPH04322452A
JPH04322452A JP3091886A JP9188691A JPH04322452A JP H04322452 A JPH04322452 A JP H04322452A JP 3091886 A JP3091886 A JP 3091886A JP 9188691 A JP9188691 A JP 9188691A JP H04322452 A JPH04322452 A JP H04322452A
Authority
JP
Japan
Prior art keywords
insulating frame
semiconductor device
conductive
frame
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3091886A
Other languages
English (en)
Inventor
Junji Yamada
順治 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP3091886A priority Critical patent/JPH04322452A/ja
Priority to DE4213251A priority patent/DE4213251A1/de
Publication of JPH04322452A publication Critical patent/JPH04322452A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32153—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/32175—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H01L2224/32188—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic the layer connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01021—Scandium [Sc]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、半導体装置およびそ
の製造方法に関するもので、特に、半導体素子の放熱性
能を高めるための改良に関する。
【０００２】
【従来の技術】周知のように、半導体素子はプリント基
板などの上に実装されて使用される場合が多い。ところ
が、半導体素子のサイズが微小である場合にはそのハン
ドリングが簡単ではなく、実装工程において半導体素子
に無理な力が加わりやすいという性質がある。そして半
導体素子に無理な力が加わるとその特性に悪影響が生じ
るばかりでなく、場合によっては半導体素子が破壊され
ることもある。
【０００３】このような事情に対処するため、平面サイ
ズで１ｃｍ×１ｃｍ程度の収納容器内に半導体素子を収
納し、この収納容器とともに半導体素子を取り扱う技術
が提案されている。
【０００４】図２３は、このような収納容器を使用した
半導体装置ＳＤを示す断面図であり、半導体素子８が半
導体素子収納容器ＳＣに収容されている。収納容器ＳＣ
はセラミックフレーム１を備えており、セラミックフレ
ーム１には、その上面側中央部に半導体素子収容凹部２
が形成されるとともに、セラミックフレーム１の両側部
に、上面側から下面側にかけてリード４が挿入されてい
る。さらに、セラミックフレーム１の上面側の両側領域
には、リード４の上端に接続された電極５が設けられる
とともに、下面側の両側領域にはリード４の下端に接続
された信号入出力用の電極６が設けられている。
【０００５】また、セラミックフレーム１の半導体素子
収容凹部２の底面には、銅にニッケルメッキが施された
ダイボンディング用パッド７が取り付けられる。さらに
、ダイボンディング用パッド７上には、半導体素子８が
ハンダ等のダイボンディング用接合材３を介して取り付
けられる。また、半導体素子８の上面側には電極部が形
成されており、その電極部と、セラミックフレーム１の
電極５とが金属細線９により接続される。
【０００６】このような半導体装置ＳＤをプリント基板
等に実装するには、プリント基板上の導電パターン上に
、半導体装置ＳＤの電極６をハンダにより固定する。 半導体素子８は絶縁性のセラミックフレーム１の中に収
容されているため、電極６以外の部分で半導体素子８が
周囲の部材と電気的に短絡してしまうことはない。
【０００７】
【発明が解決しようとする課題】しかしながら、従来の
半導体装置ＳＤでは、半導体素子８をダイボンディング
用パッド７を介して熱伝導性の低いセラミックフレーム
１に取り付けるようにしているため、半導体素子８が動
作中に発生する熱は、セラミックフレーム１側へはほと
んど放出されず、半導体素子８から直接空気中に放出さ
れるか、あるいは金属細線９を介してセラミックフレー
ム１およびプリント基板に放出されるに過ぎず、放熱量
が小さく制限されている。このため、従来の半導体装置
ＳＤでは、発熱量の大きい大電力の半導体素子を使用す
ることができないという問題があった。
【０００８】この発明の第１の目的は、上記従来技術の
問題を解消し、放熱性能を高めて、発熱量の大きい半導
体素子も使用できる半導体装置を提供することである。
【０００９】この発明の第２の目的は、上記第１の目的
を達成した上でさらに、製造が容易な半導体装置を提供
することである。
【００１０】この発明の第３の目的は、上記第１の目的
を達成した上でさらに、半導体素子や配線部材の保護能
力をさらに向上させることである。
【００１１】この発明の第４の目的は、上記第１の目的
を達成する半導体装置に利用可能な半導体素子収納容器
を提供することである。
【００１２】この発明の５の目的は、上記の各目的を達
成する半導体装置の製造方法を提供することである。
【００１３】
【課題を解決するための手段】請求項１に記載された第
１の構成にかかる半導体装置は、絶縁性フレームの底部
において上下方向に貫通した窓孔を設け、金属および合
金のうちの少くとも一方を材料として形成された放熱ブ
ロックを前記窓孔内に挿入してある。
【００１４】請求項２に記載された第２の構成の半導体
装置では、上記導電構造のうち前記絶縁性フレームの下
面に固定された部分の下面の高さと、前記放熱ブロック
の下面高さとが実質的に同じとされている。
【００１５】請求項３に記載された第３の構成の半導体
装置では、それぞれが窓孔を有する第１と第２の絶縁性
フレームを重ね合せた組合せフレームが使用される。た
だし、第１の絶縁性フレームの窓孔よりも第２の絶縁性
フレームの窓孔のほうが大きなサイズを有しており、上
記重ね合せにおいては第１の絶縁性フレームが下になっ
ている。
【００１６】また、放熱ブロックは第１の絶縁性フレー
ムの窓孔内に挿入されており、その上に半導体素子が取
り付けられている。さらに、導電構造は第１の絶縁性フ
レームに沿って伸びている。
【００１７】請求項４に記載された第４の構成の半導体
装置では、上記組合せフレームによって規定される階段
状の窓孔の中に樹脂が充填されて半導体素子の上面とそ
れに接続された導電線とを封止している。
【００１８】また、請求項５から請求項７に記載された
第１から第３の構成にかかる半導体素子収納容器はそれ
ぞれ、上記第１から第３の構成にかかる半導体装置にお
いて利用される構造を有しており、いずれにおいても絶
縁性フレームの窓孔に放熱ブロックが挿入されている。
【００１９】一方、請求項８から請求項１１に記載され
た第１から第４の製造方法は、上記の半導体装置の製造
プロセスを特定する。いずれの方法においても絶縁性フ
レームの窓孔に放熱ブロックが挿入された構造を得た後
に、半導体素子を放熱ブロックの上に固定する工程を有
している。
【００２０】第１の方法では絶縁性フレームに導電構造
を取付けた後において、絶縁性フレームの窓孔に放熱ブ
ロックを挿入するが、第２の方法では絶縁性フレームと
放熱ブロックとの組合せ構造を得てから導電構造を取付
ける。これら第１と第２の方法のいずれによっても、第
１の構成の半導体装置を得ることができる。
【００２１】また、第３の方法では、第１と第２の絶縁
性フレームが使用されるが、放熱ブロックの上に半導体
素子を固定して配線を行なった後に第１と第２の絶縁性
フレームの相互接合がなされることに特徴がある。この
方法によって第３の構成の半導体装置を得ることができ
る。
【００２２】さらに、第４の方法では樹脂封止工程が付
加されており、この方法によって第４の構成の半導体装
置を得ることができる。
【００２３】なお、後述する各実施例と各請求項との対
応関係は次のようになっている。
【００２４】請求項１…第１ないし第６の実施例請求項
２…第１ないし第６の実施例 請求項３…第５の実施例および第６の実施例請求項４…
第５の実施例および第６の実施例請求項５…第１ないし
第４の実施例 請求項６…第１ないし第４の実施例 請求項７…第５および第６の実施例 請求項８…第１および第２の実施例の製造方法請求項９
…第３および第４の実施例の製造方法請求項１０…第５
および第６の実施例の製造方法請求項１１…第５および
第６の実施例の製造方法
【００２５】
【作用】この発明の第１から第４の構成の半導体装置の
いずれにおいても、半導体素子で発生した熱が放熱ブロ
ックを介して下方に放熱されるため、大電力の半導体素
子が使用可能である（第１の目的に対応）。
【００２６】特に第２の構成の半導体装置では、それを
配線基板等に実装したときに、基板に対する放熱ブロッ
クの接触能力が高まる。
【００２７】また、第３の構成の半導体装置では、半導
体素子と導電構造との配線工程が比較的広いスペース内
で実行可能であり、その製造が容易である（第２の目的
に対応）。
【００２８】さらに、第４の構成の半導体装置では半導
体素子の上面とそれに接続された導電線とが樹脂で封止
されるため、半導体素子の上面とそれに接続された導電
線の保護能力が一層向上する（第３の目的に対応）。
【００２９】この発明の第１から第３の構成の半導体素
子収納容器はそれぞれ、上記第１から第３の構成の半導
体装置のうち半導体素子を収納している容器部分を特定
しているため、上記第１から第３の構成の半導体装置に
おいて利用可能となっている（第４の目的に対応）。
【００３０】さらに、この発明の第１から第４の構成の
半導体装置の製造方法は、第５の目的を達成することが
可能である。
【００３１】まず、第１の方法では、絶縁性フレームの
窓孔に放熱ブロックを挿入し放熱ブロックの上に半導体
素子を固定する。これに対し、第２の方法では、絶縁性
フレームと放熱ブロックとの組合わせ構造を得てから放
熱ブロックの上に半導体素子を固定しているが、いずれ
の方法においても、第１の構成の半導体装置が得られる
ことにかわりわない。
【００３２】また、第３の方法では、第１の絶縁性フレ
ームの窓孔に放熱ブロックを挿入し、放熱ブロックの上
に半導体素子を固定した後、第１の絶縁性フレームに第
２の絶縁性フレームを接合するようにしている。こうし
て、第３の構成の半導体装置を得るようにしている。
【００３３】さらに、第４の方法では、第３の方法に樹
脂封止工程を付加することにより、第４の構成の半導体
装置を得るようにしている。
【００３４】
【実施例】
＜Ａ．第１の実施例の構成＞図１はこの発明の第１の実
施例である半導体装置ＳＤ１を示す斜視図、図２はその
断面図である。また、図３はその半導体装置ＳＤ１に使
用されたフレーム１０を示す断面図、図４は同じくその
半導体装置ＳＤ１に使用される放熱ブロック２０を示す
斜視図である。
【００３５】図１および図２に示すように、この半導体
装置ＳＤ１は、半導体素子収納容器ＳＣとその中に収納
された半導体素子３０とを備えている。このうち半導体
素子収納容器ＳＣはセラミック製のフレーム１０とそれ
に付属する部材とからなっている。
【００３６】フレーム１０は、その上面側に下方に向け
て陥没した半導体素子収納凹部１１が形成されるととも
に、その凹部１１の底面に下端まで貫通する矩形のブロ
ック取付孔（窓孔）１２が形成される。また、フレーム
１０の両側部にはフレーム１０の上面側から下面側にか
けてリード取付孔１３ａが形成されて、そのリード取付
孔１３ａ内にリード１３が挿入される。さらに、フレー
ム１０の上面側の両側領域にはリード（第３の導電部分
）１３の上端に接続された第１電極（第１の導電部分）
１４が設けられるとともに、フレーム１０の下面側の両
側領域（第２の導電部分）にはリード１３の下端に接続
された信号入出力用電極（第２電極）１５が設けられる
。
【００３７】一方、フレーム１０のブロック取付孔１２
内に嵌め込まれる放熱ブロック２０は金属または合金か
らなる立方体のブロックである。この放熱ブロック２０
はたとえば銅からなる単一のブロックであってもよいが
、図４に示すように第１と第２のブロック片２１，２２
を相互に接合して形成した複合ブロックであってもよい
。このうち、第１のブロック片２１はたとえば銅で形成
されており、第２のブロック片２２はモリブデンで形成
されている。そして、第２のブロック片２２は、ハンダ
によって第１のブロック片２１の上面に接合されている
。
【００３８】この放熱ブロック２０の平面サイズはブロ
ック取付孔１２の開口サイズに適合している。そして放
熱ブロック２０はブロック取付孔１２内に挿入され、接
着剤によってブロック取付孔１２内に固定されている。 また、この取付けにあたっては、放熱ブロック２０の下
面２０ａの高さが信号入出力用電極１５の下面１５ａの
高さと同一となるような高さ調整がなされている。換言
すれば、放熱ブロック２０の下面２０ａは、信号入出力
電極１５の下面１５ａと同一平面に属するような高さ関
係にある。
【００３９】また、ハンダ等の接合材３１を用いたダイ
ボンディングによって、半導体素子３０が放熱ブロック
２０上に固定される。この半導体素子３０は、その内部
に形成された回路素子と、その上面側に形成された電極
部（図示省略）とを備えている。さらに、半導体素子３
０の電極部には金属細線（導電線）４０の一端（第１の
端部）が接続されるとともに、金属細線４０の他端（第
２の端部）が電極１４に接続される。これにより、半導
体素子３０と電極１４との間が電気的に接続される。
【００４０】図５は、この半導体装置ＳＤ１をプリント
基板５０上に実装した状態を示す図である。プリント基
板５０は、絶縁性の基板５５とその上の導電性パターン
５１とを有している。この導電性パターン５１は半導体
装置ＳＤ１に対する信号の入出力のためのパターンであ
って、プリント基板５０上の他の回路部品（図示せず）
に接続されている。また、基板５５の上には、半導体装
置ＳＤ１の実装のための接合用パッド５３が形成されて
いる。この接合用パッド５３はたとえば導電性パターン
５１と同時に形成された矩形の導電性パターンであって
もよい。この接合用パッド５３は、半導体装置ＳＤ１以
外の回路部分からは電気的に絶縁された孤立パターンと
なっている。
【００４１】フレーム１０の信号入出力電極１５は、接
合材５２によって導電性パターン５１上に接続される。 また、放熱ブロック２０の下面は、接合材５４によって
接合用パッド５３上に固定される。接合材５１，５２と
しては、たとえばハンダが使用される。
【００４２】この半導体装置ＳＤ１では、半導体素子３
０の下面側からプリント基板５０にかけて、接合材３１
、モリブデン板２２、放熱ブロック２０および接合材５
４で構成される熱伝導経路が存在する。そしてこの熱伝
導経路の構成部品は金属または合金によって形成されて
いるため、この熱伝導経路の熱伝導率は高い。その結果
、この熱伝導経路は半導体素子３０で発生した熱の放熱
経路として作用し、半導体素子３０の放熱性能が高めら
れる。したがって、発熱量の大きい大電力の半導体素子
も使用することができる。
【００４３】さらに、この実施例では、放熱ブロック２
０の下面２０ａを、フレーム１０の信号入出力電極１５
の下面１５ａと同一の高さとしているため、半導体装置
ＳＤ１をプリント基板５０に実装したときに、放熱ブロ
ック２０の下面２０ａの全域が確実にプリント基板５０
に接触する。このため、半導体素子３０から放熱ブロッ
ク２０に伝達された熱が、効率良くプリント基板５０に
放出される。なお、放熱ブロックの下面の高さを信号入
出力電極の下面の高さと実質的に同一とするという構成
は、以下の他の実施例にも適用されている。
【００４４】なお、プリント基板５０の接合用パッド５
３は、信号伝達用の導電性パターン５１や他の部品から
電気的に絶縁されているため、半導体素子３０と導電性
パターン５１などとの間の電気的短絡等は生じない。
【００４５】また、半導体素子３０の下面側は接地され
ることが多いため、半導体素子３０が放熱ブロック２０
に電気的に接続されることによる弊害はない。特に、接
合用パッド５３を接地電位レベルに接続した場合には、
放熱ブロック２０を介した接地経路を確保できるという
利点もある。
【００４６】＜Ｂ．第１の実施例の製造方法＞この半導
体装置ＳＤ１は次のようにして製造される。
【００４７】まず、図６に示すように、セラミック製の
フレーム１０を作成する。フレーム１０は凹部１１を有
しており、その底部には矩形のブロック取付孔１２が形
成されている。また、リード取付孔１３ａも形成されて
いる。
【００４８】次に、図７に示すリード１３をリード取付
孔１３ａに挿入し、金属の電極板１４，１５をフレーム
１０の上下面の端部に設置してリード１３と接続する。 この状態が既述した図３に相当する。なお、図６に示さ
れるリード１３、第１電極１４および第２電極１５によ
って導電リード構造Ｄ（導電構造）が構成される。
【００４９】その後、図８に示すように、あらかじめ準
備された放熱ブロック２０の側面に接着剤を塗布し、そ
の放熱ブロック２０をフレーム１０のブロック取付孔１
２内に挿入して接着剤を硬化させる。このとき、放熱ブ
ロック２０の下面２０ａの高さが電極板１５の下面１５
ａの高さと同一となるようにしておく。なお、図８に示
される状態、すなわちフレーム１０、導電リード構造Ｄ
および放熱ブロック２０によって半導体素子収納容器Ｓ
Ｃ１が構成される。
【００５０】つづいて、図９に示すように、接合材３１
を用いて放熱ブロック２０上に半導体素子３０を固定す
る。最後に図２に示すように、半導体素子３０の電極部
と電極１４とを金属細線４０により接続し、半導体装置
ＳＤ１を得る。
【００５１】＜Ｂ．第２の実施例＞図１０はこの発明の
第２の実施例である半導体装置ＳＤ２を示す断面図であ
る。同図に示すように、この半導体装置ＳＤ２は半導体
素子収納容器ＳＣ２を備えており、半導体素子収納容器
ＳＣ２は、図２のフレーム１０と同様の形状を有するセ
ラミック製のフレーム６０を備えている。フレーム６０
の中央部分には半導体素子収納凹部６１が形成され、半
導体素子収納凹部６１の底面にはブロック取付孔６２が
形成されている。
【００５２】フレーム６０に取付られる電極６４，６５
のうち、フレーム６０の下面側の電極６５は第１の実施
例における電極１４（図２）と同様であるが、フレーム
６０の上面側の電極６４は二重鍵形（Ｄｏｕｂｌｅ　Ｋ
ｉｎｋ）の形状を有している。この電極６４は、フレー
ム６０の上面６０ａからブロック取付穴６２の内部ステ
ップ面６１ａにかけて適合している。
【００５３】電極６４の各部分のうち、フレーム６０の
上面６０ａの上に存在する部分６４ａはリード６３と接
続されており、ブロック取付穴６２の内部ステップ面６
１ａの上に存在する部分６４ｂと半導体素子８０の電極
部とが金属細線９０により接続されている。
【００５４】フレーム６０のブロック取付孔６２内には
放熱ブロック７０が挿入されて固定されている。この放
熱ブロック７０は第１の実施例における放熱ブロック２
０と同様の材質から構成されているが、その厚さ寸法は
第１の実施例の放熱ブロック２０よりも小さく設定され
ている。すなわち、放熱ブロック７０の下面７０ａの高
さが電極６５の下面６５ａと同じ高さになるように放熱
ブロック７０をブロック取付穴６２内に固定したとき、
放熱ブロック７０の上面７０ｂの高さがブロック取付穴
６２の内部ステップ面６１ａよりも低くなるように、放
熱ブロック７０の厚さが決定されている。
【００５５】また、半導体素子収納凹部６１内に、シリ
コン系樹脂またはエポキシ系樹脂等のポッティング材１
０５が充填され、そのポッティング材１０５（樹脂層）
により半導体素子８０と金属細線９０とが封止される。 電極６４の部分６４ｂもまたポッティング材１０５によ
って封止されている。
【００５６】その他の構成は、上記第１の実施例と同様
である。
【００５７】この半導体装置ＳＤ２においても、半導体
素子８０を放熱ブロック７０上に取り付けるようにして
いるため、半導体素子８０の放熱性能が高められる。
【００５８】また、金属細線９０を半導体素子収納凹部
６１内に収容して、その凹部６１内にポッティング材１
０５を充填するようにしているため、金属細線９０と半
導体素子８０とがポッティング材１０５により封止され
て、金属細線９０と半導体素子８０とが十分に保護され
る。
【００５９】＜Ｄ．第２の実施例の製造方法＞この半導
体装置ＳＤ２の製造にあたっては、まず、第１の実施例
の半導体装置ＳＤ１と同様のプロセスによって図１１の
構造を得る。すなわち、フレーム６０のブロック取付穴
６２内に放熱ブロック７０を取り付ける。つづいて、放
熱ブロック７０上に半導体素子８０を取り付けてから、
半導体素子８０の電極部と電極６４とを金属細線９０に
より接続する。
【００６０】その後、半導体素子収納凹部６１内に、ポ
ッティング材１０５とともに硬化剤を充填し、それらを
加熱して硬化させることにより、半導体装置ＳＤ２を得
る。
【００６１】＜Ｅ．第３の実施例とその製造方法＞図１
２はこの発明の第３の実施例である半導体装置ＳＤ３を
示す断面図、図１３はその半導体装置ＳＤ３に使用され
た放熱ブロック１２０を示す斜視図である。両図に示す
ように、この半導体装置の放熱ブロック１２０には、そ
の両側壁に側方に突出するように一対のリブ１２０ａが
一体的に形成されている。また、フレーム１１０のブロ
ック取付孔１１２の内壁部分には、リブ１２０ａと適合
する一対の溝１１２ａが形成されている。
【００６２】その他の構成は、上記第１の実施例の半導
体装置ＳＤ１と同様である。
【００６３】この半導体装置ＳＤ３では、放熱ブロック
１２０とフレーム１１０との固定がリブ１２０ａと溝１
１２ａとの嵌合によって達成されるため、それらの間に
相互にずれが生ずる事態や、それらが相互に分離してし
まう事態を特に有効に防止できる。
【００６４】この半導体装置ＳＤ３の製造は次のように
して行なわれる。
【００６５】すなわち、リブ１２０ａが形成された放熱
ブロック１２０の外周にセラミック材料を配設しておい
て、これらを焼結することにより、放熱ブロック１２０
とセラミック製フレーム１１０とを一体化した構造体を
得る。このようにして形成された構造体は、半導体素子
収納凹部１１１の底部分に放熱ブロック１２０が存在し
ている。また、フレーム１１０の上面から下面まで貫通
するリード取付孔１１３ａがフレーム１１０の両側部に
形成される。
【００６６】つづいて、リード取付孔１１３ａの中にリ
ード１１３を挿入する。次に、フレーム１１０の上面の
両側領域に、リード１１３の上端に接続されるように電
極１１４を固定するとともに、フレーム１１０の下面の
両側領域に信号入出力電極１１５を固定してリード１１
３の下端に接続する。
【００６７】つづいて、半導体素子収納凹部１１１内に
おいて放熱ブロック１２０上に半導体素子１３０をダイ
ボンディングして取り付ける。そして最後に、半導体素
子１３０の電極部と電極１１４とを金属細線１４０によ
り接続する。
【００６８】＜Ｆ．第４の実施例とその製造方法＞図１
４はこの発明の第４の実施例である半導体装置ＳＤ４を
示す斜視図、図１５はその半導体装置ＳＤ４の要部分解
断面図である。両図に示すように、この半導体装置ＳＤ
４が、上記第３の実施例の半導体装置ＳＤ３に対し相違
している点は次の通りである。
【００６９】すなわち、半導体装置ＳＤ３のフレーム１
１０はセラミックにより構成されているが、この半導体
装置ＳＤ４のフレーム１６０はエポキシ系樹脂やガラス
エポキシ系樹脂等の樹脂により構成されている。また、
フレーム１６０は一対のフレーム片１１６ａの組合わせ
からなっている。その他の構成は、第３の実施例の半導
体装置ＳＤ３と同様である。
【００７０】この半導体装置ＳＤ４では、焼結プロセス
によって放熱ブロック１７０と一体化できない樹脂フレ
ーム１６０を用いつつ第３の実施例の半導体素子収納容
器ＳＣ３と類似の収納容器ＳＤ４を得られるという利点
がある。
【００７１】この半導体装置ＳＤ４の製造にあたっては
、一対のフレーム片１６０ａをあらかじめ準備しておく
。これらのフレーム片１６０ａは、相互に結合されたと
きに図１２のフレーム１１０と同形状となるような形状
を持っている。
【００７２】まず、各フレーム片１６０ａのリード取付
孔１６３ａにリード１６３が挿入されるとともに、電極
１６４および信号入出力電極１６５がリード１６３に接
続される。
【００７３】一方、放熱ブロック１７０は図１３の放熱
ブロック１２０と同じ形状を有しており、各フレーム片
１６０ａに形成された溝１６６と適合する一対のリブ１
２０ａが形成されている。そして、各フレーム片１６０
ａの対向する面側に接着剤を塗布し、各フレーム片１６
０ａの溝１６６内にリブ１７０ａを嵌合させるようにし
て、一対のフレーム片１６０ａで放熱ブロック１７０を
挟み込む。そして上記接着剤を硬化させることにより一
対のフレーム片１６０ａがフレーム１６０となるととも
に、フレーム１６０と放熱ブロック１７０とが一体化さ
れ、これによって半導体素子収納容器ＳＣ４が得られる
。
【００７４】その後、半導体素子収納凹部１６１内にお
いて放熱ブロック１７０上に半導体素子１８０をダイボ
ンディングして固定し、その後半導体素子１８０の電極
部と電極１６４とを金属細線１９０により接続して半導
体装置ＳＤ４を得る。
【００７５】＜Ｇ．第５の実施例＞図１６はこの発明の
第５の実施例である半導体装置ＳＤ５を示す断面図、図
１７はその半導体装置ＳＤ５に使用された第１フレーム
２１０ａを示す断面図である。
【００７６】両図に示すように、第１フレーム２１０ａ
は、絶縁性部材、例えばエポキシ系樹脂またはガラスエ
ポキシ系樹脂などの樹脂により構成された矩形のリング
部材であり、中央部に矩形のブロック取付孔（第１の窓
孔）２１２が存在する。また、第１フレーム２１０ａの
両側部には、リード取付孔２１３ａが形成され、その中
にリード（第３の導電部分）２１３が挿通されている。
【００７７】第１フレーム２１０ａの両面両側領域には
、リード（第３の導電部分）２１３にそれぞれ接続する
電極（第１の導電部分）２１４および信号入出力電極（
第２の導電部分）２１５が設けられる。電極２１４は、
ブロック取付孔２１２の周縁部まで伸びている。
【００７８】第１フレーム２１０ａのブロック取付孔２
１２内には、図１０の放熱ブロック７０と同形状、同素
材の放熱ブロック２２０が、接着剤により取り付けられ
る。
【００７９】放熱ブロック２２０上には、ダイボンディ
ング用接合材２３１を介して半導体素子２３０が固定さ
れる。半導体素子２３０の上面２３０ａは、第１フレー
ム２１０ａの上面とほぼ同一高さとなっている。
【００８０】また、ブロック取付孔２１２の周縁部位置
の電極２１４と半導体素子２３０の電極部とが金属細線
２４０により接続される。
【００８１】第１フレーム２１０ａの上面側には、第１
フレーム２１０ａと同素材で構成された樹脂製の第２フ
レーム２１０ｂが接着剤により貼り付けられる。この第
２フレーム２１０ｂは矩形リング状に形成されており、
その枠孔（第２の窓孔）２１１の平面サイズは、第１フ
レーム２１０ａのブロック取付孔２１２の平面サイズよ
りも大きい。また、電極２１４の一部は、これら第１と
第２のフレーム２１０ａ，２１０ｂの間に挟まれている
。これらの第１と第２のフレーム２１０ａ，２１０ｂの
組合せによってフレーム２１０が構成され、フレーム２
１０の内壁面によって凹部２１０ｓが規定される。
【００８２】凹部２１０ｓ内には、シリコン系樹脂また
はエポキシ系樹脂等のポッティング材２５５が充填され
、そのポッティング材２５５により半導体素子２３０と
金属細線２４０とが封止されている。
【００８３】なお、上述の構成のうち、第１のフレーム
２１０ａ、第２のフレーム２１０ｂ、リード２１３、電
極２１４、信号入出力電極２１５および放熱ブロック２
２０によって、半導体素子収納容器ＳＣ５が構成されて
いる。
【００８４】この半導体装置ＳＤ５は図１０の半導体装
置ＳＤ２と類似の構成を有するため、半導体装置ＳＤ２
の利点と共通する利点があるが、それのみならず、後述
するように製造が容易であるという他の利点もある。
【００８５】＜Ｈ．第５の実施例とその製造方法＞この
半導体装置ＳＤ５を製造するにあたっては、まず図１７
に示すように、電極２１４，２１５およびリード２１３
を第１フレーム２１０ａに取付ける。
【００８６】次に、図１８に示すように、第１フレーム
２１０ａのブロック取付孔２１２内に放熱ブロック２２
０を固定する。
【００８７】さらに、図１９に示すように、接合材２３
１を用いて放熱ブロック２２０上に、半導体素子２３０
を接合する。つづいて、図２０に示すように、半導体素
子２３０の電極部と第１フレーム２１０ａの電極２１４
とを金属細線２４０により接続する。
【００８８】その後、図２１に示すように、接着剤を用
いて第１フレーム２１０ａ上に第２フレーム２１０ｂを
取り付ける。これによって凹部２１０ｓが形成され、そ
の中に金属細線２４０と半導体素子２３０が収容された
状態になる。
【００８９】そして最後に、図１６に示すように凹部２
１０ｓの中にポッティング材２５５としての樹脂を充填
して、その樹脂を加熱硬化させて半導体装置ＳＤ５を得
る。
【００９０】ところで、上記第１ないし第４の実施例で
は中央部の断面が段差を持つ一体のフレームをあらかじ
め準備しておかねばならない。そして、樹脂を材料とし
て用いた場合には、このような段差を持つ一体のフレー
ムの成型は面倒である。これに対してこの第５の実施例
においては、それ自身は段差を持たない矩形リング状の
第１と第２のフレーム２１０ａ，２１０ｂを準備してお
き、それらの接合によって段差を持つフレーム２１０を
得ることができるため、半導体装置ＳＤ５の製造が容易
となるという利点がある。
【００９１】また、半導体素子２３０を第２フレーム２
１０ｂで囲む前の状態で、金属細線２４０の接続作業を
行うようにしているため、その接続作業を、第２フレー
ム２１０ｂにより制約されることなく、広いスペースで
行うことができる。このため、例えば図１０に示す半導
体装置ＳＤ２のように、半導体素子収納凹部６１内の狭
いスペースで金属細線９０を接続する必要がない。
【００９２】＜Ｉ．第６実施例とその製造方法＞図２２
はこの発明の第６の実施例である半導体装置ＳＤ６を示
す断面図である。同図に示すように、この半導体装置Ｓ
Ｄ６では、３つの部分２６３ａ〜２６３ｃが一体化され
た電極２６３を第１フレーム２６０ａに取付けている。 この電極２６３の第１の部分２６３ａは第１フレーム２
６０ａの上面に固定され、第２の部分２６３ｂは第１フ
レーム２６０ａの外側面２６０ｓの上に存在する。さら
に、第３の部分２６３ｃは第１フレーム２６０ａの下面
に取り付けられている。
【００９３】なお、第１フレーム２６０ａ，第２フレー
ム２１０ｂ，放熱ブロック２２０および電極２６３によ
り半導体素子収納容器ＳＣ６が構成される。
【００９４】この半導体装置ＳＤ６では半導体素子２３
０とプリント基板（図示せず）との電気的接続が電極２
６３を介して行なわれるため、第１フレーム２６０ａに
リードを挿通するためのリード挿通孔を形成する必要が
ない。このため、半導体装置ＳＤ６は比較的簡単に製造
できる。
【００９５】その他の構成は、図１６の半導体装置ＳＤ
５と同様であるため、同一部分に同一符号を付して、そ
の説明は省略する。また、製法手順も、上記第５の実施
例で説明した手順と同様である。
【００９６】この半導体装置ＳＤ６は、図１６の半導体
装置ＳＤ５の製造プロセスにおいて、第１フレーム２１
０ａのかわりに第１フレーム２６０ａを使用し、電極２
１４，２１５およびリード２１３のかわりに電極２６３
を使用することによって製造可能である。
【００９７】＜Ｊ．変形例＞上記各実施例のいずれにお
いても、フレームの材質は限定されるものではなく、種
々の電気的絶縁性材料を利用可能である。例示したセラ
ミックや樹脂はその代表例である。
【００９８】また、各実施例における放熱ブロックは、
一般に、金属もしくは合金、またはそれらの積層構造で
形成することができる。
【００９９】
【発明の効果】請求項１から請求項４の半導体装置のい
ずれにおいても、半導体素子で発生した熱が放熱ブロッ
クを介して下方に放熱されるため、放熱性能が高められ
て大電力の半導体素子を使用できる。
【０１００】特に、請求項２の半導体装置では、導電構
造のうち絶縁性フレームの下面に固定された部分の下面
の高さと、放熱ブロックの下面の高さとを同じにしてい
るため、実装時における放熱ブロックの基板への接触能
力が高まり、放熱性能が一層高められる。
【０１０１】さらに、請求項３の半導体装置では、それ
ぞれ窓孔を有する第１と第２の絶縁性フレームを重ね合
わせた組合わせフレームを使用しているため、第１と第
２の絶縁性フレームを接合する前に半導体素子と導電構
造との配線工程を実行するとにより、その工程を比較的
広いスペース内で行えて製造が容易になる。
【０１０２】また、請求項４の半導体装置では、上記組
合せフレームによって規定される階段状の窓孔の中に樹
脂を充填してその樹脂により半導体素子の上面とそれに
接続された導電線とを封止しているため、導電線の保護
能力が一層向上する。
【０１０３】請求項５から請求項７の半導体素子収納容
器はそれぞれ、請求項１から請求項３の半導体装置のう
ち半導体素子を収納している容器部分を特定しているた
め、請求項１から請求項３の半導体装置に利用できる。
【０１０４】請求項８から請求項１１の製造方法では、
上記の半導体装置の製造プロセスを特定しているため、
上記の半導体装置を得ることができる。
【図面の簡単な説明】
【図１】この発明の第１の実施例の半導体装置を示す斜
視図である。
【図２】上記第１の実施例の半導体装置を示す断面図で
ある。
【図３】上記第１の実施例の半導体装置に使用されたフ
レームを示す断面図である。
【図４】上記第１の実施例の半導体装置に使用された放
熱ブロックを示す斜視図である
【図５】上記第１の実施例の半導体装置の実装状態を示
す断面図である。
【図６】上記第１の実施例の半導体装置の製造方法を説
明するための断面図である。
【図７】上記第１の実施例の半導体装置の製造方法を説
明するための斜視図である。
【図８】上記第１の実施例の半導体装置の製造方法を説
明するための断面図である。
【図９】上記第１の実施例の半導体装置の製造方法を説
明するための断面図である。
【図１０】この発明の第２の実施例の半導体装置を示す
断面図である。
【図１１】上記第２の実施例の半導体装置の製造方法を
説明するための断面図である。
【図１２】この発明の第３の実施例の半導体装置を示す
断面図である。
【図１３】上記第３の実施例の半導体装置に使用された
放熱ブロックを示す斜視図である。
【図１４】この発明の第４の実施例の半導体装置を示す
斜視図である。
【図１５】上記第４の実施例の半導体装置の要部を示す
分解断面図である。
【図１６】この発明の第５の実施例の半導体装置を示す
断面図である。
【図１７】上記第５の実施例の半導体装置に使用された
第１フレームを示す断面図である。
【図１８】上記第５の実施例の半導体装置の製造方法を
説明するための断面図である。
【図１９】上記第５の実施例の半導体装置の製造方法を
説明するための断面図である。
【図２０】上記第５の実施例の半導体装置の製造方法を
説明するための断面図である。
【図２１】上記第５の実施例の半導体装置の製造方法を
説明するための断面図である。
【図２２】この発明の第６の実施例の半導体装置を示す
断面図である。
【図２３】従来の半導体装置を示す断面図である。
【符号の説明】
１０，６０，１１０　　　　フレーム １１，６１，１１１，１６１　　　　半導体素子収納凹
部１２，６２，２１２　　　　ブロック取付孔１３，１
１３，１６３，２１３，２６３　　　　リード１４，６
４，１１４，１６４，２１４，２６４　　　　電極（第
１電極） １５，１１５，１６５，２１５，２６４　　　　信号入
出力電極（第２電極） ２０，７０，１２０，１７０，２２０　　　　放熱ブロ
ック３０，８０，１３０，１８０，２３０　　　　半導
体素子４０，９０，１４０，１９０，２４０　　　　金
属細線２１０ａ，２６０ａ　　　　第１フレーム２１０
ｂ　　　　第２フレーム Ｃ　　　　導電リード構造 ＳＣ１〜ＳＣ６　　　　半導体素子収納容器ＳＤ１〜Ｓ
Ｄ６　　　　半導体装置

Claims (11)

    【特許請求の範囲】
  1. 【請求項１】　　半導体装置であって、（ａ）　上方か
    ら下方に向けて陥没した凹部と、前記凹部の底部におい
    て上下方向に貫通した窓孔とを規定する絶縁性フレーム
    と、（ｂ）　金属および合金のうちの少くとも一方を材
    料として形成され、前記窓孔内に挿入されて前記絶縁性
    フレームに固定された放熱ブロックと、（ｃ）　前記絶
    縁性フレームの上面または前記凹部の底面上の所定領域
    から前記絶縁性フレームの下面にまで伸びる導電構造と
    、（ｄ）　前記放熱ブロック上に取り付けられた半導体
    素子と、（ｅ）　前記半導体素子に接続された第１の端
    部と、前記所定領域において前記導電構造に接続された
    第２の端部とを有し、前記半導体素子と前記導電構造と
    の間を電気的に接続する導電線と、を備えた半導体装置
    。
  2. 【請求項２】　　請求項１の半導体装置において、前記
    導電構造は、（ｄ−１）前記所定領域に固定された第１
    の導電部分と、（ｄ−２）　前記絶縁性フレームの前記
    下面に固定された第２の導電部分と、（ｄ−３）　前記
    所定領域から第２の導電部分とを接続する第３の導電部
    分と、を備え、前記放熱ブロックの下面は、前記第２の
    導電部分の下面の高さと実質的に同じ高さに位置決めさ
    れてなる半導体装置。
  3. 【請求項３】　　半導体装置であって、（ａ）　第１と
    第２の絶縁性フレーム、すなわち、（ａ−１）　上下方
    向に開いた第１の窓孔を有する第１の絶縁性フレームと
    、（ａ−２）　上下方向に開き、かつ前記第１の窓孔よ
    りも大きなサイズの第２の窓孔を有する第２の絶縁性フ
    レームとを備え、前記第１と第２の窓孔が互いに連通し
    て階段状の窓孔を形成するように、前記第２の絶縁性フ
    レームが前記第１の絶縁性フレームの上に重ねられて接
    合されてなる組合せフレームと、（ｂ）　金属および合
    金のうちの少くとも一方を材料として形成され、前記第
    １の窓孔内に挿入されて前記第１の絶縁性フレームに固
    定された放熱ブロックと、（ｃ）　前記放熱ブロック上
    に取り付けられた半導体素子と、（ｄ）　第１から第３
    の導電部分、すなわち、（ｄ−１）　前記階段状の窓孔
    の階段面の上に固定された第１の導電部分と、（ｄ−２
    ）　前記第１の絶縁性フレームの前記下面に固定された
    第２の導電部分と、（ｄ−３）　前記第１の絶縁性フレ
    ームに沿って伸びて前記第１と第２の導電部分を接続す
    る第３の導電部分と、を有する前記導電構造と、（ｅ）
    　前記半導体素子に接続された第１の端部と、前記第１
    の導電部分に接続された第２の端部とを有し、前記半導
    体素子と前記導電構造との間を電気的に接続する導電線
    と、を備えてなる半導体装置。
  4. 【請求項４】　　請求項３の半導体装置であって、さら
    に、（ｅ）　前記階段状の窓孔の中に充填されて前記半
    導体素子の上面と前記導電線とを封止する樹脂層を備え
    る半導体装置。
  5. 【請求項５】　　半導体素子を収納して配線基板上に実
    装する際に使用可能な半導体素子収納容器であって、（
    ａ）　上方から下方に向けて陥没した凹部と、前記凹部
    の底部において上下方向に貫通した窓孔とを規定する絶
    縁性フレームと、（ｂ）　金属および合金のうちの少く
    とも一方を材料として形成され、前記窓孔内に挿入され
    て前記絶縁性フレームに固定された放熱ブロックと、（
    ｃ）　前記絶縁性フレームの上面または前記凹部の底面
    上の所定領域から前記絶縁性フレームの下面にまで伸び
    る導電構造と、を備えた半導体素子収納容器。
  6. 【請求項６】　　請求項５の半導体素子収納容器におい
    て、前記導電構造は、（ｃ−１）　前記所定領域に固定
    された第１の導電部分と、（ｃ−２）　前記絶縁性フレ
    ームの前記下面に固定された第２の導電部分と、（ｃ−
    ３）　前記所定位置から第２の導電部分とを接続する第
    ３の導電部分と、を備え、前記放熱ブロックの下面は、
    前記第２の導電部分の下面の高さと実質的に同じ高さに
    位置決めされてなる半導体素子収納容器。
  7. 【請求項７】　　半導体素子を収納して配線基板上に実
    装する際に使用可能な半導体素子収納容器であって、（
    ａ）　第１と第２の絶縁性フレーム、すなわち、（ａ−
    １）　上下方向に開いた第１の窓孔を有する第１の絶縁
    性フレームと、（ａ−２）　上下方向に開き、かつ前記
    第１の窓孔よりも大きなサイズの第２の窓孔を有する第
    ２の絶縁性フレームとを備え、前記第１と第２の窓孔が
    互いに連通して階段状の窓孔を形成するように、前記第
    ２の絶縁性フレームが前記第１の絶縁性フレームの上に
    重ねられて接合されてなる組合せフレームと、（ｂ）　
    金属および合金のうちの少くとも一方を材料として形成
    され、前記第１の窓孔内に挿入されて前記第１の絶縁性
    フレームに固定された放熱ブロックと、（ｃ）　第１か
    ら第３の導電部分、すなわち、（ｃ−１）　前記階段状
    の窓孔の階段面の上に固定された第１の導電部分と、（
    ｃ−２）　前記第１の絶縁性フレームの前記下面に固定
    された第２の導電部分と、（ｃ−３）　前記第１の絶縁
    性フレームに沿って伸びて前記第１と第２の導電部分を
    接続する第３の導電部分と、を有する前記導電構造と、
    を備えてなる半導体素子収納容器。
  8. 【請求項８】　　半導体装置の製造方法であって、（ａ
    ）　上方から下方に向けて陥没した凹部と、前記凹部の
    底部において上下方向に貫通した窓孔とを規定する絶縁
    性フレームを得る工程と、（ｂ）　前記絶縁性フレーム
    の上面または前記凹部の底面上の所定領域から前記絶縁
    性フレームの下面にまで伸びる導電構造を前記絶縁性フ
    レームに取付ける工程と、（ｃ）　金属および合金のう
    ちの少くとも一方を材料として形成された放熱ブロック
    を前記窓孔内に挿入して前記絶縁性フレームに固定する
    工程と、（ｄ）　前記放熱ブロック上に半導体素子を取
    り付ける工程と、（ｅ）　前記半導体素子と前記所定領
    域との間に導電線を掛渡して前記半導体素子と前記導電
    構造との間を電気的に接続する工程と、を備えた半導体
    装置の製造方法。
  9. 【請求項９】　　半導体装置の製造方法であって、（ａ
    ）　上方から下方に向けて陥没した凹部と前記凹部の底
    部において上下方向に貫通した窓孔とを規定する絶縁性
    フレームと、金属および合金のうちの少くとも一方を材
    料として形成されるとともに前記窓孔内に挿入されて固
    定された放熱ブロックとの組合せ構造を得る工程と、（
    ｂ）　前記絶縁性フレームの上面または前記凹部の底面
    上の所定領域から前記絶縁性フレームの下面にまで伸び
    る導電構造を前記絶縁性フレームに取付ける工程と、（
    ｃ）　金属および合金のうちの少くとも一方を材料とし
    て形成された放熱ブロックを前記窓孔内に挿入して前記
    絶縁性フレームに固定する工程と、（ｄ）　前記放熱ブ
    ロック上に半導体素子を取り付ける工程と、（ｅ）　前
    記半導体素子と前記所定領域との間に導電線を掛渡して
    前記半導体素子と前記導電構造との間を電気的に接続す
    る工程と、を備えた半導体装置の製造方法。
  10. 【請求項１０】　　半導体装置の製造方法であって、（
    ａ）　上下方向に開いた第１の窓孔を有する第１の絶縁
    性フレームと、上下方向に開き、かつ前記第１の窓孔よ
    りも大きなサイズの第２の窓孔を有する第２の絶縁性フ
    レームとを得る工程と、（ｂ）　第１から第３の導電部
    分、すなわち、前記階段状の窓孔の階段面の上に固定さ
    れた第１の導電部分と、前記第１の絶縁性フレームの前
    記下面に固定された第２の導電部分と、前記第１の絶縁
    性フレームに沿って伸びて前記第１と第２の導電部分を
    接続する第３の導電部分と、を有する前記導電構造を前
    記第１の絶縁性フレームに取付ける工程と、（ｃ）　金
    属および合金のうちの少くとも一方を材料として形成さ
    れた放熱ブロックを前記第１の窓孔内に挿入して前記第
    １の絶縁性フレームに固定する工程と、（ｄ）　前記放
    熱ブロック上に半導体素子を取付ける工程と、（ｅ）　
    前記半導体素子と前記第１の導電部分との間に導電線を
    掛渡して前記半導体素子と前記導電構造との間を電気的
    に接続する工程と、（ｆ）　前記工程（ｅ）　の後に、
    前記第１と第２の窓孔が互いに連通して階段状の窓孔を
    形成するように、前記第２の絶縁性フレームを前記第１
    の絶縁性フレームの上に重ねて接合する工程と、を備え
    てなる半導体装置の製造方法。
  11. 【請求項１１】　　請求項１０の半導体装置の製造方法
    であって、さらに、（ｇ）　前記第１と第２の絶縁性フ
    レームを接合して得られた組合せフレームの内部空間に
    樹脂を充填して硬化させる工程を備える半導体装置の製
    造方法。
JP3091886A 1991-04-23 1991-04-23 半導体装置、半導体素子収納容器および半導体装置の製造方法 Pending JPH04322452A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP3091886A JPH04322452A (ja) 1991-04-23 1991-04-23 半導体装置、半導体素子収納容器および半導体装置の製造方法
DE4213251A DE4213251A1 (de) 1991-04-23 1992-04-22 Halbleiterbaustein und verfahren zu dessen herstellung sowie behaelter zur ummantelung eines halbleiterelements

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3091886A JPH04322452A (ja) 1991-04-23 1991-04-23 半導体装置、半導体素子収納容器および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH04322452A true JPH04322452A (ja) 1992-11-12

Family

ID=14039047

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3091886A Pending JPH04322452A (ja) 1991-04-23 1991-04-23 半導体装置、半導体素子収納容器および半導体装置の製造方法

Country Status (2)

Country Link
JP (1) JPH04322452A (ja)
DE (1) DE4213251A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014183126A (ja) * 2013-03-18 2014-09-29 Fujitsu Ltd 高周波モジュール
JP2016051711A (ja) * 2014-08-28 2016-04-11 京セラ株式会社 電子素子実装用基板及び電子装置
WO2018096826A1 (ja) * 2016-11-28 2018-05-31 京セラ株式会社 半導体パッケージおよび半導体装置
JP2023505866A (ja) * 2019-12-13 2023-02-13 華為技術有限公司 電子素子、電子素子付き回路基板、および電子デバイス

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19520676A1 (de) * 1995-06-07 1996-12-12 Deutsche Telekom Ag Hybridschaltung und Verfahren zur Herstellung derselben
ATE204678T1 (de) * 1995-10-16 2001-09-15 Siemens Nv Polymeres höcker-matrix-gehäuse
JP3081168B2 (ja) * 1997-04-30 2000-08-28 イビデン株式会社 電子部品搭載用基板
US7161239B2 (en) 2000-12-22 2007-01-09 Broadcom Corporation Ball grid array package enhanced with a thermal and electrical connector
US7482686B2 (en) 2004-06-21 2009-01-27 Braodcom Corporation Multipiece apparatus for thermal and electromagnetic interference (EMI) shielding enhancement in die-up array packages and method of making the same
US8183680B2 (en) 2006-05-16 2012-05-22 Broadcom Corporation No-lead IC packages having integrated heat spreader for electromagnetic interference (EMI) shielding and thermal enhancement

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5875859A (ja) * 1981-10-30 1983-05-07 Fujitsu Ltd 半導体装置
FR2521350B1 (fr) * 1982-02-05 1986-01-24 Hitachi Ltd Boitier porteur de puce semi-conductrice
JPS59134852A (ja) * 1983-01-21 1984-08-02 Hitachi Ltd 集積回路パツケ−ジ
IT1213140B (it) * 1984-02-17 1989-12-14 Ates Componenti Elettron Componente elettronico integrato per assemblaggio di superficie.
US4835598A (en) * 1985-06-13 1989-05-30 Matsushita Electric Works, Ltd. Wiring board

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014183126A (ja) * 2013-03-18 2014-09-29 Fujitsu Ltd 高周波モジュール
JP2016051711A (ja) * 2014-08-28 2016-04-11 京セラ株式会社 電子素子実装用基板及び電子装置
WO2018096826A1 (ja) * 2016-11-28 2018-05-31 京セラ株式会社 半導体パッケージおよび半導体装置
CN110036470A (zh) * 2016-11-28 2019-07-19 京瓷株式会社 半导体封装件以及半导体装置
JPWO2018096826A1 (ja) * 2016-11-28 2019-10-17 京セラ株式会社 半導体パッケージおよび半導体装置
EP3547356A4 (en) * 2016-11-28 2020-07-08 Kyocera Corporation SEMICONDUCTOR HOUSING AND SEMICONDUCTOR COMPONENT
US10943854B2 (en) 2016-11-28 2021-03-09 Kyocera Corporation Semiconductor package and semiconductor apparatus for use with high-frequency signals and improved heat dissipation
CN110036470B (zh) * 2016-11-28 2023-06-06 京瓷株式会社 半导体封装件以及半导体装置
JP2023505866A (ja) * 2019-12-13 2023-02-13 華為技術有限公司 電子素子、電子素子付き回路基板、および電子デバイス

Also Published As

Publication number Publication date
DE4213251A1 (de) 1992-10-29

Similar Documents

Publication Publication Date Title
US5677575A (en) Semiconductor package having semiconductor chip mounted on board in face-down relation
US5703399A (en) Semiconductor power module
KR960000711B1 (ko) 반도체장치 및 그 제조방법
KR101602537B1 (ko) 고주파 반도체용 패키지 및 고주파 반도체 장치
US7944062B2 (en) Air cavity package for a semiconductor die and methods of forming the air cavity package
EP0488783A2 (en) Lead frame for semiconductor device comprising a heat sink
US20030184985A1 (en) Electronic device manufacturing method, electronic device and resin filling method
US20020089832A1 (en) Semiconductor package with flash-proof device
TW521555B (en) Electronic device sealing electronic element therein and manufacturing method thereof, and printed wiring board suitable for such electronic device
KR20090015823A (ko) 반도체 장치, 리드 프레임 및 그 마이크로폰 패키지
JPH04322452A (ja) 半導体装置、半導体素子収納容器および半導体装置の製造方法
JP2007073782A (ja) 大電力用半導体装置
JP2004260103A (ja) 回路モジュール
JPH03108744A (ja) 樹脂封止型半導体装置
US20080036049A1 (en) Stacked integration module and method for manufacturing the same
JP3169578B2 (ja) 電子部品用基板
JP2005191147A (ja) 混成集積回路装置の製造方法
WO2022021094A1 (zh) 一种功率模块及制备模具、设备
JPH09246433A (ja) モジュールの放熱構造
JPH05114776A (ja) ベアチツプｌｓｉの実装構造
KR100479913B1 (ko) 피지에이패키지
JP2819282B2 (ja) 半導体パッケージおよびその製造方法
JPH0726844Y2 (ja) 混成集積回路
JPH06112674A (ja) 電子部品搭載装置用のヒートシンク
KR100444168B1 (ko) 반도체패키지