JPS614254A - ヒートシンク機能を有する集積回路用パツケージ - Google Patents

ヒートシンク機能を有する集積回路用パツケージ

Info

Publication number
JPS614254A
JPS614254A JP60121355A JP12135585A JPS614254A JP S614254 A JPS614254 A JP S614254A JP 60121355 A JP60121355 A JP 60121355A JP 12135585 A JP12135585 A JP 12135585A JP S614254 A JPS614254 A JP S614254A
Authority
JP
Japan
Prior art keywords
integrated circuit
die
lead frame
base
preform
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60121355A
Other languages
English (en)
Other versions
JPH0789576B2 (ja
Inventor
フレデリツク・キユー・ジヨンソン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MONORISHITSUKU MEMORY ZU Inc
MONORISHITSUKU MEMORY-ZU Inc
Original Assignee
MONORISHITSUKU MEMORY ZU Inc
MONORISHITSUKU MEMORY-ZU Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MONORISHITSUKU MEMORY ZU Inc, MONORISHITSUKU MEMORY-ZU Inc filed Critical MONORISHITSUKU MEMORY ZU Inc
Publication of JPS614254A publication Critical patent/JPS614254A/ja
Publication of JPH0789576B2 publication Critical patent/JPH0789576B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/047—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4827—Materials
    • H01L23/4828—Conductive organic material or pastes, e.g. conductive adhesives, inks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は集積回路用パッケージに関し、特に集積回路の
作動に伴いパッケージ内で発生する熱を急速に除去し得
るようなヒートシンク手段を備える単純な多層パッケー
ジに関する。
〈従来の技術〉 本発明に関連する公知技術としては米国特許第４．３３
８，６２１号明細書に記載されたものがある。この米国
特許に於ては、ハーメチックシールされたＩＣパッケー
ジが、冷却を促進するためのフィンを有する熱伝導性の
セラミックからなる下側部材の窪みに貼着され、入出力
ピンを備える熱伝導性セラミックからなる上側部（Δが
前記下側°　部材に密着されている。内部接続線はワイ
アボンドによりダイに接続され、金属被膜連絡線により
入出力ピンに接続されている。金属性のシールリングが
二つのセラミック部材の間に挟設されでいる。前記特許
明細書には、上記以外の公知技術についても記載されて
いる。ま、た、前記特許明細書に記載された技術は、多
数の製造工程を有する特殊なカスタム設計用に用いられ
るパッケージに関するものである。　　　　。
本発明に基づくパッケージは、外面的には、セラミック
製または合成樹脂製のデュアルインライン（ＤＩＲ，）
型或いはＶＬＳＩまたはゲートアレーとして用いられる
キャステレイテッド（ｃａｓｔ：ｅｌ　Ｉａｔｅｄ）パ
ッケージをなし、かつヒートシンク手段、を有する単純
な構造を有するもので゛ある。このパッケージは、通常
のリードフレームを用い、特別な構成を付加することな
く、従来のものに比べて熱放散の点で極めて優れた特性
を有している。
本発明によれば、外部に露出した高い熱伝導性を有する
ベースにダイを直接的に取付は得るような半導体ＩＣ用
パッケージが提供される。このパッケージは、デュアル
インライン型、フラットパック型、即らパッケージから
平坦なリード線が突出する形式のパッケージ、或いはフ
ァラド型と呼ばれるパッケージ等様々な形状を有するも
のであって良い。また、従来技術に基づくリードフレー
ム、ベース及びキャップをそのまま使用することができ
る。
本発明の成る実施例によればいセラミック製のデュアル
インラインパッケージのベースに対応するような金属ま
たは高い熱伝導性を有する材料からなるベースが用いら
れる。フラットバックに用いられるものと同様なリード
フレームが、通常電気的に絶縁性である積層プレプレグ
材またはガラスエポキシプリフォームを用いることによ
りベースに接着される。次いでＩＣダイかエポキシまた
はガラス粉を含むダイ接着ペースト等の熱伝導性手段に
よりベースに取付けられ、ダイの接続パッドとリードフ
レームのポストとの間の相互接続をワイアボンド等の手
段により行う。電気的に絶縁性或いは伝導性の材料から
なるカバー手段としてのキャップが、素子の電気的動作
に対して干渉しないようにパッケージの上面に接着され
る。このようにして、パッケージは、所要のリード形成
過程を行い得るように十分機械的に強固なものとなる。
゛ 本発明に基づくパッケージにＪ、れば、標準的なり　１
．　Ｐの外面的形状を変更することなく、従って、従来
形式の製造及び組立装置をそのまま用いることにより、
ＤＩＰパ）ケージを標準的な向きで、しかも互いに密接
して基板上に組イ］け得るようにして、内部のＩＣから
発生Ｊ−る熱を好適に放散することができる。
〈実施例〉 第１図には、外面的には従来形式のＤＩＰパツｆ　　　
　　　　　　ケージと同様であるが、遥かに改善された
熱放散能力を有する本発明に基づくヒートシンク手段を
有するパッケージ１０が示されている。少なくとも０．
２５ｃａｌ／ｓｅＣｃｍ℃の熱伝導率を有する銅、アル
ミニウム、それらの合金或いはべりリア（Ｂｅｏ）等か
らなる高熱伝導性の材料からなる四角形のベース１１は
、標準的なりＩＲパッケージと概ね同一の外形寸法を有
している。標準的なパッケージは、その基体から突出す
る入出力端子、即ち平坦なリード線の数（例えば１６．
２０或いは２４本）に応じて寸法が興なっている。同一
の数のリード線を有するものであっても、その寸法が若
干異なる場合がある。例えば、２０本のリード線を有す
るパッケージは、長さが２２＃〜２６＃、幅が６ｍｍ〜
８麿、高さが６．９＃〜７．５ｍｍの範囲内にある。こ
れらの寸法は、第１図に於て、し、Ｗ及び１」により示
した。
例えば、カリフォルニア州ガーディナ（Ｇａｒｄｅｎａ
）　（７）Ａｂｌｅｓｔｉｃｋ　１−ａｂｏｒａｔｏｒ
ｙによりＡｂｌｅｆｉ１ｍ＃　５６１Ｋまたは＃５５０
にという商品名で市販されているエポキシガラスルプレ
グ材等の電気的に絶縁性の材料からなる環状リング、即
ち絶縁性プリフォーム１５が、ベース１１の上面の所定
のダイ取着領域１３の周辺部に、エポキシ樹脂等の接着
剤１６により接着されている。銅、ＮＩＬＯ合金４２２
（４２％のニッケル及び残余％の鉄）等の導電性材料か
らなるリードフレーム１７が、ベース１１の全長及び全
幅に亘って延在するように、前記プリフォーム１５の上
面に、エポキシガラスプレプレグ材により接着されてい
る。
リードフレーム１７は、従来形式の−ｂのであって良く
、プリフオーム１５の内周縁部から内向きに延出する内
端１８とプリフォーム１５及びベース１１から外向きに
延出する外端１９とを有する一連の熱伝導性舌片を有し
ている。舌片は製造時には切込みの設けられた切離しリ
ンク２５（第４図）により互いに連結され、バラ、ケー
ジの製造の初期の段階に於てはそのままの状態におかれ
る。
集積回路を内蔵するダイ１２の底面し１、ＡＭＩＣＯＮ
、　ＩＮＣ，により市販されている＃８５０−２等の銀
充填エポキシまたは銀充填ガラス等の適当な熱伝導性接
着剤により、ベース１１の平坦なダイ取着領域に接着さ
れ、舌片の内端１Ｂが、ダイ１２の上面に設けられた接
触パッド２１にボンドワイア２０により接続される。ワ
イアボンドが行なわれた後、リードフレームの舌片間の
相互接続が打抜き加工等にＪ：り物理的に切離される。
絶縁性の合成樹脂またはセラミック製のキャップ２２は
、エポキシ、ポリイミドその他の絶縁性接着剤２３によ
り、舌片１７の上面及び舌片間の一プリフＡ−ム１５の
部分に接着される。この工程の後に、リードフレームの
相互接続線２５をトリムすることができ、舌片を必要に
応−じて曲げ加工することができる。
ダイ１２の周縁部に設けられた接触パッド２１とリード
フレームの舌片１７の内端１８との間のボンドワイヤ２
０による接続の要領及び接着剤層１４．１６．２３の配
置が、第１図及び第２図に明瞭に示されている。ボンド
ワイヤ２０は約０゜０２５インチ〜０．０４インチの直
径を有する金、金合金または他の公知材料からなるワイ
ヤであって、超音波溶着または圧接などの公知の手段に
よリダイ１２の接触パッド２１に接続されたものであっ
て良い。接着剤ｌ１Ｎ１４は、銀または銅等からなる熱
伝導性の成分を多量に含み、少なくとも０゜２５ＢＴυ
／ｆｔ／ｈｒ／下の熱伝導率を有する銀または銅−合成
樹脂からなる熱伝導層からなっている。
プリフォーム１５はダイ１２ど概ね同一の厚さ、例えば
５ミルの厚さを有するのが好ましく、リードフレームの
上面がダイ接触パッド２０と同一平面に延在するもので
あると良い。
第３図は、リードフレーム３２の内端３３がダイ１２の
接触パッドにワイヤボンドされてなるキャステレイテツ
ドパッケージ４０を示している。
リードフレーム３２の外端３４は、キ（ｐツブ３０の上
面の周縁部に一体的に形成された突条３１の間を上向き
に曲成されている。アルミニウム製のベース１１の側面
１１ａ及び底面’１１ｂは、ＩＣ素子がコネクタまたは
プリント基板に組付けられたときに完全に外気に露出し
ている。
別の実施例によれば、リードフレームから延出するリー
ド舌片は、フレームの内端部と同一の平面上を外向きに
延在するものであって良く、或いはソケットの形式によ
っては上向き或いは下向きに曲成されていても良い。
第４図は、ベース１１のダイ取着領域１３を露出する孔
１５ａを有する絶縁性プリフォーム１５を示すと共に、
アルミニウム製ベース１１を破線により示している。リ
ードフレーム１７は、プリフッ１−ム１５に取着され、
該リードフレームの舌片が、プリフォーム１５の孔１５
ａに挿入されるべぎダイの接触パッドと同一面をなすよ
うに、プリフォーム１５の孔の端縁部を越えて内側に延
出し、ベース１１のダイ取着領域１３に接続されている
。
２４本の入出力リードを有するような銅製のリードフレ
ームを用いた本発明に基づ＜ＤＩＰ素子のパッケージに
ついての熱的な測定を行なった。
ベースはアルミニウム、特にＡｌｃｏａにより市販され
ているＡｌｃｏａｏ　２０４またはＡｌｃｏａ６０６１
からなっている。キャップは例えばＮａｒｕｍｉｃｓ、
　Ｉｎｃ。
により市販されているアルミナセラミック材料からなっ
ている。アルミニウムベースの′１法は１４゜８Ｘ３０
．５Ｘ１．９＃ｌ１１１であって、ギャップの寸法は１
３．０Ｘ３２．ＯＸｌ、２７ｍｍであった。
ダイの寸法は２．１０Ｘ２．１３＃ｌｌｌ＋であった。
ボンドワイヤはアルミニウムからなるものであった。
ダイの底面は、八ｍ１ｃｏｎ８０５−２と呼ばれる銀を
含むエポキシ接着剤により、アルミニウムベースに接着
された。アルミニリムベースは、熱の放散を最大化する
ためにプリント基板から外向きに延出している。
このモールド成型されたデュアルインライン型パッケー
ジは、挿入のために殆ど力を必要としないソケットに挿
着され、風洞内の気流に直交する向きに設置された。こ
のような゛す°ンプルを、様々な気流条件及び、理論的
には最も厳しい条件である風速０の状態に於てテストし
た。熱電対をパッケージのアルミニウム製底面に直接数
＠（〕た。素−子の熱インピーダンスは、単位パワー放
散量に対する接合部温度と基準温度との差として定義さ
れる。パワー放散中のダイの最も高温な接合部の温度は
、素子の温度をモニタするための基層ダイオードにより
測定された。
熱インピダンス０６Ａ（ケース温度−室温）は次　゛の
式（より表わされる。
（℃３　−　’Ｃ＾）　／Ｐｄ 但し、℃Ｂはパワー放散の定常状態下にあるケースのベ
ース湿度（℃）、℃　は室温、Ｐｄは、八 Ｖｃｃが電源から素子に供給される電圧であって、Ｉｃ
ｃが供給電流であるとした場合に、Ｉｃｃｘｙｃｃによ
り表される素子のパワー放散量を表す。
半導体の接合部と室温との間の仝熱抵抗０ＪＡＧ、ｔ。
θＣ＾十ＯＪＣに等しい。但し、θ、。（接合部とケー
スとの間の熱抵抗）は、テストした素子についてはＯＪ
八に対する影響が約３〜ｂ いものであるために、一定であると見做すことができる
。二つのサンプルパッケージに４ワツトの電力を供給し
た。
リードの数、リードフレームの形式、ダイの寸法等につ
いて、本発明に基づくサンノルパッケージに極力近いも
のとして選択された２／ＩＪ６００式の公知技術に基づ
く第１のサンプルパッケージによれば、風速がＯの条件
に於てｅ、Ａ＝４８．８℃／Ｗが得られた。本発明に基
づく第２の゛リーンプルパッケージの場合は、ＷＡ速Ｏ
の条件下でθＪＡ””２０．１℃／Ｗであった。従って
、このような風速Ｏの最悪の条件下に於て、４Ｗの電力
を供給した場合、第１及び第２のサンプルパッケージが
人気に放出する熱損失はそれぞれ１９５．２℃及び８０
．４°Ｃであった。
これは、室温が２０℃であった場合に、公知技術の場合
にはダイの温度が約２１５℃となり、本発明の場合には
約１００℃となることを意味する。
このようにダイの温度を大幅に減ら−りことができれば
、半導体素子の性能及び耐久性を向上させることができ
る。
〈発明の効果〉 ？　　　　　　　　　　上記したように、本発明に基づ
くパッケージは、標準的なリードフレームを用い、かつ
、標準的なりＩＰパッケージに用いられるベース、キャ
ップ・等の部品の寸法が標準的であるにも拘らず、熱放
散特性が大幅に改善される。しかもこのパッケージは、
既存の型、標準的なトリム及び成型工程を用いて製造す
ることができ、パッケージをプリント基板等の基板に取
着するために同じく標準的なプリント基板組付は装置を
用いることができる。
また、本発明に基づ＜ＤＩＰパッケージは、標準的な筒
状態に収容して貯蔵、輸送、及び組付けに供することが
できる。
以上本発明の好適実施例について説明したが、これは本
発明を何等限定するものでなく、当業者であれば上記の
記載に基づき種々の実施態様に思い至るであろう。
【図面の簡単な説明】
第１図は本発明に基づ＜ＤＩＰパッケージの一端を示す
斜視図である。 第２図は第１図の２−２線についてみたＤＩＲパッケー
ジの断面図である。 第３図は本発明に基づくキャステレイティツドパッケー
ジの断面図である。 第４図はダイの取イ」け及びリードの接続の前のベース
、プリフオーム及びリードフレームの状態を示す第２図
の４−４線について見た断面図である。 １１・・・ベース　　　　１２・・・ダイ１３．１４・
・・接着剤層１５・・・プリフォーム１６・・・接着剤
層　　　１７・・・リードフレーム１８・・・内端　　
　　　１９・・・外端２０・・・ボンドワイヤ　２１・
・・接触パッド２２・・・キャップ　　　２３・・・接
着剤層３０・・・キャップ　　　３１・・・突条３２・
・・リード　　　　３３・・・内端３４・・・外端　　
　　　４０・・・ベース特許出願人　　モノリシック・
メモリーズ・インコーホレイテッド

Claims (12)

    【特許請求の範囲】
  1. （１）上面の周縁部に沿つて一連の接触パッドを有する
    集積回路ダイのためのヒートシンク機能を有するパッケ
    ージであって、ダイ取着用の上面を有する熱伝導性ベー
    スと、前記ダイの底面を前記ダイ取着用表面の所定領域
    に接着するための高熱伝導性の接着剤層と、前記所定領
    域を間隔をおいて囲繞し、前記ベースに接着された底面
    を有する電気絶縁性プリフォームと、前記ダイの前記接
    触パッドに対して間隔をおいてしかも隣接して位置する
    内端と前記プリフォームの外側に向けて延出する外端と
    を有する複数の舌片を有し、かつ前記プリフォームに取
    着された金属性リードフレームと、前記ダイの前記接触
    パッドと前記リードフレームの内端とを電気的に接続す
    る接続手段と、前記ダイ取着面と前記ダイとを覆うべく
    、前記リードフレームの内端と外端との間に位置する前
    記リードフレームの部分及び前記リードフレームの舌片
    間に位置する前記プリフォーム部分に接着された端縁部
    を有する絶縁カバー手段とを有することを特徴とする集
    積回路用パッケージ。
  2. （２）前記熱伝導性ベースが少なくとも０．２５ｃａｌ
    ／ｓｅｃｃｍ℃の熱伝導率を有する材料からなることを
    特徴とする集積回路用パッケージ。
  3. （３）前記熱伝導性ベースが銅を含むことを特徴とする
    特許請求の範囲第２項に記載の集積回路用パッケージ。
  4. （４）前記熱伝導性ベースがアルミニウムを含むことを
    特徴とする特許請求の範囲第２項に記載の集積回路用パ
    ッケージ。
  5. （５）前記ダイが前記ダイ取着面に導電性接着剤により
    接着されていることを特徴とする特許請求の範囲第１項
    に記載の集積回路用パッケージ。
  6. （６）前記接着剤が、銀の充填されたガラスエポキシ樹
    脂からなることを特徴とする特許請求の範囲第５項に記
    載の集積回路用パッケージ。
  7. （７）前記ベース、前記プリフォーム、前記リードフレ
    ーム及び前記カバー手段がデュアルインラインパッケー
    ジを形成していることを特徴とする特許請求の範囲第１
    項に記載の集積回路用パッケージ。
  8. （８）前記カバー手段の上面の周縁部に突条が形成され
    ており、前記リードフレームの外端が前記突条間に向け
    て延出していることを特徴とする特許請求の範囲第１項
    に記載の集積回路用パッケージ。
  9. （９）前記プリフォーム及び前記カバー手段が平面図に
    て対称形をなしていることを特徴とする特許請求の範囲
    第１項に記載の集積回路用パッケージ。
  10. （１０）前記ベースが、前記ダイ取着面を含み全体とし
    て平坦な面を有することを特徴とする特許請求の範囲第
    １項に記載の集積回路用パッケージ。
  11. （１１）前記プリフォームと前記リードフレームとが全
    体として前記ダイの高さと概ね等しい厚さを有している
    ことにより、前記リードフレームの内端が前記ダイの前
    記接触パッドと概ね同一の平面内に位置していることを
    特徴とする特許請求の範囲第１項に記載の集積回路用パ
    ッケージ。
  12. （１２）プリント基板に組付けられたときに前記ベース
    の外側底面が外気に完全に露出していることを特徴とす
    る特許請求の範囲第１項に記載の集積回路用パッケージ
    。
JP60121355A 1984-06-14 1985-06-04 ヒートシンク機能を有する集積回路用パッケージ及びその製造方法 Expired - Fee Related JPH0789576B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US62040184A 1984-06-14 1984-06-14
US620401 1984-06-14
US06/620401 1984-06-14

Publications (2)

Publication Number Publication Date
JPS614254A true JPS614254A (ja) 1986-01-10
JPH0789576B2 JPH0789576B2 (ja) 1995-09-27

Family

ID=24485779

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60121355A Expired - Fee Related JPH0789576B2 (ja) 1984-06-14 1985-06-04 ヒートシンク機能を有する集積回路用パッケージ及びその製造方法

Country Status (3)

Country Link
EP (1) EP0164794B1 (ja)
JP (1) JPH0789576B2 (ja)
DE (1) DE3578830D1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0273556A1 (en) * 1986-12-22 1988-07-06 Trw Inc. Integrated-circuit chip packaging construction
US5139973A (en) * 1990-12-17 1992-08-18 Allegro Microsystems, Inc. Method for making a semiconductor package with the distance between a lead frame die pad and heat spreader determined by the thickness of an intermediary insulating sheet
JP3572628B2 (ja) * 1992-06-03 2004-10-06 セイコーエプソン株式会社 半導体装置及びその製造方法
US5652461A (en) * 1992-06-03 1997-07-29 Seiko Epson Corporation Semiconductor device with a convex heat sink
JP3362530B2 (ja) * 1993-12-16 2003-01-07 セイコーエプソン株式会社 樹脂封止型半導体装置およびその製造方法
US6466446B1 (en) 1994-07-01 2002-10-15 Saint Gobain/Norton Industrial Ceramics Corporation Integrated circuit package with diamond heat sink
JP3509274B2 (ja) * 1994-07-13 2004-03-22 セイコーエプソン株式会社 樹脂封止型半導体装置およびその製造方法
JP3367299B2 (ja) * 1994-11-11 2003-01-14 セイコーエプソン株式会社 樹脂封止型半導体装置およびその製造方法
JP3542677B2 (ja) * 1995-02-27 2004-07-14 セイコーエプソン株式会社 樹脂封止型半導体装置およびその製造方法
JP3309686B2 (ja) * 1995-03-17 2002-07-29 セイコーエプソン株式会社 樹脂封止型半導体装置及びその製造方法
DE10232788B4 (de) * 2001-07-18 2010-01-14 Infineon Technologies Ag Elektronisches Bauteil mit einem Halbleiterchip auf einem Systemträger, Systemträger und Verfahren zur Herstellung eines elektronischen Bauteils
EP3054692A4 (en) 2013-10-01 2017-04-05 Dentsu Inc. Multi-viewpoint moving image layout system
JP5794292B2 (ja) * 2013-12-27 2015-10-14 第一精工株式会社 電気コネクタ

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59224146A (ja) * 1983-06-03 1984-12-17 Oki Electric Ind Co Ltd 半導体装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4195193A (en) * 1979-02-23 1980-03-25 Amp Incorporated Lead frame and chip carrier housing
CA1188010A (en) * 1981-05-06 1985-05-28 Leonard W. Schaper Package for a semiconductor chip
JPS5817649A (ja) * 1981-07-24 1983-02-01 Fujitsu Ltd 電子部品パツケ−ジ
US4401767A (en) * 1981-08-03 1983-08-30 Johnson Matthey Inc. Silver-filled glass
FR2529385B1 (fr) * 1982-06-29 1985-12-13 Thomson Csf Microboitier d'encapsulation de circuits integres logiques fonctionnant en tres haute frequence
CA1201211A (en) * 1982-08-05 1986-02-25 Olin Corporation Hermetically sealed semiconductor casing

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59224146A (ja) * 1983-06-03 1984-12-17 Oki Electric Ind Co Ltd 半導体装置

Also Published As

Publication number Publication date
EP0164794A2 (en) 1985-12-18
EP0164794B1 (en) 1990-07-25
JPH0789576B2 (ja) 1995-09-27
EP0164794A3 (en) 1987-03-04
DE3578830D1 (de) 1990-08-30

Similar Documents

Publication Publication Date Title
US6482674B1 (en) Semiconductor package having metal foil die mounting plate
US6330158B1 (en) Semiconductor package having heat sinks and method of fabrication
US6566164B1 (en) Exposed copper strap in a semiconductor package
US5311060A (en) Heat sink for semiconductor device assembly
US6246115B1 (en) Semiconductor package having a heat sink with an exposed surface
US5521429A (en) Surface-mount flat package semiconductor device
US5262927A (en) Partially-molded, PCB chip carrier package
US5598031A (en) Electrically and thermally enhanced package using a separate silicon substrate
US5065281A (en) Molded integrated circuit package incorporating heat sink
JP2819285B2 (ja) 積層型ボトムリード半導体パッケージ
US5379186A (en) Encapsulated electronic component having a heat diffusing layer
US4167647A (en) Hybrid microelectronic circuit package
US5563443A (en) Packaged semiconductor device utilizing leadframe attached on a semiconductor chip
JPH0221645A (ja) 半導体集積回路デバイス用の端部で実装するサーフェス・マウント・パッケージ
JPH07169882A (ja) モールドされた集積回路パッケージ
US5822848A (en) Lead frame having a detachable and interchangeable die-attach paddle
JPH113957A (ja) 薄型パワーテープボールグリッドアレイパッケージ
JPS614254A (ja) ヒートシンク機能を有する集積回路用パツケージ
US5939781A (en) Thermally enhanced integrated circuit packaging system
JPH05326735A (ja) 半導体装置及びその製造方法
JPH0777258B2 (ja) 半導体装置
JPS63246851A (ja) 半導体装置の保持器および集積回路をプラスチック・パッケージの内部に収納する方法
JPH08321576A (ja) リードフレームを実現する方法および集積回路ケーシング
JP2003243565A (ja) パッケージ化半導体装置およびその製作方法
US6168975B1 (en) Method of forming extended lead package

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees