JP3033586B2 - 情報処理システム - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、複数の情報処理装置を結合して構成される
情報処理システムに関する。

〔従来の技術〕

近年、情報処理システムの役割はますます重要性を増
して来ており、情報処理システムの停止は大きな社会的
影響を及ぼす様になっている。

この様な背景から情報処理システムの信頼性、耐故障
性への社会的要求は強く24時間無停止システム、フォー
ルトトレラントシステムが求められる様になってきてい
る。

情報処理システムの信頼性を向上させるために、種々
の方式が検討されているがその１つとして、複数の情報
処理装置を結合してシステムを構築し、１つの情報処理
装置が故障した場合には他の情報処理装置で処理を代替
することによりシステム全体の稼動を継続する情報処理
システムが構築されている。

第７図は従来実施されているこの種の情報処理システ
ムの構成例を示す図である。第７図のシステムでは２つ
の情報処理装置3,4が通信伝送路により結合されてい
る。各々の情報処理装置3,4はそれぞれ、演算制御処理
機構20,21、記憶機構30,31、バス管理機構40,41、情報
通信機構7,8及びこれらの機構を接続するバス100で構成
されている。２つの情報処理装置3,4は情報通信機構7,8
を用いて接続されており、この情報処理システムでは情
報処理装置３及び情報処理装置４は通常独立して各々個
別の処理を行っている。情報処理装置３では、演算制御
処理機構20が記憶機構30に格納された制御プログラムを
読出し、制御プログラムで規定された手順に従って、各
種の処理を実施し記憶機構30内の種々の制御情報、更新
情報を操作している。

演算制御処理機構20は１つの単位での処理を実施し、
記憶機構30内の更新情報の操作を完了すると、更新情報
の保全を図るため情報通信機構７に指令を発行し、記憶
機構30の更新情報を通信伝送路を用いて情報処理装置４
へ転送し記憶機構31に退避格納している。この処理は情
報処理装置４でも同様に実施される。この情報処理シス
テムでは情報処理装置３が故障により停止した場合、情
報処理装置４は情報処理装置３から転送されていた情報
を用いて情報処理装置３が実行していた処理を代行する
様になっている。

第８図は、情報通信機構7,8の構成例を示している。
第８図を参照すると、バス制御部11はバス100と接続さ
れ、情報通信機構と演算制御処理機構又は記憶機構との
情報転送を行い、指令制御部71は、演算処理機構20,21
の指令に基いて情報通信機構全体の制御動作を行い、情
報転送制御部72は記憶機構30,31との間でデータ転送を
行うようになっている。制御記憶部73は、指令制御部71
で実行される制御手順又は各種の作業情報を格納するた
めの制御記憶回路である。また接続制御部74は他の情報
処理装置とのインタフェース制御を行う送受信回路であ
る。第９図は記憶機構30,31におけるメモリ構成の一例
を示しており、この例では制御プログラム領域、制御情
報領域情報処理装置３の情報領域及び情報処理装置４の
情報領域の４つの領域で構成されている。制御プログラ
ム領域には演算制御処理装置20,21が処理を行うための
処理手順を規定する制御プログラムが格納されており、
制御情報領域には演算制御処理装置20,21が制御プログ
ラムを実行する際に参照又は生成する各種の制御情報が
格納されている。情報通信機構7,8へ発行される指令を
示すコマンド300,リスト301などはこの制御情報領域に
格納されている。情報処理装置３の情報領域は演算制御
処理機構20、が処理対象とする更新情報を格納する領域
であり、この領域の情報は、他の情報処理装置４の記憶
機構31にも転送されて保全されるようになっている。例
えば、制御プログラムの処理手順に従って生成又は更新
される更新情報401,402,403などがこの領域に位置して
いる。情報処理装置４の情報領域は、情報処理装置４が
障害となった場合に情報処理装置３の演算制御処理機構
20が情報処理装置４の処理を代行する際に使用する情報
であり、情報処理装置４の記憶機構31の情報が転送され
て保全されている領域である。

演算制御処理装置20は制御プログラムに基いて処理を
行い、情報処理装置３の更新情報401,402,403の更新処
理を行う。更新した更新情報401,402,403のアドレス情
報及び情報量は、リスト情報301として生成する。リス
トの格納位置との関連はコマンド情報300で表示されて
いる。

第10図は演算制御処理機構20,21が情報通信機構7,8に
対して発行する指令形式を示している。装置識別子は、
この指令を送信する演算制御処理機構、指令を受信して
動作を行う情報通信機構の認識情報として利用される。
指令コード及び付加情報は情報通信機構7,8に対する動
作指示及びリストの情報量を示す。リスト情報はリスト
の格納されている記憶機構内のアドレスを示している。

リストの内容は情報量とアドレス情報からなり、更新
された更新情報401,402,403の記憶機構内での位置を示
している。情報通信機構７の指令制御部71は演算制御処
理機構20から上記の様な指令を受信するとリストの内容
を解析し、記憶機構30から更新された情報を読出して、
他系の情報処理装置４に転送している。

情報処理装置４では情報通信機構７からの指示に従っ
て情報通信機構８が処理を開始し、転送された移送情報
を記憶機構31内の装置３の情報領域へ書込んでいる。

〔発明が解決しようとする課題〕

上述した従来の情報処理システムは、システムの耐故
障性を向上させる目的を一応達成してはいるが、情報通
信機構を制御するために第10図に示す様な入出力指令に
従った処理を実行する必要があり、入出力指令制御の複
雑さから制御プログラム量が増大したり、入出力制御を
実行する通信インタフェースの規定から処理性能が大き
く低下する欠点があった。

また情報通信機構の故障により入出力指令で指示され
たアドレス情報が誤った場合に記憶機構内の情報を破損
する危険性があった。

本発明はこのような従来の欠点を改善したもので、そ
の目的は、高信頼性を損うことなく、より簡易にかつよ
り高性能に記憶機構の記憶情報の保全を図ることが可能
な情報処理システムを提供することにある。

〔課題を解決するための手段〕

本発明の情報処理システムでは、情報転送機構は、情
報処理装置の演算制御処理手段が実行するメモリ転送又
は起動要求を検出したときに情報処理装置の記憶手段か
らの移送情報を格納する情報格納手段と、移送情報のア
ドレス領域を設定するアドレス設定手段と、前記情報格
納手段に格納された移送情報を前記アドレス設定手段に
より設定された領域内へメモリ転送するか否かを判定す
るアドレス判定手段とを備え、前記アドレス判定手段に
おいて前記アドレス領域内へのメモリ転送であることを
検出した場合に前記移送情報を設定されたアドレス領域
にメモリ転送するようになっている。

〔作用〕

一方の情報処理装置の一連の処理単位において更新さ
れた記憶手段の内容を情報転送機構を経由して、他方の
情報処理装置の記憶手段へ移送する場合に、情報転送機
構は、転送されるべき情報処理装置の記憶手段のアドレ
ス領域すなわち退避領域を設定し、このアドレス領域内
へのメモリ転送である場合に限って移送を行なうので、
記憶手段にすべて格納されている情報を乱すことなく移
送を行なうことができる。

〔実施例〕

以下、本発明の一実施例について図面を参照して説明
する。

第１図は本発明の一実施例の情報処理システムを示す
ブロック図である。第１図を参照すると、本実施例の情
報処理システムは、２つの情報処理装置5,6を有してい
る。各情報処理装置5,6はそれぞれ演算制御処理機構20,
21、記憶機構30,31、バス管理機構40,41、情報転送機構
1,2を備えており、これらの各機構は、情報処理装置内
のバス100で接続されている。また２つの情報処理装置
5,6は、情報転送機構1,2を介して相互に接続されてい
る。

第２図は記憶機構30,31の構成例を示す図であって、
記憶機構30,31の記憶領域は６つの領域に区分されてい
る。記憶領域のうちで制御プログラム領域、制御情報領
域、装置５及び装置６の情報領域は、前述した従来の情
報処理システムの対応する領域と基本的に同様な機能を
有しているが、本実施例の情報処理システムでは制御情
報領域に演算制御処理機構20,21と情報転送機構1,2との
間での情報伝送手段として起動情報302、リプライ情報3
03、ステータス情報304及び領域設定情報305,306,307,3
08が新しく設定されている。また記憶領域には装置５及
び装置６の退避領域が新たに設定されている。この退避
領域は、情報領域における更新情報401,402,403,404,40
5の複写情報501〜505、あるいは退避情報601〜605を格
納する領域であり、更新情報のデータ保全を図るために
利用される。

第３図は情報転送機構1,2の構成図であって、情報転
送機構1,2は互いに同じ構成をしており、以下では簡単
のため情報転送機構１について説明する。

情報転送機構１は情報処理装置内の内部バス100とバ
ス制御部11を経由して接続されている。バス制御部11
は、バス100を経由して演算制御処理機構20あるいは記
憶機構30との情報転送を行うようになっている。情報転
送機構１全体の動作は処理制御部12により制御され、処
理制御部12は、バス制御部11からの信号により演算制御
処理機構20が実行するメモリ転送又は起動要求を検出す
ると、記憶機構30内の必要な情報を読出しアドレス・デ
ータ格納部19a,19b,19cに格納するようになっている。
処理制御部12は、規定された手順に従って、出力転送制
御部14を駆動し、情報選択制御部17の選択を行ってアド
レス・データ格納部19a,19b,19cに格納されたデータを
他系の情報転送機構２へ送信するようになっている。

他系の情報転送機構２から送信された移送情報は伝送
路を経由して入力転送制御部15で受信されて情報格納部
13に格納され、処理制御部12は入力転送制御部15で他系
の情報転送機構２から指示を受信すると、情報転送機構
13に格納されている移送情報をアドレス・データ格納部
19dに読出し、情報選択制御部17を経由してバス制御部1
1へ送るようになっている。バス制御部11はアドレス情
報に従ってバス100の制御を行い、記憶機構内の退避領
域へ書込み動作を実施する。アドレス設定部18a,18b,18
c,18dは領域情報を格納するレジスタ回路であり、アド
レス設定部18a,18bはバス制御部11がバス100から情報を
受信するアドレス領域を示し、アドレス設定部18aが最
小アドレス番地、アドレス設定部18bが最大アドレス番
地を格納している。アドレス・データ格納部19aに格納
されたアドレス情報はアドレス設定部18a,18bのアドレ
ス値とアドレス判別部16により比較されて比較結果が処
理制御部12に通知され、処理制御部12はアドレス判別部
16からの比較結果通知信号により出力制御を行うように
なっている。同様に、アドレス設定部18c,18dは情報転
送機構が記憶機構へ書込む場合のアドレス領域を示し、
アドレス設定部18cが最小アドレス番地、アドレス設定
部18dが最大アドレス番地を格納している。情報格納部1
3からアドレス情報がアドレス・データ格納部19dに読出
された時に、アドレス設定部18c,18dのアドレス値とが
アドレス判別部16で比較されて比較結果が処理制御部12
に通知され、処理制御部12はアドレス判別部16からの比
較通知信号により入力制御を行うようになっている。

第４図は、２つの情報処理装置5,6が情報転送機構1,2
を用いて結合された場合の接続関係を示すブロック図で
ある。

第４図を参照すると、情報転送機構１の出力転送制御
部14は伝送路200を経由して情報転送機構２の入力転送
制御部15に接続され、同様に情報転送機構２の出力転送
制御部14は伝送路210を経由して情報転送機構１の入力
転送制御部15に接続されている。

次にこのような構成の情報処理システムの動作を第５
図，第６図を用いて説明する。

なお、第５図は記憶機構30と記憶機構31との記憶情報
の相関を示す概念図であり、第６図は演算制御処理機構
20,21と情報転送機構1,2の動作を示すフローチャートで
ある。先づ、第５図を参照すると、記憶機構30の制御プ
ログラムを演算制御処理装置20が実行し、情報領域の更
新情報401,402,403を更新する。演算制御処理装置20
は、ステータス情報304を検証して情報転送機構1,2が可
用である場合、少なくとも１つのメモリ移送動作を行
い、更新情報401,402,403の内容を複写情報501,502,503
に移送する。退避領域の設定は予め制御プログラムによ
り規定されており、第５図においては領域情報701,705
が装置５の退避領域の開始アドレスを、領域情報702,70
6が装置５の退避領域の終了アドレスを示している。同
様に、領域情報703,707が装置６の退避領域の開始アド
レス、領域情報704,708は装置６の退避領域の終了アド
レスを示している。これらの領域情報701〜704又は領域
情報705〜708はそれぞれ第２図の制御情報領域にある領
域設定情報305〜308に演算制御処理機構20,21が予め設
定し、情報転送機構1,2へは、演算制御処理機構20,21が
起動情報302を書込むことで通知している。第５図にお
いて前記メモリ移送動作が行われた時、情報転送機構１
は領域情報701及び領域情報702で規定された退避領域へ
の書込みであるか否かを検証する。規定外領域へのメモ
リ移送である場合、情報転送機構は、何も処理をせず停
止している。規定領域内へのメモリ移送である場合、情
報転送機構１は更新情報401,402,403が複写情報501,50
2,503にメモリ移送される時にバス100から移送情報を抽
出する。その後演算制御処理機構１からの起動により記
憶機構31の領域情報705、領域情報706の退避領域内への
移送であることを検証し、退避情報601〜603へ再転送す
る。同様に記憶機構31における更新情報404,405は複写
情報504,505及び退避情報604,605へ移送される。この様
にして記憶情報30及び記憶機構31内の更新情報は相互に
他の記憶機構の退避情報として保持される。このため一
方の情報処理装置例えば情報処理装置５が障害となって
も情報処理装置６の演算制御処理機構21は記憶機構31内
の装置５の退避情報601,602,603を用いて、情報処理装
置５で行っていた処理を代替することが可能となる。

次に第６図を参照すると、演算制御処理装置20は、領
域設定情報305,306,307,308にそれぞれ退避領域の開始
アドレス、終了アドレスを示す領域情報701,702,703,70
4を設定し（ステップS1）、起動情報302へ指示情報を書
込み（ステップS2）、情報転送機構１へ通知する。情報
転送機構１は、起動検出すると（ステップS3）、領域情
報701,702,703,704を領域設定情報305,306,307,308から
読立しアドレス設定部18a〜18dに登録する（ステップS
4）。その後リプライ情報303を生成して（ステップS
5）、演算制御処理機構20に処理完了を通知し、情報転
送機構１は次の起動を待つ。演算制御処理機構20は、リ
プライ情報303で処理完了を検出すると（ステップS
6）、更新情報401,402,403を生成した後（ステップS
7）、ステータス情報304の調査を行う（ステップS8）。

ステータス情報304で情報転送機構１が可用であれ
ば、演算制御処理装置21は更新情報401,402,403を複写
情報501,502,503へメモリ移送する（ステップS9）。メ
モリ移送動作をバス100を経由して情報転送機構１は検
出し（ステップS10）、予め設定された領域情報701,702
の領域内へのメモリ移送であるかを判定し（ステップS1
1）、領域内情報であればバス100より移送情報を自動的
に抽出し、情報処理装置６の情報転送機構２へ転送する
（ステップS12）。転送された移送情報は情報処理装置
６の情報格納部13に一時的に格納される（ステップS1
3）。演算制御処理装置20はメモリ転送を完了すると
（ステップS14）、起動情報302に指示情報を書込む（ス
テップS15）。この書込み動作は情報転送機構１で検出
し（ステップS16）、リプライ情報303を生成する（ステ
ップS17）。演算制御処理装置20はリプライ情報303を受
信すると（ステップS18）、１つの処理を完了し、次の
処理を開始する（ステップS19）、演算制御処理装置20
が次の処理を実行している間に、情報転送機構１は、情
報転送機構２に対して情報格納部13に格納されている移
送情報の読出しを指示する（ステップS20）。情報転送
機構２は、領域情報706,706で規定された領域内への移
送情報であることを検証したのち（ステップS21）、記
憶機構31の退避領域へ書込みを行い退避情報601,602,60
3を生成する（ステップS22）。情報転送機構１は情報転
送機構２での処理完了を検出した後（ステップS23）、
ステータス情報304を生成して（ステップS24）、再びス
テップS10に戻り、演算制御処理装置20からの次の起動
を待つようになっている。

このように処理を行うことで、従来の演算制御処理機
構が情報通信機構に対して用いていた入出力命令を不要
とし、処理の高速化を図っている。

すなわち、入出力命令処理の場合には、命令実行の為
の制御プログラムの手順や管理情報が多く必要であり、
演算制御処理機構にとってオーバヘッドが大きかった
が、本方式を採用することにより演算制御処理機構は記
憶機構に対するメモリ移送と起動情報の書込みといった
簡単な手順で情報転送機構を利用できるため、高速化が
可能となる。

〔発明の効果〕

以上に説明したように本発明によれば、一方の情報処
理装置から他方の情報処理装置へメモリ転送を行なう場
合に、所定のアドレス領域内へのメモリ転送である場合
に限って移送を行なわせるという機能を情報転送機構に
設けているので、一方の情報処理装置が障害発生した場
合においても入出力命令を用いる場合に比べて、記憶手
段の記憶情報を良好に保護し信頼性を高めることができ
て、また入出力命令を用いる場合に比べてより簡単かつ
高速に記憶情報の保全を図ることができるという効果が
ある。

【図面の簡単な説明】

第１図は本発明の一実施例の情報処理システムのブロッ
ク図、第２図は第１図に示した記憶機構の構成例を示す
図、第３図は第１図に示した情報転送機構の構成図、第
４図は第１図に示した２つの情報転送機構の接続関係を
示すブロック図、第５図は記憶機構30と記憶機構31との
記憶情報の相関を示す概念図、第６図は第１図の情報処
理システムの処理流れを示すフローチャート、第７図は
従来の情報処理システムの構成図、第８図は従来の情報
通信機構のブロック構成図、第９図は第７図に示した２
つの記憶機構のメモリ構成の一例を示す図、第10図は従
来の情報処理システムで発行される入出力指令の形式を
示す図である。 図において、1,2……情報転送機構、3,4,5,6……情報処
理装置、7,8……情報通信機構、11……バス制御部、12
……処理制御部、13……情報格納部、14……出力転送制
御部、15……入力転送制御部、16……アドレス判別部、
17……情報選択制御部、18a,18b,18c,18d……アドレス
設定部、19a,19b,19c,19d……アドレス・データ格納
部、20,21……演算制御処理機構、30,31……記憶機構、
40,41……バス管理機構、71……指令制御部、72……メ
モリ転送制御部、73……制御記憶部、74……接続制御
部、100……バス、200、210……伝送路、300……指令情
報、301……リスト情報、302……起動情報、303……リ
プライ情報、304……ステータス情報、305,306,307,308
……領域設定情報、401,402,403,404,405……更新情
報、501,502,503,504,505……複写情報、601,602,603,6
04,605……退避情報、701,702,703,704……領域情報で
ある。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 野見山 眞一 愛媛県松山市衣山４丁目760番地 四国 日本電気ソフトウェア株式会社内 (56)参考文献 特開 昭53−39029（ＪＰ，Ａ) 特開 昭62−113252（ＪＰ，Ａ) 特開 昭56−143046（ＪＰ，Ａ)

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】複数の情報処理装置がそれぞれに対応して
   設けられた情報転送機構によって結合されており、前記
   各情報処理装置が、演算制御処理手段と、記憶手段と、
   前記情報転送機構と、前記演算制御処理手段、前記記憶
   手段および前記情報転送機構を接続する接続手段とを含
   む情報処理システムにおいて、 前記情報転送機構は、情報格納部とアドレス設定部とア
   ドレス判別部と処理制御部とを含み、 前記処理制御部は、前記演算制御処理手段が発行する起
   動要求に応じて、前記記憶手段の予め設定された退避領
   域の領域情報を前記アドレス設定部に設定し、 前記演算制御処理手段が前記接続手段を介して更新情報
   をメモリ移送する際に、前記アドレス判別部は、前記メ
   モリ移送が前記退避領域内に対するものであるか否かを
   前記アドレス設定部により判断し、 前記メモリ移送が前記退避領域内に対するものであると
   判断された場合、前記処理制御部は、前記接続手段から
   移送情報を抽出して前記情報転送機構で結合された他の
   情報処理装置の情報格納部に前記移送情報を転送し、前
   記他の情報処理装置の記憶手段に予め設定された退避領
   域に対して前記他の情報処理装置の情報転送機構によっ
   て退避情報を書込ませることを特徴とする情報処理シス
   テム。