JP3006850B2 - くし型フィルタ - Google Patents
くし型フィルタInfo
- Publication number
- JP3006850B2 JP3006850B2 JP2139203A JP13920390A JP3006850B2 JP 3006850 B2 JP3006850 B2 JP 3006850B2 JP 2139203 A JP2139203 A JP 2139203A JP 13920390 A JP13920390 A JP 13920390A JP 3006850 B2 JP3006850 B2 JP 3006850B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- line memory
- line
- chroma signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/77—Circuits for processing the brightness signal and the chrominance signal relative to each other, e.g. adjusting the phase of the brightness signal relative to the colour signal, correcting differential gain or differential phase
- H04N9/78—Circuits for processing the brightness signal and the chrominance signal relative to each other, e.g. adjusting the phase of the brightness signal relative to the colour signal, correcting differential gain or differential phase for separating the brightness signal or the chrominance signal from the colour television signal, e.g. using comb filter
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Processing Of Color Television Signals (AREA)
- Filters That Use Time-Delay Elements (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、テレビジョン装置やビデオ装置などにおい
て周波数多重された輝度信号とクロマ信号とを分離する
くし型フィルタに関するものである。
て周波数多重された輝度信号とクロマ信号とを分離する
くし型フィルタに関するものである。
従来の技術 近年、デジタル化が進み、より高画質化の要望が強く
なり、さまざまなくし型フィルタが発表されている。
なり、さまざまなくし型フィルタが発表されている。
以下図面を参照しながら、上述した従来のくし型フィ
ルタの一例について説明する。第３図は従来のくし型フ
ィルタのブロック図である。第３図に示すように、従来
のくし型フィルタは、第１、第２のラインメモリ1,2
と、これらのラインメモリ1,2の出力とビデオ信号Ｒと
からクロマ信号Ｕを分離するクロマ信号処理回路３と、
第１のラインメモリ１から出力されるビデオ信号Ｓから
クロマ信号Ｕを減算し輝度信号Ｖを出力する減算回路４
とから構成されている。
ルタの一例について説明する。第３図は従来のくし型フ
ィルタのブロック図である。第３図に示すように、従来
のくし型フィルタは、第１、第２のラインメモリ1,2
と、これらのラインメモリ1,2の出力とビデオ信号Ｒと
からクロマ信号Ｕを分離するクロマ信号処理回路３と、
第１のラインメモリ１から出力されるビデオ信号Ｓから
クロマ信号Ｕを減算し輝度信号Ｖを出力する減算回路４
とから構成されている。
以上のように構成されたくし型フィルタについて、以
下その動作について説明する。
下その動作について説明する。
まず入力されたビデオ信号Ｒは、システムクロックで
動作する第１のラインメモリ１で１ライン遅延される。
さらに、第２のラインメモリ２で１ライン遅延され、入
力されたビデオ信号Ｒと第1,第２のラインメモリ1,2の
それぞれの出力とで３ラインのビデオ信号R,S,Tを得る
こととなる。次に、クロマ信号処理回路３において、上
記の３ラインビデオ信号R,S,Tより、クロマ信号がライ
ン毎に反転しているという特性を利用してクロマ信号Ｕ
を出力させる。そして、減算回路４において、第１のラ
インメモリ１の出力のビデオ信号Ｓよりクロマ信号処理
回路３の出力のクロマ信号Ｕを減算することで輝度信号
Ｖを得る。以上のようにビデオ信号Ｒを輝度信号Ｖとク
ロマ信号Ｕとに分離することができる。
動作する第１のラインメモリ１で１ライン遅延される。
さらに、第２のラインメモリ２で１ライン遅延され、入
力されたビデオ信号Ｒと第1,第２のラインメモリ1,2の
それぞれの出力とで３ラインのビデオ信号R,S,Tを得る
こととなる。次に、クロマ信号処理回路３において、上
記の３ラインビデオ信号R,S,Tより、クロマ信号がライ
ン毎に反転しているという特性を利用してクロマ信号Ｕ
を出力させる。そして、減算回路４において、第１のラ
インメモリ１の出力のビデオ信号Ｓよりクロマ信号処理
回路３の出力のクロマ信号Ｕを減算することで輝度信号
Ｖを得る。以上のようにビデオ信号Ｒを輝度信号Ｖとク
ロマ信号Ｕとに分離することができる。
発明が解決しようとする課題 しかしながら、最近の高画質化の一要素である水平解
像度は、下式 Ｎ≒40fck N:水平解像度 fck:サンプリング周波数 のように表わされるため、水平解像度を上げるために
は、サンプリング周波数を上げなければならず、それに
よって回路規模が非常に大きくなる（例えばサンプリン
グ周波数を２倍にしたとき、回路規模は２倍以上とな
る。）という問題を有していた。
像度は、下式 Ｎ≒40fck N:水平解像度 fck:サンプリング周波数 のように表わされるため、水平解像度を上げるために
は、サンプリング周波数を上げなければならず、それに
よって回路規模が非常に大きくなる（例えばサンプリン
グ周波数を２倍にしたとき、回路規模は２倍以上とな
る。）という問題を有していた。
本発明は上記課題を解決するもので、水平解像度を２
倍にしても回路規模の増加の小さなくし型フィルタを提
供することを目的とするものである。
倍にしても回路規模の増加の小さなくし型フィルタを提
供することを目的とするものである。
課題を解決するための手段 上記課題を解決するために本発明のくし型フィルタ
は、システムクロックでサンプリングされたビデオ信号
を周波数が前記システムクロックの1/2であるクロック
レートの２つのビデオ信号に分離する分離回路と、前記
分離回路の第１の出力を１ライン遅延させる第１のライ
ンメモリと、さらに１ライン遅延させる第２のラインメ
モリと、前記分離回路の第１の出力と前記第１のライン
メモリの出力と前記第２のラインメモリの出力とからク
ロマ信号を分離するクロマ信号処理回路と、前記第１の
ラインメモリの出力より前記クロマ信号処理回路の出力
を減算する第１の減算回路と、前記分離回路の第２の出
力を１ライン遅延させる第３のラインメモリと、前記ク
ロマ信号処理回路の出力のシステムクロックのずれを補
間する補間回路と、前記第３のラインメモリの出力から
前記補間回路の出力を減算する第２の減算回路と、第１
の減算回路の出力と第２の減算回路の出力を合成する合
成回路とを設け、前記合成回路から輝度信号を出力する
ものである。
は、システムクロックでサンプリングされたビデオ信号
を周波数が前記システムクロックの1/2であるクロック
レートの２つのビデオ信号に分離する分離回路と、前記
分離回路の第１の出力を１ライン遅延させる第１のライ
ンメモリと、さらに１ライン遅延させる第２のラインメ
モリと、前記分離回路の第１の出力と前記第１のライン
メモリの出力と前記第２のラインメモリの出力とからク
ロマ信号を分離するクロマ信号処理回路と、前記第１の
ラインメモリの出力より前記クロマ信号処理回路の出力
を減算する第１の減算回路と、前記分離回路の第２の出
力を１ライン遅延させる第３のラインメモリと、前記ク
ロマ信号処理回路の出力のシステムクロックのずれを補
間する補間回路と、前記第３のラインメモリの出力から
前記補間回路の出力を減算する第２の減算回路と、第１
の減算回路の出力と第２の減算回路の出力を合成する合
成回路とを設け、前記合成回路から輝度信号を出力する
ものである。
作用 上記構成により、ビデオ信号はまず、分離回路でクロ
ック周波数が1/2にされる。つまり、水平解像度を２倍
にするためにビデオ信号のサンプリング周波数を従来の
２倍にした場合は、分離回路により従来と同じサンプリ
ング周波数のビデオ信号に分離される。そして、分離さ
れた第１の出力は、従来のくし型フィルタと同様の構成
部分である第1,第２のラインメモリ、クロマ信号処理回
路および減算回路によって第１の輝度信号とクロマ信号
に分離される。また、分離回路からの第２の出力は、第
３のラインメモリで１ライン遅延され、この第３のライ
ンメモリの出力は減算回路で補間回路からの出力分だけ
減算され、合成回路へ第２の輝度信号が出力される。な
お、補間回路はクロマ信号処理回路の出力のシステムク
ロックのずれ（１クロック分）の補間を行う。そして、
合成回路により第1,第２の輝度信号が合成されて従来の
２倍のサンプリング周波数に対応した、すなわち水平解
像度が２倍となった輝度信号を得ることができる。
ック周波数が1/2にされる。つまり、水平解像度を２倍
にするためにビデオ信号のサンプリング周波数を従来の
２倍にした場合は、分離回路により従来と同じサンプリ
ング周波数のビデオ信号に分離される。そして、分離さ
れた第１の出力は、従来のくし型フィルタと同様の構成
部分である第1,第２のラインメモリ、クロマ信号処理回
路および減算回路によって第１の輝度信号とクロマ信号
に分離される。また、分離回路からの第２の出力は、第
３のラインメモリで１ライン遅延され、この第３のライ
ンメモリの出力は減算回路で補間回路からの出力分だけ
減算され、合成回路へ第２の輝度信号が出力される。な
お、補間回路はクロマ信号処理回路の出力のシステムク
ロックのずれ（１クロック分）の補間を行う。そして、
合成回路により第1,第２の輝度信号が合成されて従来の
２倍のサンプリング周波数に対応した、すなわち水平解
像度が２倍となった輝度信号を得ることができる。
実施例 以下、本発明の実施例を図面に基づき説明する。な
お、従来のものと同じものには同一番号を付し、その説
明は省略する。
お、従来のものと同じものには同一番号を付し、その説
明は省略する。
第１図は本発明のくし型フィルタのブロック図を示す
ものである。第１図に示すように、くし型フィルタは従
来構成に加えて、システムクロックでサンプリングされ
たビデオ信号Ａを、周波数が前記システムクロックの1/
2であるクロックレートの２つのビデオ信号B,Cに分離す
る分離回路11と、入力信号を１ライン遅延させる第３の
ラインメモリ12と、クロマ信号処理回路３の出力側に接
続された補間回路13と、第３のラインメモリ12の出力が
＋側に接続されかつ補間回路13の出力が−側に接続され
た第２の減算回路14と、第１および第２の減算回路4,14
からの信号を合成する合成回路15とが設けられている。
ものである。第１図に示すように、くし型フィルタは従
来構成に加えて、システムクロックでサンプリングされ
たビデオ信号Ａを、周波数が前記システムクロックの1/
2であるクロックレートの２つのビデオ信号B,Cに分離す
る分離回路11と、入力信号を１ライン遅延させる第３の
ラインメモリ12と、クロマ信号処理回路３の出力側に接
続された補間回路13と、第３のラインメモリ12の出力が
＋側に接続されかつ補間回路13の出力が−側に接続され
た第２の減算回路14と、第１および第２の減算回路4,14
からの信号を合成する合成回路15とが設けられている。
上記のように構成されたくし型フィルタについて、以
下その動作を、第１図および第２図を参照しながら説明
する。
下その動作を、第１図および第２図を参照しながら説明
する。
まずシステムクロックφでサンプリングされたビデオ
信号Ａは、分離回路11において、周波数がシステムクロ
ックの1/2であるクロックレートの２つのビデオ信号B,C
に分離される。その第１の出力であるビデオ信号Ｂは、
第１のラインメモリ１によって１ライン遅延されてビデ
オ信号Ｄとされ、さらに第２のラインメモリ２によって
１ライン遅延されてビデオ信号Ｅとされる。したがっ
て、分離回路11の一方の出力と第１のラインメモリ１の
出力と第２のラインメモリ２の出力とで、３ラインのビ
デオ信号B,D,Eが得られることとなる。これら３ライン
のビデオ信号B,D,Eはクロマ信号処理回路３に入力さ
れ、このクロマ信号処理回路３において、垂直相関性を
用いてクロマ信号Ｆが分離され出力される。また、第１
の減算回路４によって、第１のラインメモリ１から出力
されるビデオ信号Ｄよりクロマ信号処理回路３から出力
されるクロマ信号Ｆを減算することで、第１の輝度信号
Ｇが得られる。ところで、分離回路11の第２の出力であ
るビデオ信号Ｃは第３のラインメモリ12で１ライン遅延
される。ところで、クロマ信号処理回路３から出力され
るクロマ信号Ｆは、第３のラインメモリ12から出力され
るビデオ信号Ｈと比較すると、システムクロックで１ク
ロックのずれが生じているため、補間回路13においてシ
ステムクロック１クロック分の補間が行われ、この補間
回路13から出力されるクロマ信号Ｉを第３のラインメモ
リ12から出力されるビデオ信号Ｈより第２の減算回路14
において減算することで第２の輝度信号Ｊを得る。そし
て、合成回路15において、第１の減算回路４から出力さ
れる輝度信号Ｇと第２の減算回路14から出力される輝度
信号Ｊとが合成されてシステムクロックレートに戻さ
れ、輝度信号Ｋとして出力される。
信号Ａは、分離回路11において、周波数がシステムクロ
ックの1/2であるクロックレートの２つのビデオ信号B,C
に分離される。その第１の出力であるビデオ信号Ｂは、
第１のラインメモリ１によって１ライン遅延されてビデ
オ信号Ｄとされ、さらに第２のラインメモリ２によって
１ライン遅延されてビデオ信号Ｅとされる。したがっ
て、分離回路11の一方の出力と第１のラインメモリ１の
出力と第２のラインメモリ２の出力とで、３ラインのビ
デオ信号B,D,Eが得られることとなる。これら３ライン
のビデオ信号B,D,Eはクロマ信号処理回路３に入力さ
れ、このクロマ信号処理回路３において、垂直相関性を
用いてクロマ信号Ｆが分離され出力される。また、第１
の減算回路４によって、第１のラインメモリ１から出力
されるビデオ信号Ｄよりクロマ信号処理回路３から出力
されるクロマ信号Ｆを減算することで、第１の輝度信号
Ｇが得られる。ところで、分離回路11の第２の出力であ
るビデオ信号Ｃは第３のラインメモリ12で１ライン遅延
される。ところで、クロマ信号処理回路３から出力され
るクロマ信号Ｆは、第３のラインメモリ12から出力され
るビデオ信号Ｈと比較すると、システムクロックで１ク
ロックのずれが生じているため、補間回路13においてシ
ステムクロック１クロック分の補間が行われ、この補間
回路13から出力されるクロマ信号Ｉを第３のラインメモ
リ12から出力されるビデオ信号Ｈより第２の減算回路14
において減算することで第２の輝度信号Ｊを得る。そし
て、合成回路15において、第１の減算回路４から出力さ
れる輝度信号Ｇと第２の減算回路14から出力される輝度
信号Ｊとが合成されてシステムクロックレートに戻さ
れ、輝度信号Ｋとして出力される。
第２図にも示すように、ビデオ信号Ａはまず分離回路
１でシステムクロックφの1/2のクロックレートに分離
されてその後の処理が行われる。したがって、水平解像
度を２倍にすべく、ビデオ信号Ａのサンプリング周波数
を従来の２倍にした場合でも、クロマ信号処理回路３お
よび第1,第２のラインメモリ1,2、第１の減算回路４は
従来と同一のものを利用でき、この従来構成に、分離回
路11、第３のメモリ12、補間回路13、第２の減算回路14
および合成回路15を加えるだけで、従来のシステムクロ
ックの２倍の速さに応じた輝度信号Ｋを得られ、良好な
水平解像度を実現できる。また、第３のラインメモリ12
や第２の減算回路14も従来製品を流用できる。
１でシステムクロックφの1/2のクロックレートに分離
されてその後の処理が行われる。したがって、水平解像
度を２倍にすべく、ビデオ信号Ａのサンプリング周波数
を従来の２倍にした場合でも、クロマ信号処理回路３お
よび第1,第２のラインメモリ1,2、第１の減算回路４は
従来と同一のものを利用でき、この従来構成に、分離回
路11、第３のメモリ12、補間回路13、第２の減算回路14
および合成回路15を加えるだけで、従来のシステムクロ
ックの２倍の速さに応じた輝度信号Ｋを得られ、良好な
水平解像度を実現できる。また、第３のラインメモリ12
や第２の減算回路14も従来製品を流用できる。
発明の効果 以上のように本発明によれば、分離回路、第１〜第３
のラインメモリ、補間回路、合成回路を設けた構成によ
り、水平解像度を２倍にしても、分離回路および合成回
路以外の回路は従来のクロックレートのものを使用でき
て、解像度の向上に伴う回路規模の増加は最小限に抑え
られる。
のラインメモリ、補間回路、合成回路を設けた構成によ
り、水平解像度を２倍にしても、分離回路および合成回
路以外の回路は従来のクロックレートのものを使用でき
て、解像度の向上に伴う回路規模の増加は最小限に抑え
られる。
第１図は本発明のくし型フィルタのブロック図、第２図
は同くし型フィルタのタイムチャート図、第３図は従来
のくし型フィルタのブロック図である。 １……第１のラインメモリ、２……第２のラインメモ
リ、３……クロマ信号処理回路、４……第１の減算回
路、11……分離回路、12……第３のラインメモリ、13…
…補間回路、14……第２の減算回路、15……合成回路。
は同くし型フィルタのタイムチャート図、第３図は従来
のくし型フィルタのブロック図である。 １……第１のラインメモリ、２……第２のラインメモ
リ、３……クロマ信号処理回路、４……第１の減算回
路、11……分離回路、12……第３のラインメモリ、13…
…補間回路、14……第２の減算回路、15……合成回路。
フロントページの続き (56)参考文献 特開 平１−174089（ＪＰ，Ａ) 特開 昭63−245087（ＪＰ，Ａ) 特開 昭60−74893（ＪＰ，Ａ) 特開 昭60−165891（ＪＰ，Ａ) 特開 平３−209997（ＪＰ，Ａ) 特表 昭59−501529（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H04N 9/78
Claims (1)
- 【請求項１】システムクロックでサンプリングされたビ
デオ信号を周波数が前記システムクロックの1/2である
クロックレートの２つのビデオ信号に分離する分離回路
と、前記分離回路の第１の出力を１ライン遅延させる第
１のラインメモリと、さらに１ライン遅延させる第２の
ラインメモリと、前記分離回路の第１の出力と前記第１
のラインメモリの出力と前記第２のラインメモリの出力
とからクロマ信号を分離するクロマ信号処理回路と、前
記第１のラインメモリの出力より前記クロマ信号処理回
路の出力を減算する第１の減算回路と、前記分離回路の
第２の出力を１ライン遅延させる第３のラインメモリ
と、前記クロマ信号処理回路の出力のシステムクロック
のずれを補間する補間回路と、前記第３のラインメモリ
の出力から前記補間回路の出力を減算する第２の減算回
路と、第１の減算回路の出力と第２の減算回路の出力と
を合成する合成回路とを設け、前記合成回路から輝度信
号を出力するくし型フィルタ。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2139203A JP3006850B2 (ja) | 1990-05-29 | 1990-05-29 | くし型フィルタ |
| US07/700,855 US5231477A (en) | 1990-05-29 | 1991-05-16 | Comb filter |
| DE69107680T DE69107680T2 (de) | 1990-05-29 | 1991-05-27 | Digitaler Kammfilter. |
| EP91108711A EP0459407B1 (en) | 1990-05-29 | 1991-05-27 | Digital comb filter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2139203A JP3006850B2 (ja) | 1990-05-29 | 1990-05-29 | くし型フィルタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0432394A JPH0432394A (ja) | 1992-02-04 |
| JP3006850B2 true JP3006850B2 (ja) | 2000-02-07 |
Family
ID=15239954
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2139203A Expired - Fee Related JP3006850B2 (ja) | 1990-05-29 | 1990-05-29 | くし型フィルタ |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5231477A (ja) |
| EP (1) | EP0459407B1 (ja) |
| JP (1) | JP3006850B2 (ja) |
| DE (1) | DE69107680T2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3228800B2 (ja) * | 1992-11-11 | 2001-11-12 | 株式会社日立製作所 | モータ制御装置およびこれを用いた磁気記録再生装置 |
| JP2705580B2 (ja) * | 1994-07-21 | 1998-01-28 | 日本電気株式会社 | プリンタ画像データの解像度倍増回路 |
| CN1072814C (zh) * | 1994-10-31 | 2001-10-10 | 佳能株式会社 | 成象方法,成象设备和处理卡盒 |
| TWI222836B (en) * | 2003-03-21 | 2004-10-21 | Mediatek Inc | Video signal separating method and related apparatus |
| JP2007138984A (ja) * | 2005-11-15 | 2007-06-07 | Tlv Co Ltd | フロート式スチームトラップ |
| JP4813253B2 (ja) * | 2006-05-15 | 2011-11-09 | 株式会社テイエルブイ | フロート式スチームトラップ |
| JP4861153B2 (ja) * | 2006-12-15 | 2012-01-25 | 株式会社テイエルブイ | スチームトラップ |
| JP4833091B2 (ja) * | 2007-01-15 | 2011-12-07 | 株式会社テイエルブイ | 熱応動式スチームトラップ |
| JP4879817B2 (ja) * | 2007-05-15 | 2012-02-22 | 株式会社テイエルブイ | フロート式スチームトラップ |
| CN115225880B (zh) * | 2022-07-15 | 2024-02-27 | 海宁奕斯伟集成电路设计有限公司 | 数据处理方法、装置、设备、可读存储介质及程序产品 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2966124D1 (en) * | 1978-03-29 | 1983-10-13 | British Broadcasting Corp | Processing method and circuit for pal colour television signals |
| JPS5857881A (ja) * | 1981-09-30 | 1983-04-06 | Sony Corp | 輝度・色度信号分離回路 |
| JPS5939185A (ja) * | 1982-08-27 | 1984-03-03 | Sony Corp | 搬送色信号の分離回路 |
| GB2154093A (en) * | 1984-02-03 | 1985-08-29 | Rca Corp | Reduced data rate signal separation system |
| US4703342A (en) * | 1985-01-14 | 1987-10-27 | Nec Corporation | Luminance/chrominance separating apparatus |
| JPS61186095A (ja) * | 1985-02-13 | 1986-08-19 | Mitsubishi Electric Corp | 適応型輝度信号色信号分離フイルタ |
| JP2601840B2 (ja) * | 1987-09-30 | 1997-04-16 | 株式会社東芝 | 映像表示装置 |
| US4845547A (en) * | 1988-03-28 | 1989-07-04 | North American Philips Corporation | Non-linear comb filter for color TV receivers |
| JP2692897B2 (ja) * | 1988-09-30 | 1997-12-17 | 株式会社東芝 | 輝度信号・色信号分離回路 |
| JPH02108390A (ja) * | 1988-10-18 | 1990-04-20 | Hitachi Ltd | Ｐａｌカラーテレビ信号の輝度信号・色信号分離回路 |
-
1990
- 1990-05-29 JP JP2139203A patent/JP3006850B2/ja not_active Expired - Fee Related
-
1991
- 1991-05-16 US US07/700,855 patent/US5231477A/en not_active Expired - Lifetime
- 1991-05-27 EP EP91108711A patent/EP0459407B1/en not_active Expired - Lifetime
- 1991-05-27 DE DE69107680T patent/DE69107680T2/de not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE69107680D1 (de) | 1995-04-06 |
| JPH0432394A (ja) | 1992-02-04 |
| EP0459407A3 (en) | 1993-05-26 |
| EP0459407B1 (en) | 1995-03-01 |
| DE69107680T2 (de) | 1995-07-13 |
| EP0459407A2 (en) | 1991-12-04 |
| US5231477A (en) | 1993-07-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4712130A (en) | Chrominance signal frequency converter as for a pix-in-pix television receiver | |
| US4733300A (en) | Contour signal correction circuit for television receiver | |
| KR860007823A (ko) | 비디오 신호 처리장치 | |
| JPS63155881A (ja) | ライン走査されたビデオ信号の欠落ラインを補間する方法および装置 | |
| JP2601840B2 (ja) | 映像表示装置 | |
| JP3006850B2 (ja) | くし型フィルタ | |
| JPH074027B2 (ja) | 巡回型フイルタ装置 | |
| JPH07110063B2 (ja) | テレビジョン装置 | |
| US5850257A (en) | Noise reduction device employing a sample and hold circuit, and an image pickup device using the noise reduction device | |
| JPH043594A (ja) | 信号補間装置 | |
| JPS5879379A (ja) | テレビジヨン受像機 | |
| JP2000023033A (ja) | 分割マルチ画面表示装置 | |
| JPH01246985A (ja) | 画質改善装置 | |
| JPS62175092A (ja) | 多次元コムフイルタ装置 | |
| JPS62128288A (ja) | 高精細テレビジヨン方式の動き検出回路 | |
| JPS6048690A (ja) | 順次走査変換装置 | |
| JPH0225596B2 (ja) | ||
| JPS6051091A (ja) | テレビジヨン信号変換装置 | |
| JPH0488785A (ja) | カラー撮像素子及び信号処理装置 | |
| JP3280963B2 (ja) | 輝度信号成分へクロミナンス信号成分を時間的に整合させる方法及び回路 | |
| JPS63256065A (ja) | 映像処理方法 | |
| JPH0226917B2 (ja) | ||
| JPH05284527A (ja) | クロマ信号処理回路 | |
| JPH01246984A (ja) | 画質改善装置 | |
| JPH02238786A (ja) | 走査線変換回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071126 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081126 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |