JP2956309B2 - Signal receiving circuit - Google Patents

Signal receiving circuit

Info

Publication number
JP2956309B2
JP2956309B2 JP3245355A JP24535591A JP2956309B2 JP 2956309 B2 JP2956309 B2 JP 2956309B2 JP 3245355 A JP3245355 A JP 3245355A JP 24535591 A JP24535591 A JP 24535591A JP 2956309 B2 JP2956309 B2 JP 2956309B2
Authority
JP
Japan
Prior art keywords
circuit
signal
type flip
ringing
monostable multivibrator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP3245355A
Other languages
Japanese (ja)
Other versions
JPH0583093A (en
Inventor
英俊 堀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP3245355A priority Critical patent/JP2956309B2/en
Publication of JPH0583093A publication Critical patent/JPH0583093A/en
Application granted granted Critical
Publication of JP2956309B2 publication Critical patent/JP2956309B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Manipulation Of Pulses (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は信号受信回路に関し、特
に、継続時間の長いチャタリングやリンギングを含むデ
ィジタル信号を安定に受信することができる信号受信回
路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a signal receiving circuit, and more particularly to a signal receiving circuit capable of stably receiving a digital signal including chattering and ringing having a long duration.

【0002】[0002]

【従来の技術】従来のチャタリングやリンギングを含む
ディジタル信号を受信する信号受信回路は、図3に示す
ように、論理素子IC52の入力部に信号受信回路本体
51を設けている。この信号受信回路本体51は、コン
デンサCと抵抗Rとによって構成されるローパスフィル
タ回路を用いてチャタリングやリンギングを除去し、こ
れを後段に接続される論理素子IC52に入力するよう
にして構成されている。
2. Description of the Related Art A conventional signal receiving circuit for receiving a digital signal including chattering and ringing has a signal receiving circuit main body 51 provided at an input portion of a logic element IC 52 as shown in FIG. The signal receiving circuit body 51 is configured to remove chattering and ringing using a low-pass filter circuit composed of a capacitor C and a resistor R, and to input the same to a logic element IC 52 connected at a subsequent stage. I have.

【0003】[0003]

【発明が解決しようとする課題】上述した従来の信号受
信回路は、継続時間の長いチャタリングやリンギングを
含むディジタル信号を受信する場合においては、その影
響を完全には除去できず、従って後段に接続される論理
素子ICにしばしば誤動作を与えるという欠点がある。
The conventional signal receiving circuit described above cannot completely eliminate the effects of receiving a digital signal including chattering and ringing having a long duration, and therefore cannot be connected to a subsequent stage. However, there is a disadvantage that a malfunction is often given to the logic element IC to be used.

【0004】本発明の目的は継続時間の長いチャタリン
グやリンギングを含むディジタル信号を受信する場合に
おいても、その影響を完全に除去できるディジタル回路
による信号受信回路を提供することにある。
An object of the present invention is to provide a signal receiving circuit using a digital circuit which can completely eliminate the influence of receiving a digital signal including chattering and ringing having a long duration.

【0005】[0005]

【課題を解決するための手段】本発明の信号受信回路
は、一方の端子を受信入力用端子とする排他的論理和回
路と単安定マルチバイブレータ回路とT型フリップフロ
ップ回路とが直列に接続され、前記排他的論理和回路の
他方の入力端子に前記T型フリップフロップ回路の出力
信号が帰還され、前記単安定マルチバイブレータ回路の
出力信号を介して前記T型フリップフロップ回路の出力
信号をラッチするD型フリップフロップ回路が接続され
ている。
According to the present invention, there is provided a signal receiving circuit in which an exclusive OR circuit, a monostable multivibrator circuit and a T-type flip-flop circuit having one terminal as a receiving input terminal are connected in series. The output signal of the T-type flip-flop circuit is fed back to the other input terminal of the exclusive OR circuit, and the output signal of the T-type flip-flop circuit is latched via the output signal of the monostable multivibrator circuit. A D-type flip-flop circuit is connected.

【0006】[0006]

【実施例】次に本発明について図面を参照して説明す
る。図1は本発明の一実施例を示す回路図、図2は本実
施例を説明する信号のタイミング図である。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, the present invention will be described with reference to the drawings. FIG. 1 is a circuit diagram showing an embodiment of the present invention, and FIG. 2 is a timing chart of signals for explaining the embodiment.

【0007】図1の実施例はディジタル信号の入力端子
53、排他的論理和回路(以下EXORという)1、単
安定マルチバイブレータ回路(以下OSという)2、T
型フリップフロップ回路(以下TFFという)3、D型
フリップフロップ回路(以下DFFという)4、ディジ
タル信号の出力端子54から構成される。
In the embodiment shown in FIG. 1, a digital signal input terminal 53, an exclusive OR circuit (hereinafter referred to as EXOR) 1, a monostable multivibrator circuit (hereinafter referred to as OS) 2, T
A flip-flop circuit (hereinafter, referred to as TFF) 3, a D-type flip-flop circuit (hereinafter, referred to as DFF) 4, and a digital signal output terminal 54 are provided.

【0008】次に本実施例の動作を図2により説明す
る。
Next, the operation of this embodiment will be described with reference to FIG.

【0009】入力端子53から入力されるチャタリング
またはリンギングを含んだ入力信号Aの立ち上がり時の
チャタリング又はリンギングは図2の経路10で示すE
XOR1の中間信号cもチャタリングまたはリンギング
を含んで立ち上がる。次にOS2にセットされた一定時
定数のパルス信号Dが図2の経路11で示すように立ち
上がる。このパルス信号Dのパルス幅TはOS2にあら
かじめセットされた時定数により得られる。このとき、
パルス信号Dにおいてチャタリングまたはリンギングの
影響が現れないように、OS2にあらかじめセットされ
る時定数のパルス幅Tは、チャタリングやリンギングの
継続時間tよりも長くしておく必要がある。パルス信号
Dは図2の経路12でTFF3に入力され、1/2に分
周された遅延信号Bとなり、EXOR1の他の端子にも
どされて、図2の経路13で、中間信号Cが立ち下が
る。
[0009] Chattering or ringing at the time of rising of input signal A including chattering or ringing input from input terminal 53 is indicated by E in path 10 in FIG.
The intermediate signal c of XOR1 also rises including chattering or ringing. Next, a pulse signal D having a constant time constant set in OS2 rises as shown by a path 11 in FIG. The pulse width T of the pulse signal D is obtained by a time constant preset in OS2. At this time,
In order to prevent the influence of chattering or ringing from appearing in the pulse signal D, the pulse width T of the time constant preset in the OS2 needs to be longer than the duration t of chattering or ringing. The pulse signal D is input to the TFF 3 via the path 12 in FIG. 2 and becomes the delay signal B divided by 、. Go down.

【0010】一方、遅延信号Bは、図2の経路14でD
FF4によってラッチされ、極性が反転されて、入力信
号Aと同相の出力信号Eとなり、出力端子54に導かれ
る。入力信号Aの立ち下がりの場合も、同様の手順で図
2の経路15,16,17,18,19の手順で動作が
おこなわれる。従って、出力信号Eの立ち上がりおよび
立ち下がりのタイミングは、対応する入力信号Aの立ち
上がりおよび立ち下がりのタイミングと一致しており、
かつ入力信号Aに含まれるチャタリングやリンギングの
影響が除去されていることがわかる。
On the other hand, the delay signal B
The signal is latched by the FF 4, the polarity is inverted, and the output signal E has the same phase as the input signal A, and is guided to the output terminal 54. In the case of the falling of the input signal A, the operation is performed in the same procedure as the paths 15, 16, 17, 18, and 19 in FIG. Therefore, the rising and falling timings of the output signal E match the rising and falling timings of the corresponding input signal A,
Further, it can be seen that the influence of chattering and ringing included in the input signal A has been removed.

【0011】[0011]

【発明の効果】以上説明したように本発明は、排他的論
理和回路と単安定マルチバイブレータ回路とT型フリッ
プフロップ回路とが直列に接続され、排他的論理和回路
の1方の入力端子にディジタル信号が入力され、他方の
入力端子にT型フリップフロップ回路の出力信号が帰還
され、かつ、単安定マルチバイブレータ回路の出力信号
を介して、T型フリップフロップ回路の出力信号をラッ
チするD型フリップフロップ回路を接続することによ
り、OS2にあらかじめセットされた時定数のパルス幅
Tよりも短い継続時間tのチャタリングやリンギングの
影響が完全に除去される効果がある。
As described above, according to the present invention, an exclusive OR circuit, a monostable multivibrator circuit, and a T-type flip-flop circuit are connected in series, and one input terminal of the exclusive OR circuit is connected to one input terminal. A digital signal is input, the output signal of the T-type flip-flop circuit is fed back to the other input terminal, and the D-type circuit latches the output signal of the T-type flip-flop circuit via the output signal of the monostable multivibrator circuit. By connecting the flip-flop circuit, the effect of chattering or ringing having a duration t shorter than the pulse width T of the time constant preset in OS2 is completely eliminated.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施例の回路図である。FIG. 1 is a circuit diagram of one embodiment of the present invention.

【図2】本実施例を説明する信号のタイミング図であ
る。
FIG. 2 is a timing chart of signals for explaining the embodiment.

【図3】従来の信号受信回路の回路図である。FIG. 3 is a circuit diagram of a conventional signal receiving circuit.

【符号の説明】[Explanation of symbols]

1 排他的論理和回路 2 単安定マルチバイブレータ 3 T型フリップフロップ 4 D型フリップフロップ 53 入力端子 54 出力端子 DESCRIPTION OF SYMBOLS 1 Exclusive OR circuit 2 Monostable multivibrator 3 T-type flip-flop 4 D-type flip-flop 53 Input terminal 54 Output terminal

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 一方の端子を受信入力用端子とする排他
的論理和回路と単安定マルチバイブレータ回路とT型フ
リップフロップ回路とが直列に接続され、前記排他的論
理和回路の他方の入力端子に前記T型フリップフロップ
回路の出力信号が帰還され、前記単安定マルチバイブレ
ータ回路の出力信号を介して前記T型フリップフロップ
回路の出力信号をラッチするD型フリップフロップ回路
が接続されていることを特徴とする信号受信回路。
An exclusive OR circuit, a monostable multivibrator circuit, and a T-type flip-flop circuit each having one terminal for a reception input terminal are connected in series, and the other input terminal of the exclusive OR circuit is provided. The output signal of the T-type flip-flop circuit is fed back to the D-type flip-flop circuit for latching the output signal of the T-type flip-flop circuit via the output signal of the monostable multivibrator circuit. Characteristic signal receiving circuit.
【請求項2】 前記単安定マルチバイブレータにあらか
じめセットされた時定数のパルス幅が受信入力に混入さ
れるチャタリングやリンギングの時定数より長く設定さ
れていることを特徴とする請求項1記載の信号受信回
路。
2. A signal according to claim 1, wherein a pulse width of a time constant preset in said monostable multivibrator is set longer than a time constant of chattering or ringing mixed into a reception input. Receiver circuit.
JP3245355A 1991-09-25 1991-09-25 Signal receiving circuit Expired - Fee Related JP2956309B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3245355A JP2956309B2 (en) 1991-09-25 1991-09-25 Signal receiving circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3245355A JP2956309B2 (en) 1991-09-25 1991-09-25 Signal receiving circuit

Publications (2)

Publication Number Publication Date
JPH0583093A JPH0583093A (en) 1993-04-02
JP2956309B2 true JP2956309B2 (en) 1999-10-04

Family

ID=17132445

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3245355A Expired - Fee Related JP2956309B2 (en) 1991-09-25 1991-09-25 Signal receiving circuit

Country Status (1)

Country Link
JP (1) JP2956309B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3773829B2 (en) 2001-10-18 2006-05-10 Necエレクトロニクス株式会社 Chattering removal circuit
JP2007027960A (en) * 2005-07-13 2007-02-01 Murata Mfg Co Ltd Signal variation timing delay circuit, sequence signal output circuit and power failure supervisory circuit
JP2007088730A (en) * 2005-09-21 2007-04-05 Mitsubishi Electric Corp Pulse shaping circuit

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2825252B2 (en) * 1989-01-20 1998-11-18 株式会社東芝 Waveform shaping circuit

Also Published As

Publication number Publication date
JPH0583093A (en) 1993-04-02

Similar Documents

Publication Publication Date Title
JPS59112747A (en) Binary data receiver
US4800295A (en) Retriggerable monostable multivibrator
US4786823A (en) Noise pulse suppressing circuit in digital system
JP2956309B2 (en) Signal receiving circuit
JPH03174838A (en) Clock jitter suppressing circuit
US4691170A (en) Frequency multiplier circuit
US6064704A (en) Digital pulse filtering circuit
US4558457A (en) Counter circuit having improved output response
JP3316426B2 (en) Serial data communication circuit
JPH04287512A (en) Glitch noise elimination circuit
JP2834461B2 (en) Waveform shaping circuit
JP2586712B2 (en) Asynchronous signal selection circuit
JPS6141220A (en) Digital signal delay circuit
KR950005254B1 (en) Noise compensation of audio pulse
AU583921B2 (en) Circuit arrangements for recovering the clock rate of an isochronous binary signal
SU1478344A1 (en) Adaptive receiver of discrete information
JPS58209252A (en) Code discriminating and regenerative circuit
SU1389008A2 (en) Device for receiving bipulsed signal
JPH01233832A (en) D/a conversion circuit
KR840001041Y1 (en) Control circuit for sound and characters signal
KR860002166Y1 (en) Mfm digital demodulation circuit
JPH0671257B2 (en) Phase-selectable flip-flop
JPS60164966A (en) Information reproducing device
JPS63237499A (en) Noise eliminating circuit
JPS6198014A (en) Noise pulse eliminating device

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19990622

LAPS Cancellation because of no payment of annual fees