JP2586712B2 - Asynchronous signal selection circuit - Google Patents
Asynchronous signal selection circuitInfo
- Publication number
- JP2586712B2 JP2586712B2 JP2240805A JP24080590A JP2586712B2 JP 2586712 B2 JP2586712 B2 JP 2586712B2 JP 2240805 A JP2240805 A JP 2240805A JP 24080590 A JP24080590 A JP 24080590A JP 2586712 B2 JP2586712 B2 JP 2586712B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- asynchronous
- output
- circuit
- selection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electronic Switches (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は複数の非同期信号から一つの非同期信号を選
択して出力する非同期信号選択回路に関する。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an asynchronous signal selection circuit for selecting and outputting one asynchronous signal from a plurality of asynchronous signals.
従来の技術 近年、ディジタル回路が種々の相異なる非同期信号を
選択して扱う場合が多くなり、その出力波形が重要な課
題である。以下、従来の非同期信号選択回路について、
図面を参照しながら説明する。第３図は従来の非同期信
号選択回路の構成を示す回路図であり、第４図はその動
作を示すタイミングチャートである。第３図において、
従来の非同期信号選択回路は非同期信号１と非同期信号
２と出力選択信号３とを入力するマルチプレクサ８で構
成され、その出力が選択された非同期信号となる。2. Description of the Related Art In recent years, digital circuits often select and handle various different asynchronous signals, and the output waveform is an important issue. Hereinafter, regarding the conventional asynchronous signal selection circuit,
This will be described with reference to the drawings. FIG. 3 is a circuit diagram showing a configuration of a conventional asynchronous signal selection circuit, and FIG. 4 is a timing chart showing its operation. In FIG.
The conventional asynchronous signal selection circuit is composed of a multiplexer 8 that inputs the asynchronous signal 1, the asynchronous signal 2, and the output selection signal 3, and the output is a selected asynchronous signal.
発明が解決しようとする課題 このような従来の非同期信号選択回路では、第４図の
タイミングチャートに示したように、出力選択信号の切
り替えタイミングが、いま選択されている非同期信号と
つぎに選択される非同期信号とが互いに異極性になるタ
イミングであるときに、マルチプレクサは図に示すよう
に元の非同期信号よりも幅の狭いパルスを発生し、この
出力を受ける機器の誤動作を誘起する問題がある。本発
明は上記課題を解決するもので、切り替えるときに元の
非同期信号よりも幅の狭い波形を出力しない非同期信号
選択回路を提供することを目的とする。In such a conventional asynchronous signal selection circuit, as shown in the timing chart of FIG. 4, the switching timing of the output selection signal is selected next to the currently selected asynchronous signal. When the asynchronous signal and the asynchronous signal have different polarities from each other, the multiplexer generates a pulse narrower than the original asynchronous signal as shown in the figure, which may cause a malfunction of a device receiving this output. . An object of the present invention is to provide an asynchronous signal selection circuit that does not output a waveform narrower than the original asynchronous signal when switching.
課題を解決するための手段 本発明は上記目的を達成するために、複数の非同期信
号と第１の出力選択信号とを入力し、前記第１の出力選
択信号で前記非同期信号のうちの一つを選択して出力す
る非同期信号選択回路において、第２の出力選択信号を
形成する出力選択信号形成回路と、前記複数の非同期信
号と前記第２の出力選択信号を入力して前記非同期信号
のうちの一つを前記第２の出力選択信号で選択して出力
するマルチプレクサとを設け、前記出力選択信号形成回
路は、前記第２の出力選択信号の切り替えタイミングを
いま選択されている非同期信号およびつぎに選択する非
同期信号がともにハイレベルにあるタイミングとするよ
うに形成するものとする非同期信号選択回路とする。Means for Solving the Problems In order to achieve the above object, the present invention is to input a plurality of asynchronous signals and a first output selection signal, and use the first output selection signal to output one of the asynchronous signals. An output selection signal forming circuit for forming a second output selection signal, and the plurality of asynchronous signals and the second output selection signal being input and output from among the asynchronous signals. And a multiplexer for selecting and outputting one of the output selection signals by the second output selection signal, and the output selection signal forming circuit sets the switching timing of the second output selection signal to the currently selected asynchronous signal and the next output signal. The asynchronous signal selection circuit is formed so that the timing is such that the asynchronous signals to be selected are both at the high level.
作用 本発明は上記構成により、マルチプレクサに供給する
第２の出力選択信号の切り替えタイミングが、いま選択
されている非同期信号がハイレベルにあって、つぎに選
択される非同期信号もハイレベルにあるタイミングとな
り、したがって、いま選択されている非同期信号のハイ
レベルからつぎに選択される非同期信号のハイレベルに
連続して切り替わり、元に非同期信号の幅よりも狭い波
形が出力しない。According to the present invention, the switching timing of the second output selection signal to be supplied to the multiplexer is such that the currently selected asynchronous signal is at the high level and the next selected asynchronous signal is also at the high level. Therefore, the signal is continuously switched from the high level of the currently selected asynchronous signal to the high level of the next selected asynchronous signal, and a waveform narrower than the width of the asynchronous signal is not output.
実施例 以下、本発明の一実施例の非同期信号選択回路につい
て、図面を参照しながら説明する。第１図は本発明の一
実施例の非同期信号選択回路の構成を、選択される非同
期信号が二つの場合で示す回路図であり、第２図はその
動作を示すタイミングチャートである。この実施例にお
いては、入力の非同期信号は二つであり、出力選択信号
も一つであって、そのハイレベルとローレベルがそれぞ
れ非同期信号１と非同期信号２に対応して切り替えが実
行されるものとし、タイミング検出回路は出力選択信号
の立ち上がり検出回路および立ち下がり検出回路で実現
している。第１図において、１と２はそれぞれ非同期な
入力信号、３は入力信号１と入力信号２のどちらを出力
するかを選択する出力選択信号、４は立ち上がり検出回
路、５は立ち下がり検出回路、６および７はラッチ、８
はマルチプレクサ、９はマルチプレクサ８の選択信号を
出すためのＲ−Ｓラッチ、10は切り替えた後の信号、11
はインバータである。ここで出力選択信号３はロジック
レベルハイのとき入力信号１が選ばれ、ロジックレベル
ロウのときには入力信号２が選ばれるものとする。Embodiment Hereinafter, an asynchronous signal selection circuit according to an embodiment of the present invention will be described with reference to the drawings. FIG. 1 is a circuit diagram showing the configuration of an asynchronous signal selection circuit according to one embodiment of the present invention when two asynchronous signals are selected, and FIG. 2 is a timing chart showing the operation thereof. In this embodiment, there are two input asynchronous signals and one output selection signal, and the high level and the low level are switched corresponding to the asynchronous signal 1 and the asynchronous signal 2, respectively. In this case, the timing detection circuit is realized by a rise detection circuit and a fall detection circuit of the output selection signal. In FIG. 1, 1 and 2 are asynchronous input signals, 3 is an output selection signal for selecting which of the input signal 1 and the input signal 2 is output, 4 is a rising detection circuit, 5 is a falling detection circuit, 6 and 7 are latches, 8
Is a multiplexer, 9 is an RS latch for outputting a selection signal of the multiplexer 8, 10 is a signal after switching, 11
Is an inverter. Here, when the output selection signal 3 is at a logic level high, the input signal 1 is selected, and when the logic level is low, the input signal 2 is selected.
上記構成要素が第１図に示すように接続された非同期
信号選択回路において、第２図に示したような、非同期
信号１および２が入力されたとき、選択信号３がロジッ
クレベルハイからロジックレベルロウに変わると、立ち
下がり検出回路５からは、非同期入力信号２の立ち上が
りに同期してロジックレベルロウが出力される。ラッチ
７のイネーブル信号Ｅとして、非同期入力信号１を用い
ているので、上記ラッチ７の出力信号は、非同期入力信
号１がロジックレベルハイの間にＲ−Ｓラッチ９に入力
され、Ｒ−Ｓラッチ９の出力はロジックレベルハイとな
り、マルチプレクサ８の出力は、入力信号２となる。In the asynchronous signal selection circuit in which the above components are connected as shown in FIG. 1, when the asynchronous signals 1 and 2 are inputted as shown in FIG. When the signal changes to low, the falling edge detection circuit 5 outputs a logic low level in synchronization with the rising of the asynchronous input signal 2. Since the asynchronous input signal 1 is used as the enable signal E of the latch 7, the output signal of the latch 7 is input to the RS latch 9 while the asynchronous input signal 1 is at the logic high level, The output of 9 becomes a logic level high, and the output of the multiplexer 8 becomes the input signal 2.
また、選択信号３がロジックレベルロウからロジック
レベルハイに変わると、立ち上がり検出回路４からは、
非同期入力信号１の立ち上がりに同期してロジックレベ
ルロウが出力され、ラッチ６の出力がロジックレベルロ
ウに変わったときＲ−Ｓラッチ９の出力はロジックレベ
ルロウとなり、マルチプレクサ８の出力は入力信号１と
なる。When the selection signal 3 changes from low to high, the rising edge detection circuit 4 outputs
A logic low level is output in synchronization with the rising edge of the asynchronous input signal 1. When the output of the latch 6 changes to a logic low level, the output of the RS latch 9 goes to a low level, and the output of the multiplexer 8 outputs the input signal 1 Becomes
なお、ラッチ６および７の出力がともにロジックレベ
ルロウに変わったときには、非同期入力信号１および２
はともにロジックレベルハイであるから、切り替えたと
きにマルチプレクサ８の出力はロジックレベルハイのま
ま変化しないため幅の狭い信号は出ない。When the outputs of the latches 6 and 7 both change to logic level low, the asynchronous input signals 1 and 2
Are both at logic level high, and when switched, the output of the multiplexer 8 remains at logic level high and does not change, so that no narrow signal is output.
このように本発明の一実施例の非同期信号選択回路に
よれば、出力選択信号の立ち上がり検出回路および立ち
下がり検出回路と、ラッチ回路を設け、マルチプレクサ
に供給する出力選択信号のタイミングを切り替え前の非
同期信号と切り替え後の非同期信号がともにロジックレ
ベルハイにあるタイミングにすることにより、信号切り
替えにおいて元の非同期信号よりも幅の狭いパルス波形
が出力しない非同期信号選択回路を得ることができる。As described above, according to the asynchronous signal selection circuit of one embodiment of the present invention, the rising edge detection circuit and the falling edge detection circuit of the output selection signal, the latch circuit are provided, and the timing of the output selection signal supplied to the multiplexer is changed before switching. By setting the timing at which both the asynchronous signal and the switched asynchronous signal are at the logic level high, it is possible to obtain an asynchronous signal selection circuit that does not output a pulse waveform narrower than the original asynchronous signal in signal switching.
なお、非同期信号が二つ以上の複数である非同期信号
選択回路においても同じ考え方で同様の効果を得ること
ができる。It should be noted that the same effect can be obtained by the same concept in an asynchronous signal selection circuit in which there are two or more asynchronous signals.
発明の効果 以上の実施例から明らかなように、本発明は複数の非
同期信号と第１の出力選択信号とを入力し、前記第１の
出力選択信号で前記非同期信号のうちの一つを選択して
出力する非同期信号選択回路において、第２の出力選択
信号を形成する出力選択信号形成回路と、前記複数の非
同期信号と前記第２の出力選択信号を入力して前記非同
期信号のうちの一つを前記第２の出力選択信号で選択し
て出力するマルチプレクサとを設け、前記出力選択信号
形成回路は、前記第２の出力選択信号の切り替えタイミ
ングをいま選択されている非同期信号およびつぎに選択
する非同期信号がともにハイレベルにあるタイミングと
するように形成した非同期信号選択回路とすることによ
り、信号の切り替え時点で元の非同期信号よりも幅の狭
いパルス波形が誤って出力されることのない非同期信号
選択回路を実現できる。As is clear from the above embodiments, the present invention receives a plurality of asynchronous signals and a first output selection signal, and selects one of the asynchronous signals with the first output selection signal. An output selection signal forming circuit for forming a second output selection signal; and receiving the plurality of asynchronous signals and the second output selection signal and outputting one of the asynchronous signals. A multiplexer for selecting and outputting one of the two signals with the second output selection signal, and the output selection signal forming circuit selects the switching timing of the second output selection signal and the next selected asynchronous signal and the next selected signal. Asynchronous signal selection circuit formed so that both asynchronous signals are at a high level timing, the pulse width narrower than the original asynchronous signal at the time of signal switching It is possible to realize an asynchronous signal selection circuit in which a waveform is not erroneously output.
第１図は本発明の一実施例の非同期信号選択回路の構成
を示す回路図、第２図は本発明の一実施例の非同期信号
選択回路の動作を示すタイミングチャート、第３図は従
来の非同期信号選択回路の構成を示す回路図、第４図は
従来の非同期信号選択回路の動作を示すタイミングチャ
ートである。 １……非同期信号入力、２……非同期信号入力、３……
出力選択信号入力（第１の出力選択信号）、４……立ち
上がり検出回路（タイミング検出回路）、５……立ち下
がり検出回路（タイミング検出回路）、６……ラッチ回
路、７……ラッチ回路、８……マルチプレクサ、10……
出力信号、12……出力選択信号形成回路、13……第２の
出力選択信号。FIG. 1 is a circuit diagram showing the configuration of an asynchronous signal selection circuit according to one embodiment of the present invention, FIG. 2 is a timing chart showing the operation of the asynchronous signal selection circuit according to one embodiment of the present invention, and FIG. FIG. 4 is a circuit diagram showing the configuration of the asynchronous signal selection circuit, and FIG. 4 is a timing chart showing the operation of the conventional asynchronous signal selection circuit. 1 ... Asynchronous signal input, 2 ... Asynchronous signal input, 3 ...
Output selection signal input (first output selection signal), 4... Rising detection circuit (timing detection circuit), 5... Falling detection circuit (timing detection circuit), 6... Latch circuit, 7. 8 …… Multiplexer, 10 ……
Output signal, 12 ... Output selection signal forming circuit, 13 ... Second output selection signal.
Claims (1)
り、一つの非同期信号から次の非同期信号へ切り替える
タイミングが、これら両信号がともにハイレベルである
時になるよう、外部から受ける信号を調整する出力選択
信号形成回路と、同出力選択信号形成回路からの出力選
択信号を受けて、複数の非同期信号から一つを選択出力
するマルチプレクサと、を備えた非同期信号選択回路。An output for adjusting a signal received from the outside so that the timing for switching from one asynchronous signal to the next asynchronous signal is when both of these signals are at a high level. An asynchronous signal selection circuit comprising: a selection signal formation circuit; and a multiplexer that receives an output selection signal from the output selection signal formation circuit and selects and outputs one of a plurality of asynchronous signals.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2240805A JP2586712B2 (en) | 1990-09-10 | 1990-09-10 | Asynchronous signal selection circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2240805A JP2586712B2 (en) | 1990-09-10 | 1990-09-10 | Asynchronous signal selection circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04119721A JPH04119721A (en) | 1992-04-21 |
| JP2586712B2 true JP2586712B2 (en) | 1997-03-05 |
Family
ID=17064951
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2240805A Expired - Lifetime JP2586712B2 (en) | 1990-09-10 | 1990-09-10 | Asynchronous signal selection circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2586712B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101388539B1 (en) | 2008-02-12 | 2014-04-23 | 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피. | Color detector |
| US8319969B2 (en) | 2008-02-13 | 2012-11-27 | Hewlett-Packard Development Company, L.P. | Color detector having area scaled photodetectors |
-
1990
- 1990-09-10 JP JP2240805A patent/JP2586712B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04119721A (en) | 1992-04-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4970405A (en) | Clock selection circuit for selecting one of a plurality of clock pulse signals | |
| JP2909740B2 (en) | Phase matching circuit | |
| JP2576366B2 (en) | Variable delay buffer circuit | |
| JPH04288607A (en) | Clock signal switching circuit | |
| GB2365234A (en) | Selective modification of a clock pulse train | |
| JP2532740B2 (en) | Address transition detection circuit | |
| JP2586712B2 (en) | Asynchronous signal selection circuit | |
| US6329861B1 (en) | Clock generator circuit | |
| KR950015047B1 (en) | Cluck converter circuit | |
| JPH04369920A (en) | Latch circuit with input selection function | |
| JP2666479B2 (en) | Clock switching circuit and clock switching method | |
| JP2679471B2 (en) | Clock switching circuit | |
| JP2932813B2 (en) | Output latch circuit | |
| JPS61243527A (en) | Bit buffer circuit | |
| JP2595103Y2 (en) | Timing adjustment circuit with differential gate | |
| KR100278271B1 (en) | A clock frequency divider | |
| KR19980050372A (en) | Clock generator for data transmission synchronization | |
| JPH01290013A (en) | Asynchronous clock selecting/synchronizing circuit | |
| JPH06177723A (en) | Pulse width modulation circuit | |
| JPH03282805A (en) | Clock signal switching circuit | |
| JPH0712140B2 (en) | Signal switching circuit | |
| JPH0774654A (en) | Multiplex circuit | |
| JPH04365219A (en) | Clock pulse shaping circuit | |
| JPH0756651A (en) | Clock generating circuit | |
| JPH0666896A (en) | Logic integrated circuit |