JP2000138340A - ハイブリッドモジュール - Google Patents
ハイブリッドモジュールInfo
- Publication number
- JP2000138340A JP2000138340A JP31077498A JP31077498A JP2000138340A JP 2000138340 A JP2000138340 A JP 2000138340A JP 31077498 A JP31077498 A JP 31077498A JP 31077498 A JP31077498 A JP 31077498A JP 2000138340 A JP2000138340 A JP 2000138340A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- circuit
- hybrid module
- facing
- heat
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Combinations Of Printed Boards (AREA)
Abstract
(57)【要約】
【課題】 放熱性が良好で高密度実装が可能なハイブリ
ッドモジュールを提供する。 【解決手段】 第１の回路基板１１の中央に凹部１６を
形成し、第１の回路基板１１の底面に凹部１６を閉鎖す
る放熱板１５を設け、半導体素子１４を放熱板１５に接
着させて実装し、第１の回路基板１１の周縁に第２の回
路基板１２方向に張り出す張り出し部１７を形成し、第
２の回路基板は上面及び側面に導体膜２８を形成し、第
１の回路基板１１との対向面にチップ状電子部品１３を
実装し、第１の回路基板１１と第２の回路基板１２と
を、張り出し部１７において接続した。これにより、半
導体素子１４に発生する熱は放熱板１５を介して放熱さ
れるので放熱性が良好である。また、２枚の回路基板を
用いたので高密度実装が可能である。
ッドモジュールを提供する。 【解決手段】 第１の回路基板１１の中央に凹部１６を
形成し、第１の回路基板１１の底面に凹部１６を閉鎖す
る放熱板１５を設け、半導体素子１４を放熱板１５に接
着させて実装し、第１の回路基板１１の周縁に第２の回
路基板１２方向に張り出す張り出し部１７を形成し、第
２の回路基板は上面及び側面に導体膜２８を形成し、第
１の回路基板１１との対向面にチップ状電子部品１３を
実装し、第１の回路基板１１と第２の回路基板１２と
を、張り出し部１７において接続した。これにより、半
導体素子１４に発生する熱は放熱板１５を介して放熱さ
れるので放熱性が良好である。また、２枚の回路基板を
用いたので高密度実装が可能である。
Description
【０００１】
【発明の属する技術分野】本発明は、回路パターンが形
成された回路基板に、積層コンデンサや積層インダクタ
等のチップ部品や半導体部品等の回路部品を実装して電
気回路を形成するハイブリッドモジュールに関するもの
である。
成された回路基板に、積層コンデンサや積層インダクタ
等のチップ部品や半導体部品等の回路部品を実装して電
気回路を形成するハイブリッドモジュールに関するもの
である。
【０００２】
【従来の技術】従来、この種のハイブリッドモジュール
としては、図１１に示すようなものが知られている。図
１１は、従来のハイブリッドモジュールを示す側面断面
図である。このハイブリッドモジュール１００は、回路
基板１０１上にチップ状電子部品１０２及び発熱性を有
する半導体素子等の回路部品１０３を実装したものであ
る。
としては、図１１に示すようなものが知られている。図
１１は、従来のハイブリッドモジュールを示す側面断面
図である。このハイブリッドモジュール１００は、回路
基板１０１上にチップ状電子部品１０２及び発熱性を有
する半導体素子等の回路部品１０３を実装したものであ
る。
【０００３】この回路基板１０１は、熱伝導性が良好な
窒化アルミニウム系のセラミックからなる。チップ状電
子部品１０２は、回路基板１０１上に形成された回路パ
ターン１０６に半田付けされている。回路部品１０３
は、半田バンプ１０３ａを介して回路パターン１０６上
に接合されている。ここで、チップ状電子部品１０２
は、例えば積層コンデンサ等の受動部品である。また、
回路部品１０３は、例えばＦＥＴ等の能動部品である。
窒化アルミニウム系のセラミックからなる。チップ状電
子部品１０２は、回路基板１０１上に形成された回路パ
ターン１０６に半田付けされている。回路部品１０３
は、半田バンプ１０３ａを介して回路パターン１０６上
に接合されている。ここで、チップ状電子部品１０２
は、例えば積層コンデンサ等の受動部品である。また、
回路部品１０３は、例えばＦＥＴ等の能動部品である。
【０００４】回路基板１０１の側面には、親回路基板Ｓ
と接続するための端子電極１０１ａが形成されている。
この端子電極１０１ａは、親回路基板Ｓに形成された回
路パターンＳｐに半田付けされている。また、回路基板
１０１の親回路基板Ｓと対向する主面１０１ｂは、親回
路基板Ｓに形成された導体膜Ｓｆを介して接合されてい
る。この導体膜Ｓｆは、ハイブリッドモジュール１００
の熱を親回路基板Ｓに効率的に伝導するためのものであ
り、熱伝導性の良好な部材からなる。
と接続するための端子電極１０１ａが形成されている。
この端子電極１０１ａは、親回路基板Ｓに形成された回
路パターンＳｐに半田付けされている。また、回路基板
１０１の親回路基板Ｓと対向する主面１０１ｂは、親回
路基板Ｓに形成された導体膜Ｓｆを介して接合されてい
る。この導体膜Ｓｆは、ハイブリッドモジュール１００
の熱を親回路基板Ｓに効率的に伝導するためのものであ
り、熱伝導性の良好な部材からなる。
【０００５】このような構成により、このハイブリッド
モジュール１００では、回路基板１０１に実装された回
路部品１０３から発生する熱が、回路基板１０１及び導
体膜Ｓｆを介して親回路基板Ｓ或いはグランドなどの広
いエリアを有する導体膜へと伝導され、放熱される。
モジュール１００では、回路基板１０１に実装された回
路部品１０３から発生する熱が、回路基板１０１及び導
体膜Ｓｆを介して親回路基板Ｓ或いはグランドなどの広
いエリアを有する導体膜へと伝導され、放熱される。
【０００６】
【発明が解決しようとする課題】しかしながら、このハ
イブリッドモジュール１００では、回路部品１０３に発
生する熱は回路部品１０３の半田バンプ１０３ａを介し
て回路基板１０１に伝導され、さらに、回路基板１０１
及び導体膜Ｓｆを介して親回路基板に伝導されるため、
熱伝導が低いという問題があった。また、熱伝導率を高
めるために用いられる窒化アルミニウム系セラミック
は、一般的なアルミナ系の基板材料に比べて高価であ
り、経済性に欠けるという問題があった。さらに、全て
の部品を回路基板１０１の片面上に実装するので、高密
度化が困難であるという問題もあった。
イブリッドモジュール１００では、回路部品１０３に発
生する熱は回路部品１０３の半田バンプ１０３ａを介し
て回路基板１０１に伝導され、さらに、回路基板１０１
及び導体膜Ｓｆを介して親回路基板に伝導されるため、
熱伝導が低いという問題があった。また、熱伝導率を高
めるために用いられる窒化アルミニウム系セラミック
は、一般的なアルミナ系の基板材料に比べて高価であ
り、経済性に欠けるという問題があった。さらに、全て
の部品を回路基板１０１の片面上に実装するので、高密
度化が困難であるという問題もあった。
【０００７】このような問題を解決するために、図１２
に示すようなハイブリッドモジュールが提案されてい
る。図１２は従来の他のハイブリッドモジュールを示す
側面断面図である。
に示すようなハイブリッドモジュールが提案されてい
る。図１２は従来の他のハイブリッドモジュールを示す
側面断面図である。
【０００８】このハイブリッドモジュール１１０では、
回路基板１０１の裏面側に凹部１１１を形成するととも
に、この凹部１１１に回路部品１０３を実装するもので
ある。具体的には、この凹部１１１は、底面に回路パタ
ーン１０６が露出するよう回路基板１０１の裏面に形成
される。回路部品１０３は、半田バンプ１０３ａを介し
て凹部１１１の回路パターン１０６に実装されている。
回路部品１０３の表面側には放熱板１１２が接着されて
いる。凹部１１１には回路部品１０３を封止する封止用
樹脂１１３が充填されている。
回路基板１０１の裏面側に凹部１１１を形成するととも
に、この凹部１１１に回路部品１０３を実装するもので
ある。具体的には、この凹部１１１は、底面に回路パタ
ーン１０６が露出するよう回路基板１０１の裏面に形成
される。回路部品１０３は、半田バンプ１０３ａを介し
て凹部１１１の回路パターン１０６に実装されている。
回路部品１０３の表面側には放熱板１１２が接着されて
いる。凹部１１１には回路部品１０３を封止する封止用
樹脂１１３が充填されている。
【０００９】このような構成により、回路部品１０３に
発生する熱は、放熱板１１２に伝導され、この放熱板１
１２を介して親回路基板に放熱されるので、高い放熱効
率を得ることができる。また、回路基板１０１の両面に
部品を配置できるので高密度化が実現できる。
発生する熱は、放熱板１１２に伝導され、この放熱板１
１２を介して親回路基板に放熱されるので、高い放熱効
率を得ることができる。また、回路基板１０１の両面に
部品を配置できるので高密度化が実現できる。
【００１０】しかしながら、このハイブリッドモジュー
ル１１０では、回路部品１０３の一面側は回路基板１０
１に実装されるとともに、他面側は放熱板１１２に接着
している。このため、ハイブリッドモジュール１１０の
実装時の熱や回路部品１０３から発生する熱により各部
材の歪み差が生じると、この歪み差による応力を逃がし
たり吸収したりできず各界面（接着面）において剥離が
生じるおそれがある。これによりハイブリッドモジュー
ル１１０の信頼性が低下するという問題があった。ま
た、更に小型で高密度化したハイブリッドモジュールが
要求されている。
ル１１０では、回路部品１０３の一面側は回路基板１０
１に実装されるとともに、他面側は放熱板１１２に接着
している。このため、ハイブリッドモジュール１１０の
実装時の熱や回路部品１０３から発生する熱により各部
材の歪み差が生じると、この歪み差による応力を逃がし
たり吸収したりできず各界面（接着面）において剥離が
生じるおそれがある。これによりハイブリッドモジュー
ル１１０の信頼性が低下するという問題があった。ま
た、更に小型で高密度化したハイブリッドモジュールが
要求されている。
【００１１】本発明は、上記事情に鑑みてなされたもの
であり、その目的とするところは、放熱性が良好で高密
度実装が可能なハイブリッドモジュールを提供すること
にある。
であり、その目的とするところは、放熱性が良好で高密
度実装が可能なハイブリッドモジュールを提供すること
にある。
【００１２】
【課題を解決するための手段】本発明は上記目的を達成
するために、請求項１の発明では、複数の回路基板と、
前記回路基板に実装され発熱性を有するものを含む複数
の回路部品とを備え、親回路基板に実装されるハイブリ
ッドモジュールにおいて、前記各回路基板は、厚さ方向
に重ねて配置されており、親回路基板に対向する側の回
路基板は、厚さ方向に貫通する孔が形成されているとと
もに、該回路基板の親回路基板との対向面には前記孔を
閉鎖する熱伝導部材が設けられ、発熱性を有する前記回
路部品は、親回路基板に対向する側の回路基板の前記孔
内において前記熱伝導部材と接着した状態に実装されて
いることを特徴とするものを提案する。
するために、請求項１の発明では、複数の回路基板と、
前記回路基板に実装され発熱性を有するものを含む複数
の回路部品とを備え、親回路基板に実装されるハイブリ
ッドモジュールにおいて、前記各回路基板は、厚さ方向
に重ねて配置されており、親回路基板に対向する側の回
路基板は、厚さ方向に貫通する孔が形成されているとと
もに、該回路基板の親回路基板との対向面には前記孔を
閉鎖する熱伝導部材が設けられ、発熱性を有する前記回
路部品は、親回路基板に対向する側の回路基板の前記孔
内において前記熱伝導部材と接着した状態に実装されて
いることを特徴とするものを提案する。
【００１３】本発明によれば、発熱性を有する回路部品
に発生する熱は、親回路基板に対向する側の回路基板に
設けられた熱伝導部材を介して、親回路基板に放熱され
る。ここで、この発熱性を有する回路部品は熱伝導部材
と接着されており、熱伝導部材は回路基板の親回路基板
に対向する面に設けられているので、放熱性が良好なも
のとなる。また、回路基板を複数備えているので、各種
回路部品を高密度実装することができる。
に発生する熱は、親回路基板に対向する側の回路基板に
設けられた熱伝導部材を介して、親回路基板に放熱され
る。ここで、この発熱性を有する回路部品は熱伝導部材
と接着されており、熱伝導部材は回路基板の親回路基板
に対向する面に設けられているので、放熱性が良好なも
のとなる。また、回路基板を複数備えているので、各種
回路部品を高密度実装することができる。
【００１４】また、請求項２の発明では、請求項１記載
のハイブリッドモジュールにおいて、回路基板にはハイ
ブリッドモジュールの電気回路をシールドする導体膜が
形成されていることを特徴とするものを提案する。
のハイブリッドモジュールにおいて、回路基板にはハイ
ブリッドモジュールの電気回路をシールドする導体膜が
形成されていることを特徴とするものを提案する。
【００１５】本発明によれば、ハイブリッドモジュール
の電気回路は、回路基板に形成された導体膜によりシー
ルドされるので、シールド用の金属ケース等の別部材を
設ける必要がなく、容易かつ低コストでハイブリッドモ
ジュールを製造することができる。
の電気回路は、回路基板に形成された導体膜によりシー
ルドされるので、シールド用の金属ケース等の別部材を
設ける必要がなく、容易かつ低コストでハイブリッドモ
ジュールを製造することができる。
【００１６】さらに、請求項３の発明では、請求項１又
は２何れか１項記載ののハイブリッドモジュールにおい
て、回路基板の孔内に配置された前記回路部品を除く他
の回路部品は、親回路基板に対向する側の回路基板を除
いた他の回路基板に実装されていることを特徴とするも
のを提案する。
は２何れか１項記載ののハイブリッドモジュールにおい
て、回路基板の孔内に配置された前記回路部品を除く他
の回路部品は、親回路基板に対向する側の回路基板を除
いた他の回路基板に実装されていることを特徴とするも
のを提案する。
【００１７】本発明によれば、発熱性を有する前記回路
部品を親回路基板に対向する側の回路基板に実装する際
に、当該実装工程を容易に行うことができる。また、発
熱性を有する前記回路部品が実装された回路基板と、他
の回路部品が実装された他の回路基板を、それぞれユニ
ット化することができる。したがって、電気回路の設計
や製造を柔軟に行うことができる。
部品を親回路基板に対向する側の回路基板に実装する際
に、当該実装工程を容易に行うことができる。また、発
熱性を有する前記回路部品が実装された回路基板と、他
の回路部品が実装された他の回路基板を、それぞれユニ
ット化することができる。したがって、電気回路の設計
や製造を柔軟に行うことができる。
【００１８】さらに、請求項４の発明では、請求項１又
は２何れか１項記載のハイブリッドモジュールにおい
て、回路基板の孔内に配置された前記回路部品を除く他
の回路部品は、回路基板が相互に対向する面上にのみ実
装されていることを特徴とするものを提案する。
は２何れか１項記載のハイブリッドモジュールにおい
て、回路基板の孔内に配置された前記回路部品を除く他
の回路部品は、回路基板が相互に対向する面上にのみ実
装されていることを特徴とするものを提案する。
【００１９】本発明によれば、ハイブリッドモジュール
の親回路基板とは反対側の面には回路部品が存在しない
ので、金属ケース等の別部材を設けることなく、外的影
響に強く信頼性の高いものとなる。
の親回路基板とは反対側の面には回路部品が存在しない
ので、金属ケース等の別部材を設けることなく、外的影
響に強く信頼性の高いものとなる。
【００２０】さらに、請求項５の発明では、請求項１〜
４何れか１項記載のハイブリッドモジュールにおいて、
互いに対向する一対の回路基板は、一方又は双方の回路
基板の周縁部が対向する回路基板方向に張り出して形成
されており、該張り出し部において回路基板を互いに導
通接続していることを特徴とするものを提案する。
４何れか１項記載のハイブリッドモジュールにおいて、
互いに対向する一対の回路基板は、一方又は双方の回路
基板の周縁部が対向する回路基板方向に張り出して形成
されており、該張り出し部において回路基板を互いに導
通接続していることを特徴とするものを提案する。
【００２１】本発明によれば、互いに対向する一対の回
路基板間の電気的接続を確実にすることができる。
路基板間の電気的接続を確実にすることができる。
【００２２】さらに、請求項６の発明では、請求項１〜
４何れか１項記載のハイブリッドモジュールにおいて、
互いに対向する一対の回路基板は、該回路基板間に配置
された接続部材により互いに導通接続していることを特
徴とするものを提案する。
４何れか１項記載のハイブリッドモジュールにおいて、
互いに対向する一対の回路基板は、該回路基板間に配置
された接続部材により互いに導通接続していることを特
徴とするものを提案する。
【００２３】さらに、請求項７の発明では、請求項１〜
４何れか１項記載のハイブリッドモジュールにおいて、
互いに対向する一対の回路基板は、回路部品の一の端子
電極を一方の回路基板に接続するとともに他の端子電極
を他方の回路基板に接続することにより両回路基板に亘
る電気回路を形成していることを特徴とするものを提案
する。
４何れか１項記載のハイブリッドモジュールにおいて、
互いに対向する一対の回路基板は、回路部品の一の端子
電極を一方の回路基板に接続するとともに他の端子電極
を他方の回路基板に接続することにより両回路基板に亘
る電気回路を形成していることを特徴とするものを提案
する。
【００２４】これら請求項６及び７によれば、回路基板
に接続用の部材を設けたり接続のために回路基板を加工
することなく、互いに対向する一対の回路基板間の電気
的接続を確実にすることができる。
に接続用の部材を設けたり接続のために回路基板を加工
することなく、互いに対向する一対の回路基板間の電気
的接続を確実にすることができる。
【００２５】
【発明の実施の形態】（第１の実施の形態）本発明の第
１の実施の形態にかかるハイブリッドモジュールについ
て図１〜図３を参照して説明する。図１は第１の実施形
態にかかるハイブリッドモジュールの一部を切り欠いた
分解斜視図、図２は図１のＡ−Ａ’線についての縦断面
図、図３は図１のＢ−Ｂ’線についての縦断面図であ
る。
１の実施の形態にかかるハイブリッドモジュールについ
て図１〜図３を参照して説明する。図１は第１の実施形
態にかかるハイブリッドモジュールの一部を切り欠いた
分解斜視図、図２は図１のＡ−Ａ’線についての縦断面
図、図３は図１のＢ−Ｂ’線についての縦断面図であ
る。
【００２６】このハイブリッドモジュール１０は、親回
路基板（図示省略）に実装されて使用されるものであ
る。このハイブリッドモジュール１０は、回路パターン
が形成された第１の回路基板１１及び第２の回路基板１
２と、第２の回路基板１２に実装された回路部品である
チップ状電子部品１３と、第１の回路基板１１に実装さ
れた発熱性を有する回路部品である半導体素子１４と、
半導体素子１４に発生する熱を親回路基板に放熱する放
熱板１５とを主たる構成要素とする。
路基板（図示省略）に実装されて使用されるものであ
る。このハイブリッドモジュール１０は、回路パターン
が形成された第１の回路基板１１及び第２の回路基板１
２と、第２の回路基板１２に実装された回路部品である
チップ状電子部品１３と、第１の回路基板１１に実装さ
れた発熱性を有する回路部品である半導体素子１４と、
半導体素子１４に発生する熱を親回路基板に放熱する放
熱板１５とを主たる構成要素とする。
【００２７】第１の回路基板１１は、実装時に親回路基
板に対向する側に位置する回路基板である。この第１の
回路基板１１は、矩形の多層プリント基板であり、中央
には厚さ方向に貫通する矩形の孔１６が形成されてい
る。また、第１の回路基板１１は、周縁部に第２の回路
基板１２方向、すなわち親回路基板とは反対方向へ張り
出した張り出し部１７が形成されている。第１の回路基
板１１の互いに対向する一対の側面には、張り出し部１
７の上面に亘って外部電極１８が形成されている。ま
た、張り出し部１７の上面には、第２の回路基板１２と
導通接続するための第１の接続電極１９が形成されてい
る。さらに、前記孔１６の周縁部には、半導体素子１４
と導通接続するための第２の接続電極２０が形成されて
いる。さらに、第１の回路基板１１には、外部電極１８
と、第１の接続電極１９と、第２の接続電極２０とを接
続し、所定の電気回路を形成する回路パターン２１が形
成されている。
板に対向する側に位置する回路基板である。この第１の
回路基板１１は、矩形の多層プリント基板であり、中央
には厚さ方向に貫通する矩形の孔１６が形成されてい
る。また、第１の回路基板１１は、周縁部に第２の回路
基板１２方向、すなわち親回路基板とは反対方向へ張り
出した張り出し部１７が形成されている。第１の回路基
板１１の互いに対向する一対の側面には、張り出し部１
７の上面に亘って外部電極１８が形成されている。ま
た、張り出し部１７の上面には、第２の回路基板１２と
導通接続するための第１の接続電極１９が形成されてい
る。さらに、前記孔１６の周縁部には、半導体素子１４
と導通接続するための第２の接続電極２０が形成されて
いる。さらに、第１の回路基板１１には、外部電極１８
と、第１の接続電極１９と、第２の接続電極２０とを接
続し、所定の電気回路を形成する回路パターン２１が形
成されている。
【００２８】第１の回路基板１１の、親回路基板に対向
する面、すなわち、第１の回路基板１１の底面には、半
導体素子１４に発生する熱を親回路基板に放熱するため
の熱伝導部材である放熱板１５が設けられている。この
放熱板１５は、第１の回路基板１１の底面を横切るとと
もに、第１の回路基板１１に形成された孔１６を閉鎖す
るように設けられている。この放熱板１５は、熱伝導性
が良好な材質から形成されている。例えば、Ｃｕや４２
アロイ（ニッケル：鉄＝４２：５８の合金）である。
する面、すなわち、第１の回路基板１１の底面には、半
導体素子１４に発生する熱を親回路基板に放熱するため
の熱伝導部材である放熱板１５が設けられている。この
放熱板１５は、第１の回路基板１１の底面を横切るとと
もに、第１の回路基板１１に形成された孔１６を閉鎖す
るように設けられている。この放熱板１５は、熱伝導性
が良好な材質から形成されている。例えば、Ｃｕや４２
アロイ（ニッケル：鉄＝４２：５８の合金）である。
【００２９】第１の回路基板１１の孔１６には、前記半
導体素子１４が実装されている。この半導体素子１４
は、上面に接続用のパッド２２が形成された半導体チッ
プである。例えば、ＧａＡｓＭＥＳ型ＦＥＴ等の発熱性
を有するチップである。この半導体素子１４は、下面側
を放熱板１５に対向させて、該放熱板１５に接着されて
いる。半導体素子１４と放熱板１５との接着には、例え
ば、共晶合金法や、半田接続法や、導電性樹脂接続法等
の熱伝導性が良好な方法が用いられる。本実施の形態で
は金錫共晶接合により接着した。半導体素子１４のパッ
ド２２は、第１の回路基板１１の第２の接続電極２０に
対して、Ａｕ線やＡｌ線等の導電部材２３により導通接
続している。この接続にはワイヤボンディング等の手法
が用いられる。第１の回路基板１１の孔１６内及び孔１
６の開口面側には、半導体素子１４及び導電部材２３を
封止するための絶縁性樹脂２４（図１では省略した）が
充填されている。この絶縁性樹脂２４としては、例えば
アクリル系やエポキシ系のものが用いられる。
導体素子１４が実装されている。この半導体素子１４
は、上面に接続用のパッド２２が形成された半導体チッ
プである。例えば、ＧａＡｓＭＥＳ型ＦＥＴ等の発熱性
を有するチップである。この半導体素子１４は、下面側
を放熱板１５に対向させて、該放熱板１５に接着されて
いる。半導体素子１４と放熱板１５との接着には、例え
ば、共晶合金法や、半田接続法や、導電性樹脂接続法等
の熱伝導性が良好な方法が用いられる。本実施の形態で
は金錫共晶接合により接着した。半導体素子１４のパッ
ド２２は、第１の回路基板１１の第２の接続電極２０に
対して、Ａｕ線やＡｌ線等の導電部材２３により導通接
続している。この接続にはワイヤボンディング等の手法
が用いられる。第１の回路基板１１の孔１６内及び孔１
６の開口面側には、半導体素子１４及び導電部材２３を
封止するための絶縁性樹脂２４（図１では省略した）が
充填されている。この絶縁性樹脂２４としては、例えば
アクリル系やエポキシ系のものが用いられる。
【００３０】第２の回路基板１２は、第１の回路基板１
１の親回路基板とは反対側、すなわち、第１の回路基板
１１の上方に重ねて配置されている。この第２の回路基
板１２は、多層のプリント基板である。第２の回路基板
１２の第１の回路基板１１との対向面であってその周縁
部には、第１の回路基板１１と導通接続するための第３
の接続電極２５が形成されている。この第３の接続電極
２５は、半田バンプ２６が形成されており、この半田バ
ンプ２６を介して第１の回路基板１１の第１の接続電極
２０又は外部電極１８と導通接続している。
１の親回路基板とは反対側、すなわち、第１の回路基板
１１の上方に重ねて配置されている。この第２の回路基
板１２は、多層のプリント基板である。第２の回路基板
１２の第１の回路基板１１との対向面であってその周縁
部には、第１の回路基板１１と導通接続するための第３
の接続電極２５が形成されている。この第３の接続電極
２５は、半田バンプ２６が形成されており、この半田バ
ンプ２６を介して第１の回路基板１１の第１の接続電極
２０又は外部電極１８と導通接続している。
【００３１】第２の回路基板１２には、第３の接続電極
２６と接続する所定の回路パターン２７が形成されてい
る。第２の回路基板１２の第１の回路基板１１との対向
面にはチップ状電子部品１３が回路パターン２７に半田
付けされている。第２の回路基板１２は、第１の回路基
板１１との対向面の反対側の面、すなわち、第２の回路
基板１２の上面全域から側面に亘って、導体膜２８が形
成されている。
２６と接続する所定の回路パターン２７が形成されてい
る。第２の回路基板１２の第１の回路基板１１との対向
面にはチップ状電子部品１３が回路パターン２７に半田
付けされている。第２の回路基板１２は、第１の回路基
板１１との対向面の反対側の面、すなわち、第２の回路
基板１２の上面全域から側面に亘って、導体膜２８が形
成されている。
【００３２】このようなハイブリッドモジュール１０に
よれば、半導体素子１４に発生する熱は、第１の回路基
板１１に設けられた放熱板１５を介して、親回路基板に
放熱される。ここで、半導体素子１４は放熱板１５に接
着されており、放熱板１５は第１の回路基板１１の親回
路基板に対向する面に設けられているので、放熱性が良
好なものとなる。したがって、回路基板として熱伝導性
の低いプリント基板を用いることができるので、ハイブ
リッドモジュールを低コストで製造することができる。
よれば、半導体素子１４に発生する熱は、第１の回路基
板１１に設けられた放熱板１５を介して、親回路基板に
放熱される。ここで、半導体素子１４は放熱板１５に接
着されており、放熱板１５は第１の回路基板１１の親回
路基板に対向する面に設けられているので、放熱性が良
好なものとなる。したがって、回路基板として熱伝導性
の低いプリント基板を用いることができるので、ハイブ
リッドモジュールを低コストで製造することができる。
【００３３】また、このハイブリッドモジュール１０
は、第１の回路基板１１と第２の回路基板１２の２つの
回路基板を備えているので、回路部品の実装面積を広く
取ることができる。したがって、小型化及び高密度化が
容易となる。
は、第１の回路基板１１と第２の回路基板１２の２つの
回路基板を備えているので、回路部品の実装面積を広く
取ることができる。したがって、小型化及び高密度化が
容易となる。
【００３４】さらに、第２の回路基板１２には導体膜２
８が形成されているので、シールド用の金属ケース等を
別に設ける必要がない。したがって、ハイブリッドモジ
ュールを容易かつ低コストで製造することができる。
８が形成されているので、シールド用の金属ケース等を
別に設ける必要がない。したがって、ハイブリッドモジ
ュールを容易かつ低コストで製造することができる。
【００３５】さらに、第１の回路基板１１には回路部品
のうち半導体素子１４のみが実装されているので、半導
体素子１４の実装工程が容易なものとなる。また、第１
の回路基板１１には半導体素子１４が実装され、第２の
回路基板１２にチップ状電子部品１３が実装されている
ので、それぞれをユニット化することにより、ハイブリ
ッドモジュールの設計や製造が容易なものとなる。
のうち半導体素子１４のみが実装されているので、半導
体素子１４の実装工程が容易なものとなる。また、第１
の回路基板１１には半導体素子１４が実装され、第２の
回路基板１２にチップ状電子部品１３が実装されている
ので、それぞれをユニット化することにより、ハイブリ
ッドモジュールの設計や製造が容易なものとなる。
【００３６】なお、本実施の形態では、第１の回路基板
１１の周縁部に張り出し部１７を形成したが、図４に示
すように、第２の回路基板１１の周縁部に第１の回路基
板１１方向への張り出し部２９を形成してもよい。
１１の周縁部に張り出し部１７を形成したが、図４に示
すように、第２の回路基板１１の周縁部に第１の回路基
板１１方向への張り出し部２９を形成してもよい。
【００３７】（第２の実施の形態）次に、本発明の第２
の実施の形態にかかるハイブリッドモジュールについて
図５〜図６を参照して説明する。図５は第２の実施形態
にかかるハイブリッドモジュールの一部を切り欠いた分
解斜視図、図６は図５のＡ−Ａ’線についての縦断面図
である。なお、図中、第１の実施形態と同様の部材につ
いては同一の符号を付した。
の実施の形態にかかるハイブリッドモジュールについて
図５〜図６を参照して説明する。図５は第２の実施形態
にかかるハイブリッドモジュールの一部を切り欠いた分
解斜視図、図６は図５のＡ−Ａ’線についての縦断面図
である。なお、図中、第１の実施形態と同様の部材につ
いては同一の符号を付した。
【００３８】このハイブリッドモジュール３０は、親回
路基板（図示省略）に実装されて使用されるものであ
る。このハイブリッドモジュール３０は、回路パターン
が形成された第１の回路基板３１及び第２の回路基板３
２と、第１の回路基板３１と第２の回路基板３２を接続
する端子電極アレイ３３と、第２の回路基板３２に実装
された回路部品であるチップ状電子部品１３と、第１の
回路基板３１に実装された発熱性を有する回路部品であ
る半導体素子１４と、半導体素子１４に発生する熱を親
回路基板に放熱する放熱板１５とを主たる構成要素とす
る。
路基板（図示省略）に実装されて使用されるものであ
る。このハイブリッドモジュール３０は、回路パターン
が形成された第１の回路基板３１及び第２の回路基板３
２と、第１の回路基板３１と第２の回路基板３２を接続
する端子電極アレイ３３と、第２の回路基板３２に実装
された回路部品であるチップ状電子部品１３と、第１の
回路基板３１に実装された発熱性を有する回路部品であ
る半導体素子１４と、半導体素子１４に発生する熱を親
回路基板に放熱する放熱板１５とを主たる構成要素とす
る。
【００３９】第１の回路基板３１は、中央部に孔１６が
形成された平板状の多層プリント基板である。すなわ
ち、第１の実施形態にかかる第１の回路基板１１では、
周縁に張り出し部１７が形成されていたが、本実施の形
態にかかる第１の回路基板３１は、この張り出し部１７
が形成されていない。
形成された平板状の多層プリント基板である。すなわ
ち、第１の実施形態にかかる第１の回路基板１１では、
周縁に張り出し部１７が形成されていたが、本実施の形
態にかかる第１の回路基板３１は、この張り出し部１７
が形成されていない。
【００４０】第１の回路基板３１の上面側には、端子電
極アレイ３３と接続するための第１の接続電極３４が形
成されている。この第１の接続電極３４は、第１の回路
基板３１の周縁部よりやや内側に形成されている。ま
た、第１の回路基板３１の側面には、外部電極３５が形
成されている。
極アレイ３３と接続するための第１の接続電極３４が形
成されている。この第１の接続電極３４は、第１の回路
基板３１の周縁部よりやや内側に形成されている。ま
た、第１の回路基板３１の側面には、外部電極３５が形
成されている。
【００４１】第１の回路基板３１の他の構成については
第１の実施形態にかかる第１の回路基板１１と同様であ
る。すなわち、第１の回路基板３１には、底面に放熱板
１５が設けられており、孔１６内に半導体素子１４が実
装されている。
第１の実施形態にかかる第１の回路基板１１と同様であ
る。すなわち、第１の回路基板３１には、底面に放熱板
１５が設けられており、孔１６内に半導体素子１４が実
装されている。
【００４２】端子電極アレイ３３は、第１の回路基板３
１の外周に沿うように形成された環状の部材であり、第
１の回路基板３１の上側に重ねて配置されている。この
端子電極アレイ３３には、第１の回路基板３１と第２の
回路基板３２を導通接続する端子電極３６が複数形成さ
れている。端子電極３６は、アレイ３３の上面から外周
面及び下面に亘り形成されている。端子電極３６は下面
側において第１の回路基板３１に形成された第１の接続
電極３４と導通接続している。端子電極３６は上面側に
おいて第２の回路基板３２に形成された第３の接続電極
２５と導通接続している。この端子電極アレイ３３は、
第１の回路基板３１や第２の回路基板３２と同様のプリ
ント基板を加工して形成されている。
１の外周に沿うように形成された環状の部材であり、第
１の回路基板３１の上側に重ねて配置されている。この
端子電極アレイ３３には、第１の回路基板３１と第２の
回路基板３２を導通接続する端子電極３６が複数形成さ
れている。端子電極３６は、アレイ３３の上面から外周
面及び下面に亘り形成されている。端子電極３６は下面
側において第１の回路基板３１に形成された第１の接続
電極３４と導通接続している。端子電極３６は上面側に
おいて第２の回路基板３２に形成された第３の接続電極
２５と導通接続している。この端子電極アレイ３３は、
第１の回路基板３１や第２の回路基板３２と同様のプリ
ント基板を加工して形成されている。
【００４３】第２の回路基板３２が前記第１の実施形態
にかかる第２の回路基板１２と相違する点は、半田バン
プ２６を形成していない点にある。すなわち、第２の回
路基板３２は、第１の回路基板３１に対向する面に第３
の接続電極２５が形成されている。この第３の接続電極
２５は、それぞれ対応する端子電極アレイ３３に導通接
続されている。
にかかる第２の回路基板１２と相違する点は、半田バン
プ２６を形成していない点にある。すなわち、第２の回
路基板３２は、第１の回路基板３１に対向する面に第３
の接続電極２５が形成されている。この第３の接続電極
２５は、それぞれ対応する端子電極アレイ３３に導通接
続されている。
【００４４】第２の回路基板３２の他の構成については
第１の実施形態にかかる第２の回路基板１２と同様であ
る。すなわち、第２の回路基板３１には、第１の回路基
板３１に対向する面にチップ状電子部品１３が実装され
ている。また、第２の回路基板３２の上面及び側面に
は、シールド用の導体膜２８が形成されている。
第１の実施形態にかかる第２の回路基板１２と同様であ
る。すなわち、第２の回路基板３１には、第１の回路基
板３１に対向する面にチップ状電子部品１３が実装され
ている。また、第２の回路基板３２の上面及び側面に
は、シールド用の導体膜２８が形成されている。
【００４５】このようなハイブリッドモジュール３０に
よれば、端子電極アレイ３３により、第１の回路基板３
１と第２の回路基板３２の接続を確実なものとすること
ができる。また、第１の実施の形態と異なり、半導体素
子１４を実装する第１の回路基板３１が平板状となって
いるので、この第１の回路基板３１の製造が容易かつ低
コストなものとなる。他の作用及び効果については第１
の実施の形態と同様である。
よれば、端子電極アレイ３３により、第１の回路基板３
１と第２の回路基板３２の接続を確実なものとすること
ができる。また、第１の実施の形態と異なり、半導体素
子１４を実装する第１の回路基板３１が平板状となって
いるので、この第１の回路基板３１の製造が容易かつ低
コストなものとなる。他の作用及び効果については第１
の実施の形態と同様である。
【００４６】（第３の実施の形態）次に、本発明の第３
の実施の形態にかかるハイブリッドモジュールについて
図７〜図８を参照して説明する。図７は第３の実施形態
にかかるハイブリッドモジュールの一部を切り欠いた分
解斜視図、図８は図７のＡ−Ａ’線についての縦断面図
である。なお、図中、第１の実施形態と同様の部材につ
いては同一の符号を付した。
の実施の形態にかかるハイブリッドモジュールについて
図７〜図８を参照して説明する。図７は第３の実施形態
にかかるハイブリッドモジュールの一部を切り欠いた分
解斜視図、図８は図７のＡ−Ａ’線についての縦断面図
である。なお、図中、第１の実施形態と同様の部材につ
いては同一の符号を付した。
【００４７】このハイブリッドモジュール４０は、親回
路基板（図示省略）に実装されて使用されるものであ
る。このハイブリッドモジュール４０は、回路パターン
が形成された第１の回路基板４１及び第２の回路基板４
２と、第１の回路基板４１と第２の回路基板４２を接続
する接続ピン４３と、第２の回路基板４２に実装された
回路部品であるチップ状電子部品１３と、第１の回路基
板４１に実装された発熱性を有する回路部品である半導
体素子１４と、半導体素子１４に発生する熱を親回路基
板に放熱する放熱板１５とを主たる構成要素とする。
路基板（図示省略）に実装されて使用されるものであ
る。このハイブリッドモジュール４０は、回路パターン
が形成された第１の回路基板４１及び第２の回路基板４
２と、第１の回路基板４１と第２の回路基板４２を接続
する接続ピン４３と、第２の回路基板４２に実装された
回路部品であるチップ状電子部品１３と、第１の回路基
板４１に実装された発熱性を有する回路部品である半導
体素子１４と、半導体素子１４に発生する熱を親回路基
板に放熱する放熱板１５とを主たる構成要素とする。
【００４８】第１の回路基板４１は、中央部に孔１６が
形成された平板状の多層プリント基板である。すなわ
ち、第１の実施形態にかかる第１の回路基板１１では、
周縁に張り出し部１７が形成されていたが、本実施の形
態にかかる第１の回路基板４１は、この張り出し部１７
が形成されていない。
形成された平板状の多層プリント基板である。すなわ
ち、第１の実施形態にかかる第１の回路基板１１では、
周縁に張り出し部１７が形成されていたが、本実施の形
態にかかる第１の回路基板４１は、この張り出し部１７
が形成されていない。
【００４９】第１の回路基板４１の側面には、第２の回
路基板４２と対向する上面に亘って外部電極４４が形成
されている。この外部電極４４は、第１の回路基板４１
の側面に溝を形成し、該溝に導電性ペーストを塗布し、
焼き付けて形成されたものである。
路基板４２と対向する上面に亘って外部電極４４が形成
されている。この外部電極４４は、第１の回路基板４１
の側面に溝を形成し、該溝に導電性ペーストを塗布し、
焼き付けて形成されたものである。
【００５０】第１の回路基板４１の他の構成については
第１の実施形態にかかる第１の回路基板１１と同様であ
る。すなわち、第１の回路基板４１には、底面に放熱板
１５が設けられており、孔１６内に半導体素子１４が実
装されている。
第１の実施形態にかかる第１の回路基板１１と同様であ
る。すなわち、第１の回路基板４１には、底面に放熱板
１５が設けられており、孔１６内に半導体素子１４が実
装されている。
【００５１】第２の回路基板４２は、第１の回路基板４
１に対向する面に第３の接続電極４５が形成されてい
る。また、第２の回路基板４２は、上面に導電膜４６が
形成されている。
１に対向する面に第３の接続電極４５が形成されてい
る。また、第２の回路基板４２は、上面に導電膜４６が
形成されている。
【００５２】第２の回路基板４２の他の構成については
第１の実施形態にかかる第２の回路基板１２と同様であ
る。すなわち、第２の回路基板４２には、第１の回路基
板４１に対向する面にチップ状電子部品１３が実装され
ている。
第１の実施形態にかかる第２の回路基板１２と同様であ
る。すなわち、第２の回路基板４２には、第１の回路基
板４１に対向する面にチップ状電子部品１３が実装され
ている。
【００５３】接続ピン４３は、第１の回路基板４１の外
部電極４４と第２の回路基板４２の第３の接続電極４５
を導通接続するとともに、両基板を所定間隔で保持する
ためのものである。接続ピン４３は、上端及び下端が細
く形成された段付きの金属棒である。接続ピン４３の下
端は、第１の回路基板４１の外部電極４４に半田付けさ
れている。ここで、接続ピン４３の下端は、外部電極４
４が形成された第１の回路基板４１の側面の溝に押し込
むようにして付設されている。接続ピン４３の上端は、
第２の回路基板４２の第３の接続端子４５に半田付けさ
れている。
部電極４４と第２の回路基板４２の第３の接続電極４５
を導通接続するとともに、両基板を所定間隔で保持する
ためのものである。接続ピン４３は、上端及び下端が細
く形成された段付きの金属棒である。接続ピン４３の下
端は、第１の回路基板４１の外部電極４４に半田付けさ
れている。ここで、接続ピン４３の下端は、外部電極４
４が形成された第１の回路基板４１の側面の溝に押し込
むようにして付設されている。接続ピン４３の上端は、
第２の回路基板４２の第３の接続端子４５に半田付けさ
れている。
【００５４】このようなハイブリッドモジュール４０に
よれば、接続ピン４３により、第１の回路基板４１と第
２の回路基板４２の接続を確実なものとすることができ
る。また、第１の実施の形態と異なり、半導体素子１４
を実装する第１の回路基板３２が平板状となっているの
で、この回路基板４２の製造が容易かつ低コストなもの
となる。他の作用及び効果については第１の実施の形態
と同様である。
よれば、接続ピン４３により、第１の回路基板４１と第
２の回路基板４２の接続を確実なものとすることができ
る。また、第１の実施の形態と異なり、半導体素子１４
を実装する第１の回路基板３２が平板状となっているの
で、この回路基板４２の製造が容易かつ低コストなもの
となる。他の作用及び効果については第１の実施の形態
と同様である。
【００５５】（第４の実施の形態）次に、本発明の第４
の実施の形態にかかるハイブリッドモジュールについて
図９を参照して説明する。図９は第４の実施形態にかか
るハイブリッドモジュールの縦断面図である。
の実施の形態にかかるハイブリッドモジュールについて
図９を参照して説明する。図９は第４の実施形態にかか
るハイブリッドモジュールの縦断面図である。
【００５６】このハイブリッドモジュール５０は、親回
路基板（図示省略）に実装されて使用されるものであ
る。このハイブリッドモジュール５０は、回路パターン
が形成された第１の回路基板５１及び第２の回路基板５
２と、第１の回路基板５１及び第２の回路基板５２に実
装された回路部品であるチップ状電子部品５３と、第１
の回路基板５１に実装された発熱性を有する回路部品で
ある半導体素子５４と、半導体素子５４に発生する熱を
親回路基板に放熱する放熱板５５とを主たる構成要素と
する。
路基板（図示省略）に実装されて使用されるものであ
る。このハイブリッドモジュール５０は、回路パターン
が形成された第１の回路基板５１及び第２の回路基板５
２と、第１の回路基板５１及び第２の回路基板５２に実
装された回路部品であるチップ状電子部品５３と、第１
の回路基板５１に実装された発熱性を有する回路部品で
ある半導体素子５４と、半導体素子５４に発生する熱を
親回路基板に放熱する放熱板５５とを主たる構成要素と
する。
【００５７】第１の回路基板５１は、実装時に親回路基
板に対向する側に位置する回路基板である。この第１の
回路基板５１は、矩形の多層プリント基板であり、中央
には厚さ方向に貫通する矩形の孔５６が形成されてい
る。第１の回路基板５１の側面には、外部電極５７が形
成されている。また、第１の回路基板５１の上面には、
第１の接続電極５８が形成されている。この第１の接続
電極５８は、第１の回路基板５１と第２の回路基板５２
と導通接続するとともに、チップ状電子部品５３を接続
するためのものである。前記孔５６の周縁部には、半導
体素子５４と導通接続するための第２の接続電極５９が
形成されている。さらに、第１の回路基板５１には、外
部電極５７と、第１の接続電極５８と、第２の接続電極
５９とを接続し、所定の電気回路を形成する回路パター
ン６０が形成されている。
板に対向する側に位置する回路基板である。この第１の
回路基板５１は、矩形の多層プリント基板であり、中央
には厚さ方向に貫通する矩形の孔５６が形成されてい
る。第１の回路基板５１の側面には、外部電極５７が形
成されている。また、第１の回路基板５１の上面には、
第１の接続電極５８が形成されている。この第１の接続
電極５８は、第１の回路基板５１と第２の回路基板５２
と導通接続するとともに、チップ状電子部品５３を接続
するためのものである。前記孔５６の周縁部には、半導
体素子５４と導通接続するための第２の接続電極５９が
形成されている。さらに、第１の回路基板５１には、外
部電極５７と、第１の接続電極５８と、第２の接続電極
５９とを接続し、所定の電気回路を形成する回路パター
ン６０が形成されている。
【００５８】第１の回路基板５１の、親回路基板に対向
する面、すなわち、第１の回路基板５１の底面には、半
導体素子５４に発生する熱を親回路基板に放熱するため
の熱伝導部材である放熱板５５が設けられている。この
放熱板５５は、第１の回路基板５１の底面を横切るとと
もに、第１の回路基板５１に形成された孔５６を閉鎖す
るように設けられている。この放熱板５５は、熱伝導性
が良好な材質から形成されている。例えば、Ｃｕや４２
アロイ（ニッケル：鉄＝４２：５８の合金）である。
する面、すなわち、第１の回路基板５１の底面には、半
導体素子５４に発生する熱を親回路基板に放熱するため
の熱伝導部材である放熱板５５が設けられている。この
放熱板５５は、第１の回路基板５１の底面を横切るとと
もに、第１の回路基板５１に形成された孔５６を閉鎖す
るように設けられている。この放熱板５５は、熱伝導性
が良好な材質から形成されている。例えば、Ｃｕや４２
アロイ（ニッケル：鉄＝４２：５８の合金）である。
【００５９】第１の回路基板５１の孔５６には、前記半
導体素子５４が実装されている。この半導体素子５４
は、上面に接続用のパッド６１が形成された半導体チッ
プである。例えば、ＧａＡｓＭＥＳ型ＦＥＴ等の発熱性
を有するチップである。この半導体素子５４は、下面側
を放熱板５５に対向させて、該放熱板５５に接着されて
いる。半導体素子５４と放熱板５５との接着には、例え
ば、共晶合金法や、半田接続法や、導電性樹脂接続法等
の熱伝導性が良好な方法が用いられる。本実施の形態で
は金錫共晶接合により接着した。半導体素子５４のバッ
ド６１は、第１の回路基板５１の第２の接続電極５９に
対して、Ａｕ線やＡｌ線等の導電部材６２により導通接
続している。この接続にはワイヤボンディング等の手法
が用いられる。第１の回路基板５１の孔５６内及び孔５
６の開口面側には、半導体素子５４及び導電部材６２を
封止するための絶縁性樹脂６３が充填されている。この
絶縁性樹脂６３としては、例えばアクリル系やエポキシ
系のものが用いられる。
導体素子５４が実装されている。この半導体素子５４
は、上面に接続用のパッド６１が形成された半導体チッ
プである。例えば、ＧａＡｓＭＥＳ型ＦＥＴ等の発熱性
を有するチップである。この半導体素子５４は、下面側
を放熱板５５に対向させて、該放熱板５５に接着されて
いる。半導体素子５４と放熱板５５との接着には、例え
ば、共晶合金法や、半田接続法や、導電性樹脂接続法等
の熱伝導性が良好な方法が用いられる。本実施の形態で
は金錫共晶接合により接着した。半導体素子５４のバッ
ド６１は、第１の回路基板５１の第２の接続電極５９に
対して、Ａｕ線やＡｌ線等の導電部材６２により導通接
続している。この接続にはワイヤボンディング等の手法
が用いられる。第１の回路基板５１の孔５６内及び孔５
６の開口面側には、半導体素子５４及び導電部材６２を
封止するための絶縁性樹脂６３が充填されている。この
絶縁性樹脂６３としては、例えばアクリル系やエポキシ
系のものが用いられる。
【００６０】第２の回路基板５２は、第１の回路基板５
１の親回路基板とは反対側、すなわち、第１の回路基板
５１の上方に重ねて配置されている。この第２の回路基
板５２は、多層のプリント基板である。第２の回路基板
１２の第１の回路基板１１との対向面には、第１の接続
電極５９と対向する位置に第３の接続電極６４が形成さ
れている。この第３の接続電極６４は、第１の回路基板
５１と第１の回路基板５１と第２の回路基板５２と導通
接続するとともに、チップ状電子部品５３を接続するた
めのものである。
１の親回路基板とは反対側、すなわち、第１の回路基板
５１の上方に重ねて配置されている。この第２の回路基
板５２は、多層のプリント基板である。第２の回路基板
１２の第１の回路基板１１との対向面には、第１の接続
電極５９と対向する位置に第３の接続電極６４が形成さ
れている。この第３の接続電極６４は、第１の回路基板
５１と第１の回路基板５１と第２の回路基板５２と導通
接続するとともに、チップ状電子部品５３を接続するた
めのものである。
【００６１】第１の回路基板５１と第２の回路基板５２
と間には、チップ状電子部品５３が半田付けされてい
る。すなわち、チップ状電子部品５３の端子電極が、第
１の回路基板５１の第１の接続電極５８と、これに対向
する第２の回路基板５２の第３の接続電極６４との間に
介在するように半田付けされている。これにより、チッ
プ状電子部品５３の端子電極を介して第１の回路基板５
１と第２の回路基板５２とが導通接続されている。ま
た、このチップ状電子部品５３により第１の回路基板５
１と第２の回路基板５２が所定の間隔をもって固定され
ている。
と間には、チップ状電子部品５３が半田付けされてい
る。すなわち、チップ状電子部品５３の端子電極が、第
１の回路基板５１の第１の接続電極５８と、これに対向
する第２の回路基板５２の第３の接続電極６４との間に
介在するように半田付けされている。これにより、チッ
プ状電子部品５３の端子電極を介して第１の回路基板５
１と第２の回路基板５２とが導通接続されている。ま
た、このチップ状電子部品５３により第１の回路基板５
１と第２の回路基板５２が所定の間隔をもって固定され
ている。
【００６２】第２の回路基板５２には、第３の接続電極
６４と接続する所定の回路パターン６５が形成されてい
る。第２の回路基板５２の上面にはチップ状電子部品５
３が回路パターン６５に半田付けされている。また、ハ
イブリッドモジュール５０は、第１の回路基板５１及び
第２の回路基板５２を覆うケース６６が設けられてい
る。このケース６６は、シールド用のものであり、Ａｌ
等の金属材料からなる。
６４と接続する所定の回路パターン６５が形成されてい
る。第２の回路基板５２の上面にはチップ状電子部品５
３が回路パターン６５に半田付けされている。また、ハ
イブリッドモジュール５０は、第１の回路基板５１及び
第２の回路基板５２を覆うケース６６が設けられてい
る。このケース６６は、シールド用のものであり、Ａｌ
等の金属材料からなる。
【００６３】このようなハイブリッドモジュール５０に
よれば、半導体素子５４に発生する熱は、第１の回路基
板５１に設けられた放熱板５５を介して、親回路基板に
放熱される。ここで、半導体素子５４は放熱板５５に接
着されており、放熱板５５は第１の回路基板５１の親回
路基板に対向する面に設けられているので、放熱性が良
好なものとなる。したがって、回路基板として熱伝導性
の低いプリント基板を用いることができるので、ハイブ
リッドモジュールを低コストで製造することができる。
よれば、半導体素子５４に発生する熱は、第１の回路基
板５１に設けられた放熱板５５を介して、親回路基板に
放熱される。ここで、半導体素子５４は放熱板５５に接
着されており、放熱板５５は第１の回路基板５１の親回
路基板に対向する面に設けられているので、放熱性が良
好なものとなる。したがって、回路基板として熱伝導性
の低いプリント基板を用いることができるので、ハイブ
リッドモジュールを低コストで製造することができる。
【００６４】また、このハイブリッドモジュール５０
は、第１の回路基板５１と第２の回路基板５２の２つの
回路基板を備えているので、回路部品の実装面積を広く
取ることができる。したがって、小型化及び高密度化が
容易となる。
は、第１の回路基板５１と第２の回路基板５２の２つの
回路基板を備えているので、回路部品の実装面積を広く
取ることができる。したがって、小型化及び高密度化が
容易となる。
【００６５】さらに、第１の回路基板５１と第２の回路
基板５２とを、チップ状電子部品５３の端子電極を用い
て導通接続するとともに、このチップ状電子部品５３に
より両基板を所定間隔で固定しているので、特別な接続
部材や固定用の部材を用いることなく高密度なハイブリ
ッドモジュールを製造することができる。
基板５２とを、チップ状電子部品５３の端子電極を用い
て導通接続するとともに、このチップ状電子部品５３に
より両基板を所定間隔で固定しているので、特別な接続
部材や固定用の部材を用いることなく高密度なハイブリ
ッドモジュールを製造することができる。
【００６６】なお、本実施の形態では、チップ状電子部
品５３の端子電極を介して第１の回路基板５１と第２の
回路基板５２を導通接続したが、図１０に示すように、
チップ状電子部品５３の一方の端子電極を第１の回路基
板５１に接続するとともに、他方を第２の回路基板５２
に接続することにより、両基板間に亘り電気回路を形成
するようにしてもよい。
品５３の端子電極を介して第１の回路基板５１と第２の
回路基板５２を導通接続したが、図１０に示すように、
チップ状電子部品５３の一方の端子電極を第１の回路基
板５１に接続するとともに、他方を第２の回路基板５２
に接続することにより、両基板間に亘り電気回路を形成
するようにしてもよい。
【００６７】以上、第１〜第４の実施の形態では、第１
の回路基板及び第２の回路基板として、多層プリント基
板を用いたがこれに限定されることなく、セラミック基
板等を用いてもよい。
の回路基板及び第２の回路基板として、多層プリント基
板を用いたがこれに限定されることなく、セラミック基
板等を用いてもよい。
【００６８】
【発明の効果】以上詳述したように、請求項１の発明に
よれば、発熱性を有する回路部品に発生する熱は、親回
路基板に対向する側の回路基板に設けられた熱伝導部材
を介して、親回路基板に放熱される。ここで、この発熱
性を有する回路部品は熱伝導部材と接着されており、熱
伝導部材は回路基板の親回路基板に対向する面に設けら
れているので、放熱性が良好なものとなる。また、回路
基板を複数備えているので、各種回路部品を高密度実装
することができる。
よれば、発熱性を有する回路部品に発生する熱は、親回
路基板に対向する側の回路基板に設けられた熱伝導部材
を介して、親回路基板に放熱される。ここで、この発熱
性を有する回路部品は熱伝導部材と接着されており、熱
伝導部材は回路基板の親回路基板に対向する面に設けら
れているので、放熱性が良好なものとなる。また、回路
基板を複数備えているので、各種回路部品を高密度実装
することができる。
【００６９】また、請求項２の発明によれば、ハイブリ
ッドモジュールの電気回路は、回路基板に形成された導
体膜によりシールドされるので、シールド用の金属ケー
ス等の別部材を設ける必要がなく、容易かつ低コストで
ハイブリッドモジュールを製造することができる。
ッドモジュールの電気回路は、回路基板に形成された導
体膜によりシールドされるので、シールド用の金属ケー
ス等の別部材を設ける必要がなく、容易かつ低コストで
ハイブリッドモジュールを製造することができる。
【００７０】さらに、請求項３の発明によれば、発熱性
を有する前記回路部品を親回路基板に対向する側の回路
基板に実装する際に、当該実装工程を容易に行うことが
できる。また、発熱性を有する前記回路部品が実装され
た回路基板と、他の回路部品が実装された他の回路基板
を、それぞれユニット化することができる。したがっ
て、電気回路の設計や製造を柔軟に行うことができる。
を有する前記回路部品を親回路基板に対向する側の回路
基板に実装する際に、当該実装工程を容易に行うことが
できる。また、発熱性を有する前記回路部品が実装され
た回路基板と、他の回路部品が実装された他の回路基板
を、それぞれユニット化することができる。したがっ
て、電気回路の設計や製造を柔軟に行うことができる。
【００７１】さらに、請求項４の発明によれば、ハイブ
リッドモジュールの親回路基板とは反対側の面には回路
部品が存在しないので、金属ケース等の別部材を設ける
ことなく、外的影響に強く信頼性の高いものとなる。
リッドモジュールの親回路基板とは反対側の面には回路
部品が存在しないので、金属ケース等の別部材を設ける
ことなく、外的影響に強く信頼性の高いものとなる。
【００７２】さらに、請求項５の発明によれば、互いに
対向する一対の回路基板間の電気的接続を確実にするこ
とができる。
対向する一対の回路基板間の電気的接続を確実にするこ
とができる。
【００７３】さらに、請求項６及び７によれば、回路基
板に接続用の部材を設けたり接続のために回路基板を加
工することなく、互いに対向する一対の回路基板間の電
気的接続を確実にすることができる。
板に接続用の部材を設けたり接続のために回路基板を加
工することなく、互いに対向する一対の回路基板間の電
気的接続を確実にすることができる。
【図１】第１の実施形態にかかるハイブリッドモジュー
ルの一部を切り欠いた分解斜視図
ルの一部を切り欠いた分解斜視図
【図２】図１のＡ−Ａ’線についての縦断面図
【図３】図１のＢ−Ｂ’線についての縦断面図
【図４】第１の実施形態にかかる他の例のハイブリッド
モジュールの縦断面図
モジュールの縦断面図
【図５】第２の実施形態にかかるハイブリッドモジュー
ルの一部を切り欠いた分解斜視図
ルの一部を切り欠いた分解斜視図
【図６】図５のＡ−Ａ’線についての縦断面図
【図７】第３の実施形態にかかるハイブリッドモジュー
ルの一部を切り欠いた分解斜視図
ルの一部を切り欠いた分解斜視図
【図８】図７のＡ−Ａ’線についての縦断面図
【図９】第４の実施形態にかかるハイブリッドモジュー
ルの縦断面図
ルの縦断面図
【図１０】第４の実施形態にかかる他の例のハイブリッ
ドモジュールの縦断面図
ドモジュールの縦断面図
【図１１】従来のハイブリッドモジュールを示す側面断
面図
面図
【図１２】従来の他のハイブリッドモジュールを示す側
面断面図
面断面図
【符号の説明】 １０，３０，４０，５０…ハイブリッドモジュール、１
１，３１，４１，５１…第１の回路基板、１２，３２，
４２，５２…第２の回路基板、１３，５３…チップ状電
子部品、１４，５４…半導体素子、１５，５５…放熱
板、１６，５６…凹部、１７，２９…張り出し部、１
８，３５，４４，５７…外部電極、１９，３４，５８…
第１の接続電極、２０，５９…第２の接続電極、２１，
２７，６０，６５…回路パターン、２２，６１…パッ
ド、２４，６３…絶縁性樹脂、２５，４５，６４…第３
の接続電極、２６…半田バンプ、２８，４６…導体膜、
３３…端子電極アレイ、３６…端子電極、４３…接続ピ
ン、６６…ケース
１，３１，４１，５１…第１の回路基板、１２，３２，
４２，５２…第２の回路基板、１３，５３…チップ状電
子部品、１４，５４…半導体素子、１５，５５…放熱
板、１６，５６…凹部、１７，２９…張り出し部、１
８，３５，４４，５７…外部電極、１９，３４，５８…
第１の接続電極、２０，５９…第２の接続電極、２１，
２７，６０，６５…回路パターン、２２，６１…パッ
ド、２４，６３…絶縁性樹脂、２５，４５，６４…第３
の接続電極、２６…半田バンプ、２８，４６…導体膜、
３３…端子電極アレイ、３６…端子電極、４３…接続ピ
ン、６６…ケース
Claims (8)
- 【請求項１】 複数の回路基板と、前記回路基板に実装
され発熱性を有するものを含む複数の回路部品とを備
え、親回路基板に実装されるハイブリッドモジュールに
おいて、 前記各回路基板は、厚さ方向に重ねて配置されており、 親回路基板に対向する側の回路基板は、厚さ方向に貫通
する孔が形成されているとともに、該回路基板の親回路
基板との対向面には前記孔を閉鎖する熱伝導部材が設け
られ、 発熱性を有する前記回路部品は、親回路基板に対向する
側の回路基板の前記孔内において前記熱伝導部材と接着
した状態に実装されていることを特徴とするハイブリッ
ドモジュール。 - 【請求項２】 回路基板にはハイブリッドモジュールの
電気回路をシールドする導体膜が形成されていることを
特徴とする請求項１記載のハイブリッドモジュール。 - 【請求項３】 回路基板の孔内に配置された前記回路部
品を除く他の回路部品は、親回路基板に対向する側の回
路基板を除いた他の回路基板に実装されていることを特
徴とする請求項１又は２何れか１項記載のハイブリッド
モジュール。 - 【請求項４】 回路基板の孔内に配置された前記回路部
品を除く他の回路部品は、回路基板が相互に対向する面
上にのみ実装されていることを特徴とする請求項１又は
２何れか１項記載のハイブリッドモジュール。 - 【請求項５】 互いに対向する一対の回路基板は、一方
又は双方の回路基板の周縁部が対向する回路基板方向に
張り出して形成されており、該張り出し部において回路
基板を互いに導通接続していることを特徴とする請求項
１〜４何れか１項記載のハイブリッドモジュール。 - 【請求項６】 互いに対向する一対の回路基板は、該回
路基板間に配置された接続部材により互いに導通接続し
ていることを特徴とする請求項１〜４何れか１項記載の
ハイブリッドモジュール。 - 【請求項７】 前記接続部材は回路部品であり、該回路
部品の端子電極を介して互いに導通接続していることを
特徴とする請求項６記載のハイブリッドモジュール。 - 【請求項８】 互いに対向する一対の回路基板は、回路
部品の一の端子電極を一方の回路基板に接続するととも
に他の端子電極を他方の回路基板に接続することにより
両回路基板に亘る電気回路を形成していることを特徴と
する請求項１〜４何れか１項記載のハイブリッドモジュ
ール。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31077498A JP2000138340A (ja) | 1998-10-30 | 1998-10-30 | ハイブリッドモジュール |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31077498A JP2000138340A (ja) | 1998-10-30 | 1998-10-30 | ハイブリッドモジュール |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000138340A true JP2000138340A (ja) | 2000-05-16 |
Family
ID=18009319
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31077498A Withdrawn JP2000138340A (ja) | 1998-10-30 | 1998-10-30 | ハイブリッドモジュール |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000138340A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007157801A (ja) * | 2005-12-01 | 2007-06-21 | Matsushita Electric Ind Co Ltd | 半導体モジュールとその製造方法 |
| KR100839067B1 (ko) * | 2005-09-08 | 2008-06-19 | 샤프 가부시키가이샤 | 전자 회로 모듈과 그 제조 방법 |
| US8564121B2 (en) | 2010-12-15 | 2013-10-22 | Fujitsu Semiconductor Limited | Semiconductor device and manufacturing method of semiconductor device |
-
1998
- 1998-10-30 JP JP31077498A patent/JP2000138340A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100839067B1 (ko) * | 2005-09-08 | 2008-06-19 | 샤프 가부시키가이샤 | 전자 회로 모듈과 그 제조 방법 |
| JP2007157801A (ja) * | 2005-12-01 | 2007-06-21 | Matsushita Electric Ind Co Ltd | 半導体モジュールとその製造方法 |
| US8564121B2 (en) | 2010-12-15 | 2013-10-22 | Fujitsu Semiconductor Limited | Semiconductor device and manufacturing method of semiconductor device |
| US9425088B2 (en) | 2010-12-15 | 2016-08-23 | Socionext Inc. | Manufacturing method of semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6330158B1 (en) | Semiconductor package having heat sinks and method of fabrication | |
| JP3526788B2 (ja) | 半導体装置の製造方法 | |
| JPH0964099A (ja) | 半導体装置及びその実装構造 | |
| JP3259420B2 (ja) | フリップチップの接続構造 | |
| US6034437A (en) | Semiconductor device having a matrix of bonding pads | |
| JPH11312769A (ja) | デバイス放熱用のヒートシンクアセンブリ | |
| US20070096317A1 (en) | Semiconductor device featuring electrode terminals forming superior heat-radiation system | |
| JP3549316B2 (ja) | 配線基板 | |
| JP3715120B2 (ja) | ハイブリッドモジュール | |
| JP2000138340A (ja) | ハイブリッドモジュール | |
| KR100618759B1 (ko) | 하이브리드 모듈 | |
| US6291893B1 (en) | Power semiconductor device for “flip-chip” connections | |
| JP3410041B2 (ja) | ハイブリッドモジュール | |
| JP2002151634A (ja) | 基板放熱装置 | |
| JP2000124578A (ja) | ハイブリッドモジュール及びその製造方法 | |
| JPH08148647A (ja) | 半導体装置 | |
| JP3510813B2 (ja) | ハイブリッドモジュール | |
| JP3660817B2 (ja) | 電子回路モジュール | |
| JPH09330994A (ja) | 半導体装置 | |
| JPS6220701B2 (ja) | ||
| JP2907187B2 (ja) | ベアチップ実装方法および半導体集積回路装置 | |
| JP2809316B2 (ja) | 電子部品搭載用基板 | |
| JPH11251497A (ja) | 電子回路モジュール | |
| JP2000133890A (ja) | ハイブリッドモジュール | |
| JP3714808B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060110 |