JP2943005B2 - クロック再生回路 - Google Patents
クロック再生回路Info
- Publication number
- JP2943005B2 JP2943005B2 JP2190755A JP19075590A JP2943005B2 JP 2943005 B2 JP2943005 B2 JP 2943005B2 JP 2190755 A JP2190755 A JP 2190755A JP 19075590 A JP19075590 A JP 19075590A JP 2943005 B2 JP2943005 B2 JP 2943005B2
- Authority
- JP
- Japan
- Prior art keywords
- clock recovery
- filter
- clock
- frequency
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000011084 recovery Methods 0.000 title claims description 35
- 239000013078 crystal Substances 0.000 claims description 16
- 230000000903 blocking effect Effects 0.000 claims 1
- 239000003990 capacitor Substances 0.000 claims 1
- 238000001228 spectrum Methods 0.000 description 12
- 238000010586 diagram Methods 0.000 description 9
- 230000010355 oscillation Effects 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 238000005070 sampling Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 230000002238 attenuated effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000013139 quantization Methods 0.000 description 1
- 230000001172 regenerating effect Effects 0.000 description 1
- 230000008929 regeneration Effects 0.000 description 1
- 238000011069 regeneration method Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000003595 spectral effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/22—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop
- H03L7/23—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop with pulse counters or frequency dividers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/16—Time-division multiplex systems in which the time allocation to individual channels within a transmission cycle is variable, e.g. to accommodate varying complexity of signals, to vary number of channels transmitted
- H04J3/1676—Time-division multiplex with pulse-position, pulse-interval, or pulse-width modulation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/82—Digital/analogue converters with intermediate conversion to time interval
- H03M1/822—Digital/analogue converters with intermediate conversion to time interval using pulse width modulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Noise Elimination (AREA)
- Analogue/Digital Conversion (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、パルス幅変調（以下、PWMという）方式デ
ィジタル・アナログ（D/A）変換器の信号対ノイズ比（S
/N）を改善するPWM方式D/A変換器のクロック再生回路に
関する。
ィジタル・アナログ（D/A）変換器の信号対ノイズ比（S
/N）を改善するPWM方式D/A変換器のクロック再生回路に
関する。
（従来の技術） ディジタル技術を用いた機器が実用に供されて以来久
しいが、アナログ量を離散化してディジタル処理を行い
またアナログ量に変換する過程でD/A変換器が用いら
れ、そのD/A変換方式として、従来はＲ−2R型で代表さ
れるような抵抗ラダー型のものが用いられてきたが、コ
ストダウンを行うためIC化が図られてきた。しかし量子
化数が増大するにともなってIC内部でつくることの可能
な抵抗値の精度によりD/A変換器の変換精度がとれなく
なり、精度をとるためにはIC自体のコストアップにつな
がってきた。しかし最近ではPWMを利用したIC化されたD
/A変換器によりIC内の抵抗値精度によらず、ロジック回
路とPWMにより変換精度が確保されるようになり精度の
向上が図られるようになってきた。しかしながら精度が
向上するに伴ないPWM方式D/A変換器に入力する基本クロ
ックの周波数が高くなり、基本波発振の水晶発振器では
対応できなくなってきておりてい倍回路を使用して対応
を図ってきた。
しいが、アナログ量を離散化してディジタル処理を行い
またアナログ量に変換する過程でD/A変換器が用いら
れ、そのD/A変換方式として、従来はＲ−2R型で代表さ
れるような抵抗ラダー型のものが用いられてきたが、コ
ストダウンを行うためIC化が図られてきた。しかし量子
化数が増大するにともなってIC内部でつくることの可能
な抵抗値の精度によりD/A変換器の変換精度がとれなく
なり、精度をとるためにはIC自体のコストアップにつな
がってきた。しかし最近ではPWMを利用したIC化されたD
/A変換器によりIC内の抵抗値精度によらず、ロジック回
路とPWMにより変換精度が確保されるようになり精度の
向上が図られるようになってきた。しかしながら精度が
向上するに伴ないPWM方式D/A変換器に入力する基本クロ
ックの周波数が高くなり、基本波発振の水晶発振器では
対応できなくなってきておりてい倍回路を使用して対応
を図ってきた。
（発明が解決しようとする課題） しかしながら最近では、３種類のサンプリング周波数
の機器〔コンパクトディスプレイア（CD），ディジタル
オーディオテープレコーダ（DAT）,BSチューナ〕が実用
化されるに至り、PWM方式のクロックとしては上記の機
器の入力サンプリング周波数の一定の倍数のクロックが
必要となり、D/A変換する入力信号のサンプリング周波
数に応じてPWM方式のクロック周波数をサンプリング周
波数に応じて切り換える必要がでできた。また、従来技
術のところで述べたようにPWM方式のD/A変換器へのクロ
ック周波数が高くなり、水晶の基本発振では対応できな
くなり、位相同期回路（Phase Lock Loop）を使用した
てい倍回路，オーバートーン発振によるてい倍回路もし
くはインダクタンス（トランス）を利用したダブラー
（インダクタクスと容量と並列共振させて基本発振の２
倍,3倍等々の周波数をとりだす）方式があるが、上記オ
ーバートーン発振及びダブラー方式ではインダクタンス
成分が必要なためIC化に向いておらずPLLを使用したて
い倍回路が通常用いられている。この時、第２図に示す
ように、切換回路内で分周した場合の不要成分のスペク
トラム及びPLLを使用したてい倍回路におけるリードラ
グフィルタ特性により発生する不要成分スペクトラムが
現われるようになり、この不要成分のスペクトラムによ
りPWM方式のD/A変換器のS/Nを劣化させるという問題が
判明してきた。この劣化の様子のシミュレーションにつ
いて「PWM型DA変換器におけるクロックジッタの考察」
（昭和63年10月、日本音響学会講演論文集 p411〜41
2、金秋哲彦外：松下電気産業（株）,AV研究所）の文献
に記載されている。この文献はシミュレーションの結論
として、“クロックジッタはノイズレベルを増加させ、
ノイズレベルとジッタ量は比例する。”となっている。
ここで第２図に示すようにPWM方式D/A変換器用クロック
基本波に対して、PWM方式D/A変換器用クロック基本波の
1/n分周（ｎは整数）の不要スペクトラムが発生した時
（第２図では1/2分周時を示す）、第３図に示す時間領
域の波形図となる。第３図（ａ）はPWM方式D/A変換器用
クロック基本波のみの時の波形図であり、第３図（ｂ）
は1/2分周出力が基本波に混入した時の波形図であっ
て、第２図の周波数領域を時間領域に変化させた時のも
のである。
の機器〔コンパクトディスプレイア（CD），ディジタル
オーディオテープレコーダ（DAT）,BSチューナ〕が実用
化されるに至り、PWM方式のクロックとしては上記の機
器の入力サンプリング周波数の一定の倍数のクロックが
必要となり、D/A変換する入力信号のサンプリング周波
数に応じてPWM方式のクロック周波数をサンプリング周
波数に応じて切り換える必要がでできた。また、従来技
術のところで述べたようにPWM方式のD/A変換器へのクロ
ック周波数が高くなり、水晶の基本発振では対応できな
くなり、位相同期回路（Phase Lock Loop）を使用した
てい倍回路，オーバートーン発振によるてい倍回路もし
くはインダクタンス（トランス）を利用したダブラー
（インダクタクスと容量と並列共振させて基本発振の２
倍,3倍等々の周波数をとりだす）方式があるが、上記オ
ーバートーン発振及びダブラー方式ではインダクタンス
成分が必要なためIC化に向いておらずPLLを使用したて
い倍回路が通常用いられている。この時、第２図に示す
ように、切換回路内で分周した場合の不要成分のスペク
トラム及びPLLを使用したてい倍回路におけるリードラ
グフィルタ特性により発生する不要成分スペクトラムが
現われるようになり、この不要成分のスペクトラムによ
りPWM方式のD/A変換器のS/Nを劣化させるという問題が
判明してきた。この劣化の様子のシミュレーションにつ
いて「PWM型DA変換器におけるクロックジッタの考察」
（昭和63年10月、日本音響学会講演論文集 p411〜41
2、金秋哲彦外：松下電気産業（株）,AV研究所）の文献
に記載されている。この文献はシミュレーションの結論
として、“クロックジッタはノイズレベルを増加させ、
ノイズレベルとジッタ量は比例する。”となっている。
ここで第２図に示すようにPWM方式D/A変換器用クロック
基本波に対して、PWM方式D/A変換器用クロック基本波の
1/n分周（ｎは整数）の不要スペクトラムが発生した時
（第２図では1/2分周時を示す）、第３図に示す時間領
域の波形図となる。第３図（ａ）はPWM方式D/A変換器用
クロック基本波のみの時の波形図であり、第３図（ｂ）
は1/2分周出力が基本波に混入した時の波形図であっ
て、第２図の周波数領域を時間領域に変化させた時のも
のである。
ここで第４図（ａ）に示すようなアンプを通せば（こ
のアンプはロジック回路におけるインバーターの入出力
に帰還をかけたタイプのもの）、ロジック回路での波形
は、第３図（ａ）に示す基本波のみを入力した時は第４
図（ｂ）のように、また第３図（ｂ）に示す基本波と1/
2分周波を入力した時は第４図（ｃ）の如くになる。す
なわち、第４図（ｃ）ジッタが生じたことになり、前記
の文献に示されるようジッタが生じたためにノイズが増
加することになる。ここで、PLLを利用したてい倍回路
例を第５図に示す。第５図において、入力信号31が位相
比較器32に入力され、また分周器（1/n）35の出力も位
相比較器32に入力され、位相比較器32の出力がローパス
フィルタ（LPF）33に入力されLPFの出力が電圧制御発振
器（VCO）（Ｃ−Ｒ形）34が制御され出力クロック（
Ｐ）36を発生している。ここで入力信号31をVinとして Vin＝Asin（ωint＋θ（ｔ）） ……（１） 但し A:振幅，ωin:入力信号周波数 θ（ｔ）：入力信号位相 として、分周器35により出力される出力信号をVoutとし
て、 とする。
のアンプはロジック回路におけるインバーターの入出力
に帰還をかけたタイプのもの）、ロジック回路での波形
は、第３図（ａ）に示す基本波のみを入力した時は第４
図（ｂ）のように、また第３図（ｂ）に示す基本波と1/
2分周波を入力した時は第４図（ｃ）の如くになる。す
なわち、第４図（ｃ）ジッタが生じたことになり、前記
の文献に示されるようジッタが生じたためにノイズが増
加することになる。ここで、PLLを利用したてい倍回路
例を第５図に示す。第５図において、入力信号31が位相
比較器32に入力され、また分周器（1/n）35の出力も位
相比較器32に入力され、位相比較器32の出力がローパス
フィルタ（LPF）33に入力されLPFの出力が電圧制御発振
器（VCO）（Ｃ−Ｒ形）34が制御され出力クロック（
Ｐ）36を発生している。ここで入力信号31をVinとして Vin＝Asin（ωint＋θ（ｔ）） ……（１） 但し A:振幅，ωin:入力信号周波数 θ（ｔ）：入力信号位相 として、分周器35により出力される出力信号をVoutとし
て、 とする。
分周器35の出力としては、一般的に正弦波出力が得ら
れないためにωinの整数倍の高調波が発生する。位相比
較器32には乗算器が用いられるために位相比較器32の出
力はVin×Voutで表現できる。従って、位相比較器32の
出力をVcとすれば、 Vc＝Vin・Vout ……（３） で表現でき（３）式に（１）式及び（２）式を代入すれ
ば となる。ここで（４）式のΣの項を個別に書けば となり、ここで各々のsin×cosを展開すれば、 となり、ωinの整数倍の高周波が位相比較器32の出力に
表われる。また、一般的には上記式中のBjの項はB1＞B2
＞B3＞……＞Bj＞の振幅値となる。ここでPLLに使用さ
れるLPFにより通常な高調波成分が除去されるが、PLL特
性の速い引きこみ位置特性を確かにするためにLPFとし
てはリードラグ形のLPFが用いられる。リードラグ形フ
ィルターの特性は高域部の振幅特性が一定となり０に収
束しないためにＣ−Ｒ形VCO34にはωinの高調波を含ん
だ制御信号が入力され、Ｃ−Ｒ形VCO34の出力すなわち
出力クロック36にはＰ＝ｎ・inの振幅レベルが一番
大きい状態で、in×1,in×2,in×３……in×ｊ
の不要スペクトラムが現われる。そこでこれらの不要ス
ペクトラムによるＰより周波数の低い成分により、前
述の如く（第２図〜第４図でのべた如く）ジッターが発
生してPWM形D/A変換器のS/Nを劣化させることになると
いう問題がある。
れないためにωinの整数倍の高調波が発生する。位相比
較器32には乗算器が用いられるために位相比較器32の出
力はVin×Voutで表現できる。従って、位相比較器32の
出力をVcとすれば、 Vc＝Vin・Vout ……（３） で表現でき（３）式に（１）式及び（２）式を代入すれ
ば となる。ここで（４）式のΣの項を個別に書けば となり、ここで各々のsin×cosを展開すれば、 となり、ωinの整数倍の高周波が位相比較器32の出力に
表われる。また、一般的には上記式中のBjの項はB1＞B2
＞B3＞……＞Bj＞の振幅値となる。ここでPLLに使用さ
れるLPFにより通常な高調波成分が除去されるが、PLL特
性の速い引きこみ位置特性を確かにするためにLPFとし
てはリードラグ形のLPFが用いられる。リードラグ形フ
ィルターの特性は高域部の振幅特性が一定となり０に収
束しないためにＣ−Ｒ形VCO34にはωinの高調波を含ん
だ制御信号が入力され、Ｃ−Ｒ形VCO34の出力すなわち
出力クロック36にはＰ＝ｎ・inの振幅レベルが一番
大きい状態で、in×1,in×2,in×３……in×ｊ
の不要スペクトラムが現われる。そこでこれらの不要ス
ペクトラムによるＰより周波数の低い成分により、前
述の如く（第２図〜第４図でのべた如く）ジッターが発
生してPWM形D/A変換器のS/Nを劣化させることになると
いう問題がある。
本発明は上記問題点を解決するものであり、不要スペ
クトラムを除去するクロック再生回路を提供することを
目的とするものである。
クトラムを除去するクロック再生回路を提供することを
目的とするものである。
（課題を解決するための手段） 本発明は上記目的を達成するために、PWM方式のD/A変
換用の第１のクロック再生部において、第１のクロック
再生は第２のクロック再生と第３のクロック再生で構成
されており、第２のクロック再生は入力信号に対して水
晶を利用した電圧制御発振器（VCO）でPWM方式のD/A変
換器用のクロック周波数をＰとした時の水晶VCOはP
/n（ｎは整数）でクロック再生を行い、水晶VCO（第２
のクロック再生部）の出力が第３のクロック再生部の入
力となり、第３のクロック再生はＲ−Ｃ形VCOでＰで
発振しており、P/n（ｎは整数）の周波数をｎてい倍
するものである。ここで第３のクロック再生部は、位相
比較器とループフィルターとＲ−Ｃ形VCOとｎ（ｎは整
数）の分周期で構成され、さらにループフィルターが２
段構成であり、第１段目と第２段目のフィルターで構成
され、第２段のフィルターはリードラグ形PLL本来の特
性を決定するフィルターであり、第１段目のフィルター
は２種類あり、１つはLPF構成で遮断周波数としては上
記のリードラグ形の遮断周波数よりも高くP/n以上の
周波数成分が十分に減衰できるように選択されたもので
あり、もう１つのトラップ回路を構成したフィルターで
トラップ周波数は（P/n）×ｋ（ｋは整数）に選択さ
れており、上記第１段目と第２段目のフィルターは順序
が前後しても良い。ｎ分周器で発生しさら位相比較器で
発生した不要スペクトラムが上記の第１段目のLPF構成
またはトラップ回路により除去でき、第３のクロック再
生部より得られるＰのクロックには不要スペクトラム
を含まない純度の高いＰのクロックが得られ、PWM方
式D/A変換器のS/Nを向上することができる。
換用の第１のクロック再生部において、第１のクロック
再生は第２のクロック再生と第３のクロック再生で構成
されており、第２のクロック再生は入力信号に対して水
晶を利用した電圧制御発振器（VCO）でPWM方式のD/A変
換器用のクロック周波数をＰとした時の水晶VCOはP
/n（ｎは整数）でクロック再生を行い、水晶VCO（第２
のクロック再生部）の出力が第３のクロック再生部の入
力となり、第３のクロック再生はＲ−Ｃ形VCOでＰで
発振しており、P/n（ｎは整数）の周波数をｎてい倍
するものである。ここで第３のクロック再生部は、位相
比較器とループフィルターとＲ−Ｃ形VCOとｎ（ｎは整
数）の分周期で構成され、さらにループフィルターが２
段構成であり、第１段目と第２段目のフィルターで構成
され、第２段のフィルターはリードラグ形PLL本来の特
性を決定するフィルターであり、第１段目のフィルター
は２種類あり、１つはLPF構成で遮断周波数としては上
記のリードラグ形の遮断周波数よりも高くP/n以上の
周波数成分が十分に減衰できるように選択されたもので
あり、もう１つのトラップ回路を構成したフィルターで
トラップ周波数は（P/n）×ｋ（ｋは整数）に選択さ
れており、上記第１段目と第２段目のフィルターは順序
が前後しても良い。ｎ分周器で発生しさら位相比較器で
発生した不要スペクトラムが上記の第１段目のLPF構成
またはトラップ回路により除去でき、第３のクロック再
生部より得られるＰのクロックには不要スペクトラム
を含まない純度の高いＰのクロックが得られ、PWM方
式D/A変換器のS/Nを向上することができる。
（作 用） したがって、本発明は上記構成により、第１のクロッ
ク再生部中の第２のクロック再生部では入力に対して水
晶によりVCOを構成するために不要なスペクトラムが発
生しない。また第１のクロック再生部中の第３のクロッ
ク再生部においては、Ｒ−Ｃ形のVCOを使用しているた
めに位相比較器及びLPFより得られる制御電圧にVCOが追
随するためLPFを第１フィルターと第２のLPFで構成し、
第１のフィルターにおいては、まず、１つとしては第２
のLPFよりも遮断周波数が高くまたP/n以上の周波数が
十分に除去できるようなLPFを導入するか、または、２
つ目としては不要なスペクトラムが（６）式で示される
如くすべてがωin（周波数で言えばP/n）の整数倍の
高強波となるためP/n×ｋ（ｋは整数）でトラップを
構成したものを利用することにより、Ｒ−Ｃ形VCOの制
御電圧としてin/nの高調波を除去できるためにＲ−Ｃ
形VCOの出力としては不要スペクトラムを含まないＰ
＝ｎ・inが得られることになる。
ク再生部中の第２のクロック再生部では入力に対して水
晶によりVCOを構成するために不要なスペクトラムが発
生しない。また第１のクロック再生部中の第３のクロッ
ク再生部においては、Ｒ−Ｃ形のVCOを使用しているた
めに位相比較器及びLPFより得られる制御電圧にVCOが追
随するためLPFを第１フィルターと第２のLPFで構成し、
第１のフィルターにおいては、まず、１つとしては第２
のLPFよりも遮断周波数が高くまたP/n以上の周波数が
十分に除去できるようなLPFを導入するか、または、２
つ目としては不要なスペクトラムが（６）式で示される
如くすべてがωin（周波数で言えばP/n）の整数倍の
高強波となるためP/n×ｋ（ｋは整数）でトラップを
構成したものを利用することにより、Ｒ−Ｃ形VCOの制
御電圧としてin/nの高調波を除去できるためにＲ−Ｃ
形VCOの出力としては不要スペクトラムを含まないＰ
＝ｎ・inが得られることになる。
（実施例） 第１図は本発明の一実施例におけるクロック再生回路
のブロックを示すものであり、第１図（ａ）は概略ブロ
ック図、第１図（ｂ）は第１図（ａ）の第３クロック再
生の内部ブロックを示すものである。第１図において、
１は入力信号、10はデータシフトクロック、11は識別信
号、12はシリアルなデータ、13は第１クロック再生部で
あって第２クロック再生部14と第３クロック再生部15か
ら構成される。16はPWM形D/A変換器、21は入力信号、22
は位相比較器、23は第２のLPF（リードラグ形）、24は
Ｒ−Ｃ形VCO、25は分周器、27は第１のLPF、28はトラッ
プ回路である。
のブロックを示すものであり、第１図（ａ）は概略ブロ
ック図、第１図（ｂ）は第１図（ａ）の第３クロック再
生の内部ブロックを示すものである。第１図において、
１は入力信号、10はデータシフトクロック、11は識別信
号、12はシリアルなデータ、13は第１クロック再生部で
あって第２クロック再生部14と第３クロック再生部15か
ら構成される。16はPWM形D/A変換器、21は入力信号、22
は位相比較器、23は第２のLPF（リードラグ形）、24は
Ｒ−Ｃ形VCO、25は分周器、27は第１のLPF、28はトラッ
プ回路である。
次に上記実施例の動作について説明する。第１図にお
いて、入力信号１が第１クロック再生部13に入力される
ことにより第２クロック再生部14により、PWM形D/A変換
器16の基本クロックであるＰのP/n（ｎは整数）の
周波数で水晶を用いてクロック再生を行っている。第２
クロック再生部14の出力P/nの周波数が第３クロック
再生部15の入力となり、第３クロック再生部15はＰの
周波数でＲ−Ｃ発振器によりクロック再生を行う。次に
Ｐの周波数でクロック再生された第３クロック再生部
15の出力がPWM形D/A変換器16に入力される、PWM形D/A変
換器16に入力されるその他の信号としては、データー
（シリアル）12とデータシフトクロック10と、若しPWM
形D/A変換器16が２チャンネル（ch）分と時の1chと2ch
を識別信号11である。
いて、入力信号１が第１クロック再生部13に入力される
ことにより第２クロック再生部14により、PWM形D/A変換
器16の基本クロックであるＰのP/n（ｎは整数）の
周波数で水晶を用いてクロック再生を行っている。第２
クロック再生部14の出力P/nの周波数が第３クロック
再生部15の入力となり、第３クロック再生部15はＰの
周波数でＲ−Ｃ発振器によりクロック再生を行う。次に
Ｐの周波数でクロック再生された第３クロック再生部
15の出力がPWM形D/A変換器16に入力される、PWM形D/A変
換器16に入力されるその他の信号としては、データー
（シリアル）12とデータシフトクロック10と、若しPWM
形D/A変換器16が２チャンネル（ch）分と時の1chと2ch
を識別信号11である。
第１図（ｂ）において、周波数P/nである入力信号2
1が位相比較器22の一方に入力され、他方にはＲ−Ｃ形V
CO24の出力が分周器25を経て入力されて位相比較が行わ
れ位相比較器22の出力が第１のLPF27またはトラップ回
路28に入力される。ここで第１のLPF27のフィルター特
性としては本来のPLLでのループフィルター特性を有す
る第２のLPF（リードラグ形）23の遮断特性よりも高く
なおかつP/n以上が十分に減衰できるようなフィルタ
ー特性を有するように選択してある。また、トラップ回
路28はP/n×ｋ（ｋは整数）で、P/n,2P/n,3P/n
……ｋP/nでトラップ特性を有するものである。よっ
て上記フィルターにより（６）式に示したところの高調
波成分を除去可能となり、高調波成分の除去された位置
比較情報が第２のLPF（リードラグ形）23に入力され、P
LF本来の特性を与えＲ−Ｃ形VCO24を制御する。
1が位相比較器22の一方に入力され、他方にはＲ−Ｃ形V
CO24の出力が分周器25を経て入力されて位相比較が行わ
れ位相比較器22の出力が第１のLPF27またはトラップ回
路28に入力される。ここで第１のLPF27のフィルター特
性としては本来のPLLでのループフィルター特性を有す
る第２のLPF（リードラグ形）23の遮断特性よりも高く
なおかつP/n以上が十分に減衰できるようなフィルタ
ー特性を有するように選択してある。また、トラップ回
路28はP/n×ｋ（ｋは整数）で、P/n,2P/n,3P/n
……ｋP/nでトラップ特性を有するものである。よっ
て上記フィルターにより（６）式に示したところの高調
波成分を除去可能となり、高調波成分の除去された位置
比較情報が第２のLPF（リードラグ形）23に入力され、P
LF本来の特性を与えＲ−Ｃ形VCO24を制御する。
（発明の効果） 本発明は上記実施例から明らかなように、水晶の基本
発振モードで発振できないような高い周波数のクロック
を、スペクトラム純度を高めた状態で供給でき、PWM形D
/A変換器のクロックとして最適な状態となりPWM形D/A変
換器のS/Nを向上させ、さらに、一度水晶VCOでクロック
再生を行いその水晶VCOの出力をてい倍するところでＲ
−Ｃ形VCOを使用することにより水晶VCOの発振周波数よ
りも高いクロックを供給できる。ここで高いクロックを
得るためには水晶を利用したオーバートーン水晶発振器
やインダクタンス（トランス）を使用したダブラ回路等
々があるが、これら２つのタイプはインダクタンスまた
はトランスが必須でありIC化した時には外付け部品とな
るが、本発明においては、水晶振動子は外付けとなるが
Ｒ−Ｃ形VCOはIC内で現実できインダクタクス成分を必
要とせず大きなコストダウンの効果を有する。
発振モードで発振できないような高い周波数のクロック
を、スペクトラム純度を高めた状態で供給でき、PWM形D
/A変換器のクロックとして最適な状態となりPWM形D/A変
換器のS/Nを向上させ、さらに、一度水晶VCOでクロック
再生を行いその水晶VCOの出力をてい倍するところでＲ
−Ｃ形VCOを使用することにより水晶VCOの発振周波数よ
りも高いクロックを供給できる。ここで高いクロックを
得るためには水晶を利用したオーバートーン水晶発振器
やインダクタンス（トランス）を使用したダブラ回路等
々があるが、これら２つのタイプはインダクタンスまた
はトランスが必須でありIC化した時には外付け部品とな
るが、本発明においては、水晶振動子は外付けとなるが
Ｒ−Ｃ形VCOはIC内で現実できインダクタクス成分を必
要とせず大きなコストダウンの効果を有する。
第１図は本発明の一実施例におけるクロック再生回路
で、第１図（ａ）は概要ブロック図、第１図（ｂ）は第
１図（ａ）の第３クロック再生の内部ブロック図、第２
図はクロックジッタを引きおこす時のクロックのスペク
トラム図、第３図は第２図の時間領域波形図であり、第
３図（ａ）はクロック基本波のみの時間領域波形、第３
図（ｂ）は分周波混入時の時間領域波形、第４図（ａ）
はアンプのブロック図、第４図（ｂ），（ｃ）は第４図
（ａ）のアンプを通った後の出力の時間領域波形図、第
５図は従来のてい倍回路例である。 1,21,31……入力信号、10……データシフトクロック、1
1……識別信号、12……データ（シリアル）、13……第
１クロック再生部、14……第２クロック再生部、15……
第３クロック再生部、22,32……位相比較器、23……第
２のLPF（リードラグ形）、24,34……Ｒ−Ｃ形VCO、25,
35……分周器（1/n）、27……第１のLPF、28……トラッ
プ回路、33……LPF（リードラグ形）、36……出力周波
数。
で、第１図（ａ）は概要ブロック図、第１図（ｂ）は第
１図（ａ）の第３クロック再生の内部ブロック図、第２
図はクロックジッタを引きおこす時のクロックのスペク
トラム図、第３図は第２図の時間領域波形図であり、第
３図（ａ）はクロック基本波のみの時間領域波形、第３
図（ｂ）は分周波混入時の時間領域波形、第４図（ａ）
はアンプのブロック図、第４図（ｂ），（ｃ）は第４図
（ａ）のアンプを通った後の出力の時間領域波形図、第
５図は従来のてい倍回路例である。 1,21,31……入力信号、10……データシフトクロック、1
1……識別信号、12……データ（シリアル）、13……第
１クロック再生部、14……第２クロック再生部、15……
第３クロック再生部、22,32……位相比較器、23……第
２のLPF（リードラグ形）、24,34……Ｒ−Ｃ形VCO、25,
35……分周器（1/n）、27……第１のLPF、28……トラッ
プ回路、33……LPF（リードラグ形）、36……出力周波
数。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H03M 1/00 - 1/88 H03L 1/00 - 7/14 H03L 7/24 - 7/26
Claims (2)
- 【請求項１】パルス幅変調（PWM）方式のディジタル・
アナログ（D/A）変換器用の第１のクロック再生部にお
いて、PWM方式D/A変換器に入力する基本クロック周波数
をＰとした時、P/n（ｎは整数）の水晶を利用した
電圧制御発振器（VCO）でP/nの第２のクロック再生を
行い次にP/nに周波数に対してＰを再生する第３の
クロック再生を行い前記第2,第３のクロック再生により
第１のクロック再生を行うところの前記第３のクロック
再生部において、前記水晶を利用したVCOからの出力を
前記第３のクロック再生の入力信号とし、前記第３のク
ロック再生部のVCOは抵抗−容量形（Ｒ−Ｃ）発振器と
し、該Ｒ−Ｃ発振器の出力を整流ｎで分周し、その分周
された出力と前記第２のクロック再生からの出力を位相
比較器に入力して比較し、前記位相比較器出力をループ
フィルターに入力し、該ループフィルターの出力を前記
Ｒ−Ｃ発振器の制御信号とする位相同期回路（PLL）に
おいて、前記ループフィルターを２段階構成として、PL
Lとして要求されるところのフィルター特性は第２段目
のフィルター（リードラブ形）とし、第１段目のフィル
ター特性としては前記第２段目のフィルターのカットオ
フ周波数よりも高いところにカットオフ周波数を持ち、
かつ前記のP/n以上の周波数成分が遮断可能なローパ
スフィルター（LPF）の特性を持ちまた、前記第１段目
と第２段目のフィルターの順序は前後してもよいことを
特徴とするクロック再生回路。 - 【請求項２】第３のクロック再生部のループフィルター
において、第２段目のフィルター（リードラブ形）でPL
Lとして要求されるフィルター特性に加えて、前記第３
のクロック再生部はP/n（ｎは整数）を入力信号とし
て、ｎてい倍する発振器として動作するためにP/n×
ｋ（ｋは1,2,3…ｋ）のトラップ特性を有するフィルタ
ーを持つことを特徴とする請求項（１）記載のクロック
再生回路。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2190755A JP2943005B2 (ja) | 1990-07-20 | 1990-07-20 | クロック再生回路 |
| EP91913067A EP0493607B1 (en) | 1990-07-20 | 1991-07-17 | Clock regenerating circuit |
| US07/838,794 US5272451A (en) | 1990-07-20 | 1991-07-17 | Clock reproducing circuit for eliminating an unnecessary spectrum |
| DE69124965T DE69124965T2 (de) | 1990-07-20 | 1991-07-17 | Schaltung zur taktrückgewinnung |
| PCT/JP1991/000953 WO1992002080A1 (en) | 1990-07-20 | 1991-07-17 | Clock regenerating circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2190755A JP2943005B2 (ja) | 1990-07-20 | 1990-07-20 | クロック再生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0481021A JPH0481021A (ja) | 1992-03-13 |
| JP2943005B2 true JP2943005B2 (ja) | 1999-08-30 |
Family
ID=16263195
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2190755A Expired - Fee Related JP2943005B2 (ja) | 1990-07-20 | 1990-07-20 | クロック再生回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5272451A (ja) |
| EP (1) | EP0493607B1 (ja) |
| JP (1) | JP2943005B2 (ja) |
| DE (1) | DE69124965T2 (ja) |
| WO (1) | WO1992002080A1 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5745062A (en) * | 1995-08-10 | 1998-04-28 | Zircon Corporation | Pulse width modulation analog to digital converter |
| US6020939A (en) * | 1996-01-19 | 2000-02-01 | Sun Microsystems, Inc. | Method and apparatus for reducing electromagnetic interference radiated by cathode ray tube displays |
| JP3291198B2 (ja) * | 1996-05-08 | 2002-06-10 | 富士通株式会社 | 半導体集積回路 |
| GB2364837B (en) | 1998-03-04 | 2002-03-20 | Fujitsu Ltd | Mixed-signal circuitry and integrated circuit devices |
| US6061009A (en) * | 1998-03-30 | 2000-05-09 | Silicon Laboratories, Inc. | Apparatus and method for resetting delta-sigma modulator state variables using feedback impedance |
| US6064326A (en) * | 1998-03-30 | 2000-05-16 | Silicon Laboratories, Inc. | Analog-to-digital conversion overload detection and suppression |
| US6118399A (en) * | 1998-03-30 | 2000-09-12 | Silicon Laboratories, Inc. | Coarse/fine switching on digital-to-analog conversion output |
| JP2000348346A (ja) * | 1999-03-31 | 2000-12-15 | Ricoh Co Ltd | データ記録装置の記録用クロック信号発生装置 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4180783A (en) * | 1977-09-06 | 1979-12-25 | Rca Corporation | Phase lock loop data timing recovery circuit |
| JPS55153488A (en) * | 1979-05-17 | 1980-11-29 | Sony Corp | Color television receiver of beam index type |
| JPS5736048U (ja) * | 1980-08-11 | 1982-02-25 | ||
| JPS5736048A (ja) * | 1980-08-11 | 1982-02-26 | Nippon Steel Corp | Renzokuchuzoyoigatanoreikyakuseigyohoho |
| JPS5819029A (ja) * | 1981-07-24 | 1983-02-03 | Shimadzu Corp | Ｄ−ａ変換器 |
| JPS58137333A (ja) * | 1982-02-10 | 1983-08-15 | Fujitsu General Ltd | Ｐｌｌ回路 |
| JPH0752838B2 (ja) * | 1985-03-20 | 1995-06-05 | 株式会社日立製作所 | 集積回路 |
| JPS63164619A (ja) * | 1986-12-26 | 1988-07-08 | Matsushita Electric Ind Co Ltd | 位相同期ル−プ回路 |
| US4806879A (en) * | 1987-05-01 | 1989-02-21 | Ecrm Incorporated | Method and apparatus for synchronizing to a pulse train packet signal |
-
1990
- 1990-07-20 JP JP2190755A patent/JP2943005B2/ja not_active Expired - Fee Related
-
1991
- 1991-07-17 DE DE69124965T patent/DE69124965T2/de not_active Expired - Fee Related
- 1991-07-17 US US07/838,794 patent/US5272451A/en not_active Expired - Fee Related
- 1991-07-17 WO PCT/JP1991/000953 patent/WO1992002080A1/ja active IP Right Grant
- 1991-07-17 EP EP91913067A patent/EP0493607B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0481021A (ja) | 1992-03-13 |
| WO1992002080A1 (en) | 1992-02-06 |
| EP0493607A1 (en) | 1992-07-08 |
| DE69124965T2 (de) | 1997-06-12 |
| DE69124965D1 (de) | 1997-04-10 |
| EP0493607A4 (en) | 1992-12-09 |
| EP0493607B1 (en) | 1997-03-05 |
| US5272451A (en) | 1993-12-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05503827A (ja) | 残留誤り低減を備えたラッチドアキュムレータ分数ｎ合成 | |
| JP2943005B2 (ja) | クロック再生回路 | |
| Kihara et al. | Digital clocks for synchronization and communications | |
| JPS6221317A (ja) | スイツチドキヤパシタ乗算回路 | |
| JPH08288844A (ja) | 周波数シンセサイザ | |
| US4633496A (en) | Low-pass filter circuit | |
| JP3193535B2 (ja) | サンプリングクロック生成回路 | |
| JPH09214251A (ja) | Ｆｍ復調回路 | |
| JP2000078001A (ja) | デジタルｐｌｌ回路 | |
| JPH05189878A (ja) | マスタクロック生成装置 | |
| JPH0774630A (ja) | デジタル周波数合成装置出力信号の寄生スペクトル線減少装置 | |
| JPS6011484B2 (ja) | 信号変換装置 | |
| JPS5873208A (ja) | 変調器 | |
| JP2729116B2 (ja) | 映像検波回路 | |
| JP2565231B2 (ja) | デジタルｐｌｌ回路 | |
| RU13279U1 (ru) | Цифровой синтезатор частот с частотной модуляцией | |
| JPH08204558A (ja) | Ｄａ変換装置 | |
| JPS61131915A (ja) | Ｄ／ａ変換装置 | |
| JPH0340266A (ja) | 発振回路の制御装置 | |
| JPH04111533A (ja) | Ｐｌｌ回路 | |
| JPH0342912A (ja) | Ｒｗｍ方式ディジタルアナログ変換器 | |
| JPH08274628A (ja) | デジタルｐｌｌ | |
| JPH0797745B2 (ja) | 位相同期回路 | |
| JPH05122067A (ja) | 周波数シンセサイザ | |
| JPS6179309A (ja) | Ｆｍ検波器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |