JPH0752838B2 - 集積回路 - Google Patents

集積回路

Info

Publication number
JPH0752838B2
JPH0752838B2 JP60054636A JP5463685A JPH0752838B2 JP H0752838 B2 JPH0752838 B2 JP H0752838B2 JP 60054636 A JP60054636 A JP 60054636A JP 5463685 A JP5463685 A JP 5463685A JP H0752838 B2 JPH0752838 B2 JP H0752838B2
Authority
JP
Japan
Prior art keywords
transistor
signal
capacitance
variable
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60054636A
Other languages
English (en)
Other versions
JPS61214615A (ja
Inventor
誠 塩見
邦昭 三浦
勇夫 福島
栄治 茂呂
重明 金成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP60054636A priority Critical patent/JPH0752838B2/ja
Priority to US06/839,535 priority patent/US4667168A/en
Priority to DE3650110T priority patent/DE3650110T2/de
Priority to EP86103624A priority patent/EP0204088B1/en
Publication of JPS61214615A publication Critical patent/JPS61214615A/ja
Publication of JPH0752838B2 publication Critical patent/JPH0752838B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0805—Details of the phase-locked loop the loop being adapted to provide an additional control signal for use outside the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop

Landscapes

  • Networks Using Active Elements (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、同一チップ内に抵抗の抵抗値とコンデンサの
静電容量との積で特性が決まる１ないし複数の電子回路
が集積化されてなる集積回路に関する。
〔発明の背景〕 近年、電子機器などの小型，軽量化，コストの低減化を
促進するために、その１つの方法として、電子回路の集
積化（IC化）が進められている。しかも、機能的に異な
る複数の電子回路を同一の集積基板（ICチップ）内にIC
化することにより、増々回路規模を小さくする傾向にあ
る。
ところで、従来電子回路としては、フィルタ，発振器，
パルス遅延回路などのように、インダクタンス，コンデ
ンサおよび抵抗で構成されるものが多い。インダクタン
スはIC化が困難であり、また、IC化されたコンデンサや
抵抗には比較的大きな値（抵抗値や静電容量など）のバ
ラツキや、温度などの環境の変化による影響などが生ず
ることから、これらフィルタ，発振器，パルス遅延回路
などの電子回路をIC化するに際しては、外付け部品が多
くなり、また、電子回路毎の調整が必要となり、このこ
とが電子回路のIC化が進む中で、電子回路の小型，軽量
化やコストの低減を阻む大きな要因となっている。
たとえば、機動性を重視するポータブルVTRにおいて
は、電子回路のIC化による小型，軽量化が１つの重要な
問題であり、また、据置きVTRにおいては、ICチップ内
の素子数の削減と調整箇所の低減がコストの低減に大き
く影響するものであるが、上述のことからやはりこれら
に大きな制約が加わっている。
外付け部品を低減する一例として、フィルタをIC化する
に際しては、IC化が困難なインダンタクスを用いず、コ
ンデンサと抵抗とで構成可能なアクティブフィルタを使
用することが考えられる。たとえば、トラップフィルタ
として、第８図に示すTwin−Ｔ回路がよく知られてお
り、同図における抵抗およびコンデンサの夫々の値を、 R1＝R2＝2R3＝Ra C1＝C2＝C3/2＝Ca に選ぶと、トラップ周波数γは次のように表される。
但し、第８図においてυｉは入力信号、υοは出力信号
である。
しかし、かかる構成のトラップフィルタをIC化すると、
特性バラツキの問題が生ずる。これは、ICチップ内の抵
抗やコンデンサの値がICチップである半導体内の不純物
濃度の誤差やマスクずれなどによってばらつくことによ
るものであり、一例として 抵抗Ｒの絶対値 ±10％ コンデンサＣの絶対値 ±10〜15％ など大きな変動を生ずる。したがって、第８図に示した
トラップフィルタのトラップ周波数γも第９図に示す
ように、ａからｂの範囲で変動し、最悪の場合、γは
±20〜25％も変動することになってこのままでは実用化
が極めて困難となる。
この対策として、特公昭57−58083号公報に開示される
ように、ICチップ上でレーザトリミングなどによって抵
抗値を変化させ、そのバラツキを吸収する調整方法が知
られており、また、実施されているが精度，歩留まりな
どの点でまだ多く問題を残している。
また、特公昭52−36813号公報や米国特許明細書第37617
41号には、トランジスタのエミッタ抵抗が直流電流によ
って変化することを利用した可変減衰回路が開示されて
おり、同様にして、ICチップ内の素子の値のバラツキに
よって生ずるフィルタの特性変動を調整できることが知
られている。しかし、かかる技術が全てのフィルタに適
用できるわけではなく、たとえば、第８図に示したよう
な抵抗R1，R2，R3からなるトラップフィルタには適用困
難である。そこで、このようなフィルタに対しては、さ
らに、外部からの調整によりICチップ内の素子の値のバ
ラツキを吸収しなければならず、コスト高を招くことに
なって問題があった。
発振器に対しては、比較的IC化が進んでいるがやはり、
調整が必要であって信頼性やコストの面で問題がある。
これを、第10図に示すリングオシレータを例にして説明
する。同図において、トランジスタ１と2,トランジスタ
３と4,トランジスタ５と６は夫々インバータである。ま
た、トランジスタ1,3,5は夫々トランジスタ７とカレン
トミラーを構成しており、したがって、トランジスタ1,
3,5のコレクタ電流は夫々トランジスタ７のコレクタ電
流に等しい。さらに、トランジスタ8,9,10のベース・エ
ミッタ間電圧は互いに等しく、これをVBEとするとトラ
ンジスタ８のベース電位は2VBEであるから、トランジス
タ８のエミッタ電位はVBEである。このエミッタ電位VBE
がICの外付け抵抗11にかかり、この外付け抵抗11の抵抗
値をＲとすると、 となる。
コンデンサ12,13,14は、夫々、トランジスタ1,3,5のコ
レクタ電流Ｉによって充電され、また、トランジスタ6,
2,4がオンすることによって放電される。これらコンデ
ンサ12,13,14の充放電によるトランジスタ2,4,6のオ
ン，オフにより、パルスが点a,点b,点ｃと伝達される
が、これらの点へのパルスの伝達はコンデンサ12,13,14
によって一定時間ずつ遅れが生ずる。インバータは奇数
段であるから、点ａから点b,点c,点ａへと一巡したとき
には、インバータでの遅れ時間のために正帰還とり、こ
のために発振が生じて出力端子15に一連のパルスが得ら
れる。
この発振器の動作を第10図の点a,点b,点ｃの信号波形を
示す第11図を用いて、さらに詳しく説明する。
いま、トランジスタ１のコレクタ電流Ｉによってコンデ
ンサ12が充電されつつあり、このとき、トランジスタ２
がオフしていると、コンデンサ13は充分充電されていて
トランジスタ４はオンしており、したがってコンデンサ
14は放電された状態にあってトランジスタ６はオフして
いる。そこで、コンデンサ12が充分充電されるとトラン
ジスタ２がオンし、コンデンサ13はトランジスタ２を介
して放電する。これによってトランジスタ４はオフし、
コンデンサ14がトランジスタ５のコレクタ電流Ｉによっ
て充電が開始される。
そして、コンデンサ14が充分充電されてトランジスタ６
がオンすると、コンデンサ12がトランジスタ６を介して
放電し、また、トランジスタ２がオフしてコンデンサ13
がトランジスタ３のコレクタ電流Ｉによって充電を開始
する。
このようにして、トランジスタ2,6,4,2の順で繰り返し
オン状態が移り、点ａの周期的なレベル変化が出力端子
15に一連のパルスとして得られる。
ところで、トランジスタ2,4,6のベース・エミッタ間電
位もVBEであり、コンデンサ12,13,14の静電容量を互い
に等しく設定すると、コンデンサ12,13,14が充電を開始
してからトランジスタ2,4,6がオンするまでに要する時
間は互いに等しく、トランジスタ2,4,6のベース電位
（すなわち、点a,点b,点ｃの電位）が零からVBEになる
までのコンデンサ12,13,14の充電時間である。そこで、
コンデンサ12,13,14の静電容量をＣとすると、これら充
電時間t0は、 となり、この発振器の発振周期T0は、 T0＝3t0 ……………（３） となる。したがって、上記（１）式〜（３）式から発振
周波数0は次のように表される。
ところで、先に述べたようにICチップ内のコンデンサの
絶対値は±10〜15％もばらつく。このために、発振周波
数0も大きくばらつくことになるが、外付け抵抗11の
抵抗値Ｒを調整することによってこのバラツキを吸収し
ている。
以上説明したように、フィルタや発振器などはIC化が可
能となったとしても、ICチップ内の抵抗やコンデンサの
値のバラツキを吸収するための調整が必要となる。その
ために、従来の集積回路は調整手段が不可欠なものとな
り、調整に手間がかかるし、また、調整精度，歩留まり
など多くの点で問題が残っている。
〔発明の目的〕
本発明の目的は、上記従来技術の欠点を除き、IC化され
た抵抗の抵抗値とコンデンサの静電容量との積で特性が
決まる電子回路の抵抗やコンデンサの値のバラツキを自
動的に吸収し、調整を必要とせずに該電子回路の所望特
性を確保することができるようにした集積回路を提供す
るにある。
〔発明の概要〕
この目的を達成するために本発明は、上記電子回路がIC
化されているICチップ内に、所定周波数の基準信号であ
る第１の信号を発生する第１の信号発生手段と、発振位
相あるいは周波数が第１の可変容量素子の容量値と第１
の抵抗素子の抵抗値の積に依存して変化する第２の信号
を発生する第２の信号発生手段と、該第１の信号と第２
の信号の位相を比較する位相検波器と、該位相検波器の
検波出力の高周波成分を除去して制御電圧を出力する低
域フィルタから成り、該第１の可変容量素子の一端に該
制御電圧が印加されて負帰還作用を施すことより、該第
２の信号を該第１の信号に位相ロックさせるようにした
位相ロックループ回路をIC化して設けるとともに、前記
電子回路と該電圧発生回路との間で特性を決める抵抗の
比精度およびコンデンサの比精度を高く設定し、かつ前
記電子回路の特性を決めるコンデンサを可変容量コンデ
ンサとし、前記電圧発生回路で得られた出力電圧で前記
電子回路の該可変容量コンデンサを制御して前記電子回
路の特性のバラツキを吸収するようにした点に特徴があ
る。
〔発明の実施例〕
以下、本発明の実施例を図面によって説明する。
第１図は本発明による集積回路の一実施例を示すブロッ
ク図であって、16は基準発振器、17は位相ロックループ
回路、18は電圧制御発振器、19は位相検波器、20は低域
フィルタ、21は発振器、22は低域フィルタ、23は高域フ
ィルタである。
この実施例は、同一ICチップ内に複数の電子回路がIC化
されるものとし、そのうちで抵抗の抵抗値とコンデンサ
の静電容量との積によって特性が決まる電子回路が対象
となる。第１図においては、この対象となる電子回路と
して、発振器21、低域フィルタ22、高域フィルタ23を示
している。
これら電子回路がIC化されているICチップ（特に、図面
上では表示していない）内に、さらに、位相ロックルー
プ回路17をIC化している。この位相ロックループ回路17
は、電圧制御発振器18と位相検波器19と低域フィルタ20
とからなる。
ここで、電圧制御発振器18および発振器21の発振周波
数，低域フィルタ22および高域フィルタ23のカットオフ
周波数が夫々抵抗の抵抗値とコンデンサの静電容量との
積の関数で決まるように、これら電圧制御発振器18,発
振器21,低域フィルタ22および高域フィルタ23が構成さ
れている。すなわち、 電圧制御発振器18の発振周波数を 発振器21の発振周波数をＦ 低域フィルタ22のカットオフ周波数をL 高域フィルタ23のカットオフ周波数をH とすると、ある基準の抵抗，コンデンサを規定して抵抗
値をR,静電容量をＣとしたとき、 と表すことができ、K1〜K4が定数となるようにするので
ある。
さらに、電圧制御発振器18,発振器21,低域フィルタ22お
よび高域フィルタ23の夫々に対する先のコンデンサとし
て、電圧で静電容量が変化する可変容量コンデンサを用
いる。
ここで、可変容量コンデンサについて説明する。
可変容量コンデンサとして、IC化されたトランジスタの
ベース・エミッタ間接合容量を用いることができる。こ
の接合容量Cjは次式で表される。
したがって、 logCj＝Ｋ−αlog（φ＋Vj） ……（６） 但し、 Cj（０）：バイアス電圧が０（Ｖ）のときのベースエミ
ッタ間接合容量 Vj：ベース・エミッタ間電圧（ダイオード逆バイ
アス電圧） φ：ビルトイン電圧 α：電圧依存係数 Ｋ＝log〔Cj（０）・φα〕 式（６）から明らかなように、接合容量Cjはベース・エ
ミッタ間電圧Vjによって変化し、その一例を第２図に示
す。電源電圧を５（Ｖ）とした場合、Vjは０〜３（Ｖ）
の範囲で変化させることができ、このとき、Cjはtyp±2
0〜25％以上変化させることができる。
次に、この実施例の動作について説明する。
基準発振器16が出力する一定周波数0の基準信号と電
圧制御発振器18が出力する周波数の信号とは位相検波
器19に供給されて位相検波され、両者の位相差を表す検
波出力電圧は、低域フィルタ22で平滑されて不要成分が
除かれ、制御電圧として電圧制御発振器18に供給され
る。電圧制御発振器18では、この制御電圧によって可変
容量コンデンサが制御され、その発振周波数が基準信
号の周波数0に等しくなるように、この可変容量コン
デンサの静電容量が設定される。すなわち、発振周波数
を決定する抵抗の抵抗値および可変容量コンデンサの
静電容量にバラツキがあり、これらのバラツキによって
発振周波数が基準信号の周波数0に一致しないよう
になっていたとしても、制御電圧で可変容量コンデンサ
の静電容量を変化させることにより、これら周波数と
0とを互いに一致させることができ、これによって上
記抵抗値や静電容量のバラツキを可変容量コンデンサで
吸収することができる。
低域フィルタ20が出力する制御電圧は、また、発振器2
1,低域フィルタ22および高域フィルタ23に供給され、こ
れらの発振周波数Ｆやカットオフ周波数L，Hを決め
る上記可変容量コンデンサを制御する。
一方、同一ICチップ内でIC化された素子は比精度よく構
成でき、それらのバラツキは同じ程度である。このこと
から、電圧制御発振器18,発振器21,低域フィルタ22およ
び高域フィルタ23の上記夫々の特性を決める抵抗の抵抗
値と可変容量コンデンサの静電容量との積のバラツキも
同程度である。先に説明したように、低域フィルタ20が
出力する制御電圧は、電圧制御発振器18における上記抵
抗値と静電容量との積のバラツキを可変容量コンデンサ
で吸収させるものであるから、この制御電圧でもって発
振器21,低域フィルタ22および高域フィルタ23の可変容
量コンデンサを制御することにより、夫々の電子回路に
ついて、発振周波数Ｆやカットオフ周波数L，Hを決
定する抵抗の抵抗値と可変容量コンデンサの静電容量と
の積のバラツキを可変容量コンデンサで吸収できる。
第３図は第１図の電圧制御発振器18,発振器21の一具体
例を示す回路図であって、24は入力端子、25は出力端
子、26〜34は抵抗、35〜44はトランジスタ、45はダイオ
ード、46,47は可変容量コンデンサ、48,49は低電圧源、
50は電源端子である。
この具体例は、非安定マルチバイブレータからなるもの
であって、入力端子24には低域フィルタ20（第１図）か
ら制御電圧が供給され、これによって発振周波数が変え
られるものである。入力端子24は抵抗26を介して可変容
量コンデンサ46,47のアノードに接続され、可変容量コ
ンデンサ46のカソードがトランジスタ39のエミッタに、
可変容量コンデンサ47のカソードがトランジスタ40のエ
ミッタに夫々接続されている。トランジスタ35と36,ト
ランジスタ39と40,トランジスタ41と42は夫々差動対を
構成しており、トランジスタ41,42のエミッタに共通に
接続されたトランジスタ43と抵抗33とは電流Ｉの定電流
源を構成している。電源端子50には電源電圧VCCが印加
され、また、トランジスタ36,37のベースには、定電圧
源48により、電圧VAが印加されている。トランジスタ37
のベースはトランジスタ35のエミッタに、トランジスタ
38のベースはトランジスタ36のエミッタに接続され、ま
た、トランジスタ39のベースはトランジスタ38のエミッ
タに、トランジスタ40のベースはトランジスタ37のエミ
ッタに夫々接続されている。トランジスタ37のエミッタ
には、抵抗29,31が直列に接続され、トランジスタ38の
エミッタにも抵抗30,32が直列に接続されており、抵抗2
9,31の接続点にトランジスタ41のベースが、抵抗30,32
の接続点にトランジスタ42のベースが夫々接続されてい
る。トランジスタ35,36の夫々のエミッタは、さらに抵
抗27,28を介してクランプ用のダイオード45のカソード
に接続されており、このダイオード45のアノードおよび
トランジスタ35〜38のコレクタは電源端子50に接続され
ている。さらに、出力端子25はトランジスタ37のエミッ
タに接続されている。
ここで、可変容量コンデンサ46,47のカソード側の電位
はトランジスタ39,40のエミッタ電位で決まり、それら
のアノード側の電位は抵抗26を介して入力端子24の電位
で決まる。抵抗26の抵抗値は充分大きく選び、可変容量
コンデンサ46,47のアノード側からみたインピーダンス
を充分大きくする。可変容量コンデンサ46,47の静電容
量は互いに等しく選び、これらを夫々2C1とする。した
がって、可変容量コンデンサ46,47の全静電容量はC1と
なる。
次に、第４図に用いてこの具体例の動作を説明する。な
お、同図（Ａ），（Ｂ），（Ｃ），（Ｄ）は順にトラン
ジスタ39のエミッタ電位，トランジスタ40のエミッタ電
位，トランジスタ37のエミッタ電位，トランジスタ38の
エミッタ電位を示すものである。また、トランジスタ35
〜44のベース・エミッタ間電圧およびダイオード45の順
方向電圧をVBEとする。さらに、VCC＞VAである。
いま、トランジスタ39がオンし、トランジスタ40がオン
しているものとすると（この状態の開始時点を第４図で
t1として示す）、ダイオード45、抵抗27、トランジスタ
39を介して電流が流れるために、トランジスタ35がオン
しており、トランジスタ39のコレクタ電位は（VA−
VBE）になっている。これに対して、抵抗28には電流が
流れないから、トランジスタ40のコレクタ電位は、ダイ
オード45のカソード電位に等しく、（VCC−VBE）になっ
ている。したがって、トランジスタ36はオフしている。
また、トランジスタ37のエミッタ電位（第４図（Ｃ））
は（VA−2VBE）であり、トランジスタ38のエミッタ電位
（第４図（Ｄ））は（VCC−2VBE）である。
ここで、抵抗29と30,抵抗31と32は抵抗値が等しく設定
されており、トランジスタ37のエミッタ電位よりもトラ
ンジスタ38のエミッタ電位が高いから、トランジスタ41
はオンし、トランジスタ42はオンしている。また、この
ときのトランジスタ39のエミッタ電位（第４図（Ａ））
は、トランジスタ38のエミッタ電位（VCC−2VBE）より
もVBEだけ低く、（VCC−3VBE）になっている。
そこで、トランジスタ39のエミッタ電流は可変容量コン
デンサ46,47→トランジスタ42の経路で定電流源に流れ
込む。
このエミッタ電流によって可変容量コンデンサ46,47は
充電され、トランジスタ39のエミッタ電位（第４図
（Ａ））は（VCC−3VBE）に固定されているからこの充
電とともに、トランジスタ40のエミッタ電位（第４図
（Ｂ））は傾きI/C1で徐々に低下していく。
そして、トランジスタ40のエミッタ電位（第４図
（Ｂ））が、そのベース電位、したがってトランジスタ
37のエミッタ電位（第４図（Ｃ））（VA−2VBE）よりも
VBEだけ低い（VA−3VBE）になるとトランジスタ40はオ
ンする。これによって、抵抗28に電流が流れてトランジ
スタ36がオンし、トランジスタ38のベース電位は（VA−
VBE）に、エミッタ電位（第４図（Ｄ））は（VA−2
VBE）となる。この結果、トランジスタ39はオフするこ
とになり、そのコレクタ電位は（VCC−VBE）となってト
ランジスタ35はオフし、トランジスタ37のエミッタ電位
（第４図（Ｃ））は（VA−2VBE）から（VCC−2VBE）に
（VCC−VA）だけ上昇する。
そこで、トランジスタ39,40のエミッタ電位もともに（V
CC−VA）だけ上昇し、夫々（2VCC−VA−3VBE），（VCC
−3VBE）となる。また、トランジスタ37のエミッタ電位
（第４図（Ｃ））がトランジスタ38のエミッタ電位（第
４図（Ｄ））よりも高くなったことにより、トランジス
タ41がオンしてトランジスタ42がオフする。したがっ
て、トランジスタ40のエミッタ電流が可変容量コンデン
サ47,46、トランジスタ41を介して定電流源に流れ込
む。このエミッタ電流により、可変容量コンデンサ47,4
6は上記とは逆方向の充電を行い、トランジスタ40のエ
ミッタ電位（第４図（Ｂ））が（VCC−3VBE）に保たれ
てトランジスタ39のエミッタ電位（第４図（Ａ））がI/
C1の傾きで低下していく。そして、トランジスタ39のエ
ミッタ電位が（VA−3VBE）になると、トランジスタ39が
オンしてトランジスタ40がオフする。この時点を第４図
でt2として示す。
以上の動作が１周期として繰り返し、出力端子25に、第
４図（Ａ）に示す波形のパルスが得られる。
この発振器の発振周期をＴとすると、第４図（Ａ），
（Ｂ）において、T/2はトランジスタ39,40のエミッタ電
位がI/C1の傾きで（2VCC−VA−3VBE）から（VA−3VBE）
に２（VCC−VA）だけ変化する期間に等しいから、 となる。したがって、発振周波数は となる。ところで、定電流源を構成するトランジスタ43
のベースには、PNP形のトランジスタ44のエミッタ電圧
が印加されており、このトランジスタ44のベースに定電
圧源49から印加される電圧をVBとすると、トランジスタ
43,49のベース・エミッタ間電圧はともにVBEであるか
ら、トランジスタ43のエミッタ電位はVBである。そこ
で、抵抗33の抵抗値をR1とすると、この定電流源の電流
Ｉ（すなわち、可変容量コンデンサ46,47の充電電流）
は、 となる。式（７），（８）から、発振周波数は次のよ
うに表される。
この式（９）において、VBとVAを可変として発振周波数
を制御することもできるが、本実施例ではVBとVAを定電
圧源として一定としているから、発振周波数はC1R1の
みの関数となる。したがって、入力端子24から可変容量
コンデンサ46,47に印加される電圧が変化すると、発振
周波数が変化することになり、制御電圧によって発振
周波数が制御される。
第５図は第１図の低域フィルタ22の一具体例を示す回路
図であって、51は信号入力端子、52,53は抵抗、54は可
変容量コンデンサ、55は定電流源、56は制御電圧印加端
子、57は信号出力端子である。
この具体例は、抵抗52と可変容量コンデンサ54とによ
り、１次の低域フィルタを構成しており、抵抗52の抵抗
値をR2、可変容量コンデンサ54の静電容量をC2とすると
カットオフ周波数Lは、 で表される。
可変容量コンデンサ54のアノード側には、定電圧源55か
ら抵抗53,52を介して直流電圧が印加されており、制御
電圧印加端子56から可変容量コンデンサ54のカソード側
に第１図の低域フィルタ20が出力する制御電圧を印加す
ることにより、可変容量コンデンサ54の静電容量を変化
させる。
なお、定電圧源55の電圧を第３図のトランジスタ39,40
のエミッタ電位（第４図（Ａ），（Ｂ））の平域値（V
CC−3VBE）に等しく設定することにより、制御電圧印加
端子56に印加される制御電圧を第３図の制御電圧印加端
子24に印加される制御電圧と等しくすることができる。
第６図は特性を制御可能なフィルタの他の具体例を示す
回路図であって、58は信号入力端子59は信号出力端子、
60〜62は抵抗、63〜65は可変容量ダイオード、66は制御
電圧印加端子、67は定電圧源、68は抵抗である。
この具体例は、先に第８図に示したTwin−Ｔ型トラップ
フィルタであって、そのトラップ周波数γは、抵抗6
0,61の抵抗値をR3、抵抗62の抵抗値をR3/2、可変容量コ
ンデンサ63,64の静電容量をC3、可変容量コンデンサ65
の静電容量を2C3に選ぶと、 となる。制御電圧印加端子66からの制御電圧によってC3
が変化し、トラップ周波数γを可変とすることができ
る。
第７図は第３図に示した発振器と第５図に示した低域フ
ィルタを第１図の実施例に用いた具体的な回路図であっ
て、69〜73はICピン、74は外付けコンデンサ、75は抵
抗、e1〜e7は定電圧源であり、第１図に対応する部分に
は同一符号をつけている。
第７図において、電圧制御発振器18と発振器21とは第３
図に示した構成の発振器を用い、低域フィルタ22は第５
図に示した構成の１次の低域フィルタを用いている。基
準発振器16（第１図）の基準信号はICピン69から位相検
波器19に供給される。位相検波器19はよく知られた乗算
器形の検波器である。低域フィルタ20はICピン70に外付
けされた外付けコンデンサ74とIC化された抵抗75とから
なる。発振器21の発振周波数は電圧制御発振器18の発振
周波数と異なり、この発振器21の出力信号はICピン73に
得られる。低域フィルタ22の入力信号はICピン71から供
給され、その出力信号はICピン72に得られる。低域フィ
ルタ20に得られる制御電圧は電圧制御発振器18,発振器2
1および低域フィルタ22夫々の可変容量コンデンサに供
給され、先に説明したように、その静電容量が変化され
て特性のバラツキが吸収される。
以上、本発明の実施例を説明したが、制御電圧で制御さ
れる電子回路としては、上記の構成の発振器や低域フィ
ルタに限られるのではなく、抵抗の抵抗値とコンデンサ
の静電容量との積で特性が決まる他の構成の発振器や低
域フィルタ、さらには高域フィルタ，帯域フィルタ，パ
ルス遅延回路などの他の電子回路について本発明が適用
可能であることはいうまでもない。
〔発明の効果〕
以上説明したように、本発明によれば、ICチップ内のコ
ンデンサや抵抗のバラツキを可変容量コンデンサにより
自動的に吸収することができるから、外部から調整を必
要としない発振器やフィルタなどの電子回路のIC化が可
能となり、調整手段を除くことができて部品点数の削
減，小型・軽量化が実現可能となるとともに、調整の手
間が省けて生産性，歩留まりが大幅に向上するし、さら
にまた、温度変化によってIC化素子の値が変化してもこ
れは自動的に吸収されて温度依存性をなくすことがで
き、上記従来技術の欠点を除いて優れた機能の集積回路
を低コストで提供することができる。
【図面の簡単な説明】
第１図は本発明による集積回路の一実施例を示すブロッ
ク図、第２図は可変容量コンデンサの一例であるトラン
ジスタのベース・エミッタ間接合容量の印加電圧に対す
る静電容量の変化を示す特性図、第３図は第１図の発振
器の一具体例を示す回路図、第４図は第３図の各部の電
位変化を示すタイミングチャート、第５図は第１図の特
性が制御可能な低域フィルタの一具体例を示す回路図、
第６図は特性を制御可能なフィルタの他の具体例を示す
回路図、第７図は第３図に示した発振器と第５図に示し
た低域フィルタを用いた第１図の具体的な回路図、第８
図はTwin−Ｔ型トラップフィルタを示す回路図、第９図
はそのトラップ周波数のバラツキを説明するための特性
図、第10図はリングオシレータ型発振器を示す回路図、
第11図はその動作を説明するためのタイミングチャート
である。 16……基準発振器、17……位相ロックループ回路、18…
…電圧制御発振器、19……位相検波器、20……低域フィ
ルタ、21……発振器、22……低域フィルタ、23……高域
フィルタ。
フロントページの続き (72)発明者 福島 勇夫 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所家電研究所内 (72)発明者 茂呂 栄治 茨城県勝田市大字稲田1410番地 株式会社 日立製作所東海工場内 (72)発明者 金成 重明 神奈川県横浜市戸塚区吉田町292番地 日 立ビデオエンジニアリング株式会社内 (56)参考文献 特開 昭59−27615（ＪＰ，Ａ) 特開 昭57−181232（ＪＰ，Ａ)

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】所定周波数の基準信号である第１の信号を
    発生する第１の信号発生手段と、 発振位相あるいは周波数が第１の可変容量素子の容量値
    と第１の抵抗素子の抵抗値の積に依存して変化する第２
    の信号を発生する第２の信号発生手段と、該第１の信号
    と第２の信号の位相を比較する位相検波器と、該位相検
    波器の検波出力の高周波成分を除去して制御電圧を出力
    する低域フィルタから成り、該第１の可変容量素子の一
    端に該制御電圧が印加されて負帰還作用を施すことよ
    り、該第２の信号を該第１の信号に位相ロックさせるよ
    うにした位相ロックループ回路と、 該位相ロックループ回路の該制御電圧が印加されて容量
    値が制御される第２の可変容量素子と、第２の抵抗素子
    を含み、該第２の可変容量素子の容量値と該第２の抵抗
    素子の抵抗値の積により回路特性が決定されるように構
    成されたフィルタを含む電子回路とから成り、 該第２の信号発生手段と該電子回路とが同一チップ内に
    形成され、 該電子回路の回路特性を決定する該第２の可変容量素子
    の容量値と該第２の抵抗素子の抵抗値の積のバラツキ
    を、該位相ロックループ回路の該制御電圧による該第２
    の可変容量素子の容量値制御によって補償することを特
    徴とする集積回路。
JP60054636A 1985-03-20 1985-03-20 集積回路 Expired - Lifetime JPH0752838B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP60054636A JPH0752838B2 (ja) 1985-03-20 1985-03-20 集積回路
US06/839,535 US4667168A (en) 1985-03-20 1986-03-14 Integrated circuit with a phase-locked loop
DE3650110T DE3650110T2 (de) 1985-03-20 1986-03-18 Integrierte Schaltung mit Phasenregelschleife.
EP86103624A EP0204088B1 (en) 1985-03-20 1986-03-18 Integrated circuit with a phase-locked loop

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60054636A JPH0752838B2 (ja) 1985-03-20 1985-03-20 集積回路

Publications (2)

Publication Number Publication Date
JPS61214615A JPS61214615A (ja) 1986-09-24
JPH0752838B2 true JPH0752838B2 (ja) 1995-06-05

Family

ID=12976253

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60054636A Expired - Lifetime JPH0752838B2 (ja) 1985-03-20 1985-03-20 集積回路

Country Status (4)

Country Link
US (1) US4667168A (ja)
EP (1) EP0204088B1 (ja)
JP (1) JPH0752838B2 (ja)
DE (1) DE3650110T2 (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0787332B2 (ja) * 1986-07-18 1995-09-20 株式会社東芝 フイルタ回路の時定数自動調整回路
JP2553692B2 (ja) * 1989-03-03 1996-11-13 株式会社日立製作所 クロック発生装置及び周波数ー電流変換回路
JPH021620A (ja) * 1987-11-30 1990-01-05 Toshiba Corp 電圧制御発振回路
JP2531742B2 (ja) * 1988-05-17 1996-09-04 株式会社東芝 電圧制御発振回路
EP0364679B1 (de) * 1988-10-18 1994-11-02 Siemens-Albis Aktiengesellschaft Frequenzsynthesegerät
US5077529A (en) * 1989-07-19 1991-12-31 Level One Communications, Inc. Wide bandwidth digital phase locked loop with reduced low frequency intrinsic jitter
US4998075A (en) * 1989-10-26 1991-03-05 Western Digital Corporation Programmable multiple oscillator circuit
ES2060726T3 (es) * 1989-11-21 1994-12-01 Siemens Ag Microprocesador con un oscilador-rc integrado con frecuencia programable.
US5043677A (en) * 1990-06-29 1991-08-27 Texas Instruments Incorporated Time reference signal generation system
JP2943005B2 (ja) * 1990-07-20 1999-08-30 松下電器産業株式会社 クロック再生回路
EP0554384B1 (en) * 1990-10-22 1996-09-11 Motorola, Inc. Selective call receiver with decoder controlled filters
EP0561253B1 (en) * 1992-03-18 1997-05-28 THOMSON multimedia Method and apparatus for automatic loop control
JP2945545B2 (ja) * 1992-04-02 1999-09-06 三菱電機株式会社 Ｐｌｌ回路装置および位相差検出回路装置
US5343167A (en) * 1993-02-03 1994-08-30 Silicon Systems, Inc. One-shot control circuit for tracking a voltage-controlled oscillator
US5493243A (en) * 1994-01-04 1996-02-20 Level One Communications, Inc. Digitally controlled first order jitter attentuator using a digital frequency synthesizer
FR2726921B1 (fr) * 1994-11-16 1997-04-25 Ela Medical Sa Procede d'ajustage d'un parametre electrique d'un dispositif electronique, notamment d'un stimulateur ou d'un defibrillateur cardiaque, et dispositif le mettant en oeuvre
US5694086A (en) * 1996-02-28 1997-12-02 Port; Adrian George Precision, analog CMOS one-shot and phase locked loop including the same
US6249557B1 (en) 1997-03-04 2001-06-19 Level One Communications, Inc. Apparatus and method for performing timing recovery
JPH10322196A (ja) * 1997-05-16 1998-12-04 Fujitsu Ltd 補正回路及びこれを有する電子回路装置
US6188739B1 (en) 1997-10-21 2001-02-13 Level One Communications, Inc. Modified third order phase-locked loop
JP2002100962A (ja) * 2000-09-21 2002-04-05 Texas Instr Japan Ltd 周波数特性調整回路
EP1351389A1 (en) * 2002-04-02 2003-10-08 Dialog Semiconductor GmbH Method and circuit for compensating mosfet capacitance variations in integrated circuits
EP1383238A1 (en) * 2002-07-16 2004-01-21 Lucent Technologies Inc. Tunable negative resistance device
JP2009278150A (ja) * 2008-05-12 2009-11-26 Alps Electric Co Ltd 電圧制御発振装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3346805A (en) * 1964-09-18 1967-10-10 Page Comm Engineers Inc Variable tau-network attenuator using varactor diodes
DE1274201B (de) * 1966-02-16 1968-08-01 Wandel & Goltermann In Kette schaltbare Quarzfrequenzdekade
US3994019A (en) * 1973-11-26 1976-11-23 Matsushita Electric Industrial Co., Ltd. VTR signal discriminating apparatus in a television receiver
US4045731A (en) * 1974-11-21 1977-08-30 Takeda Riken Kogyo Kabushikikaisha Filter having an automatically controlled variable cut-off frequency
JPS5912214B2 (ja) * 1976-12-10 1984-03-21 山水電気株式会社 同期信号発生回路
US4131861A (en) * 1977-12-30 1978-12-26 International Business Machines Corporation Variable frequency oscillator system including two matched oscillators controlled by a phase locked loop
GB2071452B (en) * 1980-02-11 1984-04-04 Decca Ltd Adjustable and selective electrical filters and methods oftuning them
JPS57181232A (en) * 1981-04-30 1982-11-08 Fujitsu Ltd Voltage-controlled oscillator circuit
US4567448A (en) * 1982-08-05 1986-01-28 Epson Corporation Variable frequency oscillator
JPS5927615A (ja) * 1982-08-05 1984-02-14 Seiko Epson Corp 電圧制御発振回路
US4565976A (en) * 1983-08-05 1986-01-21 Advanced Micro Devices, Inc. Interruptable voltage-controlled oscillator and phase-locked loop using same

Also Published As

Publication number Publication date
JPS61214615A (ja) 1986-09-24
EP0204088A3 (en) 1988-08-31
DE3650110D1 (de) 1994-12-01
EP0204088A2 (en) 1986-12-10
DE3650110T2 (de) 1995-06-08
EP0204088B1 (en) 1994-10-26
US4667168A (en) 1987-05-19

Similar Documents

Publication Publication Date Title
JPH0752838B2 (ja) 集積回路
EP0180084B1 (en) Voltage controlled oscillator
JP4067664B2 (ja) 集積回路構成のための広い周波数レンジ及び低ノイズの電圧制御オシレータ
EP0317150B1 (en) Voltage controlled oscillator
US6784725B1 (en) Switched capacitor current reference circuit
US6433596B1 (en) Programmable on-chip damping coefficient for CMOS filter circuits that gives faster lockup times and lower jitter in phase lock loop circuits
US6211744B1 (en) Ring oscillator having an externally adjustable variable frequency
EP0477907B1 (en) A constant current circuit and an oscillating circuit controlled by the same
CA1289632C (en) Clock-signal regenerator comprising a crystal oscillator incorporated in a phase-locked loop
US4595887A (en) Voltage controlled oscillator suited for being formed in an integrated circuit
JPH0645826A (ja) 電圧制御発振器
JPH08162911A (ja) 電圧制御発振器
US3307115A (en) Means for limiting the range of frequency regulation of oscillators
US6954112B2 (en) Method of forming a variable frequency oscillator and structure therefor
JPS6021602A (ja) 可変周波数水晶発振回路
JP3316374B2 (ja) 発振装置
JPS61276408A (ja) フイルタ回路
JPH0563442A (ja) 発振回路
US7205856B2 (en) Piezoelectric oscillator
JP3299367B2 (ja) パルス発生回路
JPS5932008B2 (ja) 制限周波数発振器
JPH0531844B2 (ja)
JPH0766631A (ja) Ｐｌｌ検波回路
JPS62224106A (ja) フイルタ回路
JPH0323007B2 (ja)