JP2938438B2 - 半導体素子の内部電圧発生回路 - Google Patents

半導体素子の内部電圧発生回路

Info

Publication number
JP2938438B2
JP2938438B2 JP16484098A JP16484098A JP2938438B2 JP 2938438 B2 JP2938438 B2 JP 2938438B2 JP 16484098 A JP16484098 A JP 16484098A JP 16484098 A JP16484098 A JP 16484098A JP 2938438 B2 JP2938438 B2 JP 2938438B2
Authority
JP
Japan
Prior art keywords
voltage
pmos transistor
vcc
external
internal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP16484098A
Other languages
English (en)
Other versions
JPH11202955A (ja
Inventor
桐 準 梁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ERU JII SEMIKON CO Ltd
Original Assignee
ERU JII SEMIKON CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ERU JII SEMIKON CO Ltd filed Critical ERU JII SEMIKON CO Ltd
Publication of JPH11202955A publication Critical patent/JPH11202955A/ja
Application granted granted Critical
Publication of JP2938438B2 publication Critical patent/JP2938438B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
    • G05F1/465—Internal voltage generators for integrated circuits, e.g. step down generators
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Automation & Control Theory (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Control Of Electrical Variables (AREA)
  • Static Random-Access Memory (AREA)
  • Read Only Memory (AREA)
  • Logic Circuits (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、外部電圧（Ｖｃ
ｃ）を変換して半導体素子の内部電圧（Ｖｄｄ）を発生
する回路に係るもので、詳しくは、外部電圧のレベルが
低いとき、該外部電圧を直接内部電圧として用いる半導
体素子の内部電圧発生回路に関するものである。
【０００２】
【従来の技術】従来の半導体素子の内部電圧発生回路に
おいては、図２に示したように、基準電圧Ｖｒｅｆによ
り外部電圧Ｖｃｃのレベルを変換して出力する電圧発生
部１と、該電圧発生部１の出力及び帰還する内部電圧Ｖ
ｄｄを受けて所定レベルの内部電圧Ｖｄｄを出力する駆
動部２と、該駆動部２と接地間に連結されてイネーブル
信号ＥａによりイネーブルされるＮＭＯＳトランジスタ
Ｎ１１と、を備えて構成されていた。
【０００３】かつ、前記電圧発生部１においては、基準
電圧Ｖｒｅｆがゲートに印加されソースは外部電圧Ｖｃ
ｃに連結されドレインが端子ａに連結されたＰＭＯＳト
ランジスタＰ１１と、前記端子ａと接地間にそれぞれゲ
ート及びドレインが直列連結されたＰＭＯＳトランジス
タＰ１２，Ｐ１３，Ｐ１４と、を備えていた。
【０００４】また、前記駆動部２においては、前記端子
ａ及び出力端ｃがそれぞれ入力端に連結された差動増幅
器ＤＦと、該差動増幅器ＤＦの出力がゲートに印加され
ソースは外部電圧Ｖｃｃに連結されドレインが前記出力
端ｃに連結されたＰＭＯＳトランジスタＰ１５と、を備
えていた。
【０００５】更に、前記差動増幅器ＤＦにおいては、図
３に示したように、外部電圧Ｖｃｃにソースが連結され
てドレイン及びゲートが共通に連結されたＰＭＯＳトラ
ンジスタＰ２１と、該ＰＭＯＳトランジスタＰ２１と電
流ミラーを形成するＰＭＯＳトランジスタＰ２２と、前
記ＰＭＯＳトランジスタＰ２１のドレインにドレインが
連結されてゲートは前記電圧発生部１の出力端子ａに連
結されたＮＭＯＳトランジスタＮ２１と、前記駆動部２
の出力端ｃにゲートが連結され前記ＮＭＯＳトランジス
タＮ２１と規格が同様なＮＭＯＳトランジスタＮ２２
と、それらＮＭＯＳトランジスタＮ２１，Ｎ２２のソー
スにドレインが連結されてイネーブル信号Ｅｂにより電
流源として動作するＮＭＯＳトランジスタＮ２３と、か
ら構成されていた。
【０００６】以下、このように構成された従来の半導体
素子の内部電圧発生回路の動作に対し説明する。
【０００７】まず、電圧発生部１のＰＭＯＳトランジス
タＰ１１のゲートに入力する基準電圧Ｖｒｅｆにより該
ＰＭＯＳトランジスタＰ１１には下記数学式１に示した
ような電流Ｉが流れる。
【０００８】Ｉ ＝ ｋ（ＶGS−ＶT)2
【０００９】ここで、ＶGSはＰＭＯＳトランジスタＰ１
１のゲート−ソース電圧を示し、ＶT はしきい電圧を示
し、ｋは比例常数である。
【００１０】次いで、電圧発生部１の各ＰＭＯＳトラン
ジスタＰ１２，Ｐ１３，Ｐ１４の規格が前記ＰＭＯＳト
ランジスタＰ１１と同様であると、各ＰＭＯＳトランジ
スタのゲート−ソース電圧ＶGSは次の数学式２に示した
ようになる。
【００１１】ＶGS ＝ ＶT ＋α ここで、上記αは
【００１２】
【数１】 である。
【００１３】この場合、前記数学式１により前記ＰＭＯ
ＳトランジスタＰ１１のドレインの端子ａの電圧Ｖａ
は、前記電圧ＶGSの３倍の３ＶGSになり、外部電圧Ｖｃ
ｃ及び基準電圧Ｖｒｅｆが同様に増加又は減少すると、
その電圧Ｖａは３ＶGSに一定に維持される。
【００１４】次いで、該電圧Ｖａは、図３に示した差動
増幅器ＤＦのＮＭＯＳトランジスタＮ２１のゲートに印
加され、該ＮＭＯＳトランジスタＮ２１の反対側のＮＭ
ＯＳトランジスタＮ２２のゲートには内部電圧Ｖｄｄが
印加されるため、図２において前記電圧Ｖａと内部電圧
Ｖｄｄとが比較されて該比較値がＰＭＯＳトランジスタ
Ｐ１５のゲートに印加される。
【００１５】一方、図３において前記各ＮＭＯＳトラン
ジスタＮ２１，Ｎ２２と連結されたＮＭＯＳトランジス
タＮ２３はゲートに入力するイネーブル信号Ｅｂにより
電流源として動作し、図２において差動増幅器ＤＦ及び
ＰＭＯＳトランジスタＰ１５と出力端ｃとの間にループ
を形成するため、内部電圧Ｖｄｄは前記電圧Ｖａと同様
になり、以下の数学式３に示した値となる。
【００１６】Ｖｄｄ ＝ ＶGS ＝３（ＶT ＋α）
【００１７】このような数学式３から得られた内部電圧
Ｖｄｄ値は最終の内部電圧Ｖｄｄ値として半導体素子に
供給される。
【００１８】
【発明が解決しようとする課題】しかるに、このように
構成された従来半導体素子の内部電圧発生回路において
は、外部電圧Ｖｃｃのレベルが低くなると、基準電圧Ｖ
ｒｅｆが印加するＰＭＯＳトランジスタＰ１１の動作領
域が飽和領域から線形領域に遷移して前記ＰＭＯＳトラ
ンジスタＰ１１が線形領域で動作し、端子ａの電圧Ｖａ
が急激に低くなって内部電圧Ｖｄｄレベルが低下するた
め、半導体素子の動作速度が遅延されるという不都合な
点があった。
【００１９】通常は、外部電圧Ｖｄｄが若干低くなって
も、半導体素子に供給される内部電圧Ｖｄｄは急激に低
下して変化するため、半導体素子の誤動作が発生する憂
いがあるという不都合な点があった。
【００２０】そこで、本発明の目的は外部電圧Ｖｃｃの
レベルが低下しても、半導体素子に供給される内部電圧
のレベル低下を防止し得る半導体素子の内部電圧発生回
路を提供しようとするものである。
【００２１】かつ、本発明の他の目的は、外部電圧Ｖｃ
ｃのレベルが低下したとき、該外部電圧Ｖｃｃを半導体
素子の内部電圧Ｖｄｄに直接供給して使用し得る半導体
素子の内部電圧発生回路を提供しようとするものであ
る。
【００２２】
【課題を解決するための手段】上記のような目的を達成
するため、本発明に係る半導体素子の内部電圧発生回路
においては、基準電圧により外部電圧のレベルを変換し
て出力する電圧発生部と、該電圧発生部の出力及び帰還
する内部電圧を受けて所定レベルの内部電圧を出力する
駆動部と、外部電圧のレベルが所定レベル以下に低下し
たとき、これを感知して該当の信号を出力する外部電圧
感知部と、該外部電圧感知部の出力信号により外部電圧
を内部電圧に供給又は遮断するスイッチング部と、から
構成されている。
【００２３】
【発明の実施の形態】以下、本発明の実施の形態に対
し、図面を用いて説明する。本発明に係る半導体素子の
内部電圧発生回路においては、図１に示したように、基
準電圧Ｖｒｅｆにより外部電圧Ｖｃｃのレベルを変換し
て出力する電圧発生部１と、該電圧発生部１の出力及び
帰還する内部電圧Ｖｄｄを受けて所定レベルの内部電圧
を出力する駆動部２と、外部電圧Ｖｃｃのレベルが所定
レベル以下に低下したとき、これを感知して該当の信号
を出力する外部電圧感知部３０と、該外部電圧感知部３
０の出力信号により外部電圧Ｖｃｃを内部電圧Ｖｄｄと
して供給し又は遮断するスイッチング部３と、から構成
されている。
【００２４】そして、前記外部電圧感知部３０において
は、基準電圧Ｖｒｅｆにより外部電圧Ｖｃｃのレベルを
変換して出力する第２電圧発生部３１と、基準電圧Ｖｒ
ｅｆにより外部電圧Ｖｃｃのレベルを前記第２電圧発生
部３１の出力電圧Ｖｄのレベルよりも低い出力電圧Ｖｅ
に出力する第３電圧発生部３３と、前記第２電圧発生部
３１の出力電圧Ｖｄ及び前記第３電圧発生部３３の出力
電圧Ｖｅのレベルを比較して比較信号Ｖｆを出力する比
較部３２と、から構成されている。かつ、前記スイッチ
ング部３においては、前期比較部３２から出力する比較
信号Ｖｆにより外部電圧Ｖｃｃを内部電圧Ｖｄｄに供給
又は遮断するＰＭＯＳトランジスタＰ３１にて構成され
ている。
【００２５】かつ、前記第２電圧発生部３１において
は、基準電圧Ｖｒｅｆがゲートに印加され、ソースは外
部電圧Ｖｃｃに連結されたＰＭＯＳトランジスタＰ３２
と、該ＰＭＯＳトランジスタＰ３２のドレインと接地間
にそれぞれゲート及びドレインが共通連結されたＰＭＯ
ＳトランジスタＰ３３，Ｐ３４，Ｐ３５と、それらＰＭ
ＯＳトランジスタＰ３３，Ｐ３４間に接続された抵抗Ｒ
と、前記ＰＭＯＳトランジスタＰ３３のドレインから外
部に連結された端子ｄと、を備えている。
【００２６】また、前記第３電圧発生部３３において
は、基準電圧Ｖｒｅｆがゲートに印加されソースは外部
電圧Ｖｃｃに連結されたＰＭＯＳトランジスタＰ３８
と、該ＰＭＯＳトランジスタＰ３８のドレインと接地間
にそれぞれゲート及びドレインが直列に連結されたＰＭ
ＯＳトランジスタＰ３９，Ｐ４０と、前記ＰＭＯＳトラ
ンジスタＰ３８のドレインから外部に連結された端子ｅ
と、を備えている。
【００２７】更に、前記比較部３２においては、前記端
子ｄから出力する第２電圧発生部３１の出力電圧Ｖｄと
前記端子ｅから出力する第３電圧発生部３３の出力電圧
Ｖｅとを比較して、ハイ又はロー状態の比較信号Ｖｆを
出力する差動増幅器にて構成され、該差動増幅器は、外
部電圧Ｖｃｃにソースが連結されドレイン及びゲートが
共通連結されたＰＭＯＳトランジスタＰ３６と、該ＰＭ
ＯＳトランジスタＰ３６と電流ミラーを形成するＰＭＯ
ＳトランジスタＰ３７と、前記ＰＭＯＳトランジスタＰ
３６のドレインにドレインが連結されゲートは前記第２
電圧発生部３１の出力端ｄに連結されたＮＭＯＳトラン
ジスタＮ３１と、該ＮＭＯＳトランジスタＮ３１と同様
な規格を有して前記第３電圧発生部３３の出力端Ｖｅに
ゲートが連結されたＮＭＯＳトランジスタＮ３２と、そ
れらＮＭＯＳトランジスタＮ３１，Ｎ３２のソースにド
レインが連結されてイネーブル信号Ｅｃにより電流源と
して動作するＮＭＯＳトランジスタＮ３３と、を備えて
いる。
【００２８】以下、このように構成された本発明に係る
半導体素子の内部電圧発生回路の動作に対し、図１を用
いて説明する。
【００２９】まず、基準電圧Ｖｒｅｆが第２電圧発生部
３１のＰＭＯＳトランジスタＰ３２のゲートと第３電圧
発生部３３のＰＭＯＳトランジスタＰ３８のゲートとに
印加されると、前記ＰＭＯＳトランジスタＰ３２に連結
されたＰＭＯＳトランジスタＰ３３のドレイン端子ｄの
電圧Ｖｄは、接地された２つのＰＭＯＳトランジスタＰ
３４，Ｐ３５及び抵抗Ｒにより次の数学式４に示したよ
うになる。
【００３０】Ｖｄ ＝ ２（ＶT ＋α）＋Ｉ1 Ｒ
【００３１】ここで、Ｉ1 は抵抗Ｒに流れる電流を示
す。
【００３２】かつ、前記第３電圧発生部３３のＰＭＯＳ
トランジスタＰ３８のドレイン端子ｅの電圧Ｖｅは、接
地された２つのＰＭＯＳトランジスタＰ３９，Ｐ４０に
より次の数学式５に示したようになる。
【００３３】Ｖｅ ＝ ２（ＶT ＋α）
【００３４】次いで、前記電圧Ｖｄが比較部３２のＮＭ
ＯＳトランジスタＮ３１のゲートに印加され、前記電圧
Ｖｅが比較部３２のＮＭＯＳトランジスタＮ３２のゲー
トに印加されて、それら電圧Ｖｄ，Ｖｅのレベルが比較
されて比較信号Ｖｆが出力端ｆから出力されるが、この
とき、電圧Ｖｄのレベルが電圧Ｖｅのレベルよりも高い
とハイ状態の比較信号Ｖｆが出力され、前記電圧Ｖｄの
レベルが電圧Ｖｅのレベルよりも低いと、ロー状態の比
較信号Ｖｆが出力される。
【００３５】かつ、外部電圧Ｖｃｃのレベルが高いと第
２電圧発生部３１のＰＭＯＳトランジスタＰ３２及び第
３電圧発生部３３のＰＭＯＳトランジスタＰ３８が飽和
領域で動作するため、前記電圧Ｖｄのレベルが電圧Ｖｅ
のレベルよりもＩ1 Ｒだけ高くなり、よって、比較部３
２の出力端ｆの出力信号Ｖｆがハイ状態になって、スイ
ッチ部３のＰＭＯＳトランジスタＰ３１がターンオフ
し、このときの動作は従来の回路の動作と同様になる。
【００３６】一方、外部電圧Ｖｃｃのレベルが低下して
ある程度のレベルに至ると、前記ＰＭＯＳトランジスタ
Ｐ３２は線形領域で動作し始めるが、前記ＰＭＯＳトラ
ンジスタＰ３８はそのまま飽和領域で動作する。
【００３７】即ち、第２電圧発生部３１は外部電圧Ｖｃ
ｃと接地電圧との間に４個のＰＭＯＳトランジスタＰ３
２〜Ｐ３５及び１個の抵抗Ｒが直列連結され、前記第３
電圧発生部３３は外部電圧Ｖｃｃと接地間に３個のＰＭ
ＯＳトランジスタＰ３８〜Ｐ４０が連結されているた
め、前記第２電圧発生部３１のＰＭＯＳトランジスタＰ
３２が先に線形領域で動作され、この際の第２電圧発生
部３１の出力端ｄの電圧Ｖｄは次の数学式６に示したよ
うになる。
【００３８】Ｖｄ ＝ ２（ＶT ＋α′）＋Ｉ1 Ｒ
【００３９】次いで、外部電圧Ｖｃｃが低下し続けて次
の数学式７に示したように、電圧Ｖｄのレベルが電圧Ｖ
ｅのレベルよりも低くなると、この時点で前記比較部３
２の出力端ｆから出力する比較信号Ｖｆがハイレベルか
らローレベルに転換される。
【００４０】 ２（ＶT ＋α′）＋Ｉ1 Ｒ ＜ ２（ＶT ＋α）
【００４１】したがって、前記スイッチ部３のＰＭＯＳ
トランジスタＰ３１がターンオンされて、外部電圧Ｖｃ
ｃが直接内部電圧Ｖｄｄとして出力される。
【００４２】
【発明の効果】以上説明したように、請求項１に記載の
発明によれば、外部電圧レベルが低下すると、該低下さ
れた外部電圧を直接内部電圧として供給し、半導体素子
に供給される内部電圧レベルの急激な低下を防止するよ
うになっているため、半導体素子の誤動作を防止し、製
品の信頼性を向上し得るという効果がある。
【００４３】そして、請求項２に記載の発明によれば、
低下した外部電圧Ｖｃｃによる内部電圧Ｖｄｄレベルの
急激な減少をチェックし得るという効果がある。
【００４４】また、請求項３及び４に記載の発明によれ
ば、外部電圧Ｖｃｃが低下するとき、該低下した外部電
圧Ｖｃｃにより２つの動作領域である飽和領域及び線形
領域が相互異なる２つの出力電圧Ｖｄ、Ｖｅを発生し得
るという効果がある。
【００４５】更に、請求項５に記載の発明によれば、相
互異なる２つの出力電圧Ｖｄ、Ｖｅのレベルを比較し、
該比較結果に従って論理状態の変化する信号Ｖｆを出力
するという効果がある。
【００４６】そして、請求項６に記載の発明によれば、
外部電圧Ｖｃｃのレベルがある程度低くなると、該外部
電圧Ｖｃｃを内部電圧Ｖｄｄに変更させるため、前記外
部電圧Ｖｃｃが半導体素子に直接印加されるという効果
がある。
【図面の簡単な説明】
【図１】本発明に係る半導体素子の内部電圧発生回路図
である。
【図２】従来半導体素子の内部電圧発生回路図である。
【図３】従来駆動部の差動増幅器を示した回路図であ
る。
【符号の説明】
１ 電圧発生部 ２ 駆動部 ３ スイッチング部 ３０ 外部電圧感知部 ３１ 第２電圧発生部 ３２ 比較部 ３３ 第３電圧発生部 Ｐ１１〜Ｐ１５、Ｐ３１〜Ｐ４０ ＰＭＯＳトランジス
タ Ｎ１１、Ｎ３１〜Ｎ３３ ＮＭＯＳトランジスタ
フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) G05F 1/56 320 G11C 11/407 G11C 11/413 G11C 16/06 H03K 19/00

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項１】 基準電圧（Ｖｒｅｆ）により外部電圧
    （Ｖｃｃ）のレベルを変換して出力する第１電圧発生部
    （１）と、該第１電圧発生部（１）の出力電圧（Ｖａ）
    と帰還された内部電圧（Ｖｄｄ）とを比較して所定レベ
    ルの内部電圧（Ｖｄｄ）をを出力する駆動部（２）と、
    該駆動部（２）の出力端子（Ｃ）と接地電圧（Ｖｓｓ）
    間に接続されたＮＭＯＳトランジスタ（Ｎ１１）と、を
    備えた内部電圧発生回路において、 外部電圧（Ｖｃｃ）のレベル変化を感知する外部電圧感
    知部（３０）と、 外部電圧（Ｖｃｃ）と前記駆動部（２）の出力端子
    （Ｃ）間に接続されて、前記外部電圧感知部（３０）の
    出力により外部電圧（Ｖｃｃ）を内部電圧（Ｖｄｄ）と
    して供給又は遮断するスイッチ部（３）と、を備え、 前記外部電圧感知部（３０）は、基準電圧（Ｖｒｅｆ）
    により外部電圧（Ｖｃｃ）を分圧して夫々第１、第２電
    圧（Ｖｄ、Ｖｅ）を出力する第２、第３電圧発生部（３
    １、３３）と、前記第１、第２電圧（Ｖｄ、Ｖｅ）のレ
    ベルを比較して出力する比較部（３２）とから構成さ
    れ、 前記第２電圧発生部（３１）は、外部電圧（Ｖｃｃ）が
    所定レベル以上であると、第２電圧（Ｖｅ）よりも高い
    第１電圧（Ｖｄ）を出力し、外部電圧（Ｖｃｃ）が所定
    レベル以下であると、第２電圧（Ｖｅ）よりも低い第１
    電圧（Ｖｄ）を出力することを特徴とする半導体素子の
    内部電圧発生回路。
  2. 【請求項２】 前記第２電圧発生部（３１）は、基準電
    圧（Ｖｒｅｆ）がゲートに印加し、ソースは外部電圧
    （Ｖｃｃ）に接続された第１ＰＭＯＳトランジスタ（Ｐ
    ３２）と、 該第１ＰＭＯＳトランジスタ（Ｐ３２）のドレインと接
    地電圧（Ｖｓｓ）間に夫々直列接続された第１〜第３ダ
    イオード型ＰＭＯＳトランジスタ（Ｐ３３〜Ｐ３５）
    と、 それら第１、第２ダイオード型ＰＭＯＳトランジスタ
    （Ｐ３３、Ｐ４４）間に接続された抵抗（Ｒ）と、を備
    え、前記第１ダイオード型ＰＭＯＳトランジスタ（Ｐ３
    ４）のドレインが出力端子（ｄ）になるように構成され
    たこと を特徴とする請求項１記載の半導体素子の内部電
    圧発生回路。
  3. 【請求項３】 前記第３電圧発生部（３３）は、基準電
    圧（Ｖｒｅｆ）がゲートに印加し、ソースは外部電圧
    （Ｖｃｃ）に接続された第２ＰＭＯＳトランジスタ（Ｐ
    ３８）と、 該第２ＰＭＯＳトランジスタ（Ｐ３８）のドレインと接
    地電圧（Ｖｓｓ）間に夫々直列接続された第４、第５ダ
    イオード型ＰＭＯＳトランジスタ（Ｐ３９、Ｐ４０）
    と、を備え、前記第２ＰＭＯＳトランジスタ（Ｐ３８）
    のドレインが出力端子（ｅ）になるように構成されたこ
    とを特徴とする請求項１記載の半導体素子の内部電圧発
    生回路。
  4. 【請求項４】 前記スイッチ部（３）は、ＰＭＯＳトラ
    ンジスタ（Ｐ３１）であることを特徴とする請求項１記
    載の半導体素子の内部電圧発生回路。
JP16484098A 1997-12-27 1998-06-12 半導体素子の内部電圧発生回路 Expired - Fee Related JP2938438B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019970075306A KR100266650B1 (ko) 1997-12-27 1997-12-27 반도체 소자의 내부전압 발생회로
KR75306/1997 1997-12-27

Publications (2)

Publication Number Publication Date
JPH11202955A JPH11202955A (ja) 1999-07-30
JP2938438B2 true JP2938438B2 (ja) 1999-08-23

Family

ID=19528968

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16484098A Expired - Fee Related JP2938438B2 (ja) 1997-12-27 1998-06-12 半導体素子の内部電圧発生回路

Country Status (3)

Country Link
US (1) US5942933A (ja)
JP (1) JP2938438B2 (ja)
KR (1) KR100266650B1 (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6188268B1 (en) * 1998-10-30 2001-02-13 Sony Corporation Of Japan Low side current sink circuit having improved output impedance to reduce effects of leakage current
US6686792B2 (en) 1997-03-04 2004-02-03 Seiko Epson Corporation Electronic circuit, semiconductor device, electronic equipment, and timepiece
DE69841691D1 (de) * 1997-03-04 2010-07-08 Seiko Epson Corp Elektronische Schaltung, Halbleiterbauelement, elektronisches Gerät und Uhr
JP2000155617A (ja) * 1998-11-19 2000-06-06 Mitsubishi Electric Corp 内部電圧発生回路
JP2001332696A (ja) * 2000-05-24 2001-11-30 Nec Corp 基板電位検知回路及び基板電位発生回路
US6552603B2 (en) * 2000-06-23 2003-04-22 Ricoh Company Ltd. Voltage reference generation circuit and power source incorporating such circuit
JP3680122B2 (ja) * 2001-08-10 2005-08-10 シャープ株式会社 基準電圧発生回路
KR100456597B1 (ko) * 2002-07-16 2004-11-09 삼성전자주식회사 외부 전압 레벨에 따라 내부 전압을 선택적으로 발생하는반도체 메모리 장치 및 그 내부 전압 발생 회로
CN100385361C (zh) * 2002-12-13 2008-04-30 上海贝岭股份有限公司 应用于低功耗场合的一组以上电源电压的电源供电结构
US20040124909A1 (en) * 2002-12-31 2004-07-01 Haider Nazar Syed Arrangements providing safe component biasing
JP4354360B2 (ja) * 2004-07-26 2009-10-28 Ｏｋｉセミコンダクタ株式会社 降圧電源装置
KR100586555B1 (ko) * 2005-01-17 2006-06-08 주식회사 하이닉스반도체 내부전압 생성 제어회로 및 이를 이용한 내부전압 생성회로
JP2006294127A (ja) * 2005-04-11 2006-10-26 Sanyo Electric Co Ltd 降圧回路
KR100792363B1 (ko) * 2005-06-30 2008-01-09 주식회사 하이닉스반도체 반도체 메모리 장치의 내부전원 생성회로
KR100746293B1 (ko) * 2006-02-01 2007-08-03 삼성전자주식회사 캐스코드형 전류 모드 비교기, 이를 구비하는 수신 회로 및반도체 장치
JP2007281762A (ja) * 2006-04-05 2007-10-25 Matsushita Electric Ind Co Ltd フィルタ装置およびこれを用いた半導体装置
JP2008176829A (ja) * 2007-01-16 2008-07-31 Fujitsu Ltd メモリマクロ
JP4524688B2 (ja) * 2007-01-23 2010-08-18 エルピーダメモリ株式会社 基準電圧発生回路及び半導体集積回路装置
KR100919811B1 (ko) * 2008-03-18 2009-10-01 주식회사 하이닉스반도체 내부전압 생성회로
JP2014225267A (ja) * 2014-06-30 2014-12-04 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 電圧検知回路
CN106664010B (zh) * 2015-03-11 2019-06-21 富士电机株式会社 内部电源电路及半导体装置
CN117526708B (zh) * 2024-01-04 2024-03-22 无锡恒芯微科技有限公司 一种高低压转换电路和锂电池保护***

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2642512B2 (ja) * 1990-11-16 1997-08-20 シャープ株式会社 半導体集積回路
KR920017329A (ko) * 1991-02-22 1992-09-26 원본미기재 적응전압 조정기
JPH06350108A (ja) * 1993-06-10 1994-12-22 Nec Corp 半導体装置およびその製造方法
KR0172380B1 (ko) * 1995-06-17 1999-03-30 김광호 반도체 메모리장치의 데이터 출력버퍼
KR0142970B1 (ko) * 1995-06-24 1998-08-17 김광호 반도체 메모리 장치의 기준전압 발생회로
US5771196A (en) * 1996-11-19 1998-06-23 Macronix International Co, Ltd. Sense amplifier circuitry

Also Published As

Publication number Publication date
US5942933A (en) 1999-08-24
JPH11202955A (ja) 1999-07-30
KR100266650B1 (ko) 2000-09-15
KR19990055373A (ko) 1999-07-15

Similar Documents

Publication Publication Date Title
JP2938438B2 (ja) 半導体素子の内部電圧発生回路
JP2596697B2 (ja) Ｃｍｏｓトランジスタ回路を使用する基準電圧発生回路
JP3097899B2 (ja) Ｃｍｏｓ電流源回路
US8446215B2 (en) Constant voltage circuit
JP3095809B2 (ja) 基準発生器
KR100393226B1 (ko) 온도변화에 따라 내부 기준전압 값을 조절할 수 있는 내부기준전압 생성회로 및 이를 구비하는 내부 공급전압생성회로
JP2868727B2 (ja) 半導体装置のパワーアップリセット信号発生回路
EP0747800B1 (en) Circuit for providing a bias voltage compensated for P-channel transistor variations
US5585747A (en) High speed low power sense amplifier
JP2003084846A (ja) 基準電圧発生回路
JPH04351791A (ja) 半導体メモリー装置のデータ入力バッファー
JPH06110570A (ja) 低電力ｖｃｃ／２発生器
JP4445780B2 (ja) 電圧レギュレータ
JP3335183B2 (ja) バッファ回路
KR0141157B1 (ko) 기준전압발생회로
US20050030000A1 (en) Reference voltage generator circuit
JPH10178318A (ja) バックバイアス電圧発生器
US6836155B2 (en) Current sense amplifier
JPH088481B2 (ja) Ｃｍｏｓ入力バッファ回路
JP3278673B2 (ja) 定電圧発生回路
JPH0675648A (ja) 基準電流発生回路
KR100660876B1 (ko) 센스앰프용 디벨로프 기준전압 발생회로를 구비하는 반도체메모리 장치
KR100390994B1 (ko) 반도체 메모리 소자의 전압 발생장치
KR19980060859A (ko) 기준전압 발생기
KR100256118B1 (ko) 온도 보상 특성을 갖는 내부전압 강하회로

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080611

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090611

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100611

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110611

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120611

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130611

Year of fee payment: 14

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees