JP2870933B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2870933B2 JP2870933B2 JP2040008A JP4000890A JP2870933B2 JP 2870933 B2 JP2870933 B2 JP 2870933B2 JP 2040008 A JP2040008 A JP 2040008A JP 4000890 A JP4000890 A JP 4000890A JP 2870933 B2 JP2870933 B2 JP 2870933B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- thickness
- resistor
- thin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/20—Resistors
- H01L28/24—Resistors with an active material comprising a refractory, transition or noble metal, metal compound or metal alloy, e.g. silicides, oxides, nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本案は、半導体装置の製造方法に関し、詳しくは、レ
ーザートリミングされる薄膜抵抗体を有する半導体装置
の製造方法に関する。
ーザートリミングされる薄膜抵抗体を有する半導体装置
の製造方法に関する。
［従来の技術］ 例えば集積回路などが形成された半導体装置の絶縁膜
中に主として金属製の薄膜抵抗体を介設し、この薄膜抵
抗体の所定箇所をレーザービームにより溶断してその抵
抗値を調整することが行なわれている。
中に主として金属製の薄膜抵抗体を介設し、この薄膜抵
抗体の所定箇所をレーザービームにより溶断してその抵
抗値を調整することが行なわれている。
従来、このように集積回路が形成された半導体装置で
は、例えば第11図に示すように、フィールド絶縁膜（す
なわち、回路素子用のPN接合領域を形成するに際して半
導体基板表面に前もって設けられる絶縁膜）50を用い、
フィールド絶縁膜50上に薄膜抵抗体90を形成している。
は、例えば第11図に示すように、フィールド絶縁膜（す
なわち、回路素子用のPN接合領域を形成するに際して半
導体基板表面に前もって設けられる絶縁膜）50を用い、
フィールド絶縁膜50上に薄膜抵抗体90を形成している。
［発明が解決しようとする課題］ いわゆるレーザートリミングと呼ばれる上記抵抗値の
調整プロセスでは、薄膜抵抗体が吸収するレーザエネル
ギ量を最適レベルに調節することが重要であり、薄膜抵
抗体の吸収エネルギが過少であると切断不良が生じ、過
大であれば絶縁膜及び半導体基板を損傷してしまう。
調整プロセスでは、薄膜抵抗体が吸収するレーザエネル
ギ量を最適レベルに調節することが重要であり、薄膜抵
抗体の吸収エネルギが過少であると切断不良が生じ、過
大であれば絶縁膜及び半導体基板を損傷してしまう。
しかしながら、薄膜抵抗体を透過したレーザー光は薄
膜抵抗体下面及び半導体基板表面でそれぞれ部分反射し
て透過光と干渉しつつ再度、薄膜抵抗体に吸収される。
更に、薄膜抵抗体表面、パッシベーション膜表面でも反
射及び干渉が生じ、薄膜抵抗体に入射するレーザ光の総
量は各膜厚に依存する。特に、半導体基板と薄膜抵抗体
との間の第２の絶縁膜の膜厚が変動すると、薄膜抵抗体
の吸収エネルギは大幅に変動する。
膜抵抗体下面及び半導体基板表面でそれぞれ部分反射し
て透過光と干渉しつつ再度、薄膜抵抗体に吸収される。
更に、薄膜抵抗体表面、パッシベーション膜表面でも反
射及び干渉が生じ、薄膜抵抗体に入射するレーザ光の総
量は各膜厚に依存する。特に、半導体基板と薄膜抵抗体
との間の第２の絶縁膜の膜厚が変動すると、薄膜抵抗体
の吸収エネルギは大幅に変動する。
このために、集積回路が形成された半導体基板上に薄
膜抵抗体を搭載する場合、フィールド絶縁膜の厚さをで
きるかぎり精密に制御して、薄膜抵抗体の吸収エネルギ
の変動を防止している。けれども、フィールド絶縁膜は
厚く形成される（一般には、0.5μｍ以上）ため必然的
に、膜厚変動の絶対量も大きくならざるをえなかった。
また、フィールド絶縁膜形成後の各種高温工程によりそ
の膜厚が増加したり、あるいはフィールド絶縁膜形成後
のエッチング工程によりその膜厚が減少したりする（す
なわち、薄膜抵抗体の被着前の各種工程によりフィール
ド絶縁膜の膜厚が変動する）ので、フィールド絶縁膜の
膜厚制御は一層面倒であった。
膜抵抗体を搭載する場合、フィールド絶縁膜の厚さをで
きるかぎり精密に制御して、薄膜抵抗体の吸収エネルギ
の変動を防止している。けれども、フィールド絶縁膜は
厚く形成される（一般には、0.5μｍ以上）ため必然的
に、膜厚変動の絶対量も大きくならざるをえなかった。
また、フィールド絶縁膜形成後の各種高温工程によりそ
の膜厚が増加したり、あるいはフィールド絶縁膜形成後
のエッチング工程によりその膜厚が減少したりする（す
なわち、薄膜抵抗体の被着前の各種工程によりフィール
ド絶縁膜の膜厚が変動する）ので、フィールド絶縁膜の
膜厚制御は一層面倒であった。
もちろん、ウエハ毎又はロット毎にフィールド絶縁膜
の膜厚を実測して、レーザー光量を制御することも可能
であるが、作業が複雑化してしまう。
の膜厚を実測して、レーザー光量を制御することも可能
であるが、作業が複雑化してしまう。
一方、上述したように集積回路が形成された半導体基
板上に薄膜抵抗体を搭載する場合、照射されたレーザー
光の一部は、半導体基板の表面部でも吸収されて半導体
基板にダメージを与える問題や、各境界面で複反射した
レーザー光が集積回路領域に及んでその電気特性（例え
ば、PN接合のリーク電流など）を変化させるという問題
が生じる可能性がある。
板上に薄膜抵抗体を搭載する場合、照射されたレーザー
光の一部は、半導体基板の表面部でも吸収されて半導体
基板にダメージを与える問題や、各境界面で複反射した
レーザー光が集積回路領域に及んでその電気特性（例え
ば、PN接合のリーク電流など）を変化させるという問題
が生じる可能性がある。
本発明は上記問題に鑑みなされたものであり、歩留り
が良好であるレーザートリミング薄膜抵抗体を具備する
半導体装置の製造方法を提供することを、その解決すべ
き課題としている。
が良好であるレーザートリミング薄膜抵抗体を具備する
半導体装置の製造方法を提供することを、その解決すべ
き課題としている。
［課題を解決するための手段］ 半導体基板上に下地絶縁膜を介して薄膜抵抗体を形成
し、その後、該薄膜抵抗体をレーザートリミングによっ
て抵抗値を調整するもので、このトリミングの際、前記
レーザーが前記薄膜抵抗体を透過し、前記下地絶縁膜に
よって前記レーザートリミングが影響を受ける半導体装
置の製造方法において、 半導体基板表面上に第１の絶縁膜を形成し、 その後、前記第１の絶縁膜を選択除去して該半導体基
板表面上に前記第１の絶縁膜よりも薄い膜厚を有する前
記下地絶縁膜を構成する第２の絶縁膜を形成し、 前記第２の絶縁膜表面上に薄膜抵抗体を形成し、 前記薄膜抵抗体表面上にパッシベーション膜を形成
し、 その後、前記薄膜抵抗体をレーザートリミングして抵
抗値を設定することを特徴としている。好適例において
第２の絶縁膜には熱酸化シリコン膜が用いられるが、CV
D酸化膜などであってもよい。熱酸化シリコン膜はちみ
つで、膜厚の高精度の制御が容易である。
し、その後、該薄膜抵抗体をレーザートリミングによっ
て抵抗値を調整するもので、このトリミングの際、前記
レーザーが前記薄膜抵抗体を透過し、前記下地絶縁膜に
よって前記レーザートリミングが影響を受ける半導体装
置の製造方法において、 半導体基板表面上に第１の絶縁膜を形成し、 その後、前記第１の絶縁膜を選択除去して該半導体基
板表面上に前記第１の絶縁膜よりも薄い膜厚を有する前
記下地絶縁膜を構成する第２の絶縁膜を形成し、 前記第２の絶縁膜表面上に薄膜抵抗体を形成し、 前記薄膜抵抗体表面上にパッシベーション膜を形成
し、 その後、前記薄膜抵抗体をレーザートリミングして抵
抗値を設定することを特徴としている。好適例において
第２の絶縁膜には熱酸化シリコン膜が用いられるが、CV
D酸化膜などであってもよい。熱酸化シリコン膜はちみ
つで、膜厚の高精度の制御が容易である。
好適例において第２の絶縁膜の厚さは0.1μｍ以上で
第１の絶縁膜厚以下とされる。0.1μｍ以下では、溶
融、飛散する薄膜抵抗体粒子が第２の絶縁膜を突抜けて
その絶縁を破壊する可能性があり、第１の絶縁膜厚以上
では、膜厚の変動率が一定でもばらつきの絶対量が大き
くなる。
第１の絶縁膜厚以下とされる。0.1μｍ以下では、溶
融、飛散する薄膜抵抗体粒子が第２の絶縁膜を突抜けて
その絶縁を破壊する可能性があり、第１の絶縁膜厚以上
では、膜厚の変動率が一定でもばらつきの絶対量が大き
くなる。
実験結果によれば、レーザー波長1.06μｍの場合、熱
酸化シリコン膜からなる第２の絶縁膜が約0.1〜0.3μｍ
の膜厚をもつ場合に、そのエネルギ吸収率が良好である
ことが判明した。
酸化シリコン膜からなる第２の絶縁膜が約0.1〜0.3μｍ
の膜厚をもつ場合に、そのエネルギ吸収率が良好である
ことが判明した。
［作用］ 本発明の半導体装置では、例えばフィールド絶縁膜の
ような既存の第１の絶縁膜が選択剥離された半導体基板
表面上に新たに専用に設けられる第２の絶縁膜は、上記
第１の絶縁膜よりもより薄い膜厚を有するように構成さ
れている。
ような既存の第１の絶縁膜が選択剥離された半導体基板
表面上に新たに専用に設けられる第２の絶縁膜は、上記
第１の絶縁膜よりもより薄い膜厚を有するように構成さ
れている。
したがって、第２の絶縁膜のばらつきを減らし、最適
膜厚を選択して、薄膜抵抗体の吸収エネルギのばらつき
が可能になる。
膜厚を選択して、薄膜抵抗体の吸収エネルギのばらつき
が可能になる。
更に同時に、照射レーザー光量の削減が可能となるた
めに、半導体基板などの周辺部によるエネルギ吸収が減
少し、第２の絶縁膜の耐圧や近傍の回路素子の電気特性
（例えば、PN接合のリーク電流値など）の劣化が防止さ
れる。
めに、半導体基板などの周辺部によるエネルギ吸収が減
少し、第２の絶縁膜の耐圧や近傍の回路素子の電気特性
（例えば、PN接合のリーク電流値など）の劣化が防止さ
れる。
［発明の効果］ 上記したように本発明の半導体装置の半導体基板表面
の第１の絶縁膜を選択除去して生じた半導体基板表面上
に第１の絶縁膜よりも薄い膜厚を有する下地絶縁膜とし
ての第２の絶縁膜を形成し、この第２の絶縁膜表面上に
薄膜抵抗体を形成し、この薄膜抵抗体をレーザートリミ
ングして抵抗値を設定するので、第２の絶縁膜の膜厚ば
らつきが格段に小さくなり、薄膜抵抗体の吸収エネルギ
量の変動が減少する。
の第１の絶縁膜を選択除去して生じた半導体基板表面上
に第１の絶縁膜よりも薄い膜厚を有する下地絶縁膜とし
ての第２の絶縁膜を形成し、この第２の絶縁膜表面上に
薄膜抵抗体を形成し、この薄膜抵抗体をレーザートリミ
ングして抵抗値を設定するので、第２の絶縁膜の膜厚ば
らつきが格段に小さくなり、薄膜抵抗体の吸収エネルギ
量の変動が減少する。
したがって、薄膜抵抗体の切断不良や又は絶縁膜のク
ラック発生といった問題を解決して、歩留りを格段に向
上させることができる。
ラック発生といった問題を解決して、歩留りを格段に向
上させることができる。
例えば、第１の絶縁膜としてフィールド絶縁膜を用い
る場合について考えれば、薄膜抵抗体下の第２の絶縁膜
は、第１の絶縁膜を選択剥離し、半導体基板表面を露出
させた後に形成するため、第１の絶縁膜の様に複雑な工
程を経ることがなく、絶縁膜厚のばらつきが格段に小さ
くなり、膜厚抵抗体の吸収エネルギー量の変動が減少す
る。また薄幕抵抗体のレーザーエネルギー吸収率が向上
する膜厚に設定することにより、パッシベーション膜等
のレーザー吸収率に影響を与える、他の要因の影響を小
さくすることができ、安定したレーザートリミングを行
うことができる。
る場合について考えれば、薄膜抵抗体下の第２の絶縁膜
は、第１の絶縁膜を選択剥離し、半導体基板表面を露出
させた後に形成するため、第１の絶縁膜の様に複雑な工
程を経ることがなく、絶縁膜厚のばらつきが格段に小さ
くなり、膜厚抵抗体の吸収エネルギー量の変動が減少す
る。また薄幕抵抗体のレーザーエネルギー吸収率が向上
する膜厚に設定することにより、パッシベーション膜等
のレーザー吸収率に影響を与える、他の要因の影響を小
さくすることができ、安定したレーザートリミングを行
うことができる。
［実施例］ 第１図〜第７図は本実施例の製造方法を工程順に示し
たものであり、薄膜抵抗体とバイポーラトランジスタと
を一体的に集積化したものである。
たものであり、薄膜抵抗体とバイポーラトランジスタと
を一体的に集積化したものである。
まず、（111）結晶面のＰ−型シリコン基板１に、N+
型埋込拡散領域２、N-エピタキシャル層３及びP+アイソ
レーション領域４を周知の方法により形成する。次に、
シリコン基板１の表面の酸化シリコン膜など（図示せ
ず）を全面除去し、新たに熱酸化法によりフィールド絶
縁膜としての酸化シリコン膜５を0.6μｍ厚に形成し、
更に酸化シリコン膜５を選択開口する（第１図参照）。
型埋込拡散領域２、N-エピタキシャル層３及びP+アイソ
レーション領域４を周知の方法により形成する。次に、
シリコン基板１の表面の酸化シリコン膜など（図示せ
ず）を全面除去し、新たに熱酸化法によりフィールド絶
縁膜としての酸化シリコン膜５を0.6μｍ厚に形成し、
更に酸化シリコン膜５を選択開口する（第１図参照）。
次に、上記開口からボロンをイオン注入し、CVD法に
より上記開口に6000Å厚の酸化シリコン膜（フィールド
絶縁膜ともなる）5aを形成し、O2及びN2雰囲気中で熱処
理を行って、P+型拡散領域（ベース領域）６を形成する
（第２図参照）。
より上記開口に6000Å厚の酸化シリコン膜（フィールド
絶縁膜ともなる）5aを形成し、O2及びN2雰囲気中で熱処
理を行って、P+型拡散領域（ベース領域）６を形成する
（第２図参照）。
次に、酸化シリコン膜５、5aの所定領域を開口し、拡
散炉を用いてPOcl2を不純物源としてリンをドープし、
更に、O2及びN2雰囲気中で熱処理を行って、N+拡散領域
（エミッタ領域、コレクタ領域）７、N+拡散領域7a、酸
化シリコン膜5b及びPSG膜８を形成する（第３図参
照）。なお、PSG膜８はフィールド絶縁膜の一部を構成
している。
散炉を用いてPOcl2を不純物源としてリンをドープし、
更に、O2及びN2雰囲気中で熱処理を行って、N+拡散領域
（エミッタ領域、コレクタ領域）７、N+拡散領域7a、酸
化シリコン膜5b及びPSG膜８を形成する（第３図参
照）。なお、PSG膜８はフィールド絶縁膜の一部を構成
している。
次に、薄膜抵抗体を形成する部位において、上記フィ
ールド絶縁膜の所定位置に開口30を形成し、次いで拡散
炉を用い酸化雰囲気中で開口30に熱酸化シリコン膜（本
発明でいう第２の絶縁膜）20を成長させる（第４図参
照）。なお、開口30はN+拡散層7aの部分に開口部が形成
されているが、これは、N+拡散層7aとAl配線、薄膜抵抗
体の間のコンデンサを同時に形成するためである。
ールド絶縁膜の所定位置に開口30を形成し、次いで拡散
炉を用い酸化雰囲気中で開口30に熱酸化シリコン膜（本
発明でいう第２の絶縁膜）20を成長させる（第４図参
照）。なお、開口30はN+拡散層7aの部分に開口部が形成
されているが、これは、N+拡散層7aとAl配線、薄膜抵抗
体の間のコンデンサを同時に形成するためである。
次に、スパッタリング法を用いて堆積されたCr-Si層
を選択エッチして熱酸化シリコン膜上に150Å厚の薄膜
抵抗体９を形成し、更に酸化シリコン膜5a、5bおよびPS
G膜８にコンタクトホール5cを形成する（第５図参
照）。
を選択エッチして熱酸化シリコン膜上に150Å厚の薄膜
抵抗体９を形成し、更に酸化シリコン膜5a、5bおよびPS
G膜８にコンタクトホール5cを形成する（第５図参
照）。
次に、スパッタリング法によりアルミニウム配線層10
を形成した後、選択エッチングにより不要部分を除去し
て所定のパターンにした後、アルミシンターを行う。こ
のアルミニウム配線層10によりバイポーラトランジスタ
のコレクタ領域と薄膜抵抗体９とが電気的に接続される
（第６図参照）。
を形成した後、選択エッチングにより不要部分を除去し
て所定のパターンにした後、アルミシンターを行う。こ
のアルミニウム配線層10によりバイポーラトランジスタ
のコレクタ領域と薄膜抵抗体９とが電気的に接続される
（第６図参照）。
次に、常圧CVD法あるいはプラズマCVD法により0.4μ
ｍ厚のPSG膜（本発明でいうパッシベーション膜）11を
形成し、引続き、プラズマCVD法を用いて膜厚0.5μｍの
窒化シリコン膜（本発明でいうパッシベーション膜）12
を形成する（第７図参照）。
ｍ厚のPSG膜（本発明でいうパッシベーション膜）11を
形成し、引続き、プラズマCVD法を用いて膜厚0.5μｍの
窒化シリコン膜（本発明でいうパッシベーション膜）12
を形成する（第７図参照）。
上記説明したように、この実施例の製造方法では、第
２の絶縁膜の膜厚は、第４図で示したシリコン基板１の
熱酸化工程のみで決定されるため、膜厚の制御性が非常
に良く、例えばトリミングに好適な膜厚である2000Åを
例とすれば、±100Å以下のばらつきすることが容易で
ある。
２の絶縁膜の膜厚は、第４図で示したシリコン基板１の
熱酸化工程のみで決定されるため、膜厚の制御性が非常
に良く、例えばトリミングに好適な膜厚である2000Åを
例とすれば、±100Å以下のばらつきすることが容易で
ある。
熱酸化シリコン膜20の膜厚は、トリミング可能なレー
ザーエネルギーが小さい（すなわち、薄膜抵抗体９の吸
収率が高い）膜厚が好適である。レーザーの放射エネル
ギ量を小さくできれば、シリコン基板１の吸収エネルギ
量も削減することができる。
ザーエネルギーが小さい（すなわち、薄膜抵抗体９の吸
収率が高い）膜厚が好適である。レーザーの放射エネル
ギ量を小さくできれば、シリコン基板１の吸収エネルギ
量も削減することができる。
この実施例の製造方法で製作された半導体装置におけ
る熱酸化シリコン膜20の膜厚とトリミングに必要な最適
放射エネルギ量との関係を、第８図に示す。膜厚がほぼ
0.2μｍの場合に最適放射エネルギ量が最小となること
がわかる。
る熱酸化シリコン膜20の膜厚とトリミングに必要な最適
放射エネルギ量との関係を、第８図に示す。膜厚がほぼ
0.2μｍの場合に最適放射エネルギ量が最小となること
がわかる。
また、熱酸化シリコン膜20の膜厚を0.20μｍ±0.02μ
ｍ厚とした場合（ａ）及び0.28μｍ厚とした場合（ｂ）
でのパッシベーション膜11、12の膜厚とトリミングにお
ける最適放射エネルギ量との関係を第９図に示す。
ｍ厚とした場合（ａ）及び0.28μｍ厚とした場合（ｂ）
でのパッシベーション膜11、12の膜厚とトリミングにお
ける最適放射エネルギ量との関係を第９図に示す。
第９図からわかるように、熱酸化シリコン膜20の膜厚
が0.20μｍ±0.02μｍである場合、パッシベーション膜
11、12の膜厚変動の影響をほとんど無視することができ
る。なお、熱酸化シリコン膜20の膜厚が0.10μｍ以下の
場合には、レーザートリミング時に薄膜抵抗体９が1000
Å程度分散するために好ましくなく、また、膜厚をフィ
ールド絶縁膜程度に分厚くすると酸化時間が長くて回路
素子に悪影響を与え、かつ、膜厚制御性が低下し、好ま
しくない。
が0.20μｍ±0.02μｍである場合、パッシベーション膜
11、12の膜厚変動の影響をほとんど無視することができ
る。なお、熱酸化シリコン膜20の膜厚が0.10μｍ以下の
場合には、レーザートリミング時に薄膜抵抗体９が1000
Å程度分散するために好ましくなく、また、膜厚をフィ
ールド絶縁膜程度に分厚くすると酸化時間が長くて回路
素子に悪影響を与え、かつ、膜厚制御性が低下し、好ま
しくない。
熱酸化シリコン膜20の酸化条件としては、膜厚制御性
と酸化膜成長速度、拡散層への影響を考慮すると、800
℃〜1000℃の温度範囲でウエット酸化を行うのが好まし
く、代表的な例として860℃のウエット酸化が良い。
と酸化膜成長速度、拡散層への影響を考慮すると、800
℃〜1000℃の温度範囲でウエット酸化を行うのが好まし
く、代表的な例として860℃のウエット酸化が良い。
上記実施例における実際のトリミング可能なレーザー
パルスエネルギーと、熱酸化シリコン膜20の膜厚との関
係を第10図に示す。
パルスエネルギーと、熱酸化シリコン膜20の膜厚との関
係を第10図に示す。
トリミング可能なレーザーパルスエネルギー範囲（す
なわち、最大値及び最小値）は、熱酸化シリコン膜20の
膜厚が0.2±0.02μｍである場合にほぼ一定であり、安
定したレーザートリミングが可能であることがわかる。
なわち、最大値及び最小値）は、熱酸化シリコン膜20の
膜厚が0.2±0.02μｍである場合にほぼ一定であり、安
定したレーザートリミングが可能であることがわかる。
なお、上記実施例ではN+拡散領域7a上方に薄膜抵抗体
９を形成したが、Si基板から絶縁されていればどの部分
に形成しても問題ない。
９を形成したが、Si基板から絶縁されていればどの部分
に形成しても問題ない。
またもちろん、薄膜抵抗体９として、NiCrなど各種の
抵抗材料を使用できる。
抵抗材料を使用できる。
更に、第２の絶縁膜として、熱酸化シリコン膜20の他
にCVD酸化シリコン膜などを採用することもできる。
にCVD酸化シリコン膜などを採用することもできる。
なお、上記実施例では、レーザーとして、波長が1.06
μｍであるYAGパルスレーザーを用いたが、波長は適宜
変更可能である。
μｍであるYAGパルスレーザーを用いたが、波長は適宜
変更可能である。
第１図〜第７図は本発明の半導体装置の製造方法の一例
を順番に表す工程図であり、第７図は特に本発明の製造
方法で作製された半導体装置の一例を示している。第８
図〜第10図は、上記製造方法における各膜厚とレーザー
放射エネルギとの関係を示す特性図である。 第11図は従来の薄膜抵抗体搭載半導体装置を示す断面図
である。 ５……フィールド絶縁膜 １……半導体基板 20……熱酸化シリコン膜（第２の絶縁膜） ９……薄膜抵抗体 11……PSG膜（パッシベーション膜） 12……窒化シリコン膜（パッシベーション膜）
を順番に表す工程図であり、第７図は特に本発明の製造
方法で作製された半導体装置の一例を示している。第８
図〜第10図は、上記製造方法における各膜厚とレーザー
放射エネルギとの関係を示す特性図である。 第11図は従来の薄膜抵抗体搭載半導体装置を示す断面図
である。 ５……フィールド絶縁膜 １……半導体基板 20……熱酸化シリコン膜（第２の絶縁膜） ９……薄膜抵抗体 11……PSG膜（パッシベーション膜） 12……窒化シリコン膜（パッシベーション膜）
───────────────────────────────────────────────────── フロントページの続き (72)発明者 梶浦 敬三 愛知県刈谷市昭和町１丁目１番地 日本 電装株式会社内 (72)発明者 鈴木 幹昌 愛知県刈谷市昭和町１丁目１番地 日本 電装株式会社内 (72)発明者 斎藤 正実 愛知県刈谷市昭和町１丁目１番地 日本 電装株式会社内 (56)参考文献 特開 昭60−249357（ＪＰ，Ａ) 特開 昭58−14561（ＪＰ，Ａ) 特開 昭61−16562（ＪＰ，Ａ) 特開 昭59−33859（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 27/04 H01L 21/822
Claims (2)
- 【請求項１】半導体基板上に下地絶縁膜を介して薄膜抵
抗体を形成し、その後、該薄膜抵抗体をレーザートリミ
ングによって抵抗値を調整するもので、このトリミング
の際、前記レーザーが前記薄膜抵抗体を透過し、前記下
地絶縁膜によって前記レーザートリミングが影響を受け
る半導体装置の製造方法において、 半導体基板表面上に第１の絶縁膜を形成し、 その後、前記第１の絶縁膜を選択除去して該半導体基板
表面上に前記第１の絶縁膜よりも薄い膜厚を有する前記
下地絶縁膜を構成する第２の絶縁膜を形成し、 前記第２の絶縁膜表面上に薄膜抵抗体を形成し、 前記薄膜抵抗体表面上にパッシベーション膜を形成し、 その後、前記薄膜抵抗体をレーザートリミングして抵抗
値を設定することを特徴する半導体装置の製造方法。 - 【請求項２】前記レーザートリミングにおけるレーザー
波長は1.06μｍであり、第２の絶縁膜が熱酸化シリコン
膜からなり、その膜厚が0.1〜0.3μｍである請求項１記
載の半導体装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2040008A JP2870933B2 (ja) | 1990-02-21 | 1990-02-21 | 半導体装置の製造方法 |
| EP91102533A EP0443575B1 (en) | 1990-02-21 | 1991-02-21 | Method for producing a semiconductor device |
| DE1991608957 DE69108957T2 (de) | 1990-02-21 | 1991-02-21 | Verfahren zur Herstellung einer Halbleitervorrichtung. |
| US07/960,298 US5284794A (en) | 1990-02-21 | 1992-10-13 | Method of making semiconductor device using a trimmable thin-film resistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2040008A JP2870933B2 (ja) | 1990-02-21 | 1990-02-21 | 半導体装置の製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31929796A Division JP2867981B2 (ja) | 1996-11-29 | 1996-11-29 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03242966A JPH03242966A (ja) | 1991-10-29 |
| JP2870933B2 true JP2870933B2 (ja) | 1999-03-17 |
Family
ID=12568881
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2040008A Expired - Fee Related JP2870933B2 (ja) | 1990-02-21 | 1990-02-21 | 半導体装置の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0443575B1 (ja) |
| JP (1) | JP2870933B2 (ja) |
| DE (1) | DE69108957T2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69427501T2 (de) * | 1993-04-05 | 2002-05-23 | Denso Corp | Halbleiteranordnung mit Dünnfilm-Widerstand |
| JP2932940B2 (ja) * | 1994-06-08 | 1999-08-09 | 株式会社デンソー | 薄膜抵抗体を有する半導体装置の製造方法 |
| US5625218A (en) * | 1994-06-17 | 1997-04-29 | Nippondenso Co., Ltd. | Semiconductor device equipped with a heat-fusible thin film resistor and production method thereof |
| US6242792B1 (en) | 1996-07-02 | 2001-06-05 | Denso Corporation | Semiconductor device having oblique portion as reflection |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4665295A (en) * | 1984-08-02 | 1987-05-12 | Texas Instruments Incorporated | Laser make-link programming of semiconductor devices |
| EP0350961B1 (en) * | 1988-07-15 | 2000-05-31 | Denso Corporation | Method of producing a semiconductor device having thin film resistor |
-
1990
- 1990-02-21 JP JP2040008A patent/JP2870933B2/ja not_active Expired - Fee Related
-
1991
- 1991-02-21 DE DE1991608957 patent/DE69108957T2/de not_active Expired - Fee Related
- 1991-02-21 EP EP91102533A patent/EP0443575B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0443575A3 (en) | 1992-10-14 |
| DE69108957T2 (de) | 1995-11-16 |
| DE69108957D1 (de) | 1995-05-24 |
| EP0443575A2 (en) | 1991-08-28 |
| JPH03242966A (ja) | 1991-10-29 |
| EP0443575B1 (en) | 1995-04-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4292091A (en) | Method of producing semiconductor devices by selective laser irradiation and oxidation | |
| US4468855A (en) | Method of making aluminum gate self-aligned FET by selective beam annealing through reflective and antireflective coatings | |
| US4267011A (en) | Method for manufacturing a semiconductor device | |
| US4523962A (en) | Method for fabricating monocrystalline semiconductor layer on insulating layer by laser crystallization using a grid of anti-reflection coating disposed on poly/amorphous semiconductor | |
| US5065221A (en) | Trimming resistor element for microelectronic circuit | |
| US5284794A (en) | Method of making semiconductor device using a trimmable thin-film resistor | |
| JPH0115134B2 (ja) | ||
| US5233327A (en) | Active resistor trimming by differential annealing | |
| JPS6241425B2 (ja) | ||
| US4928838A (en) | Trimming process by a laser beam | |
| CA1235233A (en) | L fast-fabrication process for high speed bipolar analog large scale integrated circuits | |
| US4692190A (en) | Trimming of metal interconnection layer by selective migration of metal atoms by energy beams | |
| JP2870933B2 (ja) | 半導体装置の製造方法 | |
| US6468871B1 (en) | Method of forming bipolar transistor salicided emitter using selective laser annealing | |
| US4695856A (en) | Semiconductor device | |
| JP2867981B2 (ja) | 半導体装置 | |
| JP7025817B2 (ja) | バイポーラトランジスタの製造方法 | |
| JPS5852843A (ja) | 半導体集積回路装置の製造法 | |
| US4475955A (en) | Method for forming integrated circuits bearing polysilicon of reduced resistance | |
| JPH09283730A (ja) | 光センサの製造方法 | |
| JPH0426219B2 (ja) | ||
| US4560422A (en) | Method for forming integrated circuits bearing polysilicon of reduced resistance | |
| JPH09232116A (ja) | 半導体装置及びその製造方法 | |
| RU705924C (ru) | Способ изготовлени мощных ВЧ транзисторных структур | |
| JP3182887B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080108 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100108 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |