JP2930669B2 - Semiconductor test equipment - Google Patents
Semiconductor test equipmentInfo
- Publication number
- JP2930669B2 JP2930669B2 JP2165297A JP16529790A JP2930669B2 JP 2930669 B2 JP2930669 B2 JP 2930669B2 JP 2165297 A JP2165297 A JP 2165297A JP 16529790 A JP16529790 A JP 16529790A JP 2930669 B2 JP2930669 B2 JP 2930669B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- pattern
- generator
- test
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Description
【発明の詳細な説明】 「産業上の利用分野」 この発明はロジックICやメモリICなどの半導体デバイ
スの電源電圧変動を試験パターンに同期させて行う半導
体試験装置に関する。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor test apparatus that synchronizes a power supply voltage of a semiconductor device such as a logic IC or a memory IC with a test pattern.
「従来の技術」 従来のこの種の半導体試験装置は第３図に示すよう
に、予めシーケンス制御部11に、電圧発生器12で発生さ
せる電圧値とシーケンスとを指定しておき、また試験パ
ターンを発生するパターン発生器13に電圧値を変更する
サイクルの指定を行うために、パターン発生器のパター
ン発生をホールド（停止）させるように指定しておく。
シーケンス制御部11からの試験開始指示でパターン発生
器13は試験パターンを発生し、その試験パターンを被試
験デバイス14に印加する。この時、電圧発生器12はシー
ケンス制御部11で指定された電圧を発生した被試験デバ
イス14の電源端子15に印加する。被試験デバイス14の出
力パターン発生器13からの期待値とが比較器16で比較さ
れ、比較器16は両入力が不一致の場合は不良信号を出力
する。[Prior Art] As shown in FIG. 3, in this type of conventional semiconductor test apparatus, a voltage value and a sequence to be generated by a voltage generator 12 are designated in advance to a sequence controller 11, and a test pattern In order to specify the cycle for changing the voltage value to the pattern generator 13 that generates the pattern, the pattern generation of the pattern generator is specified to be held (stopped).
The pattern generator 13 generates a test pattern in response to a test start instruction from the sequence control unit 11, and applies the test pattern to the device under test 14. At this time, the voltage generator 12 applies the voltage specified by the sequence controller 11 to the power supply terminal 15 of the device under test 14 that has generated the voltage. The comparator 16 compares the expected value from the output pattern generator 13 of the device under test 14 with the comparator 16. The comparator 16 outputs a failure signal when both inputs do not match.
パターン発生器13がホールド（停止）状態になると、
これをシーケンス制御部11で検出して、予め指定されて
いるシーケンスで電圧発生器12の出力電圧値を変更し、
第４図の例では5Vにし、その後、パターン発生器13を再
起動させて試験を行い、再びホールド状態になると、次
の電圧値に電圧発生器12の出力を変更し、第４図の例で
は3Vにし、その後、パターン発生器13を再起動させ、以
下同様にして、被試験デバイス14の電源電圧変動にもと
ずく試験パターンに対する出力の影響を試験していた。When the pattern generator 13 enters the hold (stop) state,
This is detected by the sequence control unit 11, and the output voltage value of the voltage generator 12 is changed in a sequence designated in advance,
In the example of FIG. 4, the voltage is set to 5 V, and then the pattern generator 13 is restarted to perform a test. When the tester enters the hold state again, the output of the voltage generator 12 is changed to the next voltage value. Then, the pattern generator 13 was restarted, and thereafter, similarly, the effect of the output on the test pattern based on the power supply voltage fluctuation of the device under test 14 was tested.
「発明が解決しようとする課題」 パターン発生器13がホールド状態になると、これをシ
ーケンス制御部11へ通知するが、シーケンス制御部11が
これを認識する時点はパターン発生と同期していない、
電圧発生器12の出力電圧が設定値になった時点がパター
ン発生と同期しない、これらのためパターン発生器13に
おけるホールド期間を短かくすることができず、試験を
効率的に行うことができなかった。`` Problems to be Solved by the Invention '' When the pattern generator 13 enters the hold state, this is notified to the sequence control unit 11, but the sequence control unit 11 recognizes this is not synchronized with the pattern generation,
The point at which the output voltage of the voltage generator 12 reaches the set value is not synchronized with the pattern generation, so that the hold period in the pattern generator 13 cannot be shortened, and the test cannot be performed efficiently. Was.
電圧発生器12は定電圧発生器であるため、出力電圧を
変更した時に、その変更値に電圧が達するまでの立上り
時間又は立下り時間を指定することができず、電圧発生
期12を被試験デバイス14に接続した時のインピーダンス
と容量とによる時定数で立上り時間、立下り時間が決定
され、速くても100μｓ程度の立上り、立下りが限界で
あった。このため電圧発生器の12の出力電圧を変化させ
て等価的に電源雑音を発生させ、電源雑音による影響を
試験するようなことはできなかった。Since the voltage generator 12 is a constant voltage generator, when the output voltage is changed, the rise time or fall time until the voltage reaches the changed value cannot be specified, and the voltage generation period 12 is tested. The rise time and the fall time are determined by the time constant based on the impedance and the capacitance when connected to the device 14, and the rise and fall times of about 100 μs at the earliest are limited. For this reason, it was not possible to generate power supply noise equivalently by changing the output voltage of the voltage generator 12 and to test the effect of the power supply noise.
「課題を解決するための手段」 この発明によればパターン発生器は、その発生する試
験パターン中の設定したサイクルと同期したトリガ信号
を発生するように構成され、そのトリガ信号はパルス発
生器に入力され、パルス発生器はトリガ信号の入力ごと
に設定したプログラムに従って設定した変化速度で出力
電圧を設定した値に変化させ、このパルス発生器の出力
がバッファ増幅器で大電流駆動が可能でかつ低出力イン
ピーダンスで被試験デバイスの電源端子へ供給される。According to the present invention, a pattern generator is configured to generate a trigger signal synchronized with a set cycle in a generated test pattern, and the trigger signal is supplied to a pulse generator. The pulse generator changes the output voltage to a set value at a change rate set according to a program set for each trigger signal input, and the output of the pulse generator is capable of driving a large current with a buffer amplifier and having a low output. The output impedance is supplied to the power supply terminal of the device under test.
「実施例」 第１図にこの発明の実施例を示す。パターン発生器21
は試験パターンを発生して被試験デバイス14へ印加し、
また期待値を比較器16へ出力すると共に、設定した試験
パターンの発生サイクルと同期したトリガ信号を出力す
る。そのトリガ信号はパルス発生器22へ供給される。パ
ルス発生器22はトリガ信号が入力されるごとに予め設定
したプログラムで、設定した変化速度で設定した出力電
圧を出力するものであり、このようなものは市販されて
いる。このパルス発生器22の出力はバッファ増幅器23を
通じて被試験デバイス14の電源端子15へ供給される。パ
ルス発生器22の出力は例えば数mA程度までしかとれない
が、バッファ増幅器23により、大きな電流を出力するこ
とができ、かつ低インピーダンス、例えば１Ωで出力す
ることができるようにされている。FIG. 1 shows an embodiment of the present invention. Pattern generator 21
Generates a test pattern and applies it to the device under test 14,
In addition to outputting the expected value to the comparator 16, it outputs a trigger signal synchronized with the set test pattern generation cycle. The trigger signal is supplied to the pulse generator 22. The pulse generator 22 outputs a set output voltage at a set change rate with a preset program every time a trigger signal is input, and such a pulse generator is commercially available. The output of the pulse generator 22 is supplied to the power supply terminal 15 of the device under test 14 through the buffer amplifier 23. The output of the pulse generator 22 can be, for example, only up to about several mA. However, the buffer amplifier 23 can output a large current and can output a low impedance, for example, 1Ω.
このように構成されているから、例えば第２図に示す
ようにパターン発生器21から試験パターンを連続的に発
生させ、これに伴ってパターン発生器21から第２図に示
すようにトリガ信号が順次出力され、この例では最初の
トリガ信号で、パルス発生器22は出力電圧を4Vから5V
に、立上り時間tr1で変化させ、次のトリガ信号で出力
電圧を5Vから4.5Vに立下り時間tf1で変化させ、更に次
のトリガ信号で出力電圧を4.5Vから3Vに立下り時間tf2
で変化させる。With such a configuration, for example, a test pattern is continuously generated from the pattern generator 21 as shown in FIG. 2, and a trigger signal is generated from the pattern generator 21 as shown in FIG. Are output sequentially, in this example, at the first trigger signal, the pulse generator 22 changes the output voltage from 4V to 5V
To, varying the rising time tr 1, the output voltage at the next trigger signal is changed at the fall time tf 1 to 4.5V from 5V, further next trigger signal at a falling time the output voltage to 3V from 4.5V tf Two
To change.
このようにパルス発生器22の出力電圧はトリガ信号と
同期して変更され、かつその変更前から変更値に達する
までの立上り時間又は立下り時間は設定した値であるか
ら、被試験デバイス14に印加される電源電圧と、試験パ
ターンとの関係を知ることができ、試験パターンを連続
的に発生させて電源電圧変動の影響を試験することがで
きる。As described above, the output voltage of the pulse generator 22 is changed in synchronization with the trigger signal, and the rise time or fall time from before the change to the change value is the set value. The relationship between the applied power supply voltage and the test pattern can be known, and the effect of power supply voltage fluctuation can be tested by continuously generating test patterns.
「発明の効果」 以上述べたようにこの発明によれば試験パターンを停
止することなく連続的に発生させ、設定した試験パター
ンでトリガ信号を発生させて被試験デバイス14の電源電
圧を試験パターンと同期して設定プログラムに応じて変
化させることができ、電源電圧の変動にもとずく試験パ
ターンに対する出力の影響を連続的に試験することがで
き、従来よりも全体としての試験時間を短縮することが
できる。[Effects of the Invention] As described above, according to the present invention, a test pattern is continuously generated without stopping, a trigger signal is generated according to a set test pattern, and the power supply voltage of the device under test 14 is set to the test pattern. Synchronously change according to the setting program, and can continuously test the effect of the output on the test pattern based on the fluctuation of the power supply voltage. Can be.
パルス発生器22はその出力電圧を高速に変化させるこ
とができるから見掛上電源電圧に雑音が重畳した状態と
することができ、電源雑音の影響をも試験することがで
きる。また電源電圧の立上り、立下りの速度の影響も試
験することができる。バッファ増幅器23の出力インピー
ダンスが十分小さいため、被試験デバイス14のインピー
ダンスに影響されずに、所期の波形の電源電圧を被試験
デバイスは印加することができる。Since the pulse generator 22 can change its output voltage at high speed, the pulse generator 22 can apparently be in a state where noise is superimposed on the power supply voltage, and the effect of power supply noise can be tested. In addition, the influence of the rising and falling speed of the power supply voltage can be tested. Since the output impedance of the buffer amplifier 23 is sufficiently small, the device under test can apply a power supply voltage having a desired waveform without being affected by the impedance of the device under test 14.
第１図はこの発明の実施例を示すブロック図、第２図は
その動作例を示すタイムチャート、第３図は従来の半導
体試験装置を示すブロック図、第４図はその動作を示す
タイムチャートである。FIG. 1 is a block diagram showing an embodiment of the present invention, FIG. 2 is a time chart showing an operation example thereof, FIG. 3 is a block diagram showing a conventional semiconductor test apparatus, and FIG. 4 is a time chart showing the operation thereof. It is.
Claims (1)
バイスへ供給すると共に、その試験パターン中の設定し
たサイクルと同期したトリガ信号を発生するパターン発
生器と、 そのパターン発生器より出力されたトリガ信号と同期し
てトリガ信号ごとに設定したプログラムに従って設定さ
れた変化速度で出力電圧が設定値に変化されるパルス発
生器と、 そのパルス発生器の出力が供給され、大電流の駆動が可
能で低出力インピーダンスで出力を上記被試験デバイス
へその電源電圧として供給するバッファ増幅器と、 上記被試験デバイスの出力と上記パターン発生器からの
期待値とを比較する比較器と、 を具備する半導体試験装置。1. A pattern generator for continuously generating and supplying a test pattern to a device under test and generating a trigger signal synchronized with a set cycle in the test pattern; and a pattern generator output from the pattern generator. A pulse generator whose output voltage is changed to a set value at a change rate set according to a program set for each trigger signal in synchronization with the trigger signal that has been output, and the output of the pulse generator is supplied to drive a large current. A semiconductor comprising: a buffer amplifier capable of supplying an output with a low output impedance to the device under test as its power supply voltage; and a comparator for comparing an output of the device under test with an expected value from the pattern generator. Testing equipment.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2165297A JP2930669B2 (en) | 1990-06-22 | 1990-06-22 | Semiconductor test equipment |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2165297A JP2930669B2 (en) | 1990-06-22 | 1990-06-22 | Semiconductor test equipment |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0454473A JPH0454473A (en) | 1992-02-21 |
| JP2930669B2 true JP2930669B2 (en) | 1999-08-03 |
Family
ID=15809657
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2165297A Expired - Fee Related JP2930669B2 (en) | 1990-06-22 | 1990-06-22 | Semiconductor test equipment |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2930669B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE112008001433T5 (en) * | 2007-05-28 | 2010-04-15 | Advantest Corp. | Semiconductor tester and test method |
| JP7025046B2 (en) * | 2020-01-28 | 2022-02-24 | Ｎｅｃプラットフォームズ株式会社 | Test system, test method, and program |
-
1990
- 1990-06-22 JP JP2165297A patent/JP2930669B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0454473A (en) | 1992-02-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100589084B1 (en) | Modular integrated circuit tester with distributed synchronization and control | |
| JPS60247942A (en) | Testing device for semiconductor memory | |
| US5942902A (en) | Method of measuring delay time and random pulse train generating circuit used in such method | |
| US20020070726A1 (en) | Power source current measurement unit for semiconductor test system | |
| US5481551A (en) | IC element testing device | |
| JP2930669B2 (en) | Semiconductor test equipment | |
| JPH01133164A (en) | Power supply circuit for memory testing device | |
| KR101734172B1 (en) | Real-time variable voltage control apparatus, semiconductor device test system using the same, and operating method thereof | |
| JP2952131B2 (en) | Test equipment for semiconductor integrated circuits | |
| JP2001083216A (en) | Semiconductor tester | |
| JP2002022804A (en) | Semiconductor testing apparatus | |
| JP2684178B2 (en) | Skew correction device | |
| JPS6110214Y2 (en) | ||
| JP2002156414A (en) | Semiconductor device tester with timing calibration function | |
| JP2616082B2 (en) | Semiconductor test equipment | |
| JPH06265597A (en) | Test equipment for semiconductor integrated circuit | |
| JP2846383B2 (en) | Integrated circuit test equipment | |
| JPH0688855A (en) | Circuit inspecting device | |
| JPS6438671A (en) | Apparatus for testing integrated circuit | |
| JPH11202020A (en) | Latch-up tester | |
| US4128774A (en) | N cycle gated periodic waveform generator | |
| JPH0714932Y2 (en) | IC test equipment | |
| JPS61260171A (en) | Lsi testing method | |
| JPH0534410A (en) | Logic semiconductor testing device | |
| JPS6459173A (en) | Pattern generating device for testing of two-port memory |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |