JP7025046B2 - Test system, test method, and program - Google Patents
Test system, test method, and program Download PDFInfo
- Publication number
- JP7025046B2 JP7025046B2 JP2020011813A JP2020011813A JP7025046B2 JP 7025046 B2 JP7025046 B2 JP 7025046B2 JP 2020011813 A JP2020011813 A JP 2020011813A JP 2020011813 A JP2020011813 A JP 2020011813A JP 7025046 B2 JP7025046 B2 JP 7025046B2
- Authority
- JP
- Japan
- Prior art keywords
- noise
- voltage
- test
- power supply
- synchronization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Testing Electric Properties And Detecting Electric Faults (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
本発明は、試験システム、試験方法、及びプログラムに関する。 The present invention relates to test systems, test methods, and programs.
情報処理機器などに代表されるマルチメディア機器などにおける給電系統に実施するイミュニティ(耐性)試験方法のうち、国際規格で規定されたイミュニティ試験方法は定電圧条件にて試験を実施することが一般的である(例えば、特許文献1参照)。このような試験システムとして、図8に示すような、ノイズ重畳回路803が、給電801から供給された電源電圧に対しノイズ発生器802の発生するノイズを重畳させて、イミュニティ試験の対象となる供試験装置900に注入するものがある。このような試験システムにおけるノイズ発生のタイミングは、試験システムで設定した一定間隔による発生、または商用電源の電圧位相角に同期した発生のみを想定している。
Among the immunity (resistance) test methods to be carried out on the power supply system in multimedia equipment such as information processing equipment, the immunity test method specified by the international standard is generally carried out under constant voltage conditions. (See, for example, Patent Document 1). As such a test system, the
しかしながら、実際の運用環境では、図9に示すように、同一の給電系統PLに接続された他の機器901の始動や動作に伴い、供試験装置900に対する電圧変動が発生している。上述した技術では、このような実際の運用環境において発生する可能性のある商用電源の電圧変動と同じタイミングで発生したノイズについてイミュニティ試験をすることができない。
However, in an actual operating environment, as shown in FIG. 9, a voltage fluctuation with respect to the
そこでこの発明は、上述の課題を解決する試験システム、試験方法、及びプログラムを提供することを目的としている。 Therefore, an object of the present invention is to provide a test system, a test method, and a program that solve the above-mentioned problems.
本発明の第1の態様によれば、試験システムは、イミュニティ試験の対象となる供試験装置に供給する給電電圧を変更可能な電源制御部と、ノイズを発生するノイズ発生器と、前記電源制御部に前記給電電圧を変動させ、前記ノイズ発生器にノイズを発生させる同期処理を実行する同期部と、前記給電電圧に前記ノイズ発生器が発生させたノイズを重畳させて前記供試験装置に注入するノイズ重畳回路と、を備えることを特徴とする。 According to the first aspect of the present invention, the test system includes a power supply control unit capable of changing the feed voltage supplied to the test device to be tested for immunity, a noise generator that generates noise, and the power supply control. A synchronization unit that fluctuates the feed voltage and executes a synchronization process that generates noise in the noise generator, and a unit that superimposes the noise generated by the noise generator on the feed voltage and injects it into the test apparatus. It is characterized by including a noise superimposing circuit.
本発明の第2の態様によれば、試験方法は、イミュニティ試験の対象となる供試験装置に供給する給電電圧を電源制御部に変動させ、ノイズ発生器にノイズを発生させる同期処理を実行し、前記給電電圧に前記ノイズ発生器が発生させたノイズを重畳させて前記供試験装置に注入することを特徴とする。 According to the second aspect of the present invention, in the test method, the power supply voltage supplied to the test device to be tested for immunity is changed to the power supply control unit, and a synchronization process for generating noise in the noise generator is executed. The noise generated by the noise generator is superimposed on the feed voltage and injected into the test apparatus.
本発明の第3の態様によれば、プログラムは、制御装置のコンピュータを、イミュニティ試験の対象となる供試験装置に供給する給電電圧を電源制御部に変動させ、ノイズ重畳回路が前記給電電圧に重畳させて前記供試験装置に注入するノイズをノイズ発生器に発生させる同期処理を実行する同期手段、として機能させることを特徴とする。 According to the third aspect of the present invention, the program causes the computer of the control device to change the feed voltage supplied to the test device subject to the immunity test to the power supply control unit, and the noise superimposition circuit changes the feed voltage to the feed voltage. It is characterized in that it functions as a synchronization means for executing a synchronization process of superimposing and injecting noise into the test apparatus into a noise generator.
本発明によれば、給電電圧の変動と同じタイミングで発生したノイズについてイミュニティ試験を実施することができる。 According to the present invention, the immunity test can be performed on the noise generated at the same timing as the fluctuation of the feeding voltage.
以下、本発明の一実施形態による試験システム、試験方法、及びプログラムについて図面を参照して説明する。 Hereinafter, a test system, a test method, and a program according to an embodiment of the present invention will be described with reference to the drawings.
<第1の実施形態>
まず、第1の実施形態について説明する。
図1は、本実施形態による試験システムの構成を示すブロック図である。
試験システム100は、供試験装置5に対して給電系統のノイズに対するイミュニティ試験を実施するためのものであって、供試験装置5にイミュニティ試験のためのノイズを注入するものである。供試験装置5は、電子機器であり、例えば、コンピュータ等の情報処理機器や複合機等のマルチメディア機器である。試験システム100は、制御装置1と、電源制御部2と、ノイズ発生器3と、ノイズ重畳回路4とを含んで構成される。
<First Embodiment>
First, the first embodiment will be described.
FIG. 1 is a block diagram showing a configuration of a test system according to the present embodiment.
The
電源制御部2は、供試験装置5に供給する給電電力を制御する。例えば、電源制御部2は、給電電力の電圧(以下、「給電電圧」とする。)を変更することができる。
ノイズ発生器3は、パルス性のノイズを発生させる。
ノイズ重畳回路4は、給電電圧に、ノイズ発生器3が発生させたノイズを重畳させて、供試験装置5に対し注入する。
The power
The
The
制御装置1は、試験システム100を統括して制御する。制御装置1は、電源パラメータ設定部11と、ノイズパラメータ設定部12と、ノイズ注入タイミング設定部13と、同期部14とを備える。
電源パラメータ設定部11は、1又は複数の電源パラメータの設定入力を受け付ける。また、電源パラメータ設定部11は、入力された電源パラメータを電源制御部2に設定する。例えば、電源パラメータ設定部11は、入力された電源パラメータを含む制御信号を電源制御部2に出力することにより、電源パラメータを電源制御部2に設定する。電源パラメータには、給電電圧の定常電圧値、変動レベル、及び変動時間が含まれる。変動レベルは、給電電圧を変動させるレベル(例えば、変動後の値や変動させる割合等)である。変動時間は、変動後の給電電圧値を維持する時間である。
The
The power supply
ノイズパラメータ設定部12は、1又は複数のノイズパラメータの設定入力を受け付ける。また、ノイズパラメータ設定部12は、入力されたノイズパラメータをノイズ発生器3に設定する。例えば、ノイズパラメータ設定部12は、入力されたノイズパラメータを含む制御信号をノイズ発生器3に出力することにより、ノイズパラメータをノイズ発生器3に設定する。ノイズパラメータには、ノイズ発生器3が発生するノイズのレベル(例えば、大きさや程度等)を示すノイズレベルが含まれる。
The noise
ノイズ注入タイミング設定部13は、ノイズを供試験装置5に注入するノイズ注入タイミングの設定入力を受け付ける。
同期部14は、設定されたノイズ注入タイミングに、電源制御部2に給電電圧を変動レベルで変動させると同時に、ノイズ発生器3にノイズレベルのノイズを発生させる同期処理を実行する。例えば、同期部14は、電源電圧が突然低下し、短い時間の後に復帰する電圧ディップ(給電電圧の急降下)と同時にノイズを発生させる。同期部14は、電圧変動指示信号を電源制御部2に出力することにより、電源制御部2に給電電圧を変動レベルで変動させる。また、同期部14は、ノイズ発生指示信号をノイズ発生器3に出力することにより、ノイズ発生器3にノイズレベルのノイズを発生させる。また、同期部14は、設定されたノイズレベル全てについて同期処理を実行する。また、同期部14は、設定された変動レベル全てについて同期処理を実行する。
The noise injection
At the set noise injection timing, the
続いて、試験システム100における処理の流れについて説明する。
図2は、本実施形態による試験システムが実行する評価処理の手順を示すフローチャートである。
まず、制御装置1は、試験パラメータの設定入力を受け付ける(ステップS101)。試験パラメータには、1又は複数の電源パラメータ、1又は複数のノイズパラメータ、及びノイズ注入タイミングが含まれる。
Subsequently, the flow of processing in the
FIG. 2 is a flowchart showing a procedure of evaluation processing executed by the test system according to the present embodiment.
First, the
制御装置1は、設定入力された電源パラメータのうち1を電源制御部2に設定する(ステップS102)。電源制御部2は、設定された電源パラメータに含まれる定常電圧値で供試験装置5に電力を供給する。また、制御装置1は、設定入力されたノイズパラメータのうち1をノイズ発生器3に設定する(ステップS103)。このとき、制御装置1は、ノイズパラメータの他に、必要があればその他パラメータをノイズ発生器3に設定してもよい。
The
制御装置1は、設定入力されたノイズ注入タイミングで、給電電圧の変動及びノイズの発生を同時に行う同期処理を実行する(ステップS104)。具体的には、制御装置1は、電圧変動指示信号を電源制御部2に、ノイズ発生指示信号をノイズ発生器3に同時に出力する。電源制御部2は、電圧変動指示信号が入力されると、設定された変動レベルで給電電圧を変動させる。また、ノイズ発生器3は、ノイズ発生指示信号が入力されると、設定されたノイズレベルのノイズを発生させる。ノイズ重畳回路4は、ノイズ発生器3が発生したノイズを給電電圧に重畳させて供試験装置5に注入する。これにより、制御装置1は、給電電圧の変動及びノイズの発生を同期させることができる。
The
続いて、制御装置1は、設定入力された全てのノイズパラメータ(ノイズレベル)について同期処理(ステップS104の処理)を実行したか否かを判定する(ステップS105)。全てのノイズパラメータについて同期処理を実行していない場合(ステップS105;No)には、設定入力されたノイズパラメータのうち実行していないノイズパラメータを選択し、ステップS103の処理に戻る。
Subsequently, the
一方、全てのノイズパラメータについて同期処理を実行した場合(ステップS105;Yes)には、制御装置1は、設定入力された全ての電源パラメータについて同期処理を実行したか否かを判定する(ステップS106)。全ての電源パラメータについて同期処理を実行していない場合(ステップS106;No)には、設定入力された電源パラメータのうち実行していない電源パラメータを選択し、ステップS102の処理に戻る。すなわち、制御装置1は、設定されたノイズパラメータと電源パラメータとの組み合わせ全てについて同期処理を実行する。一方、全ての電源パラメータについて同期処理を実行した場合(ステップS106;Yes)には、処理を終了する。
On the other hand, when the synchronization processing is executed for all the noise parameters (step S105; Yes), the
続いて、ノイズ注入タイミングと給電電圧の変動及び発生するノイズについて具体例を用いて説明する。
図3は、本実施形態による交流電源である場合の試験システムの構成を示すブロック図である。
本例における電源制御部2は、交流電源を制御するAC電源制御部2Aである。他の構成は、図1に示すものと同様であるため、その説明を省略する。
Subsequently, the noise injection timing, the fluctuation of the feeding voltage, and the generated noise will be described with reference to specific examples.
FIG. 3 is a block diagram showing a configuration of a test system in the case of an AC power supply according to the present embodiment.
The power
図4は、本実施形態による交流電源におけるノイズ注入の一例を示すグラフである。
本図に示すグラフの横軸は時間(単位はs(秒))であり、縦軸は電圧値(単位はV(ボルト))である。本例に示す定常電圧値は最大値が1.5Vであり、1サイクル(周期)0.02秒である。また、本例に示す変動レベルは‐50%であり、変動時間は2.5サイクルであり、ノイズレベルは2Vである。また、本例に示すノイズ注入タイミングは、電圧位相角90°である。
FIG. 4 is a graph showing an example of noise injection in an AC power supply according to the present embodiment.
The horizontal axis of the graph shown in this figure is time (unit is s (seconds)), and the vertical axis is voltage value (unit is V (volts)). The maximum value of the steady-state voltage value shown in this example is 1.5 V, and one cycle (cycle) is 0.02 seconds. The fluctuation level shown in this example is -50%, the fluctuation time is 2.5 cycles, and the noise level is 2V. The noise injection timing shown in this example is a voltage phase angle of 90 °.
制御装置1は、給電電圧の電圧位相角90°のノイズ注入タイミングT1で、電圧変動指示信号をAC電源制御部2Aに、ノイズ発生指示信号をノイズ発生器3に同時に出力する。これにより、ノイズ注入タイミングT1で、AC電源制御部2Aが給電電圧を50%降下させるとともに、ノイズ発生器3が2Vのノイズを発生させる。すなわち、ノイズ注入タイミングT1で、給電電圧の急降下(電圧ディップ)とノイズの発生とが同時に起こる。なお、AC電源制御部2Aは、給電電圧を変動(降下)させてから変動時間の2.5サイクルが経過すると、給電電圧を定常電圧値に戻す。
The
図5は、本実施形態による直流電源である場合の試験システムの構成を示すブロック図である。
本例における電源制御部2は、直流電源を制御するDC電源制御部2Bである。他の構成は、図1に示すものと同様であるため、その説明を省略する。
FIG. 5 is a block diagram showing a configuration of a test system in the case of a DC power supply according to the present embodiment.
The power
図6は、本実施形態による直流電源におけるノイズ注入の一例を示すグラフである。
本図に示すグラフの横軸は時間(単位はs(秒))であり、縦軸は電圧値(単位はV(ボルト))である。本例に示す定常電圧値は12Vである。また、本例に示す変動レベルは、変動後の電圧値を示す10Vであり、変動時間は10ミリ秒であり、ノイズレベルは40Vである。
FIG. 6 is a graph showing an example of noise injection in a DC power supply according to the present embodiment.
The horizontal axis of the graph shown in this figure is time (unit is s (seconds)), and the vertical axis is voltage value (unit is V (volts)). The steady-state voltage value shown in this example is 12V. Further, the fluctuation level shown in this example is 10 V indicating the voltage value after the fluctuation, the fluctuation time is 10 milliseconds, and the noise level is 40 V.
制御装置1は、ノイズ注入タイミングT2で、電圧変動指示信号をDC電源制御部2Bに、ノイズ発生指示信号をノイズ発生器3に同時に出力する。これにより、ノイズ注入タイミングT2で、DC電源制御部2Bが給電電圧を12Vから10Vに降下させるとともに、ノイズ発生器3が40Vのノイズを発生させる。すなわち、ノイズ注入タイミングT2で、給電電圧の急降下(電圧ディップ)とノイズの発生とが同時に起こる。なお、DC電源制御部2Bは、給電電圧を変動(降下)させてから変動時間の10ミリ秒が経過すると、給電電圧を定常電圧値である12Vに戻す。
The
上述したように、本実施形態による試験システム100は、電源の種類(直流または交流)について限定することなく、利用可能である。
As described above, the
このように、本実施形態によれば、試験システム100は、イミュニティ試験の対象となる供試験装置5に供給する給電電圧を変更可能な電源制御部2と、ノイズを発生するノイズ発生器3と、電源制御部2に給電電圧を変動させると同時にノイズ発生器3にノイズを発生させる同期処理を実行する同期部14と、給電電圧にノイズ発生器3が発生させたノイズを重畳させて供試験装置5に注入するノイズ重畳回路4と、を備える。
As described above, according to the present embodiment, the
このような構成により、電圧変動に加えてノイズの発生という複合的な条件が起こりうる実際の運用環境を再現して試験をすることができる。また、電圧変動と同時にノイズが印加されることで国際規格と比較し厳しい評価が可能となり、供試験装置5のノイズ耐性が向上する。また、従来の一般的な試験システムに制御装置1を追加するだけで試験システム100を構成することができるため、比較的低コストで試験環境を構築することができる。また、ノイズ発生器3を変更することで、RF(Radio Frequency)伝導、サージ、EFT/B(Electrical fast transient / burst)等のイミュニティ試験に対応が可能となる。また、外部制御が可能な電源システムがあれば様々な電源環境を模擬することが可能となる。
With such a configuration, it is possible to reproduce and test an actual operating environment in which a complex condition of noise generation in addition to voltage fluctuation can occur. Further, since noise is applied at the same time as the voltage fluctuation, strict evaluation is possible as compared with the international standard, and the noise immunity of the
また、試験システム100は、ノイズ発生器3が発生するノイズのノイズレベルを1又は複数設定するノイズパラメータ設定部12を備え、同期部14は、設定されたノイズレベル全てについて同期処理を実行する。これにより、評価したいノイズレベルを設定するだけで、自動的に設定された全てのノイズレベルについて同期処理が実行されるため、複数項目の試験を1度の設定入力で実行することができ、試験をするユーザの手間が省かれる。
Further, the
また、試験システム100は、給電電圧を変動させる変動レベルを1又は複数設定する電源パラメータ設定部11を備え、同期部14は、設定された変動レベル全てについて同期処理を実行する。これにより、評価したい変動レベルを設定するだけで、自動的に設定された全ての変動レベルについて同期処理が実行されるため、複数項目の試験を1度の設定入力で実行することができ、試験をするユーザの手間が省かれる。
Further, the
また、試験システム100は、ノイズを供試験装置5に注入するノイズ注入タイミングを設定するノイズ注入タイミング設定部13を備え、同期部14は、設定されたノイズ注入タイミングに同期処理を実行する。これにより、試験をするユーザは、ノイズ注入タイミングを任意のタイミングに適宜変更して設定することができる。
Further, the
<第2の実施形態>
続いて第2の実施形態について説明する。
図7は、試験システムの最小構成を示す図である。
試験システム100は、少なくとも、イミュニティ試験の対象となる供試験装置5に供給する給電電圧を変更可能な電源制御部2と、ノイズを発生するノイズ発生器3と、同期部14と、ノイズ重畳回路4とを備えればよい。
同期部14は、電源制御部2に給電電圧を変動させると同時にノイズ発生器3にノイズを発生させる同期処理を実行する。
ノイズ重畳回路4は、給電電圧にノイズ発生器3が発生させたノイズを重畳させて供試験装置に注入する。
本実施形態によれば、実際の運用環境において発生する可能性のある商用電源の電圧変動と同じタイミングで発生したノイズについてイミュニティ試験をすることができる。
<Second embodiment>
Subsequently, the second embodiment will be described.
FIG. 7 is a diagram showing the minimum configuration of the test system.
The
The
The
According to this embodiment, it is possible to perform an immunity test on noise generated at the same timing as the voltage fluctuation of the commercial power supply that may occur in an actual operating environment.
以上本発明の一実施形態について説明したが、本発明は、上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。 Although one embodiment of the present invention has been described above, the present invention is not limited to the above embodiment, and various modifications can be made without departing from the spirit of the present invention.
例えば、上述した実施形態では、ノイズ発生器3が発生するノイズがパルス性である場合を例に説明したが、ノイズの種類についてこれに限定することなく利用可能である。
For example, in the above-described embodiment, the case where the noise generated by the
また、上述した各実施形態や各変形例の1つまたは複数、上述した各実施形態や各変形例の一部または全部を組み合わせて本発明の一態様を実現するようにしてもよい。 Further, one or a plurality of each of the above-described embodiments and modifications, and a part or all of the above-mentioned embodiments and modifications may be combined to realize one aspect of the present invention.
なお、上述した試験システム100及び制御装置1における各処理部の機能を実現するためのプログラムをコンピュータ読み取り可能な記録媒体に記録して、この記録媒体に記録されたプログラムをコンピュータシステムに読み込ませ、実行することにより上述した各処理を行ってもよい。なお、ここでいう「コンピュータシステム」とは、OSや周辺機器等のハードウェアを含むものとする。また、「コンピュータシステム」は、ホームページ提供環境(あるいは表示環境)を備えたWWWシステムも含むものとする。また、「コンピュータ読み取り可能な記録媒体」とは、フレキシブルディスク、光磁気ディスク、ROM、CD-ROM等の可搬媒体、コンピュータシステムに内蔵されるハードディスク等の記憶装置のことをいう。さらに「コンピュータ読み取り可能な記録媒体」とは、インターネット等のネットワークや電話回線等の通信回線を介してプログラムが送信された場合のサーバやクライアントとなるコンピュータシステム内部の揮発性メモリ(RAM)のように、一定時間プログラムを保持しているものも含むものとする。
A program for realizing the functions of each processing unit in the
また、上記プログラムは、このプログラムを記憶装置等に格納したコンピュータシステムから、伝送媒体を介して、あるいは、伝送媒体中の伝送波により他のコンピュータシステムに伝送されてもよい。ここで、プログラムを伝送する「伝送媒体」は、インターネット等のネットワーク(通信網)や電話回線等の通信回線(通信線)のように情報を伝送する機能を有する媒体のことをいう。また、上記プログラムは、前述した機能の一部を実現するためのものであっても良い。さらに、前述した機能をコンピュータシステムにすでに記録されているプログラムとの組み合わせで実現できるもの、いわゆる差分ファイル(差分プログラム)であっても良い。 Further, the program may be transmitted from a computer system in which this program is stored in a storage device or the like to another computer system via a transmission medium or by a transmission wave in the transmission medium. Here, the "transmission medium" for transmitting a program refers to a medium having a function of transmitting information, such as a network (communication network) such as the Internet or a communication line (communication line) such as a telephone line. Further, the above program may be for realizing a part of the above-mentioned functions. Further, a so-called difference file (difference program) may be used, which can realize the above-mentioned function in combination with a program already recorded in the computer system.
100・・・試験システム
1・・・制御装置
11・・・電源パラメータ設定部
12・・・ノイズパラメータ設定部
13・・・ノイズ注入タイミング設定部
14・・・同期部
2・・・電源制御部
2A・・・AC電源制御部
2B・・・DC電源制御部
3・・・ノイズ発生器
4・・・ノイズ重畳回路
5・・・供試験装置
100 ...
Claims (7)
供給されるノイズ発生信号が入力された後、事後的に、設定さたノイズレベルのノイズを発生するノイズ発生器と、
前記電源制御部に前記給電電圧を変動させるための電圧変動指示信号と、前記ノイズ発生器にノイズを発生させるためのノイズ発生信号とを同期させて夫々出力する同期処理を実行する同期部と、
前記変更された電圧の前記給電電圧に前記ノイズ発生器が発生させたノイズを重畳させて前記供試験装置に注入するノイズ重畳回路と、
を備える試験システム。 After the voltage fluctuation instruction signal is input, the feed voltage is changed at the set fluctuation level after the fact, and the feed voltage supplied to the test equipment subject to the immunity test is supplied as the voltage fluctuation instruction signal. Power supply control unit that changes the voltage by
After the supplied noise generation signal is input, the noise generator that generates noise of the set noise level after the fact ,
A synchronization unit that executes a synchronization process that synchronizes a voltage fluctuation instruction signal for fluctuating the power supply voltage to the power supply control unit and a noise generation signal for generating noise in the noise generator, and outputs them respectively.
A noise superimposing circuit that superimposes the noise generated by the noise generator on the feeding voltage of the changed voltage and injects it into the test apparatus.
A test system equipped with.
請求項1に記載の試験システム。 The synchronization unit generates the noise at the same time as the feeding voltage suddenly drops.
The test system according to claim 1.
前記同期部は、設定されたノイズレベル全てについて前記同期処理を実行する、
請求項1または請求項2に記載の試験システム。 A noise parameter setting unit for setting one or more noise levels of the noise generated by the noise generator is provided.
The synchronization unit executes the synchronization process for all the set noise levels.
The test system according to claim 1 or 2.
前記同期部は、設定された変動レベル全てについて前記同期処理を実行する、
請求項1から請求項3の何れか一項に記載の試験システム。 A power supply parameter setting unit for setting one or a plurality of fluctuation levels that fluctuate the feed voltage is provided.
The synchronization unit executes the synchronization process for all the set fluctuation levels.
The test system according to any one of claims 1 to 3.
前記同期部は、設定されたノイズ注入タイミングに前記同期処理を実行する、
請求項1から請求項4の何れか一項に記載の試験システム。 It is equipped with a noise injection timing setting unit that sets the noise injection timing for injecting noise into the test device.
The synchronization unit executes the synchronization process at the set noise injection timing.
The test system according to any one of claims 1 to 4.
供給されるノイズ発生信号が入力された後、事後的に、設定さたノイズレベルのノイズを発生するノイズ発生器と、
前記変更された電圧の給電電圧に前記ノイズ発生器が発生させたノイズを重畳させて前記供試験装置に注入するノイズ重畳回路と、
同期部と
を備える試験システムにおける試験方法であって、
前記同期部が、
前記電源制御部に前記給電電圧を変動させるための電圧変動指示信号と、前記ノイズ発生器に前記ノイズを発生させるためのノイズ発生信号とを同期させて夫々出力する同期処理を実行する、
試験方法。 After the voltage fluctuation instruction signal is input, the feed voltage is changed at the set fluctuation level after the fact, and the feed voltage supplied to the test equipment subject to the immunity test is supplied as the voltage fluctuation instruction signal. Power supply control unit that changes the voltage by
After the supplied noise generation signal is input, the noise generator that generates noise of the set noise level after the fact ,
A noise superimposing circuit that superimposes the noise generated by the noise generator on the feed voltage of the changed voltage and injects it into the test apparatus.
It is a test method in a test system equipped with a synchronization unit.
The synchronization unit
A synchronization process is executed in which the voltage fluctuation instruction signal for fluctuating the feed voltage and the noise generation signal for generating the noise are synchronized with the power supply control unit and output to the noise generator.
Test method.
供給されるノイズ発生信号が入力された後、事後的に、設定さたノイズレベルのノイズを発生するノイズ発生器と、
前記変更された電圧の給電電圧に前記ノイズ発生器が発生させたノイズを重畳させて前記供試験装置に注入するノイズ重畳回路と、
を備える試験システムのコンピュータを、
前記電源制御部に前記給電電圧を変動させるための電圧変動指示信号と、前記ノイズ発生器に前記ノイズを発生させるためのノイズ発生信号とを同期させて夫々出力する同期処理を実行する同期手段、
として機能させるプログラム。 After the voltage fluctuation instruction signal is input, the feed voltage is changed at the set fluctuation level after the fact, and the feed voltage supplied to the test equipment subject to the immunity test is supplied as the voltage fluctuation instruction signal. Power supply control unit that changes the voltage by
After the supplied noise generation signal is input, the noise generator that generates noise of the set noise level after the fact ,
A noise superimposing circuit that superimposes the noise generated by the noise generator on the feed voltage of the changed voltage and injects it into the test apparatus.
The computer of the test system, which is equipped with
A synchronization means for executing a synchronization process of synchronizing a voltage fluctuation instruction signal for fluctuating the feed voltage to the power supply control unit and a noise generation signal for generating the noise to the noise generator and outputting them respectively.
A program that functions as.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020011813A JP7025046B2 (en) | 2020-01-28 | 2020-01-28 | Test system, test method, and program |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020011813A JP7025046B2 (en) | 2020-01-28 | 2020-01-28 | Test system, test method, and program |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021117156A JP2021117156A (en) | 2021-08-10 |
JP7025046B2 true JP7025046B2 (en) | 2022-02-24 |
Family
ID=77174670
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020011813A Active JP7025046B2 (en) | 2020-01-28 | 2020-01-28 | Test system, test method, and program |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7025046B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7409709B1 (en) | 2022-07-21 | 2024-01-09 | Necプラットフォームズ株式会社 | Test equipment, test method, test program |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002277517A (en) | 2001-03-16 | 2002-09-25 | Matsushita Electric Ind Co Ltd | Method for evaluating resistance to power source noise, and probe and semiconductor element used therein |
WO2008108503A1 (en) | 2007-03-06 | 2008-09-12 | Nec Corporation | Impulse immunity evaluating device |
JP2010044488A (en) | 2008-08-11 | 2010-02-25 | Hitachi Kokusai Electric Inc | Distributed processing program |
WO2011048791A1 (en) | 2009-10-21 | 2011-04-28 | 阪和電子工業株式会社 | Malfunction detecting apparatus for plurality of tested circuits, and malfunction detecting method using that apparatus |
JP6238374B2 (en) | 2012-06-19 | 2017-11-29 | エルジー・ケム・リミテッド | Adhesive composition with improved bubble stability and method for producing the same |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6238374A (en) * | 1985-08-14 | 1987-02-19 | Canon Inc | Evaluation system for electronic circuit |
JPH02113176U (en) * | 1989-02-25 | 1990-09-11 | ||
JP2930669B2 (en) * | 1990-06-22 | 1999-08-03 | 株式会社アドバンテスト | Semiconductor test equipment |
JPH0545396A (en) * | 1991-08-15 | 1993-02-23 | Tokyo Gas Co Ltd | Noise tester |
JPH08240626A (en) * | 1995-03-02 | 1996-09-17 | Fujitsu Ltd | Power-supply noise simulator |
JP6863187B2 (en) * | 2017-09-01 | 2021-04-21 | 株式会社Ihi | Line noise test equipment |
-
2020
- 2020-01-28 JP JP2020011813A patent/JP7025046B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002277517A (en) | 2001-03-16 | 2002-09-25 | Matsushita Electric Ind Co Ltd | Method for evaluating resistance to power source noise, and probe and semiconductor element used therein |
WO2008108503A1 (en) | 2007-03-06 | 2008-09-12 | Nec Corporation | Impulse immunity evaluating device |
JP2010044488A (en) | 2008-08-11 | 2010-02-25 | Hitachi Kokusai Electric Inc | Distributed processing program |
WO2011048791A1 (en) | 2009-10-21 | 2011-04-28 | 阪和電子工業株式会社 | Malfunction detecting apparatus for plurality of tested circuits, and malfunction detecting method using that apparatus |
JP6238374B2 (en) | 2012-06-19 | 2017-11-29 | エルジー・ケム・リミテッド | Adhesive composition with improved bubble stability and method for producing the same |
Non-Patent Citations (1)
Title |
---|
高橋 丈博 ほか,技術論文 動作状態に依存したICのノイズ感受性特性の検討,エレクトロニクス実装学会誌 Journal of Japan Institute of Electronics Packaging,第10巻第1号 通巻第63号,安東 泰博 (社)エレクトロニクス実装学会,2007年01月01日,p.73~79 |
Also Published As
Publication number | Publication date |
---|---|
JP2021117156A (en) | 2021-08-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10880598B2 (en) | Video data generation method, computer device, and storage medium | |
CN104918120B (en) | A kind of playback progress adjusting method and electronic equipment | |
JP7025046B2 (en) | Test system, test method, and program | |
KR20080031503A (en) | Offset signal phasing for a multiple frequency source system | |
JP2009213222A (en) | Power generation controller for vehicle | |
KR102565741B1 (en) | Power Source, Automated Test Equipment, How to Operate Power Sources, How to Operate Automated Test Equipment Using Voltage Fluctuation Compensation Mechanisms, and Computer Programs | |
CN103425504A (en) | Method and device for loading video files | |
WO2015136746A1 (en) | Power supply device and power supply device operating method | |
JP2006217419A (en) | Genlock device with log function and warning function | |
Chapman et al. | Control system-plasma synchronization and naturally occurring edge localized modes in a tokamak | |
US10497404B2 (en) | Clamping circuit | |
KR100557607B1 (en) | Clock generating device | |
CN105634474B (en) | Leggy delay-locked loop | |
CN109446352A (en) | A kind of model display method, apparatus, client and storage medium | |
JP5986172B2 (en) | Clock generation method for rising edge operating system | |
KR101615711B1 (en) | Multi delay clock generator in delayed-locked loop | |
JP2002084652A (en) | Tester for protective relay device | |
JP2023133921A (en) | Power generation system, control device, and program | |
CN116015249A (en) | Automatic detecting and switching system for redundant clock | |
JP6128148B2 (en) | Clock signal control circuit | |
KR101660165B1 (en) | Communication System | |
KR20010064511A (en) | Test device for Generator automatic synchronizer | |
JP2010199934A (en) | Jitter generating apparatus | |
EP4150760A1 (en) | Frequency doubler based on phase frequency detectors using rising edge delay | |
JP2010182229A (en) | Information processing apparatus and power supply control method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200128 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210406 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210527 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20211012 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20211124 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220111 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220203 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7025046 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |