JP2924441B2 - 薄膜トランジスタ及びその製造方法 - Google Patents
薄膜トランジスタ及びその製造方法Info
- Publication number
- JP2924441B2 JP2924441B2 JP10720392A JP10720392A JP2924441B2 JP 2924441 B2 JP2924441 B2 JP 2924441B2 JP 10720392 A JP10720392 A JP 10720392A JP 10720392 A JP10720392 A JP 10720392A JP 2924441 B2 JP2924441 B2 JP 2924441B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- amorphous silicon
- silicon film
- layer
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【産業上の利用分野】本発明はアモルファスシリコンを
用いた薄膜トランジスタの構造に関し、特にアクティブ
マトリクス型液晶ディスプレイの駆動用素子として用い
られる薄膜トランジスタに関する。
用いた薄膜トランジスタの構造に関し、特にアクティブ
マトリクス型液晶ディスプレイの駆動用素子として用い
られる薄膜トランジスタに関する。
【０００２】
【従来の技術】従来の薄膜トランジスタの構造を図３に
示す。
示す。
【０００３】ガラス等の絶縁基板１上にアルミ、クロ
ム、タンタル等の金属をスパッタ法により成膜し、これ
をフォトリソグラフィとウエットエッチングの方法によ
りゲート電極２にパターニングする。
ム、タンタル等の金属をスパッタ法により成膜し、これ
をフォトリソグラフィとウエットエッチングの方法によ
りゲート電極２にパターニングする。
【０００４】次にアモルファス窒化シリコン膜等のゲー
ト絶縁膜（５００ｎｍ）と、アモルファスシリコン膜
（３００ｎｍ）３と、リンをドープしたｎ型アモルファ
スシリコン膜（６０ｎｍ）７をプラズマＣＶＤ法により
真空中で連続成膜する。この時アモルファスシリコン膜
の成膜条件はＳｉＨ4 ＝３０ＳＣＣＭ、Ｈ2 ＝２００Ｓ
ＣＣＭ、圧力＝１００Ｐａ、高周波放電出力＝０．０１
Ｗ／ｃｍ2 で成膜時間は約４５分である。
ト絶縁膜（５００ｎｍ）と、アモルファスシリコン膜
（３００ｎｍ）３と、リンをドープしたｎ型アモルファ
スシリコン膜（６０ｎｍ）７をプラズマＣＶＤ法により
真空中で連続成膜する。この時アモルファスシリコン膜
の成膜条件はＳｉＨ4 ＝３０ＳＣＣＭ、Ｈ2 ＝２００Ｓ
ＣＣＭ、圧力＝１００Ｐａ、高周波放電出力＝０．０１
Ｗ／ｃｍ2 で成膜時間は約４５分である。
【０００５】次にアモルファスシリコンとｎ型アモルフ
ァスシリコン膜をフォトリソグラフィとドライエッチン
グの方法により島状に加工してアイランド層３及びオー
ミックコンタクト層７を形成し、さらに窒化シリコン膜
４も同様の方法により電極接続用のコンタクトホール
（図示省略）を形成する。その後、これらの上に再度ア
ルミ、クロム等の金属を成膜しこれをフォトリソグラフ
ィの方法によりソース電極５及びドレイン電極配線６を
パターニングする。
ァスシリコン膜をフォトリソグラフィとドライエッチン
グの方法により島状に加工してアイランド層３及びオー
ミックコンタクト層７を形成し、さらに窒化シリコン膜
４も同様の方法により電極接続用のコンタクトホール
（図示省略）を形成する。その後、これらの上に再度ア
ルミ、クロム等の金属を成膜しこれをフォトリソグラフ
ィの方法によりソース電極５及びドレイン電極配線６を
パターニングする。
【０００６】次にチャネル形成のため、ゲート電極２上
のアイランド層上に残ったｎ型アモルファスシリコン膜
をドライエッチング法により除去する（以下、チャネル
エッチングと称する）。このときｎ型アモルファスシリ
コン膜７の除去が十分でないと薄膜トランジスタがＯＦ
Ｆ動作出来なくなるため、アモルファスシリコン層３ま
で堀込む必要がある。
のアイランド層上に残ったｎ型アモルファスシリコン膜
をドライエッチング法により除去する（以下、チャネル
エッチングと称する）。このときｎ型アモルファスシリ
コン膜７の除去が十分でないと薄膜トランジスタがＯＦ
Ｆ動作出来なくなるため、アモルファスシリコン層３ま
で堀込む必要がある。
【０００７】最後に堀込んだチャネルを保護するための
パシベーション膜８として窒化シリコン膜をプラズマＣ
ＶＤ法により成膜し電極接続用のコンタクトホール（図
示省略）をフォトリソグラフィの方法により形成してこ
の薄膜トランジスタは完成する。
パシベーション膜８として窒化シリコン膜をプラズマＣ
ＶＤ法により成膜し電極接続用のコンタクトホール（図
示省略）をフォトリソグラフィの方法により形成してこ
の薄膜トランジスタは完成する。
【０００８】
【発明が解決しようとする課題】上述の薄膜トランジス
タはチャネルエッチングにおける堀込み深さとそのばら
つきを考慮して、アモルファスシリコンの膜厚を必要膜
厚に堀込みマージンを加えたかなり厚いものを用いてい
る。そのため、成膜時間が長くなりスループットが低下
すると言う問題点があった。
タはチャネルエッチングにおける堀込み深さとそのばら
つきを考慮して、アモルファスシリコンの膜厚を必要膜
厚に堀込みマージンを加えたかなり厚いものを用いてい
る。そのため、成膜時間が長くなりスループットが低下
すると言う問題点があった。
【０００９】
【課題を解決するための手段】本発明の薄膜トランジス
タとその製造方法は、以下に示す特徴を持つ。 （１）絶縁基板上にゲート電極、ゲート絶縁膜、島状に
加工したアモルファスシリコン半導体層、オーミックコ
ンタクト層、ソース及びドレイン電極を順次積層、パタ
ーニングしチャネル部分にオーミックコンタクト層をエ
ッチング除去した後パシベーション膜を積層、パターニ
ングして形成される逆スタガー型チャネル堀込み構造薄
膜トランジスタにおいて、前記アモルファスシリコン半
導体層を複数の異なる膜質のアモルファスシリコン膜の
積層構造とする。 （２）前記の内容加え、前記アモルファスシリコン半導
体層のゲート絶縁膜に接する側のアモルファスシリコン
膜厚が５０ｎｍ以上である。 （３）高周波放電出力０．０１Ｗ／ｃｍ2 以下の低パワ
ー且つ成膜圧力７０Ｐａ以下且つＳｉＨ4 ／Ｈ2 流量比
１：１０以上の高水素希釈率条件のプラズマＣＶＤ法で
アモルファスシリコン膜を形成し、その上に高周波放電
出力０．０３Ｗ／ｃｍ2 以上の高パワー条件且つ成膜圧
力１２０Ｐａ以上且つＳｉＨ4 ／Ｈ2 流量比１：３以下
の低水素希釈率条件のプラズマＣＶＤ法でアモルファス
シリコン膜を積層して２層構造のアモルファスシリコン
半導体層を形成する。
タとその製造方法は、以下に示す特徴を持つ。 （１）絶縁基板上にゲート電極、ゲート絶縁膜、島状に
加工したアモルファスシリコン半導体層、オーミックコ
ンタクト層、ソース及びドレイン電極を順次積層、パタ
ーニングしチャネル部分にオーミックコンタクト層をエ
ッチング除去した後パシベーション膜を積層、パターニ
ングして形成される逆スタガー型チャネル堀込み構造薄
膜トランジスタにおいて、前記アモルファスシリコン半
導体層を複数の異なる膜質のアモルファスシリコン膜の
積層構造とする。 （２）前記の内容加え、前記アモルファスシリコン半導
体層のゲート絶縁膜に接する側のアモルファスシリコン
膜厚が５０ｎｍ以上である。 （３）高周波放電出力０．０１Ｗ／ｃｍ2 以下の低パワ
ー且つ成膜圧力７０Ｐａ以下且つＳｉＨ4 ／Ｈ2 流量比
１：１０以上の高水素希釈率条件のプラズマＣＶＤ法で
アモルファスシリコン膜を形成し、その上に高周波放電
出力０．０３Ｗ／ｃｍ2 以上の高パワー条件且つ成膜圧
力１２０Ｐａ以上且つＳｉＨ4 ／Ｈ2 流量比１：３以下
の低水素希釈率条件のプラズマＣＶＤ法でアモルファス
シリコン膜を積層して２層構造のアモルファスシリコン
半導体層を形成する。
【００１０】
【作用】アモルファスシリコン半導体層を複層化し、チ
ャネル界面に接する層は良質のアモルファスシリコンを
十分時間をかけて成膜し、その上のチャネルエッチング
の堀込みマージンとなる層は高速に成膜して成膜時間を
短縮することにより、スループットを損なわずに特性の
良い薄膜トランジスタを作製できる。
ャネル界面に接する層は良質のアモルファスシリコンを
十分時間をかけて成膜し、その上のチャネルエッチング
の堀込みマージンとなる層は高速に成膜して成膜時間を
短縮することにより、スループットを損なわずに特性の
良い薄膜トランジスタを作製できる。
【００１１】
【実施例】次に本発明について図面を参照して説明す
る。図１は本発明の一実施例である薄膜トランジスタの
縦断面図である。
る。図１は本発明の一実施例である薄膜トランジスタの
縦断面図である。
【００１２】厚さ約１ｍｍの低アルカリガラス基板１上
に金属クロム（１００ｎｍ）をスパッタ法で成膜しこれ
をフォトリソグラフィとウエットエッチングの方法によ
り所定のパターンに加工してゲート電極（配線）２を形
成する。
に金属クロム（１００ｎｍ）をスパッタ法で成膜しこれ
をフォトリソグラフィとウエットエッチングの方法によ
り所定のパターンに加工してゲート電極（配線）２を形
成する。
【００１３】次にプラズマＣＶＤ法によりゲート絶縁膜
用の窒化シリコン膜（５００ｎｍ）４、第１アモルファ
スシリコン膜（１００ｎｍ）３−ａ、第２アモルファス
シリコン膜（２００ｎｍ）３−ｂ、オーミックコンタク
ト層となるｎ型アモルファスシリコン膜（６０ｎｍ）７
を真空中で連続成膜する。この時、第１アモルファスシ
リコン膜３−ａの成膜条件はＳｉＮ4 ＝２０ＳＣＣＭ、
Ｈ2 ＝２００ＳＣＣＭ、圧力＝６０Ｐａ、高周波放電出
力＝０．０１Ｗ／ｃｍ2 、第２アモルファスシリコン膜
３−ｂの成膜条件はＳｉＨ4 ＝１００ＳＣＣＭ、Ｈ2 ＝
２００ＳＣＣＭ、圧力＝１００Ｐａ、高周波放電出力＝
０．０３Ｗ／ｃｍ2 とする。
用の窒化シリコン膜（５００ｎｍ）４、第１アモルファ
スシリコン膜（１００ｎｍ）３−ａ、第２アモルファス
シリコン膜（２００ｎｍ）３−ｂ、オーミックコンタク
ト層となるｎ型アモルファスシリコン膜（６０ｎｍ）７
を真空中で連続成膜する。この時、第１アモルファスシ
リコン膜３−ａの成膜条件はＳｉＮ4 ＝２０ＳＣＣＭ、
Ｈ2 ＝２００ＳＣＣＭ、圧力＝６０Ｐａ、高周波放電出
力＝０．０１Ｗ／ｃｍ2 、第２アモルファスシリコン膜
３−ｂの成膜条件はＳｉＨ4 ＝１００ＳＣＣＭ、Ｈ2 ＝
２００ＳＣＣＭ、圧力＝１００Ｐａ、高周波放電出力＝
０．０３Ｗ／ｃｍ2 とする。
【００１４】次に第１、第２アモルファスシリコン膜及
びｎ型アモルファスシリコン膜をフォトリソグラフィと
ドライエッチングの方法によりゲート電極２及びその他
必要な部分上に所定のパターンに加工してアイランド層
３を形成する。そして残った窒化シリコン膜の所定の位
置にをフォトリソグラフィとドライエッチングの方法に
より電極接続用のコンタクトホール（図示省略）を開け
てゲート絶縁層４を形成する。この上に電極材として金
属クロム膜（２００ｎｍ）をスパッタ法により成膜しフ
ォトリソグラフィとドライエッチングの方法により所定
のパターンに加工してソース電極５及びドレイン電極６
を形成する。
びｎ型アモルファスシリコン膜をフォトリソグラフィと
ドライエッチングの方法によりゲート電極２及びその他
必要な部分上に所定のパターンに加工してアイランド層
３を形成する。そして残った窒化シリコン膜の所定の位
置にをフォトリソグラフィとドライエッチングの方法に
より電極接続用のコンタクトホール（図示省略）を開け
てゲート絶縁層４を形成する。この上に電極材として金
属クロム膜（２００ｎｍ）をスパッタ法により成膜しフ
ォトリソグラフィとドライエッチングの方法により所定
のパターンに加工してソース電極５及びドレイン電極６
を形成する。
【００１５】次にチャネル形成のため、ゲート電極上部
のアイランド層上に残ったｎ型アモルファスシリコン膜
７を除去するため、ソース電極及びドレイン電極をマス
クとしてドレインエッチング法によりｎ型アモルファス
シリコン膜と第２アモルファスシリコン膜を合せて約１
５０ｎｍ除去する。エッチングの堀込み深さは±５０ｎ
ｍ程度の分布を持つが、前述のアモルファスシリコン膜
厚の設定により残りのアモルファスシリコン膜厚はトラ
ンジスタの特性を維持するのに十分な厚みを残してい
る。ソース電極５及びドレイン電極６の下に残ったｎ型
アモルファスシリコン膜はオーミックコンタクト層７と
なる。
のアイランド層上に残ったｎ型アモルファスシリコン膜
７を除去するため、ソース電極及びドレイン電極をマス
クとしてドレインエッチング法によりｎ型アモルファス
シリコン膜と第２アモルファスシリコン膜を合せて約１
５０ｎｍ除去する。エッチングの堀込み深さは±５０ｎ
ｍ程度の分布を持つが、前述のアモルファスシリコン膜
厚の設定により残りのアモルファスシリコン膜厚はトラ
ンジスタの特性を維持するのに十分な厚みを残してい
る。ソース電極５及びドレイン電極６の下に残ったｎ型
アモルファスシリコン膜はオーミックコンタクト層７と
なる。
【００１６】最後に堀込んだチャネルを保護するための
パシベーション膜８として窒化シリコン膜をプラズマＣ
ＶＤ法により成膜しその後に電極接続用のコンタクトホ
ール（図示省略）をフォトリソグラフィの方法により所
定の位置に形成してこの薄膜トランジスタは完成する。
パシベーション膜８として窒化シリコン膜をプラズマＣ
ＶＤ法により成膜しその後に電極接続用のコンタクトホ
ール（図示省略）をフォトリソグラフィの方法により所
定の位置に形成してこの薄膜トランジスタは完成する。
【００１７】本実施例による薄膜トランジスタの動作特
性を図４に示す。本発明による薄膜トランジスタでは第
１アモルファスシリコン膜に良質の膜を用いた事により
従来例に比べて移動度の高い良好なトランジスタ特性を
示す。また、従来例におけるアモルファスシリコン膜の
成膜時間は約４５分かかるが本実施例では第１アモルフ
ァスシリコン膜の成膜時間が約１７分、第２アモルファ
スシリコン膜の成膜時間が約５分の合計２３分と大幅な
短絡が可能となる。
性を図４に示す。本発明による薄膜トランジスタでは第
１アモルファスシリコン膜に良質の膜を用いた事により
従来例に比べて移動度の高い良好なトランジスタ特性を
示す。また、従来例におけるアモルファスシリコン膜の
成膜時間は約４５分かかるが本実施例では第１アモルフ
ァスシリコン膜の成膜時間が約１７分、第２アモルファ
スシリコン膜の成膜時間が約５分の合計２３分と大幅な
短絡が可能となる。
【００１８】本発明におけるその他の実施例を図面を参
照して説明する。図２は本発明の他の実施例である薄膜
トランジスタの縦断面図である。
照して説明する。図２は本発明の他の実施例である薄膜
トランジスタの縦断面図である。
【００１９】厚さ約１ｍｍの低アルカリガラス基板１上
に金属クロム（１００ｎｍ）をスパッタ法で成膜しこれ
をフォトリソグラフイとウエットエッチングの方法によ
り所定のパターンに加工してゲート電極（配線）２を形
成する。
に金属クロム（１００ｎｍ）をスパッタ法で成膜しこれ
をフォトリソグラフイとウエットエッチングの方法によ
り所定のパターンに加工してゲート電極（配線）２を形
成する。
【００２０】次にプラズマＣＶＤ法によりゲート絶縁膜
用の窒化シリコン膜（５００ｎｍ）４、第１アモルファ
スシリコン膜（１００ｎｍ）３−ａ、第２アモルファス
シリコン膜（２００ｎｍ）３−ｂ、ｎ型アモルファスシ
リコン膜（６０ｎｍ）７を真空中で連続性膜する。この
時、第１アモルファスシリコン膜の成膜条件はＳｉＨ4
＝２０ＳＣＣＭ、Ｈ2 ＝２００ＳＣＣＭ、圧力＝６０Ｐ
ａ、高周波放電出力＝０．０１Ｗ／ｃｍ2 、第２アモル
ファスシリコン膜の成膜条件はＳｉＨ4 ＝１００ＳＣＣ
Ｍ、Ｈ4 ＝２００ＳＣＣＭ、圧力＝１００Ｐａ、高周波
放電出力＝０．０３Ｗ／ｃｍ2 とする。
用の窒化シリコン膜（５００ｎｍ）４、第１アモルファ
スシリコン膜（１００ｎｍ）３−ａ、第２アモルファス
シリコン膜（２００ｎｍ）３−ｂ、ｎ型アモルファスシ
リコン膜（６０ｎｍ）７を真空中で連続性膜する。この
時、第１アモルファスシリコン膜の成膜条件はＳｉＨ4
＝２０ＳＣＣＭ、Ｈ2 ＝２００ＳＣＣＭ、圧力＝６０Ｐ
ａ、高周波放電出力＝０．０１Ｗ／ｃｍ2 、第２アモル
ファスシリコン膜の成膜条件はＳｉＨ4 ＝１００ＳＣＣ
Ｍ、Ｈ4 ＝２００ＳＣＣＭ、圧力＝１００Ｐａ、高周波
放電出力＝０．０３Ｗ／ｃｍ2 とする。
【００２１】次に第１、第２アモルファスシリコン膜及
びｎ型アモルファスシリコン膜をフォトリソグラフィと
ドライエッチングの方法によりゲート電極２及びその他
必要な部分上に所定のパターンに加工してアイランド層
３を形成する。そして残った窒化シリコン膜の所定の位
置にフォトリソグラフィとドライエッチングの方法によ
り電極接続用のコンタクトホール（図示省略）を開けて
ゲート絶縁層４を形成する。この上に電極材として金属
クロム膜（２００ｎｍ）をスパッタ法により成膜しフォ
トリソグラフィとドライエッチングの方法により所定の
パターンに加工してソース電極５及びドレイン電極６を
形成する。
びｎ型アモルファスシリコン膜をフォトリソグラフィと
ドライエッチングの方法によりゲート電極２及びその他
必要な部分上に所定のパターンに加工してアイランド層
３を形成する。そして残った窒化シリコン膜の所定の位
置にフォトリソグラフィとドライエッチングの方法によ
り電極接続用のコンタクトホール（図示省略）を開けて
ゲート絶縁層４を形成する。この上に電極材として金属
クロム膜（２００ｎｍ）をスパッタ法により成膜しフォ
トリソグラフィとドライエッチングの方法により所定の
パターンに加工してソース電極５及びドレイン電極６を
形成する。
【００２２】次にチャネル形成のため、ゲート電極上部
のアイランド層上に残ったｎ型アモルファスシリコン膜
を除去するため、ソース電極５及びドレイン電極６をマ
スクとしてドライエッチング法によりｎ型アモルファス
シリコン膜と第２アモルファスシリコン膜を合せて約１
５０ｎｍ除去する。エッチングの堀込み深さは±５０ｎ
ｍ程度の分布を持つが前述のアモルファスシリコン膜厚
の設定により残りのアモルファスシリコン膜厚はトラン
ジスタの特性を維持するのに十分な厚みを残している。
ソース電極及びドレイン電極の下に残ったｎ型アモルフ
ァスシリコン膜はオーミックコンタクト層７となる。
のアイランド層上に残ったｎ型アモルファスシリコン膜
を除去するため、ソース電極５及びドレイン電極６をマ
スクとしてドライエッチング法によりｎ型アモルファス
シリコン膜と第２アモルファスシリコン膜を合せて約１
５０ｎｍ除去する。エッチングの堀込み深さは±５０ｎ
ｍ程度の分布を持つが前述のアモルファスシリコン膜厚
の設定により残りのアモルファスシリコン膜厚はトラン
ジスタの特性を維持するのに十分な厚みを残している。
ソース電極及びドレイン電極の下に残ったｎ型アモルフ
ァスシリコン膜はオーミックコンタクト層７となる。
【００２３】最後に堀込んだチャネルを保護するための
パシベーション膜８をつける。成膜はプラズマＣＶＤに
より行うが窒化シリコン膜成膜前にＨ2 ガスだけをソー
スガスとして圧力＝１００Ｐａ、高周波放電出力＝０．
０２Ｗ／ｃｍ2 の条件でプラズマ放電し、チャネルエッ
チング後のアモルファスシリコン表面１０を処理し連続
して真空中で窒化シリコン膜を成膜する。その後に電極
接続用のコンタクトホール（図示省略）をフォトリソグ
ラフィの方法により所定の位置に形成してこの薄膜トラ
ンジタは完成する。
パシベーション膜８をつける。成膜はプラズマＣＶＤに
より行うが窒化シリコン膜成膜前にＨ2 ガスだけをソー
スガスとして圧力＝１００Ｐａ、高周波放電出力＝０．
０２Ｗ／ｃｍ2 の条件でプラズマ放電し、チャネルエッ
チング後のアモルファスシリコン表面１０を処理し連続
して真空中で窒化シリコン膜を成膜する。その後に電極
接続用のコンタクトホール（図示省略）をフォトリソグ
ラフィの方法により所定の位置に形成してこの薄膜トラ
ンジタは完成する。
【００２４】本実施例ではチャネルエッチングによるア
モルファスシリコン膜へのダメージが緩和されるため特
性安定性が向上するという効果がある。
モルファスシリコン膜へのダメージが緩和されるため特
性安定性が向上するという効果がある。
【００２５】
【発明の効果】以上説明したように本発明は逆スタガー
型チャネル堀込み構造の薄膜トランジスタにおいてアモ
ルファスシリコン膜のアイランド層を膜質の良い第１ア
モルファスシリコン膜と成膜速度の速い第２アモルファ
スシリコン膜の複層構造とする事によりトランジスタ特
性とスループットの双方を向上させる効果を有する。
型チャネル堀込み構造の薄膜トランジスタにおいてアモ
ルファスシリコン膜のアイランド層を膜質の良い第１ア
モルファスシリコン膜と成膜速度の速い第２アモルファ
スシリコン膜の複層構造とする事によりトランジスタ特
性とスループットの双方を向上させる効果を有する。
【図１】本発明の１実施例の縦断面図。
【図２】本発明の異なる実施例の縦断面図。
【図３】従来技術による薄膜トランジスタの縦断面図。
【図４】本発明の効果を示す薄膜トランジスタのゲート
電圧−電流特性曲線図。
電圧−電流特性曲線図。
１ ガラス基板 ２ ゲート電極 ３−ａ 第１アモルファスシリコン層 ３−ｂ 第２アモルファスシリコン層 ３ アイランド層 ４ ゲート絶縁膜 ５ ソース電極 ６ ドレイン電極 ７ オーミックコンタクト層 ８ パシベーション膜 １０ 水素放電処理領域
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 29/786 H01L 21/336 G02F 1/136 500
Claims (3)
- 【請求項１】 絶縁基板上にゲート電極、ゲート絶縁
膜、島状に加工したアモルファスシリコン半導体層、オ
ーミックコンタクト層、ソース及びドレイン電極を順次
積層、パターニングしチャネル部分のオーミックコンタ
クト層をエッチング除去してチャネル堀込み構造とした
後パシベーション膜を積層、パターニングして形成され
る逆スタガー型チャネル堀込み構造薄膜トランジスタに
おいて、前記アモルファスシリコン半導体層を複数の異
なる膜質のアモルファスシリコン膜の積層構造とし、こ
の積層構造を構成するアモルファスシリコン膜のうち前
記ゲート絶縁膜に接する側のアモルファスシリコン膜の
上に形成された、前記ゲート絶縁膜から遠い方のアモル
ファスシリコン膜は前記ゲート絶縁膜に接する側のアモ
ルファスシリコン膜よりも膜厚が厚く、かつ、速い成長
速度で形成した膜質が劣るアモルファスシリコン膜であ
り、チャネル堀込み部の前記アモルファスシリコン半導
体層表面に水素放電処理が施された薄膜トランジスタで
あって、前記積層構造を構成するアモルファスシリコン
膜のうちゲート絶縁膜に接する側のアモルファスシリコ
ン膜が、高周波放電出力０．０１Ｗ／ｃｍ2以下の低パ
ワー且つ成膜圧力７０Ｐａ以下且つＳｉＨ4／Ｈ2流量比
１：１０以上の高水素希釈率条件のプラズマＣＶＤ法で
形成したアモルファスシリコン膜であり、前記ゲート絶
縁膜から遠い方のアモルファスシリコン膜は、高周波放
電出力０．０３Ｗ／ｃｍ2以上の高パワー条件且つ成膜
圧力１２０Ｐａ以上且つＳｉＨ4／Ｈ2流量比１：３以下
の低水素希釈率条件のプラズマＣＶＤ法で形成したアモ
ルファスシリコン膜であることを特徴とする薄膜トラン
ジスタ。 - 【請求項２】 絶縁基板上にゲート電極、ゲート絶縁
膜、島状に加工したアモルファスシリコン半導体層、オ
ーミックコンタクト層、ソース及びドレイン電極を順次
積層、パターニングしチャネル部分のオーミックコンタ
クト層をエッチング除去した後パシベーション膜を積
層、パターニングして逆スタガー型チャネル堀込み構造
薄膜トランジスタを製造する方法において、高周波放電
出力０．０１Ｗ／ｃｍ2以下の低パワー且つ成膜圧力７
０Ｐａ以下且つＳｉＨ4／Ｈ2流量比１：１０以上の高水
素希釈率条件のプラズマＣＶＤ法でアモルファスシリコ
ン膜を形成し、その上に高周波放電出力０．０３Ｗ／ｃ
ｍ2以上の高パワー条件且つ成膜圧力１２０Ｐａ以上且
つＳｉＨ4／Ｈ2流量比１：３以下の低水素希釈率条件の
プラズマＣＶＤ法でアモルファスシリコン膜を積層して
２層構造の前記アモルファスシリコン半導体層を形成す
る事を特徴とする薄膜トランジスタの製造方法。 - 【請求項３】 絶縁基板上にゲート電極、ゲート絶縁
膜、島状に加工したアモルファスシリコン半導体層、オ
ーミックコンタクト層、ソース及びドレイン電極を順次
積層、パターニングしチャネル部分のオーミックコンタ
クト層をエッチング除去してチャネル堀込み構造とした
後パシベーション膜を積層、パターニングして逆スタガ
ー型チャネル堀込み構造薄膜トランジスタを製造する方
法において、高周波放電出力０．０１Ｗ／ｃｍ2以下の
低パワー且つ成膜圧力７０Ｐａ以下且つＳｉＨ4／Ｈ2流
量比１：１０以上の高水素希釈率条件のプラズマＣＶＤ
法でアモルファスシリコン膜を形成し、その上に高周波
放電出力０．０３Ｗ／ｃｍ2以上の高パワー条件且つ成
膜圧力１２０Ｐａ以上且つＳｉＨ4／Ｈ2流量比１：３以
下の低水素希釈率条件のプラズマＣＶＤ法でアモルファ
スシリコン膜を積層して２層構造の前記アモルファスシ
リコン半導体層を形成する工程と、前記チャネル堀込み
構造を形成後、パッシベーション膜を積層する前に、水
素ガス中でプラズマ放電に曝して前記堀込み部の前記ア
モルファスシリコン半導体層表面に水素放電処理を施す
工程とを有する事を特徴とする薄膜トランジスタの製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10720392A JP2924441B2 (ja) | 1992-04-27 | 1992-04-27 | 薄膜トランジスタ及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10720392A JP2924441B2 (ja) | 1992-04-27 | 1992-04-27 | 薄膜トランジスタ及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0677483A JPH0677483A (ja) | 1994-03-18 |
| JP2924441B2 true JP2924441B2 (ja) | 1999-07-26 |
Family
ID=14453101
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10720392A Expired - Lifetime JP2924441B2 (ja) | 1992-04-27 | 1992-04-27 | 薄膜トランジスタ及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2924441B2 (ja) |
Families Citing this family (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3516424B2 (ja) * | 1996-03-10 | 2004-04-05 | 株式会社半導体エネルギー研究所 | 薄膜半導体装置 |
| JP3191745B2 (ja) | 1997-04-23 | 2001-07-23 | 日本電気株式会社 | 薄膜トランジスタ素子及びその製造方法 |
| JPH1117188A (ja) * | 1997-06-23 | 1999-01-22 | Sharp Corp | アクティブマトリクス基板 |
| JP2001077366A (ja) | 1999-08-20 | 2001-03-23 | Internatl Business Mach Corp <Ibm> | 薄膜トランジスタ、液晶表示装置、及び薄膜トランジスタの製造方法 |
| CN1195243C (zh) | 1999-09-30 | 2005-03-30 | 三星电子株式会社 | 用于液晶显示器的薄膜晶体管阵列屏板及其制造方法 |
| KR101238233B1 (ko) * | 2006-06-30 | 2013-03-04 | 엘지디스플레이 주식회사 | 박막트랜지스터와 그 제조방법 |
| US7897971B2 (en) * | 2007-07-26 | 2011-03-01 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US7968885B2 (en) | 2007-08-07 | 2011-06-28 | Semiconductor Energy Laboratory Co., Ltd. | Display device and manufacturing method thereof |
| JP5058909B2 (ja) | 2007-08-17 | 2012-10-24 | 株式会社半導体エネルギー研究所 | プラズマｃｖｄ装置及び薄膜トランジスタの作製方法 |
| US8101444B2 (en) | 2007-08-17 | 2012-01-24 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| JP2009071289A (ja) | 2007-08-17 | 2009-04-02 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| US9054206B2 (en) | 2007-08-17 | 2015-06-09 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| TWI469223B (zh) | 2007-09-03 | 2015-01-11 | Semiconductor Energy Lab | 薄膜電晶體和顯示裝置的製造方法 |
| US20090090915A1 (en) | 2007-10-05 | 2009-04-09 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor, display device having thin film transistor, and method for manufacturing the same |
| JP5395415B2 (ja) | 2007-12-03 | 2014-01-22 | 株式会社半導体エネルギー研究所 | 薄膜トランジスタの作製方法 |
| TWI481029B (zh) | 2007-12-03 | 2015-04-11 | 半導體能源研究所股份有限公司 | 半導體裝置 |
| US7910929B2 (en) | 2007-12-18 | 2011-03-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP5527966B2 (ja) | 2007-12-28 | 2014-06-25 | 株式会社半導体エネルギー研究所 | 薄膜トランジスタ |
| US8247315B2 (en) | 2008-03-17 | 2012-08-21 | Semiconductor Energy Laboratory Co., Ltd. | Plasma processing apparatus and method for manufacturing semiconductor device |
| US8227278B2 (en) | 2008-09-05 | 2012-07-24 | Semiconductor Energy Laboratory Co., Ltd. | Methods for manufacturing thin film transistor and display device |
| TWI512981B (zh) | 2010-04-27 | 2015-12-11 | Semiconductor Energy Lab | 微晶半導體膜的製造方法及半導體裝置的製造方法 |
| WO2011142443A1 (en) | 2010-05-14 | 2011-11-17 | Semiconductor Energy Laboratory Co., Ltd. | Microcrystalline silicon film, manufacturing method thereof, semiconductor device, and manufacturing method thereof |
| US8410486B2 (en) | 2010-05-14 | 2013-04-02 | Semiconductor Energy Labortory Co., Ltd. | Method for manufacturing microcrystalline semiconductor film and method for manufacturing semiconductor device |
| US8778745B2 (en) | 2010-06-29 | 2014-07-15 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| CN102386072B (zh) | 2010-08-25 | 2016-05-04 | 株式会社半导体能源研究所 | 微晶半导体膜的制造方法及半导体装置的制造方法 |
| JP2012089708A (ja) | 2010-10-20 | 2012-05-10 | Semiconductor Energy Lab Co Ltd | 微結晶シリコン膜の作製方法、半導体装置の作製方法 |
| US8450158B2 (en) | 2010-11-04 | 2013-05-28 | Semiconductor Energy Laboratory Co., Ltd. | Method for forming microcrystalline semiconductor film and method for manufacturing semiconductor device |
| US8394685B2 (en) | 2010-12-06 | 2013-03-12 | Semiconductor Energy Laboratory Co., Ltd. | Etching method and manufacturing method of thin film transistor |
| US9048327B2 (en) | 2011-01-25 | 2015-06-02 | Semiconductor Energy Laboratory Co., Ltd. | Microcrystalline semiconductor film, method for manufacturing the same, and method for manufacturing semiconductor device |
-
1992
- 1992-04-27 JP JP10720392A patent/JP2924441B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0677483A (ja) | 1994-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2924441B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| US5576241A (en) | Method of separating semiconductor wafer with dielectrics | |
| JP2814319B2 (ja) | 液晶表示装置及びその製造方法 | |
| JPH0156539B2 (ja) | ||
| JP3352191B2 (ja) | 薄膜トランジスタの製造方法 | |
| KR100404351B1 (ko) | 박막 트랜지스터 및 그 제조방법 | |
| JP2950212B2 (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| JP3356159B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH04348077A (ja) | 薄膜トランジスタ | |
| US5652158A (en) | Method for making thin film transistors for a liquid crystal display | |
| JP3565993B2 (ja) | 半導体装置の製造方法 | |
| US6656776B2 (en) | Thin film transistor and fabricating method thereof | |
| JP2956380B2 (ja) | 薄膜トランジスタアレイおよびその製造方法 | |
| JPS61187272A (ja) | 薄膜電界効果トランジスタとその製造方法 | |
| JP3358284B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3451930B2 (ja) | 半導体素子の素子分離絶縁膜形成方法 | |
| JP3488833B2 (ja) | 電界効果トランジスタの形成方法 | |
| JPH04328872A (ja) | 多結晶薄膜トランジスタの製造方法及び多結晶薄膜トランジスタ | |
| JPH09270517A (ja) | 薄膜トランジスタの製造方法 | |
| KR100192393B1 (ko) | 반도체 소자의 커패시터 제조방법 | |
| JPH01200672A (ja) | コプレーナ型トランジスタ及びその製造方法 | |
| JP2702865B2 (ja) | 薄膜トランジスタ | |
| JP3304595B2 (ja) | 半導体装置の製造方法 | |
| JP3167445B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH04125971A (ja) | 薄膜トランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990406 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080507 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090507 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100507 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110507 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110507 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120507 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term |