JP2921014B2 - ディジタルｐｌｌ - Google Patents
ディジタルｐｌｌInfo
- Publication number
- JP2921014B2 JP2921014B2 JP2091467A JP9146790A JP2921014B2 JP 2921014 B2 JP2921014 B2 JP 2921014B2 JP 2091467 A JP2091467 A JP 2091467A JP 9146790 A JP9146790 A JP 9146790A JP 2921014 B2 JP2921014 B2 JP 2921014B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- pattern
- phase
- output
- input signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、コンパクトディスクの再生EFM信号に基
づくクロックを形成するのに用いて好適なディジタルPL
Lに関する。
づくクロックを形成するのに用いて好適なディジタルPL
Lに関する。
この発明は、例えばコンパクトディスクの再生EFM信
号に基づくクロックを形成するためのディジタルPLLに
おいて、周期の計測範囲に短いパターンでは不感帯を設
定することにより、アシンメトリの悪いディスクでもエ
ラーレートを悪化させることなく再生できるようにした
ものである。
号に基づくクロックを形成するためのディジタルPLLに
おいて、周期の計測範囲に短いパターンでは不感帯を設
定することにより、アシンメトリの悪いディスクでもエ
ラーレートを悪化させることなく再生できるようにした
ものである。
この発明は、例えばコンパクトディスクの再生EFM信
号に基づくクロックを形成するためのディジタルPLLに
おいて、短いパターンでの重みを理論値より小さくする
ことにより、アシンメトリの悪いディスクでもエラーレ
ートを悪化させることなく再生できるようにしたもので
ある。
号に基づくクロックを形成するためのディジタルPLLに
おいて、短いパターンでの重みを理論値より小さくする
ことにより、アシンメトリの悪いディスクでもエラーレ
ートを悪化させることなく再生できるようにしたもので
ある。
コンパクトディスクからの再生EFM（８−14変調）信
号に基づくクロックを形成するのに、ディジタルPLLが
用いられる。
号に基づくクロックを形成するのに、ディジタルPLLが
用いられる。
ディジタルPLLでは、設定データに応じて発振周波数
が制御されるディジタル制御発振器が用いられる。ディ
ジタルPLLで再生EFM信号に基づくクロックを形成する場
合、再生EFM信号の位相とディジタル制御発振器の出力
信号の位相との位相差がカウンタで計測され、この位相
差によりディジタル制御発振器の発振周波数が制御され
る。再生EFM信号中にはジッタ成分が含まれているた
め、このような位相制御ループとともに、周波数制御ル
ープが必要になる。再生EFM信号の周波数差は、EFM信号
の変化点の間の周期をカウンタで計測することにより検
出される。この周波数に応じて、ディジタル制御発振器
が制御される。
が制御されるディジタル制御発振器が用いられる。ディ
ジタルPLLで再生EFM信号に基づくクロックを形成する場
合、再生EFM信号の位相とディジタル制御発振器の出力
信号の位相との位相差がカウンタで計測され、この位相
差によりディジタル制御発振器の発振周波数が制御され
る。再生EFM信号中にはジッタ成分が含まれているた
め、このような位相制御ループとともに、周波数制御ル
ープが必要になる。再生EFM信号の周波数差は、EFM信号
の変化点の間の周期をカウンタで計測することにより検
出される。この周波数に応じて、ディジタル制御発振器
が制御される。
コンパクトディスクでは、ピットの凹凸のそれぞれの
長さのデューティ比が異なる極性をもったピット欠陥が
生じることがある。このような欠陥は、アシンメトリと
呼ばれている。アシンメトリの悪いディスクでは、高域
のジッタが生じる。また、符号間干渉やピット異常等に
より、ジッタが生じることがある。
長さのデューティ比が異なる極性をもったピット欠陥が
生じることがある。このような欠陥は、アシンメトリと
呼ばれている。アシンメトリの悪いディスクでは、高域
のジッタが生じる。また、符号間干渉やピット異常等に
より、ジッタが生じることがある。
再生EFM信号に基づくクロックをディジタルPLLで形成
するようにした従来のコンパクトディスクプレーヤで
は、アシンメトリの悪いディスクを再生すると、TOC（T
able of Cotents）や曲間でエラーレートが悪化してい
る。
するようにした従来のコンパクトディスクプレーヤで
は、アシンメトリの悪いディスクを再生すると、TOC（T
able of Cotents）や曲間でエラーレートが悪化してい
る。
これは、TOCや曲間では、3Tパターン（オール０のEFM
信号）が多く発生するからである。従来のディジタルPL
Lでは、アシンメトリが悪いと、3Tパターンのような短
いパターンの場合に、発振周波数が安定しない。
信号）が多く発生するからである。従来のディジタルPL
Lでは、アシンメトリが悪いと、3Tパターンのような短
いパターンの場合に、発振周波数が安定しない。
すなわち、EFM信号のパターンは、3T〜11Tである。
今、アシンメトリの悪いディスクが再生され、例えば±
0.5Tのジッタが発生したとする。この±0.5Tのジッタ
は、3Tパターンの様な短いパターンの場合と、11Tパタ
ーンのような長いパターンの場合とでは、変動の重みが
異なる。つまり、3Tパターンに対する0.5Tの変動は、 （0.5/3）×100＝16.6％ の変動である。これに対して、11Tパターンに対する0.5
Tの変動は、 （0.5/11）×100＝4.5％ である。
今、アシンメトリの悪いディスクが再生され、例えば±
0.5Tのジッタが発生したとする。この±0.5Tのジッタ
は、3Tパターンの様な短いパターンの場合と、11Tパタ
ーンのような長いパターンの場合とでは、変動の重みが
異なる。つまり、3Tパターンに対する0.5Tの変動は、 （0.5/3）×100＝16.6％ の変動である。これに対して、11Tパターンに対する0.5
Tの変動は、 （0.5/11）×100＝4.5％ である。
従来のディジタルPLLでは、3Tパターンのような短い
周期のパターンの場合でも、周期計測範囲を広くとって
いる。3Tパターンでは時間軸変動に対する重みが大きく
なるので、周期計測範囲が広いところに基づいてディジ
タル制御発振器の発振周波数が大きく動かされ、数値制
御発振器の動作が安定しない。このため、3Tパターンの
ような短い周期のパターンで、エラーレートが悪化す
る。
周期のパターンの場合でも、周期計測範囲を広くとって
いる。3Tパターンでは時間軸変動に対する重みが大きく
なるので、周期計測範囲が広いところに基づいてディジ
タル制御発振器の発振周波数が大きく動かされ、数値制
御発振器の動作が安定しない。このため、3Tパターンの
ような短い周期のパターンで、エラーレートが悪化す
る。
したがって、この発明の目的は、アシンメトリが悪い
ディスクの場合でも、エラーレートの改善が図れるディ
ジタルPLLを提供することにある。
ディスクの場合でも、エラーレートの改善が図れるディ
ジタルPLLを提供することにある。
この発明は、ディジタル制御発振器の発振出力の位相
と入力信号の位相との位相差を計測する位相差計測手段
と、 入力信号の周波数差を計測する周波数差計測手段とを
有し、 位相差と周波数差とに基づいてディジタル制御発振器
を制御するようにしたディジタルPLLにおいて、 周波数差計測手段は、入力信号のパターンを検出する
パターン検出手段と、 入力信号の周期を計測する周期計測手段と、 パターン検出手段で検出された入力信号のパターンと
周期計測手段で検出された入力信号の周期とから周波数
補正データを求める変換手段とからなり、 周期計測範囲には、短いパターンでは不感帯を設定す
るようにしたことを特徴とするディジタルPLLである。
と入力信号の位相との位相差を計測する位相差計測手段
と、 入力信号の周波数差を計測する周波数差計測手段とを
有し、 位相差と周波数差とに基づいてディジタル制御発振器
を制御するようにしたディジタルPLLにおいて、 周波数差計測手段は、入力信号のパターンを検出する
パターン検出手段と、 入力信号の周期を計測する周期計測手段と、 パターン検出手段で検出された入力信号のパターンと
周期計測手段で検出された入力信号の周期とから周波数
補正データを求める変換手段とからなり、 周期計測範囲には、短いパターンでは不感帯を設定す
るようにしたことを特徴とするディジタルPLLである。
この発明では、変換手段は、周期及びパターンに対応
して重み付けして形成される周波数補正データが蓄えら
れるメモリからなり、短いパターンでの重みを小さくす
るようにしている。
して重み付けして形成される周波数補正データが蓄えら
れるメモリからなり、短いパターンでの重みを小さくす
るようにしている。
3Tパターンのような短い周期のパターンの場合には、
周波数計測範囲に不感帯が設定される。このようにする
と、アシンメトリの悪いディスクの場合でも、ディジタ
ル制御発振器が安定し、エラーレートが改善できる。
周波数計測範囲に不感帯が設定される。このようにする
と、アシンメトリの悪いディスクの場合でも、ディジタ
ル制御発振器が安定し、エラーレートが改善できる。
以下、この発明の一実施例について、図面を参照して
説明する。
説明する。
第１図は、この発明の一実施例を示すものである。第
１図において、１は再生EFM信号SEFMの位相とクロックP
LCKの位相との位相差を計測する位相差計測回路、２は
再生EFM信号の周波数差を計測する周波数差計測回路、
３は数値データに応じて発振周波数が制御されるディジ
タル制御発振器である。
１図において、１は再生EFM信号SEFMの位相とクロックP
LCKの位相との位相差を計測する位相差計測回路、２は
再生EFM信号の周波数差を計測する周波数差計測回路、
３は数値データに応じて発振周波数が制御されるディジ
タル制御発振器である。
位相差計測回路１には、入力端子４からコンパクトデ
ィスクの再生EFM信号SEFMが供給される。これととも
に、位相差計測回路１には、ディジタル制御発振器３か
らクロックPLCKが供給される。また、位相差計測回路１
には、端子７からシステムクロックSCKが計測用のクロ
ックとして供給される。このシステムクロックSCKの周
波数（例えば34.5MHz）は、クロックPCLKの周波数（例
えば4,3218MHz）の例えば８倍とされる。
ィスクの再生EFM信号SEFMが供給される。これととも
に、位相差計測回路１には、ディジタル制御発振器３か
らクロックPLCKが供給される。また、位相差計測回路１
には、端子７からシステムクロックSCKが計測用のクロ
ックとして供給される。このシステムクロックSCKの周
波数（例えば34.5MHz）は、クロックPCLKの周波数（例
えば4,3218MHz）の例えば８倍とされる。
位相差計測回路１で、システムクロックSCKを用い
て、ディジタル制御発振器３の出力クロックPLCKの位相
と再生EFM信号SEFMの位相との位相差が計測される。
て、ディジタル制御発振器３の出力クロックPLCKの位相
と再生EFM信号SEFMの位相との位相差が計測される。
つまり、第２図において、再生EFM信号（第２図Ｂ）
のデータ変化点t1からクロックPLCK（第２図Ｃ）の例え
ば立ち下がりt2までの時間T1で、第２図Ｄに示すよう
に、システムクロックSCK（第２図Ａ）がカウントされ
る。
のデータ変化点t1からクロックPLCK（第２図Ｃ）の例え
ば立ち下がりt2までの時間T1で、第２図Ｄに示すよう
に、システムクロックSCK（第２図Ａ）がカウントされ
る。
システムクロックSCKは、第２図Ｄに示すように、
「０、−３、−２、−１、０、１、２、３…」の順にカ
ウントされる。システムクロックSCKは、従来では、
「−４、−３、−２、−１、０、１、２、３…」の順に
カウントされていたが、この実施例では、カウント値
「−４」は０として処理される。これは、後に説明する
ように、アシンメトリの悪いディスクでも、位相ロック
できるように、位相ロックの不感帯を設定するためであ
る。
「０、−３、−２、−１、０、１、２、３…」の順にカ
ウントされる。システムクロックSCKは、従来では、
「−４、−３、−２、−１、０、１、２、３…」の順に
カウントされていたが、この実施例では、カウント値
「−４」は０として処理される。これは、後に説明する
ように、アシンメトリの悪いディスクでも、位相ロック
できるように、位相ロックの不感帯を設定するためであ
る。
第２図では、再生EFM信号のデータ変化点t1からクロ
ックPLCKの立ち下がりt2までの時間T1で、システムクロ
ックSCKが４クロック分カウントされている。システム
クロックSCKは、クロックPLCKの８倍の周波数とされて
いる。したがって、このように再生EFM信号のデータ変
化点t1からクロックPLCKの立ち下がりt2までの時間T
1で、システムクロックSCKが４クロック分（クロックPL
CKの1/2周期分）カウントされている時、再生EFM信号の
位相とクロックPLCKの位相とが同期している。システム
クロックSCKは「０、−３、２、−１、０、１、２、
３、…」の順にカウントされるので、この場合には、第
２図Ｄに示すように、システムクロックSCKのカウント
値が「０」になる。
ックPLCKの立ち下がりt2までの時間T1で、システムクロ
ックSCKが４クロック分カウントされている。システム
クロックSCKは、クロックPLCKの８倍の周波数とされて
いる。したがって、このように再生EFM信号のデータ変
化点t1からクロックPLCKの立ち下がりt2までの時間T
1で、システムクロックSCKが４クロック分（クロックPL
CKの1/2周期分）カウントされている時、再生EFM信号の
位相とクロックPLCKの位相とが同期している。システム
クロックSCKは「０、−３、２、−１、０、１、２、
３、…」の順にカウントされるので、この場合には、第
２図Ｄに示すように、システムクロックSCKのカウント
値が「０」になる。
第３図に示すように、クロックPLCKの位相が再生EFM
信号の位相より進んでいると、時間T1でカウントされる
システムクロックSCKが４クロックより少なくなる。第
３図Ｄでは、システムクロックSCKが２クロック分カウ
ントされ、そのカウント値が負の値（例えば「−２」）
になる。カウント値が負の値の時には、ディジタル制御
発振器３から出力されるクロックPLCKの位相が遅らされ
る。
信号の位相より進んでいると、時間T1でカウントされる
システムクロックSCKが４クロックより少なくなる。第
３図Ｄでは、システムクロックSCKが２クロック分カウ
ントされ、そのカウント値が負の値（例えば「−２」）
になる。カウント値が負の値の時には、ディジタル制御
発振器３から出力されるクロックPLCKの位相が遅らされ
る。
第４図に示すように、クロックPLCKの位相が再生EFM
信号SEFMより遅れていると、時間T1の間にカウントされ
るシステムクロックSCKが４クロックより多くなる。第
４図Ｄでは、システムクロックSCKが５クロック分カウ
ントされ、そのカウント値が正の値（例えば「１」）に
なる。カウント値が正の値の時には、ディジタル制御発
振器３から出力されるクロックPLCKの位相が進められ
る。
信号SEFMより遅れていると、時間T1の間にカウントされ
るシステムクロックSCKが４クロックより多くなる。第
４図Ｄでは、システムクロックSCKが５クロック分カウ
ントされ、そのカウント値が正の値（例えば「１」）に
なる。カウント値が正の値の時には、ディジタル制御発
振器３から出力されるクロックPLCKの位相が進められ
る。
このように、再生EFM信号のデータ変化点t1からクロ
ックPLCKの立ち下がりt2までの時間T1が４クロック分と
なるように制御することにより、再生EFM信号の位相と
クロックPLCKの位相とがロックされる。
ックPLCKの立ち下がりt2までの時間T1が４クロック分と
なるように制御することにより、再生EFM信号の位相と
クロックPLCKの位相とがロックされる。
ところで、この実施例では、時間T1の間にカウントさ
れるシステムクロックSCKが４クロック分の場合だけで
なく、０クロック分（又は８クロック分）となった場合
にも、位相差計測回路１から「０」が出力されるように
されている。すなわち、従来では、カウント値「−４」
とされていた値が「０」として処理される。したがっ
て、第５図に示すように、再生EFM信号のデータ変化点
とクロックPLCKの立ち下がりとが同期している場合に
も、位相がロックされる。換言すると、再生EFM信号S
EFMの位相とクロックPLCKの位相とが±180度分ずれてい
る場合にも、位相ロックがかかる。
れるシステムクロックSCKが４クロック分の場合だけで
なく、０クロック分（又は８クロック分）となった場合
にも、位相差計測回路１から「０」が出力されるように
されている。すなわち、従来では、カウント値「−４」
とされていた値が「０」として処理される。したがっ
て、第５図に示すように、再生EFM信号のデータ変化点
とクロックPLCKの立ち下がりとが同期している場合に
も、位相がロックされる。換言すると、再生EFM信号S
EFMの位相とクロックPLCKの位相とが±180度分ずれてい
る場合にも、位相ロックがかかる。
これは、例えば再生しているコンパクトディスクのア
シンメトリが悪く、再生EFM信号中に±180度のジッタが
含まれている場合でも、位相ロックできるようにするた
である。
シンメトリが悪く、再生EFM信号中に±180度のジッタが
含まれている場合でも、位相ロックできるようにするた
である。
つまり、アシンメトリが悪く再生EFM信号SEFM中に例
えば±0.5T分のジッタが生じたとする。±0.5T分ジッタ
は、クロックPCKの±180度の変動に対応する。
えば±0.5T分のジッタが生じたとする。±0.5T分ジッタ
は、クロックPCKの±180度の変動に対応する。
従来では、±180度の変動に対する不感帯が設けられ
ていないので、再生EFM信号SEFMの位相とクロックPLCK
の位相とが一致している場合だけ位相ロックがかかり、
±180度分のジッタが発生すると、安定した状態でロッ
クできなくなる。±180度分のジッタでは、位相が進だ
のか遅れたのかを判断できないためである。
ていないので、再生EFM信号SEFMの位相とクロックPLCK
の位相とが一致している場合だけ位相ロックがかかり、
±180度分のジッタが発生すると、安定した状態でロッ
クできなくなる。±180度分のジッタでは、位相が進だ
のか遅れたのかを判断できないためである。
これに対して、この発明の一実施例では、再生EFM信
号SEFMの位相とクロックPLCKの位相とが±180度分ずる
ている場合にも、位相ロックがかかる。したがって、±
180度分のジッタが含まれている場合でも位相ロックが
かかり、アシンメトリが悪いディスクでも、エラーレー
トが改善できる。
号SEFMの位相とクロックPLCKの位相とが±180度分ずる
ている場合にも、位相ロックがかかる。したがって、±
180度分のジッタが含まれている場合でも位相ロックが
かかり、アシンメトリが悪いディスクでも、エラーレー
トが改善できる。
第１図において、位相差計測回路１から、上述のよう
に再生EFM信号SEFMの位相とクロックPLCKの位相との位
相差を計測して求めた位相補正データが出力される。こ
の位相補正データが加算器５に供給される。
に再生EFM信号SEFMの位相とクロックPLCKの位相との位
相差を計測して求めた位相補正データが出力される。こ
の位相補正データが加算器５に供給される。
周波数差計測回路２は、エッジ微分回路10と、ΔＴ計
測カウンタ11と、Ｎ検出カウンタ12と、周波数エラー量
換算ROM13と、ローパスフィルタ14とから構成される。
測カウンタ11と、Ｎ検出カウンタ12と、周波数エラー量
換算ROM13と、ローパスフィルタ14とから構成される。
入力端子４からの再生EFM信号SEFMがエッジ微分回路1
0に供給される。エッジ微分回路10で、再生EFM信号の変
化点が検出される。このエッジ微分回路10の出力がΔＴ
計測カウンタ11に供給されるとともに、Ｎ検出カウンタ
12に供給される。
0に供給される。エッジ微分回路10で、再生EFM信号の変
化点が検出される。このエッジ微分回路10の出力がΔＴ
計測カウンタ11に供給されるとともに、Ｎ検出カウンタ
12に供給される。
ΔＴ計測カウンタ11には、端子８からシステムクロッ
クSCKが計測クロックとして供給される。ΔＴ計測カウ
ンタ11で、再生EFM信号SEFMの変化点の間のシステムク
ロックSCKがカウントされる。
クSCKが計測クロックとして供給される。ΔＴ計測カウ
ンタ11で、再生EFM信号SEFMの変化点の間のシステムク
ロックSCKがカウントされる。
ΔＴ計測カウンタ11の出力がＮ検出カウンタ12に供給
される。システムクロックSCKがクロックPLCKの８倍で
あるから、1Tパターンの間に、ΔＴ計測カウンタ11でシ
ステムクロックSCKが８クロック分カウントされる。Δ
Ｔ計測カウンタ11でシステムクロックSCKが８クロック
分カウントされる毎に、Ｎ検出カウンタ12がアップカウ
ントされる。このＮ検出カウンタ12の出力から、再生EF
M信号のパターンが検出される。
される。システムクロックSCKがクロックPLCKの８倍で
あるから、1Tパターンの間に、ΔＴ計測カウンタ11でシ
ステムクロックSCKが８クロック分カウントされる。Δ
Ｔ計測カウンタ11でシステムクロックSCKが８クロック
分カウントされる毎に、Ｎ検出カウンタ12がアップカウ
ントされる。このＮ検出カウンタ12の出力から、再生EF
M信号のパターンが検出される。
ΔＴ計測カウンタ11の出力及びＮ検出カウンタ12の出
力が周波数エラー量換算ROM13に供給される。周波数エ
ラー量換算ROM13には、第６図に示すように、各パター
ン毎に、周波数差に対応する周波数補正データが蓄えら
れている。この周波数エラー量換算ROM13に蓄えられて
いる周波数補正データは、所定クロックの誤差に対する
各パターン毎の時間軸変動の割合に応じた重み付けをし
て設定される。但し、後に詳述するように、3Tパターン
の場合には、このように重み付けに従っていない。すな
わち、3Tパターンでは、ΔＴ計測カウンタ11の出力が
「３」、「５」になる点が不感帯とされている。また、
ΔＴ計測カウンタ11の出力が「２」、「６」になる点の
周波数補正データが理論値より小さくされている。これ
は、アシンメトリの悪いディスクの場合に、3Tパターン
でエラーレートが悪化するのを防止するためである。
力が周波数エラー量換算ROM13に供給される。周波数エ
ラー量換算ROM13には、第６図に示すように、各パター
ン毎に、周波数差に対応する周波数補正データが蓄えら
れている。この周波数エラー量換算ROM13に蓄えられて
いる周波数補正データは、所定クロックの誤差に対する
各パターン毎の時間軸変動の割合に応じた重み付けをし
て設定される。但し、後に詳述するように、3Tパターン
の場合には、このように重み付けに従っていない。すな
わち、3Tパターンでは、ΔＴ計測カウンタ11の出力が
「３」、「５」になる点が不感帯とされている。また、
ΔＴ計測カウンタ11の出力が「２」、「６」になる点の
周波数補正データが理論値より小さくされている。これ
は、アシンメトリの悪いディスクの場合に、3Tパターン
でエラーレートが悪化するのを防止するためである。
ΔＴ計測カウンタ11の出力及びＮ検出カウンタ12の出
力に応じて、周波数エラー量換算ROM13から周波数補正
データが読み出される。この周波数補正データがローパ
スフィルタ14を介して加算器５に供給される。
力に応じて、周波数エラー量換算ROM13から周波数補正
データが読み出される。この周波数補正データがローパ
スフィルタ14を介して加算器５に供給される。
第７図に示すように、再生EFM信号SEFMのデータの変
化点t11から、ΔＴ計測カウンタ11で、システムクロッ
クSCK（第７図Ａ）がカウントさせる。ΔＴ計測カウン
タ11は、０〜７まで８クロック分（クロックPLCKの一周
期分に対応する）、システムクロックSKCをカウントす
る。ΔＴ計測カウンタ11でシステムクロックSCKが８ク
ロック分カウントがされる毎に、第７図Ｄに示すよう
に、Ｎ検出カウンタ12がカウントアップされる。このＮ
検出カウンタ12の出力から、再生EFM信号のパターンが
検出される。そして、次の再生EFM信号SEFMのデータの
変化点t12で、ΔＴ計測カウンタ11の出力及びＮ検出の
カウンタ12の出力が周波数エラー量変換ROM13に取り込
まれる。
化点t11から、ΔＴ計測カウンタ11で、システムクロッ
クSCK（第７図Ａ）がカウントさせる。ΔＴ計測カウン
タ11は、０〜７まで８クロック分（クロックPLCKの一周
期分に対応する）、システムクロックSKCをカウントす
る。ΔＴ計測カウンタ11でシステムクロックSCKが８ク
ロック分カウントがされる毎に、第７図Ｄに示すよう
に、Ｎ検出カウンタ12がカウントアップされる。このＮ
検出カウンタ12の出力から、再生EFM信号のパターンが
検出される。そして、次の再生EFM信号SEFMのデータの
変化点t12で、ΔＴ計測カウンタ11の出力及びＮ検出の
カウンタ12の出力が周波数エラー量変換ROM13に取り込
まれる。
周波数エラーのない場合には、第７図Ｃに示すよう
に、次のデータの変化点t12でのΔＴ計測カウンタ11の
出力は「０」になる。
に、次のデータの変化点t12でのΔＴ計測カウンタ11の
出力は「０」になる。
これに対して、再生EFM信号SEFMの周波数が低くなっ
てくると、第８図Ｃに示すように、データの変化点t11K
から次の泥の変化点t12までの間にカウントされるシス
テムクロックSCKの数が８の倍数より多くなる。第８図
Ｃでは、ΔＴ計測カウンタ11の出力が「２」になってい
る。Ｎ検出カウンタ12の出力が3Tパターンで、ΔＴ計測
カウンタ11の出力が「２」の場合には、第６図に示すよ
うに、周波数エラー量変換ROM13の出力は「38」にな
る。周波数エラー量変換ROM13の出力が正の時には、デ
ィジタル制御発振器３の位相が進められる。
てくると、第８図Ｃに示すように、データの変化点t11K
から次の泥の変化点t12までの間にカウントされるシス
テムクロックSCKの数が８の倍数より多くなる。第８図
Ｃでは、ΔＴ計測カウンタ11の出力が「２」になってい
る。Ｎ検出カウンタ12の出力が3Tパターンで、ΔＴ計測
カウンタ11の出力が「２」の場合には、第６図に示すよ
うに、周波数エラー量変換ROM13の出力は「38」にな
る。周波数エラー量変換ROM13の出力が正の時には、デ
ィジタル制御発振器３の位相が進められる。
また、周波数が高くなってくると、第９図Ｃに示すよ
うに、データの変化点t11から次のデータの変化点t12ま
での間にカウントされるシステムクロックSCKの数が８
の倍数より少なくなる。第９図Ｃでは、ΔＴ計測カウン
タ11の出力が「６」になっている。Ｎ検出カウンタ12の
出力が3Tパターンで、ΔＴ計測カウンタ11の出力が
「６」の場合には、第６図に示すように、周波数エラー
量変換RCM13の出力は「−38」になる。周波数エラー量
変換RCM13の出力が負の時には、ディジタル制御発振器
３の位相が遅らされる。
うに、データの変化点t11から次のデータの変化点t12ま
での間にカウントされるシステムクロックSCKの数が８
の倍数より少なくなる。第９図Ｃでは、ΔＴ計測カウン
タ11の出力が「６」になっている。Ｎ検出カウンタ12の
出力が3Tパターンで、ΔＴ計測カウンタ11の出力が
「６」の場合には、第６図に示すように、周波数エラー
量変換RCM13の出力は「−38」になる。周波数エラー量
変換RCM13の出力が負の時には、ディジタル制御発振器
３の位相が遅らされる。
したがって、ΔＴ計測カウンタ11の出力が「０」にな
るように、ディジタル制御発振器３の周波数が制御され
る。
るように、ディジタル制御発振器３の周波数が制御され
る。
ところで、１周期当たりの周波数エラー量はΔＴ計測
カウンタ11で得られるカウント値をパターン数で割れば
求まり、これに基づいて重み付けして周波数補正データ
を求めると、3TパターンではΔＴ計測カウンタ11の出力
が「３」、「５」になる点に対して、大きな値（例えば
「63」、「−63」）の周波数補正データが設定される。
ところが、このように3Tパターンで、ΔＴ計測カウンタ
11の出力が「３」、「５」になる点に周波数補正データ
を蓄えるようにすると、アシンメトリが悪いディスクで
大きなジッタが発生している場合に、周波数エラー量変
換RCM13から絶えず大きな値の周波数補正データが出力
されることになり、ディジタル制御発振器３が安定しな
くなる。
カウンタ11で得られるカウント値をパターン数で割れば
求まり、これに基づいて重み付けして周波数補正データ
を求めると、3TパターンではΔＴ計測カウンタ11の出力
が「３」、「５」になる点に対して、大きな値（例えば
「63」、「−63」）の周波数補正データが設定される。
ところが、このように3Tパターンで、ΔＴ計測カウンタ
11の出力が「３」、「５」になる点に周波数補正データ
を蓄えるようにすると、アシンメトリが悪いディスクで
大きなジッタが発生している場合に、周波数エラー量変
換RCM13から絶えず大きな値の周波数補正データが出力
されることになり、ディジタル制御発振器３が安定しな
くなる。
そこで、この発明の一実施例では、3Tパターンでは、
±３クロック分の時間軸変動に対して不感帯を設けてい
る。また、3Tパターンでは、±２クロック分の変動に対
する周波数補正データが小さくされている。このため、
アシンメトリの悪いディスクの場合には、3Tパターンで
大きな周波数変動が生じている場合にはディジタル制御
発振器３の発振周波数が変動されなくなり、ディジタル
制御発振器３が安定し、エラーレートが改善される。
±３クロック分の時間軸変動に対して不感帯を設けてい
る。また、3Tパターンでは、±２クロック分の変動に対
する周波数補正データが小さくされている。このため、
アシンメトリの悪いディスクの場合には、3Tパターンで
大きな周波数変動が生じている場合にはディジタル制御
発振器３の発振周波数が変動されなくなり、ディジタル
制御発振器３が安定し、エラーレートが改善される。
第１図において、加算器５で、位相差計測回路１から
の位相差データと、周波数差計測回路２からの周波数差
データとが加算される。この加算器５の出力がディジタ
ル制御発振器３に供給される。この加算器５からのデー
タに応じて、ディジタル制御発振器３の周波数が制御さ
れる。
の位相差データと、周波数差計測回路２からの周波数差
データとが加算される。この加算器５の出力がディジタ
ル制御発振器３に供給される。この加算器５からのデー
タに応じて、ディジタル制御発振器３の周波数が制御さ
れる。
この発明によれば、3Tパターンでは、±３クロック分
の時間軸変動に対して不感帯を設けるとともに、±２ク
ロック分の変動に対する周波数補正データが小さくされ
ている。このため、アシンメトリの悪いディスクの場合
でも、ディジタル制御発振器３の発振周波数が安定し、
エラーレートが改善できる。
の時間軸変動に対して不感帯を設けるとともに、±２ク
ロック分の変動に対する周波数補正データが小さくされ
ている。このため、アシンメトリの悪いディスクの場合
でも、ディジタル制御発振器３の発振周波数が安定し、
エラーレートが改善できる。
第10図は、アシンメトリの悪いディスクを従来のディ
ジタルPLLを用いたコンパクトディスクプレーヤで再生
した時のエラーレートを示し、第11図は、アシンメトリ
の悪いディスクをこの発明が適用されたディジタルPLL
を用いたコンパクトディスクプレーヤで再生した時のエ
ラーレートを示すものである。第10図及び第11図におい
て、横軸は時間を示し、縦軸はエラーレートを示す。E1
はブロックエラー、E2はエラー訂正不能で補間されるエ
ラーである。
ジタルPLLを用いたコンパクトディスクプレーヤで再生
した時のエラーレートを示し、第11図は、アシンメトリ
の悪いディスクをこの発明が適用されたディジタルPLL
を用いたコンパクトディスクプレーヤで再生した時のエ
ラーレートを示すものである。第10図及び第11図におい
て、横軸は時間を示し、縦軸はエラーレートを示す。E1
はブロックエラー、E2はエラー訂正不能で補間されるエ
ラーである。
従来では、第10図に示すように、特に曲間やTOCでエ
ラーが多く発生している。この発明が適用されると、第
11図に示すように、エラーが殆ど発生されなくなる。
ラーが多く発生している。この発明が適用されると、第
11図に示すように、エラーが殆ど発生されなくなる。
第１図はこの発明の一実施例のブロック図，第２図〜第
５図はこの発明の一実施例における位相制御の説明に用
いるタイミング図、第６図はこの発明の一実施例におけ
る周波数制御の説明に用いる略線図，第７図〜第９図は
この発明の一実施例における周波数制御の説明に用いる
タイミング図，第10図及び第11図はこの発明の効果を示
すグラフである。 図面における主要な符号の説明 1:位相差計測回路,2:周波数差計測回路， 3:ディジタル制御発振器,11:ΔＴ計測カウンタ， 12:N検出カウンタ,13:周波数エラー量変換ROM。
５図はこの発明の一実施例における位相制御の説明に用
いるタイミング図、第６図はこの発明の一実施例におけ
る周波数制御の説明に用いる略線図，第７図〜第９図は
この発明の一実施例における周波数制御の説明に用いる
タイミング図，第10図及び第11図はこの発明の効果を示
すグラフである。 図面における主要な符号の説明 1:位相差計測回路,2:周波数差計測回路， 3:ディジタル制御発振器,11:ΔＴ計測カウンタ， 12:N検出カウンタ,13:周波数エラー量変換ROM。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H03L 7/06 - 7/199 G11B 20/14
Claims (2)
- 【請求項１】ディジタル制御発振器の発振出力の位相と
入力信号の位相との位相差を計測する位相差計測手段
と、 上記入力信号の周波数差を計測する周波数計測手段とを
有し、 上記位相差と上記周波数差とに基づいて上記ディジタル
制御発振器を制御するようにしたディジタルPLLにおい
て、 上記周波数差計測手段は、上記入力信号のパターンを検
出するパターン検出手段と、 上記入力信号の周期を計測する周期計測手段と、 上記パターン検出手段で検出された入力信号のパターン
と上記周期計測手段で検出された入力信号の周期とから
周波数補正データを求める変換手段とからなり、 上記周期計測範囲には、短いパターンでは不感帯を設定
するようにしたことを特徴とするディジタルPLL。 - 【請求項２】上記変換手段は、上記周期及び上記パター
ンに対応して重み付けして形成される周波数補正データ
が蓄えられるメモリからなり、短いパターンの上記重み
を小さくするようにしたことを特徴とする請求項１記載
のディジタルPLL。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2091467A JP2921014B2 (ja) | 1990-04-06 | 1990-04-06 | ディジタルｐｌｌ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2091467A JP2921014B2 (ja) | 1990-04-06 | 1990-04-06 | ディジタルｐｌｌ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03289819A JPH03289819A (ja) | 1991-12-19 |
| JP2921014B2 true JP2921014B2 (ja) | 1999-07-19 |
Family
ID=14027190
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2091467A Expired - Lifetime JP2921014B2 (ja) | 1990-04-06 | 1990-04-06 | ディジタルｐｌｌ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2921014B2 (ja) |
-
1990
- 1990-04-06 JP JP2091467A patent/JP2921014B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03289819A (ja) | 1991-12-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0714097B1 (en) | Disc player apparatus | |
| US4423498A (en) | Control apparatus for a recording medium drive motor in a digital information reproducing apparatus | |
| JPS58220226A (ja) | 位相ロツクル−プ制御回路 | |
| JP2581074B2 (ja) | デジタルｐｌｌ回路 | |
| US6580775B1 (en) | Method of detecting frequency of digital phase locked loop | |
| KR101067580B1 (ko) | 위상 오차 판정 방법 및 디지털 ｐｌｌ 장치 | |
| JP2921014B2 (ja) | ディジタルｐｌｌ | |
| US5416809A (en) | Digital phase locked loop apparatus | |
| US20010055249A1 (en) | Optical disk apparatus | |
| JP2699350B2 (ja) | デジタルｐｌｌ回路 | |
| JPH03289820A (ja) | ディジタルｐｌｌ | |
| JP3342937B2 (ja) | データ再生用ｐｌｌ回路の制御装置及びデータ再生システム | |
| JP2675096B2 (ja) | 再生信号補正方法 | |
| JPH087468A (ja) | 光ディスク再生装置 | |
| JP2661040B2 (ja) | デジタルｐｌｌ回路 | |
| JP3426088B2 (ja) | ディジタルｐｌｌ回路 | |
| JPH01307317A (ja) | Ｐｌｌ回路 | |
| JP3309498B2 (ja) | ディジタルクロック再生装置 | |
| JP2638812B2 (ja) | Ｐｌｌ回路 | |
| JPH05315945A (ja) | デジタルｐｌｌ回路 | |
| JP3772462B2 (ja) | ディジタルｐｌｌ回路 | |
| JP2001148161A (ja) | ジッタ抑制回路及びそれを用いたデータ再生回路 | |
| JPH08149418A (ja) | ディスク再生装置の同期信号検出装置 | |
| JPH012419A (ja) | Ｐｌｌ回路 | |
| JPS63269828A (ja) | Ｐｌｌ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080430 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090430 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090430 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100430 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term |