JPH08149418A - ディスク再生装置の同期信号検出装置 - Google Patents

Abstract

(57)【要約】 【目的】 同期信号の欠陥を補償する時に、クロックが
ジッタを持っていても、なるべく検出された同期信号を
出力する。 【構成】 カウント装置５のカウンタ３が再生信号と同
期したクロックをカウントし、Ｎ＋Ｋのクロックをカウ
ントすると、デコーダ４が出力ＤＴを発生する。検出さ
れた同期信号ＳＹＮＣと出力ＤＴとが合成回路６を介し
てカウンタ３をクリアする。ＳＹＮＣとＤＴとが合成回
路８を介して出力同期信号ＷＳＹＮＣとして取り出され
る。通常動作では、ＤＴが発生する前にＳＹＮＣにより
カウンタ３がクリアされ、シフトレジスタ７を介してＳ
ＹＮＣが出力として採用される。ＳＹＮＣが欠落する
と、デコーダ４の出力ＤＴにより同期信号が補間され
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、ディスク再生装置に
設けられる同期信号検出装置、特に、同期信号が欠落し
た場合に、その補償のための装置に関する。

【０００２】

【従来の技術】光ディスク例えば記録可能な光ディスク
では、１セクタ毎にセクタ同期信号およびアドレスがデ
ィスク上にプリフォーマットされている。このセクタ同
期信号およびアドレスを再生することによって、ディス
クに対してデータを記録し、ディスクからデータを再生
する。セクタ同期信号の特定のビットパターンを再生信
号中から検出し、検出出力を再生同期信号として使用す
る。この再生同期信号によって、ディスク上の記録開始
位置を規定できる。

【０００３】ディスクの傷等によって、再生信号が消失
したり、再生信号にエラーが発生すると、セクタ同期信
号を検出できず、セクタ同期信号の欠落が生じる場合が
ある。この場合には、欠落したセクタ同期信号を補償
（補間あるいは内挿とも称される）する必要がある。従
来では、図１２に示すように、１６ビットのカウンタ３
とデコーダ５１とによって、１セクタのデータ数をＮビ
ットとする時に、Ｎ個のクロック（再生信号と同期した
ビットクロックの周波数）をカウントすると一巡するカ
ウント装置５２によって、補償用の疑似同期信号ＤＴ´
を生成し、このＤＴ´によって欠落したセクタ同期信号
を補間している。

【０００４】すなわち、入力端子１に再生信号から検出
された同期信号ＳＹＮＣが供給され、１６ビットカウン
タ３が入力同期信号ＳＹＮＣとデコーダ５１の出力ＤＴ
´とが供給される合成回路６の出力信号でクリアされ、
入力同期信号ＳＹＮＣと出力ＤＴ´が供給される合成回
路８から出力端子２に出力同期信号ＷＳＹＮＣが取り出
される。

【０００５】上述の構成において、合成回路６および８
は、先行して入力されたものを優先的に出力する構成と
されている。従って、図１３に示すように、入力同期信
号ＳＹＮＣに対して、デコーダ５１の出力ＤＴ´が同
時、あるいは若干遅れて発生する時には、入力同期信号
ＳＹＮＣによりカウンタ３がクリアされ、入力同期信号
ＳＹＮＣが出力同期信号ＷＳＹＮＣとして出力される。

【０００６】

【発明が解決しようとする課題】カウンタ３がカウント
するクロックは、再生信号と同期するように、ＰＬＬで
形成されるが、ＰＬＬの性能や、トラックジャンプや、
回転ムラなどの外乱により完全に同期することができ
ず、クロックが時間的な揺らぎ（ジッター）を有してい
る。その結果、クロックをＮ個カウントした時に発生す
る出力ＤＴ´と入力同期信号ＳＹＮＣとの間に位相ずれ
が生じる。例えばクロックの周波数が再生信号のビット
クロックの周波数よりも若干高く、図１４に示すよう
に、入力同期信号ＳＹＮＣのタイミングよりもデコーダ
５１の出力ＤＴ´のタイミングが早いときには、ＤＴ´
によってカウンタ３がクリアされ、ＤＴ´が出力同期信
号ＷＳＹＮＣとして出力される。

【０００７】このように、検出された本来の同期信号Ｓ
ＹＮＣが欠落してないにもかかわらず、無視されるため
に、出力同期信号ＷＳＹＮＣに基づいて、記録処理のタ
イミングを規定すると、記録するべき箇所と実際に記録
される箇所とのずれがディスク上に生じる。このずれを
吸収するために、フォーマット上で、記録されるデータ
単位（クラスターと称される）の間にギャップを規定し
ていた。ギャップが長いことは、記録密度の低下を招く
ので、なるべく短いことが好ましい。

【０００８】従って、この発明の目的は、検出された同
期信号と生成された補償用の同期信号との間の多少の時
間的なずれを許容して、検出された同期信号をなるべく
出力できるディスク再生装置の同期信号検出装置を提供
することにある。

【０００９】

【課題を解決するための手段】この発明は、記録／再生
されるデータのＮ毎に同期信号が付加されたディジタル
信号が記録されたディスクの再生装置の同期信号検出装
置において、再生信号から同期信号を検出する同期信号
検出回路と、再生信号と同期したクロックをカウント
し、同期信号検出回路からの入力同期信号によりリセッ
トされ、Ｎ＋Ｋ（Ｋは、任意の自然数）クロックで一巡
するカウント装置と、入力同期信号が欠落する時に、Ｎ
＋Ｋ毎のタイミングでカウント装置が発生する信号によ
り欠落した入力同期信号を補間するための回路とからな
ることを特徴とするディスク再生装置の同期信号検出装
置である。

【００１０】

【作用】入力同期信号ＳＹＮＣによりカウント装置がク
リアされ、Ｎ＋Ｋのクロックをカウントすると、出力信
号ＤＴを発生する。入力同期信号ＳＹＮＣと出力信号Ｄ
Ｔとの合成した出力でカウント装置がクリアされる。従
って、同期信号に欠陥がない通常動作では、カウント装
置が入力同期信号ＳＹＮＣでクリアされる。入力同期信
号ＳＹＮＣがＫクロック遅延されて、遅延されたＳＹＮ
Ｃと信号ＤＴとが合成回路に供給され、合成回路から出
力同期信号ＷＳＹＮＣが得られる。通常動作時に、クロ
ックがジッタを有していても、Ｋクロックによりこのジ
ッタが吸収され、入力同期信号ＳＹＮＣが出力される。

【００１１】

【実施例】以下、この発明の一実施例について図面を参
照して説明する。図１は、この発明による同期信号検出
装置の基本的な構成を示す。１で示す入力端子からは、
ディスクを読み取った信号から検出された入力同期信号
ＳＹＮＣが供給される。３は、読み取り信号から抽出さ
れたクロックをカウントする１６ビットのカウンタであ
り、４は、カウンタ３のカウント値が供給されるデコー
ダである。カウンタ３およびデコーダ４が（Ｎ＋Ｋ）回
で一巡するカウント装置５を構成する。

【００１２】入力同期信号ＳＹＮＣとカウント装置５
（デコーダ４）の出力ＤＴとが合成回路６に供給され、
合成回路６の出力によりカウンタ３がクリアされる。ま
た、入力同期信号ＳＹＮＣがＫ段のシフトレジスタ７に
供給され、シフトレジスタ７によりＫクロック遅延され
た信号が合成回路８に供給され、デコーダ４の出力ＤＴ
と合成される。合成回路８から出力端子２に出力同期信
号ＷＳＹＮＣが取り出される。合成回路６および８は、
時間的に先に入力されたものを優先して出力する。

【００１３】図２に示すように、カウンタ３がカウント
するクロックの精度が高い場合には、出力ＤＴが発生す
る前に入力同期信号ＳＹＮＣがカウンタ３をクリアし、
出力同期信号ＷＳＹＮＣとして出力される。デコーダ４
は、Ｋクロック前でクリアされるので、ＤＴが出力され
ない。また、図３に示すように、カウント装置５がカウ
ントするクロックがジッタを持つために、出力ＤＴが発
生するタイミングが早くなる場合、言い換えると、入力
同期信号ＳＹＮＣがＤＴに対して若干遅れた場合、入力
同期信号ＳＹＮＣとＤＴとの位相差がＫクロック以内で
あれば、カウンタ３が入力同期信号ＳＹＮＣでクリアさ
れる。従って、図２の動作と同様に、デコーダ４から出
力ＤＴが発生せず、シフトレジスタ７を介された入力同
期信号ＳＹＮＣが出力同期信号ＷＳＹＮＣとして出力さ
れる。図２および図３において、破線の間隔は、クロッ
クのタイミングを表す。従って、ここでは、Ｋ＝１（ク
ロック）としている。

【００１４】若し、クロックの持つジッタが大きく、入
力同期信号ＳＹＮＣよりも、Ｋクロックを越える位相、
早くカウント装置５がＤＴを発生するときには、カウン
タ３が信号ＤＴでクリアされ、また、信号ＤＴが出力同
期信号ＷＳＹＮＣとして取り出される。さらに、入力同
期信号ＳＹＮＣが欠落した場合にも、信号ＤＴが出力同
期信号ＷＳＹＮＣとして採用される。Ｋの値は、任意に
選べるが、Ｋを大きくすることは、同期がはずれている
程度が大きいことを許容することになる。従って、実際
には、Ｋは、１クロックあるいは２クロック程度に選定
される。

【００１５】この発明の一実施例についてより具体的に
説明する。図４において、１１が例えばＣＬＶ（線速度
一定）方式の記録可能な光学式のディスク例えば光磁気
ディスクである。この発明は、ＣＡＶ（角速度一定）、
ゾーンＣＡＶ（ゾーン毎にデータレートを可変するも
の）等の方式のディスクに対しても適用できる。

【００１６】ディスク１１は、スピンドルモータ１２に
より回転され、光学式のピックアップ１３によって、デ
ィスク１１にディジタルデータ（ディジタルオーディオ
データ、ディジタルビデオデータ、ＭＰＥＧ方式のビデ
オおよびオーディオデータ等）が記録／再生される。図
示しないが、スピンドルモータ１２に対する制御回路が
設けられ、また、ディスク１１の径方向において、ピッ
クアップ１３が移動できるように、ディスク１１あるい
はピックアップ１３を移動させる機構が設けられてい
る。

【００１７】ディスク１１上には、図５および図６に示
すように、ディスク基板を射出成形する工程において、
渦巻き状にプリグルーブＧが形成されている。プリグル
ーブＧのランド部あるいは溝内にデータが記録可能であ
る図５において、Ｒがディスク径方向、Ｓがディスク回
転方向である。プリグルーブＧは、ディスク径方向Ｒに
おいて、すなわち、振幅方向にうねりを持つようにウォ
ーブリングされている。このうねりは、所定周波数の正
弦波信号により形成される。ウォーブリングされたプリ
グルーブを光スポットが走査することで得られる再生信
号の周波数が所定周波数となるように、スピンドルモー
タ１２の回転が制御され、ディスク１１がＣＬＶで回転
される。

【００１８】さらに、プリグルーブＧをウォーブリング
させる場合、セクタ同期信号およびアドレス信号により
ＦＭ変調され、さらにバイフェーズ変調された信号を正
弦波に重畳することにより、ディスクの全体にセクタ同
期信号およびアドレス信号を記録している。１セクタ
は、例えば９８フレームとされ、セクタ周期で同期信号
が挿入される。セクタ同期信号によって、ディスク上の
記録エリアの開始および終端が指示される。また、記録
するデータ量の単位であるクラスタが３６セクタとされ
ている。アドレス情報は、例えば時間コードであって、
ディスク上の位置を指示する。なお、図示が省略されて
いるが、ディジタル信号処理系、ピックアップのトラッ
キングサーボ回路、フォーカスサーボ回路、再生装置の
動作を制御するためのシステムコントローラ等が設けら
れている。

【００１９】ピックアップ１３で読み取られた再生信号
が他のＲＦ処理系に供給されるとともに、バンドパスフ
ィルタ１４およびリミッタ１５を介してＦＭ復調回路１
６に供給される。ＦＭ復調回路１６によって、プリグル
ーブＧのウォーブリング情報として重畳されるセクタ同
期信号およびアドレスが得られる。ＦＭ復調回路１６に
対して、不要信号成分を取り除くためのローパスフィル
タ１７が接続されている。ローパスフィルタ１７から得
られるデータは、例えばバイフェーズ変調されている。

【００２０】ローパスフィルタ１７の出力信号がＰＬＬ
１８および同期信号検出回路１９に供給される。同期信
号検出回路１９で検出された同期信号ＳＹＮＣが補償回
路２０に供給され、また、同期信号ＳＹＮＣおよびデー
タが分離回路２１に供給される。この分離回路２１で
は、補償回路２０から供給される出力同期信号ＷＳＹＮ
Ｃから形成されたウィンドウを使用して、ウィンドウの
幅内に含まれる次の周期の同期信号を正しいものとし、
また、データ（アドレス）と同期信号ＷＳＹＮＣとの分
離がなされる。

【００２１】分離されたデータがバイフェーズ変調の復
調回路２２に供給され、復調出力が取り出される。分離
された同期信号ＷＳＹＮＣがタイミング生成回路２３に
供給される。タイミング生成回路２３は、復調回路２２
に対するタイミング信号、クロックＷＣＬＫ等の再生信
号の処理に必要なタイミング信号を生成する。なお、Ｐ
ＬＬ１８で形成されたクロックＣＬＫが同期信号検出回
路１９、補償回路２０、復調回路２２、タイミング生成
回路２３に対して供給される。

【００２２】この発明は、同期信号検出回路１９および
補償回路２０に適用されるもので、（Ｋ＝１）の場合の
より具体的な構成を図７に示す。同期信号検出回路１９
は、比較回路３１および３２からなり、規定のビットパ
ターンをローパスフィルタ１７からのＦＭ復調出力から
検出する。一例として、比較回路３１は、（１１１０１
０００）のビットパターンを検出し、比較回路３２は、
（０００１０１１１）を検出する。これらのビットパタ
ーンは、バイフェーズ変調されたデータ中には、現れな
いものである。比較回路３１および３２の検出出力がＡ
ＮＤゲート３３に供給される。二つのビットパターンの
一方が検出されると、ＡＮＤゲート３３から‘Ｌ’の検
出信号が発生する。

【００２３】ＡＮＤゲート３３の検出出力がＤフリップ
フロップ３４のデータ入力とされ、クロック（補償回路
２０の各部は、ＰＬＬ１８からのクロックＣＬＫで動作
する）に同期したデータとされる。Ｄフリップフロップ
３４からの入力同期信号が補償回路２０のＤフリップフ
ロップ４１およびＡＮＤゲート４２に供給される。この
Ｄフリップフロップ４１は、（Ｋ＝１）クロックの遅延
を行なう。Ｄフリップフロップ４１の出力がＡＮＤゲー
ト４３を介して出力同期信号ＷＳＹＮＣとして取り出さ
れる。

【００２４】４４は、クロックＣＬＫをカウントする１
６ビットカウンタである。このカウンタ４４のカウント
値が比較回路４５に供給される。比較回路４５には、基
準入力として、（ＭＳＢ（最上位ビット）・・・・ＬＳ
Ｂ（最下位ビット））が（０１１０００ＱＱ＾）（ＱＱ
＾は、ＪＫフリップフロップ４７の出力Ｑおよびその反
転出力Ｑ＾を意味する）が供給される。カウンタ４４の
カウント値がこの基準入力と一致すると、‘Ｌ’となる
出力が比較回路４５から発生する。比較回路４５は、デ
コーダ４に対応する。カウンタ４４および比較回路４５
によってカウント装置が構成される。

【００２５】比較回路４５の出力ＤＴがインバータ４６
を介してＪＫフリップフロップ４７のＪ入力とされる。
これと共に、インバータ４６の出力がインバータ４８を
介してＡＮＤゲート４２に供給される。ＪＫフリップフ
ロップ４７のＫ入力として、入力同期信号ＳＹＮＣがイ
ンバータ４９を介して供給される。ＡＮＤゲート４２の
出力がカウンタ４４のクリア端子に供給され、ＡＮＤゲ
ート４２の出力が‘Ｌ’となると、カウンタ４４がクリ
アされる。。

【００２６】上述の図７に示す補償回路２０の動作を以
下に説明する。まず、同期信号検出回路１９が検出した
入力同期信号ＳＹＮＣに欠陥がない場合、補償回路２０
が図８のタイミングチャートで示すように動作する。カ
ウンタ４４は、以前にクリアされてからプリグルーブ信
号と同期したＰＬＬ１８からのクロックＣＬＫをカウン
トし、入力同期信号ＳＹＮＣに欠陥がなければ、比較回
路４５が出力ＤＴを発生するカウント値〔Ｘｃ＝９８〕
より１クロック早いカウント値〔Ｘｃ＝９７〕で、ＡＮ
Ｄゲート４２を介して次の入力同期信号ＳＹＮＣによっ
てクリアされる。このようにカウント値Ｘｃが〔９８〕
に到達する前にカウンタ４４がクリアされるので、比較
回路４５の出力信号ＤＴが発生しない。

【００２７】この場合では、ＪＫフリップフロップ４７
の出力は、Ｑ＝‘Ｌ’、Ｑ＾＝‘Ｈ’であり、比較回路
４５には、基準入力として、（０１１０００１０）の８
ビット（すなわち、〔９８〕）が与えられている。図１
０は、同期信号の欠陥がない場合におけるＪＫフリップ
フロップ４７の動作を示す。フリップフロップ４７は、
クロックＣＬＫが反転されて供給されるので、クロック
の立ち下がりで動作する。インバータ４６の出力（Ｊ入
力）が‘Ｌ’で、インバータ４９の出力（Ｋ入力）が
‘Ｌ’では、（Ｑ＝‘Ｌ’、Ｑ＾＝‘Ｈ’）の状態が変
化しない。同期信号ＳＹＮＣが発生すると、Ｋ入力が
‘Ｈ’となり、（Ｑ＝‘Ｌ’、Ｑ＾＝‘Ｈ’）となる。
これは、以前と同じである。以降は、ＪおよびＫ入力が
共に‘Ｌ’であり、出力が変化しない。

【００２８】同期信号に欠陥があり、図９に示すよう
に、同期信号が検出できない場合には、カウンタ４４の
カウント値Ｘｃが基準入力の値〔９８〕に達した時に、
比較回路４５から出力ＤＴが発生し、これによって、カ
ウンタ４４がクリアされる。従って、ＡＮＤゲート４３
からの出力同期信号ＷＳＹＮＣは、この比較回路４５の
出力ＤＴにより補間される。

【００２９】補間が一旦なされて、次に、カウンタ４４
がカウント動作を行なう時に、基準入力の値が〔９８〕
のままであると、次の同期信号ＳＹＮＣも欠落した時
に、カウンタ４４が比較回路４５の出力ＤＴでクリアさ
れるタイミングが本来検出されるべき同期信号のタイミ
ングに対して、２クロック周期遅れる。同期信号ＳＹＮ
Ｃの欠落が続いている期間、この遅れが累積し、補間出
力の位相のずれが大きくなる問題が生じる。この実施例
では、かかる問題を、ＪＫフリップフロップ４７の出力
を比較回路４５の基準入力の下位２ビットに供給するこ
とによって解決する。

【００３０】図１１は、欠落した同期信号を補間する場
合のＪＫフリップフロップ４７の動作を示す。Ｊ入力
（すなわち、インバータ４６の出力）およびＫ入力（す
なわち、インバータ４９の出力）がともに‘Ｌ’の状態
では、出力が変化せず、Ｑ＝‘Ｌ’、Ｑ＾＝‘Ｈ’であ
る。そして、同期信号ＳＹＮＣが欠落し、比較回路４５
の出力ＤＴが‘Ｌ’となると、Ｊ入力が‘Ｈ’となり、
それによりＱ＝‘Ｈ’、Ｑ＾＝‘Ｌ’となる。これ以降
は、ＪおよびＫ入力が‘Ｌ’であり、状態が変化しな
い。但し、その後に同期信号ＳＹＮＣが検出されると、
Ｋ入力が‘Ｈ’となり、出力Ｑが‘Ｌ’となる。

【００３１】フリップフロップ４７の出力が（Ｑ＝
‘Ｈ’、Ｑ＾＝‘Ｌ’）となるので、比較回路４５に対
する基準入力が（０１１００００１）に変化し、上述し
たように、比較回路４５の出力ＤＴは、カウント値Ｘｃ
が変更された基準入力の値〔９７〕に達すると、‘Ｌ’
となる。これによって、設定値が−１され、補間される
同期信号のタイミングが本来のタイミングから遅れるこ
とを防止することができる。さらに、このＪＫフリップ
フロップ４７の出力Ｑを同期信号を補償したかどうかを
示すステータス信号ＷＣＯＰとして出力している。この
ステータス信号ＷＣＯＰによって、例えばディスクへの
記録を禁止する等の処理ができる。

【００３２】なお、上述の一実施例は、同期信号がプリ
グルーブ信号としてディスクに記録されている例である
が、これに限らず、トラック上の所定位置にプリピット
として、プリフォーマットされているものでも良い。ま
た、この発明は、相変化型の光ディスクに対して適用で
き、さらに、光ディスクに限らず、磁気ディスクに対し
ても適用することができる。また、この発明は、ディス
クの再生系における同期信号検出装置としても適用でき
る。

【００３３】

【発明の効果】この発明は、Ｎ＋Ｋクロックで一巡する
カウント装置を設け、検出された同期信号とカウント装
置の出力とによりカウント装置をクリアしているので、
カウントするクロックがジッタを含んでいても、通常の
動作では、検出された同期信号が出力される割合を高く
することができる。従って、記録可能なディスクにおい
ては、同期信号の位相ずれを吸収するためのマージンを
より少なくでき、記録密度を向上できる。一例として、
Ｋ＝１の例では、このマージンを１０％ていど少なくす
ることができる。

【図面の簡単な説明】

【図１】この発明に係る同期信号検出装置の基本的構成
を示すブロック図である。

【図２】この発明に係る同期信号検出装置の基本的構成
の動作説明のためのタイミングチャートである。

【図３】この発明に係る同期信号検出装置の基本的構成
の動作説明のためのタイミングチャートである。

【図４】この発明の一実施例の全体的な構成を示すブロ
ック図である。

【図５】この発明の一実施例におけるディスクに形成さ
れたプリグルーブの一部の拡大図である。

【図６】この発明の一実施例のディスクに形成されたプ
リグルーブを示す略線図である。

【図７】この発明の一実施例のブロック図である。

【図８】この発明の一実施例において、同期信号が検出
できるときの動作を示すタイミングチャートである。

【図９】この発明の一実施例において、同期信号を補間
するときの動作を示すタイミングチャートである。

【図１０】この発明の一実施例のＪＫフリップフロップ
の動作を説明するためのタイミングチャートである。

【図１１】この発明の一実施例のＪＫフリップフロップ
の動作を説明するためのタイミングチャートである。

【図１２】従来の同期信号検出装置の基本的構成を示す
ブロック図である。

【図１３】従来の同期信号検出装置の基本的構成の動作
を示すタイミングチャートである。

【図１４】従来の同期信号検出装置の基本的構成の動作
を示すタイミングチャートである。

【符号の説明】

１ 検出された同期信号の入力端子 ２ 補償された同期信号の出力端子 ３ カウンタ ４ デコーダ ５ Ｎ＋Ｋで一巡するカウンタ ７ シフトレジスタ ４４ カウンタ ４５ 比較回路 ４７ ＪＫフリップフロップ

Claims (4)

【特許請求の範囲】
1. 【請求項１】 記録／再生されるデータのＮ毎に同期信
   号が付加されたディジタル信号が記録されたディスクの
   再生装置の同期信号検出装置において、 再生信号から上記同期信号を検出する同期信号検出手段
   と、 上記再生信号と同期したクロックをカウントし、上記同
   期信号検出手段からの入力同期信号によりリセットさ
   れ、Ｎ＋Ｋ（Ｋは、任意の自然数）クロックで一巡する
   カウント手段と、 上記入力同期信号が欠落する時に、上記Ｎ＋Ｋ毎のタイ
   ミングで上記カウント手段が発生する信号により欠落し
   た入力同期信号を補間するための手段とからなることを
   特徴とするディスク再生装置の同期信号検出装置。
2. 【請求項２】 請求項１に記載の同期信号検出装置にお
   いて、 さらに、Ｋクロック遅延する遅延手段を介された入力同
   期信号と、上記カウント手段の出力とを合成して出力す
   る合成手段とを有することを特徴とする同期信号検出装
   置。
3. 【請求項３】 請求項１に記載の同期信号検出装置にお
   いて、 さらに、上記同期信号の補間がされた時に、上記カウン
   ト手段が一巡するクロックをＮに変更するための手段を
   有することを特徴とする同期信号検出装置。
4. 【請求項４】 請求項１に記載の同期信号検出装置にお
   いて、 ディスクが記録可能なディスクであり、上記同期信号が
   予めディスク上に記録されていることを特徴とする装
   置。