JP3342937B2 - データ再生用ｐｌｌ回路の制御装置及びデータ再生システム - Google Patents
データ再生用ｐｌｌ回路の制御装置及びデータ再生システムInfo
- Publication number
- JP3342937B2 JP3342937B2 JP28810593A JP28810593A JP3342937B2 JP 3342937 B2 JP3342937 B2 JP 3342937B2 JP 28810593 A JP28810593 A JP 28810593A JP 28810593 A JP28810593 A JP 28810593A JP 3342937 B2 JP3342937 B2 JP 3342937B2
- Authority
- JP
- Japan
- Prior art keywords
- oscillation
- phase
- signal
- digital data
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、例えばＣＤ（Compac
t Disc）プレーヤにおいてデータ再生用のビットクロッ
ク等を生成するためのデータ再生用ＰＬＬ（Phase Lock
ed Loop）回路に係り、特にその位相ロック性能を向上
させサーチ動作の高速化を図るように制御する制御装
置、及びこの制御装置を含むデータ再生システムの改良
に関する。
t Disc）プレーヤにおいてデータ再生用のビットクロッ
ク等を生成するためのデータ再生用ＰＬＬ（Phase Lock
ed Loop）回路に係り、特にその位相ロック性能を向上
させサーチ動作の高速化を図るように制御する制御装
置、及びこの制御装置を含むデータ再生システムの改良
に関する。
【０００２】
【従来の技術】周知のように、ＣＤ方式やＣＤ−ＲＯＭ
（Read Only Memory）方式のデータ記録再生システムに
あっては、ディスク上に記録されたデータの中から所望
のデータ箇所を検索する、いわゆるサーチ動作を実現で
きることが不可欠である。そして、現在では、このサー
チ動作をより一層高速化するための開発が盛んに行なわ
れている。
（Read Only Memory）方式のデータ記録再生システムに
あっては、ディスク上に記録されたデータの中から所望
のデータ箇所を検索する、いわゆるサーチ動作を実現で
きることが不可欠である。そして、現在では、このサー
チ動作をより一層高速化するための開発が盛んに行なわ
れている。
【０００３】例えばＣＤ方式のデータ記録再生システム
では、主データとその位置を示すアドレスデータとが、
互いに異なるフォーマットでディスクに記録されてい
る。このため、主データとアドレスデータとは、ディス
ク再生時に、それぞれ別系統で信号処理される。すなわ
ち、主データは、５８８チャンネルビット（１３６μｓ
ｅｃ）でなるフレームに分割されてディスクに記録され
ている。この場合、主データには、フレーム毎にインタ
ーリーブ処理やＰ，Ｑパリティによる二重エラー訂正処
理等が施されている。
では、主データとその位置を示すアドレスデータとが、
互いに異なるフォーマットでディスクに記録されてい
る。このため、主データとアドレスデータとは、ディス
ク再生時に、それぞれ別系統で信号処理される。すなわ
ち、主データは、５８８チャンネルビット（１３６μｓ
ｅｃ）でなるフレームに分割されてディスクに記録され
ている。この場合、主データには、フレーム毎にインタ
ーリーブ処理やＰ，Ｑパリティによる二重エラー訂正処
理等が施されている。
【０００４】一方、アドレスデータは、１フレーム中に
含まれる８ビットのサブコードデータのうちの１ビット
であるサブコードＱデータとして、ディスクに記録され
ている。このサブコードＱデータは、９８フレームで１
つのアドレス情報として完成される構成となっている。
つまり、通常のディスク再生時には、１つの完成された
アドレス情報を得るために、９８フレーム×１３６μｓ
ｅｃ＝１３．３ｍｓｅｃの時間を要することになる。
含まれる８ビットのサブコードデータのうちの１ビット
であるサブコードＱデータとして、ディスクに記録され
ている。このサブコードＱデータは、９８フレームで１
つのアドレス情報として完成される構成となっている。
つまり、通常のディスク再生時には、１つの完成された
アドレス情報を得るために、９８フレーム×１３６μｓ
ｅｃ＝１３．３ｍｓｅｃの時間を要することになる。
【０００５】ところで、このサブコードＱデータは、主
データと異なり、インターリーブ処理やＰ，Ｑパリティ
による二重エラー訂正処理等が施されておらず、１６ビ
ットのＣＲＣＣ（Cyclic Redundancy Check Code）によ
るチェックにより、ＯＫか否かの判定がなされるだけで
ある。
データと異なり、インターリーブ処理やＰ，Ｑパリティ
による二重エラー訂正処理等が施されておらず、１６ビ
ットのＣＲＣＣ（Cyclic Redundancy Check Code）によ
るチェックにより、ＯＫか否かの判定がなされるだけで
ある。
【０００６】このため、サーチ動作の高速化を図るため
には、サブコードＱデータをいかに迅速に読み取ること
ができるかが、重要な課題となる。そして、サブコード
Ｑデータを迅速に読み取るためには、データ再生用のビ
ットクロックを生成するためのデータ再生用ＰＬＬ回路
が、迅速に位相ロック状態となるように、そのロック性
能を向上させることが必要な条件となる。
には、サブコードＱデータをいかに迅速に読み取ること
ができるかが、重要な課題となる。そして、サブコード
Ｑデータを迅速に読み取るためには、データ再生用のビ
ットクロックを生成するためのデータ再生用ＰＬＬ回路
が、迅速に位相ロック状態となるように、そのロック性
能を向上させることが必要な条件となる。
【０００７】図７は、従来のデータ再生用ＰＬＬ回路を
示している。すなわち、ディスクモータ１１によって回
転駆動されるディスク１２から、光学式ピックアップ１
３を介して読み取った信号は、電流電圧変換回路１４に
より電圧変化のＲＦ（RadioFrequency)信号に変換され
る。このＲＦ信号は、データスライス回路１５により２
値化されて、一般にＥＦＭ（Eight to Fourteen Modula
tion）信号と称されるデジタルデータに変換される。
示している。すなわち、ディスクモータ１１によって回
転駆動されるディスク１２から、光学式ピックアップ１
３を介して読み取った信号は、電流電圧変換回路１４に
より電圧変化のＲＦ（RadioFrequency)信号に変換され
る。このＲＦ信号は、データスライス回路１５により２
値化されて、一般にＥＦＭ（Eight to Fourteen Modula
tion）信号と称されるデジタルデータに変換される。
【０００８】このＥＦＭ信号は、再生処理回路１６に供
給されて、例えばオーディオデータ等のような主データ
が再生処理される。また、データスライス回路１５から
出力されるＥＦＭ信号は、位相比較回路１７に供給され
て、ＶＣＯ（Voltage Control Oscillator）１８から発
生されたクロックＣＫを、分周回路１９で分周してなる
位相同期クロックＰＬＣＫと位相比較される。なお、こ
の位相同期クロックＰＬＣＫは、ビットクロックＢＣＫ
として再生処理回路１６に供給され、主データの再生処
理のために供される。
給されて、例えばオーディオデータ等のような主データ
が再生処理される。また、データスライス回路１５から
出力されるＥＦＭ信号は、位相比較回路１７に供給され
て、ＶＣＯ（Voltage Control Oscillator）１８から発
生されたクロックＣＫを、分周回路１９で分周してなる
位相同期クロックＰＬＣＫと位相比較される。なお、こ
の位相同期クロックＰＬＣＫは、ビットクロックＢＣＫ
として再生処理回路１６に供給され、主データの再生処
理のために供される。
【０００９】そして、位相比較回路１７の比較結果は、
加算回路２０を介してＬＰＦ（LowPass Filter)回路２
１に供給され、高域の周波数成分が除去された後、ＶＣ
Ｏ１８にその発振周波数の制御信号として供給される。
このため、ディスク１２の通常の再生状態においてデー
タ再生用ＰＬＬ回路は、位相比較回路１７の出力に基づ
いて、データスライス回路１５から出力されるＥＦＭ信
号と位相同期クロックＰＬＣＫとの位相差が、所定のキ
ャプチャレンジ内に収まるようにＶＣＯ１８の発振周波
数が制御され、安定な位相ロック状態となっている。
加算回路２０を介してＬＰＦ（LowPass Filter)回路２
１に供給され、高域の周波数成分が除去された後、ＶＣ
Ｏ１８にその発振周波数の制御信号として供給される。
このため、ディスク１２の通常の再生状態においてデー
タ再生用ＰＬＬ回路は、位相比較回路１７の出力に基づ
いて、データスライス回路１５から出力されるＥＦＭ信
号と位相同期クロックＰＬＣＫとの位相差が、所定のキ
ャプチャレンジ内に収まるようにＶＣＯ１８の発振周波
数が制御され、安定な位相ロック状態となっている。
【００１０】ところで、ＣＤ方式のディスク１２には、
データがＣＬＶ（Constant LinearVelocity）方式で記
録されている。このため、光学式ピックアップ１３を、
ディスク１２の内周側から外周側に向けて、または外周
側から内周側に向けて高速移動させてサーチ動作を行な
った場合、ディスク１２の回転速度が、光学式ピックア
ップ１３の位置に対応した定常値に落ち着くまでは、再
生されるＥＦＭ信号の周波数レートが大きく変化するこ
とになる。
データがＣＬＶ（Constant LinearVelocity）方式で記
録されている。このため、光学式ピックアップ１３を、
ディスク１２の内周側から外周側に向けて、または外周
側から内周側に向けて高速移動させてサーチ動作を行な
った場合、ディスク１２の回転速度が、光学式ピックア
ップ１３の位置に対応した定常値に落ち着くまでは、再
生されるＥＦＭ信号の周波数レートが大きく変化するこ
とになる。
【００１１】一方、上述した位相比較回路１７，ＶＣＯ
１８，分周回路１９及びＬＰＦ回路２１よりなるデータ
再生用ＰＬＬ回路は、位相ロック状態に引き込むことが
できるキャプチャレンジが一般的に狭く、例えばデータ
スライス回路１５から出力されるＥＦＭ信号と位相同期
クロックＰＬＣＫとの相対的な位相差が、±５％以内の
範囲でしか位相ロック状態を維持することができないも
のである。
１８，分周回路１９及びＬＰＦ回路２１よりなるデータ
再生用ＰＬＬ回路は、位相ロック状態に引き込むことが
できるキャプチャレンジが一般的に狭く、例えばデータ
スライス回路１５から出力されるＥＦＭ信号と位相同期
クロックＰＬＣＫとの相対的な位相差が、±５％以内の
範囲でしか位相ロック状態を維持することができないも
のである。
【００１２】これに対し、ＶＣＯ１８の発振周波数は、
高速サーチ動作時におけるディスク１２の広い回転偏差
に追従するために、±３０〜４０％もの可変幅が確保さ
れている。このため、上述したキャプチャレンジの狭い
データ再生用ＰＬＬ回路では、サーチ動作時に、ディス
ク１２の回転速度が光学式ピックアップ１３の位置に対
応した定常値に落ち着くまで待たなければ、サブコード
Ｑデータを読み取ることができず、サーチ動作の高速化
が妨げられるという不都合がある。
高速サーチ動作時におけるディスク１２の広い回転偏差
に追従するために、±３０〜４０％もの可変幅が確保さ
れている。このため、上述したキャプチャレンジの狭い
データ再生用ＰＬＬ回路では、サーチ動作時に、ディス
ク１２の回転速度が光学式ピックアップ１３の位置に対
応した定常値に落ち着くまで待たなければ、サブコード
Ｑデータを読み取ることができず、サーチ動作の高速化
が妨げられるという不都合がある。
【００１３】そこで、従来では、サーチ動作時にデータ
スライス回路１５から出力されるＥＦＭ信号と位相同期
クロックＰＬＣＫとの位相差が、上記した狭いキャプチ
ャレンジの範囲内に収まるように、ＶＣＯ１８の発振周
波数を積極的に追い込むことで、サーチ動作の高速化を
図るようにしている。すなわち、再び図７において、Ｖ
ＣＯ１８から出力されるクロックＣＫは、周波数検出回
路２２に供給されている。
スライス回路１５から出力されるＥＦＭ信号と位相同期
クロックＰＬＣＫとの位相差が、上記した狭いキャプチ
ャレンジの範囲内に収まるように、ＶＣＯ１８の発振周
波数を積極的に追い込むことで、サーチ動作の高速化を
図るようにしている。すなわち、再び図７において、Ｖ
ＣＯ１８から出力されるクロックＣＫは、周波数検出回
路２２に供給されている。
【００１４】この周波数検出回路２２は、データスライ
ス回路１５から出力されるＥＦＭ信号の、各フレームの
先頭に配置されているフレーム同期パターンを検出して
いる。このフレーム同期パターンは、通常再生時におけ
る上記位相同期クロックＰＬＣＫの周期をＴ（１／４．
３２１８ＭＨｚ）とすると、ＥＦＭ信号の中で１１Ｔと
いう最大長の極性反転間隔を有している。このため、周
波数検出回路２２は、ＶＣＯ１８から出力されるクロッ
クＣＫをカウントして、入力されたＥＦＭ信号中に位相
同期クロックＰＬＣＫの１１周期分に相当する極性反転
間隔が所定の周期で存在するか否かを判別している。
ス回路１５から出力されるＥＦＭ信号の、各フレームの
先頭に配置されているフレーム同期パターンを検出して
いる。このフレーム同期パターンは、通常再生時におけ
る上記位相同期クロックＰＬＣＫの周期をＴ（１／４．
３２１８ＭＨｚ）とすると、ＥＦＭ信号の中で１１Ｔと
いう最大長の極性反転間隔を有している。このため、周
波数検出回路２２は、ＶＣＯ１８から出力されるクロッ
クＣＫをカウントして、入力されたＥＦＭ信号中に位相
同期クロックＰＬＣＫの１１周期分に相当する極性反転
間隔が所定の周期で存在するか否かを判別している。
【００１５】そして、周波数検出回路２２は、入力され
たＥＦＭ信号中に位相同期クロックＰＬＣＫの１１周期
分に相当する極性反転間隔が所定の周期で存在する場合
には、データスライス回路１５から出力されるＥＦＭ信
号と位相同期クロックＰＬＣＫとの位相差が、上記した
狭いキャプチャレンジの範囲内に収まっていると判別
し、その出力をＨｉＺ（ハイインピーダンス）にしてデ
ータ再生用ＰＬＬ回路の動作に関与しないように動作す
る。
たＥＦＭ信号中に位相同期クロックＰＬＣＫの１１周期
分に相当する極性反転間隔が所定の周期で存在する場合
には、データスライス回路１５から出力されるＥＦＭ信
号と位相同期クロックＰＬＣＫとの位相差が、上記した
狭いキャプチャレンジの範囲内に収まっていると判別
し、その出力をＨｉＺ（ハイインピーダンス）にしてデ
ータ再生用ＰＬＬ回路の動作に関与しないように動作す
る。
【００１６】また、周波数検出回路２２は、入力された
ＥＦＭ信号の極性反転間隔が位相同期クロックＰＬＣＫ
の１１周期分に満たない場合には、Ｈ（High）レベルを
加算回路２０に出力してＶＣＯ１８の発振周波数を高め
るように動作する。さらに、周波数検出回路２２は、入
力されたＥＦＭ信号の極性反転間隔が位相同期クロック
ＰＬＣＫの１１周期分以上ある場合には、Ｌ（Low)レベ
ルを加算回路２０に出力してＶＣＯ１８の発振周波数を
低くするように動作する。
ＥＦＭ信号の極性反転間隔が位相同期クロックＰＬＣＫ
の１１周期分に満たない場合には、Ｈ（High）レベルを
加算回路２０に出力してＶＣＯ１８の発振周波数を高め
るように動作する。さらに、周波数検出回路２２は、入
力されたＥＦＭ信号の極性反転間隔が位相同期クロック
ＰＬＣＫの１１周期分以上ある場合には、Ｌ（Low)レベ
ルを加算回路２０に出力してＶＣＯ１８の発振周波数を
低くするように動作する。
【００１７】ここで、周波数検出回路２２は、その動作
クロック周波数が高く、ディスク１２の通常の再生状態
の場合、動作クロックの周波数は２／Ｔ（８．６４ＭＨ
ｚ）程度が適当である。つまり、これは、分周回路１９
の分周比を１／２としたことに相当し、このときの周波
数検出回路２２の分解能は０．５Ｔ幅となる。具体的に
言えば、周波数検出回路２２は、図８（ｂ）に示すよう
に、入力されたＥＦＭ信号中に位相同期クロックＰＬＣ
Ｋの１１Ｔ±０．５Ｔ分に相当する極性反転間隔が所定
の周期で存在する場合に、その出力がＨｉＺ状態にな
る。
クロック周波数が高く、ディスク１２の通常の再生状態
の場合、動作クロックの周波数は２／Ｔ（８．６４ＭＨ
ｚ）程度が適当である。つまり、これは、分周回路１９
の分周比を１／２としたことに相当し、このときの周波
数検出回路２２の分解能は０．５Ｔ幅となる。具体的に
言えば、周波数検出回路２２は、図８（ｂ）に示すよう
に、入力されたＥＦＭ信号中に位相同期クロックＰＬＣ
Ｋの１１Ｔ±０．５Ｔ分に相当する極性反転間隔が所定
の周期で存在する場合に、その出力がＨｉＺ状態にな
る。
【００１８】なお、周波数検出回路２２の出力がＨｉＺ
状態になる条件の期間は、図８（ａ）に示すように、位
相比較回路１７，ＶＣＯ１８，分周回路１９及びＬＰＦ
回路２１よりなるデータ再生用ＰＬＬ回路が位相ロック
し得るキャプチャレンジの範囲となっている。
状態になる条件の期間は、図８（ａ）に示すように、位
相比較回路１７，ＶＣＯ１８，分周回路１９及びＬＰＦ
回路２１よりなるデータ再生用ＰＬＬ回路が位相ロック
し得るキャプチャレンジの範囲となっている。
【００１９】また、周波数検出回路２２は、入力された
ＥＦＭ信号の極性反転間隔が位相同期クロックＰＬＣＫ
の１１Ｔ−０．５Ｔ分に満たない場合（これはディスク
１２の内周側から外周側にサーチ動作を行なった場合に
相当）には、Ｈレベルを出力してＶＣＯ１８の発振周波
数を高めるように動作する。さらに、周波数検出回路２
２は、入力されたＥＦＭ信号の極性反転間隔が位相同期
クロックＰＬＣＫの１１Ｔ＋０．５Ｔ分以上ある場合
（これはディスク１２の外周側から内周側にサーチ動作
を行なった場合に相当）には、Ｌレベルを出力してＶＣ
Ｏ１８の発振周波数を低くするように動作する。
ＥＦＭ信号の極性反転間隔が位相同期クロックＰＬＣＫ
の１１Ｔ−０．５Ｔ分に満たない場合（これはディスク
１２の内周側から外周側にサーチ動作を行なった場合に
相当）には、Ｈレベルを出力してＶＣＯ１８の発振周波
数を高めるように動作する。さらに、周波数検出回路２
２は、入力されたＥＦＭ信号の極性反転間隔が位相同期
クロックＰＬＣＫの１１Ｔ＋０．５Ｔ分以上ある場合
（これはディスク１２の外周側から内周側にサーチ動作
を行なった場合に相当）には、Ｌレベルを出力してＶＣ
Ｏ１８の発振周波数を低くするように動作する。
【００２０】ところで、上述した周波数検出回路２２
は、データスライス回路１５から出力されるＥＦＭ信号
の中から、極性反転間隔が位相同期クロックＰＬＣＫの
１１Ｔ分に相当する最大長の成分を検出しているが、Ｅ
ＦＭ信号の中には、極性反転間隔が位相同期クロックＰ
ＬＣＫの１１Ｔ分よりも短い成分、つまり、位相同期ク
ロックＰＬＣＫの１０Ｔ分に相当する成分、位相同期ク
ロックＰＬＣＫの９Ｔ分に相当する成分、……、位相同
期クロックＰＬＣＫの３Ｔ分に相当する成分（極性反転
間隔が最少である成分）等が存在している。
は、データスライス回路１５から出力されるＥＦＭ信号
の中から、極性反転間隔が位相同期クロックＰＬＣＫの
１１Ｔ分に相当する最大長の成分を検出しているが、Ｅ
ＦＭ信号の中には、極性反転間隔が位相同期クロックＰ
ＬＣＫの１１Ｔ分よりも短い成分、つまり、位相同期ク
ロックＰＬＣＫの１０Ｔ分に相当する成分、位相同期ク
ロックＰＬＣＫの９Ｔ分に相当する成分、……、位相同
期クロックＰＬＣＫの３Ｔ分に相当する成分（極性反転
間隔が最少である成分）等が存在している。
【００２１】このため、周波数検出回路２２がＶＣＯ１
８の発振周波数を高めるように制御している状態からＨ
ｉＺ状態に切り替えるときの判定、つまり、ＶＣＯ１８
の発振周波数が順次高くなり、データスライス回路１５
から得られているＥＦＭ信号の極性反転間隔の中に、位
相同期クロックＰＬＣＫの１１Ｔ−０．５Ｔ分がはいる
状態になったことの判定に誤りが生じる確率と、周波数
検出回路２２がＶＣＯ１８の発振周波数を低くするよう
に制御している状態からＨｉＺ状態に切り替えるときの
判定、つまり、ＶＣＯ１８の発振周波数が順次低くな
り、データスライス回路１５から得られているＥＦＭ信
号の極性反転間隔の中に、位相同期クロックＰＬＣＫの
１１Ｔ＋０．５Ｔ分がはいる状態になったことの判定に
誤りが生じる確率とが、等しくならないという問題が生
じる。
８の発振周波数を高めるように制御している状態からＨ
ｉＺ状態に切り替えるときの判定、つまり、ＶＣＯ１８
の発振周波数が順次高くなり、データスライス回路１５
から得られているＥＦＭ信号の極性反転間隔の中に、位
相同期クロックＰＬＣＫの１１Ｔ−０．５Ｔ分がはいる
状態になったことの判定に誤りが生じる確率と、周波数
検出回路２２がＶＣＯ１８の発振周波数を低くするよう
に制御している状態からＨｉＺ状態に切り替えるときの
判定、つまり、ＶＣＯ１８の発振周波数が順次低くな
り、データスライス回路１５から得られているＥＦＭ信
号の極性反転間隔の中に、位相同期クロックＰＬＣＫの
１１Ｔ＋０．５Ｔ分がはいる状態になったことの判定に
誤りが生じる確率とが、等しくならないという問題が生
じる。
【００２２】すなわち、ＥＦＭ信号の中には、極性反転
間隔が位相同期クロックＰＬＣＫの１１Ｔ分に相当する
最大長の成分から、極性反転間隔が位相同期クロックＰ
ＬＣＫの３Ｔ分に相当する最少長の成分まで、９種類の
成分が存在している。そして、各成分の発生頻度は、図
９に示すように、３Ｔ分に相当する成分が最も多く、以
下、４Ｔ，……，９Ｔ，１０Ｔ，１１Ｔ分に相当する成
分の順序で少なくなっている。
間隔が位相同期クロックＰＬＣＫの１１Ｔ分に相当する
最大長の成分から、極性反転間隔が位相同期クロックＰ
ＬＣＫの３Ｔ分に相当する最少長の成分まで、９種類の
成分が存在している。そして、各成分の発生頻度は、図
９に示すように、３Ｔ分に相当する成分が最も多く、以
下、４Ｔ，……，９Ｔ，１０Ｔ，１１Ｔ分に相当する成
分の順序で少なくなっている。
【００２３】ここで、理想的に言えば、データスライス
回路１５から出力されるＥＦＭ信号中には、図９に点線
で示すように、９種類の各成分のみしか含まれないはず
であるが、実際には、ディスク１２のピットの形成歪み
やデータのＳＮ，ジッタ等の影響により、各成分の発生
頻度は、同図に実曲線で示されるように裾状に分布され
ることになる。このため、位相同期クロックＰＬＣＫの
１０Ｔ分に相当する成分と、位相同期クロックＰＬＣＫ
の１１Ｔ分に相当する成分との間では、両成分が混在し
ていることになる。
回路１５から出力されるＥＦＭ信号中には、図９に点線
で示すように、９種類の各成分のみしか含まれないはず
であるが、実際には、ディスク１２のピットの形成歪み
やデータのＳＮ，ジッタ等の影響により、各成分の発生
頻度は、同図に実曲線で示されるように裾状に分布され
ることになる。このため、位相同期クロックＰＬＣＫの
１０Ｔ分に相当する成分と、位相同期クロックＰＬＣＫ
の１１Ｔ分に相当する成分との間では、両成分が混在し
ていることになる。
【００２４】すなわち、ＶＣＯ１８の発振周波数を順次
高くすることで、データスライス回路１５から得られて
いるＥＦＭ信号の極性反転間隔の中に、位相同期クロッ
クＰＬＣＫの１１Ｔ−０．５Ｔ分がはいるように追い込
んだ場合、周波数検出回路２２が、位相同期クロックＰ
ＬＣＫの１１Ｔ分に相当する成分を、位相同期クロック
ＰＬＣＫの１０Ｔ分に相当する成分と誤判断して、図８
（ｃ）に斜線で示すように、同図（ａ）に示すキャプチ
ャレンジにはいる手前でＨｉＺ状態になってしまうこと
がある。
高くすることで、データスライス回路１５から得られて
いるＥＦＭ信号の極性反転間隔の中に、位相同期クロッ
クＰＬＣＫの１１Ｔ−０．５Ｔ分がはいるように追い込
んだ場合、周波数検出回路２２が、位相同期クロックＰ
ＬＣＫの１１Ｔ分に相当する成分を、位相同期クロック
ＰＬＣＫの１０Ｔ分に相当する成分と誤判断して、図８
（ｃ）に斜線で示すように、同図（ａ）に示すキャプチ
ャレンジにはいる手前でＨｉＺ状態になってしまうこと
がある。
【００２５】このように、データ再生用ＰＬＬ回路が、
位相比較回路１７及び周波数検出回路２２のいずれから
も制御されない不感帯にはいると、ディスク１２の回転
むらやＰＬＬ系にノイズが混入する等の外乱がない限り
抜けることができなくなり、データ再生用ＰＬＬ回路が
位相ロック状態になるのに長い時間を要し、サーチ動作
の高速化が妨げられることになる。
位相比較回路１７及び周波数検出回路２２のいずれから
も制御されない不感帯にはいると、ディスク１２の回転
むらやＰＬＬ系にノイズが混入する等の外乱がない限り
抜けることができなくなり、データ再生用ＰＬＬ回路が
位相ロック状態になるのに長い時間を要し、サーチ動作
の高速化が妨げられることになる。
【００２６】一方、ＶＣＯ１８の発振周波数を順次低く
することで、データスライス回路１５から得られている
ＥＦＭ信号の極性反転間隔の中に、位相同期クロックＰ
ＬＣＫの１１Ｔ＋０．５Ｔ分がはいるように追い込んだ
場合には、ＥＦＭ信号の極性反転間隔の中に位相同期ク
ロックＰＬＣＫの１２Ｔ分以上に相当する成分がないた
め、誤判断が生じることはなく、図８（ｂ）に示す理想
状態と略同じタイミングでＨｉＺ状態に切り替わり、デ
ータ再生用ＰＬＬ回路が、位相比較回路１７及び周波数
検出回路２２のいずれからも制御されないということが
なくなる。
することで、データスライス回路１５から得られている
ＥＦＭ信号の極性反転間隔の中に、位相同期クロックＰ
ＬＣＫの１１Ｔ＋０．５Ｔ分がはいるように追い込んだ
場合には、ＥＦＭ信号の極性反転間隔の中に位相同期ク
ロックＰＬＣＫの１２Ｔ分以上に相当する成分がないた
め、誤判断が生じることはなく、図８（ｂ）に示す理想
状態と略同じタイミングでＨｉＺ状態に切り替わり、デ
ータ再生用ＰＬＬ回路が、位相比較回路１７及び周波数
検出回路２２のいずれからも制御されないということが
なくなる。
【００２７】
【発明が解決しようとする課題】以上のように、従来の
データ再生用ＰＬＬ回路では、周波数検出結果によりＶ
ＣＯの周波数を順次高くすることで、位相比較結果のみ
に基づいて位相ロック状態にはいるキャプチャレンジ内
に追い込むようにした場合、位相比較結果及び周波数検
出結果のいずれからも制御されない不感帯が存在し、こ
の不感帯にはいると抜け出すのが困難でひいてはサーチ
動作の高速化が妨げられるという問題を有している。
データ再生用ＰＬＬ回路では、周波数検出結果によりＶ
ＣＯの周波数を順次高くすることで、位相比較結果のみ
に基づいて位相ロック状態にはいるキャプチャレンジ内
に追い込むようにした場合、位相比較結果及び周波数検
出結果のいずれからも制御されない不感帯が存在し、こ
の不感帯にはいると抜け出すのが困難でひいてはサーチ
動作の高速化が妨げられるという問題を有している。
【００２８】そこで、この発明は上記事情を考慮してな
されたもので、位相比較結果及び周波数検出結果のいず
れからも制御されない不感帯にはいらないように制御し
て、サーチ動作の高速化に寄与し得るようにした極めて
良好なデータ再生用ＰＬＬ回路の制御装置及びデータ再
生システムを提供することを目的とする。
されたもので、位相比較結果及び周波数検出結果のいず
れからも制御されない不感帯にはいらないように制御し
て、サーチ動作の高速化に寄与し得るようにした極めて
良好なデータ再生用ＰＬＬ回路の制御装置及びデータ再
生システムを提供することを目的とする。
【００２９】
【課題を解決するための手段】この発明に係るデータ再
生用ＰＬＬ回路の制御装置は、記録媒体から読み取られ
たデジタルデータと発振手段から出力される発振信号と
を位相比較し、該位相比較結果に基づいて発振手段の発
振周波数を制御するための第１の制御信号を発生する位
相比較手段と、デジタルデータと発振信号との位相差が
位相比較手段で位相比較可能な範囲外にある状態で、記
録媒体から読み取ったデジタルデータの最大極性反転期
間と該期間内に得られる発振信号のカウント数との対応
関係を検出し、該検出結果に基づいて発振手段の発振周
波数を制御するための第２の制御信号を発生する検出手
段と、この検出手段から出力される第２の制御信号に基
づいて発振手段の発振周波数が高くなる方向に制御され
ている状態で、デジタルデータと発振信号との位相差が
位相比較手段で位相比較可能な範囲内にはいっても、第
２の制御信号による発振手段の発振周波数の制御を継続
させる制御手段とを備え、発振手段からデジタルデータ
の再生処理を行なうための基準信号を得るように構成し
たものである。
生用ＰＬＬ回路の制御装置は、記録媒体から読み取られ
たデジタルデータと発振手段から出力される発振信号と
を位相比較し、該位相比較結果に基づいて発振手段の発
振周波数を制御するための第１の制御信号を発生する位
相比較手段と、デジタルデータと発振信号との位相差が
位相比較手段で位相比較可能な範囲外にある状態で、記
録媒体から読み取ったデジタルデータの最大極性反転期
間と該期間内に得られる発振信号のカウント数との対応
関係を検出し、該検出結果に基づいて発振手段の発振周
波数を制御するための第２の制御信号を発生する検出手
段と、この検出手段から出力される第２の制御信号に基
づいて発振手段の発振周波数が高くなる方向に制御され
ている状態で、デジタルデータと発振信号との位相差が
位相比較手段で位相比較可能な範囲内にはいっても、第
２の制御信号による発振手段の発振周波数の制御を継続
させる制御手段とを備え、発振手段からデジタルデータ
の再生処理を行なうための基準信号を得るように構成し
たものである。
【００３０】また、この発明に係るデータ再生用ＰＬＬ
回路の制御装置は、記録媒体から読み取られたデジタル
データと発振手段から出力される発振信号とを位相比較
し、該位相比較結果に基づいて発振手段の発振周波数を
制御するための第１の制御信号を発生する位相比較手段
と、デジタルデータと発振信号との位相差が位相比較手
段で位相比較可能な範囲外にある状態で、記録媒体から
読み取ったデジタルデータの最少極性反転期間と該期間
内に得られる発振信号のカウント数との対応関係を検出
し、該検出結果に基づいて発振手段の発振周波数を制御
するための第２の制御信号を発生する検出手段と、この
検出手段から出力される第２の制御信号に基づいて発振
手段の発振周波数が低くなる方向に制御されている状態
で、デジタルデータと発振信号との位相差が位相比較手
段で位相比較可能な範囲内にはいっても、第２の制御信
号による発振手段の発振周波数の制御を継続させる制御
手段とを備え、発振手段からデジタルデータの再生処理
を行なうための基準信号を得るように構成している。さ
らに、この発明に係るデータ再生用ＰＬＬ回路の制御装
置は、記録媒体から読み取られたデジタルデータと発振
手段から出力される発振信号とを位相比較し、該位相比
較結果に基づいて発振手段の発振周波数を制御するため
の第１の制御信号を発生する位相比較手段と、 デジタル
データと発振信号との位相差が位相比較手段で位相比較
可能な範囲外にある状態で、記録媒体から読み取ったデ
ジタルデータの反転期間を発振信号で計測し、該計測結
果に基づいて発振手段の発振周波数を制御するための第
２の制御信号を発生する検出手段とを備え、 この検出手
段から出力される第２の制御信号に基づいて発振手段の
発振周波数が制御されている状態で、デジタルデータと
発振信号との位相差が位相比較手段で位相比較可能な範
囲内にはいっても、第２の制御信号による発振手段の発
振周波数の制御を継続させ、その後、計測結果が所定値
に達したとき、第２の制御信号による発振手段の発振周
波数の制御を停止させるように構成している。 また、こ
の発明に係るデータ再生システムは、記録媒体に記録さ
れたデータを読み取るためのピックアップ手段と、 この
ピックアップ手段からの出力信号をＲＦ信号に変換する
電圧変換手段と、 この電圧変換手段から出力されるＲＦ
信号を二値化してデジタルデータを生成するデータスラ
イス手段と、 デジタルデータに基づいて同期クロックを
生成するための発振手段と、 デジタルデータと発振手段
から出力される発振信号とを位相比較し、該位相比較結
果に基づいて発振手段の発振周波数を制御するための第
１の制御信号を発生する位相比較手段と、 デジタルデー
タと発振信号との位相差が位相比較手段で位相比較可能
な範囲外にある状態で、記録媒体から読み取ったデジタ
ルデータの反転期間を発振信号で計測し、該計測結果に
基づいて発振手段の発振周波数を制御するための第２の
制御信号を発生する検出手段とを備え、 この検出手段か
ら出力される第２の制御信号に基づいて発振手段の発振
周波数が制御されている状態で、デジタルデータと発振
信号との位相差が位相比較手段で位相比較可能な範囲内
にはいっても、第２の制御信号による発振手段の発振周
波数の制御を継続させ、その後、計測結果が所定値に達
したとき、第２の制御信号による発振手段の発振周波数
の制御を停止させるように構成している。
回路の制御装置は、記録媒体から読み取られたデジタル
データと発振手段から出力される発振信号とを位相比較
し、該位相比較結果に基づいて発振手段の発振周波数を
制御するための第１の制御信号を発生する位相比較手段
と、デジタルデータと発振信号との位相差が位相比較手
段で位相比較可能な範囲外にある状態で、記録媒体から
読み取ったデジタルデータの最少極性反転期間と該期間
内に得られる発振信号のカウント数との対応関係を検出
し、該検出結果に基づいて発振手段の発振周波数を制御
するための第２の制御信号を発生する検出手段と、この
検出手段から出力される第２の制御信号に基づいて発振
手段の発振周波数が低くなる方向に制御されている状態
で、デジタルデータと発振信号との位相差が位相比較手
段で位相比較可能な範囲内にはいっても、第２の制御信
号による発振手段の発振周波数の制御を継続させる制御
手段とを備え、発振手段からデジタルデータの再生処理
を行なうための基準信号を得るように構成している。さ
らに、この発明に係るデータ再生用ＰＬＬ回路の制御装
置は、記録媒体から読み取られたデジタルデータと発振
手段から出力される発振信号とを位相比較し、該位相比
較結果に基づいて発振手段の発振周波数を制御するため
の第１の制御信号を発生する位相比較手段と、 デジタル
データと発振信号との位相差が位相比較手段で位相比較
可能な範囲外にある状態で、記録媒体から読み取ったデ
ジタルデータの反転期間を発振信号で計測し、該計測結
果に基づいて発振手段の発振周波数を制御するための第
２の制御信号を発生する検出手段とを備え、 この検出手
段から出力される第２の制御信号に基づいて発振手段の
発振周波数が制御されている状態で、デジタルデータと
発振信号との位相差が位相比較手段で位相比較可能な範
囲内にはいっても、第２の制御信号による発振手段の発
振周波数の制御を継続させ、その後、計測結果が所定値
に達したとき、第２の制御信号による発振手段の発振周
波数の制御を停止させるように構成している。 また、こ
の発明に係るデータ再生システムは、記録媒体に記録さ
れたデータを読み取るためのピックアップ手段と、 この
ピックアップ手段からの出力信号をＲＦ信号に変換する
電圧変換手段と、 この電圧変換手段から出力されるＲＦ
信号を二値化してデジタルデータを生成するデータスラ
イス手段と、 デジタルデータに基づいて同期クロックを
生成するための発振手段と、 デジタルデータと発振手段
から出力される発振信号とを位相比較し、該位相比較結
果に基づいて発振手段の発振周波数を制御するための第
１の制御信号を発生する位相比較手段と、 デジタルデー
タと発振信号との位相差が位相比較手段で位相比較可能
な範囲外にある状態で、記録媒体から読み取ったデジタ
ルデータの反転期間を発振信号で計測し、該計測結果に
基づいて発振手段の発振周波数を制御するための第２の
制御信号を発生する検出手段とを備え、 この検出手段か
ら出力される第２の制御信号に基づいて発振手段の発振
周波数が制御されている状態で、デジタルデータと発振
信号との位相差が位相比較手段で位相比較可能な範囲内
にはいっても、第２の制御信号による発振手段の発振周
波数の制御を継続させ、その後、計測結果が所定値に達
したとき、第２の制御信号による発振手段の発振周波数
の制御を停止させるように構成している。
【００３１】
【作用】上記のような構成によれば、検出手段から出力
される第２の制御信号に基づいて発振手段の発振周波数
が高くまたは低くなる方向に制御されている状態で、デ
ジタルデータと発振信号との位相差が位相比較手段で位
相比較可能な範囲内にはいっても、第２の制御信号によ
る発振手段の発振周波数の制御を継続させるようにした
ので、従来のように、データ再生用ＰＬＬ回路が位相比
較手段及び検出手段のいずれからも制御されない不感帯
が存在しなくなり、ひいてはサーチ動作の高速化を図る
ことができるようになる。
される第２の制御信号に基づいて発振手段の発振周波数
が高くまたは低くなる方向に制御されている状態で、デ
ジタルデータと発振信号との位相差が位相比較手段で位
相比較可能な範囲内にはいっても、第２の制御信号によ
る発振手段の発振周波数の制御を継続させるようにした
ので、従来のように、データ再生用ＰＬＬ回路が位相比
較手段及び検出手段のいずれからも制御されない不感帯
が存在しなくなり、ひいてはサーチ動作の高速化を図る
ことができるようになる。
【００３２】
【実施例】以下、この発明の一実施例について図面を参
照して詳細に説明する。図１は、この実施例で説明する
周波数検出回路を示している。すなわち、前記データス
ライス回路１５から出力されるＥＦＭ信号は、入力端子
２３を介してカウンタ２４に供給される。このカウンタ
２４には、入力端子２５を介して前記ＶＣＯ１８から出
力されるクロックＣＫが供給されている。このカウンタ
２４は、ＥＦＭ信号の極性反転時から次の極性反転時ま
での間に入力されるクロックＣＫをカウントしている。
このカウンタ２４から出力されるカウント値Ａは、比較
回路２６の一方の入力端に供給されている。
照して詳細に説明する。図１は、この実施例で説明する
周波数検出回路を示している。すなわち、前記データス
ライス回路１５から出力されるＥＦＭ信号は、入力端子
２３を介してカウンタ２４に供給される。このカウンタ
２４には、入力端子２５を介して前記ＶＣＯ１８から出
力されるクロックＣＫが供給されている。このカウンタ
２４は、ＥＦＭ信号の極性反転時から次の極性反転時ま
での間に入力されるクロックＣＫをカウントしている。
このカウンタ２４から出力されるカウント値Ａは、比較
回路２６の一方の入力端に供給されている。
【００３３】この比較回路２６の他方の入力端には、最
大長レジスタ２７から出力される数値Ｂが供給されてい
る。この比較回路２６は、カウンタ２４から出力される
カウント値Ａと最大長レジスタ２７から出力される数値
Ｂとを大小比較して、Ａ＞Ｂのとき“１”を出力し、Ａ
≦Ｂのとき“０”を出力する。この比較回路２６の出力
は、加算回路２８により最大長レジスタ２７から出力さ
れる数値Ｂに加算されて、最大長レジスタ２７に設定さ
れる。この最大長レジスタ２７は、入力端子２９にリセ
ットパルスＲＳが供給されることにより、その出力数値
Ｂが“０”にリセットされる。
大長レジスタ２７から出力される数値Ｂが供給されてい
る。この比較回路２６は、カウンタ２４から出力される
カウント値Ａと最大長レジスタ２７から出力される数値
Ｂとを大小比較して、Ａ＞Ｂのとき“１”を出力し、Ａ
≦Ｂのとき“０”を出力する。この比較回路２６の出力
は、加算回路２８により最大長レジスタ２７から出力さ
れる数値Ｂに加算されて、最大長レジスタ２７に設定さ
れる。この最大長レジスタ２７は、入力端子２９にリセ
ットパルスＲＳが供給されることにより、その出力数値
Ｂが“０”にリセットされる。
【００３４】このため、最大長レジスタ２７の出力数値
Ｂを“０”にリセットした状態で、カウンタ２３にＥＦ
Ｍ信号及びクロックＣＫを与えると、最大長レジスタ２
７の出力数値Ｂは、順次インクリメントされ、ＥＦＭ信
号の最大極性反転間隔に相当する値になって落ち着くこ
とになる。
Ｂを“０”にリセットした状態で、カウンタ２３にＥＦ
Ｍ信号及びクロックＣＫを与えると、最大長レジスタ２
７の出力数値Ｂは、順次インクリメントされ、ＥＦＭ信
号の最大極性反転間隔に相当する値になって落ち着くこ
とになる。
【００３５】そして、最大長レジスタ２７から出力され
る数値Ｂは、ウインド比較回路３０に供給される。この
ウインド比較回路３０は、図２に示すように構成されて
いる。すなわち、最大長レジスタ２７から出力される数
値Ｂは、入力端子３１を介して比較回路３２，３３にそ
れぞれ供給される。このうち、比較回路３２には、入力
端子３４を介して数値“２１”と数値“２２”とがそれ
ぞれ供給されている。これらの数値“２１”，“２２”
は、前記分周回路１９が１／２分周を行なうことから、
クロックＣＫのカウント値に換算すると、位相同期クロ
ックＰＬＣＫの１１Ｔ−０．５Ｔ分の長さと１１Ｔ分の
長さとにそれぞれ対応した値となっている。
る数値Ｂは、ウインド比較回路３０に供給される。この
ウインド比較回路３０は、図２に示すように構成されて
いる。すなわち、最大長レジスタ２７から出力される数
値Ｂは、入力端子３１を介して比較回路３２，３３にそ
れぞれ供給される。このうち、比較回路３２には、入力
端子３４を介して数値“２１”と数値“２２”とがそれ
ぞれ供給されている。これらの数値“２１”，“２２”
は、前記分周回路１９が１／２分周を行なうことから、
クロックＣＫのカウント値に換算すると、位相同期クロ
ックＰＬＣＫの１１Ｔ−０．５Ｔ分の長さと１１Ｔ分の
長さとにそれぞれ対応した値となっている。
【００３６】この比較回路３２は、その出力を１検出時
間（最大長レジスタ２７から出力される数値ＢがＥＦＭ
信号の最大極性反転間隔に対応した値に落ち着く毎）遅
延させる遅延回路３５の出力ＰがＬレベルのとき、最大
長レジスタ２７から出力される数値Ｂと数値“２１”と
を大小比較し、Ｂ≦２１のときＨレベルを出力し、Ｂ＞
２１のときＬレベルを出力する。また、この比較回路３
２は、遅延回路３５の出力ＰがＨレベルのとき、最大長
レジスタ２７から出力される数値Ｂと数値“２２”とを
大小比較し、Ｂ≦２２のときＨレベルを出力し、Ｂ＞２
２のときＬレベルを出力する。
間（最大長レジスタ２７から出力される数値ＢがＥＦＭ
信号の最大極性反転間隔に対応した値に落ち着く毎）遅
延させる遅延回路３５の出力ＰがＬレベルのとき、最大
長レジスタ２７から出力される数値Ｂと数値“２１”と
を大小比較し、Ｂ≦２１のときＨレベルを出力し、Ｂ＞
２１のときＬレベルを出力する。また、この比較回路３
２は、遅延回路３５の出力ＰがＨレベルのとき、最大長
レジスタ２７から出力される数値Ｂと数値“２２”とを
大小比較し、Ｂ≦２２のときＨレベルを出力し、Ｂ＞２
２のときＬレベルを出力する。
【００３７】このため、最大長レジスタ２７から出力さ
れる数値Ｂが、図３（ａ）に示すように“２１”以下の
場合、つまり、ＥＦＭ信号の極性反転間隔の中に位相同
期クロックＰＬＣＫの１１Ｔ−０．５Ｔ分がはいらない
状態にある場合、比較回路３２及び遅延回路３５の出力
が共にＨレベルとなるので、比較回路３２は数値Ｂが
“２２”になるまでＨレベル出力を継続することにな
る。このときの比較回路３２のＨレベル出力は、駆動回
路３６を介してスイッチ３７をオン状態に制御し、これ
により出力端子３８からＨレベルの出力が発生され、Ｖ
ＣＯ１８はその発振周波数を高めるように制御される。
れる数値Ｂが、図３（ａ）に示すように“２１”以下の
場合、つまり、ＥＦＭ信号の極性反転間隔の中に位相同
期クロックＰＬＣＫの１１Ｔ−０．５Ｔ分がはいらない
状態にある場合、比較回路３２及び遅延回路３５の出力
が共にＨレベルとなるので、比較回路３２は数値Ｂが
“２２”になるまでＨレベル出力を継続することにな
る。このときの比較回路３２のＨレベル出力は、駆動回
路３６を介してスイッチ３７をオン状態に制御し、これ
により出力端子３８からＨレベルの出力が発生され、Ｖ
ＣＯ１８はその発振周波数を高めるように制御される。
【００３８】すなわち、この実施例で説明する周波数検
出回路は、最大長レジスタ２７から出力される数値Ｂが
“２１”を越え、図３（ｂ）に示す位相比較回路１７の
みの制御によるキャプチャレンジ内にはいっても、同図
（ｃ）に示すようにＶＣＯ１８の発振周波数を高める制
御を継続して行ない、数値Ｂが“２３”になったとき比
較回路３２がＬレベルに反転してスイッチ３７をオフ状
態にし、ＶＣＯ１８の発振周波数を高める制御を停止す
るように動作する。なお、比較回路３２の出力がＬレベ
ルに反転することにより、次の比較回路３２の比較動作
では、遅延回路３５の出力ＰがＬレベルになっているた
め、比較回路３２は数値Ｂと数値“２１”とを大小比較
することになる。
出回路は、最大長レジスタ２７から出力される数値Ｂが
“２１”を越え、図３（ｂ）に示す位相比較回路１７の
みの制御によるキャプチャレンジ内にはいっても、同図
（ｃ）に示すようにＶＣＯ１８の発振周波数を高める制
御を継続して行ない、数値Ｂが“２３”になったとき比
較回路３２がＬレベルに反転してスイッチ３７をオフ状
態にし、ＶＣＯ１８の発振周波数を高める制御を停止す
るように動作する。なお、比較回路３２の出力がＬレベ
ルに反転することにより、次の比較回路３２の比較動作
では、遅延回路３５の出力ＰがＬレベルになっているた
め、比較回路３２は数値Ｂと数値“２１”とを大小比較
することになる。
【００３９】一方、上記比較回路３３には、入力端子３
９を介して数値“２３”が供給されている。この数値
“２３”は、前記分周回路１９が１／２分周を行なうこ
とから、クロックＣＫのカウント値に換算すると、位相
同期クロックＰＬＣＫの１１Ｔ＋０．５Ｔ分の長さに対
応した値となっている。この比較回路３３は、最大長レ
ジスタ２７から出力される数値Ｂと数値“２３”とを大
小比較し、Ｂ≧２３のときＨレベルを出力し、Ｂ＜２３
のときＬレベルを出力する。
９を介して数値“２３”が供給されている。この数値
“２３”は、前記分周回路１９が１／２分周を行なうこ
とから、クロックＣＫのカウント値に換算すると、位相
同期クロックＰＬＣＫの１１Ｔ＋０．５Ｔ分の長さに対
応した値となっている。この比較回路３３は、最大長レ
ジスタ２７から出力される数値Ｂと数値“２３”とを大
小比較し、Ｂ≧２３のときＨレベルを出力し、Ｂ＜２３
のときＬレベルを出力する。
【００４０】このため、最大長レジスタ２７から出力さ
れる数値Ｂが、図３（ａ）に示すように“２３”以上の
場合、つまり、ＥＦＭ信号の極性反転間隔の中に位相同
期クロックＰＬＣＫの１１Ｔ＋０．５Ｔ分以上がはって
いる状態にある場合、比較回路３３の出力がＨレベルと
なるので、比較回路３３は、図３（ｄ）に示すように数
値Ｂが“２３”になるまでＨレベル出力を継続すること
になる。このときの比較回路３３のＨレベル出力は、駆
動回路４０を介してスイッチ４１をオン状態に制御し、
これにより出力端子３８からＬレベルの出力が発生さ
れ、ＶＣＯ１８はその発振周波数を低くするように制御
される。そして、数値Ｂが“２３”になったとき比較回
路３２がＬレベルに反転してスイッチ４１をオフ状態に
し、ＶＣＯ１８の発振周波数を低くする制御を停止する
ように動作する。
れる数値Ｂが、図３（ａ）に示すように“２３”以上の
場合、つまり、ＥＦＭ信号の極性反転間隔の中に位相同
期クロックＰＬＣＫの１１Ｔ＋０．５Ｔ分以上がはって
いる状態にある場合、比較回路３３の出力がＨレベルと
なるので、比較回路３３は、図３（ｄ）に示すように数
値Ｂが“２３”になるまでＨレベル出力を継続すること
になる。このときの比較回路３３のＨレベル出力は、駆
動回路４０を介してスイッチ４１をオン状態に制御し、
これにより出力端子３８からＬレベルの出力が発生さ
れ、ＶＣＯ１８はその発振周波数を低くするように制御
される。そして、数値Ｂが“２３”になったとき比較回
路３２がＬレベルに反転してスイッチ４１をオフ状態に
し、ＶＣＯ１８の発振周波数を低くする制御を停止する
ように動作する。
【００４１】したがって、上記実施例のような構成によ
れば、ＶＣＯ１８の発振周波数を順次高くすることで、
データスライス回路１５から得られているＥＦＭ信号の
極性反転間隔の中に、位相同期クロックＰＬＣＫの１１
Ｔ−０．５Ｔ分がはいるように追い込んだ場合、図３
（ｂ）に示す位相比較回路１７のみの制御によるキャプ
チャレンジ内にはいってもＶＣＯ１８の発振周波数を高
める制御を継続して行ない、数値Ｂが“２３”つまりＥ
ＦＭ信号の極性反転間隔の中に位相同期クロックＰＬＣ
Ｋの１１Ｔ＋０．５Ｔ分がはいるようになったとき、Ｖ
ＣＯ１８の発振周波数を高める制御を停止するようにし
たので、従来のように、データ再生用ＰＬＬ回路が位相
比較回路１７及び周波数検出回路２２のいずれからも制
御されない不感帯が存在しなくなり、ひいてはサーチ動
作の高速化を図ることができる。
れば、ＶＣＯ１８の発振周波数を順次高くすることで、
データスライス回路１５から得られているＥＦＭ信号の
極性反転間隔の中に、位相同期クロックＰＬＣＫの１１
Ｔ−０．５Ｔ分がはいるように追い込んだ場合、図３
（ｂ）に示す位相比較回路１７のみの制御によるキャプ
チャレンジ内にはいってもＶＣＯ１８の発振周波数を高
める制御を継続して行ない、数値Ｂが“２３”つまりＥ
ＦＭ信号の極性反転間隔の中に位相同期クロックＰＬＣ
Ｋの１１Ｔ＋０．５Ｔ分がはいるようになったとき、Ｖ
ＣＯ１８の発振周波数を高める制御を停止するようにし
たので、従来のように、データ再生用ＰＬＬ回路が位相
比較回路１７及び周波数検出回路２２のいずれからも制
御されない不感帯が存在しなくなり、ひいてはサーチ動
作の高速化を図ることができる。
【００４２】また、上記実施例では、ＥＦＭ信号の極性
反転間隔の中に位相同期クロックＰＬＣＫの１１Ｔ＋
０．５Ｔ分がはいるようになったとき、ＶＣＯ１８の発
振周波数を高める制御を停止するようにしたが、ＶＣＯ
１８の発振周波数を高める制御を停止させるタイミング
は、例えば数値Ｂが“２２”になったとき、つまりＥＦ
Ｍ信号の極性反転間隔の中に位相同期クロックＰＬＣＫ
の１１Ｔ分がはいるようになったときに設定しても、不
感帯をなくすことができ上記と同様の効果を得ることが
できる。
反転間隔の中に位相同期クロックＰＬＣＫの１１Ｔ＋
０．５Ｔ分がはいるようになったとき、ＶＣＯ１８の発
振周波数を高める制御を停止するようにしたが、ＶＣＯ
１８の発振周波数を高める制御を停止させるタイミング
は、例えば数値Ｂが“２２”になったとき、つまりＥＦ
Ｍ信号の極性反転間隔の中に位相同期クロックＰＬＣＫ
の１１Ｔ分がはいるようになったときに設定しても、不
感帯をなくすことができ上記と同様の効果を得ることが
できる。
【００４３】要するに、ＶＣＯ１８の発振周波数を順次
高くするように制御している状態で、数値Ｂが“２１”
になっても、つまりＥＦＭ信号の極性反転間隔の中に位
相同期クロックＰＬＣＫの１１Ｔ−０．５Ｔ分がはいる
ようになり、図３（ｂ）に示す位相比較回路１７のみの
制御によるキャプチャレンジ内にはいっても、ＶＣＯ１
８の発振周波数を高める制御を継続して行ない、数値Ｂ
が“２２”以上になったときに、ＶＣＯ１８の発振周波
数を高める制御を停止させるようにすれば、不感帯をな
くすことができるものである。
高くするように制御している状態で、数値Ｂが“２１”
になっても、つまりＥＦＭ信号の極性反転間隔の中に位
相同期クロックＰＬＣＫの１１Ｔ−０．５Ｔ分がはいる
ようになり、図３（ｂ）に示す位相比較回路１７のみの
制御によるキャプチャレンジ内にはいっても、ＶＣＯ１
８の発振周波数を高める制御を継続して行ない、数値Ｂ
が“２２”以上になったときに、ＶＣＯ１８の発振周波
数を高める制御を停止させるようにすれば、不感帯をな
くすことができるものである。
【００４４】次に、上記の実施例で説明した周波数検出
回路では、ＥＦＭ信号の最大極性反転間隔内に、位相同
期クロックＰＬＣＫの１１Ｔ±０．５Ｔ分がはいるよう
に、ＶＣＯ１８の発振周波数を制御することにより、デ
ータ再生用ＰＬＬ回路を迅速に位相ロック状態とするも
のについて述べたが、これに限らず、ＥＦＭ信号の最少
極性反転間隔内に、位相同期クロックＰＬＣＫの３Ｔ±
０．５Ｔ分がはいるように、ＶＣＯ１８の発振周波数を
制御しても、データ再生用ＰＬＬ回路を迅速に位相ロッ
ク状態とすることができる。
回路では、ＥＦＭ信号の最大極性反転間隔内に、位相同
期クロックＰＬＣＫの１１Ｔ±０．５Ｔ分がはいるよう
に、ＶＣＯ１８の発振周波数を制御することにより、デ
ータ再生用ＰＬＬ回路を迅速に位相ロック状態とするも
のについて述べたが、これに限らず、ＥＦＭ信号の最少
極性反転間隔内に、位相同期クロックＰＬＣＫの３Ｔ±
０．５Ｔ分がはいるように、ＶＣＯ１８の発振周波数を
制御しても、データ再生用ＰＬＬ回路を迅速に位相ロッ
ク状態とすることができる。
【００４５】そして、このようにＥＦＭ信号の最少極性
反転間隔を検出してＶＣＯ１８の発振周波数を制御する
タイプの周波数検出回路では、ＶＣＯ１８の発振周波数
を順次低くすることで、データスライス回路１５から得
られているＥＦＭ信号の極性反転間隔の中に、位相同期
クロックＰＬＣＫの３Ｔ＋０．５Ｔ分がはいるように追
い込んだ場合に、位相比較回路１７のみの制御によるキ
ャプチャレンジ内にはいる手前で、不感帯が存在するこ
とになる。
反転間隔を検出してＶＣＯ１８の発振周波数を制御する
タイプの周波数検出回路では、ＶＣＯ１８の発振周波数
を順次低くすることで、データスライス回路１５から得
られているＥＦＭ信号の極性反転間隔の中に、位相同期
クロックＰＬＣＫの３Ｔ＋０．５Ｔ分がはいるように追
い込んだ場合に、位相比較回路１７のみの制御によるキ
ャプチャレンジ内にはいる手前で、不感帯が存在するこ
とになる。
【００４６】図４は、このような考えに基づいて、ＥＦ
Ｍ信号の最少極性反転間隔を検出するタイプの周波数検
出回路に、この発明を適用した第２の実施例を示してい
る。すなわち、前記データスライス回路１５から出力さ
れるＥＦＭ信号は、入力端子４２を介してカウンタ４３
に供給される。このカウンタ４３には、入力端子４４を
介して前記ＶＣＯ１８から出力されるクロックＣＫが供
給されている。このカウンタ４３は、ＥＦＭ信号の極性
反転時から次の極性反転時までの間に入力されるクロッ
クＣＫをカウントしている。このカウンタ４３から出力
されるカウント値Ｃは、比較回路４５の一方の入力端に
供給されている。
Ｍ信号の最少極性反転間隔を検出するタイプの周波数検
出回路に、この発明を適用した第２の実施例を示してい
る。すなわち、前記データスライス回路１５から出力さ
れるＥＦＭ信号は、入力端子４２を介してカウンタ４３
に供給される。このカウンタ４３には、入力端子４４を
介して前記ＶＣＯ１８から出力されるクロックＣＫが供
給されている。このカウンタ４３は、ＥＦＭ信号の極性
反転時から次の極性反転時までの間に入力されるクロッ
クＣＫをカウントしている。このカウンタ４３から出力
されるカウント値Ｃは、比較回路４５の一方の入力端に
供給されている。
【００４７】この比較回路４５の他方の入力端には、最
少長レジスタ４６から出力される数値Ｄが供給されてい
る。この比較回路４５は、カウンタ４３から出力される
カウント値Ｃと最少長レジスタ４６から出力される数値
Ｄとを大小比較して、Ｃ＞Ｄのとき“−１”を出力し、
Ｃ≦Ｄのとき“０”を出力する。この比較回路４５の出
力は、加算回路４７により最少長レジスタ４６から出力
される数値Ｄに加算されて、最少長レジスタ４６に設定
される。この最少長レジスタ４６は、入力端子４８にプ
リセットパルスＰＲが供給されることにより、その出力
数値Ｄが“２２”（ＥＦＭ信号の最大極性反転間隔に対
応するクロックＣＫの数）にプリセットされる。
少長レジスタ４６から出力される数値Ｄが供給されてい
る。この比較回路４５は、カウンタ４３から出力される
カウント値Ｃと最少長レジスタ４６から出力される数値
Ｄとを大小比較して、Ｃ＞Ｄのとき“−１”を出力し、
Ｃ≦Ｄのとき“０”を出力する。この比較回路４５の出
力は、加算回路４７により最少長レジスタ４６から出力
される数値Ｄに加算されて、最少長レジスタ４６に設定
される。この最少長レジスタ４６は、入力端子４８にプ
リセットパルスＰＲが供給されることにより、その出力
数値Ｄが“２２”（ＥＦＭ信号の最大極性反転間隔に対
応するクロックＣＫの数）にプリセットされる。
【００４８】このため、最少長レジスタ４６の出力数値
Ｄを“２２”にプリセットした状態で、カウンタ４３に
ＥＦＭ信号及びクロックＣＫを与えると、最少長レジス
タ４６の出力数値Ｄは、順次デクリメントされ、ＥＦＭ
信号の最少極性反転間隔に相当する値になって落ち着く
ことになる。
Ｄを“２２”にプリセットした状態で、カウンタ４３に
ＥＦＭ信号及びクロックＣＫを与えると、最少長レジス
タ４６の出力数値Ｄは、順次デクリメントされ、ＥＦＭ
信号の最少極性反転間隔に相当する値になって落ち着く
ことになる。
【００４９】そして、最少長レジスタ４６から出力され
る数値Ｄは、ウインド比較回路４９に供給される。この
ウインド比較回路４９は、図５に示すように構成されて
いる。すなわち、最少長レジスタ４６から出力される数
値Ｄは、入力端子５０を介して比較回路５１，５２にそ
れぞれ供給される。このうち、比較回路５２には、入力
端子５３を介して数値“６”と数値“７”とがそれぞれ
供給されている。これらの数値“６”，“７”は、前記
分周回路１９が１／２分周を行なうことから、クロック
ＣＫのカウント値に換算すると、位相同期クロックＰＬ
ＣＫの３Ｔ分の長さと３Ｔ＋０．５Ｔ分の長さとにそれ
ぞれ対応した値となっている。
る数値Ｄは、ウインド比較回路４９に供給される。この
ウインド比較回路４９は、図５に示すように構成されて
いる。すなわち、最少長レジスタ４６から出力される数
値Ｄは、入力端子５０を介して比較回路５１，５２にそ
れぞれ供給される。このうち、比較回路５２には、入力
端子５３を介して数値“６”と数値“７”とがそれぞれ
供給されている。これらの数値“６”，“７”は、前記
分周回路１９が１／２分周を行なうことから、クロック
ＣＫのカウント値に換算すると、位相同期クロックＰＬ
ＣＫの３Ｔ分の長さと３Ｔ＋０．５Ｔ分の長さとにそれ
ぞれ対応した値となっている。
【００５０】この比較回路５２は、その出力を１検出時
間（最少長レジスタ４６から出力される数値ＤがＥＦＭ
信号の最少極性反転間隔に対応した値に落ち着く毎）遅
延させる遅延回路５４の出力ＱがＬレベルのとき、最少
長レジスタ２７から出力される数値Ｄと数値“７”とを
大小比較し、Ｄ≧７のときＨレベルを出力し、Ｄ＜７の
ときＬレベルを出力する。また、比較回路５２は、遅延
回路５４の出力ＱがＨレベルのとき、最少長レジスタ４
６から出力される数値Ｄと数値“６”とを大小比較し、
Ｄ≧６のときＨレベルを出力し、Ｄ＜６のときＬレベル
を出力する。
間（最少長レジスタ４６から出力される数値ＤがＥＦＭ
信号の最少極性反転間隔に対応した値に落ち着く毎）遅
延させる遅延回路５４の出力ＱがＬレベルのとき、最少
長レジスタ２７から出力される数値Ｄと数値“７”とを
大小比較し、Ｄ≧７のときＨレベルを出力し、Ｄ＜７の
ときＬレベルを出力する。また、比較回路５２は、遅延
回路５４の出力ＱがＨレベルのとき、最少長レジスタ４
６から出力される数値Ｄと数値“６”とを大小比較し、
Ｄ≧６のときＨレベルを出力し、Ｄ＜６のときＬレベル
を出力する。
【００５１】このため、最少長レジスタ４６から出力さ
れる数値Ｄが、図６（ａ）に示すように“７”以上の場
合、つまり、ＥＦＭ信号の極性反転間隔の中に位相同期
クロックＰＬＣＫの３Ｔ＋０．５Ｔ分以上がはいってい
る状態にある場合、比較回路５２及び遅延回路５４の出
力が共にＨレベルとなるので、比較回路５２は数値Ｄが
“６”になるまでＨレベル出力を継続することになる。
このときの比較回路５２のＨレベル出力は、駆動回路５
５を介してスイッチ５６をオン状態に制御し、これによ
り出力端子５７からＬレベルの出力が発生され、ＶＣＯ
１８はその発振周波数を低くするように制御される。
れる数値Ｄが、図６（ａ）に示すように“７”以上の場
合、つまり、ＥＦＭ信号の極性反転間隔の中に位相同期
クロックＰＬＣＫの３Ｔ＋０．５Ｔ分以上がはいってい
る状態にある場合、比較回路５２及び遅延回路５４の出
力が共にＨレベルとなるので、比較回路５２は数値Ｄが
“６”になるまでＨレベル出力を継続することになる。
このときの比較回路５２のＨレベル出力は、駆動回路５
５を介してスイッチ５６をオン状態に制御し、これによ
り出力端子５７からＬレベルの出力が発生され、ＶＣＯ
１８はその発振周波数を低くするように制御される。
【００５２】すなわち、この第２の実施例で説明する周
波数検出回路は、最少長レジスタ４６から出力される数
値Ｄが“７”になり、図６（ｂ）に示す位相比較回路１
７のみの制御によるキャプチャレンジ内にはいっても、
同図（ｃ）に示すようにＶＣＯ１８の発振周波数を低く
する制御を継続して行ない、数値Ｄが“５”になったと
き比較回路５２がＬレベルに反転してスイッチ５６をオ
フ状態にし、ＶＣＯ１８の発振周波数を低くする制御を
停止するように動作する。なお、比較回路５２の出力が
Ｌレベルに反転することにより、次の比較回路５２の比
較動作では、遅延回路５４の出力ＱがＬレベルになって
いるため、比較回路５２は数値Ｄと数値“７”とを大小
比較することになる。
波数検出回路は、最少長レジスタ４６から出力される数
値Ｄが“７”になり、図６（ｂ）に示す位相比較回路１
７のみの制御によるキャプチャレンジ内にはいっても、
同図（ｃ）に示すようにＶＣＯ１８の発振周波数を低く
する制御を継続して行ない、数値Ｄが“５”になったと
き比較回路５２がＬレベルに反転してスイッチ５６をオ
フ状態にし、ＶＣＯ１８の発振周波数を低くする制御を
停止するように動作する。なお、比較回路５２の出力が
Ｌレベルに反転することにより、次の比較回路５２の比
較動作では、遅延回路５４の出力ＱがＬレベルになって
いるため、比較回路５２は数値Ｄと数値“７”とを大小
比較することになる。
【００５３】一方、上記比較回路５１には、入力端子５
８を介して数値“５”が供給されている。この数値
“５”は、前記分周回路１９が１／２分周を行なうこと
から、クロックＣＫのカウント値に換算すると、位相同
期クロックＰＬＣＫの３Ｔ−０．５Ｔ分の長さに対応し
た値となっている。この比較回路５１は、最少長レジス
タ４６から出力される数値Ｄと数値“５”とを大小比較
し、Ｄ＜５のときＨレベルを出力し、Ｄ≧５のときＬレ
ベルを出力する。
８を介して数値“５”が供給されている。この数値
“５”は、前記分周回路１９が１／２分周を行なうこと
から、クロックＣＫのカウント値に換算すると、位相同
期クロックＰＬＣＫの３Ｔ−０．５Ｔ分の長さに対応し
た値となっている。この比較回路５１は、最少長レジス
タ４６から出力される数値Ｄと数値“５”とを大小比較
し、Ｄ＜５のときＨレベルを出力し、Ｄ≧５のときＬレ
ベルを出力する。
【００５４】このため、最少長レジスタ４６から出力さ
れる数値Ｄが、図６（ａ）に示すように“５”未満の場
合、つまり、ＥＦＭ信号の極性反転間隔の中に位相同期
クロックＰＬＣＫの３Ｔ−０．５Ｔ分がはいらない状態
にある場合、比較回路５１の出力がＨレベルとなるの
で、比較回路５１は、図６（ｄ）に示すように数値Ｄが
“５”になるまでＨレベル出力を継続することになる。
このときの比較回路５１のＨレベル出力は、駆動回路５
９を介してスイッチ６０をオン状態に制御し、これによ
り出力端子５７からＨレベルの出力が発生され、ＶＣＯ
１８はその発振周波数を高くするように制御される。そ
して、数値Ｄが“５”になったとき比較回路５１の出力
がＬレベルに反転してスイッチ６０をオフ状態にし、Ｖ
ＣＯ１８の発振周波数を高める制御を停止するように動
作する。
れる数値Ｄが、図６（ａ）に示すように“５”未満の場
合、つまり、ＥＦＭ信号の極性反転間隔の中に位相同期
クロックＰＬＣＫの３Ｔ−０．５Ｔ分がはいらない状態
にある場合、比較回路５１の出力がＨレベルとなるの
で、比較回路５１は、図６（ｄ）に示すように数値Ｄが
“５”になるまでＨレベル出力を継続することになる。
このときの比較回路５１のＨレベル出力は、駆動回路５
９を介してスイッチ６０をオン状態に制御し、これによ
り出力端子５７からＨレベルの出力が発生され、ＶＣＯ
１８はその発振周波数を高くするように制御される。そ
して、数値Ｄが“５”になったとき比較回路５１の出力
がＬレベルに反転してスイッチ６０をオフ状態にし、Ｖ
ＣＯ１８の発振周波数を高める制御を停止するように動
作する。
【００５５】したがって、上記第２の実施例のような構
成によれば、ＶＣＯ１８の発振周波数を順次低くするこ
とで、データスライス回路１５から得られているＥＦＭ
信号の極性反転間隔の中に、位相同期クロックＰＬＣＫ
の３Ｔ＋０．５Ｔ分がはいるように追い込んだ場合、図
６（ｂ）に示す位相比較回路１７のみの制御によるキャ
プチャレンジ内にはいってもＶＣＯ１８の発振周波数を
低くする制御を継続して行ない、数値Ｄが“５”つまり
ＥＦＭ信号の極性反転間隔の中に位相同期クロックＰＬ
ＣＫの３Ｔ−０．５Ｔ分がはいるようになったとき、Ｖ
ＣＯ１８の発振周波数を低くする制御を停止するように
したので、従来のように、データ再生用ＰＬＬ回路が位
相比較回路１７及び周波数検出回路２２のいずれからも
制御されない不感帯が存在しなくなり、サーチ動作の高
速化を図ることができる。
成によれば、ＶＣＯ１８の発振周波数を順次低くするこ
とで、データスライス回路１５から得られているＥＦＭ
信号の極性反転間隔の中に、位相同期クロックＰＬＣＫ
の３Ｔ＋０．５Ｔ分がはいるように追い込んだ場合、図
６（ｂ）に示す位相比較回路１７のみの制御によるキャ
プチャレンジ内にはいってもＶＣＯ１８の発振周波数を
低くする制御を継続して行ない、数値Ｄが“５”つまり
ＥＦＭ信号の極性反転間隔の中に位相同期クロックＰＬ
ＣＫの３Ｔ−０．５Ｔ分がはいるようになったとき、Ｖ
ＣＯ１８の発振周波数を低くする制御を停止するように
したので、従来のように、データ再生用ＰＬＬ回路が位
相比較回路１７及び周波数検出回路２２のいずれからも
制御されない不感帯が存在しなくなり、サーチ動作の高
速化を図ることができる。
【００５６】また、上記第２の実施例では、ＥＦＭ信号
の極性反転間隔の中に位相同期クロックＰＬＣＫの３Ｔ
−０．５Ｔ分がはいるようになったとき、ＶＣＯ１８の
発振周波数を低くする制御を停止するようにしたが、Ｖ
ＣＯ１８の発振周波数を低くする制御を停止させるタイ
ミングは、例えば数値Ｄが“６”になったとき、つまり
ＥＦＭ信号の極性反転間隔の中に位相同期クロックＰＬ
ＣＫの３Ｔ分がはいるようになったときに設定しても、
不感帯をなくすことができ上記と同様の効果を得ること
ができる。
の極性反転間隔の中に位相同期クロックＰＬＣＫの３Ｔ
−０．５Ｔ分がはいるようになったとき、ＶＣＯ１８の
発振周波数を低くする制御を停止するようにしたが、Ｖ
ＣＯ１８の発振周波数を低くする制御を停止させるタイ
ミングは、例えば数値Ｄが“６”になったとき、つまり
ＥＦＭ信号の極性反転間隔の中に位相同期クロックＰＬ
ＣＫの３Ｔ分がはいるようになったときに設定しても、
不感帯をなくすことができ上記と同様の効果を得ること
ができる。
【００５７】要するに、ＶＣＯ１８の発振周波数を順次
低くするように制御している状態で、数値Ｄが“７”に
なっても、つまりＥＦＭ信号の極性反転間隔の中に位相
同期クロックＰＬＣＫの３Ｔ＋０．５Ｔ分がはいるよう
になり、図６（ｂ）に示す位相比較回路１７のみの制御
によるキャプチャレンジ内にはいっても、ＶＣＯ１８の
発振周波数を低くする制御を継続して行ない、数値Ｄが
“６”以下になったときに、ＶＣＯ１８の発振周波数を
低くする制御を停止させるようにすれば、不感帯をなく
すことができるものである。なお、この発明は上記各実
施例に限定されるものではなく、この外その要旨を逸脱
しない範囲で種々変形して実施することができる。
低くするように制御している状態で、数値Ｄが“７”に
なっても、つまりＥＦＭ信号の極性反転間隔の中に位相
同期クロックＰＬＣＫの３Ｔ＋０．５Ｔ分がはいるよう
になり、図６（ｂ）に示す位相比較回路１７のみの制御
によるキャプチャレンジ内にはいっても、ＶＣＯ１８の
発振周波数を低くする制御を継続して行ない、数値Ｄが
“６”以下になったときに、ＶＣＯ１８の発振周波数を
低くする制御を停止させるようにすれば、不感帯をなく
すことができるものである。なお、この発明は上記各実
施例に限定されるものではなく、この外その要旨を逸脱
しない範囲で種々変形して実施することができる。
【００５８】
【発明の効果】以上詳述したようにこの発明によれば、
位相比較結果及び周波数検出結果のいずれからも制御さ
れない不感帯にはいらないように制御して、サーチ動作
の高速化に寄与し得るようにした極めて良好なデータ再
生用ＰＬＬ回路の制御装置及びデータ再生システムを提
供することができる。
位相比較結果及び周波数検出結果のいずれからも制御さ
れない不感帯にはいらないように制御して、サーチ動作
の高速化に寄与し得るようにした極めて良好なデータ再
生用ＰＬＬ回路の制御装置及びデータ再生システムを提
供することができる。
【図１】この発明の一実施例を示すブロック構成図。
【図２】同実施例におけるウインド比較回路の詳細を示
すブロック構成図。
すブロック構成図。
【図３】同実施例の動作を説明するために示す図。
【図４】この発明の第２の実施例を示すブロック構成
図。
図。
【図５】同第２の実施例におけるウインド比較回路の詳
細を示すブロック構成図。
細を示すブロック構成図。
【図６】同第２の実施例の動作を説明するために示す
図。
図。
【図７】従来のデータ再生用ＰＬＬ回路を示すブロック
構成図。
構成図。
【図８】同従来回路の動作を説明するために示す図。
【図９】ＥＦＭ信号におけるデータ長とその出力頻度と
の関係を示す分布図。
の関係を示す分布図。
１１…ディスクモータ、１２…ディスク、１３…光学式
ピックアップ、１４…電流電圧変換回路、１５…データ
スライス回路、１６…再生処理回路、１７…位相比較回
路、１８…ＶＣＯ、１９…分周回路、２０…加算回路、
２１…ＬＰＦ回路、２２…周波数検出回路、２３…入力
端子、２４…カウンタ、２５…入力端子、２６…比較回
路、２７…最大長レジスタ、２８…加算回路、２９…入
力端子、３０…ウインド比較回路、３１…入力端子、３
２，３３…比較回路、３４…入力端子、３５…遅延回
路、３６…駆動回路、３７…スイッチ、３８…出力端
子、３９…入力端子、４０…駆動回路、４１…スイッ
チ、４２…入力端子、４３…カウンタ、４４…入力端
子、４５…比較回路、４６…最少長レジスタ、４７…加
算回路、４８…入力端子、４９…ウインド比較回路、５
０…入力端子、５１，５２…比較回路、５３…入力端
子、５４…遅延回路、５５…駆動回路、５６…スイッ
チ、５７…出力端子、５８…入力端子、５９…駆動回
路、６０…スイッチ。
ピックアップ、１４…電流電圧変換回路、１５…データ
スライス回路、１６…再生処理回路、１７…位相比較回
路、１８…ＶＣＯ、１９…分周回路、２０…加算回路、
２１…ＬＰＦ回路、２２…周波数検出回路、２３…入力
端子、２４…カウンタ、２５…入力端子、２６…比較回
路、２７…最大長レジスタ、２８…加算回路、２９…入
力端子、３０…ウインド比較回路、３１…入力端子、３
２，３３…比較回路、３４…入力端子、３５…遅延回
路、３６…駆動回路、３７…スイッチ、３８…出力端
子、３９…入力端子、４０…駆動回路、４１…スイッ
チ、４２…入力端子、４３…カウンタ、４４…入力端
子、４５…比較回路、４６…最少長レジスタ、４７…加
算回路、４８…入力端子、４９…ウインド比較回路、５
０…入力端子、５１，５２…比較回路、５３…入力端
子、５４…遅延回路、５５…駆動回路、５６…スイッ
チ、５７…出力端子、５８…入力端子、５９…駆動回
路、６０…スイッチ。
Claims (4)
- 【請求項１】 記録媒体から読み取られたデジタルデー
タと発振手段から出力される発振信号とを位相比較し、
該位相比較結果に基づいて前記発振手段の発振周波数を
制御するための第１の制御信号を発生する位相比較手段
と、 前記デジタルデータと発振信号との位相差が前記位相比
較手段で位相比較可能な範囲外にある状態で、前記記録
媒体から読み取ったデジタルデータの最大極性反転期間
と該期間内に得られる前記発振信号のカウント数との対
応関係を検出し、該検出結果に基づいて前記発振手段の
発振周波数を制御するための第２の制御信号を発生する
検出手段と、 この検出手段から出力される第２の制御信号に基づいて
前記発振手段の発振周波数が高くなる方向に制御されて
いる状態で、前記デジタルデータと発振信号との位相差
が前記位相比較手段で位相比較可能な範囲内にはいって
も、前記第２の制御信号による前記発振手段の発振周波
数の制御を継続させる制御手段とを具備し、 前記発振手段から前記デジタルデータの再生処理を行な
うための基準信号を得るように構成してなることを特徴
とするデータ再生用ＰＬＬ回路の制御装置。 - 【請求項２】 記録媒体から読み取られたデジタルデー
タと発振手段から出力される発振信号とを位相比較し、
該位相比較結果に基づいて前記発振手段の発振周波数を
制御するための第１の制御信号を発生する位相比較手段
と、 前記デジタルデータと発振信号との位相差が前記位相比
較手段で位相比較可能な範囲外にある状態で、前記記録
媒体から読み取ったデジタルデータの最少極性反転期間
と該期間内に得られる前記発振信号のカウント数との対
応関係を検出し、該検出結果に基づいて前記発振手段の
発振周波数を制御するための第２の制御信号を発生する
検出手段と、 この検出手段から出力される第２の制御信号に基づいて
前記発振手段の発振周波数が低くなる方向に制御されて
いる状態で、前記デジタルデータと発振信号との位相差
が前記位相比較手段で位相比較可能な範囲内にはいって
も、前記第２の制御信号による前記発振手段の発振周波
数の制御を継続させる制御手段とを具備し、 前記発振手段から前記デジタルデータの再生処理を行な
うための基準信号を得るように構成してなることを特徴
とするデータ再生用ＰＬＬ回路の制御装置。 - 【請求項３】 記録媒体から読み取られたデジタルデー
タと発振手段から出力される発振信号とを位相比較し、
該位相比較結果に基づいて前記発振手段の発振周波数を
制御するための第１の制御信号を発生する位相比較手段
と、 前記デジタルデータと発振信号との位相差が前記位相比
較手段で位相比較可能な範囲外にある状態で、前記記録
媒体から読み取ったデジタルデータの反転期間を前記発
振信号で計測し、該計測結果に基づいて前記発振手段の
発振周波数を制御するための第２の制御信号を発生する
検出手段とを具備し、 この検出手段から出力される第２の制御信号に基づいて
前記発振手段の発振周波数が制御されている状態で、前
記デジタルデータと発振信号との位相差が前記位相比較
手段で位相比較可能な範囲内にはいっても、前記第２の
制御信号による前記発振手段の発振周波数の制御を継続
させ、その後、前記計測結果が所定値に達したとき、前
記第２の制御信号による前記発振手段の発振周波数の制
御を停止させることを特徴とするデータ再生用ＰＬＬ回
路の制御装置。 - 【請求項４】 記録媒体に記録されたデータを読み取る
ためのピックアップ手段と、 このピックアップ手段からの出力信号をＲＦ信号に変換
する電圧変換手段と、 この電圧変換手段から出力される
ＲＦ信号を二値化してデジタルデータを生成するデータ
スライス手段と、 前記デジタルデータに基づいて同期クロックを生成する
ための発振手段と、 前記デジタルデータと発振手段から出力される発振信号
とを位相比較し、該位相比較結果に基づいて前記発振手
段の発振周波数を制御するための第１の制御信号を発生
する位相比較手段と、 前記デジタルデータと発振信号との位相差が前記位相比
較手段で位相比較可能な範囲外にある状態で、前記記録
媒体から読み取ったデジタルデータの反転期間を前記発
振信号で計測し、該計測結果に基づいて前記発振手段の
発振周波数を制御するための第２の制御信号を発生する
検出手段とを具備し、 この検出手段から出力される第２の制御信号に基づいて
前記発振手段の発振周 波数が制御されている状態で、前
記デジタルデータと発振信号との位相差が前記位相比較
手段で位相比較可能な範囲内にはいっても、前記第２の
制御信号による前記発振手段の発振周波数の制御を継続
させ、その後、前記計測結果が所定値に達したとき、前
記第２の制御信号による前記発振手段の発振周波数の制
御を停止させることを特徴とするデータ再生システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28810593A JP3342937B2 (ja) | 1993-11-17 | 1993-11-17 | データ再生用ｐｌｌ回路の制御装置及びデータ再生システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28810593A JP3342937B2 (ja) | 1993-11-17 | 1993-11-17 | データ再生用ｐｌｌ回路の制御装置及びデータ再生システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07141781A JPH07141781A (ja) | 1995-06-02 |
| JP3342937B2 true JP3342937B2 (ja) | 2002-11-11 |
Family
ID=17725867
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28810593A Expired - Fee Related JP3342937B2 (ja) | 1993-11-17 | 1993-11-17 | データ再生用ｐｌｌ回路の制御装置及びデータ再生システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3342937B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2321142B (en) * | 1997-01-13 | 2001-03-28 | Plessey Semiconductors Ltd | Frequency control arrangement |
| WO2000036602A1 (fr) * | 1998-12-17 | 2000-06-22 | Matsushita Electric Industrial Co., Ltd. | Circuit de synchronisation de phase/stabilisation de frequence |
-
1993
- 1993-11-17 JP JP28810593A patent/JP3342937B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07141781A (ja) | 1995-06-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3477941B2 (ja) | ディスク再生装置の信号処理回路 | |
| USRE36933E (en) | Disk reproduction apparatus capable of continuously varying a reproduction speed | |
| JP2610397B2 (ja) | ディスク再生装置、信号処理回路、再生速度検出回路及び再生方法 | |
| KR100190032B1 (ko) | Efm 데이타 복원용 클럭 발생방법 및 그 방법을 수행하는 위상동기 루프 | |
| CA2022192C (en) | Optical disk recording/reproducing device | |
| JPH11149704A (ja) | フェーズロックドループ回路、再生装置、及びフェーズロックドループ回路の引き込み制御方法 | |
| JP3972868B2 (ja) | デジタルｐｌｌ装置 | |
| US4539666A (en) | Apparatus for controlling rotation of a record disk at a constant linear velocity | |
| US6359949B1 (en) | Demodulation circuit, a decode circuit and a digital PLL circuit for an optical disc apparatus | |
| US6058152A (en) | Phase comparison method and apparatus for digital signals | |
| JP3960271B2 (ja) | 位相誤差判定方法、デジタルｐｌｌ装置 | |
| JP2919380B2 (ja) | ディスク回転速度制御回路 | |
| JP3342937B2 (ja) | データ再生用ｐｌｌ回路の制御装置及びデータ再生システム | |
| EP0722169B1 (en) | Playback method | |
| US6992958B2 (en) | Phase-locked loop circuit for reproducing a channel clock | |
| JPH0877691A (ja) | ディスク再生装置及び信号処理回路 | |
| JP2001135038A (ja) | Ｐｌｌ回路及びデータ読み取り装置 | |
| JP2001307433A (ja) | 光ディスク装置 | |
| JP2839620B2 (ja) | クロック生成用ｐｌｌ回路 | |
| JP3199112B2 (ja) | 周波数比較器及びこれを用いた位相ロックループ回路、周波数誤差検出回路及びこれを用いたデータ読取装置 | |
| JPH10112141A (ja) | Ｐｌｌ回路とこれを具備する光ディスク装置 | |
| KR100217185B1 (ko) | 다종 디스크 재생장치용 위상동기루프의 전압제어발진기 입력전압 조정장치 | |
| JPH04162263A (ja) | 情報再生装置 | |
| JPH0430104B2 (ja) | ||
| JPH07111048A (ja) | ディジタルディスク再生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070823 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080823 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090823 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090823 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100823 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100823 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110823 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110823 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120823 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120823 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130823 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |