JP3342937B2 - データ再生用pll回路の制御装置及びデータ再生システム - Google Patents
データ再生用pll回路の制御装置及びデータ再生システムInfo
- Publication number
- JP3342937B2 JP3342937B2 JP28810593A JP28810593A JP3342937B2 JP 3342937 B2 JP3342937 B2 JP 3342937B2 JP 28810593 A JP28810593 A JP 28810593A JP 28810593 A JP28810593 A JP 28810593A JP 3342937 B2 JP3342937 B2 JP 3342937B2
- Authority
- JP
- Japan
- Prior art keywords
- oscillation
- phase
- signal
- digital data
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Description
t Disc)プレーヤにおいてデータ再生用のビットクロッ
ク等を生成するためのデータ再生用PLL(Phase Lock
ed Loop)回路に係り、特にその位相ロック性能を向上
させサーチ動作の高速化を図るように制御する制御装
置、及びこの制御装置を含むデータ再生システムの改良
に関する。
(Read Only Memory)方式のデータ記録再生システムに
あっては、ディスク上に記録されたデータの中から所望
のデータ箇所を検索する、いわゆるサーチ動作を実現で
きることが不可欠である。そして、現在では、このサー
チ動作をより一層高速化するための開発が盛んに行なわ
れている。
では、主データとその位置を示すアドレスデータとが、
互いに異なるフォーマットでディスクに記録されてい
る。このため、主データとアドレスデータとは、ディス
ク再生時に、それぞれ別系統で信号処理される。すなわ
ち、主データは、588チャンネルビット(136μs
ec)でなるフレームに分割されてディスクに記録され
ている。この場合、主データには、フレーム毎にインタ
ーリーブ処理やP,Qパリティによる二重エラー訂正処
理等が施されている。
含まれる8ビットのサブコードデータのうちの1ビット
であるサブコードQデータとして、ディスクに記録され
ている。このサブコードQデータは、98フレームで1
つのアドレス情報として完成される構成となっている。
つまり、通常のディスク再生時には、1つの完成された
アドレス情報を得るために、98フレーム×136μs
ec=13.3msecの時間を要することになる。
データと異なり、インターリーブ処理やP,Qパリティ
による二重エラー訂正処理等が施されておらず、16ビ
ットのCRCC(Cyclic Redundancy Check Code)によ
るチェックにより、OKか否かの判定がなされるだけで
ある。
には、サブコードQデータをいかに迅速に読み取ること
ができるかが、重要な課題となる。そして、サブコード
Qデータを迅速に読み取るためには、データ再生用のビ
ットクロックを生成するためのデータ再生用PLL回路
が、迅速に位相ロック状態となるように、そのロック性
能を向上させることが必要な条件となる。
示している。すなわち、ディスクモータ11によって回
転駆動されるディスク12から、光学式ピックアップ1
3を介して読み取った信号は、電流電圧変換回路14に
より電圧変化のRF(RadioFrequency)信号に変換され
る。このRF信号は、データスライス回路15により2
値化されて、一般にEFM(Eight to Fourteen Modula
tion)信号と称されるデジタルデータに変換される。
給されて、例えばオーディオデータ等のような主データ
が再生処理される。また、データスライス回路15から
出力されるEFM信号は、位相比較回路17に供給され
て、VCO(Voltage Control Oscillator)18から発
生されたクロックCKを、分周回路19で分周してなる
位相同期クロックPLCKと位相比較される。なお、こ
の位相同期クロックPLCKは、ビットクロックBCK
として再生処理回路16に供給され、主データの再生処
理のために供される。
加算回路20を介してLPF(LowPass Filter)回路2
1に供給され、高域の周波数成分が除去された後、VC
O18にその発振周波数の制御信号として供給される。
このため、ディスク12の通常の再生状態においてデー
タ再生用PLL回路は、位相比較回路17の出力に基づ
いて、データスライス回路15から出力されるEFM信
号と位相同期クロックPLCKとの位相差が、所定のキ
ャプチャレンジ内に収まるようにVCO18の発振周波
数が制御され、安定な位相ロック状態となっている。
データがCLV(Constant LinearVelocity)方式で記
録されている。このため、光学式ピックアップ13を、
ディスク12の内周側から外周側に向けて、または外周
側から内周側に向けて高速移動させてサーチ動作を行な
った場合、ディスク12の回転速度が、光学式ピックア
ップ13の位置に対応した定常値に落ち着くまでは、再
生されるEFM信号の周波数レートが大きく変化するこ
とになる。
18,分周回路19及びLPF回路21よりなるデータ
再生用PLL回路は、位相ロック状態に引き込むことが
できるキャプチャレンジが一般的に狭く、例えばデータ
スライス回路15から出力されるEFM信号と位相同期
クロックPLCKとの相対的な位相差が、±5%以内の
範囲でしか位相ロック状態を維持することができないも
のである。
高速サーチ動作時におけるディスク12の広い回転偏差
に追従するために、±30〜40%もの可変幅が確保さ
れている。このため、上述したキャプチャレンジの狭い
データ再生用PLL回路では、サーチ動作時に、ディス
ク12の回転速度が光学式ピックアップ13の位置に対
応した定常値に落ち着くまで待たなければ、サブコード
Qデータを読み取ることができず、サーチ動作の高速化
が妨げられるという不都合がある。
スライス回路15から出力されるEFM信号と位相同期
クロックPLCKとの位相差が、上記した狭いキャプチ
ャレンジの範囲内に収まるように、VCO18の発振周
波数を積極的に追い込むことで、サーチ動作の高速化を
図るようにしている。すなわち、再び図7において、V
CO18から出力されるクロックCKは、周波数検出回
路22に供給されている。
ス回路15から出力されるEFM信号の、各フレームの
先頭に配置されているフレーム同期パターンを検出して
いる。このフレーム同期パターンは、通常再生時におけ
る上記位相同期クロックPLCKの周期をT(1/4.
3218MHz)とすると、EFM信号の中で11Tと
いう最大長の極性反転間隔を有している。このため、周
波数検出回路22は、VCO18から出力されるクロッ
クCKをカウントして、入力されたEFM信号中に位相
同期クロックPLCKの11周期分に相当する極性反転
間隔が所定の周期で存在するか否かを判別している。
たEFM信号中に位相同期クロックPLCKの11周期
分に相当する極性反転間隔が所定の周期で存在する場合
には、データスライス回路15から出力されるEFM信
号と位相同期クロックPLCKとの位相差が、上記した
狭いキャプチャレンジの範囲内に収まっていると判別
し、その出力をHiZ(ハイインピーダンス)にしてデ
ータ再生用PLL回路の動作に関与しないように動作す
る。
EFM信号の極性反転間隔が位相同期クロックPLCK
の11周期分に満たない場合には、H(High)レベルを
加算回路20に出力してVCO18の発振周波数を高め
るように動作する。さらに、周波数検出回路22は、入
力されたEFM信号の極性反転間隔が位相同期クロック
PLCKの11周期分以上ある場合には、L(Low)レベ
ルを加算回路20に出力してVCO18の発振周波数を
低くするように動作する。
クロック周波数が高く、ディスク12の通常の再生状態
の場合、動作クロックの周波数は2/T(8.64MH
z)程度が適当である。つまり、これは、分周回路19
の分周比を1/2としたことに相当し、このときの周波
数検出回路22の分解能は0.5T幅となる。具体的に
言えば、周波数検出回路22は、図8(b)に示すよう
に、入力されたEFM信号中に位相同期クロックPLC
Kの11T±0.5T分に相当する極性反転間隔が所定
の周期で存在する場合に、その出力がHiZ状態にな
る。
状態になる条件の期間は、図8(a)に示すように、位
相比較回路17,VCO18,分周回路19及びLPF
回路21よりなるデータ再生用PLL回路が位相ロック
し得るキャプチャレンジの範囲となっている。
EFM信号の極性反転間隔が位相同期クロックPLCK
の11T−0.5T分に満たない場合(これはディスク
12の内周側から外周側にサーチ動作を行なった場合に
相当)には、Hレベルを出力してVCO18の発振周波
数を高めるように動作する。さらに、周波数検出回路2
2は、入力されたEFM信号の極性反転間隔が位相同期
クロックPLCKの11T+0.5T分以上ある場合
(これはディスク12の外周側から内周側にサーチ動作
を行なった場合に相当)には、Lレベルを出力してVC
O18の発振周波数を低くするように動作する。
は、データスライス回路15から出力されるEFM信号
の中から、極性反転間隔が位相同期クロックPLCKの
11T分に相当する最大長の成分を検出しているが、E
FM信号の中には、極性反転間隔が位相同期クロックP
LCKの11T分よりも短い成分、つまり、位相同期ク
ロックPLCKの10T分に相当する成分、位相同期ク
ロックPLCKの9T分に相当する成分、……、位相同
期クロックPLCKの3T分に相当する成分(極性反転
間隔が最少である成分)等が存在している。
8の発振周波数を高めるように制御している状態からH
iZ状態に切り替えるときの判定、つまり、VCO18
の発振周波数が順次高くなり、データスライス回路15
から得られているEFM信号の極性反転間隔の中に、位
相同期クロックPLCKの11T−0.5T分がはいる
状態になったことの判定に誤りが生じる確率と、周波数
検出回路22がVCO18の発振周波数を低くするよう
に制御している状態からHiZ状態に切り替えるときの
判定、つまり、VCO18の発振周波数が順次低くな
り、データスライス回路15から得られているEFM信
号の極性反転間隔の中に、位相同期クロックPLCKの
11T+0.5T分がはいる状態になったことの判定に
誤りが生じる確率とが、等しくならないという問題が生
じる。
間隔が位相同期クロックPLCKの11T分に相当する
最大長の成分から、極性反転間隔が位相同期クロックP
LCKの3T分に相当する最少長の成分まで、9種類の
成分が存在している。そして、各成分の発生頻度は、図
9に示すように、3T分に相当する成分が最も多く、以
下、4T,……,9T,10T,11T分に相当する成
分の順序で少なくなっている。
回路15から出力されるEFM信号中には、図9に点線
で示すように、9種類の各成分のみしか含まれないはず
であるが、実際には、ディスク12のピットの形成歪み
やデータのSN,ジッタ等の影響により、各成分の発生
頻度は、同図に実曲線で示されるように裾状に分布され
ることになる。このため、位相同期クロックPLCKの
10T分に相当する成分と、位相同期クロックPLCK
の11T分に相当する成分との間では、両成分が混在し
ていることになる。
高くすることで、データスライス回路15から得られて
いるEFM信号の極性反転間隔の中に、位相同期クロッ
クPLCKの11T−0.5T分がはいるように追い込
んだ場合、周波数検出回路22が、位相同期クロックP
LCKの11T分に相当する成分を、位相同期クロック
PLCKの10T分に相当する成分と誤判断して、図8
(c)に斜線で示すように、同図(a)に示すキャプチ
ャレンジにはいる手前でHiZ状態になってしまうこと
がある。
位相比較回路17及び周波数検出回路22のいずれから
も制御されない不感帯にはいると、ディスク12の回転
むらやPLL系にノイズが混入する等の外乱がない限り
抜けることができなくなり、データ再生用PLL回路が
位相ロック状態になるのに長い時間を要し、サーチ動作
の高速化が妨げられることになる。
することで、データスライス回路15から得られている
EFM信号の極性反転間隔の中に、位相同期クロックP
LCKの11T+0.5T分がはいるように追い込んだ
場合には、EFM信号の極性反転間隔の中に位相同期ク
ロックPLCKの12T分以上に相当する成分がないた
め、誤判断が生じることはなく、図8(b)に示す理想
状態と略同じタイミングでHiZ状態に切り替わり、デ
ータ再生用PLL回路が、位相比較回路17及び周波数
検出回路22のいずれからも制御されないということが
なくなる。
データ再生用PLL回路では、周波数検出結果によりV
COの周波数を順次高くすることで、位相比較結果のみ
に基づいて位相ロック状態にはいるキャプチャレンジ内
に追い込むようにした場合、位相比較結果及び周波数検
出結果のいずれからも制御されない不感帯が存在し、こ
の不感帯にはいると抜け出すのが困難でひいてはサーチ
動作の高速化が妨げられるという問題を有している。
されたもので、位相比較結果及び周波数検出結果のいず
れからも制御されない不感帯にはいらないように制御し
て、サーチ動作の高速化に寄与し得るようにした極めて
良好なデータ再生用PLL回路の制御装置及びデータ再
生システムを提供することを目的とする。
生用PLL回路の制御装置は、記録媒体から読み取られ
たデジタルデータと発振手段から出力される発振信号と
を位相比較し、該位相比較結果に基づいて発振手段の発
振周波数を制御するための第1の制御信号を発生する位
相比較手段と、デジタルデータと発振信号との位相差が
位相比較手段で位相比較可能な範囲外にある状態で、記
録媒体から読み取ったデジタルデータの最大極性反転期
間と該期間内に得られる発振信号のカウント数との対応
関係を検出し、該検出結果に基づいて発振手段の発振周
波数を制御するための第2の制御信号を発生する検出手
段と、この検出手段から出力される第2の制御信号に基
づいて発振手段の発振周波数が高くなる方向に制御され
ている状態で、デジタルデータと発振信号との位相差が
位相比較手段で位相比較可能な範囲内にはいっても、第
2の制御信号による発振手段の発振周波数の制御を継続
させる制御手段とを備え、発振手段からデジタルデータ
の再生処理を行なうための基準信号を得るように構成し
たものである。
回路の制御装置は、記録媒体から読み取られたデジタル
データと発振手段から出力される発振信号とを位相比較
し、該位相比較結果に基づいて発振手段の発振周波数を
制御するための第1の制御信号を発生する位相比較手段
と、デジタルデータと発振信号との位相差が位相比較手
段で位相比較可能な範囲外にある状態で、記録媒体から
読み取ったデジタルデータの最少極性反転期間と該期間
内に得られる発振信号のカウント数との対応関係を検出
し、該検出結果に基づいて発振手段の発振周波数を制御
するための第2の制御信号を発生する検出手段と、この
検出手段から出力される第2の制御信号に基づいて発振
手段の発振周波数が低くなる方向に制御されている状態
で、デジタルデータと発振信号との位相差が位相比較手
段で位相比較可能な範囲内にはいっても、第2の制御信
号による発振手段の発振周波数の制御を継続させる制御
手段とを備え、発振手段からデジタルデータの再生処理
を行なうための基準信号を得るように構成している。さ
らに、この発明に係るデータ再生用PLL回路の制御装
置は、記録媒体から読み取られたデジタルデータと発振
手段から出力される発振信号とを位相比較し、該位相比
較結果に基づいて発振手段の発振周波数を制御するため
の第1の制御信号を発生する位相比較手段と、 デジタル
データと発振信号との位相差が位相比較手段で位相比較
可能な範囲外にある状態で、記録媒体から読み取ったデ
ジタルデータの反転期間を発振信号で計測し、該計測結
果に基づいて発振手段の発振周波数を制御するための第
2の制御信号を発生する検出手段とを備え、 この検出手
段から出力される第2の制御信号に基づいて発振手段の
発振周波数が制御されている状態で、デジタルデータと
発振信号との位相差が位相比較手段で位相比較可能な範
囲内にはいっても、第2の制御信号による発振手段の発
振周波数の制御を継続させ、その後、計測結果が所定値
に達したとき、第2の制御信号による発振手段の発振周
波数の制御を停止させるように構成している。 また、こ
の発明に係るデータ再生システムは、記録媒体に記録さ
れたデータを読み取るためのピックアップ手段と、 この
ピックアップ手段からの出力信号をRF信号に変換する
電圧変換手段と、 この電圧変換手段から出力されるRF
信号を二値化してデジタルデータを生成するデータスラ
イス手段と、 デジタルデータに基づいて同期クロックを
生成するための発振手段と、 デジタルデータと発振手段
から出力される発振信号とを位相比較し、該位相比較結
果に基づいて発振手段の発振周波数を制御するための第
1の制御信号を発生する位相比較手段と、 デジタルデー
タと発振信号との位相差が位相比較手段で位相比較可能
な範囲外にある状態で、記録媒体から読み取ったデジタ
ルデータの反転期間を発振信号で計測し、該計測結果に
基づいて発振手段の発振周波数を制御するための第2の
制御信号を発生する検出手段とを備え、 この検出手段か
ら出力される第2の制御信号に基づいて発振手段の発振
周波数が制御されている状態で、デジタルデータと発振
信号との位相差が位相比較手段で位相比較可能な範囲内
にはいっても、第2の制御信号による発振手段の発振周
波数の制御を継続させ、その後、計測結果が所定値に達
したとき、第2の制御信号による発振手段の発振周波数
の制御を停止させるように構成している。
される第2の制御信号に基づいて発振手段の発振周波数
が高くまたは低くなる方向に制御されている状態で、デ
ジタルデータと発振信号との位相差が位相比較手段で位
相比較可能な範囲内にはいっても、第2の制御信号によ
る発振手段の発振周波数の制御を継続させるようにした
ので、従来のように、データ再生用PLL回路が位相比
較手段及び検出手段のいずれからも制御されない不感帯
が存在しなくなり、ひいてはサーチ動作の高速化を図る
ことができるようになる。
照して詳細に説明する。図1は、この実施例で説明する
周波数検出回路を示している。すなわち、前記データス
ライス回路15から出力されるEFM信号は、入力端子
23を介してカウンタ24に供給される。このカウンタ
24には、入力端子25を介して前記VCO18から出
力されるクロックCKが供給されている。このカウンタ
24は、EFM信号の極性反転時から次の極性反転時ま
での間に入力されるクロックCKをカウントしている。
このカウンタ24から出力されるカウント値Aは、比較
回路26の一方の入力端に供給されている。
大長レジスタ27から出力される数値Bが供給されてい
る。この比較回路26は、カウンタ24から出力される
カウント値Aと最大長レジスタ27から出力される数値
Bとを大小比較して、A>Bのとき“1”を出力し、A
≦Bのとき“0”を出力する。この比較回路26の出力
は、加算回路28により最大長レジスタ27から出力さ
れる数値Bに加算されて、最大長レジスタ27に設定さ
れる。この最大長レジスタ27は、入力端子29にリセ
ットパルスRSが供給されることにより、その出力数値
Bが“0”にリセットされる。
Bを“0”にリセットした状態で、カウンタ23にEF
M信号及びクロックCKを与えると、最大長レジスタ2
7の出力数値Bは、順次インクリメントされ、EFM信
号の最大極性反転間隔に相当する値になって落ち着くこ
とになる。
る数値Bは、ウインド比較回路30に供給される。この
ウインド比較回路30は、図2に示すように構成されて
いる。すなわち、最大長レジスタ27から出力される数
値Bは、入力端子31を介して比較回路32,33にそ
れぞれ供給される。このうち、比較回路32には、入力
端子34を介して数値“21”と数値“22”とがそれ
ぞれ供給されている。これらの数値“21”,“22”
は、前記分周回路19が1/2分周を行なうことから、
クロックCKのカウント値に換算すると、位相同期クロ
ックPLCKの11T−0.5T分の長さと11T分の
長さとにそれぞれ対応した値となっている。
間(最大長レジスタ27から出力される数値BがEFM
信号の最大極性反転間隔に対応した値に落ち着く毎)遅
延させる遅延回路35の出力PがLレベルのとき、最大
長レジスタ27から出力される数値Bと数値“21”と
を大小比較し、B≦21のときHレベルを出力し、B>
21のときLレベルを出力する。また、この比較回路3
2は、遅延回路35の出力PがHレベルのとき、最大長
レジスタ27から出力される数値Bと数値“22”とを
大小比較し、B≦22のときHレベルを出力し、B>2
2のときLレベルを出力する。
れる数値Bが、図3(a)に示すように“21”以下の
場合、つまり、EFM信号の極性反転間隔の中に位相同
期クロックPLCKの11T−0.5T分がはいらない
状態にある場合、比較回路32及び遅延回路35の出力
が共にHレベルとなるので、比較回路32は数値Bが
“22”になるまでHレベル出力を継続することにな
る。このときの比較回路32のHレベル出力は、駆動回
路36を介してスイッチ37をオン状態に制御し、これ
により出力端子38からHレベルの出力が発生され、V
CO18はその発振周波数を高めるように制御される。
出回路は、最大長レジスタ27から出力される数値Bが
“21”を越え、図3(b)に示す位相比較回路17の
みの制御によるキャプチャレンジ内にはいっても、同図
(c)に示すようにVCO18の発振周波数を高める制
御を継続して行ない、数値Bが“23”になったとき比
較回路32がLレベルに反転してスイッチ37をオフ状
態にし、VCO18の発振周波数を高める制御を停止す
るように動作する。なお、比較回路32の出力がLレベ
ルに反転することにより、次の比較回路32の比較動作
では、遅延回路35の出力PがLレベルになっているた
め、比較回路32は数値Bと数値“21”とを大小比較
することになる。
9を介して数値“23”が供給されている。この数値
“23”は、前記分周回路19が1/2分周を行なうこ
とから、クロックCKのカウント値に換算すると、位相
同期クロックPLCKの11T+0.5T分の長さに対
応した値となっている。この比較回路33は、最大長レ
ジスタ27から出力される数値Bと数値“23”とを大
小比較し、B≧23のときHレベルを出力し、B<23
のときLレベルを出力する。
れる数値Bが、図3(a)に示すように“23”以上の
場合、つまり、EFM信号の極性反転間隔の中に位相同
期クロックPLCKの11T+0.5T分以上がはって
いる状態にある場合、比較回路33の出力がHレベルと
なるので、比較回路33は、図3(d)に示すように数
値Bが“23”になるまでHレベル出力を継続すること
になる。このときの比較回路33のHレベル出力は、駆
動回路40を介してスイッチ41をオン状態に制御し、
これにより出力端子38からLレベルの出力が発生さ
れ、VCO18はその発振周波数を低くするように制御
される。そして、数値Bが“23”になったとき比較回
路32がLレベルに反転してスイッチ41をオフ状態に
し、VCO18の発振周波数を低くする制御を停止する
ように動作する。
れば、VCO18の発振周波数を順次高くすることで、
データスライス回路15から得られているEFM信号の
極性反転間隔の中に、位相同期クロックPLCKの11
T−0.5T分がはいるように追い込んだ場合、図3
(b)に示す位相比較回路17のみの制御によるキャプ
チャレンジ内にはいってもVCO18の発振周波数を高
める制御を継続して行ない、数値Bが“23”つまりE
FM信号の極性反転間隔の中に位相同期クロックPLC
Kの11T+0.5T分がはいるようになったとき、V
CO18の発振周波数を高める制御を停止するようにし
たので、従来のように、データ再生用PLL回路が位相
比較回路17及び周波数検出回路22のいずれからも制
御されない不感帯が存在しなくなり、ひいてはサーチ動
作の高速化を図ることができる。
反転間隔の中に位相同期クロックPLCKの11T+
0.5T分がはいるようになったとき、VCO18の発
振周波数を高める制御を停止するようにしたが、VCO
18の発振周波数を高める制御を停止させるタイミング
は、例えば数値Bが“22”になったとき、つまりEF
M信号の極性反転間隔の中に位相同期クロックPLCK
の11T分がはいるようになったときに設定しても、不
感帯をなくすことができ上記と同様の効果を得ることが
できる。
高くするように制御している状態で、数値Bが“21”
になっても、つまりEFM信号の極性反転間隔の中に位
相同期クロックPLCKの11T−0.5T分がはいる
ようになり、図3(b)に示す位相比較回路17のみの
制御によるキャプチャレンジ内にはいっても、VCO1
8の発振周波数を高める制御を継続して行ない、数値B
が“22”以上になったときに、VCO18の発振周波
数を高める制御を停止させるようにすれば、不感帯をな
くすことができるものである。
回路では、EFM信号の最大極性反転間隔内に、位相同
期クロックPLCKの11T±0.5T分がはいるよう
に、VCO18の発振周波数を制御することにより、デ
ータ再生用PLL回路を迅速に位相ロック状態とするも
のについて述べたが、これに限らず、EFM信号の最少
極性反転間隔内に、位相同期クロックPLCKの3T±
0.5T分がはいるように、VCO18の発振周波数を
制御しても、データ再生用PLL回路を迅速に位相ロッ
ク状態とすることができる。
反転間隔を検出してVCO18の発振周波数を制御する
タイプの周波数検出回路では、VCO18の発振周波数
を順次低くすることで、データスライス回路15から得
られているEFM信号の極性反転間隔の中に、位相同期
クロックPLCKの3T+0.5T分がはいるように追
い込んだ場合に、位相比較回路17のみの制御によるキ
ャプチャレンジ内にはいる手前で、不感帯が存在するこ
とになる。
M信号の最少極性反転間隔を検出するタイプの周波数検
出回路に、この発明を適用した第2の実施例を示してい
る。すなわち、前記データスライス回路15から出力さ
れるEFM信号は、入力端子42を介してカウンタ43
に供給される。このカウンタ43には、入力端子44を
介して前記VCO18から出力されるクロックCKが供
給されている。このカウンタ43は、EFM信号の極性
反転時から次の極性反転時までの間に入力されるクロッ
クCKをカウントしている。このカウンタ43から出力
されるカウント値Cは、比較回路45の一方の入力端に
供給されている。
少長レジスタ46から出力される数値Dが供給されてい
る。この比較回路45は、カウンタ43から出力される
カウント値Cと最少長レジスタ46から出力される数値
Dとを大小比較して、C>Dのとき“−1”を出力し、
C≦Dのとき“0”を出力する。この比較回路45の出
力は、加算回路47により最少長レジスタ46から出力
される数値Dに加算されて、最少長レジスタ46に設定
される。この最少長レジスタ46は、入力端子48にプ
リセットパルスPRが供給されることにより、その出力
数値Dが“22”(EFM信号の最大極性反転間隔に対
応するクロックCKの数)にプリセットされる。
Dを“22”にプリセットした状態で、カウンタ43に
EFM信号及びクロックCKを与えると、最少長レジス
タ46の出力数値Dは、順次デクリメントされ、EFM
信号の最少極性反転間隔に相当する値になって落ち着く
ことになる。
る数値Dは、ウインド比較回路49に供給される。この
ウインド比較回路49は、図5に示すように構成されて
いる。すなわち、最少長レジスタ46から出力される数
値Dは、入力端子50を介して比較回路51,52にそ
れぞれ供給される。このうち、比較回路52には、入力
端子53を介して数値“6”と数値“7”とがそれぞれ
供給されている。これらの数値“6”,“7”は、前記
分周回路19が1/2分周を行なうことから、クロック
CKのカウント値に換算すると、位相同期クロックPL
CKの3T分の長さと3T+0.5T分の長さとにそれ
ぞれ対応した値となっている。
間(最少長レジスタ46から出力される数値DがEFM
信号の最少極性反転間隔に対応した値に落ち着く毎)遅
延させる遅延回路54の出力QがLレベルのとき、最少
長レジスタ27から出力される数値Dと数値“7”とを
大小比較し、D≧7のときHレベルを出力し、D<7の
ときLレベルを出力する。また、比較回路52は、遅延
回路54の出力QがHレベルのとき、最少長レジスタ4
6から出力される数値Dと数値“6”とを大小比較し、
D≧6のときHレベルを出力し、D<6のときLレベル
を出力する。
れる数値Dが、図6(a)に示すように“7”以上の場
合、つまり、EFM信号の極性反転間隔の中に位相同期
クロックPLCKの3T+0.5T分以上がはいってい
る状態にある場合、比較回路52及び遅延回路54の出
力が共にHレベルとなるので、比較回路52は数値Dが
“6”になるまでHレベル出力を継続することになる。
このときの比較回路52のHレベル出力は、駆動回路5
5を介してスイッチ56をオン状態に制御し、これによ
り出力端子57からLレベルの出力が発生され、VCO
18はその発振周波数を低くするように制御される。
波数検出回路は、最少長レジスタ46から出力される数
値Dが“7”になり、図6(b)に示す位相比較回路1
7のみの制御によるキャプチャレンジ内にはいっても、
同図(c)に示すようにVCO18の発振周波数を低く
する制御を継続して行ない、数値Dが“5”になったと
き比較回路52がLレベルに反転してスイッチ56をオ
フ状態にし、VCO18の発振周波数を低くする制御を
停止するように動作する。なお、比較回路52の出力が
Lレベルに反転することにより、次の比較回路52の比
較動作では、遅延回路54の出力QがLレベルになって
いるため、比較回路52は数値Dと数値“7”とを大小
比較することになる。
8を介して数値“5”が供給されている。この数値
“5”は、前記分周回路19が1/2分周を行なうこと
から、クロックCKのカウント値に換算すると、位相同
期クロックPLCKの3T−0.5T分の長さに対応し
た値となっている。この比較回路51は、最少長レジス
タ46から出力される数値Dと数値“5”とを大小比較
し、D<5のときHレベルを出力し、D≧5のときLレ
ベルを出力する。
れる数値Dが、図6(a)に示すように“5”未満の場
合、つまり、EFM信号の極性反転間隔の中に位相同期
クロックPLCKの3T−0.5T分がはいらない状態
にある場合、比較回路51の出力がHレベルとなるの
で、比較回路51は、図6(d)に示すように数値Dが
“5”になるまでHレベル出力を継続することになる。
このときの比較回路51のHレベル出力は、駆動回路5
9を介してスイッチ60をオン状態に制御し、これによ
り出力端子57からHレベルの出力が発生され、VCO
18はその発振周波数を高くするように制御される。そ
して、数値Dが“5”になったとき比較回路51の出力
がLレベルに反転してスイッチ60をオフ状態にし、V
CO18の発振周波数を高める制御を停止するように動
作する。
成によれば、VCO18の発振周波数を順次低くするこ
とで、データスライス回路15から得られているEFM
信号の極性反転間隔の中に、位相同期クロックPLCK
の3T+0.5T分がはいるように追い込んだ場合、図
6(b)に示す位相比較回路17のみの制御によるキャ
プチャレンジ内にはいってもVCO18の発振周波数を
低くする制御を継続して行ない、数値Dが“5”つまり
EFM信号の極性反転間隔の中に位相同期クロックPL
CKの3T−0.5T分がはいるようになったとき、V
CO18の発振周波数を低くする制御を停止するように
したので、従来のように、データ再生用PLL回路が位
相比較回路17及び周波数検出回路22のいずれからも
制御されない不感帯が存在しなくなり、サーチ動作の高
速化を図ることができる。
の極性反転間隔の中に位相同期クロックPLCKの3T
−0.5T分がはいるようになったとき、VCO18の
発振周波数を低くする制御を停止するようにしたが、V
CO18の発振周波数を低くする制御を停止させるタイ
ミングは、例えば数値Dが“6”になったとき、つまり
EFM信号の極性反転間隔の中に位相同期クロックPL
CKの3T分がはいるようになったときに設定しても、
不感帯をなくすことができ上記と同様の効果を得ること
ができる。
低くするように制御している状態で、数値Dが“7”に
なっても、つまりEFM信号の極性反転間隔の中に位相
同期クロックPLCKの3T+0.5T分がはいるよう
になり、図6(b)に示す位相比較回路17のみの制御
によるキャプチャレンジ内にはいっても、VCO18の
発振周波数を低くする制御を継続して行ない、数値Dが
“6”以下になったときに、VCO18の発振周波数を
低くする制御を停止させるようにすれば、不感帯をなく
すことができるものである。なお、この発明は上記各実
施例に限定されるものではなく、この外その要旨を逸脱
しない範囲で種々変形して実施することができる。
位相比較結果及び周波数検出結果のいずれからも制御さ
れない不感帯にはいらないように制御して、サーチ動作
の高速化に寄与し得るようにした極めて良好なデータ再
生用PLL回路の制御装置及びデータ再生システムを提
供することができる。
すブロック構成図。
図。
細を示すブロック構成図。
図。
構成図。
の関係を示す分布図。
ピックアップ、14…電流電圧変換回路、15…データ
スライス回路、16…再生処理回路、17…位相比較回
路、18…VCO、19…分周回路、20…加算回路、
21…LPF回路、22…周波数検出回路、23…入力
端子、24…カウンタ、25…入力端子、26…比較回
路、27…最大長レジスタ、28…加算回路、29…入
力端子、30…ウインド比較回路、31…入力端子、3
2,33…比較回路、34…入力端子、35…遅延回
路、36…駆動回路、37…スイッチ、38…出力端
子、39…入力端子、40…駆動回路、41…スイッ
チ、42…入力端子、43…カウンタ、44…入力端
子、45…比較回路、46…最少長レジスタ、47…加
算回路、48…入力端子、49…ウインド比較回路、5
0…入力端子、51,52…比較回路、53…入力端
子、54…遅延回路、55…駆動回路、56…スイッ
チ、57…出力端子、58…入力端子、59…駆動回
路、60…スイッチ。
Claims (4)
- 【請求項1】 記録媒体から読み取られたデジタルデー
タと発振手段から出力される発振信号とを位相比較し、
該位相比較結果に基づいて前記発振手段の発振周波数を
制御するための第1の制御信号を発生する位相比較手段
と、 前記デジタルデータと発振信号との位相差が前記位相比
較手段で位相比較可能な範囲外にある状態で、前記記録
媒体から読み取ったデジタルデータの最大極性反転期間
と該期間内に得られる前記発振信号のカウント数との対
応関係を検出し、該検出結果に基づいて前記発振手段の
発振周波数を制御するための第2の制御信号を発生する
検出手段と、 この検出手段から出力される第2の制御信号に基づいて
前記発振手段の発振周波数が高くなる方向に制御されて
いる状態で、前記デジタルデータと発振信号との位相差
が前記位相比較手段で位相比較可能な範囲内にはいって
も、前記第2の制御信号による前記発振手段の発振周波
数の制御を継続させる制御手段とを具備し、 前記発振手段から前記デジタルデータの再生処理を行な
うための基準信号を得るように構成してなることを特徴
とするデータ再生用PLL回路の制御装置。 - 【請求項2】 記録媒体から読み取られたデジタルデー
タと発振手段から出力される発振信号とを位相比較し、
該位相比較結果に基づいて前記発振手段の発振周波数を
制御するための第1の制御信号を発生する位相比較手段
と、 前記デジタルデータと発振信号との位相差が前記位相比
較手段で位相比較可能な範囲外にある状態で、前記記録
媒体から読み取ったデジタルデータの最少極性反転期間
と該期間内に得られる前記発振信号のカウント数との対
応関係を検出し、該検出結果に基づいて前記発振手段の
発振周波数を制御するための第2の制御信号を発生する
検出手段と、 この検出手段から出力される第2の制御信号に基づいて
前記発振手段の発振周波数が低くなる方向に制御されて
いる状態で、前記デジタルデータと発振信号との位相差
が前記位相比較手段で位相比較可能な範囲内にはいって
も、前記第2の制御信号による前記発振手段の発振周波
数の制御を継続させる制御手段とを具備し、 前記発振手段から前記デジタルデータの再生処理を行な
うための基準信号を得るように構成してなることを特徴
とするデータ再生用PLL回路の制御装置。 - 【請求項3】 記録媒体から読み取られたデジタルデー
タと発振手段から出力される発振信号とを位相比較し、
該位相比較結果に基づいて前記発振手段の発振周波数を
制御するための第1の制御信号を発生する位相比較手段
と、 前記デジタルデータと発振信号との位相差が前記位相比
較手段で位相比較可能な範囲外にある状態で、前記記録
媒体から読み取ったデジタルデータの反転期間を前記発
振信号で計測し、該計測結果に基づいて前記発振手段の
発振周波数を制御するための第2の制御信号を発生する
検出手段とを具備し、 この検出手段から出力される第2の制御信号に基づいて
前記発振手段の発振周波数が制御されている状態で、前
記デジタルデータと発振信号との位相差が前記位相比較
手段で位相比較可能な範囲内にはいっても、前記第2の
制御信号による前記発振手段の発振周波数の制御を継続
させ、その後、前記計測結果が所定値に達したとき、前
記第2の制御信号による前記発振手段の発振周波数の制
御を停止させることを特徴とするデータ再生用PLL回
路の制御装置。 - 【請求項4】 記録媒体に記録されたデータを読み取る
ためのピックアップ手段と、 このピックアップ手段からの出力信号をRF信号に変換
する電圧変換手段と、 この電圧変換手段から出力される
RF信号を二値化してデジタルデータを生成するデータ
スライス手段と、 前記デジタルデータに基づいて同期クロックを生成する
ための発振手段と、 前記デジタルデータと発振手段から出力される発振信号
とを位相比較し、該位相比較結果に基づいて前記発振手
段の発振周波数を制御するための第1の制御信号を発生
する位相比較手段と、 前記デジタルデータと発振信号との位相差が前記位相比
較手段で位相比較可能な範囲外にある状態で、前記記録
媒体から読み取ったデジタルデータの反転期間を前記発
振信号で計測し、該計測結果に基づいて前記発振手段の
発振周波数を制御するための第2の制御信号を発生する
検出手段とを具備し、 この検出手段から出力される第2の制御信号に基づいて
前記発振手段の発振周 波数が制御されている状態で、前
記デジタルデータと発振信号との位相差が前記位相比較
手段で位相比較可能な範囲内にはいっても、前記第2の
制御信号による前記発振手段の発振周波数の制御を継続
させ、その後、前記計測結果が所定値に達したとき、前
記第2の制御信号による前記発振手段の発振周波数の制
御を停止させることを特徴とするデータ再生システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28810593A JP3342937B2 (ja) | 1993-11-17 | 1993-11-17 | データ再生用pll回路の制御装置及びデータ再生システム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28810593A JP3342937B2 (ja) | 1993-11-17 | 1993-11-17 | データ再生用pll回路の制御装置及びデータ再生システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07141781A JPH07141781A (ja) | 1995-06-02 |
JP3342937B2 true JP3342937B2 (ja) | 2002-11-11 |
Family
ID=17725867
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP28810593A Expired - Fee Related JP3342937B2 (ja) | 1993-11-17 | 1993-11-17 | データ再生用pll回路の制御装置及びデータ再生システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3342937B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2321142B (en) * | 1997-01-13 | 2001-03-28 | Plessey Semiconductors Ltd | Frequency control arrangement |
WO2000036602A1 (fr) * | 1998-12-17 | 2000-06-22 | Matsushita Electric Industrial Co., Ltd. | Circuit de synchronisation de phase/stabilisation de frequence |
-
1993
- 1993-11-17 JP JP28810593A patent/JP3342937B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH07141781A (ja) | 1995-06-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3477941B2 (ja) | ディスク再生装置の信号処理回路 | |
USRE36933E (en) | Disk reproduction apparatus capable of continuously varying a reproduction speed | |
JP2610397B2 (ja) | ディスク再生装置、信号処理回路、再生速度検出回路及び再生方法 | |
KR100190032B1 (ko) | Efm 데이타 복원용 클럭 발생방법 및 그 방법을 수행하는 위상동기 루프 | |
CA2022192C (en) | Optical disk recording/reproducing device | |
JPH11149704A (ja) | フェーズロックドループ回路、再生装置、及びフェーズロックドループ回路の引き込み制御方法 | |
JP3972868B2 (ja) | デジタルpll装置 | |
US4539666A (en) | Apparatus for controlling rotation of a record disk at a constant linear velocity | |
US6359949B1 (en) | Demodulation circuit, a decode circuit and a digital PLL circuit for an optical disc apparatus | |
US6058152A (en) | Phase comparison method and apparatus for digital signals | |
JP3960271B2 (ja) | 位相誤差判定方法、デジタルpll装置 | |
JP2919380B2 (ja) | ディスク回転速度制御回路 | |
JP3342937B2 (ja) | データ再生用pll回路の制御装置及びデータ再生システム | |
EP0722169B1 (en) | Playback method | |
US6992958B2 (en) | Phase-locked loop circuit for reproducing a channel clock | |
JPH0877691A (ja) | ディスク再生装置及び信号処理回路 | |
JP2001135038A (ja) | Pll回路及びデータ読み取り装置 | |
JP2001307433A (ja) | 光ディスク装置 | |
JP2839620B2 (ja) | クロック生成用pll回路 | |
JP3199112B2 (ja) | 周波数比較器及びこれを用いた位相ロックループ回路、周波数誤差検出回路及びこれを用いたデータ読取装置 | |
JPH10112141A (ja) | Pll回路とこれを具備する光ディスク装置 | |
KR100217185B1 (ko) | 다종 디스크 재생장치용 위상동기루프의 전압제어발진기 입력전압 조정장치 | |
JPH04162263A (ja) | 情報再生装置 | |
JPH0430104B2 (ja) | ||
JPH07111048A (ja) | ディジタルディスク再生装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070823 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080823 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090823 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090823 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100823 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100823 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110823 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110823 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120823 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120823 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130823 Year of fee payment: 11 |
|
LAPS | Cancellation because of no payment of annual fees |