JPH087468A - 光ディスク再生装置 - Google Patents
光ディスク再生装置Info
- Publication number
- JPH087468A JPH087468A JP14363094A JP14363094A JPH087468A JP H087468 A JPH087468 A JP H087468A JP 14363094 A JP14363094 A JP 14363094A JP 14363094 A JP14363094 A JP 14363094A JP H087468 A JPH087468 A JP H087468A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- synchronization pattern
- frequency
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
- Rotational Drive Of Disk (AREA)
Abstract
(57)【要約】
【目的】 再生速度の変化に追従して最適なVCO周波
数をデータ読取用クロックとして生成し、トラックサー
チ直後のように再生線速度が規定の速度から大きく外れ
ている時でも良好にディスク再生を行えるようにする。 【構成】 EFM信号からシンクパターンを検出するシ
ンクパターン検出回路16と、シンクパターン検出パル
スの周期を電圧に変換するF−V変換回路17と、F−
V変換回路17で得た電圧と位相比較器11で得た位相
差電圧とを加算してVCO回路12に制御電圧として印
加する加算回路15とを有する。VCO回路12の発振
周波数はこれが再生速度に同期している状態から、F−
V変換回路17の出力電圧つまり再生速度に比例して高
くなるので、再生速度に追従して最適なデータ読取用ク
ロックを生成できることになる。
数をデータ読取用クロックとして生成し、トラックサー
チ直後のように再生線速度が規定の速度から大きく外れ
ている時でも良好にディスク再生を行えるようにする。 【構成】 EFM信号からシンクパターンを検出するシ
ンクパターン検出回路16と、シンクパターン検出パル
スの周期を電圧に変換するF−V変換回路17と、F−
V変換回路17で得た電圧と位相比較器11で得た位相
差電圧とを加算してVCO回路12に制御電圧として印
加する加算回路15とを有する。VCO回路12の発振
周波数はこれが再生速度に同期している状態から、F−
V変換回路17の出力電圧つまり再生速度に比例して高
くなるので、再生速度に追従して最適なデータ読取用ク
ロックを生成できることになる。
Description
【0001】
【産業上の利用分野】本発明は、例えばCD−ROMの
ような光ディスクを再生する光ディスク再生装置に関す
る。
ような光ディスクを再生する光ディスク再生装置に関す
る。
【0002】
【従来の技術】コンパクトディスク(CD)およびCD
−ROM等の光ディスクの再生は、CLV方式つまり線
速度一定で行われる。したがって、再生するトラック位
置に応じて、再生線速度が規定範囲内に収まるようにデ
ィスクの回転速度を制御する必要がある。この制御は、
EFM信号に含まれている再生同期用のシンクパターン
を検出し、このシンクパターンが一定の周期で現れるよ
うにディスクモータの回転数を制御することによって行
われる。
−ROM等の光ディスクの再生は、CLV方式つまり線
速度一定で行われる。したがって、再生するトラック位
置に応じて、再生線速度が規定範囲内に収まるようにデ
ィスクの回転速度を制御する必要がある。この制御は、
EFM信号に含まれている再生同期用のシンクパターン
を検出し、このシンクパターンが一定の周期で現れるよ
うにディスクモータの回転数を制御することによって行
われる。
【0003】一方、このような光ディスク再生装置で
は、EFM信号の周波数成分からPLL回路を用いてデ
ータ読取用クロックを生成している。図10はこのPL
L回路の構成を示す図である。同図において、1は位相
比較器であり、光ピックアップ等を通じてディスクから
読み取ったEFM信号と、VCO回路2の発振周波数を
1/2分周器3にて1/2の比で分周した信号との位相
を比較してその位相差信号を出力する。位相差信号はル
ープフィルタ4を通じて高周波成分が除去された後、V
CO回路2に制御電圧として印加され、この制御電圧に
よってVCO回路2の発振周波数が制御される。VCO
回路2の発振周波数は1/2分周器3にて分周され、デ
ータ読取回路6にデータ読取用クロックとして供給され
ると共に位相比較器1に、EFM信号との位相比較基準
信号として出力される。
は、EFM信号の周波数成分からPLL回路を用いてデ
ータ読取用クロックを生成している。図10はこのPL
L回路の構成を示す図である。同図において、1は位相
比較器であり、光ピックアップ等を通じてディスクから
読み取ったEFM信号と、VCO回路2の発振周波数を
1/2分周器3にて1/2の比で分周した信号との位相
を比較してその位相差信号を出力する。位相差信号はル
ープフィルタ4を通じて高周波成分が除去された後、V
CO回路2に制御電圧として印加され、この制御電圧に
よってVCO回路2の発振周波数が制御される。VCO
回路2の発振周波数は1/2分周器3にて分周され、デ
ータ読取回路6にデータ読取用クロックとして供給され
ると共に位相比較器1に、EFM信号との位相比較基準
信号として出力される。
【0004】このPLL回路におけるVCO回路2の発
振周波数は、位相比較器1が持つ動作特性上の理由等か
ら、図11に示すように、規定の再生速度に対するセン
ター値から大きく離れた値をとることができない。な
お、図において、斜線部分がこのVCO回路2の発振周
波数の範囲である。したがって、ディスク情報の読み取
りが可能なディスク再生速度の範囲は、規定の再生速度
付近のごく狭い範囲に限られたものとなる。
振周波数は、位相比較器1が持つ動作特性上の理由等か
ら、図11に示すように、規定の再生速度に対するセン
ター値から大きく離れた値をとることができない。な
お、図において、斜線部分がこのVCO回路2の発振周
波数の範囲である。したがって、ディスク情報の読み取
りが可能なディスク再生速度の範囲は、規定の再生速度
付近のごく狭い範囲に限られたものとなる。
【0005】このため、トラックサーチ直後、速やかに
ディスク再生を開始するためには、制御応答時間の短い
ディスクモータを用いて再生線速度を規定範囲内に短時
間に収めることが不可欠となる。したがって、モータ制
御システムとして大型かつ高価なものが要求される。
ディスク再生を開始するためには、制御応答時間の短い
ディスクモータを用いて再生線速度を規定範囲内に短時
間に収めることが不可欠となる。したがって、モータ制
御システムとして大型かつ高価なものが要求される。
【0006】
【発明が解決しようとする課題】このように、従来の光
ディスク再生装置では、ディスク情報の読み取りが可能
な再生速度の範囲が規定の再生速度付近の狭い範囲に限
られていることから、トラックサーチ後速かにディスク
再生を開始するためには制御応答性に優れた強力なディ
スクモータを用いざるを得ない。したがって、大型かつ
高価なモータ制御システムが必要になるという問題があ
った。
ディスク再生装置では、ディスク情報の読み取りが可能
な再生速度の範囲が規定の再生速度付近の狭い範囲に限
られていることから、トラックサーチ後速かにディスク
再生を開始するためには制御応答性に優れた強力なディ
スクモータを用いざるを得ない。したがって、大型かつ
高価なモータ制御システムが必要になるという問題があ
った。
【0007】本発明はこのような課題を解決するために
ものであり、トラックサーチ直後のように再生線速度が
規定の速度から大きく外れている時でも、良好にディス
ク再生を行うことのできる光ディスク再生装置の提供を
目的としている。
ものであり、トラックサーチ直後のように再生線速度が
規定の速度から大きく外れている時でも、良好にディス
ク再生を行うことのできる光ディスク再生装置の提供を
目的としている。
【0008】
【課題を解決するための手段】第1の発明は上記した目
的を達成するために、印加された制御電圧に基づき発振
周波数を制御可能な電圧制御発振手段と、ディスクから
読み出されたEFM信号と前記電圧制御発振手段の出力
信号との位相を比較して、その位相差に応じた電圧を発
生する位相比較手段と、前記EFM信号から同期パター
ンを検出する同期パターン検出手段と、前記同期パター
ン検出手段によって検出された同期パターンの周期を電
圧に変換する変換手段と、前記位相比較手段の出力電圧
と前記変換手段の出力電圧とを加算して、前記電圧制御
発振手段に制御電圧として加える加算手段とを具備して
なるものである。
的を達成するために、印加された制御電圧に基づき発振
周波数を制御可能な電圧制御発振手段と、ディスクから
読み出されたEFM信号と前記電圧制御発振手段の出力
信号との位相を比較して、その位相差に応じた電圧を発
生する位相比較手段と、前記EFM信号から同期パター
ンを検出する同期パターン検出手段と、前記同期パター
ン検出手段によって検出された同期パターンの周期を電
圧に変換する変換手段と、前記位相比較手段の出力電圧
と前記変換手段の出力電圧とを加算して、前記電圧制御
発振手段に制御電圧として加える加算手段とを具備して
なるものである。
【0009】また第2の発明は、印加された制御電圧に
基づき発振周波数を制御可能な電圧制御発振手段と、デ
ィスクから読み出されたEFM信号と前記電圧制御発振
手段の出力信号との位相を比較して、その位相差に応じ
た電圧を発生する位相比較手段と、前記EFM信号から
同期パターンを検出する同期パターン検出手段と、前記
同期パターン検出手段によって検出された同期パターン
の周期を電圧に変換する第1の変換手段と、前記電圧制
御発振手段の発振周波数を、これが再生速度に同期して
いる時に前記同期パターンと周期が一致するような分周
比で分周する分周手段と、前記分周手段の出力周波数を
電圧に変換する第2の変換手段と、前記第1の変換手段
の出力電圧と前記第2の変換手段の出力電圧との差を増
幅する差動増幅手段と、前記位相比較手段の出力電圧と
前記差動増幅手段の出力電圧とを加算して、前記電圧制
御発振手段に制御電圧として加える加算手段とを具備し
てなるものである。
基づき発振周波数を制御可能な電圧制御発振手段と、デ
ィスクから読み出されたEFM信号と前記電圧制御発振
手段の出力信号との位相を比較して、その位相差に応じ
た電圧を発生する位相比較手段と、前記EFM信号から
同期パターンを検出する同期パターン検出手段と、前記
同期パターン検出手段によって検出された同期パターン
の周期を電圧に変換する第1の変換手段と、前記電圧制
御発振手段の発振周波数を、これが再生速度に同期して
いる時に前記同期パターンと周期が一致するような分周
比で分周する分周手段と、前記分周手段の出力周波数を
電圧に変換する第2の変換手段と、前記第1の変換手段
の出力電圧と前記第2の変換手段の出力電圧との差を増
幅する差動増幅手段と、前記位相比較手段の出力電圧と
前記差動増幅手段の出力電圧とを加算して、前記電圧制
御発振手段に制御電圧として加える加算手段とを具備し
てなるものである。
【0010】さらに第3の発明は、印加された制御電圧
に基づき発振周波数を制御可能な電圧制御発振手段と、
ディスクから読み出されたEFM信号と前記電圧制御発
振手段の出力信号との位相を比較して、その位相差に応
じた電圧を発生する位相比較手段と、前記EFM信号か
ら同期パターンを検出する同期パターン検出手段と、前
記同期パターン検出手段によって検出された同期パター
ンの周期を電圧に変換する第1の変換手段と、前記電圧
制御発振手段の発振周波数を、これが再生速度に同期し
ている時に前記同期パターンと周期が一致するような分
周比で分周する分周手段と、前記分周手段の出力周波数
を電圧に変換する第2の変換手段と、前記第1の変換手
段の出力電圧と前記第2の変換手段の出力電圧との差を
増幅する差動増幅手段と、前記位相比較手段の出力電
圧、前記第1の変換手段の出力電圧、および前記差動増
幅手段の出力電圧を加算して、前記電圧制御発振手段に
制御電圧として加える加算手段とを具備してなるもので
ある。
に基づき発振周波数を制御可能な電圧制御発振手段と、
ディスクから読み出されたEFM信号と前記電圧制御発
振手段の出力信号との位相を比較して、その位相差に応
じた電圧を発生する位相比較手段と、前記EFM信号か
ら同期パターンを検出する同期パターン検出手段と、前
記同期パターン検出手段によって検出された同期パター
ンの周期を電圧に変換する第1の変換手段と、前記電圧
制御発振手段の発振周波数を、これが再生速度に同期し
ている時に前記同期パターンと周期が一致するような分
周比で分周する分周手段と、前記分周手段の出力周波数
を電圧に変換する第2の変換手段と、前記第1の変換手
段の出力電圧と前記第2の変換手段の出力電圧との差を
増幅する差動増幅手段と、前記位相比較手段の出力電
圧、前記第1の変換手段の出力電圧、および前記差動増
幅手段の出力電圧を加算して、前記電圧制御発振手段に
制御電圧として加える加算手段とを具備してなるもので
ある。
【0011】
【作用】光ディスクから読み出されたEFM信号には同
期パターンが含まれている。この同期パターンは再生線
速度に比例して一定周期で発生する。そこで、この同期
パターンの発生周期を同期パターン検出手段にて検出
し、この同期パターンの周期を電圧に変換することによ
って、再生線速度に比例した電圧が得られる。
期パターンが含まれている。この同期パターンは再生線
速度に比例して一定周期で発生する。そこで、この同期
パターンの発生周期を同期パターン検出手段にて検出
し、この同期パターンの周期を電圧に変換することによ
って、再生線速度に比例した電圧が得られる。
【0012】第1の発明では、この同期パターンの周期
に応じた電圧と、位相比較手段より出力される位相差電
圧とを加算手段にて加算し、この加算結果を電圧制御発
振手段に制御電圧として加える。これにより、電圧制御
発振手段の発振周波数は、EFM信号と同期している状
態から、同期パターンの周期を電圧に変換した値に比例
してつまり再生速度に比例して高くなる。したがって、
本発明によれば、再生速度に追従して最適な発振周波数
をデータ読取用クロックとして生成することができる。
に応じた電圧と、位相比較手段より出力される位相差電
圧とを加算手段にて加算し、この加算結果を電圧制御発
振手段に制御電圧として加える。これにより、電圧制御
発振手段の発振周波数は、EFM信号と同期している状
態から、同期パターンの周期を電圧に変換した値に比例
してつまり再生速度に比例して高くなる。したがって、
本発明によれば、再生速度に追従して最適な発振周波数
をデータ読取用クロックとして生成することができる。
【0013】また、第2の発明では、電圧制御発振手段
の発振周波数を、この発振周波数が再生速度に同期して
いる時に同期パターンと周期が一致するような分周比で
分周し、その分周信号の周波数を電圧に変換する。そし
て差動増幅手段にて、この分周信号の周波数を電圧に変
換した値と同期パターンの周期を電圧に変換した値との
差を増幅し、その増幅電圧と位相比較手段より出力され
る位相差電圧とを加算手段にて加算し、この加算結果を
電圧制御発振手段に制御電圧として加える。これによ
り、本発明によれば、電圧制御発振手段の発振周波数と
再生速度とのずれを補正するように電圧制御発振手段の
発振周波数を制御することができ、再生速度の変化に追
従して最適な発振周波数をデータ読取用クロックとして
生成することができる。
の発振周波数を、この発振周波数が再生速度に同期して
いる時に同期パターンと周期が一致するような分周比で
分周し、その分周信号の周波数を電圧に変換する。そし
て差動増幅手段にて、この分周信号の周波数を電圧に変
換した値と同期パターンの周期を電圧に変換した値との
差を増幅し、その増幅電圧と位相比較手段より出力され
る位相差電圧とを加算手段にて加算し、この加算結果を
電圧制御発振手段に制御電圧として加える。これによ
り、本発明によれば、電圧制御発振手段の発振周波数と
再生速度とのずれを補正するように電圧制御発振手段の
発振周波数を制御することができ、再生速度の変化に追
従して最適な発振周波数をデータ読取用クロックとして
生成することができる。
【0014】さらに第3の発明では、加算手段にて、同
期パターンの周期を電圧に変換した値、位相比較手段よ
り出力される位相差電圧、および差動増幅手段の出力電
圧を加算して電圧制御発振手段に制御電圧として加える
ので、同期パターンの周期に電圧制御発振手段の発振周
波数を追従させる作用に、電圧制御発振手段の発振周波
数と再生速度とのずれを補正する作用が加わるため、そ
のいずれか一方で制御する場合に比べより正確な制御を
実現することができる。
期パターンの周期を電圧に変換した値、位相比較手段よ
り出力される位相差電圧、および差動増幅手段の出力電
圧を加算して電圧制御発振手段に制御電圧として加える
ので、同期パターンの周期に電圧制御発振手段の発振周
波数を追従させる作用に、電圧制御発振手段の発振周波
数と再生速度とのずれを補正する作用が加わるため、そ
のいずれか一方で制御する場合に比べより正確な制御を
実現することができる。
【0015】
【実施例】以下、本発明の実施例を図面に基づいて説明
する。
する。
【0016】図1は本発明に係る一実施例の光ディスク
再生装置において、データ読取用クロックを生成するP
LL回路の構成を示す図である。
再生装置において、データ読取用クロックを生成するP
LL回路の構成を示す図である。
【0017】同図において、11は位相比較器であり、
光ピックアップ等を通じてディスクから読み取ったEF
M信号と、VCO回路12の発振周波数を1/2分周器
13にて1/2の比で分周した信号との位相を比較して
その位相差信号を出力する。この位相差信号はループフ
ィルタ14を通して高周波成分が除去された後、加算回
路15に入力される。また16はEFM信号に含まれる
再生同期用のシンクパターンを検出するシンクパターン
検出回路である。このシンクパターン検出回路16より
出力されるシンクパターン検出パルスはF−V(周波数
−電圧)変換回路17に入力される。F−V変換回路1
7は、シンクパターン検出パルスの周期を電圧に変換
し、ループフィルタ18を通じて加算回路15に入力す
る。
光ピックアップ等を通じてディスクから読み取ったEF
M信号と、VCO回路12の発振周波数を1/2分周器
13にて1/2の比で分周した信号との位相を比較して
その位相差信号を出力する。この位相差信号はループフ
ィルタ14を通して高周波成分が除去された後、加算回
路15に入力される。また16はEFM信号に含まれる
再生同期用のシンクパターンを検出するシンクパターン
検出回路である。このシンクパターン検出回路16より
出力されるシンクパターン検出パルスはF−V(周波数
−電圧)変換回路17に入力される。F−V変換回路1
7は、シンクパターン検出パルスの周期を電圧に変換
し、ループフィルタ18を通じて加算回路15に入力す
る。
【0018】図2はF−V変換回路17の構成を示す
図、図3はこのF−V変換回路17の動作を説明するた
めの図である。図2に示すように、F−V変換回路17
はフリップフロップ21とカウンタ22とから構成され
る。フリップフロップ21にはシンクパターン検出回路
16からのシンクパターン検出パルスがセット信号とし
て供給され、カウンタ22の出力がリセット信号として
入力される。カウンタ22はフリップフロップ21がセ
ットされた時点から基準クロックに従ってカウントを開
始し、カウント数が所定値に達した時リセット信号をフ
リップフロップ21に出力する。よって、フリップフロ
ップ21の出力時間(1周期内のパルスオン時間)は一
定となる。一方、フリップフロップ21の出力停止時間
(1周期内のパルスオフ時間)はパルス入力間隔から前
記出力時間を引いた時間となる。したがって、シンクパ
ターンの発生周期が短いほど出力停止時間は短くなり、
1周期あたりの平均電圧は高くなる。すなわち、F−V
変換回路17の出力電圧はディスクの再生速度に比例し
て高くなる。
図、図3はこのF−V変換回路17の動作を説明するた
めの図である。図2に示すように、F−V変換回路17
はフリップフロップ21とカウンタ22とから構成され
る。フリップフロップ21にはシンクパターン検出回路
16からのシンクパターン検出パルスがセット信号とし
て供給され、カウンタ22の出力がリセット信号として
入力される。カウンタ22はフリップフロップ21がセ
ットされた時点から基準クロックに従ってカウントを開
始し、カウント数が所定値に達した時リセット信号をフ
リップフロップ21に出力する。よって、フリップフロ
ップ21の出力時間(1周期内のパルスオン時間)は一
定となる。一方、フリップフロップ21の出力停止時間
(1周期内のパルスオフ時間)はパルス入力間隔から前
記出力時間を引いた時間となる。したがって、シンクパ
ターンの発生周期が短いほど出力停止時間は短くなり、
1周期あたりの平均電圧は高くなる。すなわち、F−V
変換回路17の出力電圧はディスクの再生速度に比例し
て高くなる。
【0019】加算回路15は、このF−V変換回路17
の出力電圧と位相比較器11より入力した位相差電圧と
を加算してVCO回路12に制御電圧として印加する。
VCO回路12の発振周波数は1/2分周器13にて1
/2の比で分周された後、データ読取回路19にデータ
読取用クロックとして供給されると同時に位相比較器1
1に入力される。
の出力電圧と位相比較器11より入力した位相差電圧と
を加算してVCO回路12に制御電圧として印加する。
VCO回路12の発振周波数は1/2分周器13にて1
/2の比で分周された後、データ読取回路19にデータ
読取用クロックとして供給されると同時に位相比較器1
1に入力される。
【0020】VCO回路12の発振周波数は、EFM信
号と1/2分周器13の出力周波数(1/2VCO周波
数)とが同期した状態つまり再生速度にPLL回路が同
期した状態から、F−V変換回路17の出力電圧つまり
再生速度に比例して高まる。図4はこのVCO回路12
の発振周波数の範囲を示した図である。同図において、
個々の斜線部分はそれぞれ、ある固有の再生速度に対す
るVCO回路12の発振周波数の変化幅を示している。
本実施例のPLL回路では、この斜線で示される発振周
波数の範囲がAとBによって囲まれた領域内で再生速度
に応じてシフトする。
号と1/2分周器13の出力周波数(1/2VCO周波
数)とが同期した状態つまり再生速度にPLL回路が同
期した状態から、F−V変換回路17の出力電圧つまり
再生速度に比例して高まる。図4はこのVCO回路12
の発振周波数の範囲を示した図である。同図において、
個々の斜線部分はそれぞれ、ある固有の再生速度に対す
るVCO回路12の発振周波数の変化幅を示している。
本実施例のPLL回路では、この斜線で示される発振周
波数の範囲がAとBによって囲まれた領域内で再生速度
に応じてシフトする。
【0021】したがって、このPLL回路によれば、再
生速度に追従して最適なデータ読取用クロックを生成す
ることが可能となり、トラックサーチ直後のように、再
生線速度が規定の速度に収束するまでの間のディスク再
生を良好に行うことができる。よって、ディスクモータ
の制御応答時間に拘らず、トラックサーチ直後のディス
ク再生を短時間で開始できる光ディスク再生装置を実現
でき、小型で低価格の装置を提供することができる。
生速度に追従して最適なデータ読取用クロックを生成す
ることが可能となり、トラックサーチ直後のように、再
生線速度が規定の速度に収束するまでの間のディスク再
生を良好に行うことができる。よって、ディスクモータ
の制御応答時間に拘らず、トラックサーチ直後のディス
ク再生を短時間で開始できる光ディスク再生装置を実現
でき、小型で低価格の装置を提供することができる。
【0022】次に本発明の他の実施例を説明する。図5
はこの実施例のPLL回路の構成を示す図である。
はこの実施例のPLL回路の構成を示す図である。
【0023】同図において、41は位相比較器であり、
光ピックアップ等を通じてディスクから読み取ったEF
M信号と、VCO回路42の出力を1/2分周器43に
て1/2の比で分周した信号との位相を比較してその位
相差信号を出力する。この位相差信号はループフィルタ
44を通して高周波成分が除去された後、加算回路45
に入力される。また46はEFM信号に含まれる再生同
期用のシンクパターンを検出するシンクパターン検出回
路である。このシンクパターン検出回路46より出力さ
れるシンクパターン検出パルスは第1のF−V変換回路
47に入力される。第1のF−V変換回路47は、シン
クパターン検出パルスの周期を電圧に変換し差動回路4
8に入力する。
光ピックアップ等を通じてディスクから読み取ったEF
M信号と、VCO回路42の出力を1/2分周器43に
て1/2の比で分周した信号との位相を比較してその位
相差信号を出力する。この位相差信号はループフィルタ
44を通して高周波成分が除去された後、加算回路45
に入力される。また46はEFM信号に含まれる再生同
期用のシンクパターンを検出するシンクパターン検出回
路である。このシンクパターン検出回路46より出力さ
れるシンクパターン検出パルスは第1のF−V変換回路
47に入力される。第1のF−V変換回路47は、シン
クパターン検出パルスの周期を電圧に変換し差動回路4
8に入力する。
【0024】また、49は1/588分周器である。こ
の1/588分周器49は1/2分周器43の出力周波
数をさらに1/588の比で分周する。1/588分周
器49の出力周波数は第2のF−V変換回路50にて電
圧に変換された後、差動回路48に加えられる。差動回
路48は、図6に示すように、第2のF−V変換回路5
0の出力電圧VVCO と第1のF−V変換回路47の出力
電圧VCYN との差を増幅し、その増幅信号をループフィ
ルタ51を通じて加算回路45に入力する。
の1/588分周器49は1/2分周器43の出力周波
数をさらに1/588の比で分周する。1/588分周
器49の出力周波数は第2のF−V変換回路50にて電
圧に変換された後、差動回路48に加えられる。差動回
路48は、図6に示すように、第2のF−V変換回路5
0の出力電圧VVCO と第1のF−V変換回路47の出力
電圧VCYN との差を増幅し、その増幅信号をループフィ
ルタ51を通じて加算回路45に入力する。
【0025】加算回路45は位相比較器41で得た位相
差電圧と差動回路48で得た電圧とを加算して、その加
算結果をVCO回路42に制御電圧として印加する。V
CO回路42の発振周波数は1/2分周器43にて分周
された後、データ読取回路52にデータ読取用クロック
として供給されると同時に位相比較器41および1/5
88分周器49にそれぞれ入力される。
差電圧と差動回路48で得た電圧とを加算して、その加
算結果をVCO回路42に制御電圧として印加する。V
CO回路42の発振周波数は1/2分周器43にて分周
された後、データ読取回路52にデータ読取用クロック
として供給されると同時に位相比較器41および1/5
88分周器49にそれぞれ入力される。
【0026】図7は差動回路48への入力例を示す図で
ある。図中(A)は1/2分周器43の出力周波数であ
る1/2VCO周波数に対して再生速度が高い時、
(B)は1/2VCO周波数に対して再生速度が同期し
ている時、(C)は1/2VCO周波数に対して再生速
度が低い時の各電圧VVCO 、VCYN の入力の状態をそれ
ぞれ示している。
ある。図中(A)は1/2分周器43の出力周波数であ
る1/2VCO周波数に対して再生速度が高い時、
(B)は1/2VCO周波数に対して再生速度が同期し
ている時、(C)は1/2VCO周波数に対して再生速
度が低い時の各電圧VVCO 、VCYN の入力の状態をそれ
ぞれ示している。
【0027】(B)に示すように、1/2VCO周波数
に対して再生速度が同期している時、1/588分周器
49の出力信号の周期TVCO とシンクパターンの発生周
期TCYN とは同じになり、各F−V変換回路47、50
の出力電圧VSYN 、VVCO の1周期あたりの平均値は同
じになる。この場合、差動回路48の出力は基準電圧と
なり、VCO回路42の発振周波数は変化しない。
に対して再生速度が同期している時、1/588分周器
49の出力信号の周期TVCO とシンクパターンの発生周
期TCYN とは同じになり、各F−V変換回路47、50
の出力電圧VSYN 、VVCO の1周期あたりの平均値は同
じになる。この場合、差動回路48の出力は基準電圧と
なり、VCO回路42の発振周波数は変化しない。
【0028】(A)に示すように、1/2VCO周波数
に対して再生速度が高い時、1/588分周器49の出
力信号の周期TVCO よりもシンクパターンの発生周期T
CYNが短くなり、第1のF−V変換回路47の出力電圧
VSYN の1周期あたりの平均値が第2のF−V変換回路
50の出力電圧VVCO の1周期あたりの平均値よりも高
くなる。この結果、差動回路48の出力は基準電圧より
も大となり、VCO回路42の発振周波数は高くなる。
に対して再生速度が高い時、1/588分周器49の出
力信号の周期TVCO よりもシンクパターンの発生周期T
CYNが短くなり、第1のF−V変換回路47の出力電圧
VSYN の1周期あたりの平均値が第2のF−V変換回路
50の出力電圧VVCO の1周期あたりの平均値よりも高
くなる。この結果、差動回路48の出力は基準電圧より
も大となり、VCO回路42の発振周波数は高くなる。
【0029】(C)に示すように、1/2VCO周波数
に対して再生速度が低い時、つまり1/588分周器4
9の出力信号の周期TVCO よりもシンクパターンの発生
周期TCYN が長い時、第1のF−V変換回路47の出力
電圧VSYN の1周期あたりの平均値が第2のF−V変換
回路50の出力電圧VVCO の1周期あたりの平均値より
も低くなる。この結果、差動回路49の出力は基準電圧
よりも小となり、VCO回路42の発振周波数は低くな
る。
に対して再生速度が低い時、つまり1/588分周器4
9の出力信号の周期TVCO よりもシンクパターンの発生
周期TCYN が長い時、第1のF−V変換回路47の出力
電圧VSYN の1周期あたりの平均値が第2のF−V変換
回路50の出力電圧VVCO の1周期あたりの平均値より
も低くなる。この結果、差動回路49の出力は基準電圧
よりも小となり、VCO回路42の発振周波数は低くな
る。
【0030】VCO回路42の発振周波数は、EFM信
号と1/2VCO周波数とが同期した状態つまり再生速
度にPLL回路が同期した状態から、差動回路48の出
力電圧に比例して高くなる。したがって、このPLL回
路によれば、1/2VCO周波数と再生速度とのずれを
補正するように、VCO回路42の出力周波数を制御す
ることが可能になる。よって、このPLL回路によって
も、先の実施例と同様に、再生速度に追従して最適なデ
ータ読取用クロックを生成することが可能となり、トラ
ックサーチ直後のように、再生線速度が規定の速度に収
束するまでの間のディスク再生を良好に行うことができ
る。
号と1/2VCO周波数とが同期した状態つまり再生速
度にPLL回路が同期した状態から、差動回路48の出
力電圧に比例して高くなる。したがって、このPLL回
路によれば、1/2VCO周波数と再生速度とのずれを
補正するように、VCO回路42の出力周波数を制御す
ることが可能になる。よって、このPLL回路によって
も、先の実施例と同様に、再生速度に追従して最適なデ
ータ読取用クロックを生成することが可能となり、トラ
ックサーチ直後のように、再生線速度が規定の速度に収
束するまでの間のディスク再生を良好に行うことができ
る。
【0031】次に本発明のさらに他の実施例を説明す
る。図8はこの実施例のPLL回路の構成を示す図であ
る。
る。図8はこの実施例のPLL回路の構成を示す図であ
る。
【0032】同図において、71は位相比較器であり、
光ピックアップ等を通じてディスクから読み取ったEF
M信号と、VCO回路72の発振周波数を1/2分周器
73にて1/2の比で分周した信号との位相を比較して
その位相差信号を出力する。この位相差信号はループフ
ィルタ74を通して高周波成分が除去された後、加算回
路75に入力される。また76はEFM信号に含まれる
再生同期用のシンクパターンを検出するシンクパターン
検出回路である。このシンクパターン検出回路76より
出力されるシンクパターン検出パルスは第1のF−V変
換回路77に入力される。第1のF−V変換回路77
は、シンクパターン検出パルスの周期を電圧に変換し差
動回路78に入力すると共に、ループフィルタ79を通
じて加算回路75に入力する。
光ピックアップ等を通じてディスクから読み取ったEF
M信号と、VCO回路72の発振周波数を1/2分周器
73にて1/2の比で分周した信号との位相を比較して
その位相差信号を出力する。この位相差信号はループフ
ィルタ74を通して高周波成分が除去された後、加算回
路75に入力される。また76はEFM信号に含まれる
再生同期用のシンクパターンを検出するシンクパターン
検出回路である。このシンクパターン検出回路76より
出力されるシンクパターン検出パルスは第1のF−V変
換回路77に入力される。第1のF−V変換回路77
は、シンクパターン検出パルスの周期を電圧に変換し差
動回路78に入力すると共に、ループフィルタ79を通
じて加算回路75に入力する。
【0033】また、80は1/588分周器である。こ
の1/588分周器80は1/2分周器73の出力周波
数をさらに1/588の比で分周する。1/588分周
器80の出力周波数は第2のF−V変換回路81にて電
圧に変換された後、差動回路78に加えられる。差動回
路78は、第2のF−V変換回路80の出力電圧VVCO
と第1のF−V変換回路77の出力電圧VCYN との差を
増幅し、ループフィルタ82を通じて加算回路75に入
力する。
の1/588分周器80は1/2分周器73の出力周波
数をさらに1/588の比で分周する。1/588分周
器80の出力周波数は第2のF−V変換回路81にて電
圧に変換された後、差動回路78に加えられる。差動回
路78は、第2のF−V変換回路80の出力電圧VVCO
と第1のF−V変換回路77の出力電圧VCYN との差を
増幅し、ループフィルタ82を通じて加算回路75に入
力する。
【0034】加算回路75は位相比較器71で得た位相
差電圧、差動回路78で得た電圧、および第1のF−V
変換回路77で得た電圧をそれぞれ加算し、その加算結
果をVCO回路72に制御電圧として加える。VCO回
路72の発振周波数は1/2分周器73にて分周された
後、データ読取回路83にデータ読取用クロックとして
供給されると同時に位相比較器71および1/588分
周器80にそれぞれ入力される。
差電圧、差動回路78で得た電圧、および第1のF−V
変換回路77で得た電圧をそれぞれ加算し、その加算結
果をVCO回路72に制御電圧として加える。VCO回
路72の発振周波数は1/2分周器73にて分周された
後、データ読取回路83にデータ読取用クロックとして
供給されると同時に位相比較器71および1/588分
周器80にそれぞれ入力される。
【0035】このように本実施例のPLL回路は、シン
クパターンの発生周期にVCO回路72の発振周波数を
追従させると共に、1/2VCO周波数と再生速度との
ずれを補正するようにVCO回路72の発振周波数を制
御するので、そのいずれか一方で制御する場合に比べ、
より正確にVCO回路72の周波数制御を行うことがで
きる。例えば、本実施例のPLL回路の場合、他の実施
例のPLL回路に比べ、VCO回路72の入力電圧と発
振周波数との直線性が大きくずれた場合にも良好な状態
を保つことができる。
クパターンの発生周期にVCO回路72の発振周波数を
追従させると共に、1/2VCO周波数と再生速度との
ずれを補正するようにVCO回路72の発振周波数を制
御するので、そのいずれか一方で制御する場合に比べ、
より正確にVCO回路72の周波数制御を行うことがで
きる。例えば、本実施例のPLL回路の場合、他の実施
例のPLL回路に比べ、VCO回路72の入力電圧と発
振周波数との直線性が大きくずれた場合にも良好な状態
を保つことができる。
【0036】次に、以上の各実施例のPLL回路で用い
られるシンクパターン検出回路の詳細について説明す
る。図9はこのシンクパターン検出回路の構成を示す図
である。 シンクパターンは、例えば、EFM信号にお
いてHレベルが11クロック分連続したものと、Lレベ
ルが11クロック分連続したものとの組み合わせからな
り、計22クロック分のパターン長を有する。したがっ
て、シンクパターンはEFM信号の構成上最長パターン
を有するものとなっている。
られるシンクパターン検出回路の詳細について説明す
る。図9はこのシンクパターン検出回路の構成を示す図
である。 シンクパターンは、例えば、EFM信号にお
いてHレベルが11クロック分連続したものと、Lレベ
ルが11クロック分連続したものとの組み合わせからな
り、計22クロック分のパターン長を有する。したがっ
て、シンクパターンはEFM信号の構成上最長パターン
を有するものとなっている。
【0037】このシンクパターンの検出は次のようにし
て行われる。まず、第1の1/2分周器91にてEFM
信号を1/2の比で分周することによってEFM信号の
1周期を生成する。同時にEFM信号はインバータ92
を通じて第2の1/2分周器93に入力され、同様に1
/2の比で分周することによって逆の立ち上がりのEF
M信号の1周期を生成する。第1の1/2分周器91の
出力は第1のカウンタ94に与えられると共に、インバ
ータ95を介して第2のカウンタ96に与えられる。各
カウンタ94、96はそれぞれ、クロックを基準にEF
M1周期の時間をカウントし、そのカウント値(クロッ
ク数)を第1の比較器97に送る。一方、第2の分周器
93の出力に対しても、第3のカウンタ98、インバー
タ99、第4のカウンタ100および第2の比較器10
1によって同様の処理が行われる。 各比較器97、1
01はそれぞれ、2つのカウンタから取り込んだ各値の
うち大きい方を選択し、その値を第3の比較器102に
送る。第3の比較器102は、入力した2つの値のうち
大きい方を選択し、その値を第4の比較器103、第5
の比較器104および最大値ホールド回路105にそれ
ぞれ送る。この時、最大値ホールド回路105が初期状
態であれば、第3の比較器102で得た値がそのまま最
大値ホールド回路105にセットされる。また、最大値
ホールド回路105に既に前の値が保持されているとき
は、第4の比較器103にて、新しく入力した値と最大
値ホールド回路105に既に保持されている値とを比較
し、新しく入力した値の方が大きければ、この値で最大
値ホールド回路105の内容を更新する。
て行われる。まず、第1の1/2分周器91にてEFM
信号を1/2の比で分周することによってEFM信号の
1周期を生成する。同時にEFM信号はインバータ92
を通じて第2の1/2分周器93に入力され、同様に1
/2の比で分周することによって逆の立ち上がりのEF
M信号の1周期を生成する。第1の1/2分周器91の
出力は第1のカウンタ94に与えられると共に、インバ
ータ95を介して第2のカウンタ96に与えられる。各
カウンタ94、96はそれぞれ、クロックを基準にEF
M1周期の時間をカウントし、そのカウント値(クロッ
ク数)を第1の比較器97に送る。一方、第2の分周器
93の出力に対しても、第3のカウンタ98、インバー
タ99、第4のカウンタ100および第2の比較器10
1によって同様の処理が行われる。 各比較器97、1
01はそれぞれ、2つのカウンタから取り込んだ各値の
うち大きい方を選択し、その値を第3の比較器102に
送る。第3の比較器102は、入力した2つの値のうち
大きい方を選択し、その値を第4の比較器103、第5
の比較器104および最大値ホールド回路105にそれ
ぞれ送る。この時、最大値ホールド回路105が初期状
態であれば、第3の比較器102で得た値がそのまま最
大値ホールド回路105にセットされる。また、最大値
ホールド回路105に既に前の値が保持されているとき
は、第4の比較器103にて、新しく入力した値と最大
値ホールド回路105に既に保持されている値とを比較
し、新しく入力した値の方が大きければ、この値で最大
値ホールド回路105の内容を更新する。
【0038】そしてこの動作を、シンクパターンの発生
周期とほぼ同じ時間間隔で最大値ホールド回路105の
リセットを繰り返しながら実行する。したがって、少な
くとも最大値ホールド回路105がリセットされる直前
の時点においては、最大値ホールド回路105にシンク
パターンのクロック数に相当する値が保持されているこ
とになる。
周期とほぼ同じ時間間隔で最大値ホールド回路105の
リセットを繰り返しながら実行する。したがって、少な
くとも最大値ホールド回路105がリセットされる直前
の時点においては、最大値ホールド回路105にシンク
パターンのクロック数に相当する値が保持されているこ
とになる。
【0039】なお、本実施例では、リセットパルスとし
てEFM信号の分周出力を用いている。すなわち、この
リセットパルスは、その1周期内に1つのシンクパター
ンが入るような分周比でEFM信号を分周することによ
って得られる。
てEFM信号の分周出力を用いている。すなわち、この
リセットパルスは、その1周期内に1つのシンクパター
ンが入るような分周比でEFM信号を分周することによ
って得られる。
【0040】この分周信号は最大値ホールド回路105
にリセットパルスとして供給されるよりも一定時間前に
データホールド回路106にセットパルスとして供給さ
れる。すなわち、この分周信号はデータホールド回路1
06にセットパルスとして入力されると同時に遅延器1
07に入力され、一定時間遅延して最大値ホールド回路
105にリセットパルスとして供給される。したがっ
て、最大値ホールド回路105に保持された値は、この
最大値ホールド回路105がリセットされる直前にデー
タホールド回路106に受け渡される。
にリセットパルスとして供給されるよりも一定時間前に
データホールド回路106にセットパルスとして供給さ
れる。すなわち、この分周信号はデータホールド回路1
06にセットパルスとして入力されると同時に遅延器1
07に入力され、一定時間遅延して最大値ホールド回路
105にリセットパルスとして供給される。したがっ
て、最大値ホールド回路105に保持された値は、この
最大値ホールド回路105がリセットされる直前にデー
タホールド回路106に受け渡される。
【0041】データホールド回路106に保持された値
は、第5の比較器104に出力される。第5の比較器1
04は、データホールド回路106より入力した値と次
に第3の比較器102より入力した値とを比較し、その
差が±α以内であれば、データホールド回路106に保
持された値(クロック数)がシンクパターン長に相当す
るものとしてシンクパターン検出パルスを出力する。こ
こで、±αの幅をもたせているのは、クロック周波数や
EFM信号の時間軸の変動等、再生速度の変化によって
生じる誤差を吸収するためである。
は、第5の比較器104に出力される。第5の比較器1
04は、データホールド回路106より入力した値と次
に第3の比較器102より入力した値とを比較し、その
差が±α以内であれば、データホールド回路106に保
持された値(クロック数)がシンクパターン長に相当す
るものとしてシンクパターン検出パルスを出力する。こ
こで、±αの幅をもたせているのは、クロック周波数や
EFM信号の時間軸の変動等、再生速度の変化によって
生じる誤差を吸収するためである。
【0042】ところで、ディスクに傷があるような場
合、EFM信号が停止つまりEFM信号の信号レベルが
長期に亘って固定されてしまうことがある。このような
場合、シンクパターンを正しく検出できなくなり、加算
回路にシンクパターンの発生周波に応じた正しい電圧を
与えることができなくなる。
合、EFM信号が停止つまりEFM信号の信号レベルが
長期に亘って固定されてしまうことがある。このような
場合、シンクパターンを正しく検出できなくなり、加算
回路にシンクパターンの発生周波に応じた正しい電圧を
与えることができなくなる。
【0043】そこで、本実施例は、各カウンタ94、9
6、98、100のカウント値が一定値を越えた時、各
カウンタからオーバフロー信号を出力できるようにし、
AND回路108にて全てのカウンタ94、96、9
8、100がオーバフロー状態になったことが検出され
た時、出力ホールド回路109にディフェクト検出信号
を出力するように構成されている。
6、98、100のカウント値が一定値を越えた時、各
カウンタからオーバフロー信号を出力できるようにし、
AND回路108にて全てのカウンタ94、96、9
8、100がオーバフロー状態になったことが検出され
た時、出力ホールド回路109にディフェクト検出信号
を出力するように構成されている。
【0044】この出力ホールド回路109は、例えば、
図1および図8に示した各実施例のPLL回路におい
て、ループフィルタ18、79と加算回路15、75と
の間に介挿され、ディフェクト検出信号を入力した時、
ループフィルタ18、79を通じてF−V変換回路1
7、77より直前に入力した電圧を保持して、加算回路
15、75に不当な電圧が入力されないように機能す
る。
図1および図8に示した各実施例のPLL回路におい
て、ループフィルタ18、79と加算回路15、75と
の間に介挿され、ディフェクト検出信号を入力した時、
ループフィルタ18、79を通じてF−V変換回路1
7、77より直前に入力した電圧を保持して、加算回路
15、75に不当な電圧が入力されないように機能す
る。
【0045】同様に、この出力ホールド回路109は、
図5および図8に示した各実施例のPLL回路におい
て、F−V変換回路47、77と差動回路48、78と
の間に介挿され、ディフェクト検出信号を入力した時、
F−V変換回路47、77より直前に入力した電圧を保
持して、差動回路48、78に不当な電圧が入力されな
いように機能する。
図5および図8に示した各実施例のPLL回路におい
て、F−V変換回路47、77と差動回路48、78と
の間に介挿され、ディフェクト検出信号を入力した時、
F−V変換回路47、77より直前に入力した電圧を保
持して、差動回路48、78に不当な電圧が入力されな
いように機能する。
【0046】なお、AND回路108には、4つのカウ
ンタ94、96、98、100からのディフェクト検出
信号(Hレベル)の他、ディスクモータの停止時および
停止状態からディスクモータをディスク再生可能な速度
まで加速する間以外はHレベルになる信号Sが入力され
ている。
ンタ94、96、98、100からのディフェクト検出
信号(Hレベル)の他、ディスクモータの停止時および
停止状態からディスクモータをディスク再生可能な速度
まで加速する間以外はHレベルになる信号Sが入力され
ている。
【0047】この構成によって、ディスクに傷があるよ
うな場合でも、VCO回路の正常な動作を維持すること
が可能になり、信頼性の向上を図ることができる。
うな場合でも、VCO回路の正常な動作を維持すること
が可能になり、信頼性の向上を図ることができる。
【0048】
【発明の効果】第1の発明によれば、EFM信号から検
出した同期パターンの周期に応じて電圧制御発振手段の
発振周波数を広い範囲で可変することができる。したが
って、トラックサーチ直後のようにディスク回転数が規
定の再生線速度に収束していない期間においても最適な
データ読取用クロックを生成することが可能となり、デ
ィスクモータの性能に拘らずトラックサーチ直後のディ
スク再生を短時間で行うことができる。
出した同期パターンの周期に応じて電圧制御発振手段の
発振周波数を広い範囲で可変することができる。したが
って、トラックサーチ直後のようにディスク回転数が規
定の再生線速度に収束していない期間においても最適な
データ読取用クロックを生成することが可能となり、デ
ィスクモータの性能に拘らずトラックサーチ直後のディ
スク再生を短時間で行うことができる。
【0049】また、第2の発明によれば、電圧制御発振
手段の発振周波数と再生速度とのずれを補正するように
電圧制御発振手段の発振周波数を制御することができ、
再生速度に応じた最適な発振周波数をデータ読取用クロ
ックとして生成することができる。したがって、第1の
発明と同様、トラックサーチ直後のようにディスク回転
数が規定の再生線速度に収束していない期間においても
最適なデータ読取用クロックを生成することが可能とな
り、ディスクモータの性能に拘らずトラックサーチ直後
のディスク再生を短時間で良好に行うことができる。
手段の発振周波数と再生速度とのずれを補正するように
電圧制御発振手段の発振周波数を制御することができ、
再生速度に応じた最適な発振周波数をデータ読取用クロ
ックとして生成することができる。したがって、第1の
発明と同様、トラックサーチ直後のようにディスク回転
数が規定の再生線速度に収束していない期間においても
最適なデータ読取用クロックを生成することが可能とな
り、ディスクモータの性能に拘らずトラックサーチ直後
のディスク再生を短時間で良好に行うことができる。
【0050】さらに第3の発明によれば、EFM信号か
ら検出した同期パターンの周期に応じて電圧制御発振手
段の発振周波数を広い範囲で可変すると共に、電圧制御
発振手段の発振周波数と再生速度とのずれを補正するの
で、そのいずれか一方で制御する場合に比べ、より正確
に、再生速度に対して発振周波数を合せることができ
る。
ら検出した同期パターンの周期に応じて電圧制御発振手
段の発振周波数を広い範囲で可変すると共に、電圧制御
発振手段の発振周波数と再生速度とのずれを補正するの
で、そのいずれか一方で制御する場合に比べ、より正確
に、再生速度に対して発振周波数を合せることができ
る。
【図1】本発明に係る一実施例の光ディスク再生装置に
おいて、データ読取用クロックを生成するPLL回路の
構成を示すブロック図
おいて、データ読取用クロックを生成するPLL回路の
構成を示すブロック図
【図2】図1のPLL回路におけるF−V変換回路の構
成を示すブロック図
成を示すブロック図
【図3】図2のF−V変換回路の動作を説明するための
図
図
【図4】図1のPLL回路におけるVCO回路の発振周
波数の変動範囲を示す図
波数の変動範囲を示す図
【図5】本発明の他の実施例のPLL回路の構成を示す
ブロック図
ブロック図
【図6】図5のPLL回路における差動回路の構成を示
す図
す図
【図7】図6の差動回路への入力例を示す図
【図8】本発明のさらに他の実施例のPLL回路の構成
を示すブロック図
を示すブロック図
【図9】各実施例のPLL回路で用いられるシンクパタ
ーン検出回路の構成を示すブロック図
ーン検出回路の構成を示すブロック図
【図10】従来のPLL回路の構成を示すブロック図
【図11】従来のPLL回路における発振周波数の変動
範囲を示す図
範囲を示す図
11,41,71……位相比較器 12,42,72……VCO回路 13,43,73……1/2分周器 15,45,75……加算回路 16,46,76……シンクパターン検出回路 17,47,50,77,81……F−V変換回路 48.78……差動回路 49,80……1/588分周器 94、96、98、100……カウンタ 108……AND回路 109……出力ホールド回路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 高野 邦良 神奈川県横浜市磯子区新杉田町8番地 株 式会社東芝マルチメディア技術研究所内
Claims (6)
- 【請求項1】 印加された制御電圧に基づき発振周波数
を制御可能な電圧制御発振手段と、 ディスクから読み出されたEFM信号と前記電圧制御発
振手段の出力信号との位相を比較して、その位相差に応
じた電圧を発生する位相比較手段と、 前記EFM信号から同期パターンを検出する同期パター
ン検出手段と、 前記同期パターン検出手段によって検出された同期パタ
ーンの周期を電圧に変換する変換手段と、 前記位相比較手段の出力電圧と前記変換手段の出力電圧
とを加算して、前記電圧制御発振手段に制御電圧として
加える加算手段とを具備することを特徴とする光ディス
ク再生装置。 - 【請求項2】 印加された制御電圧に基づき発振周波数
を制御可能な電圧制御発振手段と、 ディスクから読み出されたEFM信号と前記電圧制御発
振手段の出力信号との位相を比較して、その位相差に応
じた電圧を発生する位相比較手段と、 前記EFM信号から同期パターンを検出する同期パター
ン検出手段と、 前記同期パターン検出手段によって検出された同期パタ
ーンの周期を電圧に変換する第1の変換手段と、 前記電圧制御発振手段の発振周波数を、これが再生速度
に同期している時に前記同期パターンと周期が一致する
ような分周比で分周する分周手段と、 前記分周手段の出力周波数を電圧に変換する第2の変換
手段と、 前記第1の変換手段の出力電圧と前記第2の変換手段の
出力電圧との差を増幅する差動増幅手段と、 前記位相比較手段の出力電圧と前記差動増幅手段の出力
電圧とを加算して、前記電圧制御発振手段に制御電圧と
して加える加算手段とを具備することを特徴とする光デ
ィスク再生装置。 - 【請求項3】 印加された制御電圧に基づき発振周波数
を制御可能な電圧制御発振手段と、 ディスクから読み出されたEFM信号と前記電圧制御発
振手段の出力信号との位相を比較して、その位相差に応
じた電圧を発生する位相比較手段と、 前記EFM信号から同期パターンを検出する同期パター
ン検出手段と、 前記同期パターン検出手段によって検出された同期パタ
ーンの周期を電圧に変換する第1の変換手段と、 前記電圧制御発振手段の発振周波数を、これが再生速度
に同期している時に前記同期パターンと周期が一致する
ような分周比で分周する分周手段と、 前記分周手段の出力周波数を電圧に変換する第2の変換
手段と、 前記第1の変換手段の出力電圧と前記第2の変換手段の
出力電圧との差を増幅する差動増幅手段と、 前記位相比較手段の出力電圧、前記第1の変換手段の出
力電圧、および前記差動増幅手段の出力電圧をそれぞれ
加算して、前記電圧制御発振手段に制御電圧として加え
る加算手段とを具備することを特徴とする光ディスク再
生装置。 - 【請求項4】 請求項1記載の光ディスク再生装置にお
いて、 前記ディスクから読み出されたEFM信号の論理レベル
が所定の時間以上固定されたことを検出する検出手段
と、 前記検出手段によって前記EFM信号の論理レベルが所
定の時間以上固定されたことが検出された時、その直前
の前記変換手段の出力電圧を保持して前記加算手段に出
力する保持手段とをさらに具備することを特徴とする光
ディスク再生装置。 - 【請求項5】 請求項2記載の光ディスク再生装置にお
いて、 前記ディスクから読み出されたEFM信号の論理レベル
が所定の時間以上固定されたことを検出する検出手段
と、 前記検出手段によって前記EFM信号の論理レベルが所
定の時間以上固定されたことが検出された時、その直前
の前記第1の変換手段の出力電圧を保持して前記差動増
幅手段に出力する保持手段とをさらに具備することを特
徴とする光ディスク再生装置。 - 【請求項6】 請求項3記載の光ディスク再生装置にお
いて、 前記ディスクから読み出されたEFM信号の論理レベル
が所定の時間以上固定されたことを検出する検出手段
と、 前記検出手段によって前記EFM信号の論理レベルが所
定の時間以上固定されたことが検出された時、その直前
の前記第1の変換手段の出力電圧を保持して前記差動増
幅手段および前記加算手段にそれぞれ出力する保持手段
とをさらに具備することを特徴とする光ディスク再生装
置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14363094A JPH087468A (ja) | 1994-06-24 | 1994-06-24 | 光ディスク再生装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14363094A JPH087468A (ja) | 1994-06-24 | 1994-06-24 | 光ディスク再生装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH087468A true JPH087468A (ja) | 1996-01-12 |
Family
ID=15343228
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14363094A Withdrawn JPH087468A (ja) | 1994-06-24 | 1994-06-24 | 光ディスク再生装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH087468A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08293155A (ja) * | 1995-01-19 | 1996-11-05 | Matsushita Electric Ind Co Ltd | 光ディスク再生方法及び光ディスクドライブ装置 |
WO2004102564A1 (en) * | 2003-05-16 | 2004-11-25 | Thomson Licensing | Dsp-based data recovery |
JP2008010049A (ja) * | 2006-06-28 | 2008-01-17 | Victor Co Of Japan Ltd | 情報再生装置 |
JP2008010048A (ja) * | 2006-06-28 | 2008-01-17 | Victor Co Of Japan Ltd | ディスク再生装置 |
-
1994
- 1994-06-24 JP JP14363094A patent/JPH087468A/ja not_active Withdrawn
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08293155A (ja) * | 1995-01-19 | 1996-11-05 | Matsushita Electric Ind Co Ltd | 光ディスク再生方法及び光ディスクドライブ装置 |
WO2004102564A1 (en) * | 2003-05-16 | 2004-11-25 | Thomson Licensing | Dsp-based data recovery |
US7656982B2 (en) | 2003-05-16 | 2010-02-02 | Thomson Licensing | DSP-based data recovery |
JP2008010049A (ja) * | 2006-06-28 | 2008-01-17 | Victor Co Of Japan Ltd | 情報再生装置 |
JP2008010048A (ja) * | 2006-06-28 | 2008-01-17 | Victor Co Of Japan Ltd | ディスク再生装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5170386A (en) | Spindle servo circuit for driving a data storage disk having CLV type recording format | |
US4672597A (en) | Clock signal reproducing circuit for a player reproducing information of a disc | |
KR100190032B1 (ko) | Efm 데이타 복원용 클럭 발생방법 및 그 방법을 수행하는 위상동기 루프 | |
JPH0226128A (ja) | フェーズロックドループ回路 | |
US5602812A (en) | Reproducing rate control apparatus for optical disk | |
JP3407197B2 (ja) | PLL(PhaseLockedLoop)回路 | |
JP3433021B2 (ja) | Pll回路 | |
JP2542097B2 (ja) | クロック生成用pll回路を含む読取線速度可変型ディスク記録情報再生装置 | |
US5086421A (en) | Disk playing apparatus having a compensation characteristic variable with velocity information | |
JPH07296526A (ja) | 光デイスク装置 | |
JPH01211368A (ja) | ディスク演奏装置におけるスピンドルサーボ装置 | |
JPH087468A (ja) | 光ディスク再生装置 | |
KR20050004122A (ko) | 위상 오차 판정 방법 및 디지털 pll 장치 | |
US20020105365A1 (en) | Phase-locked loop circuit | |
JP2675096B2 (ja) | 再生信号補正方法 | |
JPH10269694A (ja) | ディスク再生装置の信号処理回路 | |
JP3371664B2 (ja) | 位相同期装置及び磁気記録再生装置 | |
JP2876602B2 (ja) | デジタルディスク再生装置の同期検出装置 | |
JPH0785331B2 (ja) | デイジタルpll | |
JP3162729B2 (ja) | データ再生回路 | |
JPH0644374B2 (ja) | デイスクプレ−ヤ | |
JPH0465470B2 (ja) | ||
JPH07111048A (ja) | ディジタルディスク再生装置 | |
JPH05182356A (ja) | 情報記録再生装置の位相同期回路 | |
JPH05315945A (ja) | デジタルpll回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010904 |