JPH087468A - 光ディスク再生装置 - Google Patents

Abstract

(57)【要約】 【目的】 再生速度の変化に追従して最適なＶＣＯ周波
数をデータ読取用クロックとして生成し、トラックサー
チ直後のように再生線速度が規定の速度から大きく外れ
ている時でも良好にディスク再生を行えるようにする。 【構成】 ＥＦＭ信号からシンクパターンを検出するシ
ンクパターン検出回路１６と、シンクパターン検出パル
スの周期を電圧に変換するＦ−Ｖ変換回路１７と、Ｆ−
Ｖ変換回路１７で得た電圧と位相比較器１１で得た位相
差電圧とを加算してＶＣＯ回路１２に制御電圧として印
加する加算回路１５とを有する。ＶＣＯ回路１２の発振
周波数はこれが再生速度に同期している状態から、Ｆ−
Ｖ変換回路１７の出力電圧つまり再生速度に比例して高
くなるので、再生速度に追従して最適なデータ読取用ク
ロックを生成できることになる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、例えばＣＤ−ＲＯＭの
ような光ディスクを再生する光ディスク再生装置に関す
る。

【０００２】

【従来の技術】コンパクトディスク（ＣＤ）およびＣＤ
−ＲＯＭ等の光ディスクの再生は、ＣＬＶ方式つまり線
速度一定で行われる。したがって、再生するトラック位
置に応じて、再生線速度が規定範囲内に収まるようにデ
ィスクの回転速度を制御する必要がある。この制御は、
ＥＦＭ信号に含まれている再生同期用のシンクパターン
を検出し、このシンクパターンが一定の周期で現れるよ
うにディスクモータの回転数を制御することによって行
われる。

【０００３】一方、このような光ディスク再生装置で
は、ＥＦＭ信号の周波数成分からＰＬＬ回路を用いてデ
ータ読取用クロックを生成している。図１０はこのＰＬ
Ｌ回路の構成を示す図である。同図において、１は位相
比較器であり、光ピックアップ等を通じてディスクから
読み取ったＥＦＭ信号と、ＶＣＯ回路２の発振周波数を
１／２分周器３にて１／２の比で分周した信号との位相
を比較してその位相差信号を出力する。位相差信号はル
ープフィルタ４を通じて高周波成分が除去された後、Ｖ
ＣＯ回路２に制御電圧として印加され、この制御電圧に
よってＶＣＯ回路２の発振周波数が制御される。ＶＣＯ
回路２の発振周波数は１／２分周器３にて分周され、デ
ータ読取回路６にデータ読取用クロックとして供給され
ると共に位相比較器１に、ＥＦＭ信号との位相比較基準
信号として出力される。

【０００４】このＰＬＬ回路におけるＶＣＯ回路２の発
振周波数は、位相比較器１が持つ動作特性上の理由等か
ら、図１１に示すように、規定の再生速度に対するセン
ター値から大きく離れた値をとることができない。な
お、図において、斜線部分がこのＶＣＯ回路２の発振周
波数の範囲である。したがって、ディスク情報の読み取
りが可能なディスク再生速度の範囲は、規定の再生速度
付近のごく狭い範囲に限られたものとなる。

【０００５】このため、トラックサーチ直後、速やかに
ディスク再生を開始するためには、制御応答時間の短い
ディスクモータを用いて再生線速度を規定範囲内に短時
間に収めることが不可欠となる。したがって、モータ制
御システムとして大型かつ高価なものが要求される。

【０００６】

【発明が解決しようとする課題】このように、従来の光
ディスク再生装置では、ディスク情報の読み取りが可能
な再生速度の範囲が規定の再生速度付近の狭い範囲に限
られていることから、トラックサーチ後速かにディスク
再生を開始するためには制御応答性に優れた強力なディ
スクモータを用いざるを得ない。したがって、大型かつ
高価なモータ制御システムが必要になるという問題があ
った。

【０００７】本発明はこのような課題を解決するために
ものであり、トラックサーチ直後のように再生線速度が
規定の速度から大きく外れている時でも、良好にディス
ク再生を行うことのできる光ディスク再生装置の提供を
目的としている。

【０００８】

【課題を解決するための手段】第１の発明は上記した目
的を達成するために、印加された制御電圧に基づき発振
周波数を制御可能な電圧制御発振手段と、ディスクから
読み出されたＥＦＭ信号と前記電圧制御発振手段の出力
信号との位相を比較して、その位相差に応じた電圧を発
生する位相比較手段と、前記ＥＦＭ信号から同期パター
ンを検出する同期パターン検出手段と、前記同期パター
ン検出手段によって検出された同期パターンの周期を電
圧に変換する変換手段と、前記位相比較手段の出力電圧
と前記変換手段の出力電圧とを加算して、前記電圧制御
発振手段に制御電圧として加える加算手段とを具備して
なるものである。

【０００９】また第２の発明は、印加された制御電圧に
基づき発振周波数を制御可能な電圧制御発振手段と、デ
ィスクから読み出されたＥＦＭ信号と前記電圧制御発振
手段の出力信号との位相を比較して、その位相差に応じ
た電圧を発生する位相比較手段と、前記ＥＦＭ信号から
同期パターンを検出する同期パターン検出手段と、前記
同期パターン検出手段によって検出された同期パターン
の周期を電圧に変換する第１の変換手段と、前記電圧制
御発振手段の発振周波数を、これが再生速度に同期して
いる時に前記同期パターンと周期が一致するような分周
比で分周する分周手段と、前記分周手段の出力周波数を
電圧に変換する第２の変換手段と、前記第１の変換手段
の出力電圧と前記第２の変換手段の出力電圧との差を増
幅する差動増幅手段と、前記位相比較手段の出力電圧と
前記差動増幅手段の出力電圧とを加算して、前記電圧制
御発振手段に制御電圧として加える加算手段とを具備し
てなるものである。

【００１０】さらに第３の発明は、印加された制御電圧
に基づき発振周波数を制御可能な電圧制御発振手段と、
ディスクから読み出されたＥＦＭ信号と前記電圧制御発
振手段の出力信号との位相を比較して、その位相差に応
じた電圧を発生する位相比較手段と、前記ＥＦＭ信号か
ら同期パターンを検出する同期パターン検出手段と、前
記同期パターン検出手段によって検出された同期パター
ンの周期を電圧に変換する第１の変換手段と、前記電圧
制御発振手段の発振周波数を、これが再生速度に同期し
ている時に前記同期パターンと周期が一致するような分
周比で分周する分周手段と、前記分周手段の出力周波数
を電圧に変換する第２の変換手段と、前記第１の変換手
段の出力電圧と前記第２の変換手段の出力電圧との差を
増幅する差動増幅手段と、前記位相比較手段の出力電
圧、前記第１の変換手段の出力電圧、および前記差動増
幅手段の出力電圧を加算して、前記電圧制御発振手段に
制御電圧として加える加算手段とを具備してなるもので
ある。

【００１１】

【作用】光ディスクから読み出されたＥＦＭ信号には同
期パターンが含まれている。この同期パターンは再生線
速度に比例して一定周期で発生する。そこで、この同期
パターンの発生周期を同期パターン検出手段にて検出
し、この同期パターンの周期を電圧に変換することによ
って、再生線速度に比例した電圧が得られる。

【００１２】第１の発明では、この同期パターンの周期
に応じた電圧と、位相比較手段より出力される位相差電
圧とを加算手段にて加算し、この加算結果を電圧制御発
振手段に制御電圧として加える。これにより、電圧制御
発振手段の発振周波数は、ＥＦＭ信号と同期している状
態から、同期パターンの周期を電圧に変換した値に比例
してつまり再生速度に比例して高くなる。したがって、
本発明によれば、再生速度に追従して最適な発振周波数
をデータ読取用クロックとして生成することができる。

【００１３】また、第２の発明では、電圧制御発振手段
の発振周波数を、この発振周波数が再生速度に同期して
いる時に同期パターンと周期が一致するような分周比で
分周し、その分周信号の周波数を電圧に変換する。そし
て差動増幅手段にて、この分周信号の周波数を電圧に変
換した値と同期パターンの周期を電圧に変換した値との
差を増幅し、その増幅電圧と位相比較手段より出力され
る位相差電圧とを加算手段にて加算し、この加算結果を
電圧制御発振手段に制御電圧として加える。これによ
り、本発明によれば、電圧制御発振手段の発振周波数と
再生速度とのずれを補正するように電圧制御発振手段の
発振周波数を制御することができ、再生速度の変化に追
従して最適な発振周波数をデータ読取用クロックとして
生成することができる。

【００１４】さらに第３の発明では、加算手段にて、同
期パターンの周期を電圧に変換した値、位相比較手段よ
り出力される位相差電圧、および差動増幅手段の出力電
圧を加算して電圧制御発振手段に制御電圧として加える
ので、同期パターンの周期に電圧制御発振手段の発振周
波数を追従させる作用に、電圧制御発振手段の発振周波
数と再生速度とのずれを補正する作用が加わるため、そ
のいずれか一方で制御する場合に比べより正確な制御を
実現することができる。

【００１５】

【実施例】以下、本発明の実施例を図面に基づいて説明
する。

【００１６】図１は本発明に係る一実施例の光ディスク
再生装置において、データ読取用クロックを生成するＰ
ＬＬ回路の構成を示す図である。

【００１７】同図において、１１は位相比較器であり、
光ピックアップ等を通じてディスクから読み取ったＥＦ
Ｍ信号と、ＶＣＯ回路１２の発振周波数を１／２分周器
１３にて１／２の比で分周した信号との位相を比較して
その位相差信号を出力する。この位相差信号はループフ
ィルタ１４を通して高周波成分が除去された後、加算回
路１５に入力される。また１６はＥＦＭ信号に含まれる
再生同期用のシンクパターンを検出するシンクパターン
検出回路である。このシンクパターン検出回路１６より
出力されるシンクパターン検出パルスはＦ−Ｖ（周波数
−電圧）変換回路１７に入力される。Ｆ−Ｖ変換回路１
７は、シンクパターン検出パルスの周期を電圧に変換
し、ループフィルタ１８を通じて加算回路１５に入力す
る。

【００１８】図２はＦ−Ｖ変換回路１７の構成を示す
図、図３はこのＦ−Ｖ変換回路１７の動作を説明するた
めの図である。図２に示すように、Ｆ−Ｖ変換回路１７
はフリップフロップ２１とカウンタ２２とから構成され
る。フリップフロップ２１にはシンクパターン検出回路
１６からのシンクパターン検出パルスがセット信号とし
て供給され、カウンタ２２の出力がリセット信号として
入力される。カウンタ２２はフリップフロップ２１がセ
ットされた時点から基準クロックに従ってカウントを開
始し、カウント数が所定値に達した時リセット信号をフ
リップフロップ２１に出力する。よって、フリップフロ
ップ２１の出力時間（１周期内のパルスオン時間）は一
定となる。一方、フリップフロップ２１の出力停止時間
（１周期内のパルスオフ時間）はパルス入力間隔から前
記出力時間を引いた時間となる。したがって、シンクパ
ターンの発生周期が短いほど出力停止時間は短くなり、
１周期あたりの平均電圧は高くなる。すなわち、Ｆ−Ｖ
変換回路１７の出力電圧はディスクの再生速度に比例し
て高くなる。

【００１９】加算回路１５は、このＦ−Ｖ変換回路１７
の出力電圧と位相比較器１１より入力した位相差電圧と
を加算してＶＣＯ回路１２に制御電圧として印加する。
ＶＣＯ回路１２の発振周波数は１／２分周器１３にて１
／２の比で分周された後、データ読取回路１９にデータ
読取用クロックとして供給されると同時に位相比較器１
１に入力される。

【００２０】ＶＣＯ回路１２の発振周波数は、ＥＦＭ信
号と１／２分周器１３の出力周波数（１／２ＶＣＯ周波
数）とが同期した状態つまり再生速度にＰＬＬ回路が同
期した状態から、Ｆ−Ｖ変換回路１７の出力電圧つまり
再生速度に比例して高まる。図４はこのＶＣＯ回路１２
の発振周波数の範囲を示した図である。同図において、
個々の斜線部分はそれぞれ、ある固有の再生速度に対す
るＶＣＯ回路１２の発振周波数の変化幅を示している。
本実施例のＰＬＬ回路では、この斜線で示される発振周
波数の範囲がＡとＢによって囲まれた領域内で再生速度
に応じてシフトする。

【００２１】したがって、このＰＬＬ回路によれば、再
生速度に追従して最適なデータ読取用クロックを生成す
ることが可能となり、トラックサーチ直後のように、再
生線速度が規定の速度に収束するまでの間のディスク再
生を良好に行うことができる。よって、ディスクモータ
の制御応答時間に拘らず、トラックサーチ直後のディス
ク再生を短時間で開始できる光ディスク再生装置を実現
でき、小型で低価格の装置を提供することができる。

【００２２】次に本発明の他の実施例を説明する。図５
はこの実施例のＰＬＬ回路の構成を示す図である。

【００２３】同図において、４１は位相比較器であり、
光ピックアップ等を通じてディスクから読み取ったＥＦ
Ｍ信号と、ＶＣＯ回路４２の出力を１／２分周器４３に
て１／２の比で分周した信号との位相を比較してその位
相差信号を出力する。この位相差信号はループフィルタ
４４を通して高周波成分が除去された後、加算回路４５
に入力される。また４６はＥＦＭ信号に含まれる再生同
期用のシンクパターンを検出するシンクパターン検出回
路である。このシンクパターン検出回路４６より出力さ
れるシンクパターン検出パルスは第１のＦ−Ｖ変換回路
４７に入力される。第１のＦ−Ｖ変換回路４７は、シン
クパターン検出パルスの周期を電圧に変換し差動回路４
８に入力する。

【００２４】また、４９は１／５８８分周器である。こ
の１／５８８分周器４９は１／２分周器４３の出力周波
数をさらに１／５８８の比で分周する。１／５８８分周
器４９の出力周波数は第２のＦ−Ｖ変換回路５０にて電
圧に変換された後、差動回路４８に加えられる。差動回
路４８は、図６に示すように、第２のＦ−Ｖ変換回路５
０の出力電圧ＶVCO と第１のＦ−Ｖ変換回路４７の出力
電圧ＶCYN との差を増幅し、その増幅信号をループフィ
ルタ５１を通じて加算回路４５に入力する。

【００２５】加算回路４５は位相比較器４１で得た位相
差電圧と差動回路４８で得た電圧とを加算して、その加
算結果をＶＣＯ回路４２に制御電圧として印加する。Ｖ
ＣＯ回路４２の発振周波数は１／２分周器４３にて分周
された後、データ読取回路５２にデータ読取用クロック
として供給されると同時に位相比較器４１および１／５
８８分周器４９にそれぞれ入力される。

【００２６】図７は差動回路４８への入力例を示す図で
ある。図中（Ａ）は１／２分周器４３の出力周波数であ
る１／２ＶＣＯ周波数に対して再生速度が高い時、
（Ｂ）は１／２ＶＣＯ周波数に対して再生速度が同期し
ている時、（Ｃ）は１／２ＶＣＯ周波数に対して再生速
度が低い時の各電圧ＶVCO 、ＶCYN の入力の状態をそれ
ぞれ示している。

【００２７】（Ｂ）に示すように、１／２ＶＣＯ周波数
に対して再生速度が同期している時、１／５８８分周器
４９の出力信号の周期ＴVCO とシンクパターンの発生周
期ＴCYN とは同じになり、各Ｆ−Ｖ変換回路４７、５０
の出力電圧ＶSYN 、ＶVCO の１周期あたりの平均値は同
じになる。この場合、差動回路４８の出力は基準電圧と
なり、ＶＣＯ回路４２の発振周波数は変化しない。

【００２８】（Ａ）に示すように、１／２ＶＣＯ周波数
に対して再生速度が高い時、１／５８８分周器４９の出
力信号の周期ＴVCO よりもシンクパターンの発生周期Ｔ
CYNが短くなり、第１のＦ−Ｖ変換回路４７の出力電圧
ＶSYN の１周期あたりの平均値が第２のＦ−Ｖ変換回路
５０の出力電圧ＶVCO の１周期あたりの平均値よりも高
くなる。この結果、差動回路４８の出力は基準電圧より
も大となり、ＶＣＯ回路４２の発振周波数は高くなる。

【００２９】（Ｃ）に示すように、１／２ＶＣＯ周波数
に対して再生速度が低い時、つまり１／５８８分周器４
９の出力信号の周期ＴVCO よりもシンクパターンの発生
周期ＴCYN が長い時、第１のＦ−Ｖ変換回路４７の出力
電圧ＶSYN の１周期あたりの平均値が第２のＦ−Ｖ変換
回路５０の出力電圧ＶVCO の１周期あたりの平均値より
も低くなる。この結果、差動回路４９の出力は基準電圧
よりも小となり、ＶＣＯ回路４２の発振周波数は低くな
る。

【００３０】ＶＣＯ回路４２の発振周波数は、ＥＦＭ信
号と１／２ＶＣＯ周波数とが同期した状態つまり再生速
度にＰＬＬ回路が同期した状態から、差動回路４８の出
力電圧に比例して高くなる。したがって、このＰＬＬ回
路によれば、１／２ＶＣＯ周波数と再生速度とのずれを
補正するように、ＶＣＯ回路４２の出力周波数を制御す
ることが可能になる。よって、このＰＬＬ回路によって
も、先の実施例と同様に、再生速度に追従して最適なデ
ータ読取用クロックを生成することが可能となり、トラ
ックサーチ直後のように、再生線速度が規定の速度に収
束するまでの間のディスク再生を良好に行うことができ
る。

【００３１】次に本発明のさらに他の実施例を説明す
る。図８はこの実施例のＰＬＬ回路の構成を示す図であ
る。

【００３２】同図において、７１は位相比較器であり、
光ピックアップ等を通じてディスクから読み取ったＥＦ
Ｍ信号と、ＶＣＯ回路７２の発振周波数を１／２分周器
７３にて１／２の比で分周した信号との位相を比較して
その位相差信号を出力する。この位相差信号はループフ
ィルタ７４を通して高周波成分が除去された後、加算回
路７５に入力される。また７６はＥＦＭ信号に含まれる
再生同期用のシンクパターンを検出するシンクパターン
検出回路である。このシンクパターン検出回路７６より
出力されるシンクパターン検出パルスは第１のＦ−Ｖ変
換回路７７に入力される。第１のＦ−Ｖ変換回路７７
は、シンクパターン検出パルスの周期を電圧に変換し差
動回路７８に入力すると共に、ループフィルタ７９を通
じて加算回路７５に入力する。

【００３３】また、８０は１／５８８分周器である。こ
の１／５８８分周器８０は１／２分周器７３の出力周波
数をさらに１／５８８の比で分周する。１／５８８分周
器８０の出力周波数は第２のＦ−Ｖ変換回路８１にて電
圧に変換された後、差動回路７８に加えられる。差動回
路７８は、第２のＦ−Ｖ変換回路８０の出力電圧ＶVCO
と第１のＦ−Ｖ変換回路７７の出力電圧ＶCYN との差を
増幅し、ループフィルタ８２を通じて加算回路７５に入
力する。

【００３４】加算回路７５は位相比較器７１で得た位相
差電圧、差動回路７８で得た電圧、および第１のＦ−Ｖ
変換回路７７で得た電圧をそれぞれ加算し、その加算結
果をＶＣＯ回路７２に制御電圧として加える。ＶＣＯ回
路７２の発振周波数は１／２分周器７３にて分周された
後、データ読取回路８３にデータ読取用クロックとして
供給されると同時に位相比較器７１および１／５８８分
周器８０にそれぞれ入力される。

【００３５】このように本実施例のＰＬＬ回路は、シン
クパターンの発生周期にＶＣＯ回路７２の発振周波数を
追従させると共に、１／２ＶＣＯ周波数と再生速度との
ずれを補正するようにＶＣＯ回路７２の発振周波数を制
御するので、そのいずれか一方で制御する場合に比べ、
より正確にＶＣＯ回路７２の周波数制御を行うことがで
きる。例えば、本実施例のＰＬＬ回路の場合、他の実施
例のＰＬＬ回路に比べ、ＶＣＯ回路７２の入力電圧と発
振周波数との直線性が大きくずれた場合にも良好な状態
を保つことができる。

【００３６】次に、以上の各実施例のＰＬＬ回路で用い
られるシンクパターン検出回路の詳細について説明す
る。図９はこのシンクパターン検出回路の構成を示す図
である。 シンクパターンは、例えば、ＥＦＭ信号にお
いてＨレベルが１１クロック分連続したものと、Ｌレベ
ルが１１クロック分連続したものとの組み合わせからな
り、計２２クロック分のパターン長を有する。したがっ
て、シンクパターンはＥＦＭ信号の構成上最長パターン
を有するものとなっている。

【００３７】このシンクパターンの検出は次のようにし
て行われる。まず、第１の１／２分周器９１にてＥＦＭ
信号を１／２の比で分周することによってＥＦＭ信号の
１周期を生成する。同時にＥＦＭ信号はインバータ９２
を通じて第２の１／２分周器９３に入力され、同様に１
／２の比で分周することによって逆の立ち上がりのＥＦ
Ｍ信号の１周期を生成する。第１の１／２分周器９１の
出力は第１のカウンタ９４に与えられると共に、インバ
ータ９５を介して第２のカウンタ９６に与えられる。各
カウンタ９４、９６はそれぞれ、クロックを基準にＥＦ
Ｍ１周期の時間をカウントし、そのカウント値（クロッ
ク数）を第１の比較器９７に送る。一方、第２の分周器
９３の出力に対しても、第３のカウンタ９８、インバー
タ９９、第４のカウンタ１００および第２の比較器１０
１によって同様の処理が行われる。 各比較器９７、１
０１はそれぞれ、２つのカウンタから取り込んだ各値の
うち大きい方を選択し、その値を第３の比較器１０２に
送る。第３の比較器１０２は、入力した２つの値のうち
大きい方を選択し、その値を第４の比較器１０３、第５
の比較器１０４および最大値ホールド回路１０５にそれ
ぞれ送る。この時、最大値ホールド回路１０５が初期状
態であれば、第３の比較器１０２で得た値がそのまま最
大値ホールド回路１０５にセットされる。また、最大値
ホールド回路１０５に既に前の値が保持されているとき
は、第４の比較器１０３にて、新しく入力した値と最大
値ホールド回路１０５に既に保持されている値とを比較
し、新しく入力した値の方が大きければ、この値で最大
値ホールド回路１０５の内容を更新する。

【００３８】そしてこの動作を、シンクパターンの発生
周期とほぼ同じ時間間隔で最大値ホールド回路１０５の
リセットを繰り返しながら実行する。したがって、少な
くとも最大値ホールド回路１０５がリセットされる直前
の時点においては、最大値ホールド回路１０５にシンク
パターンのクロック数に相当する値が保持されているこ
とになる。

【００３９】なお、本実施例では、リセットパルスとし
てＥＦＭ信号の分周出力を用いている。すなわち、この
リセットパルスは、その１周期内に１つのシンクパター
ンが入るような分周比でＥＦＭ信号を分周することによ
って得られる。

【００４０】この分周信号は最大値ホールド回路１０５
にリセットパルスとして供給されるよりも一定時間前に
データホールド回路１０６にセットパルスとして供給さ
れる。すなわち、この分周信号はデータホールド回路１
０６にセットパルスとして入力されると同時に遅延器１
０７に入力され、一定時間遅延して最大値ホールド回路
１０５にリセットパルスとして供給される。したがっ
て、最大値ホールド回路１０５に保持された値は、この
最大値ホールド回路１０５がリセットされる直前にデー
タホールド回路１０６に受け渡される。

【００４１】データホールド回路１０６に保持された値
は、第５の比較器１０４に出力される。第５の比較器１
０４は、データホールド回路１０６より入力した値と次
に第３の比較器１０２より入力した値とを比較し、その
差が±α以内であれば、データホールド回路１０６に保
持された値（クロック数）がシンクパターン長に相当す
るものとしてシンクパターン検出パルスを出力する。こ
こで、±αの幅をもたせているのは、クロック周波数や
ＥＦＭ信号の時間軸の変動等、再生速度の変化によって
生じる誤差を吸収するためである。

【００４２】ところで、ディスクに傷があるような場
合、ＥＦＭ信号が停止つまりＥＦＭ信号の信号レベルが
長期に亘って固定されてしまうことがある。このような
場合、シンクパターンを正しく検出できなくなり、加算
回路にシンクパターンの発生周波に応じた正しい電圧を
与えることができなくなる。

【００４３】そこで、本実施例は、各カウンタ９４、９
６、９８、１００のカウント値が一定値を越えた時、各
カウンタからオーバフロー信号を出力できるようにし、
ＡＮＤ回路１０８にて全てのカウンタ９４、９６、９
８、１００がオーバフロー状態になったことが検出され
た時、出力ホールド回路１０９にディフェクト検出信号
を出力するように構成されている。

【００４４】この出力ホールド回路１０９は、例えば、
図１および図８に示した各実施例のＰＬＬ回路におい
て、ループフィルタ１８、７９と加算回路１５、７５と
の間に介挿され、ディフェクト検出信号を入力した時、
ループフィルタ１８、７９を通じてＦ−Ｖ変換回路１
７、７７より直前に入力した電圧を保持して、加算回路
１５、７５に不当な電圧が入力されないように機能す
る。

【００４５】同様に、この出力ホールド回路１０９は、
図５および図８に示した各実施例のＰＬＬ回路におい
て、Ｆ−Ｖ変換回路４７、７７と差動回路４８、７８と
の間に介挿され、ディフェクト検出信号を入力した時、
Ｆ−Ｖ変換回路４７、７７より直前に入力した電圧を保
持して、差動回路４８、７８に不当な電圧が入力されな
いように機能する。

【００４６】なお、ＡＮＤ回路１０８には、４つのカウ
ンタ９４、９６、９８、１００からのディフェクト検出
信号（Ｈレベル）の他、ディスクモータの停止時および
停止状態からディスクモータをディスク再生可能な速度
まで加速する間以外はＨレベルになる信号Ｓが入力され
ている。

【００４７】この構成によって、ディスクに傷があるよ
うな場合でも、ＶＣＯ回路の正常な動作を維持すること
が可能になり、信頼性の向上を図ることができる。

【００４８】

【発明の効果】第１の発明によれば、ＥＦＭ信号から検
出した同期パターンの周期に応じて電圧制御発振手段の
発振周波数を広い範囲で可変することができる。したが
って、トラックサーチ直後のようにディスク回転数が規
定の再生線速度に収束していない期間においても最適な
データ読取用クロックを生成することが可能となり、デ
ィスクモータの性能に拘らずトラックサーチ直後のディ
スク再生を短時間で行うことができる。

【００４９】また、第２の発明によれば、電圧制御発振
手段の発振周波数と再生速度とのずれを補正するように
電圧制御発振手段の発振周波数を制御することができ、
再生速度に応じた最適な発振周波数をデータ読取用クロ
ックとして生成することができる。したがって、第１の
発明と同様、トラックサーチ直後のようにディスク回転
数が規定の再生線速度に収束していない期間においても
最適なデータ読取用クロックを生成することが可能とな
り、ディスクモータの性能に拘らずトラックサーチ直後
のディスク再生を短時間で良好に行うことができる。

【００５０】さらに第３の発明によれば、ＥＦＭ信号か
ら検出した同期パターンの周期に応じて電圧制御発振手
段の発振周波数を広い範囲で可変すると共に、電圧制御
発振手段の発振周波数と再生速度とのずれを補正するの
で、そのいずれか一方で制御する場合に比べ、より正確
に、再生速度に対して発振周波数を合せることができ
る。

【図面の簡単な説明】

【図１】本発明に係る一実施例の光ディスク再生装置に
おいて、データ読取用クロックを生成するＰＬＬ回路の
構成を示すブロック図

【図２】図１のＰＬＬ回路におけるＦ−Ｖ変換回路の構
成を示すブロック図

【図３】図２のＦ−Ｖ変換回路の動作を説明するための
図

【図４】図１のＰＬＬ回路におけるＶＣＯ回路の発振周
波数の変動範囲を示す図

【図５】本発明の他の実施例のＰＬＬ回路の構成を示す
ブロック図

【図６】図５のＰＬＬ回路における差動回路の構成を示
す図

【図７】図６の差動回路への入力例を示す図

【図８】本発明のさらに他の実施例のＰＬＬ回路の構成
を示すブロック図

【図９】各実施例のＰＬＬ回路で用いられるシンクパタ
ーン検出回路の構成を示すブロック図

【図１０】従来のＰＬＬ回路の構成を示すブロック図

【図１１】従来のＰＬＬ回路における発振周波数の変動
範囲を示す図

【符号の説明】

１１，４１，７１……位相比較器 １２，４２，７２……ＶＣＯ回路 １３，４３，７３……１／２分周器 １５，４５，７５……加算回路 １６，４６，７６……シンクパターン検出回路 １７，４７，５０，７７，８１……Ｆ−Ｖ変換回路 ４８．７８……差動回路 ４９，８０……１／５８８分周器 ９４、９６、９８、１００……カウンタ １０８……ＡＮＤ回路 １０９……出力ホールド回路

───────────────────────────────────────────────────── フロントページの続き (72)発明者 高野 邦良 神奈川県横浜市磯子区新杉田町８番地 株 式会社東芝マルチメディア技術研究所内

Claims (6)

【特許請求の範囲】
1. 【請求項１】 印加された制御電圧に基づき発振周波数
   を制御可能な電圧制御発振手段と、 ディスクから読み出されたＥＦＭ信号と前記電圧制御発
   振手段の出力信号との位相を比較して、その位相差に応
   じた電圧を発生する位相比較手段と、 前記ＥＦＭ信号から同期パターンを検出する同期パター
   ン検出手段と、 前記同期パターン検出手段によって検出された同期パタ
   ーンの周期を電圧に変換する変換手段と、 前記位相比較手段の出力電圧と前記変換手段の出力電圧
   とを加算して、前記電圧制御発振手段に制御電圧として
   加える加算手段とを具備することを特徴とする光ディス
   ク再生装置。
2. 【請求項２】 印加された制御電圧に基づき発振周波数
   を制御可能な電圧制御発振手段と、 ディスクから読み出されたＥＦＭ信号と前記電圧制御発
   振手段の出力信号との位相を比較して、その位相差に応
   じた電圧を発生する位相比較手段と、 前記ＥＦＭ信号から同期パターンを検出する同期パター
   ン検出手段と、 前記同期パターン検出手段によって検出された同期パタ
   ーンの周期を電圧に変換する第１の変換手段と、 前記電圧制御発振手段の発振周波数を、これが再生速度
   に同期している時に前記同期パターンと周期が一致する
   ような分周比で分周する分周手段と、 前記分周手段の出力周波数を電圧に変換する第２の変換
   手段と、 前記第１の変換手段の出力電圧と前記第２の変換手段の
   出力電圧との差を増幅する差動増幅手段と、 前記位相比較手段の出力電圧と前記差動増幅手段の出力
   電圧とを加算して、前記電圧制御発振手段に制御電圧と
   して加える加算手段とを具備することを特徴とする光デ
   ィスク再生装置。
3. 【請求項３】 印加された制御電圧に基づき発振周波数
   を制御可能な電圧制御発振手段と、 ディスクから読み出されたＥＦＭ信号と前記電圧制御発
   振手段の出力信号との位相を比較して、その位相差に応
   じた電圧を発生する位相比較手段と、 前記ＥＦＭ信号から同期パターンを検出する同期パター
   ン検出手段と、 前記同期パターン検出手段によって検出された同期パタ
   ーンの周期を電圧に変換する第１の変換手段と、 前記電圧制御発振手段の発振周波数を、これが再生速度
   に同期している時に前記同期パターンと周期が一致する
   ような分周比で分周する分周手段と、 前記分周手段の出力周波数を電圧に変換する第２の変換
   手段と、 前記第１の変換手段の出力電圧と前記第２の変換手段の
   出力電圧との差を増幅する差動増幅手段と、 前記位相比較手段の出力電圧、前記第１の変換手段の出
   力電圧、および前記差動増幅手段の出力電圧をそれぞれ
   加算して、前記電圧制御発振手段に制御電圧として加え
   る加算手段とを具備することを特徴とする光ディスク再
   生装置。
4. 【請求項４】 請求項１記載の光ディスク再生装置にお
   いて、 前記ディスクから読み出されたＥＦＭ信号の論理レベル
   が所定の時間以上固定されたことを検出する検出手段
   と、 前記検出手段によって前記ＥＦＭ信号の論理レベルが所
   定の時間以上固定されたことが検出された時、その直前
   の前記変換手段の出力電圧を保持して前記加算手段に出
   力する保持手段とをさらに具備することを特徴とする光
   ディスク再生装置。
5. 【請求項５】 請求項２記載の光ディスク再生装置にお
   いて、 前記ディスクから読み出されたＥＦＭ信号の論理レベル
   が所定の時間以上固定されたことを検出する検出手段
   と、 前記検出手段によって前記ＥＦＭ信号の論理レベルが所
   定の時間以上固定されたことが検出された時、その直前
   の前記第１の変換手段の出力電圧を保持して前記差動増
   幅手段に出力する保持手段とをさらに具備することを特
   徴とする光ディスク再生装置。
6. 【請求項６】 請求項３記載の光ディスク再生装置にお
   いて、 前記ディスクから読み出されたＥＦＭ信号の論理レベル
   が所定の時間以上固定されたことを検出する検出手段
   と、 前記検出手段によって前記ＥＦＭ信号の論理レベルが所
   定の時間以上固定されたことが検出された時、その直前
   の前記第１の変換手段の出力電圧を保持して前記差動増
   幅手段および前記加算手段にそれぞれ出力する保持手段
   とをさらに具備することを特徴とする光ディスク再生装
   置。