JP2920828B1 - 時間幅分布測定装置 - Google Patents
時間幅分布測定装置Info
- Publication number
- JP2920828B1 JP2920828B1 JP10164260A JP16426098A JP2920828B1 JP 2920828 B1 JP2920828 B1 JP 2920828B1 JP 10164260 A JP10164260 A JP 10164260A JP 16426098 A JP16426098 A JP 16426098A JP 2920828 B1 JP2920828 B1 JP 2920828B1
- Authority
- JP
- Japan
- Prior art keywords
- bit
- signal
- output
- data
- time width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Monitoring And Testing Of Transmission In General (AREA)
Abstract
【要約】
【課題】 少ないメモリ容量で、短い時間幅から広い時
間幅までの測定を高精度に行なう。 【解決手段】 測定対象のアナログ信号ＳをＡ／Ｄ変換
器２１によってディジタル信号に変換し、このディジタ
ル信号Ｓ′がしきい値Ｘ以上の時間を２進カウンタ２３
でクロック信号を計数することによって計測し、２進カ
ウンタ２３の３２ビットの計数結果を浮動小数点化回路
３０によって３ビットの仮数部と５ビットの指数部とか
らなる浮動小数点形式のデータに変換し、この浮動小数
点形式のデータによってメモリ２６のアドレスを指定し
て読み出した頻度データを頻度更新回路２７によって１
だけ更新する。
間幅までの測定を高精度に行なう。 【解決手段】 測定対象のアナログ信号ＳをＡ／Ｄ変換
器２１によってディジタル信号に変換し、このディジタ
ル信号Ｓ′がしきい値Ｘ以上の時間を２進カウンタ２３
でクロック信号を計数することによって計測し、２進カ
ウンタ２３の３２ビットの計数結果を浮動小数点化回路
３０によって３ビットの仮数部と５ビットの指数部とか
らなる浮動小数点形式のデータに変換し、この浮動小数
点形式のデータによってメモリ２６のアドレスを指定し
て読み出した頻度データを頻度更新回路２７によって１
だけ更新する。
Description
【０００１】
【発明の属する技術分野】本発明は、電磁環境を統計的
に評価するための一つの尺度として、パルス幅分布やパ
ルス間隔分布を測定するための装置において、その構成
を簡素化するための技術に関する。
に評価するための一つの尺度として、パルス幅分布やパ
ルス間隔分布を測定するための装置において、その構成
を簡素化するための技術に関する。
【０００２】
【従来の技術】電磁妨害波による通信や放送への影響を
評価する場合、妨害波の統計パラメータとして振幅領域
での基本特性である振幅確率分布（ＡＰＤ）、時間領域
での基本特性である交差率分布（ＣＲＤ）の他に、パル
ス幅分布（ＰＤＤ）やパルス間隔分布（ＰＳＤ）の特性
が重要な要素となる。
評価する場合、妨害波の統計パラメータとして振幅領域
での基本特性である振幅確率分布（ＡＰＤ）、時間領域
での基本特性である交差率分布（ＣＲＤ）の他に、パル
ス幅分布（ＰＤＤ）やパルス間隔分布（ＰＳＤ）の特性
が重要な要素となる。
【０００３】パルス幅分布は、測定対象のアナログ信号
（例えば妨害波等の包短線信号）が所定の測定時間内に
所定のしきい値を越えている時間の確率分布で定義さ
れ、パルス間隔分布は、パルス幅分布とは逆に、測定対
象のアナログ信号が所定の測定時間内に所定のしきい値
より低い時間の確率分布で定義される。
（例えば妨害波等の包短線信号）が所定の測定時間内に
所定のしきい値を越えている時間の確率分布で定義さ
れ、パルス間隔分布は、パルス幅分布とは逆に、測定対
象のアナログ信号が所定の測定時間内に所定のしきい値
より低い時間の確率分布で定義される。
【０００４】これらはともに、信号がしきい値に交差し
てから次に交差するまでの時間幅の確率分布であるの
で、以下の説明では、これらを時間幅分布と総称する。
てから次に交差するまでの時間幅の確率分布であるの
で、以下の説明では、これらを時間幅分布と総称する。
【０００５】このような時間幅分布を測定するために、
従来では図１０に示す時間幅分布測定装置１０が用いら
れていた。
従来では図１０に示す時間幅分布測定装置１０が用いら
れていた。
【０００６】この時間幅分布測定装置１０は、入力端子
１０ａから入力されるアナログ信号ＳをＡ／Ｄ変換器１
１によってディジタル信号Ｓ′に変換してディジタルコ
ンパレータ１２に入力する。
１０ａから入力されるアナログ信号ＳをＡ／Ｄ変換器１
１によってディジタル信号Ｓ′に変換してディジタルコ
ンパレータ１２に入力する。
【０００７】ディジタルコンパレータ１２は、入力信号
Ｓ′と所定のしきい値Ｘとを比較し、入力信号Ｓ′がし
きい値Ｘ以上のときにはハイレベル（以下、Ｈレベルと
記す）の信号を２進カウンタ１３に出力し、入力信号
Ｓ′がしきい値Ｘより小さいときにローレベル（以下、
Ｌレベルと記す）の信号を２進カウンタ１３へ出力す
る。
Ｓ′と所定のしきい値Ｘとを比較し、入力信号Ｓ′がし
きい値Ｘ以上のときにはハイレベル（以下、Ｈレベルと
記す）の信号を２進カウンタ１３に出力し、入力信号
Ｓ′がしきい値Ｘより小さいときにローレベル（以下、
Ｌレベルと記す）の信号を２進カウンタ１３へ出力す
る。
【０００８】２進カウンタ１３は、ディジタルコンパレ
ータ１２からＨレベルの信号を受けている間、クロック
信号発生器１４から出力されたクロック信号Ｃを計数
し、タイミングコントローラ１５からのリセット信号Ｒ
を受けると計数値をゼロにリセットする。クロック信号
Ｃの周期は、例えば１ミリ秒等の単位時間に設定されて
いる。
ータ１２からＨレベルの信号を受けている間、クロック
信号発生器１４から出力されたクロック信号Ｃを計数
し、タイミングコントローラ１５からのリセット信号Ｒ
を受けると計数値をゼロにリセットする。クロック信号
Ｃの周期は、例えば１ミリ秒等の単位時間に設定されて
いる。
【０００９】タイミングコントローラ１５は、ディジタ
ルコンパレータ１２の出力がＨレベルからＬレベルに変
化した直後にメモリ１６に対して書込許可信号Ｗを出力
し、その直後に２進カウンタ１３にリセット信号Ｒを出
力する。
ルコンパレータ１２の出力がＨレベルからＬレベルに変
化した直後にメモリ１６に対して書込許可信号Ｗを出力
し、その直後に２進カウンタ１３にリセット信号Ｒを出
力する。
【００１０】したがって、２進カウンタ１３がリセット
される直前の計数結果は、測定対象のアナログ信号Ｓが
所定のしきい値Ｘ以上の時間を示している。
される直前の計数結果は、測定対象のアナログ信号Ｓが
所定のしきい値Ｘ以上の時間を示している。
【００１１】メモリ１６は、２進カウンタ１３の計数出
力をアドレス信号として受け、このアドレス信号で指定
されたアドレスのデータを頻度データとして頻度更新回
路１７に出力し、タイミングコントローラ１５から書込
許可信号Ｗを受けると頻度更新回路１７からの頻度デー
タで元の頻度データを更新する。
力をアドレス信号として受け、このアドレス信号で指定
されたアドレスのデータを頻度データとして頻度更新回
路１７に出力し、タイミングコントローラ１５から書込
許可信号Ｗを受けると頻度更新回路１７からの頻度デー
タで元の頻度データを更新する。
【００１２】頻度更新回路１７は、メモリ１６からの頻
度データに１を加算して、この加算更新した頻度データ
をメモリ１６に出力する。
度データに１を加算して、この加算更新した頻度データ
をメモリ１６に出力する。
【００１３】次に、この時間幅分布測定装置１０の動作
について説明する。２進カウンタ１３およびメモリ１６
の内容がゼロにリセットされてから、図１１の（ａ）に
示すアナログ信号Ｓが測定時間Ｔの間に入力され、ディ
ジタル信号Ｓ′に変換されて、ディジタルコンパレータ
１２に入力される。
について説明する。２進カウンタ１３およびメモリ１６
の内容がゼロにリセットされてから、図１１の（ａ）に
示すアナログ信号Ｓが測定時間Ｔの間に入力され、ディ
ジタル信号Ｓ′に変換されて、ディジタルコンパレータ
１２に入力される。
【００１４】ディジタルコンパレータ１２の出力は、図
１１の（ｂ）に示すように、ディジタル信号Ｓ′がしき
い値Ｘに正方向に交差した時刻ｔ1 からしきい値Ｘに負
方向に交差する時刻ｔ2 までの間Ｈレベルとなり、この
Ｈレベル期間の時間幅Ｔ1 が２進カウンタ１３によって
測定される。
１１の（ｂ）に示すように、ディジタル信号Ｓ′がしき
い値Ｘに正方向に交差した時刻ｔ1 からしきい値Ｘに負
方向に交差する時刻ｔ2 までの間Ｈレベルとなり、この
Ｈレベル期間の時間幅Ｔ1 が２進カウンタ１３によって
測定される。
【００１５】そして、時刻ｔ2 にディジタルコンパレー
タ１２の出力がＬレベルに変化したときに、図１１の
（ｃ）に示すように、メモリ１６に対して書込許可信号
Ｗが出力される。
タ１２の出力がＬレベルに変化したときに、図１１の
（ｃ）に示すように、メモリ１６に対して書込許可信号
Ｗが出力される。
【００１６】このため、時間幅データＴ1 で指定された
アドレスの頻度データＤ（Ｔ1 ）の値（この場合、初期
値ゼロ）が図１１の（ｅ）のように、１だけ増加更新さ
れる。
アドレスの頻度データＤ（Ｔ1 ）の値（この場合、初期
値ゼロ）が図１１の（ｅ）のように、１だけ増加更新さ
れる。
【００１７】また、書込許可信号Ｗの直後には、図１１
の（ｄ）のように、２進カウンタ１３に対してリセット
信号Ｒが出力され、次のＨレベルの時間幅Ｔ2 の計数に
備える。
の（ｄ）のように、２進カウンタ１３に対してリセット
信号Ｒが出力され、次のＨレベルの時間幅Ｔ2 の計数に
備える。
【００１８】以下同様にして、各Ｈレベル期間の時間幅
Ｔ1 、Ｔ2 、…、Ｔn の測定と、その時間幅に対応する
頻度データの更新が測定時間Ｔの間継続的に行なわれ
る。
Ｔ1 、Ｔ2 、…、Ｔn の測定と、その時間幅に対応する
頻度データの更新が測定時間Ｔの間継続的に行なわれ
る。
【００１９】このため、測定時間Ｔが終了したのち、メ
モリ１６には、各時間幅毎の頻度が記憶されることにな
り、この頻度データを図示しない処理装置によってメモ
リ１６から読み出して表示装置に表示すれば、測定対象
のアナログ信号Ｓの時間幅分布特性（この場合、パルス
幅分布特性）を評価することができる。
モリ１６には、各時間幅毎の頻度が記憶されることにな
り、この頻度データを図示しない処理装置によってメモ
リ１６から読み出して表示装置に表示すれば、測定対象
のアナログ信号Ｓの時間幅分布特性（この場合、パルス
幅分布特性）を評価することができる。
【００２０】なお、ディジタル信号Ｓ′がしきい値Ｘよ
り小さいＬレベル期間の時間幅Ｔ1′〜Ｔn-1 ′に対し
て、上記測定と頻度のデータの更新を行なうことで、パ
ルス間隔分布を測定することもできる。
り小さいＬレベル期間の時間幅Ｔ1′〜Ｔn-1 ′に対し
て、上記測定と頻度のデータの更新を行なうことで、パ
ルス間隔分布を測定することもできる。
【００２１】
【発明が解決しようとする課題】しかしながら、前記し
た従来の時間幅分布測定装置では、少ないメモリ容量で
測定する時間幅の範囲を拡げようとすると大きな問題が
生じる。
た従来の時間幅分布測定装置では、少ないメモリ容量で
測定する時間幅の範囲を拡げようとすると大きな問題が
生じる。
【００２２】即ち、メモリ１６のアドレス最大値を２L
−１、測定分解能（クロック信号Ｃの周期）をΔτとす
れば、測定可能な時間幅は、Δτ〜Δτ・（２L −１）
の範囲であり、メモリの容量を増やさずに時間幅の範囲
を拡げるためには、測定可能な最小時間幅Δτを大きく
しなければならない。
−１、測定分解能（クロック信号Ｃの周期）をΔτとす
れば、測定可能な時間幅は、Δτ〜Δτ・（２L −１）
の範囲であり、メモリの容量を増やさずに時間幅の範囲
を拡げるためには、測定可能な最小時間幅Δτを大きく
しなければならない。
【００２３】しかし、測定可能な最小時間幅Δτを大き
くすると、瞬時に発生する短い幅のパルスやパルス間隔
を測定することができなくなってしまう。
くすると、瞬時に発生する短い幅のパルスやパルス間隔
を測定することができなくなってしまう。
【００２４】本発明は、この問題を解決し、少ないメモ
リ容量で、短い時間幅から広い時間幅までの測定を高精
度に行なうことができる時間幅分布測定装置を提供する
ことを目的としている。
リ容量で、短い時間幅から広い時間幅までの測定を高精
度に行なうことができる時間幅分布測定装置を提供する
ことを目的としている。
【００２５】
【課題を解決するための手段】前記目的を達成するため
に、本発明の請求項１の時間幅分布測定装置は、測定対
象のアナログ信号と所定のしきい値とを比較するコンパ
レータと、前記コンパレータの比較出力を受け、該比較
出力が一方のレベルにある間、所定周期のクロック信号
の計数を行ない、該計数結果を前記しきい値に対する前
記アナログ信号の時間幅データとして所定ビット数Ｌで
出力する２進カウンタと、所定の測定期間中に前記２進
カウンタから出力されたＬビットの計数結果を、該Ｌビ
ットより少ない有効桁数の浮動小数点形式に変換し、そ
のＩビットの指数部とＪビットの仮数部とを合わせた
（Ｉ＋Ｊ）ビットの信号を順次出力する浮動小数点化回
路と、前記浮動小数点化回路から出力される（Ｉ＋Ｊ）
ビットの信号をアドレス信号として受け、該アドレス信
号で指定されたアドレスに記憶されているデータを読み
出すメモリと、前記メモリから読み出されたデータを、
該データのアドレスが指定された頻度を表すデータに更
新する更新回路とを備えている。
に、本発明の請求項１の時間幅分布測定装置は、測定対
象のアナログ信号と所定のしきい値とを比較するコンパ
レータと、前記コンパレータの比較出力を受け、該比較
出力が一方のレベルにある間、所定周期のクロック信号
の計数を行ない、該計数結果を前記しきい値に対する前
記アナログ信号の時間幅データとして所定ビット数Ｌで
出力する２進カウンタと、所定の測定期間中に前記２進
カウンタから出力されたＬビットの計数結果を、該Ｌビ
ットより少ない有効桁数の浮動小数点形式に変換し、そ
のＩビットの指数部とＪビットの仮数部とを合わせた
（Ｉ＋Ｊ）ビットの信号を順次出力する浮動小数点化回
路と、前記浮動小数点化回路から出力される（Ｉ＋Ｊ）
ビットの信号をアドレス信号として受け、該アドレス信
号で指定されたアドレスに記憶されているデータを読み
出すメモリと、前記メモリから読み出されたデータを、
該データのアドレスが指定された頻度を表すデータに更
新する更新回路とを備えている。
【００２６】また、本発明の請求項２の時間幅分布測定
装置は、請求項１の時間幅分布測定装置において、前記
浮動小数点化回路は、前記２進カウンタのＬビットの計
数出力のうち、計数中に歩進した最上位の桁位置を検出
する桁位置検出回路と、前記桁位置検出回路によって検
出された桁位置に基づいて、前記Ｉビットの指数部を出
力する指数部変換回路と、前記桁位置検出回路によって
検出された桁位置に基づいて、前記Ｌビットの計数結果
のうち、前記計数中に歩進した最上位の桁に続く下位Ｊ
ビットのデータを前記仮数部として選択出力する仮数部
選択回路とを備えている。
装置は、請求項１の時間幅分布測定装置において、前記
浮動小数点化回路は、前記２進カウンタのＬビットの計
数出力のうち、計数中に歩進した最上位の桁位置を検出
する桁位置検出回路と、前記桁位置検出回路によって検
出された桁位置に基づいて、前記Ｉビットの指数部を出
力する指数部変換回路と、前記桁位置検出回路によって
検出された桁位置に基づいて、前記Ｌビットの計数結果
のうち、前記計数中に歩進した最上位の桁に続く下位Ｊ
ビットのデータを前記仮数部として選択出力する仮数部
選択回路とを備えている。
【００２７】また、本発明の請求項３の時間幅分布測定
装置は、請求項２の時間幅分布測定装置において、前記
桁位置検出回路は、前記２進カウンタのＬビットの計数
出力のうち最下位ビットを除く（Ｌ−１）ビットの計数
出力を各ビット毎に（Ｌ−１）個のフリップフロップで
受け、計数中に歩進した桁に対して１のビットデータを
ラッチし、前記２進カウンタの計数が終了したときの前
記（Ｌ−１）個のフリップフロップのラッチデータを、
前記計数中に歩進した最上位の桁位置に対応する（Ｌ−
１）ビットの信号として出力するように構成され、前記
指数部変換回路は、前記桁位置検出回路から出力された
（Ｌ−１）ビットの信号を選択信号として受けるＩ個の
Ｌ：１の２分木マルチプレクサによって前記Ｉビットの
指数部を出力するように構成され、前記仮数部選択回路
は、前記桁位置検出回路から出力された（Ｌ−１）ビッ
トの信号を選択信号として受けるＪ個のＬ：１の２分木
マルチプレクサによって前記２進カウンタの計数結果か
ら前記Ｊビットのデータを仮数部として選択出力するよ
うに構成されている。
装置は、請求項２の時間幅分布測定装置において、前記
桁位置検出回路は、前記２進カウンタのＬビットの計数
出力のうち最下位ビットを除く（Ｌ−１）ビットの計数
出力を各ビット毎に（Ｌ−１）個のフリップフロップで
受け、計数中に歩進した桁に対して１のビットデータを
ラッチし、前記２進カウンタの計数が終了したときの前
記（Ｌ−１）個のフリップフロップのラッチデータを、
前記計数中に歩進した最上位の桁位置に対応する（Ｌ−
１）ビットの信号として出力するように構成され、前記
指数部変換回路は、前記桁位置検出回路から出力された
（Ｌ−１）ビットの信号を選択信号として受けるＩ個の
Ｌ：１の２分木マルチプレクサによって前記Ｉビットの
指数部を出力するように構成され、前記仮数部選択回路
は、前記桁位置検出回路から出力された（Ｌ−１）ビッ
トの信号を選択信号として受けるＪ個のＬ：１の２分木
マルチプレクサによって前記２進カウンタの計数結果か
ら前記Ｊビットのデータを仮数部として選択出力するよ
うに構成されている。
【００２８】
【発明の実施の形態】以下、図面に基づいて本発明の一
実施形態を説明する。図１は、本発明の一実施形態の時
間幅分布測定装置２０の構成を示している。
実施形態を説明する。図１は、本発明の一実施形態の時
間幅分布測定装置２０の構成を示している。
【００２９】この時間幅分布測定装置２０の時間幅を測
定する部分は前記した従来の時間幅分布測定装置１０と
同様に構成されている。
定する部分は前記した従来の時間幅分布測定装置１０と
同様に構成されている。
【００３０】即ち、入力端子２０ａから入力されるアナ
ログ信号ＳをＡ／Ｄ変換器２１によってディジタル信号
Ｓ′に変換してディジタルコンパレータ２２に入力す
る。
ログ信号ＳをＡ／Ｄ変換器２１によってディジタル信号
Ｓ′に変換してディジタルコンパレータ２２に入力す
る。
【００３１】ディジタルコンパレータ２２は、ディジタ
ル信号Ｓ′と所定のしきい値Ｘとを比較し、ディジタル
信号Ｓ′がしきい値Ｘ以上のときにはＨレベルの信号を
２進カウンタ２３に出力し、ディジタル信号Ｓ′がしき
い値Ｘより小さいときにＬレベルの信号を２進カウンタ
２３へ出力する。
ル信号Ｓ′と所定のしきい値Ｘとを比較し、ディジタル
信号Ｓ′がしきい値Ｘ以上のときにはＨレベルの信号を
２進カウンタ２３に出力し、ディジタル信号Ｓ′がしき
い値Ｘより小さいときにＬレベルの信号を２進カウンタ
２３へ出力する。
【００３２】なお、ここでは、アナログ信号Ｓをディジ
タル信号に変換してしきい値Ｘと比較しているが、アナ
ログ信号Ｓをアナログコンパレータによってしきい値電
圧Ｘと比較するように構成してもよい。
タル信号に変換してしきい値Ｘと比較しているが、アナ
ログ信号Ｓをアナログコンパレータによってしきい値電
圧Ｘと比較するように構成してもよい。
【００３３】２進カウンタ２３は、例えば３２ビット
（Ｌ＝３２）の計数出力を有しており、ディジタルコン
パレータ２２からＨレベルの信号を受けている間、クロ
ック信号発生器２４から出力されたクロック信号Ｃを計
数し、タイミングコントローラ２５からのリセット書込
信号ＲＷを受けると計数値をゼロにリセットする。クロ
ック信号Ｃの周期は、例えば１ミリ秒、１マイクロ秒等
の単位時間に設定されている。
（Ｌ＝３２）の計数出力を有しており、ディジタルコン
パレータ２２からＨレベルの信号を受けている間、クロ
ック信号発生器２４から出力されたクロック信号Ｃを計
数し、タイミングコントローラ２５からのリセット書込
信号ＲＷを受けると計数値をゼロにリセットする。クロ
ック信号Ｃの周期は、例えば１ミリ秒、１マイクロ秒等
の単位時間に設定されている。
【００３４】タイミングコントローラ２５は、ディジタ
ルコンパレータ２２の出力がＨレベルからＬレベルに変
化した直後に後述する浮動小数点化回路３０にホールド
信号Ｈを出力し、さらにその直後にリセット書込信号Ｒ
Ｗを２進カウンタ２３、メモリ２６および浮動小数点化
回路３０に出力する。なお、このタイミングコントロー
ラ２５の動作は、前記した図１０のタイミング図におい
てリセット信号Ｒの代わりにホールド信号Ｈ、書込許可
信号Ｗの代わりにリセット書込信号ＲＷが出力されるも
のとする。
ルコンパレータ２２の出力がＨレベルからＬレベルに変
化した直後に後述する浮動小数点化回路３０にホールド
信号Ｈを出力し、さらにその直後にリセット書込信号Ｒ
Ｗを２進カウンタ２３、メモリ２６および浮動小数点化
回路３０に出力する。なお、このタイミングコントロー
ラ２５の動作は、前記した図１０のタイミング図におい
てリセット信号Ｒの代わりにホールド信号Ｈ、書込許可
信号Ｗの代わりにリセット書込信号ＲＷが出力されるも
のとする。
【００３５】したがって、２進カウンタ２３がリセット
される直前の計数結果は、測定対象のアナログ信号Ｓが
所定のしきい値Ｘ以上の時間幅を示している。
される直前の計数結果は、測定対象のアナログ信号Ｓが
所定のしきい値Ｘ以上の時間幅を示している。
【００３６】２進カウンタ２３の計数出力は浮動小数点
化回路３０に入力される。浮動小数点化回路３０は、２
進カウンタ２３の３２ビットの固定小数点形式の計数出
力ｎを、５ビット（Ｉ＝５）の指数部、３ビット（Ｊ＝
３）の仮数部の浮動小数点形式に変換し、指数部と仮数
部とを合わせた８ビットの信号をメモリ２６に出力す
る。なお、この浮動小数点化回路３０の詳細については
後述する。
化回路３０に入力される。浮動小数点化回路３０は、２
進カウンタ２３の３２ビットの固定小数点形式の計数出
力ｎを、５ビット（Ｉ＝５）の指数部、３ビット（Ｊ＝
３）の仮数部の浮動小数点形式に変換し、指数部と仮数
部とを合わせた８ビットの信号をメモリ２６に出力す
る。なお、この浮動小数点化回路３０の詳細については
後述する。
【００３７】メモリ２６は、浮動小数点化回路３０から
出力される８ビットの信号をアドレス信号として受け、
このアドレス信号で指定されたアドレスの頻度データを
頻度更新回路２７に出力し、タイミングコントローラ２
５からのリセット書込信号ＲＷを受けると、頻度更新回
路２７から出力された頻度データを元の頻度データのア
ドレスに記憶する。
出力される８ビットの信号をアドレス信号として受け、
このアドレス信号で指定されたアドレスの頻度データを
頻度更新回路２７に出力し、タイミングコントローラ２
５からのリセット書込信号ＲＷを受けると、頻度更新回
路２７から出力された頻度データを元の頻度データのア
ドレスに記憶する。
【００３８】頻度更新回路２７は、メモリ２６から読み
出された頻度データに１を加算してメモリ２６に出力
し、メモリ２６の頻度データが、アドレスの指定頻度を
示すように更新する。
出された頻度データに１を加算してメモリ２６に出力
し、メモリ２６の頻度データが、アドレスの指定頻度を
示すように更新する。
【００３９】所定の測定時間中にメモリ２６に記憶され
た頻度データは、頻度データ処理手段２８によって読み
出されて、例えば、横軸を時間幅（パルス幅）、縦軸を
頻度の表示装置２９の座標画面上に表示される。この表
示から測定対象のアナログ信号Ｓのパルス幅分布を把握
することができる。
た頻度データは、頻度データ処理手段２８によって読み
出されて、例えば、横軸を時間幅（パルス幅）、縦軸を
頻度の表示装置２９の座標画面上に表示される。この表
示から測定対象のアナログ信号Ｓのパルス幅分布を把握
することができる。
【００４０】上記構成の時間幅分布測定装置２０では、
浮動小数点化回路３０によって、１オクターブ当り８ポ
イント（３ビット）の細かさで３２オクターブ（５ビッ
ト）変化するアドレス信号で、メモリ２６のアドレスを
指定するようにしているので、８ビットという少ない容
量のメモリ２６で、１・Δτ〜（２32−１）・Δτの範
囲の時間幅（パルス幅）の測定が可能となり、例えば、
Δτを２０ナノ秒とすれば、最大８５秒の時間幅（パル
ス幅）の測定ができる。
浮動小数点化回路３０によって、１オクターブ当り８ポ
イント（３ビット）の細かさで３２オクターブ（５ビッ
ト）変化するアドレス信号で、メモリ２６のアドレスを
指定するようにしているので、８ビットという少ない容
量のメモリ２６で、１・Δτ〜（２32−１）・Δτの範
囲の時間幅（パルス幅）の測定が可能となり、例えば、
Δτを２０ナノ秒とすれば、最大８５秒の時間幅（パル
ス幅）の測定ができる。
【００４１】なお、ディジタルコンパレータ２２を、デ
ィジタル信号Ｓ′がしきい値Ｘ以上のときにＬレベルの
信号を２進カウンタ２３に出力し、ディジタル信号Ｓ′
がしきい値Ｘより小さいときにＨレベルの信号を２進カ
ウンタ２３へ出力するように構成しておけば、測定対象
のアナログ信号のパルス間隔分布を測定することができ
る。
ィジタル信号Ｓ′がしきい値Ｘ以上のときにＬレベルの
信号を２進カウンタ２３に出力し、ディジタル信号Ｓ′
がしきい値Ｘより小さいときにＨレベルの信号を２進カ
ウンタ２３へ出力するように構成しておけば、測定対象
のアナログ信号のパルス間隔分布を測定することができ
る。
【００４２】次に、浮動小数点化回路３０の詳細につい
て説明する。２進数は浮動小数点形式でＡ×２B と表現
される。ここで、Ａは仮数部、Ｂは指数部である。
て説明する。２進数は浮動小数点形式でＡ×２B と表現
される。ここで、Ａは仮数部、Ｂは指数部である。
【００４３】そして、例えば固定小数点形式の３２ビッ
トの２進数ｎを浮動小数点形式で表現するには、指数部
Ｂとして５ビット（３２＝２5 ）が必要であり、指数部
と仮数部とを合わせて８ビットで表現するには、仮数部
Ａは３ビットとなる。
トの２進数ｎを浮動小数点形式で表現するには、指数部
Ｂとして５ビット（３２＝２5 ）が必要であり、指数部
と仮数部とを合わせて８ビットで表現するには、仮数部
Ａは３ビットとなる。
【００４４】次に、固定小数点形式のＬビットの２進数
ｎを浮動小数点形式に変換する方法について説明する。
ｎを浮動小数点形式に変換する方法について説明する。
【００４５】Ｌビットの２進数ｎ〔ＱL-1,ＱL-2 ，…
…，Ｑ2 ，Ｑ1 ，Ｑ0 〕の値は、 ｎ＝（Ｑ0 ・２0 ）＋（Ｑ1 ・２1 ）＋……＋（ＱL-1 ・２L-1 ） ＝Σ1 （Ｑi ・２i ） で表される。但し、Σ1 はｉ＝０〜Ｌ−１までの総和を
表し、Ｑi は０または１の係数とする。
…，Ｑ2 ，Ｑ1 ，Ｑ0 〕の値は、 ｎ＝（Ｑ0 ・２0 ）＋（Ｑ1 ・２1 ）＋……＋（ＱL-1 ・２L-1 ） ＝Σ1 （Ｑi ・２i ） で表される。但し、Σ1 はｉ＝０〜Ｌ−１までの総和を
表し、Ｑi は０または１の係数とする。
【００４６】ここで、指数部Ｂは、０〜Ｌ−１の範囲の
整数のうち、 ２B ≦ｎ＜２B+1 を満足する値であり、この数Ｂは、ビットデータが１で
ある最上位の桁値より１少ない数である。
整数のうち、 ２B ≦ｎ＜２B+1 を満足する値であり、この数Ｂは、ビットデータが１で
ある最上位の桁値より１少ない数である。
【００４７】例えばＬが３２の場合に、２進数ｎが〔０
０００１＊＊＊…＊＊＊〕のように、最上位の１が２８
ビット目にある場合、ｎは２27≦ｎ＜２28の範囲にあ
り、Ｂは２７である（＊は０または１の任意の値）。
０００１＊＊＊…＊＊＊〕のように、最上位の１が２８
ビット目にある場合、ｎは２27≦ｎ＜２28の範囲にあ
り、Ｂは２７である（＊は０または１の任意の値）。
【００４８】この数Ｂを用いて２進数ｎの値を表すと、 ｎ＝２B ＋Σ2 （Ｑi ・２i ）＝２B 〔１＋Σ3 （Ｑ
B-i ・２-i）〕 となる。ただし、Σ2 はｉ＝０〜Ｂ−１までの総和を表
し、Σ3 はｉ＝１〜∞までの総和を表す。
B-i ・２-i）〕 となる。ただし、Σ2 はｉ＝０〜Ｂ−１までの総和を表
し、Σ3 はｉ＝１〜∞までの総和を表す。
【００４９】また、２進数ｎを浮動小数点形式で表すと
きの有効桁を４ビット、即ち、最上位の１に続く
ＱB-1 、ＱB-2 、ＱB-3 の３ビットまでとし、それより
下位を無視したときの２進数の値ｍは、 ｍ＝２B ＋ＱB-1 ・２B-1 ＋ＱB-2 ・２B-1 ＋ＱB-3 ・２B-3 ＝２B 〔１＋ＱB-1 ・２-1＋ＱB-2 ・２-2＋ＱB-3 ・２-3〕 ＝２B 〔１＋（ＱB-1 ・２2 ＋ＱB-2 ・２1 ＋ＱB-3 ・２0 ）／２3 〕 となる。
きの有効桁を４ビット、即ち、最上位の１に続く
ＱB-1 、ＱB-2 、ＱB-3 の３ビットまでとし、それより
下位を無視したときの２進数の値ｍは、 ｍ＝２B ＋ＱB-1 ・２B-1 ＋ＱB-2 ・２B-1 ＋ＱB-3 ・２B-3 ＝２B 〔１＋ＱB-1 ・２-1＋ＱB-2 ・２-2＋ＱB-3 ・２-3〕 ＝２B 〔１＋（ＱB-1 ・２2 ＋ＱB-2 ・２1 ＋ＱB-3 ・２0 ）／２3 〕 となる。
【００５０】ここで、 Ｍ＝ＱB-1 ・２2 ＋ＱB-2 ・２1 ＋ＱB-3 ・２0 とすると、上記値ｍは、 ｍ＝〔１＋（Ｍ／８）〕×２B と表される。
【００５１】上式を浮動小数点形式の一般式Ａ×２B と
対比すると、仮数部Ａは、 Ａ＝１＋（Ｍ／８） となるが、ここでは、値Ｍが０〜７の範囲をとり、この
値Ｍに対して仮数部Ａは一意的に決まることに着目し、
この値Ｍを３ビットの仮数部としている。
対比すると、仮数部Ａは、 Ａ＝１＋（Ｍ／８） となるが、ここでは、値Ｍが０〜７の範囲をとり、この
値Ｍに対して仮数部Ａは一意的に決まることに着目し、
この値Ｍを３ビットの仮数部としている。
【００５２】つまり、この浮動小数点化回路３０では、
３２ビットの固定小数点形式の計数結果ｎのうち、ビッ
トデータが１である最上位の桁値より１少ない値を５ビ
ットの指数部Ｂとして出力し、それより下位の３ビット
を仮数部Ｍとして計数結果ｎから選択出力する。
３２ビットの固定小数点形式の計数結果ｎのうち、ビッ
トデータが１である最上位の桁値より１少ない値を５ビ
ットの指数部Ｂとして出力し、それより下位の３ビット
を仮数部Ｍとして計数結果ｎから選択出力する。
【００５３】これを実現するために、浮動小数点化回路
３０は、図１に示しているように、計数値ラッチ回路３
１と、３２ビットの計数結果ｎのうち、計数中に歩進し
た最上位の桁位置、即ち、ビットデータが１である最上
位の桁位置を検出するための桁位置検出回路３２と、桁
位置検出回路３２で検出された桁位置に基づいて５ビッ
トの指数部を出力する指数部変換回路３５と、桁位置検
出回路３２で検出された桁位置に基づいて計数出力ｎか
ら３ビットの仮数部を選択出力する仮数部選択回路３７
とを有している。
３０は、図１に示しているように、計数値ラッチ回路３
１と、３２ビットの計数結果ｎのうち、計数中に歩進し
た最上位の桁位置、即ち、ビットデータが１である最上
位の桁位置を検出するための桁位置検出回路３２と、桁
位置検出回路３２で検出された桁位置に基づいて５ビッ
トの指数部を出力する指数部変換回路３５と、桁位置検
出回路３２で検出された桁位置に基づいて計数出力ｎか
ら３ビットの仮数部を選択出力する仮数部選択回路３７
とを有している。
【００５４】計数値ラッチ回路３１は、２進カウンタ２
３の計数出力ｎをタイミングコントローラ２５からのホ
ールド信号Ｈを受ける毎にラッチして出力する。
３の計数出力ｎをタイミングコントローラ２５からのホ
ールド信号Ｈを受ける毎にラッチして出力する。
【００５５】桁位置検出回路３２は、例えば図２に示す
ように、３１個のＤ型のフリップフロップ３３1 〜３３
31と、これらのフリップフロップ３３1 〜３３31の出力
をタイミングコントローラ２５からのホールド信号Ｈを
受ける毎にラッチして桁信号として出力する３１ビット
のラッチ回路３４によって構成されている。
ように、３１個のＤ型のフリップフロップ３３1 〜３３
31と、これらのフリップフロップ３３1 〜３３31の出力
をタイミングコントローラ２５からのホールド信号Ｈを
受ける毎にラッチして桁信号として出力する３１ビット
のラッチ回路３４によって構成されている。
【００５６】各フリップフロップ３３1 〜３３31は、２
進カウンタ２３の３２ビットの計数出力のうち、第１ビ
ットを除く第２ビットから第３２ビットまでの各計数出
力をクロック端子にそれぞれ受け、２進カウンタ２３が
計数している間にその計数出力が０から１に歩進すると
１のデータをラッチする。
進カウンタ２３の３２ビットの計数出力のうち、第１ビ
ットを除く第２ビットから第３２ビットまでの各計数出
力をクロック端子にそれぞれ受け、２進カウンタ２３が
計数している間にその計数出力が０から１に歩進すると
１のデータをラッチする。
【００５７】例えば、２進カウンタ２３の計数出力が
〔００００…００００〕から〔００…０１００１０１〕
まで変化した場合、１番目から５番目までのフリップフ
ロップ３３1 〜３３5 の出力がすべて１となり、ラッチ
回路３４からは〔００…００１１１１１〕の桁信号が出
力される。なお、各フリップフロップ３３1 〜３３31は
タイミングコントローラ２５からのリセット書込信号Ｒ
Ｗを受けて出力を０にリセットする。
〔００００…００００〕から〔００…０１００１０１〕
まで変化した場合、１番目から５番目までのフリップフ
ロップ３３1 〜３３5 の出力がすべて１となり、ラッチ
回路３４からは〔００…００１１１１１〕の桁信号が出
力される。なお、各フリップフロップ３３1 〜３３31は
タイミングコントローラ２５からのリセット書込信号Ｒ
Ｗを受けて出力を０にリセットする。
【００５８】指数部変換回路３５および仮数部選択回路
３７は、計数値ラッチ回路３１でラッチされた計数結果
ｎと桁位置検出回路３２から出力される桁信号とに基づ
いて、５ビットの指数部と３ビットの仮数部とをそれぞ
れ出力するために、２分木マルチプレクサを用いてい
る。
３７は、計数値ラッチ回路３１でラッチされた計数結果
ｎと桁位置検出回路３２から出力される桁信号とに基づ
いて、５ビットの指数部と３ビットの仮数部とをそれぞ
れ出力するために、２分木マルチプレクサを用いてい
る。
【００５９】ここで、２分木マルチプレクサについて簡
単に説明する。図３は８：１の２分木マルチプレクサを
示したもので、１回路２接点型の７つのスイッチＳＷ1
〜ＳＷ7 を用い、第１のスイッチＳＷ1 の２つの接点と
第２、第３のスイッチＳＷ2 、ＳＷ3 を接続し、第２の
スイッチＳＷ2 の２つの接点に第４、第５のＳＷ4 、Ｓ
Ｗ5 を接続し、第３のスイッチＳＷ3 の２つの接点に第
６、第７のＳＷ6 、ＳＷ7 を接続し、７ビットの選択信
号Ｓ１〜Ｓ７によって、８つの入力ポートＰｉ（０）〜
Ｐ（７）のいずれか一つを出力ポートＰｏに接続する選
択回路である。
単に説明する。図３は８：１の２分木マルチプレクサを
示したもので、１回路２接点型の７つのスイッチＳＷ1
〜ＳＷ7 を用い、第１のスイッチＳＷ1 の２つの接点と
第２、第３のスイッチＳＷ2 、ＳＷ3 を接続し、第２の
スイッチＳＷ2 の２つの接点に第４、第５のＳＷ4 、Ｓ
Ｗ5 を接続し、第３のスイッチＳＷ3 の２つの接点に第
６、第７のＳＷ6 、ＳＷ7 を接続し、７ビットの選択信
号Ｓ１〜Ｓ７によって、８つの入力ポートＰｉ（０）〜
Ｐ（７）のいずれか一つを出力ポートＰｏに接続する選
択回路である。
【００６０】そして、全てのスイッチＳＷ1 〜ＳＷ
7 は、０の選択信号を受けると右側の接点に接続され、
１の選択信号を受けると左側の設定に接続され、且つ、
７ビットの選択信号Ｓ１〜Ｓ７を図３に示しているよう
に、右側から左側のスイッチへ順番に与えるように設定
されている。
7 は、０の選択信号を受けると右側の接点に接続され、
１の選択信号を受けると左側の設定に接続され、且つ、
７ビットの選択信号Ｓ１〜Ｓ７を図３に示しているよう
に、右側から左側のスイッチへ順番に与えるように設定
されている。
【００６１】このように構成された２分木マルチプレク
サでは、図４の（ａ）のように、Ｓ１側を下位ビットと
する７ビットの選択信号〔Ｓ７，Ｓ６，…，Ｓ２，Ｓ
１〕が〔＊＊＊０＊００〕であれば、右端の第１番目の
入力ポートＰｉ（０）のデータが選択出力される。ま
た、選択信号〔Ｓ７，Ｓ６，…，Ｓ２，Ｓ１〕が〔＊＊
＊０＊０１〕であれば、第２番目の入力ポートＰｉ
（１）のデータが選択出力される。なお、＊マークは０
または１のうちの任意の数である。
サでは、図４の（ａ）のように、Ｓ１側を下位ビットと
する７ビットの選択信号〔Ｓ７，Ｓ６，…，Ｓ２，Ｓ
１〕が〔＊＊＊０＊００〕であれば、右端の第１番目の
入力ポートＰｉ（０）のデータが選択出力される。ま
た、選択信号〔Ｓ７，Ｓ６，…，Ｓ２，Ｓ１〕が〔＊＊
＊０＊０１〕であれば、第２番目の入力ポートＰｉ
（１）のデータが選択出力される。なお、＊マークは０
または１のうちの任意の数である。
【００６２】以下同様に、選択信号が〔＊＊＊００１
＊〕であれば第３番目の入力ポートＰｉ（２）のデータ
が選択出力され、選択信号が〔＊＊＊０１１＊〕であれ
ば第４番目の入力ポートＰｉ（３）のデータが選択出力
され、選択信号が〔＊００１＊＊＊〕であれば第５番目
の入力ポートＰｉ（４）のデータが選択出力され、選択
信号が〔＊０１１＊＊＊〕であれば第６番目の入力ポー
トＰｉ（５）のデータが選択出力され、選択信号が〔０
１＊１＊＊＊〕であれば第７番目の入力ポートＰｉ
（６）のデータが選択出力され、選択信号が〔１１＊１
＊＊＊〕であれば第８番目の入力ポートＰｉ（７）のデ
ータが選択出力される。
＊〕であれば第３番目の入力ポートＰｉ（２）のデータ
が選択出力され、選択信号が〔＊＊＊０１１＊〕であれ
ば第４番目の入力ポートＰｉ（３）のデータが選択出力
され、選択信号が〔＊００１＊＊＊〕であれば第５番目
の入力ポートＰｉ（４）のデータが選択出力され、選択
信号が〔＊０１１＊＊＊〕であれば第６番目の入力ポー
トＰｉ（５）のデータが選択出力され、選択信号が〔０
１＊１＊＊＊〕であれば第７番目の入力ポートＰｉ
（６）のデータが選択出力され、選択信号が〔１１＊１
＊＊＊〕であれば第８番目の入力ポートＰｉ（７）のデ
ータが選択出力される。
【００６３】ここで、上記したように、＊マークは０ま
たは１のうちの任意の数であるから、選択信号のうち、
ビットデータが１である最上位の桁より上位にある＊を
すべて０、ビットデータが１である最上位の桁より下位
にある＊をすべて１とすれば、図４の（ａ）は図４の
（ｂ）のように表せる。
たは１のうちの任意の数であるから、選択信号のうち、
ビットデータが１である最上位の桁より上位にある＊を
すべて０、ビットデータが１である最上位の桁より下位
にある＊をすべて１とすれば、図４の（ａ）は図４の
（ｂ）のように表せる。
【００６４】図４の（ｂ）は、〔０００…０００〕を含
み最下位桁から１が連続するように変化する８種類の７
ビットの選択信号によって、８つの入力ポートを一つず
つ選択できることを示している。
み最下位桁から１が連続するように変化する８種類の７
ビットの選択信号によって、８つの入力ポートを一つず
つ選択できることを示している。
【００６５】図３、図４は８：１の２分木マルチプレク
サの場合であるが、３２：１の２分木マルチプレクサの
場合には、スイッチを３１個にして、３２個の入力ポー
トのいずれかを３１ビットの選択信号すればよい。
サの場合であるが、３２：１の２分木マルチプレクサの
場合には、スイッチを３１個にして、３２個の入力ポー
トのいずれかを３１ビットの選択信号すればよい。
【００６６】回路は図示しないが、３２：１の２分木マ
ルチプレクサを用いた場合、図５に示すように、〔００
０…０００〕を含み最下位桁から１が連続するように変
化する３２種類の３１ビットの選択信号Ｓ１〜Ｓ３１に
よって、３２個の入力ポートＰｉ（０）〜Ｐｉ（３１）
を一つずつ選択できる。
ルチプレクサを用いた場合、図５に示すように、〔００
０…０００〕を含み最下位桁から１が連続するように変
化する３２種類の３１ビットの選択信号Ｓ１〜Ｓ３１に
よって、３２個の入力ポートＰｉ（０）〜Ｐｉ（３１）
を一つずつ選択できる。
【００６７】したがって、図６に示すように、指数部変
換回路３５を５つの３２：１の２分木マルチプレクサ３
６ａ〜３６ｅで構成し、桁位置検出回路３２から出力さ
れる３１ビットの桁信号を選択信号Ｓ１〜Ｓ３１として
入力すれば、その３２種類の選択信号に対して３２種類
の５ビットの信号を出力することができる。
換回路３５を５つの３２：１の２分木マルチプレクサ３
６ａ〜３６ｅで構成し、桁位置検出回路３２から出力さ
れる３１ビットの桁信号を選択信号Ｓ１〜Ｓ３１として
入力すれば、その３２種類の選択信号に対して３２種類
の５ビットの信号を出力することができる。
【００６８】そして、図６に示しているように、２分木
マルチプレクサ３６ａの奇数番目の入力ポートには０、
偶数番目の入力ポートには１をプリセットする。また、
ａを０〜７までの数として、２分木マルチプレクサ３６
ｂの４ａ＋１番目と４ａ＋２番目の入力ポートには０、
４ａ＋３番目と５ａ番目の入力ポートには１をプリセッ
トし、２分木マルチプレクサ３６ｃの８ａ＋１番目から
８ａ＋４番目までの入力ポートには０、８ａ＋５番目か
ら９ａ番目の入力ポートには１をプリセットし、２分木
マルチプレクサ３６ｄの１６ａ＋１番目から８ａ＋８番
目までの入力ポートには０、１６ａ＋９番目から１７ａ
番目の入力ポートには１をプリセットし、２分木マルチ
プレクサ３６ｅの１番目から１６番目までの入力ポート
には０、１７番目から３２番目の入力ポートには１をプ
リセットする。
マルチプレクサ３６ａの奇数番目の入力ポートには０、
偶数番目の入力ポートには１をプリセットする。また、
ａを０〜７までの数として、２分木マルチプレクサ３６
ｂの４ａ＋１番目と４ａ＋２番目の入力ポートには０、
４ａ＋３番目と５ａ番目の入力ポートには１をプリセッ
トし、２分木マルチプレクサ３６ｃの８ａ＋１番目から
８ａ＋４番目までの入力ポートには０、８ａ＋５番目か
ら９ａ番目の入力ポートには１をプリセットし、２分木
マルチプレクサ３６ｄの１６ａ＋１番目から８ａ＋８番
目までの入力ポートには０、１６ａ＋９番目から１７ａ
番目の入力ポートには１をプリセットし、２分木マルチ
プレクサ３６ｅの１番目から１６番目までの入力ポート
には０、１７番目から３２番目の入力ポートには１をプ
リセットする。
【００６９】このように各２分木マルチプレクサの入力
ポートをプリセットすることによって、図７に示すよう
に、５つの２分木マルチプレクサ３６ａ〜３６ｅから出
力される５ビットの信号〔Ｂ4 ，Ｂ3 ，Ｂ2 ，Ｂ1 ，Ｂ
0 〕が、計数結果ｎの指数部Ｂを示すことになり、計数
結果ｎに対応した５ビットの指数部Ｂを変換出力するこ
とができる。
ポートをプリセットすることによって、図７に示すよう
に、５つの２分木マルチプレクサ３６ａ〜３６ｅから出
力される５ビットの信号〔Ｂ4 ，Ｂ3 ，Ｂ2 ，Ｂ1 ，Ｂ
0 〕が、計数結果ｎの指数部Ｂを示すことになり、計数
結果ｎに対応した５ビットの指数部Ｂを変換出力するこ
とができる。
【００７０】一方、仮数部選択回路３７は、計数結果ｎ
のうち、計数中に歩進した最上位の桁に続く下位３ビッ
トを選択するために、図８に示すように、マトリクス回
路３８と３つの３２：１の２分木マルチプレクサ３９
ａ、３９ｂ、３９ｃによって構成されている。
のうち、計数中に歩進した最上位の桁に続く下位３ビッ
トを選択するために、図８に示すように、マトリクス回
路３８と３つの３２：１の２分木マルチプレクサ３９
ａ、３９ｂ、３９ｃによって構成されている。
【００７１】マトリクス回路３８は、計数値ラッチ回路
３１でラッチされた３２ビットの計数結果ｎに対してビ
ット位置をずらした３種類のシフト信号Ｆａ、Ｆｂ、Ｆ
ｃを２分木マルチプレクサ３９ａ、３９ｂ、３９ｃの入
力ポートにそれぞれ出力する。
３１でラッチされた３２ビットの計数結果ｎに対してビ
ット位置をずらした３種類のシフト信号Ｆａ、Ｆｂ、Ｆ
ｃを２分木マルチプレクサ３９ａ、３９ｂ、３９ｃの入
力ポートにそれぞれ出力する。
【００７２】即ち、計数結果ｎの第１ビット目から第２
９ビット目までのデータに
９ビット目までのデータに
〔０００〕の３ビットを下位
に加えた第１のシフト信号Ｆａを２分木マルチプレクサ
３９ａに入力し、計数結果ｎの第１ビット目から第３０
ビット目までのデータに
に加えた第１のシフト信号Ｆａを２分木マルチプレクサ
３９ａに入力し、計数結果ｎの第１ビット目から第３０
ビット目までのデータに
〔００〕の２ビットを下位に加
えた第２のシフト信号Ｆｂを２分木マルチプレクサ３９
ｂに入力し、計数結果ｎの第１ビット目から第３１ビッ
ト目までのデータに
えた第２のシフト信号Ｆｂを２分木マルチプレクサ３９
ｂに入力し、計数結果ｎの第１ビット目から第３１ビッ
ト目までのデータに
〔０〕の１ビットを下位に加えた第
３のシフト信号Ｆｃを２分木マルチプレクサ３９ｂに入
力する。
３のシフト信号Ｆｃを２分木マルチプレクサ３９ｂに入
力する。
【００７３】また、２分木マルチプレクサ３９ａ、３９
ｂ、３９ｃには、シフト信号Ｆａ〜Ｆｃとともに、桁位
置検出回路３２からの３１ビットの選択信号Ｓ１〜Ｓ３
１が入力されている。
ｂ、３９ｃには、シフト信号Ｆａ〜Ｆｃとともに、桁位
置検出回路３２からの３１ビットの選択信号Ｓ１〜Ｓ３
１が入力されている。
【００７４】したがって、図９に示しているように、計
数結果ｎに対して２分木マルチプレクサ３９ｃの選択出
力Ｍ2 は、計数結果ｎのうち計数中に歩進した最上位の
桁より常に１桁下位のデータとなり、２分木マルチプレ
クサ３９ｂの選択出力Ｍ1 は、計数結果ｎのうち計数中
に歩進した最上位の桁より常に２桁下位のデータとな
り、２分木マルチプレクサ３９ａの選択出力Ｍ0 は、計
数結果ｎのうち計数中に歩進した最上位の桁より常に３
桁下位のデータとなる。
数結果ｎに対して２分木マルチプレクサ３９ｃの選択出
力Ｍ2 は、計数結果ｎのうち計数中に歩進した最上位の
桁より常に１桁下位のデータとなり、２分木マルチプレ
クサ３９ｂの選択出力Ｍ1 は、計数結果ｎのうち計数中
に歩進した最上位の桁より常に２桁下位のデータとな
り、２分木マルチプレクサ３９ａの選択出力Ｍ0 は、計
数結果ｎのうち計数中に歩進した最上位の桁より常に３
桁下位のデータとなる。
【００７５】よって、３つの２分木マルチプレクサ３９
ａ、３９ｂ、３９ｃの出力からなる３ビットデータ〔Ｍ
2 ，Ｍ1 ，Ｍ0 〕は、計数結果ｎのうち計数中に歩進し
た最上位の桁に続く下位３ビットの仮数部Ｍとなる。
ａ、３９ｂ、３９ｃの出力からなる３ビットデータ〔Ｍ
2 ，Ｍ1 ，Ｍ0 〕は、計数結果ｎのうち計数中に歩進し
た最上位の桁に続く下位３ビットの仮数部Ｍとなる。
【００７６】このように、この実施形態では、固定小数
点形式の計数出力を浮動小数点形式に変換するために、
演算処理を行なわずに、複数のスイッチからなる２分木
マルチプレクサを用いることによって指数部の変換と仮
数部の選択を行なっているので極めて高速な形式変換が
でき、測定可能な最小時間幅を短くすることができ、瞬
間的に発生する短い幅のパルスやパルス間隔を見逃すこ
となく測定できる。
点形式の計数出力を浮動小数点形式に変換するために、
演算処理を行なわずに、複数のスイッチからなる２分木
マルチプレクサを用いることによって指数部の変換と仮
数部の選択を行なっているので極めて高速な形式変換が
でき、測定可能な最小時間幅を短くすることができ、瞬
間的に発生する短い幅のパルスやパルス間隔を見逃すこ
となく測定できる。
【００７７】このようにして得られた５ビットの指数部
Ｂと３ビットの仮数部Ｍは、８ビットのアドレス信号と
してメモリ２６のアドレスを指定する。なお、指数部の
５ビットと仮数部の３ビットをどのように桁組するかは
任意である。例えば、指数部５ビットをアドレス信号の
上位側とし仮数部３ビットを下位側にしたり、逆に指数
部５ビットをアドレス信号の下位側とし仮数部３ビット
を上位側にしてもよく、指数部の５ビットの間に仮数部
の３ビットを挿入するようにして８ビットのアドレス信
号にしてもよい。
Ｂと３ビットの仮数部Ｍは、８ビットのアドレス信号と
してメモリ２６のアドレスを指定する。なお、指数部の
５ビットと仮数部の３ビットをどのように桁組するかは
任意である。例えば、指数部５ビットをアドレス信号の
上位側とし仮数部３ビットを下位側にしたり、逆に指数
部５ビットをアドレス信号の下位側とし仮数部３ビット
を上位側にしてもよく、指数部の５ビットの間に仮数部
の３ビットを挿入するようにして８ビットのアドレス信
号にしてもよい。
【００７８】また、計数結果ｎの変化に対してアドレス
信号の変化は直線的にはならないが、各計数結果ｎに対
してアドレス信号は一意的に決まるので、このアドレス
信号で指定されたアドレスのデータを０から順次増加し
ていくことで、測定した時間幅の頻度を検出することが
できる。
信号の変化は直線的にはならないが、各計数結果ｎに対
してアドレス信号は一意的に決まるので、このアドレス
信号で指定されたアドレスのデータを０から順次増加し
ていくことで、測定した時間幅の頻度を検出することが
できる。
【００７９】このようにして、所定の測定時間中にメモ
リ２６に記憶された頻度データは、前記したように、頻
度データ処理手段２８によって読み出されて表示装置２
９の座標画面上に表示されるが、メモリ２６に対する８
ビットの読出アドレスは、２進カウンタ２３の計数結果
（パルス幅）を直接表していないので、頻度データ処理
手段２８は、この読出アドレスから（パルス幅）を算出
する必要がある。
リ２６に記憶された頻度データは、前記したように、頻
度データ処理手段２８によって読み出されて表示装置２
９の座標画面上に表示されるが、メモリ２６に対する８
ビットの読出アドレスは、２進カウンタ２３の計数結果
（パルス幅）を直接表していないので、頻度データ処理
手段２８は、この読出アドレスから（パルス幅）を算出
する必要がある。
【００８０】即ち、８ビットの読出アドレスのうち、５
ビットの指数部Ｂと３ビットの仮数部Ｍに対して、計数
結果ｎを有効桁４ビットで表したときの値ｍは、前記し
たように、 ｍ＝〔１＋（Ｍ／８）〕×２B であるから、この式に５ビットの指数部Ｂと、３ビット
の仮数部Ｍを代入して得られた値ｍがパルス幅である。
頻度データ処理手段２８は、この演算によってメモリ２
６のアドレスに対応するパルス幅を求めて、頻度データ
を時間幅軸上に表示させる。
ビットの指数部Ｂと３ビットの仮数部Ｍに対して、計数
結果ｎを有効桁４ビットで表したときの値ｍは、前記し
たように、 ｍ＝〔１＋（Ｍ／８）〕×２B であるから、この式に５ビットの指数部Ｂと、３ビット
の仮数部Ｍを代入して得られた値ｍがパルス幅である。
頻度データ処理手段２８は、この演算によってメモリ２
６のアドレスに対応するパルス幅を求めて、頻度データ
を時間幅軸上に表示させる。
【００８１】なお、この実施形態の時間幅分布測定装置
２０のように、固定小数点形式の計数出力を浮動小数点
形式に変換した場合、計数結果（時間幅）が小さいとき
には分解能が高く、計数結果が大きくなるにつれて分解
能を下げるようにしているため、実質的な精度の低下は
なく、前記したように、少ないメモリ容量で、広い時間
幅の測定と、短い時間幅の高精度な測定とを可能にして
いる。
２０のように、固定小数点形式の計数出力を浮動小数点
形式に変換した場合、計数結果（時間幅）が小さいとき
には分解能が高く、計数結果が大きくなるにつれて分解
能を下げるようにしているため、実質的な精度の低下は
なく、前記したように、少ないメモリ容量で、広い時間
幅の測定と、短い時間幅の高精度な測定とを可能にして
いる。
【００８２】また、前記実施形態では、２進カウンタ２
３から固定小数点形式で出力される計数結果を、２分木
マルチプレクサを用いて浮動小数点形式に変換していた
が、これは本発明を限定するものではなく、ＣＰＵ等を
用いて指数部および仮数部を算出してもよい。
３から固定小数点形式で出力される計数結果を、２分木
マルチプレクサを用いて浮動小数点形式に変換していた
が、これは本発明を限定するものではなく、ＣＰＵ等を
用いて指数部および仮数部を算出してもよい。
【００８３】また、前記したように、測定対象のアナロ
グ信号Ｓをアナログコンパレータによってしきい値と比
較し、そのアナログコンパレータの出力で２進カウンタ
の計数を制御してもよい。
グ信号Ｓをアナログコンパレータによってしきい値と比
較し、そのアナログコンパレータの出力で２進カウンタ
の計数を制御してもよい。
【００８４】また、前記実施形態の頻度更新回路２７
は、メモリ２６の頻度データを１ずつ増加更新していた
が、これは本発明を限定するものでなく、同一アドレス
の指定頻度を求めることができるデータであれば、メモ
リ２６に記憶するデータは頻度そのものを表さない値で
あってもよい。
は、メモリ２６の頻度データを１ずつ増加更新していた
が、これは本発明を限定するものでなく、同一アドレス
の指定頻度を求めることができるデータであれば、メモ
リ２６に記憶するデータは頻度そのものを表さない値で
あってもよい。
【００８５】また、前記実施形態では、３２ビットの計
数結果を５ビットの指数部と３ビットの仮数部の浮動小
数点形式に変換していたが、これは本発明を限定するも
のでなく、例えば計数結果３２ビットでメモリ２６のア
ドレスが１６ビットであれば、仮数部を１１ビットにす
る。また、計数結果が６４ビットでメモリ２６のアドレ
スが１６ビットの場合には、指数部を６ビット、仮数部
を１０ビットにすればよい。
数結果を５ビットの指数部と３ビットの仮数部の浮動小
数点形式に変換していたが、これは本発明を限定するも
のでなく、例えば計数結果３２ビットでメモリ２６のア
ドレスが１６ビットであれば、仮数部を１１ビットにす
る。また、計数結果が６４ビットでメモリ２６のアドレ
スが１６ビットの場合には、指数部を６ビット、仮数部
を１０ビットにすればよい。
【００８６】
【発明の効果】以上説明したように、本発明の時間幅分
布測定装置は、２進カウンタの計数結果を浮動小数点形
式に変換し、この変換した信号でメモリのアドレスを指
定するようにしているため、少ないメモリ容量で、短い
時間幅から広い時間幅まで測定を実施的な精度を低下さ
せることなく行なうことができる。
布測定装置は、２進カウンタの計数結果を浮動小数点形
式に変換し、この変換した信号でメモリのアドレスを指
定するようにしているため、少ないメモリ容量で、短い
時間幅から広い時間幅まで測定を実施的な精度を低下さ
せることなく行なうことができる。
【図１】本発明の実施形態の構成を示すブロック図
【図２】実施形態の桁位置検出回路の構成を示すブロッ
ク図
ク図
【図３】８：１の２分木マルチプレクサの一例を示す図
【図４】８：１の２分木マルチプレクサの動作を説明す
るための図
るための図
【図５】３２：１の２分木マルチプレクサの動作を説明
するための図
するための図
【図６】実施形態の指数部変換回路の構成を示すブロッ
ク図
ク図
【図７】実施形態の指数部変換回路の動作を説明するた
めの図
めの図
【図８】実施形態の仮数部選択回路の構成を示すブロッ
ク図
ク図
【図９】実施形態の仮数部選択回路の動作を説明するた
めの図
めの図
【図１０】従来装置の構成を示すブロック図
【図１１】従来装置の動作を説明するためのタイミング
図
図
２０ 時間幅分布測定装置 ２１ Ａ／Ｄ変換器 ２２ ディジタルコンパレータ ２３ ２進カウンタ ２４ クロック信号発生器 ２５ タイミングコントローラ ２６ メモリ ２７ 頻度更新回路 ２８ 頻度データ処理手段 ２９ 表示装置 ３０ 浮動小数点化回路 ３１ 計数値ラッチ回路 ３２ 桁位置検出回路 ３３1 〜３３31 フリップフロップ ３４ ラッチ回路 ３５ 指数部変換回路 ３６ａ〜３６ｅ ２分木マルチプレクサ ３７ 仮数部選択回路 ３８ マトリクス回路 ３９ａ〜３９ｃ ２分木マルチプレクサ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 黒田 政廣 東京都港区南麻布五丁目10番27号 アン リツ株式会社内 (56)参考文献 特開 昭64−23169（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) G01R 29/02 - 29/033 H04B 17/00 G01R 29/08
Claims (3)
- 【請求項１】測定対象のアナログ信号と所定のしきい値
とを比較するコンパレータと、 前記コンパレータの比較出力を受け、該比較出力が一方
のレベルにある間、所定周期のクロック信号の計数を行
ない、該計数結果を前記しきい値に対する前記アナログ
信号の時間幅データとして所定ビット数Ｌで出力する２
進カウンタと、 所定の測定期間中に前記２進カウンタから出力されたＬ
ビットの計数結果を、該Ｌビットより少ない有効桁数の
浮動小数点形式に変換し、そのＩビットの指数部とＪビ
ットの仮数部とを合わせた（Ｉ＋Ｊ）ビットの信号を順
次出力する浮動小数点化回路と、 前記浮動小数点化回路から出力される（Ｉ＋Ｊ）ビット
の信号をアドレス信号として受け、該アドレス信号で指
定されたアドレスに記憶されているデータを読み出すメ
モリと、 前記メモリから読み出されたデータを、該データのアド
レスが指定された頻度を表すデータに更新する更新回路
とを備えた時間幅分布測定装置。 - 【請求項２】前記浮動小数点化回路は、 前記２進カウンタのＬビットの計数出力のうち、計数中
に歩進した最上位の桁位置を検出する桁位置検出回路
と、 前記桁位置検出回路によって検出された桁位置に基づい
て、前記Ｉビットの指数部を出力する指数部変換回路
と、 前記桁位置検出回路によって検出された桁位置に基づい
て、前記Ｌビットの計数結果のうち、前記計数中に歩進
した最上位の桁に続く下位Ｊビットのデータを前記仮数
部として選択出力する仮数部選択回路とを備えているこ
とを特徴とする請求項１記載の時間幅分布測定装置。 - 【請求項３】前記桁位置検出回路は、 前記２進カウンタのＬビットの計数出力のうち最下位ビ
ットを除く（Ｌ−１）ビットの計数出力を各ビット毎に
（Ｌ−１）個のフリップフロップで受け、計数中に歩進
した桁に対して１のビットデータをラッチし、前記２進
カウンタの計数が終了したときの前記（Ｌ−１）個のフ
リップフロップのラッチデータを、前記計数中に歩進し
た最上位の桁位置に対応する（Ｌ−１）ビットの信号と
して出力するように構成され、 前記指数部変換回路は、 前記桁位置検出回路から出力された（Ｌ−１）ビットの
信号を選択信号として受けるＩ個のＬ：１の２分木マル
チプレクサによって前記Ｉビットの指数部を出力するよ
うに構成され、 前記仮数部選択回路は、 前記桁位置検出回路から出力された（Ｌ−１）ビットの
信号を選択信号として受けるＪ個のＬ：１の２分木マル
チプレクサによって前記２進カウンタの計数結果から前
記Ｊビットのデータを仮数部として選択出力するように
構成されていることを特徴とする請求項２記載の時間幅
分布測定装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10164260A JP2920828B1 (ja) | 1998-05-28 | 1998-05-28 | 時間幅分布測定装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10164260A JP2920828B1 (ja) | 1998-05-28 | 1998-05-28 | 時間幅分布測定装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2920828B1 true JP2920828B1 (ja) | 1999-07-19 |
| JPH11337600A JPH11337600A (ja) | 1999-12-10 |
Family
ID=15789718
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10164260A Expired - Fee Related JP2920828B1 (ja) | 1998-05-28 | 1998-05-28 | 時間幅分布測定装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2920828B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1701170A1 (en) | 2005-03-09 | 2006-09-13 | Anritsu Corporation | Signal measuring/analyzing apparatus and method |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4016034B2 (ja) * | 2003-04-10 | 2007-12-05 | 富士通株式会社 | オートレンジ設定機能つきパルス幅測定装置 |
| WO2005076035A1 (ja) | 2004-02-09 | 2005-08-18 | Anritsu Corporation | レーダ装置 |
| CN104237650A (zh) * | 2014-06-24 | 2014-12-24 | 三科电器集团有限公司 | 一种电弧平肩区检测方法 |
| CN109060150B (zh) * | 2018-07-26 | 2020-09-11 | 天津大学 | 基于光谱干涉的超短脉冲时间宽度测量装置和方法 |
-
1998
- 1998-05-28 JP JP10164260A patent/JP2920828B1/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1701170A1 (en) | 2005-03-09 | 2006-09-13 | Anritsu Corporation | Signal measuring/analyzing apparatus and method |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11337600A (ja) | 1999-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN213181913U (zh) | 多路地址寄存器、探针卡、可寻址测试芯片及*** | |
| EP0527366B1 (en) | Variable delay circuit | |
| US3739369A (en) | Historical data display | |
| JP2920828B1 (ja) | 時間幅分布測定装置 | |
| US3961169A (en) | Biased-bit generator | |
| US20020041538A1 (en) | Time measuring device and testing apparatus | |
| JP3156152B2 (ja) | 振幅確率分布測定装置 | |
| JP2020120147A (ja) | 誤り率測定装置及び誤り率測定方法 | |
| JPS58154932A (ja) | カウンタ装置 | |
| US4063309A (en) | Mean corpuscular volume measuring apparatus and method | |
| CN100334455C (zh) | 具有自动范围设定功能的脉冲宽度测量装置 | |
| US4375635A (en) | Signal measurement apparatus | |
| US10735149B2 (en) | Eye diagram measurement device and eye diagram measurement method | |
| US20060274873A1 (en) | Rapid data point selection for generating eye diagrams | |
| JP3178595B2 (ja) | 時間測定装置 | |
| US4388590A (en) | Digital audio level metering | |
| KR930007161B1 (ko) | 레벨 표시기 | |
| KR100206919B1 (ko) | 아날로그/디지탈 변환기의 전기적 특성 테스트 장치 | |
| US5585819A (en) | Method and apparatus for detecting aliasing | |
| JPH0799450A (ja) | パルス位相差符号化回路 | |
| JP2899879B1 (ja) | 交差率分布測定装置 | |
| SU888123A1 (ru) | Устройство дл контрол цифровых объектов | |
| SU1129529A1 (ru) | Осциллограф с матричным экраном | |
| JP3372467B2 (ja) | 電気光学サンプリングオシロスコープ | |
| US20040008808A1 (en) | Counter having improved counting speed |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090430 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090430 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100430 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110430 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120430 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130430 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130430 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140430 Year of fee payment: 15 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |