SU888123A1 - Устройство дл контрол цифровых объектов - Google Patents
Устройство дл контрол цифровых объектов Download PDFInfo
- Publication number
- SU888123A1 SU888123A1 SU802921751A SU2921751A SU888123A1 SU 888123 A1 SU888123 A1 SU 888123A1 SU 802921751 A SU802921751 A SU 802921751A SU 2921751 A SU2921751 A SU 2921751A SU 888123 A1 SU888123 A1 SU 888123A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- block
- shift register
- comparison circuit
- Prior art date
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Description
(54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЦИФРОВЫХ ОБЪЕКТОВ
I
Изобретение относитс к области вычислительной техники и может быть использовано дл контрол цифровых объектов.
Известнь: устройства дл контрол цифровых схем, содержащие регистр адреса, схему сравнени , генератор тактов, элемент И, счетчик, пам ть, формирователи входных сигналов, компаратор , коммутатор, регистр ошибок , буферный регистр и регистр управлени ni.
Недостаток этих устройств состоит в больших аппаратурных затратах.
Наиболее близким к предлагаемому по технической сущности вл етс устройство дл автоматического контрол Ц11фровых объектов, содержащее блок св зи с объектом, состо щий иа узла формировани входных сигналов и дискриминатора выходных сигналов, эталонный блок, блок сравнени , первым и вторым входом соответственно соединенньй через дискриминатор выходньгх сигналов со входом устройства , а через эталонный блок - с выходом устройства, третьим входом - с первым выходом блока блокировки, а выходом - со входом блока синхронизации , выходы которого подключены соответственно к первым входам блока формировани входных сигналов, генератора тестов, блока пам ти, блока выбора адреса и счетчика так10 тов, выходы которого подклю 1ены соответственно ко вторым входам соединенных двухсторонней св зью блока выбора адреса и блока пам ти, третий вход которого соединен с выхо15 дом блока ввода, а выход соответственно со вторыми входами блока блокировки и генератора тестов, выход которого и второй выход блока блокировки подключены к соответствукнцим входам блока формировани входных сигналов 2.
Claims (2)
- Недостаток этого устройства состоит в больших аппаратурных затратах. Цель изобретени - сокращение аппаратурных затрат. Поставленна цель достигаетс тем что в устройство, содержащее счетчик , блок св зи с объектом, первые вход и выход которого вл ютс соот ветственно входом и выходом устройства , второй вход соединен через генератор тестов с первым выходом блока синхронизации, а второй выход с первым входом первой схемы сравне ни , вторым входом подключенной к выходу эталонного блока, введены сдвиговый регистр, втора схема сра нени , делитель частоты, шифратор, блок задани номера дес тка и эле мент И, причем первый вход сдвиговог регистра соединен с выходом первой схемы сравнени , группа выходов с группой индикаторных выходов устройства , а второй вход - с выходом элемента И и через делитель частоты со входом счетчика, выход которого подключен к первому входу второй схемы сравнени , вторым входом соединенной через шифратор с выходом блока задани номера дес тка, а выходом - с первым входом элемента И, второй вход которого и вход эталонного блока подключены соответ ственно ко второму и третьему выходам блока синхронизации. На чертеже представлена блок-схе ма устройства. Устройство содержит генератор 1 тестов, узел 2 св зи с объектом, эт лонный блок 3, первую схему 4 сравнени , сдвиговый регистр 5, блок 6 индикации, элемент И 7, делитель 8 частоты, счетчик 9, вторую схему 10 сравнени , шифратор 11, блок 12 задани номера дес тка и блок 13 си ронизации. Генератор 1 тестов предназначен дл выработки испытательных воздействий . Узел 2 св зи с объектом осуществл ет сопр жение устройства кон трол с последующим объектом (состоит из приемников информации и пер датчиков информации). Эталонный бло 3 предназначен дл выработки эталонных значений реакции. Перва схе ма 4 сравнени осуществл ет сравнение реакции объекта и эталонного зн чени 1)еакции. Сдвиговый регистр 5 предназначен дл записи в него N разр дного результата сравнени и последующего сдвига по кольцу этой информации. Блок 6 индикации предназначен дл индикации заданной части (например дес ти бит из М-разр дного результата сравнени , содержащегос в сдвиговом регистре). Счетчик 9 осуществл ет подсчет числа дес тков. Блок переключателей, реализованный на наборе тумблеров, предназначен дл установки номера дес тка N-разр дного результата. Блок I3 предназначен дл синхронизации работы блоков устройства и может быть реализован в виде микропрограммного ПЗУ. Устройство работает следующим образом . Генератор 1 по сигналу блока 13 вырабатывает тесты проверки, которые узел 2 подает на провер емый объект через первый выход узла 2. Реакци объекта на испытательное воздействие поступает через первый вход узла и далее на первый вход первой схемы 4 сравнени . Эталонный блок 3 вырабатывает значени реакций, соответствующие исправному проверенному объекту. Перва схема сравнени осуществл ет сравнение эталонного выходного сигнала с реакцией объекта , результат сравнени поступает в сдвиговый регистр 5, замкнутый в кольцо . информации в регист ре осуществл етс по синхроимпульсам , поступающим от блока 13 через элемент И 7. Делитель 8 аьщел ет каждый дес тый синхросигнал, по которому ведет счет счетчик 9, осуществл тем самым подсчет числа дес тков синхроимпульсов , т.е. числа сдвинутых дес тков разр дного результата сравнени . На блоке 12 устанавливаетс номер дес тка Ы-разр дного результата сравнени , который необходимо высветить на блоке 6 индикации. Шифратор 11 шифрирует это значение и втора схема 10 сравнени сравнивает заданный номер дес тка с номером содержащегос в индицируемой части сдвигового регистра 5 дес тка результата сравнени . При несовпадении этого номера с заданным из блока 13 на сдвиговый регистр 5 через элемент И 7 продолжают поступать синхросигналы, сдвига информацию в сдвигающем регистре 5. При совпадении сигнал с выхода схемы 10 сравнени блокирует дальней5 шее прохождение синхросигналов на элементен, тем самым прекращаетс сдвиг информации в сдвигающем ре гистре 5 и в индицируемых разр дах этого регистра оказываетс расположе тот дес ток разр дов выходного слова , номер которого установлен на блоке 12. Блок 6 индикации высвечивает необходимый дес ток разр док М-разр дного результата сравнени . Таким образом предлагаемое устрой ство имеет значительно меньший объем аппаратуры, причем увеличение разр дности выходных сообщений цифровых :объектов не приводит к увеличению об ема оборудовани устройства. Формула изобретени Устройство дл контрол цифровых объектов, содержащее счетчик, блок св зи с объектом, первые вход и выхо которого вл ютс соответственно входом и выходом устройства, второй вход соединен через генератор тестов с первым выходом блока синхронизации ,, а второй выход - с первым вхо дом первой схемы сравнени , вторым входом подключенной к выходу эта3 лонного блока, отличающеес тем, что, с целью сокращени аппаратурных затрат, в него введены сдвиговый регистр, втора схема сравнени , делитель частоты, шифратор блок задани номера дес тка и элемент И, причем первый вход сдвигового регистра соединен с выходом первой схемы сравнени , группа выходов с группой индикаторных выходов устройства, а второй вход - с выходом элемента И и через делитель частоты со входом счетчика, выход которого подключен к первому входу второй схемы сравнени , вторым входом соединенной через шифратор с выходом блока задани номера дес тка, а выхо,дом - с первым входом злемента И, второй вход которого и вход эталонного блока подключен соответственно ко второму и третьему выходам блока синхронизации. Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР по за вке № 2687307, кл. G 06 F 11/04, 1978.
- 2.Авторское свидетельство СССР N5 656063, кл. G 06 F 11/06, 1977 ( прототип).
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU802921751A SU888123A1 (ru) | 1980-01-10 | 1980-01-10 | Устройство дл контрол цифровых объектов |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU802921751A SU888123A1 (ru) | 1980-01-10 | 1980-01-10 | Устройство дл контрол цифровых объектов |
Publications (1)
Publication Number | Publication Date |
---|---|
SU888123A1 true SU888123A1 (ru) | 1981-12-07 |
Family
ID=20894626
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU802921751A SU888123A1 (ru) | 1980-01-10 | 1980-01-10 | Устройство дл контрол цифровых объектов |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU888123A1 (ru) |
-
1980
- 1980-01-10 SU SU802921751A patent/SU888123A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3843893A (en) | Logical synchronization of test instruments | |
US3675127A (en) | Gated-clock time measurement apparatus including granularity error elimination | |
SU888123A1 (ru) | Устройство дл контрол цифровых объектов | |
US3263064A (en) | Apparatus for determining the repetition frequency of pulse signals | |
GB2047441A (en) | Electronic timepiece | |
SU799119A1 (ru) | Дискриминатор временного положени СигНАлОВ | |
SU705360A1 (ru) | Цифровой измеритель средней частоты | |
SU729521A1 (ru) | Логическое пороговое устройство | |
SU1146810A1 (ru) | Цифровой измеритель уровн | |
SU1247773A1 (ru) | Устройство дл измерени частоты | |
SU894875A2 (ru) | Устройство дл изменени частоты следовани импульсов | |
SU1045142A1 (ru) | Устройство дл измерени амплитуды синусоидального напр жени | |
SU756305A1 (ru) | Низкочастотный частотомер 1 | |
SU1223234A1 (ru) | Устройство дл контрол логических блоков | |
SU631976A1 (ru) | Устройство дл распознавани речевых сигналов | |
SU1377908A2 (ru) | Устройство дл измерени максимального и минимального периодов следовани сигналов | |
SU1010717A1 (ru) | Генератор псевдослучайных последовательностей | |
SU746901A1 (ru) | Селектор импульсов | |
SU881732A1 (ru) | Цифровой дискриминатор | |
SU763843A1 (ru) | Электронные часы с оповещателем | |
SU650071A1 (ru) | Устройство дл группового сравнени двоичных чисел | |
SU554632A1 (ru) | Устройство автоматического определени коэффициента ошибок | |
SU1129723A1 (ru) | Устройство дл формировани импульсных последовательностей | |
SU1107059A2 (ru) | Цифровой измеритель угловой скорости и ускорени | |
SU1720028A1 (ru) | Многоканальный фазометр |