JPH10177997A - Ｂａｒｃおよび窒化物のその場エッチングプロセス - Google Patents

Ｂａｒｃおよび窒化物のその場エッチングプロセス

Info

Publication number
JPH10177997A
JPH10177997A JP9343297A JP34329797A JPH10177997A JP H10177997 A JPH10177997 A JP H10177997A JP 9343297 A JP9343297 A JP 9343297A JP 34329797 A JP34329797 A JP 34329797A JP H10177997 A JPH10177997 A JP H10177997A
Authority
JP
Japan
Prior art keywords
barc
layer
nitride
etching
reaction chamber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9343297A
Other languages
English (en)
Inventor
Ming Yang
ヤン ミン
Masahiro Kaida
昌宏 甲斐田
Tom Lassister
ラシスター トム
Fred D Fishburn
ディー．フィッシュバーン フレッド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JPH10177997A publication Critical patent/JPH10177997A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)

Abstract

(57)【要約】 【課題】 ＢＡＲＣ層および窒化物層を同一反応炉中で
その場エッチングするための方法を提供する。 【解決手段】 ＢＡＲＣ層２２および窒化物層２０を含
む半導体デバイス１０をエッチングするための方法は、
製造反応チェンバー内で第１の設定点に到達するまでＢ
ＡＲＣ層２２をエッチングすること、およびＢＡＲＣ層
２２のエッチングの直後に製造反応チェンバー内で窒化
物層２０をその場エッチングすることを含んでいる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体デバイスを製
造するための方法およびシステムに関するものであり、
更に詳細には製造中に半導体デバイスの層をエッチング
するための方法に関するものであって、より詳細には１
つの半導体デバイス製造反応チェンバー中で半導体デバ
イスのＢＡＲＣ層のエッチと窒化物層のエッチの両方を
実行するためのその場プロセスに関する。
【０００２】
【従来の技術】多くのタイプの半導体デバイスを形成す
る場合、デザインまたはフォトリソグラフィマスクのパ
ターンに従って、窒化物層を覆ってＢＡＲＣ（これは、
裏面反射防止被覆を略したもの）と呼ばれる有機材料の
層が堆積される。ＢＡＲＣ層の目的は、０．３５ミクロ
ンまたはそれよりも小さい最小寸法に対するフォトリソ
グラフィの分解能を所望のレベルで提供することであ
る。しかし、一旦この工程が完了すると、集積回路の中
へ例えばトランジスタのゲートを形成するために、この
ＢＡＲＣ層は除去しなければならない。ＢＡＲＣ層の選
ばれた部分を除去することに加えて、トランジスタのゲ
ートまたは同等な構造を形成するためには、窒化物の部
分も選択的に除去する必要がある。
【０００３】
【発明の解決しようとする課題】ＢＡＲＣ層および窒化
物層の選ばれた部分を除去する既知の方法は、まず第１
の製造反応チェンバー中でＢＡＲＣ層の選ばれた部分を
除去して、その後その半導体デバイスをそのチェンバー
から取り出す。次に、そのエッチされた半導体デバイス
を第２の製造反応チェンバー中へ入れて、そこで窒化物
のエッチプロセスを行う。この工程によって窒化物層の
選ばれた部分が除去される。
【０００４】まず第１のチェンバー中でＢＡＲＣ層のエ
ッチングを行い、第２のチェンバー中で窒化物のエッチ
ングを行う方法はしばしば、半導体デバイスの収率を許
容できないほどに低下させる。更に、プロセスに要する
時間遅延の他に、２つの製造反応チェンバーで仕事をす
るという運営上の問題は、ＢＡＲＣ層のエッチと窒化物
層のエッチを逐次的に行う方法を半導体デバイス製造の
望ましいやり方以下のものとする。しかし、既知のエッ
チングプロセスを使用することでは、これらのプロセス
を１つの製造反応チェンバーで組み合わせて行うことは
できない。
【０００５】上の制約に照らして、不十分なＣＤ制御、
不満足なゲートプロフィール、複雑な製造プロセス、お
よび長時間の生産サイクル時間をもたらす、ＢＡＲＣ層
および窒化物層エッチングのための既知の半導体デバイ
スエッチングプロセスの限界を克服する方法に対する需
要が生ずる。
【０００６】従って本発明は、半導体デバイスをエッチ
ングするための既知の方法に付随する制限を解消または
本質的に緩和する、ＢＡＲＣおよび窒化物のための組み
合わされたその場エッチングプロセスを提供する。
【０００７】
【課題を解決するための手段】本発明の１つの態様に従
えば、ＢＡＲＣ層および窒化物層を有する半導体デバイ
スを１つの製造反応チェンバー中に設置する工程を含
む、半導体デバイスをエッチングするための方法が提供
される。次の工程は、その製造反応炉中で第１の設定点
に到達するまで半導体基板からＢＡＲＣ層の予め定めら
れた部分をエッチングすることである。次に、ＢＡＲＣ
層のエッチング工程の直後に、その同じ製造反応炉の中
で、半導体基板の予め定められた部分上で窒化物をその
場でエッチングする工程が実行される。窒化物のエッチ
ングプロセスを完了させるために、次にオーバーエッチ
工程が実行される。
【０００８】本発明の技術的な特長は、特徴的構造のプ
ロフィールを改善することによって、メモリデバイス等
の半導体デバイスの特徴的構造を形成するための、進歩
した最小寸法制御機構を提供することである。例えば、
本発明によって半導体基板の面から少なくとも８８度の
勾配を有する垂直なプロフィールがルーチン的に実現で
きる。
【０００９】本発明の別の１つの技術的特長は、１つの
製造反応炉中で１つのエッチング環境を利用することを
許容しながら、ＢＡＲＣ層のエッチと窒化物層のエッチ
の両方を実行するための、ずっと簡略化したプロセスを
提供することである。これは、まずＢＡＲＣ層のエッチ
ングプロセスを実行して、その後で窒化物層をエッチン
グするプロセスを実行する２つの異なるエッチング環境
を利用する既知のプロセスとは大いに異なっている。こ
の技術的な特長に付随して、ＤＲＡＭ等の非常に多数の
メモリデバイスの製造を、与えられた時間単位または与
えられた生産容量に対して可能とする生産サイクル時間
が短縮される。
【００１０】本発明およびそれの特長をより完全に理解
するために、添付図面とともに、以下の詳細な説明を参
照されたい。添付図面では、同様な特徴的構造を指すた
めに同じ参照符号が用いられている。
【００１１】
【発明の実施の形態】本発明の好適実施例が図面に示さ
れているが、図面において同様なまたは対応する部分に
対して同じ参照符号が用いられている。
【００１２】図１および図２は、これに対して本発明の
プロセスが適用されるであろう、ＢＡＲＣ層と窒化物層
とを含むメモリセルの構造例を示している。特に、メモ
リセル１０は、半導体の局部酸化領域（ＬＯＣＯＳ領
域）１４を含む基板１２を含んでいる。基板領域１２と
ＬＯＣＯＳ領域１４とを覆ってワードライン１６があ
る。ワードライン１６を覆ってタングステンシリサイド
層１８がある。窒化物層２０がタングステンシリサイド
層１８を覆っている。有機材料であるＢＡＲＣ層２２が
窒化物層２０を覆っている。
【００１３】本発明は、１つの半導体反応チェンバー中
で行われる、組み合わされた連続プロセスの中でＢＡＲ
Ｃ層２２の選ばれた部分を除去する方法を提供する。Ｂ
ＡＲＣ層２２は、それが有機材料であるため、均一でな
いという解決すべき問題点を有している。ＢＡＲＣ層２
２は、トラフ２４等のトラフ中にはかなり厚く付き、持
ち上がった領域２６のような持ち上がった領域ではかな
り浅く付くと考えられる。このように、例えば持ち上が
った領域２６でＢＡＲＣ層２２のすべてを除去するよう
なＢＡＲＣ層エッチプロセスは、トラフエリア２４中の
ＢＡＲＣをすべて除去することはできないであろう。こ
のプロセスでは、例えば、図２の領域２８のような未エ
ッチ領域を残すことになろう。
【００１４】本発明のエッチプロセスは、まずＢＡＲＣ
層２２をエッチして次に窒化物層２０をエッチするよう
に、ＢＡＲＣ層のエッチから窒化物層のエッチへと移行
する。窒化物エッチ工程の間に、ＢＡＲＣ層２２のある
程度のオーバーエッチが起こって、例えばＢＡＲＣ領域
２８のような残存しているＢＡＲＣ部分が除去される。
好適なプロセスの中の第３の工程は、その時までにエッ
チされずに残存している窒化物層２０のすべての部分を
除去するためのオーバーエッチである。窒化物層エッチ
工程はタングステンシリサイドに対して選択性が高いの
で、本発明の第３の工程の間にタングステンシリサイド
層のエッチングは起こらない。しかし、ＢＡＲＣ層２２
および窒化物層２０の両方の好ましい除去は起こる。
【００１５】以下の例示プロセスは本発明の教えるとこ
ろに従って第１ゲートを形成するためのＢＡＲＣおよび
窒化物エッチのための手順を与える。以下のプロセスの
説明は、一般に５または６工程のプロセスであるものの
うちの３つの工程だけについて述べている。一般的なプ
ロセスの第１工程は、組み合わされたＢＡＲＣ層２２エ
ッチおよび窒化物層２０エッチのためのパターンを定義
するためのフォトリソグラフィを実行することである。
【００１６】１つの製造反応炉中で、プロセスの化学的
雰囲気を変化させるためにプラズマガスのポンピングが
連続的に行われる。この雰囲気の中で、本発明のプロセ
スは、まず４５０ワットの電力で５５ミリトールの圧力
を確立することから始められる。好適なプロセス化学
は、毎分２０標準立方センチメートル（ｓｃｃｍ）の割
合でポンピングされるＣＦ4 、６５ｓｃｃｍの割合のＣ
ＨＦ3 、１０ｓｃｃｍの割合のＯ2 、９５ｓｃｃｍの割
合のアルゴンを含む。これは次に述べるように、カソー
ド温度が４０℃で、壁温が６０℃という終了点が確立さ
れるまで続けられるであろう。工程１の間、窒化物層の
エッチ速度は毎分１６４８Åで、これと一緒に、ＢＡＲ
Ｃ層のエッチ速度は毎分９０３Å、またポリシリコンの
エッチ速度は毎分３８２Åである。
【００１７】その場プロセスの中の次の工程によって、
反応チェンバー中に２５０ワットの電力で５５ミリトー
ルの圧力が確立される。この時点で、好適実施例では、
ＣＦ4 のガス流は停止されるが、ＣＨＦ3 は６５ｓｃｃ
ｍのレベルを保持され、Ｏ 2 は９ｓｃｃｍの割合へ変わ
り、アルゴンは９５ｓｃｃｍの割合のままである。この
工程は、これも発光スペクトロスコピーによって決めら
れる終了点に到達するまで続く。この第２の工程の間、
毎分９８５Åの窒化物エッチ速度は保持されて、それと
一緒にＢＡＲＣのエッチ速度は毎分５１４Å、そしてポ
リシリコンのエッチ速度は毎分２６３Åである。
【００１８】本発明のこの連続的なＢＡＲＣおよび窒化
物組み合わせエッチプロセスの最後の段階はオーバーエ
ッチング工程であって、それは反応炉製造チェンバー内
に２５０ワットの電力で５５ミリトールの圧力を保持さ
せることから始まる。ＣＨＦ 3 ガス流は６５ｓｃｃｍに
保たれて、Ｏ2 流は７ｓｃｃｍに減らされ、アルゴンは
９５ｓｃｃｍの割合である。これは上述の窒化物層２０
の除去工程の終了点の１３０パーセントに到達するまで
続けられる。この工程の間、窒化物層２０のエッチ速度
はわずかに上昇して毎分９９０Åとなり、残存している
分に関してのＢＡＲＣ層と、ポリシリコンのエッチ速度
はそれぞれ毎分４２０Åと２１８Åとである。
【００１９】第１工程の終了点は、ＢＡＲＣ層２２のす
べてではなくともほとんどが除去されてしまったことを
示すように、反応チェンバー中に十分な量の窒化炭素が
存在することを確認することである。この時点で、窒化
物層２０をエッチする第２の工程へ移行することが適当
である。窒化物エッチの間に、すべてとは言わずともほ
とんどの窒化物層が除去されるまで、反応チェンバー中
には窒化炭素が生成され続ける。窒化物層が除去される
と、製造反応チェンバー中に生成される窒化炭素ガスの
量は減ってくる。従って、ここに述べたプロセスの第２
の工程に関する終了点は、窒化炭素ガスが何らかの予め
定められた低いレベルにまで減少することによって決定
される。この後、第３の工程の終了点は、所望の量のオ
ーバーエッチングを与えるように、第２の工程での終了
点検出から１３０パーセント減少した地点である。
【００２０】これら３つの工程の結果、８８．２３度の
プロフィールを備えた０．０２０５ミクロンという好ま
しい最小寸法バイアスが得られる。０．０２０５ミクロ
ンの最小寸法バイアスでは、もしプリントサイズが０．
５ミクロンであれば、そのプリントサイズは０．５２０
５と０．４７９５との間で変化してもよいことになる。
これらの結果は、既存技術よりも明らかに改善されてい
る。
【００２１】本発明の化学的効果は、それが窒化物層２
０のエッチおよび窒化物層２０のオーバーエッチ工程で
ＣＦ4 を使用しないことに部分的に起因して、進歩した
プロセス制御性と最小深さという結果を提供する。その
代わりに、これらの工程はＣＨＦ3 と酸素のみを使用す
る。このことはゲートエリアの望まないエッチングを回
避させて、０．０２０５ミクロンという最小寸法バイア
スと８８．２３度というプロフィールの両方を１つの例
の中で実現する。同様な結果がルーチン的に実現でき
る。
【００２２】ＢＡＲＣ層エッチとそれに続く窒化物層エ
ッチとを組み合わされたプロセスに関する上述の方法を
実行する場合、プロセス変動は存在し得る。例えば、確
立された試験手順は、上述のガス混合物から所望のプラ
ズマ雰囲気を保持するために、ガスのマスフローレート
に少なくとも１５パーセントの裕度を要求する。従っ
て、本発明の一般原理を採用する技術にはこの大きさの
変動が存在する可能性がある。
【００２３】本発明の半導体デバイスエッチングプロセ
スの結果を示すために、図３はゲートアレイ構造のＳＥ
Ｍ写真を示している。本発明が可能とした、正確な垂直
のプロフィールおよびシャープなエッジに注目された
い。
【００２４】本発明は例示実施例に関してここに詳細に
説明してきたが、この説明はほんの一例でしかなく、限
定的な意図のものではないことを理解されるべきであ
る。従って、本発明の実施例の詳細に関する数多くの変
更や、本発明の付加的な実施例が、この説明を参照する
ことで当業者には明らかになるであろうということも理
解されるべきである。そのような変更や付加的実施例の
すべてが、本発明の特許請求の範囲に定義された本発明
の精神および真のスコープに包含されるものと解釈され
たい。
【００２５】以上の説明に関して更に以下の項を開示す
る。 （１）半導体デバイスをエッチングするための方法であ
って、次の工程：ＢＡＲＣ層および窒化物層を含む半導
体デバイスを製造反応チェンバー中に設置する工程、前
記ＢＡＲＣ層基板の予め定められた部分を前記製造反応
炉中で第１の設定点に到達するまでエッチする工程、お
よび前記ＢＡＲＣ層エッチング工程を実行するための前
記工程の直後に、同じ製造反応炉中で、前記窒化物層半
導体基板の予め定められた部分をその場エッチングする
工程、を含むことを特徴とする方法。
【００２６】（２）第１項記載の方法であって、更に、
約４００ワットの電力で前記ＢＡＲＣ層をエッチングす
る工程を含み、前記窒化物エッチプロセス実行工程が約
２５０ワットの電力で行われ、更に前記ＢＡＲＣ層エッ
チング工程および前記窒化物層エッチング工程が約５５
ミリトールの圧力において実行されることを特徴とする
方法。
【００２７】（３）第１項記載の方法であって、更に、
ＣＦ4 、ＣＨＦ3 、Ｏ2 、およびアルゴンのガスを使用
して前記ＢＡＲＣ層のエッチング工程を実行する工程を
含むことを特徴とする方法。
【００２８】（４）第１項記載の方法であって、更に、
ＣＨＦ3 、Ｏ2 、およびアルゴンのガスを使用して前記
窒化物層のエッチング工程を実行する工程を含むことを
特徴とする方法。
【００２９】（５）第１項記載の方法であって、ここに
おいて、前記第１の設定点が、前記製造反応チェンバー
中に予め定められたレベルの窒化炭素が存在することを
決定することを含んでいることを特徴とする方法。
【００３０】（６）第１項記載の方法であって、ここに
おいて、前記第２の終了点が、前記製造反応チェンバー
内の窒化炭素が予め定められたレベルにまで低下したこ
とを決定することを含んでいることを特徴とする方法。
【００３１】（７）第１項記載の方法であって、更に、
前記第２の終了点を超えて、予め定められた量まで前記
窒化物エッチプロセスをオーバーエッチする工程を含む
ことを特徴とする方法。
【００３２】（８）１つの製造反応チェンバー内におい
てその場で、ＢＡＲＣエッチおよび窒化物エッチのその
場プロセスを実行するための半導体メモリデバイス製造
システムであって、ＢＡＲＣ層と窒化物層とを含む半導
体デバイスを受け取るための製造反応チェンバーであっ
て、前記製造反応炉内でＢＡＲＣのその場エッチを実行
し、前記ＢＡＲＣエッチプロセスの直後に窒化物エッチ
プロセスを実行するための製造反応チェンバー、前記半
導体デバイス上で、製造反応チェンバー内において、第
１の設定点に到達するまでＢＡＲＣエッチプロセスを実
行するためのＢＡＲＣエッチプラズマ、および前記製造
反応チェンバー内で、第２の設定点に到達するまで、前
記半導体デバイスに対してその場で窒化物エッチプロセ
スを実行するための窒化物エッチプラズマ、を含むこと
を特徴とする半導体メモリデバイス製造システム。
【００３３】（９）第８項記載のシステムであって、そ
こにおいて前記製造反応チェンバーが、前記ＢＡＲＣエ
ッチプロセス用として約４００ワットの電力を、そして
前記窒化物エッチプロセス用として約２５０ワットの電
力を確立するための機構を含んでおり、更に前記ＢＡＲ
Ｃエッチプロセスおよび前記窒化物エッチプロセス用と
して約５５ミリトールの圧力を確立するための機構を含
んでいることを特徴とするシステム。
【００３４】（１０）第８項記載のシステムであって、
そこにおいて前記製造反応チェンバーが、ＣＦ4 、ＣＨ
Ｆ3 、Ｏ2 、およびアルゴンのガスを用いて前記ＢＡＲ
Ｃエッチプロセスを実行するための機構を含んでいるこ
とを特徴とするシステム。
【００３５】（１１）第８項記載のシステムであって、
更に、前記製造反応チェンバー内で窒化炭素ガスが予め
定められたレベルにまで上昇する地点として前記第１の
設定点を決定するための回路を含むことを特徴とするシ
ステム。
【００３６】（１２）第８項記載のシステムであって、
更に、前記製造反応チェンバー内で窒化炭素ガスが予め
定められたレベルにまで下降する地点として前記第２の
設定点を決定するための回路を含むことを特徴とするシ
ステム。
【００３７】（１３）第８項記載のシステムであって、
更に、前記窒化物エッチプロセスにおいて、前記第２の
終了点を超えて、予め定められた量までオーバーエッチ
を行う工程を含むことを特徴とするシステム。 （１４）ＢＡＲＣ層２２および窒化物層２０を含む半導
体デバイス１０をエッチングするための方法は、製造反
応チェンバー内で第１の設定点に到達するまでＢＡＲＣ
層２２をエッチングすること、およびＢＡＲＣ層２２の
エッチングの直後に製造反応チェンバー内で窒化物層２
０をその場エッチングすることを含んでいる。
【図面の簡単な説明】
【図１】本発明の教えるところを適用する半導体デバイ
スを示す図。
【図２】図１の半導体デバイスの適用対象となり得る、
従来のプロセス技術の結果得られた不完全なＢＡＲＣ層
のエッチングの様子を示す図。
【図３】本発明のＢＡＲＣエッチと窒化物エッチとを組
み合わせたプロセスを用いた、半導体デバイスのエッチ
ングの結果を示すＳＥＭ写真。
【符号の説明】
１０ メモリセル １２ 基板 １４ ＬＯＣＯＳ領域 １６ ワードライン １８ タングステンシリサイド層 ２０ 窒化物層 ２２ ＢＡＲＣ層 ２４ トラフ ２６ 持ち上がった領域 ２８ 未エッチ領域
───────────────────────────────────────────────────── フロントページの続き (72)発明者 トム ラシスター アメリカ合衆国テキサス州ガーランド，ヒ ーサー ヒル ドライブ 3446 (72)発明者 フレッド ディー．フィッシュバーン アメリカ合衆国テキサス州リチャードソ ン，リッジヘイブン プレイス 409

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 半導体デバイスをエッチングするための
    方法であって、次の工程：ＢＡＲＣ層および窒化物層を
    含む半導体デバイスを製造反応チェンバー中に設置する
    工程、 前記ＢＡＲＣ層基板の予め定められた部分を前記製造反
    応炉中で第１の設定点に到達するまでエッチする工程、
    および前記ＢＡＲＣ層エッチング工程を実行するための
    前記工程の直後に、同じ製造反応炉中で、前記窒化物層
    半導体基板の予め定められた部分をその場エッチングす
    る工程、を含むことを特徴とする方法。
  2. 【請求項２】 １つの製造反応チェンバーにおいてその
    場で、ＢＡＲＣエッチおよび窒化物エッチのその場プロ
    セスを実行するための半導体メモリデバイス製造システ
    ムであって、 ＢＡＲＣ層と窒化物層とを含む半導体デバイスを受け取
    るための製造反応チェンバーであって、前記製造反応炉
    内でＢＡＲＣのその場エッチを実行し、前記ＢＡＲＣエ
    ッチプロセスの直後に窒化物エッチプロセスを実行する
    ための製造反応チェンバー、 前記半導体デバイス上で、製造反応チェンバー内におい
    て、第１の設定点に到達するまでＢＡＲＣエッチプロセ
    スを実行するためのＢＡＲＣエッチプラズマ、および前
    記製造反応チェンバー内で、第２の設定点に到達するま
    で、前記半導体デバイスに対してその場で窒化物エッチ
    プロセスを実行するための窒化物エッチプラズマ、を含
    むことを特徴とする半導体メモリデバイス製造システ
    ム。
JP9343297A 1996-12-12 1997-12-12 Ｂａｒｃおよび窒化物のその場エッチングプロセス Pending JPH10177997A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US3526896P 1996-12-12 1996-12-12
US035268 1996-12-12

Publications (1)

Publication Number Publication Date
JPH10177997A true JPH10177997A (ja) 1998-06-30

Family

ID=21881624

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9343297A Pending JPH10177997A (ja) 1996-12-12 1997-12-12 Ｂａｒｃおよび窒化物のその場エッチングプロセス

Country Status (4)

Country Link
US (1) US5972796A (ja)
EP (1) EP0848416A1 (ja)
JP (1) JPH10177997A (ja)
TW (1) TW379385B (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001156045A (ja) 1999-11-26 2001-06-08 Kawasaki Steel Corp 半導体装置の製造方法および製造装置
US6599437B2 (en) * 2001-03-20 2003-07-29 Applied Materials Inc. Method of etching organic antireflection coating (ARC) layers
TWI240326B (en) * 2002-10-31 2005-09-21 Tokyo Electron Ltd Method and apparatus for determining an etch property using an endpoint signal
US20050136666A1 (en) * 2003-12-23 2005-06-23 Tokyo Electron Limited Method and apparatus for etching an organic layer
CN109767981B (zh) * 2018-12-27 2021-02-02 上海华力微电子有限公司 台阶状ono薄膜的刻蚀方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4180432A (en) * 1977-12-19 1979-12-25 International Business Machines Corporation Process for etching SiO2 layers to silicon in a moderate vacuum gas plasma
US4227975A (en) * 1979-01-29 1980-10-14 Bell Telephone Laboratories, Incorporated Selective plasma etching of dielectric masks in the presence of native oxides of group III-V compound semiconductors
DE3420347A1 (de) * 1983-06-01 1984-12-06 Hitachi, Ltd., Tokio/Tokyo Gas und verfahren zum selektiven aetzen von siliciumnitrid
US4493745A (en) * 1984-01-31 1985-01-15 International Business Machines Corporation Optical emission spectroscopy end point detection in plasma etching
JPH0773104B2 (ja) * 1986-02-14 1995-08-02 富士通株式会社 レジスト剥離方法
US4876788A (en) * 1986-11-28 1989-10-31 E. R. Squibb And Sons, Inc. Method of making a leakproof connection about the outlet tube of a liquid containment bag
US4985112A (en) * 1987-02-09 1991-01-15 International Business Machines Corporation Enhanced plasma etching
FR2619579B1 (fr) * 1987-08-20 1993-02-19 Air Liquide Procede de controle en temps reel de la selectivite de la gravure par analyse des gaz du plasma dans un procede de gravure ionique reactive et reacteur pour sa mise en oeuvre
US4978420A (en) * 1990-01-03 1990-12-18 Hewlett-Packard Company Single chamber via etch through a dual-layer dielectric
US5094712A (en) * 1990-10-09 1992-03-10 Micron Technology, Inc. One chamber in-situ etch process for oxide and conductive material
US5362669A (en) * 1993-06-24 1994-11-08 Northern Telecom Limited Method of making integrated circuits
US5433823A (en) * 1993-09-30 1995-07-18 Cain; John L. Selective dry-etching of bi-layer passivation films
US5554560A (en) * 1994-09-30 1996-09-10 United Microelectronics Corporation Method for forming a planar field oxide (fox) on substrates for integrated circuit
US6069081A (en) * 1995-04-28 2000-05-30 International Buiness Machines Corporation Two-step chemical mechanical polish surface planarization technique

Also Published As

Publication number Publication date
TW379385B (en) 2000-01-11
EP0848416A1 (en) 1998-06-17
US5972796A (en) 1999-10-26

Similar Documents

Publication Publication Date Title
KR100465947B1 (ko) 불화 가스 및 산소를 함유한 가스 혼합물을 사용하는텅스텐의 플라즈마 공정
US7368394B2 (en) Etch methods to form anisotropic features for high aspect ratio applications
US6461974B1 (en) High temperature tungsten etching process
US5277750A (en) Method for anisotropic dry etching of metallization layers, containing aluminum or aluminum alloys, in integrated semiconductor circuits
JP2553513B2 (ja) 有機マスクを状態調節するための方法
US6518192B2 (en) Two etchant etch method
US20070202700A1 (en) Etch methods to form anisotropic features for high aspect ratio applications
US20090004875A1 (en) Methods of trimming amorphous carbon film for forming ultra thin structures on a substrate
US4472237A (en) Reactive ion etching of tantalum and silicon
US6017826A (en) Chlorine containing plasma etch method with enhanced sidewall passivation and attenuated microloading effect
JPH05247673A (ja) 酸化物部分および窒化物部分を含む被処理体のエッチング方法
US6686292B1 (en) Plasma etch method for forming uniform linewidth residue free patterned composite silicon containing dielectric layer/silicon stack layer
US5514621A (en) Method of etching polysilicon using a thin oxide mask formed on the polysilicon while doping
KR100747671B1 (ko) 드라이 에칭 방법 및 반도체 장치의 제조 방법
JP2891952B2 (ja) 半導体装置の製造方法
US6069087A (en) Highly selective dry etching process
US4937643A (en) Devices having tantalum silicide structures
US6066567A (en) Methods for in-situ removal of an anti-reflective coating during an oxide resistor protect etching process
US5968278A (en) High aspect ratio contact
EP1160849A2 (en) Method of anisotropic plasma etching using non-chlorofluorocarbon, fluorine-based chemistry
JPH10177997A (ja) Ｂａｒｃおよび窒化物のその場エッチングプロセス
US5338395A (en) Method for enhancing etch uniformity useful in etching submicron nitride features
JPH09116149A (ja) 半導体装置のポリサイドゲート形成方法
JPH06283477A (ja) 半導体装置の製造方法
JP2001257261A (ja) 半導体装置の製造方法