JP2899073B2 - 画像情報制御装置 - Google Patents
画像情報制御装置Info
- Publication number
- JP2899073B2 JP2899073B2 JP2160499A JP16049990A JP2899073B2 JP 2899073 B2 JP2899073 B2 JP 2899073B2 JP 2160499 A JP2160499 A JP 2160499A JP 16049990 A JP16049990 A JP 16049990A JP 2899073 B2 JP2899073 B2 JP 2899073B2
- Authority
- JP
- Japan
- Prior art keywords
- image information
- signal
- value
- period
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
- G06F3/153—Digital output to display device ; Cooperation and interconnection of the display device with other functional units using cathode-ray tubes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
- G09G5/391—Resolution modifying circuits, e.g. variable screen formats
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
- G06F3/147—Digital output to display device ; Cooperation and interconnection of the display device with other functional units using display panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3622—Control of matrices with row and column drivers using a passive matrix
- G09G3/3629—Control of matrices with row and column drivers using a passive matrix using liquid crystals having memory effects, e.g. ferroelectric liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
- G09G3/3651—Control of matrices with row and column drivers using an active matrix using multistable liquid crystals, e.g. ferroelectric liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
- G09G5/399—Control of the bit-mapped memory using two or more bit-mapped memories, the operations of which are switched in time, e.g. ping-pong buffers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0224—Details of interlacing
- G09G2310/0227—Details of interlacing related to multiple interlacing, i.e. involving more fields than just one odd field and one even field
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/04—Maintaining the quality of display appearance
- G09G2320/041—Temperature compensation
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2340/00—Aspects of display data processing
- G09G2340/04—Changes in size, position or resolution of an image
- G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2360/00—Aspects of the architecture of display systems
- G09G2360/02—Graphics controller able to handle multiple formats, e.g. input or output formats
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Human Computer Interaction (AREA)
- Chemical & Material Sciences (AREA)
- Liquid Crystal Display Device Control (AREA)
- Liquid Crystal (AREA)
- Selective Calling Equipment (AREA)
- Radar Systems Or Details Thereof (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Controls And Circuits For Display Device (AREA)
- Synchronizing For Television (AREA)
Description
【発明の詳細な説明】 〔発明の分野〕 本発明は、表示システム、特にメモリー性を持つ強誘
電性液晶を用いた表示システムにおける画像情報制御装
置に関する。
電性液晶を用いた表示システムにおける画像情報制御装
置に関する。
最近、パーソナルコンピユータ（PC）やワークステシ
ヨン（WS）などで要求される液晶表示システムは、年々
大画面、高解像度化しており、在来のPSやWSとの互換性
も要求されている。
ヨン（WS）などで要求される液晶表示システムは、年々
大画面、高解像度化しており、在来のPSやWSとの互換性
も要求されている。
例えば、一般的に拡く使用されているIBM社製PC/AT機
を例に挙げると、表示システムに利用される表示モード
としては、IBM社製CGA（Color Graphics Array）.EGA
（Enhanced Graphics Array）、VGA（Video Graphics A
rray）や8514/Aなどの画像用アダプタ仕様があり、それ
ぞれ解像度や表示可能な色の数が相違している。
を例に挙げると、表示システムに利用される表示モード
としては、IBM社製CGA（Color Graphics Array）.EGA
（Enhanced Graphics Array）、VGA（Video Graphics A
rray）や8514/Aなどの画像用アダプタ仕様があり、それ
ぞれ解像度や表示可能な色の数が相違している。
この様な表示モードを１つの表示システムで表示可能
にしたものとしては、例えばCRT（Cathode Ray Tube）
表示システムである。NEC社製“Mulitsync II"、“Mult
isync3D"、“Multisync4D"や“Multisync5D"などが知ら
れているが、ラツプ・トツプ型のPCやWSを実現しうる液
晶表示システムにおいては、多種の表示モードを１つの
表示システムで表示可能とするには難しい問題点があっ
た。
にしたものとしては、例えばCRT（Cathode Ray Tube）
表示システムである。NEC社製“Mulitsync II"、“Mult
isync3D"、“Multisync4D"や“Multisync5D"などが知ら
れているが、ラツプ・トツプ型のPCやWSを実現しうる液
晶表示システムにおいては、多種の表示モードを１つの
表示システムで表示可能とするには難しい問題点があっ
た。
特に、表示画面の大画面化と高解像度化し適したメモ
リー性をもつ強誘電性液晶を用いた表示システムでは、
特開昭63−65494号公報や特願昭63−285141号明細書に
記載された様に、低フレーム周波数駆動（５〜20Hz）に
よって高解像度表示のための走査を実現していた。この
低フレーム周波数駆動は、画像情報の通信と同期させて
実施される。
リー性をもつ強誘電性液晶を用いた表示システムでは、
特開昭63−65494号公報や特願昭63−285141号明細書に
記載された様に、低フレーム周波数駆動（５〜20Hz）に
よって高解像度表示のための走査を実現していた。この
低フレーム周波数駆動は、画像情報の通信と同期させて
実施される。
この時、表示モードが変化すると、低フレーム周波数
駆動と画像情報通信との間での同期関係が変化し、この
ため不都合を生じることになる。
駆動と画像情報通信との間での同期関係が変化し、この
ため不都合を生じることになる。
また、強誘電性液晶を用いた表示システムでは、強誘
電性液晶固有の閾値特性に対する温度依存性を補償する
ために外部温度変化に応じて駆動周波数が変化し、これ
に応じて１ライン分の書込みに必要な時間が変化する。
このため、この表示システムでは低フレーム周波数駆動
と画像情報通信とを同期させるために、１ライン情報の
書込み終了時点で、画像情報（ホストCPUがVRAMに書込
んだ情報）の転送・通信を管理するグラフイツク・コン
トローラに、HSYNC信号（水平同期信号）によって、１
ライン情報の書込み終了を報せる。この書込み終了の報
せを受けたグラフイツク・コントローラは、表示システ
ムの駆動装置側に１ライン分の画像情報を転送する。
電性液晶固有の閾値特性に対する温度依存性を補償する
ために外部温度変化に応じて駆動周波数が変化し、これ
に応じて１ライン分の書込みに必要な時間が変化する。
このため、この表示システムでは低フレーム周波数駆動
と画像情報通信とを同期させるために、１ライン情報の
書込み終了時点で、画像情報（ホストCPUがVRAMに書込
んだ情報）の転送・通信を管理するグラフイツク・コン
トローラに、HSYNC信号（水平同期信号）によって、１
ライン情報の書込み終了を報せる。この書込み終了の報
せを受けたグラフイツク・コントローラは、表示システ
ムの駆動装置側に１ライン分の画像情報を転送する。
上述した様な通信方式（外部同期方式という）を採用
するには、グラフイツク・コントローラ内に備えたBIOS
（Basic Input Output System）と呼ばれる画像情報を
管理しているソフトウエアーを変更する必要性が生じ
る。
するには、グラフイツク・コントローラ内に備えたBIOS
（Basic Input Output System）と呼ばれる画像情報を
管理しているソフトウエアーを変更する必要性が生じ
る。
このことは、CRT用に書かれたアプリケーシヨンソフ
トウエアーに対し互換性を失う事になるという問題を起
こし始める。例えば、グラフイクコントローラ内に存在
するパレツト（画像情報を色情報に変換する機能を有し
た素子）は、CRTの垂直帰線期間にアクセスされ、色情
報をホストCPUの命令に従って変更する。この為、外部
同期方式で、このパレツトのアクセスを行うと、垂直帰
線期間（フレームごとの期間）が強誘電性液晶パネルの
フレーム周期に依存しているため、CRT表示システムで
表示されている場合と比較して、色を変換するタイミン
グに、差を生じてしまう。この事は、画面の色変換を頻
繁に行うアプリケーシヨンソフトウエアーを実現させた
時、その変換速度がCRT表示システムと異なり、そのア
プリケーシヨンソフトウエアーにおいてCRT表示システ
ムとの互換性がなくなってしまう事になる。また、アプ
リケーシヨンソフトウエアーによっては、フレーム回数
をカウントして、次の処理を行うものもある。この場合
も、上述と同様の理由で、次回の処理を行うまでの時間
に差を生じてしまい、その処理速度において、CRT表示
システムとの互換性を困難なものにしていた。
トウエアーに対し互換性を失う事になるという問題を起
こし始める。例えば、グラフイクコントローラ内に存在
するパレツト（画像情報を色情報に変換する機能を有し
た素子）は、CRTの垂直帰線期間にアクセスされ、色情
報をホストCPUの命令に従って変更する。この為、外部
同期方式で、このパレツトのアクセスを行うと、垂直帰
線期間（フレームごとの期間）が強誘電性液晶パネルの
フレーム周期に依存しているため、CRT表示システムで
表示されている場合と比較して、色を変換するタイミン
グに、差を生じてしまう。この事は、画面の色変換を頻
繁に行うアプリケーシヨンソフトウエアーを実現させた
時、その変換速度がCRT表示システムと異なり、そのア
プリケーシヨンソフトウエアーにおいてCRT表示システ
ムとの互換性がなくなってしまう事になる。また、アプ
リケーシヨンソフトウエアーによっては、フレーム回数
をカウントして、次の処理を行うものもある。この場合
も、上述と同様の理由で、次回の処理を行うまでの時間
に差を生じてしまい、その処理速度において、CRT表示
システムとの互換性を困難なものにしていた。
また、強誘電性液晶を用いた表示システムでは、イン
ターレース駆動走査を実施するために、VRAMにおける画
像情報の出力手順が決められており、特にこの出力手順
が駆動温度に応じて変化させる必要があり、これに係る
情報をグラフイツク・コントローラに報せていた。この
際、グラフイツク・コントローラは、その情報を受けた
時、VRAMへのアクセス手順を変更するために、ある時間
だけ、VRAMのアクセスを止めなくてはならなくなる。こ
のことも、CRT表示システムとの互換性を難しいものに
していた。
ターレース駆動走査を実施するために、VRAMにおける画
像情報の出力手順が決められており、特にこの出力手順
が駆動温度に応じて変化させる必要があり、これに係る
情報をグラフイツク・コントローラに報せていた。この
際、グラフイツク・コントローラは、その情報を受けた
時、VRAMへのアクセス手順を変更するために、ある時間
だけ、VRAMのアクセスを止めなくてはならなくなる。こ
のことも、CRT表示システムとの互換性を難しいものに
していた。
本発明の目的は、CRT表示システムとの互換性を向上
させたメモリ姓を持つ液晶表示システム、特に強誘電性
液晶表示システムのための画像情報制御装置を提供する
ことにある。
させたメモリ姓を持つ液晶表示システム、特に強誘電性
液晶表示システムのための画像情報制御装置を提供する
ことにある。
本発明の目的は、所定の周期（HSYNC）で転送されて
くる画像情報を受信する受信手段（（109）、前記受信
手段によって受信された画像情報を制御する制御手段
（107、108、110）及び前記制御手段からの出力信号を
温度に応じて一水平走査期間（1H）が変動する表示パネ
ル（101）に転送する出力手段（112、110）を有する画
像情報制御装置において、前記制御手段は、前記表示パ
ネルの温度（TEMP）に応じて一水平走査期間を指定し、
該指定された一水平走査期間に基づいて、前記受信され
た画像情報からの間引き値及びインターレース走査の飛
越し値を指定し、該間引き値及び該飛越し値に応じて前
記表示パネルの駆動を制御する手段を有することを特徴
とする画像情報処理装置によって達成される。
くる画像情報を受信する受信手段（（109）、前記受信
手段によって受信された画像情報を制御する制御手段
（107、108、110）及び前記制御手段からの出力信号を
温度に応じて一水平走査期間（1H）が変動する表示パネ
ル（101）に転送する出力手段（112、110）を有する画
像情報制御装置において、前記制御手段は、前記表示パ
ネルの温度（TEMP）に応じて一水平走査期間を指定し、
該指定された一水平走査期間に基づいて、前記受信され
た画像情報からの間引き値及びインターレース走査の飛
越し値を指定し、該間引き値及び該飛越し値に応じて前
記表示パネルの駆動を制御する手段を有することを特徴
とする画像情報処理装置によって達成される。
第１図は、本発明の表示システムを示すブロツク図で
ある。図中101は強誘電性液晶（FLC）パネル、102は走
査アドレスを指定することにより、そのアドレスにより
任意のラインをアクセスできるコモン（走査線）ドライ
バ回路、103は画像情報に応じた情報信号を所定のライ
ンにアクセスするセグメント（情報線）ドライバ回路、
104は制御回路、105はIBM社製PC/AT機などのホストCPU
（Central Processing Unit）、106はホストCPU105の表
示制御部分を担当するVGAなどのグラフイツク・コント
ローラ、107は制御回路104の動作手順を制御する動作手
順制御部、108はグラフイツク・コントローラ106からの
画像情報を１ライン単位で間引く画像情報の１ライン単
位での間引き制御部、109はグラフイツク・コントロー
ラ106から転送される画像情報をセグメントドライバ回
路103に適した転送速度とタイミングに変換する画像情
報タイミング変換制御部、110は所定周期で転送可能な
画像情報ID1、ID2、…に変換制御する画像情報制御部、
111はセグメントドライバ回路103の転送用クロツク発生
部、112はコモンドライバ回路102とセグメントドライバ
回路103に適切な駆動波形を形成するための制御信号を
出力する駆動制御回路（FLCパネル101の１ラインに対す
る書込みタイミングを制御する）、113はHSYNC信号（水
平同期信号）の周期を検出するために用いる基準クロツ
クを発生する基準クロツク発生部、114はFLCパネル101
の環境温度を検知する温度センサーである。
ある。図中101は強誘電性液晶（FLC）パネル、102は走
査アドレスを指定することにより、そのアドレスにより
任意のラインをアクセスできるコモン（走査線）ドライ
バ回路、103は画像情報に応じた情報信号を所定のライ
ンにアクセスするセグメント（情報線）ドライバ回路、
104は制御回路、105はIBM社製PC/AT機などのホストCPU
（Central Processing Unit）、106はホストCPU105の表
示制御部分を担当するVGAなどのグラフイツク・コント
ローラ、107は制御回路104の動作手順を制御する動作手
順制御部、108はグラフイツク・コントローラ106からの
画像情報を１ライン単位で間引く画像情報の１ライン単
位での間引き制御部、109はグラフイツク・コントロー
ラ106から転送される画像情報をセグメントドライバ回
路103に適した転送速度とタイミングに変換する画像情
報タイミング変換制御部、110は所定周期で転送可能な
画像情報ID1、ID2、…に変換制御する画像情報制御部、
111はセグメントドライバ回路103の転送用クロツク発生
部、112はコモンドライバ回路102とセグメントドライバ
回路103に適切な駆動波形を形成するための制御信号を
出力する駆動制御回路（FLCパネル101の１ラインに対す
る書込みタイミングを制御する）、113はHSYNC信号（水
平同期信号）の周期を検出するために用いる基準クロツ
クを発生する基準クロツク発生部、114はFLCパネル101
の環境温度を検知する温度センサーである。
（信号名） 第１図において、制御回路104とグラフイツク・コン
トローラ106との間に設けられた信号線の機能について
説明する。これらの信号は、標準的なグラフイツク・コ
ントローラであるVGA等から出力されている信号であ
る。
トローラ106との間に設けられた信号線の機能について
説明する。これらの信号は、標準的なグラフイツク・コ
ントローラであるVGA等から出力されている信号であ
る。
（１）VSYNC−垂直同期信号:1フレームのタイミングを
決定する同期信号である。
決定する同期信号である。
VGAの場合この周期は1/70・secまたは1/60・secであ
る。
る。
（２）HSYNC−水平同期信号:1ラインのタイミングを決
定する同期信号である。
定する同期信号である。
VGAの場合この周期は31.8μsecである。
（３）HBLANK−水平ブランク信号：この信号レベルが
“H"の時、画像情報がPIXDATAに乗せられる。“L"レベ
ルの時は、ボーダ部画像情報が乗せられる。
“H"の時、画像情報がPIXDATAに乗せられる。“L"レベ
ルの時は、ボーダ部画像情報が乗せられる。
（４）PIX DATA−画像情報信号：ホストCPU105がグラフ
イツク・コントローラ106内のVRAM（画像情報格納用メ
モリ）に書込んだ情報が出力される信号ライン上の画像
情報信号である。
イツク・コントローラ106内のVRAM（画像情報格納用メ
モリ）に書込んだ情報が出力される信号ライン上の画像
情報信号である。
（５）DCLK−ドツトクロツク信号:PIX DATAの１ドツト
タイミングを決定するタイミング信号である。
タイミングを決定するタイミング信号である。
（基本動作） 第２図に制御回路104の基本動作フローチヤートを示
す。また第３図に、本発明で用いた画像情報の１ライン
単位での間引き制御回路部108のブロツク図を示し、第
４図にそのタイミングチヤートを示す。
す。また第３図に、本発明で用いた画像情報の１ライン
単位での間引き制御回路部108のブロツク図を示し、第
４図にそのタイミングチヤートを示す。
以下第１図、第３図および第４図と照らし合わせなが
ら、第２図の基本動作について詳細に説明する。なお、
説明中に記されている動作期間ごとの番号は、第２図及
び第４図と一致したものである。まず、画像情報を発生
する側であるホストCPU105から、グラフイツク・コント
ローラ106内に存在するBIOSと呼ばれるVRAMを管理する
ソフトウエアーにより、グラフイツク・コントローラ10
6は、CRT表示システムにおける場合と同じタイミング、
手順で上記信号を出力しているとする。
ら、第２図の基本動作について詳細に説明する。なお、
説明中に記されている動作期間ごとの番号は、第２図及
び第４図と一致したものである。まず、画像情報を発生
する側であるホストCPU105から、グラフイツク・コント
ローラ106内に存在するBIOSと呼ばれるVRAMを管理する
ソフトウエアーにより、グラフイツク・コントローラ10
6は、CRT表示システムにおける場合と同じタイミング、
手順で上記信号を出力しているとする。
制御回路104は、電源が投入されると、まず第３図に
示した水平同期周期検出部301において、基準クロツク
発生部113からの基準クロツクとHSYNC信号とを比較し、
HSYN信号の間に基準クロツクが何回カウントされるかを
検出する事によりHSYNC信号の周期を検出する。そし
て、その情報を水平周期情報として動作手順制御部107
に入力する。
示した水平同期周期検出部301において、基準クロツク
発生部113からの基準クロツクとHSYNC信号とを比較し、
HSYN信号の間に基準クロツクが何回カウントされるかを
検出する事によりHSYNC信号の周期を検出する。そし
て、その情報を水平周期情報として動作手順制御部107
に入力する。
温度センサー114により、FLCパネル103の環境温度情
報をセンスし、その温度情報であるTempを動作手順制御
部107に入力する。
報をセンスし、その温度情報であるTempを動作手順制御
部107に入力する。
期間の水平同期周期検出部301で得られたHSYNC信号
の周期と期間で得られたTemp情報から、FLCパネル101
の１ライン分の書き込みに必要な書込み期間（1H＝一水
平走査期間）と駆動電圧Ｖと決定する。この決定方法の
詳細は、後述する。ここで、決められた1Hに基づいて、
画像情報が１ライン単位で間引かれる。さらに、この間
引き単位数に従って、１垂直走査おける飛越し本数が決
まる。例えば、間引き値（Ｎ−１）はインターレース走
査における飛越し本数に相当し、これが２の時、最初の
フイールド走査における走査線の順番は、１番目、４番
目、７番目、…3F−２番目、続く第２回のフィールド走
査における走査線の順番は、２番目、５番目、８番目、
…3F−１番目、第３回目のフイールド走査における走査
線の順番は、３案目、６番目、９番目、…3F番目（Ｆ＝
１、２、３…整数）となったインターレース走査が行な
われる。
の周期と期間で得られたTemp情報から、FLCパネル101
の１ライン分の書き込みに必要な書込み期間（1H＝一水
平走査期間）と駆動電圧Ｖと決定する。この決定方法の
詳細は、後述する。ここで、決められた1Hに基づいて、
画像情報が１ライン単位で間引かれる。さらに、この間
引き単位数に従って、１垂直走査おける飛越し本数が決
まる。例えば、間引き値（Ｎ−１）はインターレース走
査における飛越し本数に相当し、これが２の時、最初の
フイールド走査における走査線の順番は、１番目、４番
目、７番目、…3F−２番目、続く第２回のフィールド走
査における走査線の順番は、２番目、５番目、８番目、
…3F−１番目、第３回目のフイールド走査における走査
線の順番は、３案目、６番目、９番目、…3F番目（Ｆ＝
１、２、３…整数）となったインターレース走査が行な
われる。
また、本発明では、１回目〜３回目のフイールド走査
の順番を前述の如く第１回目、第２回目と第３回目の順
とすることに限らず、例えば第２回目のフイールド走査
を最初のフイールド走査とし、続いて第１回目のものを
第２回目でフイールド走査する様なランダムインターレ
ース方式を用いることが可能である。かかる走査方式
は、特開昭63−65494号公報や特願昭63−285141（1988.
11.11出願）号明細書に開示されており、本発明でもか
かるマルチインターレース走査方式を用いることができ
る。
の順番を前述の如く第１回目、第２回目と第３回目の順
とすることに限らず、例えば第２回目のフイールド走査
を最初のフイールド走査とし、続いて第１回目のものを
第２回目でフイールド走査する様なランダムインターレ
ース方式を用いることが可能である。かかる走査方式
は、特開昭63−65494号公報や特願昭63−285141（1988.
11.11出願）号明細書に開示されており、本発明でもか
かるマルチインターレース走査方式を用いることができ
る。
動作手順制御部107は、1Hと駆動電圧、間引き値を算
出すると、グラフイツク・コントローラ106から出力さ
れるVSYNC信号がアクテイブになるのを待つ。
出すると、グラフイツク・コントローラ106から出力さ
れるVSYNC信号がアクテイブになるのを待つ。
VSYNC信号がアクテイブになったことを認識すると、
動作手順制御部107は期間で検出したHSYNC信号周期と
比較しHSYNC信号周期の変更がないかをチエツクするた
め、再びHSYNC信号周期を検出する。この動作を行う理
由は、グラフイツク・コントローラ106によっては、HSY
NC信号周期がホストCPU105により変化するものがあるた
めである。もし変化があった場合は、再び期間に戻
り、1Hと駆動電圧を変更する手順を繰り返す。この動作
は、VSYNC信号がアクテイブになる毎に行う。
動作手順制御部107は期間で検出したHSYNC信号周期と
比較しHSYNC信号周期の変更がないかをチエツクするた
め、再びHSYNC信号周期を検出する。この動作を行う理
由は、グラフイツク・コントローラ106によっては、HSY
NC信号周期がホストCPU105により変化するものがあるた
めである。もし変化があった場合は、再び期間に戻
り、1Hと駆動電圧を変更する手順を繰り返す。この動作
は、VSYNC信号がアクテイブになる毎に行う。
動作手順107は、あらかじめグラフイツク・コントロ
ーラ106との間で決められた画像情報が出力されるタイ
ミング（VSYNC信号がアクテイブになってから何回目のH
SYNC信号から画像情報が送られるか）に合った初期入力
ライン情報ｍを入力ラインレジスタ302にセツトする。
一方HSYNCカウンタ303は、VSYNC信号によりリセツトさ
れHSYNC信号が入力されるごとにカウントアツプされ
る。
ーラ106との間で決められた画像情報が出力されるタイ
ミング（VSYNC信号がアクテイブになってから何回目のH
SYNC信号から画像情報が送られるか）に合った初期入力
ライン情報ｍを入力ラインレジスタ302にセツトする。
一方HSYNCカウンタ303は、VSYNC信号によりリセツトさ
れHSYNC信号が入力されるごとにカウントアツプされ
る。
そしてこのカウント値は、比較器304に常に入力さ
れ、入力ラインレジスタ302の値と常に比較される。こ
の２つの値が一致したとき比較器304は次のHSYNC信号が
立ち下がるまでの期間“H"レベルを出力する（DGATE信
号）。
れ、入力ラインレジスタ302の値と常に比較される。こ
の２つの値が一致したとき比較器304は次のHSYNC信号が
立ち下がるまでの期間“H"レベルを出力する（DGATE信
号）。
また、このDGATE信号は、割り込み信号発生部305に入
力され、そして割り込み信号発生部305はDGATE信号の立
ち上がりで制御部107へ入力するための割り込み信号IRQ
1信号を発生する。
力され、そして割り込み信号発生部305はDGATE信号の立
ち上がりで制御部107へ入力するための割り込み信号IRQ
1信号を発生する。
動作手順107は、IRQ1信号を認識すると、入力ライン
レジスタ302に設定した１ライン分の画像情報が、転送
されてきたことを認識できる。そして次に必要な入力ラ
イン情報を入力ラインレジスタ302にセツトする。この
情報のカウント値は、入力ラインレジスタ302の前の値I
LD（＝ｍ）に間引き値Ｎ−１に１を加算した値Ｎを加算
した値である。第４図の例では、間引き値Ｎ−１＝２の
場合のタイミングチヤートを示しているので、入力ライ
ンレジスタ302に設定するカウント値は、ILD＋３（ｍ＋
３、ｍ＋６、ｍ＋９、…）となる。
レジスタ302に設定した１ライン分の画像情報が、転送
されてきたことを認識できる。そして次に必要な入力ラ
イン情報を入力ラインレジスタ302にセツトする。この
情報のカウント値は、入力ラインレジスタ302の前の値I
LD（＝ｍ）に間引き値Ｎ−１に１を加算した値Ｎを加算
した値である。第４図の例では、間引き値Ｎ−１＝２の
場合のタイミングチヤートを示しているので、入力ライ
ンレジスタ302に設定するカウント値は、ILD＋３（ｍ＋
３、ｍ＋６、ｍ＋９、…）となる。
一方、PIX DATA信号ラインに出力される画像情報は、
この期間に画像情報転送タイミング変換制御部109に一
度入力される。
この期間に画像情報転送タイミング変換制御部109に一
度入力される。
動作手順制御部107は、FLCパネル101に書込むための
初期の走査アドレスラツチデータSAを駆動制御回路112
にセツトする。そして、コモンドライバ回路102とセグ
メントドライバ回路103を駆動するために駆動イネーブ
ル信号DEを駆動制御回路112に出力する。この駆動イネ
ーブル信号DEは、“H"レベルの時駆動制御回路112が出
力するSDI信号（セグメントドライバ回路103に画像情報
転送するトリガ信号）及びパネル1Hタイミング信号HT
（FLCパネル101の1H周期を決定する）がアクテイブとな
る。
初期の走査アドレスラツチデータSAを駆動制御回路112
にセツトする。そして、コモンドライバ回路102とセグ
メントドライバ回路103を駆動するために駆動イネーブ
ル信号DEを駆動制御回路112に出力する。この駆動イネ
ーブル信号DEは、“H"レベルの時駆動制御回路112が出
力するSDI信号（セグメントドライバ回路103に画像情報
転送するトリガ信号）及びパネル1Hタイミング信号HT
（FLCパネル101の1H周期を決定する）がアクテイブとな
る。
動作手順制御部107は、入力ラインレジスタ302のカウ
ント値（ILD＋3:m＋３、ｍ＋６、,m＋９、…）に対応す
る画像情報に対する転送認識信号として機能する制御部
割り込み信号IRQ1を受信し、この信号の受信が認識され
ると、動作手順制御部107は、対応する画像情報を入力
ラインレジスタ302にセットし、駆動制御回路112に転送
する。また、IRQ1の受信を動作照制御部107が認識する
と、この制御部107は走査アドレスデータ（SA＋Ｎ）を
入力ラインレジスタ302にセツトし、駆動制御回路112に
転送する。
ント値（ILD＋3:m＋３、ｍ＋６、,m＋９、…）に対応す
る画像情報に対する転送認識信号として機能する制御部
割り込み信号IRQ1を受信し、この信号の受信が認識され
ると、動作手順制御部107は、対応する画像情報を入力
ラインレジスタ302にセットし、駆動制御回路112に転送
する。また、IRQ1の受信を動作照制御部107が認識する
と、この制御部107は走査アドレスデータ（SA＋Ｎ）を
入力ラインレジスタ302にセツトし、駆動制御回路112に
転送する。
また、駆動制御回路112は、IRQ1信号により期間で
セツトした走査アドレスラツチデータSAをコモンドライ
バ回路102にセツトする。同時にパネル1Hタイミング信
号HTを作り出し、コモンドライバ回路102とセグメント
ドライバ回路103にそれぞれ出力する。この動作により
コモンドライバ回路102は、アドレスされた走査ライン
の消去を行う。このアドレスされた走査ラインに対応し
たデータ書込みは、次のパネル1H期間にセグメントドラ
イバ回路103に転送されている画像情報に基づき書込ま
れる。
セツトした走査アドレスラツチデータSAをコモンドライ
バ回路102にセツトする。同時にパネル1Hタイミング信
号HTを作り出し、コモンドライバ回路102とセグメント
ドライバ回路103にそれぞれ出力する。この動作により
コモンドライバ回路102は、アドレスされた走査ライン
の消去を行う。このアドレスされた走査ラインに対応し
たデータ書込みは、次のパネル1H期間にセグメントドラ
イバ回路103に転送されている画像情報に基づき書込ま
れる。
また、この期間に駆動制御回路112からSDI信号が出力
され、同時に画像情報転送タイミング変換制御部109か
ら期間のタイミングに入力された画像情報DATAがコモ
ンドライバ回路102セグメントドライバ回路103の転送速
度に適合した速度で画像データ制御110を介してセグメ
ントドライバ回路103に出力される。第４図の例ではセ
グメントドライバ回路103に2560ドツト（面積諧調を行
うために１画素を４ドツトで構成した場合）の画像情報
IDを100nsec周期で８ビツトパラレール転送した場合の
タイミングを記している。パネル1Hがこのスピードより
遅い場合は、その差分時間の間、セグメントドライバ回
路103は、転送を終了したのち待機状態となる。
され、同時に画像情報転送タイミング変換制御部109か
ら期間のタイミングに入力された画像情報DATAがコモ
ンドライバ回路102セグメントドライバ回路103の転送速
度に適合した速度で画像データ制御110を介してセグメ
ントドライバ回路103に出力される。第４図の例ではセ
グメントドライバ回路103に2560ドツト（面積諧調を行
うために１画素を４ドツトで構成した場合）の画像情報
IDを100nsec周期で８ビツトパラレール転送した場合の
タイミングを記している。パネル1Hがこのスピードより
遅い場合は、その差分時間の間、セグメントドライバ回
路103は、転送を終了したのち待機状態となる。
動作手順制御部107は、FLCパネル101にとっての１フ
イールド（グラフイツク・コントローラ106から見ると
１フレーム）が終了したかどうかを判断する。たとえ
ば、グラフイツク・コントローラ106から転送される走
査アドレスデータの数をカウントすると、そのカウント
値が現在の入力データILDにｎを加算した結果がカウン
ト値をオーバーした場合は、１フイールド終了したこと
になるため期間に戻りVSYNC信号を待ち、次のフイー
ルドデータを入力し始める。もしまだそのカウント値よ
り加算結果が小さい場合は再び期間に戻りそれ以降の
動作を繰り返す。
イールド（グラフイツク・コントローラ106から見ると
１フレーム）が終了したかどうかを判断する。たとえ
ば、グラフイツク・コントローラ106から転送される走
査アドレスデータの数をカウントすると、そのカウント
値が現在の入力データILDにｎを加算した結果がカウン
ト値をオーバーした場合は、１フイールド終了したこと
になるため期間に戻りVSYNC信号を待ち、次のフイー
ルドデータを入力し始める。もしまだそのカウント値よ
り加算結果が小さい場合は再び期間に戻りそれ以降の
動作を繰り返す。
動作手順制御部107は、期間のフイールド終了がＮ
回繰り返されたかを判断する。もしＮ回繰り返されてい
た場合は、FLCパネル101にとって、１フレーム分の画像
情報を受け取ったことになる。Ｎ回以下であれば期間
の処理を行い、これ以降の動作を繰り返す。このとき、
初期入力ラインデータｍは、次のフイールドデータを受
け取るため１つインクリメントされる。もし、ここで１
つのインクリメントではなく１からＮまでの数値の内か
ら、ある手順でランダムに選択すれば、ランダムインタ
ーレースが可能となる。
回繰り返されたかを判断する。もしＮ回繰り返されてい
た場合は、FLCパネル101にとって、１フレーム分の画像
情報を受け取ったことになる。Ｎ回以下であれば期間
の処理を行い、これ以降の動作を繰り返す。このとき、
初期入力ラインデータｍは、次のフイールドデータを受
け取るため１つインクリメントされる。もし、ここで１
つのインクリメントではなく１からＮまでの数値の内か
ら、ある手順でランダムに選択すれば、ランダムインタ
ーレースが可能となる。
期間の処理で、１フレームの書込みが終了した場
合、制御回路104はFLCパネル101の温度補償を行うタイ
ミングがどうかを判断する。このタイミングの基準は、
フレームの回数によって行う。もし、あらかじめ決めら
れた回数分のフレーム画像を書込んでいれば、期間に
戻り1Hと駆動電圧を新たに設定し、以降の動作を繰り返
す。そうでなければ期間の動作を繰り返す。
合、制御回路104はFLCパネル101の温度補償を行うタイ
ミングがどうかを判断する。このタイミングの基準は、
フレームの回数によって行う。もし、あらかじめ決めら
れた回数分のフレーム画像を書込んでいれば、期間に
戻り1Hと駆動電圧を新たに設定し、以降の動作を繰り返
す。そうでなければ期間の動作を繰り返す。
尚、第４図中の“PD"及び“BD"はそれぞれIBM社製VGA
で用いられてい画像情報及びボーダー情報である。
で用いられてい画像情報及びボーダー情報である。
（1Hと駆動電圧Ｖの決定） 期間において、FLCパネル101の環境温度とHSYNC信
号周期により最適な1Hと駆動電圧Ｖを決定する。
号周期により最適な1Hと駆動電圧Ｖを決定する。
FLCパネル101の温度特性は、その1HとＶとによって決
められる。動作手順制御部107は、FLCパネル101を駆動
するために必要な環境温度に対する1HとＶの関係を示し
たテーブルを格納している。そして、温度センサー114
で検出した環境温度と比例したアナログ電圧を、制御部
107内で、A/D変換してそのデイジタル値に応じた1HとＶ
をテーブルから求めている。
められる。動作手順制御部107は、FLCパネル101を駆動
するために必要な環境温度に対する1HとＶの関係を示し
たテーブルを格納している。そして、温度センサー114
で検出した環境温度と比例したアナログ電圧を、制御部
107内で、A/D変換してそのデイジタル値に応じた1HとＶ
をテーブルから求めている。
この際、1Hは、パネル駆動に休止時間を持たせないた
めに、グラフイツク・コントローラ106から送られるHSY
NC信号周期の整数倍となるという条件から、その1HとＶ
の決定方法に工夫を要する。以下その決定方法について
説明する。
めに、グラフイツク・コントローラ106から送られるHSY
NC信号周期の整数倍となるという条件から、その1HとＶ
の決定方法に工夫を要する。以下その決定方法について
説明する。
第５図（ａ）は、制御部107内に格納された環境温度
に対する1Hと駆動電圧Ｖの基準テーブルとそのグラフで
ある。第５図（ｂ）は、駆動電圧Ｖに対して可変可能な
1Hの許容範囲を示すテーブルとそのグラフである。まず 1.環境温度に応じたアナログ電圧をA/D変換したデイジ
タル値により、第５図（ａ）に示したテーブルからFLC
パネル101によって最適な1HとＶを求める。
に対する1Hと駆動電圧Ｖの基準テーブルとそのグラフで
ある。第５図（ｂ）は、駆動電圧Ｖに対して可変可能な
1Hの許容範囲を示すテーブルとそのグラフである。まず 1.環境温度に応じたアナログ電圧をA/D変換したデイジ
タル値により、第５図（ａ）に示したテーブルからFLC
パネル101によって最適な1HとＶを求める。
2.環境温度のデイジタル値がTkの時の最適1Hを1Hk、最
適ＶをVkとする。下記式からHSYNC信号周期の整数倍値
Ｎを求める。Ｎ−１の値は、ライン単位ごとの画像情報
飛越し値（インターレースの値）の最小値となる。
適ＶをVkとする。下記式からHSYNC信号周期の整数倍値
Ｎを求める。Ｎ−１の値は、ライン単位ごとの画像情報
飛越し値（インターレースの値）の最小値となる。
1Hk/HSYNC信号周期＝ｎ ｎの小数点以下を切り上げた整数＝Ｎ 3.次に、2.で求めたＮ−１に、ある整数Ｘを加算し、実
際の飛越し値を決定する。飛越し値を最小にしたけれ
ば、Ｘはゼロとなる。次に（Ｎ−１＋Ｘ）にHSYNC信号
周期を乗じて1Hを決定する。
際の飛越し値を決定する。飛越し値を最小にしたけれ
ば、Ｘはゼロとなる。次に（Ｎ−１＋Ｘ）にHSYNC信号
周期を乗じて1Hを決定する。
1H＝HSYNC信号周期（Ｎ−１＋Ｘ） 4.次に、3.で求めた1Hが、1Hkと同じであれば、Vkが駆
動電圧Ｖとなる。ここで、1Hが1Hkではなく、1Hkと1Hk
＋１の間になった場合は、VkとVk＋１それぞれに対す
る、1Hの可変可能な許容範囲を第５図（ｂ）図から求め
る。この許容範囲の値も制御部107にあらかじめ格納さ
れている。
動電圧Ｖとなる。ここで、1Hが1Hkではなく、1Hkと1Hk
＋１の間になった場合は、VkとVk＋１それぞれに対す
る、1Hの可変可能な許容範囲を第５図（ｂ）図から求め
る。この許容範囲の値も制御部107にあらかじめ格納さ
れている。
5.次に、4.で求めたVkに対する1Hkmaxと1Hkmin、Vk＋１
に対する1Hk＋1maxと1Hk＋1minの間に1Hが存在するかを
それぞれ調べ、存在した方のＶの値を駆動電圧Ｖとす
る。
に対する1Hk＋1maxと1Hk＋1minの間に1Hが存在するかを
それぞれ調べ、存在した方のＶの値を駆動電圧Ｖとす
る。
もし両方に存在した場合は、1Hkと1Hk＋１の内1Hによ
り近い方の1Hの駆動電圧Ｖを採用する。
り近い方の1Hの駆動電圧Ｖを採用する。
また、本発明で用いた強誘電性液晶表示パネル及びそ
の駆動方式としては、例えばカンベらの米国特許第4655
561号公報、オカダらの米国特許第4800382号公報などに
開示のものを用いることができる。
の駆動方式としては、例えばカンベらの米国特許第4655
561号公報、オカダらの米国特許第4800382号公報などに
開示のものを用いることができる。
以上説明したようにグラフイツク・コントローラから
出力されているCRT表示システムで用いている標準的な
出力信号のみで、FLCパネルに適切な画像情報を転送
し、その情報を書込むことが可能な制御回路104によ
り、グラフィック・コントローラ106内に存在する本来C
RT表示システムのために書かれたBIOS ROMの内容をまっ
たく変更することなく、FLCパネル101にマルチインター
レース書込みを行わせることができる。このことにより
FLCパネル101の環境温度が変化しFLCの温度特性により
画像情報書込みのフレーム周波数が変化しても、ホスト
CPU上で動くCRT用アプリケーシヨンソフトウエアーは、
CRTと互換性を保ったまま動かすことができる。
出力されているCRT表示システムで用いている標準的な
出力信号のみで、FLCパネルに適切な画像情報を転送
し、その情報を書込むことが可能な制御回路104によ
り、グラフィック・コントローラ106内に存在する本来C
RT表示システムのために書かれたBIOS ROMの内容をまっ
たく変更することなく、FLCパネル101にマルチインター
レース書込みを行わせることができる。このことにより
FLCパネル101の環境温度が変化しFLCの温度特性により
画像情報書込みのフレーム周波数が変化しても、ホスト
CPU上で動くCRT用アプリケーシヨンソフトウエアーは、
CRTと互換性を保ったまま動かすことができる。
第１図は、本発明のブロツク図である。第２図は、本発
明で用いたフローチヤートを示すフローチヤート図であ
る。第３図は、本発明で用いた動作手順制御部のブロツ
ク図である。第４図は、本発明の表示システムを用いた
タイミングチヤートを示すタイミングチヤート図であ
る。第５図（ａ）は、本発明で用いた基準テーブルとそ
のグラフを示す説明図である。第５図（ｂ）は、本発明
で用いた1Hの許容範囲テーブルとそのグラフを示す説明
図である。
明で用いたフローチヤートを示すフローチヤート図であ
る。第３図は、本発明で用いた動作手順制御部のブロツ
ク図である。第４図は、本発明の表示システムを用いた
タイミングチヤートを示すタイミングチヤート図であ
る。第５図（ａ）は、本発明で用いた基準テーブルとそ
のグラフを示す説明図である。第５図（ｂ）は、本発明
で用いた1Hの許容範囲テーブルとそのグラフを示す説明
図である。
フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｇ０９Ｇ 3/20 ６７０ Ｇ０９Ｇ 3/20 ６７０Ｌ 3/36 3/36 (58)調査した分野(Int.Cl.6，ＤＢ名) G09G 3/00 - 3/38 G02F 1/133
Claims (1)
- 【請求項１】所定の周期（HSYNC）で転送されてくる画
像情報を受信する受信手段（109）、前記受信手段によ
って受信された画像情報を制御する制御手段（107、10
8、110）及び前記制御手段からの出力信号を温度に応じ
て一水平走査期間（1H）が変動する表示パネル（101）
に転送する出力手段（112、110）を有する画像情報制御
装置において、 前記制御手段は、前記表示パネルの温度（TEMP）に応じ
て一水平走査期間を指定し、該指定された一水平走査期
間に基づいて、前記受信された画像情報からの間引き値
及びインターレース走査の飛越し値を指定し、該間引き
値及び該飛越し値に応じて前記表示パネルの駆動を制御
する手段を有することを特徴とする画像情報処理装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2160499A JP2899073B2 (ja) | 1990-06-18 | 1990-06-18 | 画像情報制御装置 |
| DE69125419T DE69125419T2 (de) | 1990-06-18 | 1991-06-17 | Bildinformationssteuergerät und Anzeigesystem |
| EP91109900A EP0462541B1 (en) | 1990-06-18 | 1991-06-17 | Image information control device and display system |
| AT91109900T ATE151189T1 (de) | 1990-06-18 | 1991-06-17 | Bildinformationssteuergerät und anzeigesystem |
| KR1019910010062A KR940007823B1 (ko) | 1990-06-18 | 1991-06-18 | 영상정보 제어장치 및 디스플레이 시스템 |
| US08/447,007 US5757352A (en) | 1990-06-18 | 1995-05-22 | Image information control apparatus and display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2160499A JP2899073B2 (ja) | 1990-06-18 | 1990-06-18 | 画像情報制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0451086A JPH0451086A (ja) | 1992-02-19 |
| JP2899073B2 true JP2899073B2 (ja) | 1999-06-02 |
Family
ID=15716260
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2160499A Expired - Fee Related JP2899073B2 (ja) | 1990-06-18 | 1990-06-18 | 画像情報制御装置 |
Country Status (5)
| Country | Link |
|---|---|
| EP (1) | EP0462541B1 (ja) |
| JP (1) | JP2899073B2 (ja) |
| KR (1) | KR940007823B1 (ja) |
| AT (1) | ATE151189T1 (ja) |
| DE (1) | DE69125419T2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5757352A (en) * | 1990-06-18 | 1998-05-26 | Canon Kabushiki Kaisha | Image information control apparatus and display device |
| JPH04371998A (ja) * | 1991-06-21 | 1992-12-24 | Canon Inc | 駆動装置 |
| DE69321873T2 (de) * | 1992-05-19 | 1999-05-20 | Canon Kk | Verfahren und Einrichtung zur Steuerung einer Anzeige |
| JP3544022B2 (ja) * | 1995-03-14 | 2004-07-21 | キヤノン株式会社 | 表示装置用のデータ処理装置 |
| US5818419A (en) * | 1995-10-31 | 1998-10-06 | Fujitsu Limited | Display device and method for driving the same |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2579933B2 (ja) * | 1987-03-31 | 1997-02-12 | キヤノン株式会社 | 表示制御装置 |
| JPH0362090A (ja) * | 1989-07-31 | 1991-03-18 | Toshiba Corp | フラットパネル表示制御回路 |
-
1990
- 1990-06-18 JP JP2160499A patent/JP2899073B2/ja not_active Expired - Fee Related
-
1991
- 1991-06-17 DE DE69125419T patent/DE69125419T2/de not_active Expired - Fee Related
- 1991-06-17 EP EP91109900A patent/EP0462541B1/en not_active Expired - Lifetime
- 1991-06-17 AT AT91109900T patent/ATE151189T1/de active
- 1991-06-18 KR KR1019910010062A patent/KR940007823B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| EP0462541A2 (en) | 1991-12-27 |
| DE69125419T2 (de) | 1997-09-04 |
| KR940007823B1 (ko) | 1994-08-25 |
| ATE151189T1 (de) | 1997-04-15 |
| EP0462541A3 (en) | 1992-12-09 |
| EP0462541B1 (en) | 1997-04-02 |
| KR920001313A (ko) | 1992-01-30 |
| DE69125419D1 (de) | 1997-05-07 |
| JPH0451086A (ja) | 1992-02-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5699075A (en) | Display driving apparatus and information processing system | |
| JP2892009B2 (ja) | 表示制御方式 | |
| EP0852371B1 (en) | Image display device | |
| US7518587B2 (en) | Impulse driving method and apparatus for liquid crystal device | |
| JP2868650B2 (ja) | 表示装置 | |
| US8098223B2 (en) | Apparatus and method for driving a liquid crystal display device to prevent defective images during frequency conversion | |
| US20060007093A1 (en) | Liquid crystal display apparatus and a driving method thereof | |
| US5379051A (en) | Method and apparatus for rearranging and displaying line data | |
| EP0450640B1 (en) | Display apparatus | |
| EP0464555B1 (en) | Image data control apparatus and display system | |
| US20020024496A1 (en) | Image display device | |
| US5644332A (en) | Apparatus and method for controlling drive of a display device in accordance with the number of scanning lines to be updated | |
| EP0421772A2 (en) | Display apparatus | |
| JP2899073B2 (ja) | 画像情報制御装置 | |
| EP0530005B1 (en) | Display apparatus | |
| US5757352A (en) | Image information control apparatus and display device | |
| US5905483A (en) | Display control apparatus | |
| EP0691638B1 (en) | Changed line detecting apparatus and method | |
| EP0519743B1 (en) | Image information control apparatus and display device | |
| KR100385953B1 (ko) | 프레임 메모리를 내장하는 ｔｆｔ-ｌｃｄ의 구동 ｉｃ 및구동 ｉｃ에서의 데이터 동기 방법 | |
| JPH0594158A (ja) | マイクロコンピユータ | |
| JP3140803B2 (ja) | 表示制御装置および表示制御方法 | |
| KR920003179B1 (ko) | 플라즈마 디스플레이 콘트롤 시스템 | |
| JP3229341B2 (ja) | 表示制御装置および表示制御方法 | |
| JPH0792933A (ja) | フラットパネル表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |