JP2885618B2 - 適応受信機 - Google Patents
適応受信機Info
- Publication number
- JP2885618B2 JP2885618B2 JP5197971A JP19797193A JP2885618B2 JP 2885618 B2 JP2885618 B2 JP 2885618B2 JP 5197971 A JP5197971 A JP 5197971A JP 19797193 A JP19797193 A JP 19797193A JP 2885618 B2 JP2885618 B2 JP 2885618B2
- Authority
- JP
- Japan
- Prior art keywords
- tap
- signal
- delay
- adaptive
- tap coefficient
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Filters That Use Time-Delay Elements (AREA)
- Filters And Equalizers (AREA)
- Dc Digital Transmission (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Radio Transmission System (AREA)
Description
複数の適応整合フィルタによるダイバーシチ合成と判定
帰還形等化器による符号間干渉の除去を行う適応受信機
に関する。
るダイバーシチ合成と判定帰還形等化器による符号間干
渉の除去を行う適応受信機が知られている(渡辺孝次
郎:”マルチパス伝送路における適応受信方式”、電子
通信学会、通信方式研究会、1979年2月(CS78
−203))。この従来の適応受信機は、図2に示す如
く、N個の適応整合フィルタ(AMF)401 〜40N
と、これらN個の適応整合フィルタ401 〜40N の出
力信号をそれぞれ合成する合成器20と、合成器20の
出力合成信号が入力される判定帰還形等化器(DFE)
30とよりなり、判定帰還形等化器30の出力信号によ
り適応整合フィルタ401 〜40N のタップ係数を制御
する構成とされている。
ス回線にて最適受信を行うもので、各ダイバーシチブラ
ンチの適応整合フィルタ401 〜40N により、ベース
バンド入力信号の信号対雑音電力比(SN比)を最大化
した後、合成器で最大比合成することにより信号強化を
行い、合成器20によるダイバーシチ合成後の残留符号
間干渉を判定帰還形等化器30により除去することがで
きるため、厳しいマルチパスフェージング回線でのディ
ジタル伝送を可能とする。この適応受信機は、典型的な
マルチパス回線となる対流圏散乱通信で既に実用化され
ている。
ルタ401 〜40N はそれぞれ同一構成で、図2に示す
如く縦続接続された、各々遅延時間がT/2(Tはシン
ボル周期)の遅延素子411 〜414 と、これら遅延素
子411 〜414 の入力信号が分岐して入力される複素
乗算器421 〜424 及び遅延素子411 の出力信号が
入力される複素乗算器425 と、これら複素乗算器42
1 〜425 の出力信号をそれぞれ合成する合成器43
と、タップ係数修正回路44とより構成されている。
N の動作について、図3と共に説明する。同図中、図2
と同一構成部分には同一符号を付してある。図3におい
て、41は前記遅延素子411 〜414 に相当する遅延
素子、42は前記複素乗算器421 〜424 に相当する
複素乗算器である。また、図3(A)は伝送路インパル
ス応答の一例、同図(B)は適応整合フィルタのタップ
係数分布の一例、同図(C)は適応整合フィルタ出力に
おける伝送系インパルス応答の一例、同図(D)は適応
整合フィルタの基準タップがシフトした場合の適応整合
フィルタのタップ係数分布の一例、同図(E)は前記基
準タップがシフトした場合の適応整合フィルタ出力にお
ける伝送系インパルス応答の一例をそれぞれ示す。
(A)に示すものであるとすると、この場合の遅延素子
41、複素乗算器42及び合成器43から構成されるト
ランスバーサルフィルタ、すなわち適応整合フィルタ
は、同図(A)のインパルス応答の時間反転複素共役な
応答である同図(B)に示すタップ係数分布を推定す
る。この複素共役時間反転の応答は、図3(A)のイン
パルス応答のT/2間隔のサンプリング値をh-2、
h-1、h0 、h1 、h2 とおき、同様に、適応整合フィ
ルタのタップ係数分布のT/2間隔のサンプリング値を
同図(B)に示すように、W-2、W-1、W0 、W1 、W
2 とすると、次式で表される。
パルス応答の主応答は、時刻t=0のh0 であり、エネ
ルギーが図3(A)に示すように、最大となっている。
これに対応する適応整合フィルタ応答は、図3(B)の
W0 であり、これは適応整合フィルタのタップ係数とし
て、複数の複素乗算器42のうち中央の複素乗算器(図
2の423 )で乗じられる。この中央のタップは、イン
パルス応答の基準タイミングとなるため、基準タップと
呼ばれる。同様に、他のサンプリング値Wi (i=−
2,−1,1,2)も、複数の複素乗算器42のうち対
応する順番の複素乗算器(図2の42i )でタップ係数
として乗じられる。
(図3(A))に時間反転複素共役な応答(図3
(B))を畳み込むことを通信理論では整合フィルタリ
ングと呼び、適応整合フィルタ出力でのインパルス応答
は、図3(C)に示すように対称な形状となる。すなわ
ち、時間分散したインパルス応答(図3(A))が基準
時刻(t=0)に収束し、信号強化が行われる。これが
適応整合フィルタによるSN比の最大化動作である。
は、そのタップ係数を推定することであり、通常の手法
は下記のようになる。
を入力し、受信入力信号を推定する。次に、この推定信
号と実際の入力信号との誤差をとり、この自乗平均を最
小とするアルゴリズムにより整合フィルタのタップ係数
を推定する。しかし、図2に示す適応受信機内の適応整
合フィルタ401 〜40N のそれぞれは、もっと容易に
整合フィルタタップ係数を推定するために、レプリカフ
ィルタを用いるのではなく、判定データ信号による相関
法を用いている。
送信側にて送信シンボル系列{Sn}を・・・,S-2,
S-1,S0 ,S1 ,S2 ,・・・の順でT周期毎に送信
した場合、受信信号はこの送信シンボル系列と伝送路イ
ンパルス応答(図3(A))との畳み込み演算で与えら
れる。このときの図2の適応整合フィルタ401 の各タ
ップ上の受信信号r-2,r-1,r0 ,r1 ,r2 は次式
のようになる。
タップ上の受信信号ri (i=−2,−1,0,1,
2)と判定帰還形等化器30からの判定データ信号Sと
相関演算を行い、得られた相関値を該当するタップのタ
ップ係数とする。すなわち、i番目のタップ係数Wiは
次式で表される。
は複素共役を示す。また、判定帰還形等化器30からの
判定データ信号Sが時刻t=0のS0 のときには、上記
のタップ係数Wi は次式で表される。
し、Sに関する自己相関電力を”1”とし、また1シン
ボル以上離れた場合の自己相関を”0”とおいて計算を
進めると、次式のようになる。
合フィルタとして動作するためのタップ係数を示す
(1)式から(5)式と一致することが分る。従って、
レプリカフィルタを用いなくても、タップ修正回路44
における相関演算式((11)式)により適応整合フィ
ルタのタップ係数が求められる。
は、タイミング制御機能を有していることである。この
タイミング機能はトランスバーサルフィルタを分数間隔
にすることで実現されることが良く知られている。ここ
で、分数間隔とは図2の遅延素子411 〜414 の遅延
時間をシンボル周期Tの半分の値に設定することを示
す。
変動を受けた受信信号タイミングを受信機のクロックタ
イミング位相に合わせることをいう。具体的には、送信
したシンボルはそれぞれ独立なダイバーシチブランチを
伝搬する。各ブランチの伝搬経路は時間変動しており、
伝搬遅延時間は刻々と変動している。そのため、各ダイ
バーシチブランチの受信シンボルの受信タイミングは独
立な変動を受け、一致しない。
では、各ブランチの主応答が一致せず、合成インパルス
応答はマルチパスによる遅延分散だけでなく、このブラ
ンチ間のタイミングずれによる分散が加算されることに
なる。このことは、合成インパルス応答がナイキストの
無歪条件から更に外れることを意味する。従って、各ブ
ランチ間のタイミングずれを吸収する必要がある。そこ
で、分数間隔トランスバーサルフィルタである図2の適
応整合フィルタ401 〜40N は下記の動作によりタイ
ミング位相ずれを吸収する。
ップ上には、受信信号r-2,r-1,r0 ,r1 ,r2 の
順に分布している。これらは互いにT/2間隔でサンプ
リングされた受信信号である。従って、中央タップの受
信信号r0 に着目した場合、(8)式中のシンボルS0
は(7)式及び(9)式に示すように前後のタップ上の
受信信号r-1とr1 にも分布している。
中のS0 は、中央タップの受信信号r0 中のS0 よりも
T/2だけ時間的に遅れている。一方、(9)式で示さ
れる受信信号r1 中のS0 は、中央タップの受信信号r
0 中のS0 よりもT/2だけ時間的に進んでいる。この
場合、タップ係数W1 の方をタップ係数W0 よりも大き
くすると、合成器43の出力ではS0 のタイミングを等
価的に進めることが可能である。逆に、タップ係数W-1
の方をW0 よりも大きくした場合、中央タップよりも時
間的に遅れたS0 が合成器43から出力されるため、等
価的にS0 のタイミングを遅らせることが可能である。
用してタイミング制御を行い、各ダイバーシチブランチ
の受信シンボルの受信タイミングを一致させ、効果的な
ダイバーシチ合成を可能とするものである。
係数Wi は、前記第1のポイントの相関法により求めら
れている。前記した相関法では、判定帰還形等化器30
の出力判定データSを利用している。この判定データS
のタイミングは、判定帰還形等化器30に内蔵されてい
るクロック再生回路のタイミングに基づいている。従っ
て、適応整合フィルタの相関処理はすべてこの判定デー
タSから抽出した受信クロック、すなわち判定帰還形等
化器30内のクロック再生回路のクロック位相のタイミ
ングに支配されることになる。
ックの立ち上がりタイミングは、図3(B)の時刻t=
0に対応する。また、これを中心としてT/2間隔に配
列された各タップによる整合フィルタリングにより、整
合フィルタ出力では図3(C)に示すように、正常動作
時には前記したように、主応答が基準タイミング(t=
0)に位置するようになる。この動作がまさしく適応整
合フィルタによるSN比の最大化であると同時に、タイ
ミングを基準タイミング(t=0)に位相合わせするタ
イミング機能である。
の適応受信機は、上記のように受信クロックでリタイミ
ングされた判定データを帰還して適応整合フィルタ40
1 〜40N を動作させており、判定帰還形等化器30内
のクロック再生回路のクロック位相に支配されているた
め、クロックを媒体としたフィードバック系が構成され
ていることから、上記クロック再生回路のクロック位相
がフェージングその他何らかの原因で多少ずれたとき、
適応整合フィルタ401 〜40N に帰還されている判定
データSのクロック位相も多少ずれ、適応整合フィルタ
401 〜40N それぞれのタイミング制御をずらせてし
まう。
るところの基準タップ係数W0 を多少小さくし、その代
わり前後のタップ係数W-1及びW1 のいずれか一方のタ
ップ係数を本来の値よりも多少大きくする。すると、適
応整合フィルタ401 〜40N の出力における伝送系イ
ンパルス応答の主応答が図3(C)に示した時刻t=0
から前後いずれかの方向に多少ずれる。すると、このず
れが判定帰還形等化器30内部のクロック再生回路に入
力され、受信クロック位相がまたずれる。
クを媒体としたフィードバックループ系が構成されてい
るため、クロック再生回路のクロック位相のずれはルー
プを伝搬して再びクロック再生回路に帰還され、クロッ
ク位相ずれの増大現象が発生する。適応整合フィルタ4
01 〜40N それぞれはT/2間隔でタップが構成され
ているので、タイミング制御はエンドレスな動作が可能
である。従って、上記クロック位相ずれの増大現象は、
主応答が整合フィルタの片端に落ち着くまで続くことが
ある。
り、クロック位相がTだけずれた場合の適応整合フィル
タの出力における伝送系インパルス応答の一例を示す。
同図(D)に示すように、基準タップがトランスバーサ
ルフィルタ中央ではなく、第1タップ目のW-2に位置す
る場合を示している。
h* (−t+T)となり、適応整合フィルタのための本
来の時間反転複素共役h* (−t)よりもTだけずれて
いる。従って、伝送路応答の後縁(Postcurso
r)であるh1 、h2 の情報が図3(D)のインパルス
応答に含まれておらず、複素乗算器で乗ずることができ
ない。このため、正しい整合フィルタリングが行われ
ず、適応整合フィルタ出力では図3(E)に示すよう
に、インパルス応答の対称化及び時間分散エネルギーの
収束が行われないこととなる。この動作は伝搬によるマ
ルチパス歪みの影響以上に悪影響を自ら作り出してしま
う。
ロック位相を媒体としたフィードバック系が構成され、
適応整合フィルタ401 〜40N のタイミング機能との
相互作用により適応整合フィルタ401 〜40N の基準
タップ位置が不安定となり、中央タップからシフトし、
正常な整合フィルタ機能が損なわれることがあるという
問題がある。
基準タップ位置の複素乗算器を適応整合フィルタの最終
出力段に設けることにより、上記の課題を解決した適応
受信機を提供することを目的とする。
め、本発明は別々に受信された入力信号が供給される複
数の適応整合フィルタにより信号対雑音電力比を最大化
した信号を、合成器を通して判定帰還形等化器に入力
し、判定帰還形等化器により符号間干渉の除去された判
定データを取り出すと共に、判定データにより前記複数
の適応整合フィルタのタップ係数を修正する構成の適応
受信機において、前記複数の適応整合フィルタのそれぞ
れを、遅延手段、第1の乗算手段、合成手段、第2の乗
算手段、及びタップ係数修正回路を有する構成としたも
のである。
2(ただし、Tは入力信号のシンボル周期)単位で遅延
して互いに異なる遅延時間の複数の遅延信号を出力す
る。また、第1の乗算手段は、前記入力信号と複数の遅
延信号のうち、遅延時間が中央値である基準タップの遅
延信号を除く他の遅延信号と前記入力信号に対し、それ
ぞれ対応する第1のタップ係数を別々に乗ずる。また、
上記合成手段は第1の乗算手段の出力信号及び前記基準
タップの遅延信号をそれぞれ合成する。第2の乗算手段
は合成手段の出力信号に対して前記基準タップの遅延信
号に乗ずるべき第2のタップ係数を乗じて前記合成器へ
出力する。更に、前記タップ係数修正回路は前記判定デ
ータと前記複数の遅延信号との相関演算により前記第1
及び第2のタップ係数を逐次算出する。
号及び入力信号のうち基準タップの遅延信号に対して乗
ずるべき第2のタップ係数は、前記第2の乗算手段によ
り前記合成手段の出力合成信号に乗ずることにより、各
ダイバーシチブランチの最大比合成を実現するようにし
ている。また、前記第1の乗算手段により前記複数の遅
延信号のうち基準タップ以外のタップ位置の遅延信号に
対して、従来のタップ係数を上記第2のタップ係数で正
規化した第1のタップ係数を乗ずることにより、各ダイ
バーシチブランチにおける整合フィルタリングを実現す
るようにしている。
乗算される第1のタップ係数は、前記第2の乗算手段に
より乗算される第2のタップ係数よりも小さな値とする
ことができるため、基準タップ位置を常に適応整合フィ
ルタの中央タップ位置に保持することができる。
図1は本発明の一実施例の構成図を示す。同図中、図2
と同一構成部分には同一符号を付し、その説明を省略す
る。図1において、N個(Nは2以上の自然数で、通常
は2のべき乗)の適応整合フィルタ101 〜10N がN
個の入力信号に1対1に対応して設けられている。この
入力信号は、例えばマイクロ波帯のN基の受信アンテナ
で受信された信号を別々に周波数変換して得たベースバ
ンド信号である。
の適応整合フィルタ101 〜10Nにより、ベースバン
ド入力信号の信号対雑音電力比(SN比)を最大化した
後、合成器で最大比合成することにより信号強化を行
い、合成器20によるダイバーシチ合成後の残留符号間
干渉を判定帰還形等化器30により除去し、判定帰還形
等化器30からダイバーシチ合成及び復調されたデータ
(判定データ)を出力する構成である基本動作は従来と
同様であるが、適応整合フィルタ101 〜10Nの構成
が従来の適応整合フィルタ401 〜40N と異なる。
れ同一構成であるため、適応整合フィルタ101 につい
て代表して説明すると、図1に示すように、適応整合フ
ィルタ101 は縦続接続された、各々遅延時間がT/2
(Tはシンボル周期)の遅延素子111 〜114 と、遅
延素子111 及び112 の入力信号が分岐して入力され
る複素乗算器121 及び122 と、遅延素子114 の入
出力信号がそれぞれ入力される複素乗算器123 及び1
24 と、これら複素乗算器121 〜124 の出力信号と
遅延素子112 の出力信号とをそれぞれ合成する合成器
13と、合成器13の出力側に設けられた複素乗算器1
4と、タップ係数修正回路15とより構成されている。
01 では、前記遅延手段を構成する遅延素子111 〜1
14 の入力信号あるいは出力信号が入力される前記第1
の乗算手段を構成する複素演算器は121 〜124 から
なり、基準タップとなるべき中央タップには設けられて
いず、基準タップの遅延信号である遅延素子112 の出
力信号は常時そのまま合成器13に入力されるため、基
準タップが確保されることになる。
器を外したままであると、基準タップに該当する信号に
対して振幅位相の制御をかけられず、整合フィルタとし
て機能しないばかりか、ダイバーシチの最大合成すら不
可能となる。
乗算器を外した代わりに、複素乗算器14を適応整合フ
ィルタの最終出力段、すなわち合成器13の出力側に設
けている。この複素乗算器14は前記第2の乗算手段を
構成し、乗算する第2のタップ係数W0 がタップ係数修
正回路15により次式により求められる。
により、基準タップのみに着目した場合、従来通りの振
幅位相制御が可能となる。
力合成信号に対して(18)式のタップ係数W0 を乗算
するため、基準タップ以外のタップからの信号に対して
も上記のタップ係数W0 が共通に乗算されてしまう。す
なわち、適応整合フィルタ101 のタップ係数Wk (た
だしk=−2,−1,1,2)にW0 を乗じたタップ係
数を各タップの信号に乗じることになり、そのままでは
正常な適応整合フィルタリングが不可能となってしま
う。
124 で乗ずるべき第1のタップ係数Wk は、タップ係
数修正回路15により次式に基づいて算出される。
ップ係数W0 で正規化されている。
ては、複素乗算器121 〜124 では(19)式で表さ
れるタップ係数Wk が乗じられ、更に複素乗算器14で
タップ係数W0 を乗じられることにより、最終的に正規
の適応フィルタリングのためのタップ係数を乗じられた
のと等価となる。
ように、基準タップの遅延信号r0と判定データSとの
相関値であり、本来伝送路インパルス応答の主応答成分
を含む。従って、この相関値は他のタップ係数による値
よりも大きくなる。また、タップ係数Wk は(19)式
に示すように、基準タップ以外の信号rk と判定データ
Sとの相関値をW0 で正規化した値である。従って、複
素乗算器121 〜124 の各出力信号は、基準タップの
遅延信号r0 よりも振幅が小さくなる。
合フィルタ101 の中央タップ位置に保持され、また他
のタップは主応答以外のインパルス応答の前縁(Pre
cursor)又は後縁に時間反転複素共役で対応する
ことを意味する。従って、本実施例によれば、判定帰還
形等化器30内のクロック再生回路の出力クロックの位
相が多少ずれたとしても、基準タップ位置が適応整合フ
ィルタの中央位置からシフトすることはなく、常に適応
整合フィルタ出力のインパルス応答の主応答を、基準タ
イミング位置に保持することができるため、前記したク
ロック位相ずれの増大現象を未然に防止することができ
る。
判定帰還形等化器内のクロック再生回路の出力クロック
の位相が多少ずれたとしても、基準タップ位置を常に適
応整合フィルタの中央タップ位置に保持することができ
るため、クロック位相ずれの増大現象を未然に防止する
ことができ、従って常に安定した適応整合フィルタリン
グをさせることができる。従って、本発明によれば、最
小位相推移又は非最小位相推移フェージングなどの厳し
いマルチパスに対しても、安定した適応等化とタイミン
グ制御ができ、厳しいマルチパスフェージング回線でも
従来に比しより一層安定な受信動作ができるものであ
る。
るための図である。
Claims (2)
- 【請求項1】 別々に受信された入力信号が供給される
複数の適応整合フィルタにより信号対雑音電力比を最大
化した信号を、合成器を通して判定帰還型等化器に入力
し、該判定帰還型等化器により符号間干渉の除去された
判定データを取り出すと共に、該判定データにより前記
複数の適応整合フィルタのタップ係数を修正する構成の
適応受信機において、 前記複数の適応整合フィルタのそれぞれを、受信された
入力信号をT/2(ただし、Tは該入力信号のシンボル
周期)単位で遅延して互いに異なる遅延時間の複数の遅
延信号を出力する遅延手段と、 該遅延手段からの複数の遅延信号及び入力信号のうち、
遅延時間が中央値である基準タップの遅延信号を除く他
の遅延信号と前記入力信号に対し、それぞれ対応する第
1のタップ係数を別々に乗ずる第1の乗算手段と、 該第1の乗算手段の出力信号及び前記基準タップの遅延
信号をそれぞれ合成する合成手段と、 該合成手段の出力信号に対して前記基準タップの遅延信
号に乗ずるべき第2のタップ係数を乗じて前記合成器へ
出力する第2の乗算手段と、 前記判定データと前記複数の遅延信号及び前記入力信号
との相関演算により受信された入力信号の信号対雑音比
を最大化するよう前記第1及び第2のタップ係数を逐次
演算するタップ係数修正回路とを有する構成としたこと
を特徴とする適応受信機。 - 【請求項2】前記タップ係数修正回路は、前記遅延手段
によるタップ位置k(ただし、kは0以外の正又は負の
整数)の信号rkに対してWk=E[rk*・S]/W0
(ただし、上式中、E[ ]は時間平均処理、*は複素共
役、Sは前記判定データ、W0は前記第2のタップ係数
を示す。)なる式に基づき前記第1のタップ係数Wkを
求め、W0=E[r0*・S](ただし、上式中、r0は
基準タップの遅延信号)なる式に基づき前記第2のタッ
プ係数W0を求めることを特徴とする請求項1記載の適
応受信機。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5197971A JP2885618B2 (ja) | 1993-07-15 | 1993-07-15 | 適応受信機 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5197971A JP2885618B2 (ja) | 1993-07-15 | 1993-07-15 | 適応受信機 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0738479A JPH0738479A (ja) | 1995-02-07 |
JP2885618B2 true JP2885618B2 (ja) | 1999-04-26 |
Family
ID=16383374
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5197971A Expired - Lifetime JP2885618B2 (ja) | 1993-07-15 | 1993-07-15 | 適応受信機 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2885618B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2822001B1 (fr) * | 2001-03-06 | 2003-06-27 | France Telecom | Dispositif d'egalisation et de decodage de canaux selectifs en frequence |
JP4094444B2 (ja) | 2003-01-31 | 2008-06-04 | 株式会社エヌ・ティ・ティ・ドコモ | 無線通信端末 |
EP1715596B1 (en) | 2004-02-12 | 2016-05-18 | NEC Corporation | Mobile communication system and wireless apparatus used therein |
JP2009081722A (ja) * | 2007-09-26 | 2009-04-16 | Nec Corp | 適応受信機 |
JP5505968B2 (ja) * | 2010-03-08 | 2014-05-28 | Necネットワーク・センサ株式会社 | 適応受信機、並びにそれに用いる適応整合フィルタのタップ係数演算回路及びタップ係数演算方法 |
WO2018198891A1 (ja) | 2017-04-25 | 2018-11-01 | 日本電気株式会社 | 信号合成装置及び信号合成方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59112714A (ja) * | 1982-12-20 | 1984-06-29 | Nippon Telegr & Teleph Corp <Ntt> | 自動波形等化装置 |
-
1993
- 1993-07-15 JP JP5197971A patent/JP2885618B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH0738479A (ja) | 1995-02-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR950006765B1 (ko) | 복합 적응형 등화기의 계수 갱신방법 및 그 장치 | |
US4328585A (en) | Fast adapting fading channel equalizer | |
US5402445A (en) | Decision feedback equalizer | |
US7272177B2 (en) | Demodulation apparatus for a network transceiver and method thereof | |
AU638785B2 (en) | Diversity reception of time-dispersed signals | |
US7266145B2 (en) | Adaptive signal equalizer with adaptive error timing and precursor/postcursor configuration control | |
US4468786A (en) | Nonlinear equalizer for correcting intersymbol interference in a digital data transmission system | |
JP2770839B2 (ja) | 適応受信機 | |
US7016406B1 (en) | Adaptation structure and methods for analog continuous time equalizers | |
US5369668A (en) | Fast response matched filter receiver with decision feedback equalizer | |
GB1587421A (en) | Method of and apparatus for digital signal equalization | |
US7545861B2 (en) | Timing recovery circuit and timing recovery method | |
JP2885618B2 (ja) | 適応受信機 | |
JP3168576B2 (ja) | 波形等化フィルタ装置 | |
JP2907217B2 (ja) | フィルタ手段係数調整方法 | |
JP2503715B2 (ja) | 適応受信機 | |
KR20030022360A (ko) | N-개의 안테나 시스템을 위한 결합 타이밍 회복 및 등화 | |
JP7055268B2 (ja) | 適応等化器、適応等化方法及び光通信システム | |
WO2006101159A1 (ja) | 信号処理装置および信号処理方法 | |
KR100736602B1 (ko) | Vsb/qam 겸용 채널 등화기 | |
JP2605628B2 (ja) | 空間ダイバーシティ遅延時間差補正装置 | |
JP3368880B2 (ja) | 適応受信機及びその受信制御方法 | |
JPH0770947B2 (ja) | 適応受信機 | |
KR19990038974A (ko) | 케스케이드형 고속 채널 등화기 | |
JPH10178373A (ja) | 干渉キャンセラ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19960820 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080212 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090212 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100212 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100212 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110212 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110212 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120212 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120212 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130212 Year of fee payment: 14 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130212 Year of fee payment: 14 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140212 Year of fee payment: 15 |
|
EXPY | Cancellation because of completion of term |