KR100736602B1 - Ｖｓｂ／ｑａｍ 겸용 채널 등화기 - Google Patents

Ｖｓｂ／ｑａｍ 겸용 채널 등화기 Download PDF

Info

Publication number
KR100736602B1
KR100736602B1 KR1020010036036A KR20010036036A KR100736602B1 KR 100736602 B1 KR100736602 B1 KR 100736602B1 KR 1020010036036 A KR1020010036036 A KR 1020010036036A KR 20010036036 A KR20010036036 A KR 20010036036A KR 100736602 B1 KR100736602 B1 KR 100736602B1
Authority
KR
South Korea
Prior art keywords
channel
output
symbol
data
equalizer
Prior art date
Application number
KR1020010036036A
Other languages
English (en)
Other versions
KR20030000307A (ko
Inventor
김강호
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020010036036A priority Critical patent/KR100736602B1/ko
Publication of KR20030000307A publication Critical patent/KR20030000307A/ko
Application granted granted Critical
Publication of KR100736602B1 publication Critical patent/KR100736602B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/3405—Modifications of the signal space to increase the efficiency of transmission, e.g. reduction of the bit error rate, bandwidth, or average power
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L2025/0335—Arrangements for removing intersymbol interference characterised by the type of transmission
    • H04L2025/03375—Passband transmission
    • H04L2025/03382—Single of vestigal sideband

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

VSB/QAM 겸용 다용도 채널 등화기에 관한 것으로서, 특히 수신 신호에 대한 채널 등화시 수신 신호가 VSB 신호인지, QAM 신호인지 그리고 심볼 간격인지 세밀 간격인지 또한, 실수 채널 등화인지, 복소수 채널 등화인지에 따라서 해당하는 필터 계수를 발생시키고, 각각의 경우에 따라 신호의 흐름을 제어함으로써, 단일 등화기로 VSB 신호와 QAM 신호에 대한 채널 등화를 수행할 수 있으며, 따라서 등화기를 구현하기 위한 하드웨어 면적을 대폭 감소시킬 수 있다. 또한, 세밀 간격 채널 등화기로 동작시에도 각 회로 소자들을 심볼 주파수 또는 반전된 심볼 주파수로 동작시켜 데시메이션 동작을 생략시키거나, 또는 등화기의 출력 끝단에 위치한 데시메이터를 데이터 지연기 내에 위치시킨 후 세밀 간격 채널 등화기로 동작시에만 상기 데이터 지연기를 2배 빠른 심볼 클럭으로 동작시킴으로써, 수신기의 파워를 줄일 수 있다.
VSB/QAM 겸용, 심볼/세밀 간격, 채널 등화

Description

ＶＳＢ／ＱＡＭ 겸용 채널 등화기{Channel equalizer for VSB／QAM}
도 1은 일반적인 VSB 신호 발생 과정을 보인 구성 블록도
도 2는 일반적인 QAM 신호 발생 과정을 보인 구성 블록도
도 3은 일반적인 VSB용 심볼 간격 실수 채널 등화기의 구성 블록도
도 4는 일반적인 VSB용 세밀 간격 실수 채널 등화기의 구성 블록도
도 5는 일반적인 VSB용 심볼 간격 복소수 채널 등화기의 구성 블록도
도 6은 일반적인 VSB용 세밀 간격 복소수 채널 등화기의 구성 블록도
도 7은 일반적인 QAM용 심볼 간격 복소수 채널 등화기의 구성 블록도
도 8은 일반적인 QAM용 세밀 간격 복소수 채널 등화기의 구성 블록도
도 9a 내지 도 9d는 본 발명의 제 1 실시예에 따른 VSB/QAM 겸용 다용도 채널 등화기의 전체 동작 타이밍도
도 10은 본 발명의 제 1 실시예에 따른 VSB/QAM 겸용 다용도 채널 등화기가 세밀 간격 채널 등화기로 동작할 때의 신호 흐름도
도 11은 본 발명의 제 1 실시예에 따른 VSB/QAM 겸용 다용도 채널 등화기가 심볼 간격 채널 등화기로 동작할 때의 신호 흐름도
도 12는 본 발명의 제 1 실시예에 따른 VSB/QAM 겸용 다용도 채널 등화기의 전체 구성 블록도
도 13은 도 12의 VSB/QAM 겸용 다용도 채널 등화기가 VSB용 실수 채널 등화기로 사용될 때의 신호 흐름도
도 14는 도 12의 VSB/QAM 겸용 다용도 채널 등화기가 VSB용 복소수 채널 등화기로 사용될 때의 신호 흐름도
도 15는 도 12의 VSB/QAM 겸용 다용도 채널 등화기가 QAM용 복소수 채널 등화기로 사용될 때의 신호 흐름도
도 16은 본 발명의 제 2 실시예에 따른 VSB/QAM 겸용 다용도 채널 등화기의 전체 구성 블록도
도 17은 도 16의 VSB/QAM 겸용 다용도 채널 등화기가 VSB용 심볼 간격 실수 채널 등화기로 사용될 때의 신호 흐름도
도 18은 도 16의 VSB/QAM 겸용 다용도 채널 등화기가 VSB용 세밀 간격 실수 채널 등화기로 사용될 때의 신호 흐름도
도 19는 도 16의 VSB/QAM 겸용 다용도 채널 등화기가 VSB용 심볼 간격 복소수 채널 등화기로 사용될 때의 신호 흐름도
도 20은 도 16의 VSB/QAM 겸용 다용도 채널 등화기가 VSB용 세밀 간격 복소수 채널 등화기로 사용될 때의 신호 흐름도
도 21은 도 16의 VSB/QAM 겸용 다용도 채널 등화기가 QAM용 심볼 간격 복소수 채널 등화기로 사용될 때의 신호 흐름도
도 22은 도 16의 VSB/QAM 겸용 다용도 채널 등화기가 QAM용 세밀 간격 복소수 채널 등화기로 사용될 때의 신호 흐름도
도면의 주요부분에 대한 부호의 설명
102-1∼102-4 : 데이터 지연기 103-1∼103-4 : 계수 연산부
104 : 결정 피드백 등화기 105 : 가산기
106 : I 채널 신호 출력부 107 : Q 채널 신호 출력부
108-1∼108-4 : 데시메이터
본 발명은 디지털 VSB(Vestigial Side Band) 수신기와 QAM(Quadrature Amplitude Modulation) 수신기에 공용으로 사용할 수 있는 다용도 적응 채널 등화기에 관한 것이다.
일반적으로 기저대역 신호를 단일 반송파로 진폭 변조하면 주파수 스펙트럼 상에서 반송파를 중심으로 상측대파와 하측대파에 동일한 정보를 가지는 출력 신호를 얻는다. 이 출력 신호를 전송 채널에서 그대로 전송하는 것은 주파수 대역 이용 효율면에서 바람직하지 못하다. 그러므로 상측대파나 하측대파 중 하나의 측대파 만을 전송하는 변조 방식이 필요한데, 그 방법이 SSB(Single Side Band) 또는 VSB 변조 방식이다. 이 두 방식은 매우 비슷한 방식인데, VSB 방식에서는 수신측에서 복조를 쉽게 할 수 있도록 나머지 측대파의 일부를 추가로 송신하는 것이 SSB 방식과 크게 다르다.
한편, 현재 여러 가지 매체(지상파, 케이블)에 대응하여 각각 개발되고 있는 디지털 TV 수신 기술은 점차 통합 시스템 구조로 전개되고 있으며, 단일 수신기를 가지고 매체에 상관없이 디지털 TV의 전송 신호를 수신 가능하게 하고자 하는 노력들이 이루어지고 있다.
이러한 매체에 따른 디지털 TV 전송방식은 지상파를 통한 VSB 전송방식과 케이블을 이용한 QAM 전송방식으로 크게 구분된다.
이때, 상기 VSB 전송 방식은 원하는 신호를 실수(real) 채널에만 실어서 전송한다. 즉, I 채널에만 입력 신호가 실려서 전송된다. 따라서, Q 채널 신호를 만들기 위해서는 상기 I 채널 신호를 힐버트 변환한다. 그러므로, Q 채널 신호는 I 채널 신호에 의존적이다.
한편, 상기 QAM 전송 방식은 원하는 신호를 실수 채널과 허수 채널에 각각 실어서 전송한다. 즉, I 채널과 Q 채널에 서로 다른 입력 신호가 각각 실려서 전송된다. 그러므로, 상기 I 채널 신호와 Q 채널 신호는 서로 독립적이다.
도 1은 이러한 VSB 신호의 발생 과정을 보인 구성 블록도로서, VSB 기저대역 입력 신호 x(t)를 I 채널 신호라 칭한다.
이때, 상기 I 채널 신호는 곱셈기(101)로 출력됨과 동시에 힐버트 변환부(103)로 출력된다. 상기 곱셈기(101)는 상기 I 채널 신호에 cos
Figure 112001015191394-pat00001
반송파를 곱하여 가산기(102)로 출력한다.
한편, 힐버트(hilbert) 변환부(103)는 상기 I 채널 신호를 90도 반전시켜 곱셈기(104)로 출력한다. 이때, 상기 힐버트 변환부(103)에 의해 90도 반전된 I 채널 신호 xh(t)를 통상 Q 채널 신호라 칭한다. 상기 곱셈기(104)는 상기 Q 채널 신호에 sin
Figure 112001015191394-pat00002
반송파를 곱하여 가산기(102)로 출력한다.
상기 가산기(102)는
Figure 112001015191394-pat00003
반송파로 변조된 I 채널 신호와
Figure 112001015191394-pat00004
반송파로 변조된 Q 채널 신호를 더하여 전송하는데, 상기 가산기(102)의 출력 신호 v(t)는 다음의 수학식 1과 같다.
Figure 112001015191394-pat00005
이때, 상기 변조된 I, Q 채널 신호는 주파수 스펙트럼상 서로 연관 관계가 있는데, 중앙의 일부를 제외하면 하측대파는 I, Q 채널 신호가 동일한 값을 가지고, 상측대파는 서로 크기가 같고 부호가 반대인 값을 가진다. 그러므로, I, Q 채널 성분을 서로 더하면 하측대파와 상측대파의 일부만 남는다. 즉, 신호의 대역폭이 반으로 줄어드는 결과가 된다.
한편, 도 2는 상기 QAM 신호의 발생 과정을 보인 구성 블록도로서, QAM 기저대역 입력 신호 x(t)는 I 채널로, y(t)는 Q 채널로 보내진다.
이때, 곱셈기(201)는 상기 I 채널 신호 x(t)에
Figure 112001015191394-pat00006
반송파를 곱하여 가산기(203)로 출력하고, 곱셈기(202)는 상기 Q 채널 신호 y(t)에
Figure 112001015191394-pat00007
반송파를 곱하여 가산기(203)로 출력한다.
상기 가산기(203)는
Figure 112001015191394-pat00008
반송파로 변조된 I 채널 신호와
Figure 112001015191394-pat00009
반송파로 변조된 Q 채널 신호를 더하여 전송하는데, 상기 가산기(203)의 출력 신호 v'(t)는 다음의 수학식 2와 같다.
Figure 112001015191394-pat00010
이때, 상기된 QAM 전송 방식은 양측대파를 함께 전송하므로 VSB 전송 방식에 비해 두배의 대역폭을 필요로 한다. 그러나 이 두배의 대역폭 내에는 x(t)와 y(t)라는 각기 독립적인 신호가 존재하므로 정보량 역시 두배가 된다. 즉, QAM 전송 방식과 VSB 전송 방식은 같은 대역폭 안에 같은 양의 정보가 존재한다. 또한, x(t)와 y(t)는 서로 직교 관계에 있는 반송파에 의해 변조되므로 수신측에서 별 어려움없이 이 직교 성질을 이용하여 원래의 신호로 복원해 낼 수 있다.
한편, 송신단에서 전송된 신호는 전송 채널을 거치면서 여러 가지 왜곡이 생긴다. 상기 왜곡을 발생시키는 요인에는 가우스성 열 잡음, 페이딩에 의한 가산형 또는, 승산형 잡음, 주파수 변화, 비선형성, 시간적 분산(time dispersion) 등에 의한 변형이 있다. 이러한 왜곡은 기존의 아날로그 TV 시스템에서는 왜곡에 따른 화질 저하로 나타나지만, 디지털 전송 방식의 시스템에서는 수신측에서 비트 검출 오류가 생겨 데이터 복원이 불가능하거나 예상치 못한 결과를 가져온다. 특히, 송신 신호의 시간 지연과 위상 변화에 의한 다중 경로는 심볼간 간섭(intersymbol interference)을 심하게 일으켜 비트검출 오류의 주원인이 되고 있다. 이렇게 비이상적인 전송채널에 의해서 발생한 왜곡을 보상함으로써, 수신측에서 비트 검출 오류를 감소시키는 기법을 채널 등화(channel equalization)라 한다. 즉, 채널 등화기는 신호 전송 중에 원 신호가 채널 왜곡에 의해 크기와 위상이 달라지고 시간이 지연된 고스트 신호가 원 신호와 함께 수신될 때 이 고스트를 제거하는 역할을 수행한다.
그런데, 채널은 송수신기의 위치, 거리, 지형, 건물, 날씨 등의 여러 가지 요인에 의해서 가변적이기 때문에 가변적인 채널에 적응적으로 대체할 수 있는 등화 기법이 요구된다. 이러한 기법을 적응 채널 등화라 한다.
이때, 디지털 VSB 수신기에서는 일반적으로 도 3과 같은 심볼 간격 실수 적응 채널 등화기를 사용한다.
도 3을 보면, 입력 데이터 x(n)를 한 심볼씩 지연시키는 N개의 데이터 지연기(11-1∼11-N), 상기 입력 데이터 x(n) 및 상기 데이터 지연기(11-1∼11-N)의 각 출력과 오류값 e(n)을 이용하여 계수 갱신을 수행하는 N+1개의 계수 연산부(12-0∼12-N), 상기 각 계수 연산부(12-0∼12-N)의 출력을 모두 더하는 가산기(13), 상기 가산기(13)의 출력을 이용하여 오류값 e(n)를 추정하는 슬라이서(14), 및 상기 가산기(13)의 출력에서 상기 슬라이서(14)의 출력을 빼 오류값 e(n)을 구하는 가산기(15)로 구성된다 이때, 상기 가산기(15)의 출력단에는 상기 가산기(15)의 출력에 스텝 사이즈 μ를 곱하여 출력하는 곱셈기(16)가 연결될 수도 있다.
여기서, 상기 N개의 데이터 지연기(11-1∼11-N)와 N+1개의 계수 연산부(12-0∼12-N)를 가까운 고스트의 영향을 상쇄하는 피드 포워드 필터(feed forward filter equalization ; FFE)라 칭한다.
그리고, 상기 계수 연산부(12-0∼12-N)의 각 구성은 동일하며, 그 중 첫 번 째 계수 연산부(12-0)를 예로 들면, 입력 데이터 x(n)와 오류값 e(n)을 곱하는 곱셈기(01), 상기 곱셈기(01)의 출력에 피드백되는 이전 계수 c1를 더하여 갱신된 필터 계수를 출력하는 가산기(02), 상기 가산기(02)의 출력을 저장한 후 상기 가산기(02)에 이전 계수 c1로 피드백하는 지연기(03), 상기 입력 데이터 x(n)와 상기 지연기(03)를 통해 출력되는 갱신된 필터 계수를 곱하여 상기 가산기(13)로 출력하는 곱셈기(04)로 구성된다.
이와 같이 구성된 도 3에서 입력 데이터 x(n)는 상기 심볼 간격 실수 채널 등화기로 입력되는 I 채널 신호이고, x(n-i)은 데이터 지연기를 통해 i 심볼 지연된 값이다.
이때, 상기 도 1의 VSB 심볼 간격 실수 채널 등화기의 출력 y(n)과 필터 계수의 갱신식 c(n+1)은 다음의 수학식 3과 같다.
Figure 112001015191394-pat00011
여기서, y(n)은 채널 등화기 즉, 가산기(13)의 출력,
x(n)은 입력 데이터,
c(n)은 현재 시간의 채널 등화기 계수,
c(n+1)은 다음 시간의 채널 등화기 계수 즉, 업데이트된 필터 계수,
e(n)은 에러 값,
μ은 스텝 사이즈(step-size)이다.
상기 스텝 사이즈 μ는 수렴 속도를 향상시키기 위해 사용된다. 즉, 적응 채널 등화기가 아직 수렴하기 전 단계인 초기 단계에는 큰 값의 스텝 사이즈 μ를 이용하여 등화기의 계수를 갱신하여 빠른 수렴을 이루고, 그 후에는 잡음 등의 영향을 줄이기 위해 작은 값의 스텝 사이즈 μ를 사용한다.
그리고, 상기 가산기(15)에서 슬라이서(14)로 입력되는 신호와 상기 슬라이서(14)에서 슬라이스되어 출력되는 신호와의 차로 구한 오류값 e(n)를 대입하여 필터의 계수를 갱신하기 위해서는 오류값 e(n)과 필터의 입력값을 곱하는 곱셈기가 각 계수 연산부(12-0∼12-N)에서 필요하다. 첫 번째 계수 연산부(12-0)를 예로 들면, 상기 곱셈기(01)가 해당된다.
또한, 상기 오류값 e(n)과 슬라이서(14)의 출력은 먼 고스트의 영향을 상쇄하는 결정 피드백 등화기(Decision Feedback Equalization ; DFE)(17)로 입력되고, 상기 DFE(17)에서 필터링된 신호는 상기 가산기(13)로 출력되어 더해진다. 이때, 상기 DFE는 결정된 데이터만을 받을 수 있다.
한편, 고스트의 위상 θ가 0이 아니면 복조된 신호에는 지연 시간 τ만큼 지연된 신호 x(t-τ)의 힐버트 변환된 성분인 xh(t-τ)가 존재한다.
그러나, 이러한 고스트 성분들은 실수 채널 등화기로는 충분한 제거가 되지 않아 채널 등화기가 채널의 변화를 충분히 따라가지 못할 수가 있다.
따라서, 수신기의 성능을 향상시키기 위해서 I 채널 신호뿐만 아니라 Q 채널 신호도 이용하는 도 5와 같은 VSB용 심볼 간격 복소수 채널 등화기가 사용되기도 한다.
도 3은 I 채널 신호에 대해서만 채널 등화를 하지만 도 5는 I 채널 신호뿐만 아니라 허수 부분인 Q 채널 신호에 대해서도 채널 등화를 한다.
도 3의 심볼 간격 실수 채널 등화기와의 구성상의 큰 차이점은 허수부에 대한 연산 부분이 더 추가되었다는 것이다. 즉, 도 5는 도 3과 동일한 구조를 갖는 필터를 더 추가하여 Q 채널 신호를 채널 등화한다. 이때, 상기 I 채널 신호를 필터링한 각 계수 연산부의 출력과 Q 채널 신호를 필터링한 각 계수 연산부의 출력은 가산기에서 모두 더해진 후 슬라이서로 출력된다. 상기 슬라이서의 출력은 오류값을 구하기 위해 가산기로 출력됨과 동시에 DFE로 출력된다.
이때, 상기된 심볼 간격 실수 또는 복소수 채널 등화기들의 데이터 지연기 및 계수 연산부의 각 지연기 즉, 플립플롭들은 심볼 주기로 생성되는 심볼 클럭을 입력받아 동작한다.
한편, 일반적인 심볼 간격 채널 등화기의 경우 충분한 길이의 필터 탭이 갖추어져 있고 외부 환경에서 시간적으로 긴 고스트에 의해 생기는 채널의 왜곡을 적절히 보상하여 심볼 간의 간섭을 쉽게 제거할 수 있는 특징을 가진 반면 한 심볼 이내의 짧은 고스트에 대해서는 별다른 보상을 할 수 없다. 또한, 심볼 타임 복구 회로가 완벽하게 동작하지 않을 경우 심볼 타임 잡음에 의해 성능의 열화가 생기는 단점을 가지고 있다.
따라서, 경우에 따라서는 세밀 간격 채널 등화기를 사용할 필요성이 있다.
즉, 입력 샘플로 심볼 율의 N배(N > 1.0)로 오버 샘플링한 데이터를 취하고, 탭 계수도 한 심볼 위치에 N개가 존재하는 N배 세밀 간격 채널 등화기를 사용하는 경우에는 심볼 잡음에 대하여 성능 열화가 심하지 않고, 또한 심볼 간격 등화기에 견주어 매우 짧은 시간의 고스트도 상대적으로 제거 가능한 특징을 가지고 있다.
도 4는 일반적인 VSB용 세밀 간격 실수 채널 등화기의 일 예를 보인 구성 블록도로서, 도 3과 다른 점은 데이터 지연기와 계수 연산부의 각 지연기 즉, 플립플롭들이 N배의 심볼 클럭으로 동작한다는 것이다. 도 4에서 N은 2로 설정하였을 경우, 도 4의 데이터 지연기와 계수 연산부가 심볼 타임보다 두배 빠르게 동작한다. 즉, 심볼 주파수의 2체배(즉, 1/2 심볼 주기)로 상기 데이터 지연기와 계수 연산부의 플립플롭들이 동작한다.
따라서, 각 계수 연산부에서 출력되는 데이터를 모두 더하는 가산기의 출력은 각 심볼당 2개의 데이터를 가진다. 이 중 하나는 심볼 데이터이고, 나머지 하나는 심볼과 심볼 사이의 가상 데이터이다. 그러므로, 상기 가산기의 출력을 바로 슬라이서로 입력시키면 상기 슬라이서가 오동작을 하게 된다. 이를 방지하기 위해, 상기 가산기의 출력은 심볼당 2개의 데이터로부터 심볼 데이터를 추출하는 데시메이터를 거쳐 오류값을 구하는 가산기로 출력된다.
즉, 상기 데시메이터는 두 샘플 중에서 심볼 샘플만을 추출하는 2:1 데시메이터로서, 상기 가산기의 출력이 데시메이터를 통과하면 심볼 타임인 순간만의 데이터가 솎아져서 나오게 된다. 결국, 슬라이서, 오류값을 생성하는 곱셈기, DFE 부분은 심볼 주기로 동작한다.
이때, 상기 채널 등화기로 입력되는 데이터는 2배의 심볼 주파수로 샘플링된 데이터이다.
도 6은 일반적인 VSB용 세밀 간격 복소수 채널 등화기의 일 예를 보인 구성 블록도로서, 기본 구성은 도 5의 VSB용 심볼 간격 복소수 채널 등화기와 같다. 도 5와 다른 점은 데이터 지연기 및 각 계수 연산부와 도 4와 같이 2배의 심볼 클럭에 동기되어 동작하고 이로 인해 가산기와 슬라이서 사이에 데시메이터가 더 추가된다는 것이다.
한편, 디지털 QAM 수신기에서도 위에서 언급한 이유에 의하여 도 7과 같은 심볼 간격 복소수 채널 등화기 또는, 도 8과 같은 세밀 간격 복소수 채널 등화기가 사용된다. 이때, QAM 전송 방식의 경우에는 Q 채널에도 I 채널과 독립적인 데이터가 실려 있으므로 실수부뿐만 아니라 허수부에 대한 채널 등화도 이루어져야 한다. 즉, QAM 수신기에서는 실수 채널 등화기가 사용되지 않는다.
이때, 상기 QAM 채널 등화기의 출력과 계수 갱신식은 다음의 수학식 4와 같다.
Figure 112001015191394-pat00012
여기서, y(n)은 채널 등화기 출력,
xI(n)은 입력 실수 데이터,
xQ(n)은 입력 허수 데이터,
cI(n)은 현재 시간의 실수 채널 등화기 계수,
cQ(n)은 현재 시간의 허수 채널 등화기 계수,
c(n+1)은 다음 시간의 채널 등화기 계수,
eI(n)은 실수 에러 값,
eQ(n)은 허수 에러 값,
μ은 스텝 사이즈(step-size)이다.
지금까지 설명된 채널 등화기를 다시 정리하면 다음과 같다.
즉, VSB 수신기는 심볼 간격 실수 채널 등화기, 심볼 간격 복소수 채널 등화기, 세밀 간격 실수 채널 등화기, 세밀 간격 복소수 채널 등화기 중 어느 하나를 이용하여 채널 등화를 수행하고, QAM 수신기는 심볼 간격 복소수 채널 등화기, 세밀 간격 복소수 채널 등화기 중 어느 하나를 이용하여 채널 등화를 수행한다.
그런데, 현재 디지털 TV 수신 기술은 여러 가지 매체(지상파, 케이블)를 통합하는 통합 시스템 구조로 전개되고 있으며, VSB 변조된 신호와 QAM 변조된 신호를 모두 수신하는 통합 시스템 구조에 상기된 각각의 채널 등화기들을 채용한다면 하드웨어가 복잡해지고 시스템의 부피가 커지며, 비용이 상승하는 문제점을 초래한다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 신호 흐름을 제어하여 하나의 채널 등화기를 VSB용 심볼 간격 실수 채널 등화기, VSB용 세밀 간격 실수 채널 등화기, VSB용 심볼 간격 복소수 채널 등화기, VSB용 세밀 간격 복소수 채널 등화기, QAM용 심볼 간격 복소수 채널 등화기, QAM용 세밀 간격 복소수 채널 등화기 중 어느 하나로 동작시키는 VSB/QAM 겸용 다용도 채널 등화기를 제공함에 있다.
본 발명의 다른 목적은 세밀 간격 채널 등화기로 동작시에도 각 회로 소자들을 심볼 주파수로 동작시킴으로써, 수신기의 파워를 줄이는 VSB/QAM 겸용 다용도 채널 등화기를 제공함에 있다.
본 발명의 또 다른 목적은 등화기의 출력 끝단에 위치한 데시메이터를 데이터 지연기 내에 위치시킴으로써, 수신기의 파워를 줄이는 VSB/QAM 겸용 다용도 채널 등화기를 제공함에 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 VSB/QAM 겸용 다용도 채널 등화기는, 입력되는 I 채널 데이터 또는, Q 채널 데이터를 심볼 클럭 또는 반전된 심볼 클럭에 따라 1 심볼 지연시켜 출력하는 N개의 데이터 지연기; 상기 데이터 지연기에서 출력되는 I 채널 또는 Q 채널 데이터와 입력되는 I 채널 또는 Q 채널 심볼 간격의 시간차에 따른 오류 값을 곱하고 이 곱셈 결과에 피드백되는 이전 I 또는 Q 채널 데이터의 탭 계수와 더한 후 심볼 클럭 또는 반전된 심볼 클럭에 따라 1 심볼 지연시켜 출력하는 N개의 계수 연산부; 상기 N개의 계수 연산부에서 각각 갱신되어 출력되는 N개의 I 또는 Q 채널 데이터의 탭 계수를 모두 더하여 출력하는 계수 출력부; 상기 계수 출력부의 출력을 슬라이스한 후 슬라이스 이전 신호와 이후 신호의 차로부터 I 채널 오류 값을 추정하며, 상기 채널 등화기가 세밀 간격 채널 등화기로 사용되는 경우에도 심볼 위치의 데이터만을 추출하는 데시메이션을 수행하지 않는 I 채널 신호 출력부; 그리고 상기 계수 출력부의 출력을 슬라이스한 후 슬라이스 이전 신호와 이후 신호의 차로부터 Q 채널 오류 값을 추정하며, 상기 채널 등화기가 세밀 간격 채널 등화기로 사용되는 경우에도 심볼 위치의 데이터만을 추출하는 데시메이션을 수행하지 않는 Q 채널 신호 출력부를 포함하여 구성되는 것을 특징으로 한다.
상기 채널 등화기가 세밀 간격 채널 등화기로 사용되는 경우에 상기 데이터 지연기와 계수 연산부는 홀수번째(또는 짝수번째)로 입력되는 I 채널 또는 Q 채널 데이터는 심볼 클럭에 동기시켜 1 심볼 지연시킨 후 계수 갱신을 수행하고, 상기 짝수번째(또는 홀수번째)로 입력되는 I 채널 또는 Q 채널 데이터는 반전된 심볼 클럭에 동기시켜 1 심볼 지연시킨 후 계수 갱신을 수행하는 것을 특징으로 한다.
상기 데이터 지연기와 계수 연산부는 상기 채널 등화기가 세밀 간격 채널 등화기로 사용되는 경우, 4탭을 한 단위로 하여, 단위마다 교대로 심볼 클럭 또는 반전된 심볼 클럭에 동기되어 동작하는 것을 특징으로 한다.
상기 각 데이터 지연기와 계수 연산부는 심볼 간격인 경우에는 심볼 클럭에 동기시켜 I 채널 또는 Q 채널 데이터를 1 심볼 지연시킨 후 계수 갱신을 수행하는 것을 특징으로 한다.
본 발명에 따른 VSB/QAM 겸용 다용도 채널 등화기는, 상기 채널 등화기가 심볼 간격 채널 등화기로 사용되는 경우에는 입력되는 I 채널 또는, Q 채널 데이터를 심볼 클럭에 동기시켜 지연시키고, M 세밀 간격 채널 등화기로 사용되는 경우에는 I 채널 또는, Q 채널 데이터를 M배 빠른 심볼 클럭에 동기시켜 지연시키는 N개의 데이터 지연기; 상기 N개의 데이터 지연기에서 지연되어 출력되는 데이터들 중 심볼 위치의 데이터만을 추출하여 출력하는 N개의 데시메이터; 상기 각 데시메이터에서 출력되는 I 채널 또는 Q 채널 데이터와 입력되는 I 채널 또는 Q 채널 심볼 간격의 시간차에 따른 오류 값을 곱하고 이 곱셈 결과에 피드백되는 이전 I 또는 Q 채널 데이터의 탭 계수와 더한 후 심볼 클럭에 의해 지연시켜 출력하는 N개의 계수 연산부; 상기 N개의 계수 연산부에서 각각 갱신되어 출력되는 N개의 I 또는 Q 채널 데이터의 탭 계수를 모두 더하여 출력하는 계수 출력부; 상기 계수 출력부의 출력을 슬라이스한 후 슬라이스 이전 신호와 이후 신호의 차로부터 I 채널 오류 값을 추정하는 I 채널 신호 출력부; 그리고 상기 계수 출력부의 출력을 슬라이스한 후 슬라이스 이전 신호와 이후 신호의 차로부터 Q 채널 오류 값을 추정하는 Q 채널 신호 출력부를 포함하여 구성되는 것을 특징으로 한다.
본 발명의 다른 목적, 특징 및 잇점들은 첨부한 도면을 참조한 실시예들의 상세한 설명을 통해 명백해질 것이다.
이하, 본 발명의 바람직한 실시예를 첨부도면을 참조하여 상세히 설명한다.
본 발명은 신호 흐름을 제어하여 하나의 채널 등화기를 VSB용 심볼 간격 실수 채널 등화기, VSB용 세밀 간격 실수 채널 등화기, VSB용 심볼 간격 복소수 채널 등화기, VSB용 세밀 간격 복소수 채널 등화기, QAM용 심볼 간격 복소수 채널 등화 기, QAM용 세밀 간격 복소수 채널 등화기 중 어느 하나로 동작시키는데 있으며, 특히 제 1 실시예는 세밀 간격 채널 등화기로 동작시에도 각 회로 소자들을 심볼 주파수로 동작시킴으로써, 수신기의 파워를 줄이는데 있고, 제 2 실시예는 등화기의 출력 끝단에 위치한 데시메이터를 데이터 지연기 내에 위치시킴으로써, 수신기의 파워를 줄이는데 있다.
제 1 실시예
본 발명의 제 2 실시예에서는 파워의 사용을 줄이기 위하여 세밀 간격 등화시에도 2X(Symbol clock)을 사용하지 않고 두 개의 위상이 서로 다른 심볼 클럭을 사용한다. 이러한 전체 타이밍도와 신호 흐름을 도 9 내지 11에 도시하였다.
도 9에서 보면 알 수 있듯이, 도 9a의 2X(Symbol clock)에 의해 발생된 도 9b의 하나의 심볼에 대한 두 개의 데이터는 위상이 서로 다른 두 개의 심볼 클럭에 의해 각각 등화기의 입력으로 들어간다. 즉, 홀수번째 데이터들은 도 9c의 심볼 클럭에 의해 발생된 데이터가 들어가고, 짝수번째 데이터들은 도 9d의 not(Symbol clock) 클럭 즉, 반전된 심볼 클럭에 의해 발생된 데이터가 들어간다.
그러나, 본 발명에서는 QAM 채널 등화기로도 사용하여야 하므로 QAM 채널 등화시에는 네 개의 탭이 하나의 복소수 탭을 형성하므로 네 개의 탭씩 교대로 데이터가 들어가도록 한다.
도 10은 세밀 간격 등화기로 동작할 때의 신호 흐름도로서, 4탭씩 교대로 심볼 클럭과 반전된 심볼 클럭에 의해 데이터들이 들어가고 있음을 알 수 있다. 즉, 4탭의 채널 등화는 심볼 클럭으로 동작한다면, 다음 4 탭의 채널 등화는 반전된 심볼 클럭으로 동작하며, 이러한 과정이 4탭씩 교대로 반복된다. 이렇게 함으로써, 세밀 간격 채널 등화시에 2:1 데시메이터가 필요없게 된다.
도 11은 심볼 간격 등화기로 동작할 때의 신호 흐름도로서, 모든 탭의 채널 등화는 심볼 클럭으로 동작한다.
도 12는 본 발명에 따른 VSB/QAM 겸용 다용도 채널 등화기의 전체 구성 블록도로서, 입력되는 I 채널 신호 또는 Q 채널 신호를 1 심볼 지연시켜 출력하는 N개의 데이터 지연기(102-1∼102-4), 상기 데이터 지연기(102-1∼102-4)의 각 출력과 I, Q 채널의 오류값 Ierror, Qerror을 이용하여 계수 갱신을 수행하는 N개의 계수 연산부(103-1∼103-4), 상기 각 계수 연산부(103-1∼103-4)의 출력을 모두 더하는 가산기(105), 상기 가산기(105)의 출력을 이용하여 I 채널의 오류값 Ierror을 추정하여 출력하고, 등화된 I 채널 신호 Ioutput를 출력하는 I 채널 신호 출력부(106), 상기 가산기(105)의 출력을 이용하여 Q 채널의 오류값 Qerror을 추정하여 출력하고, 등화된 Q 채널 신호 Qoutput를 출력하는 Q 채널 신호 출력부(107)를 포함하여 구성된다. 또한, 상기된 도 12에는 Ierror, Qerror, 슬라이스된 I 채널 신호, 슬라이스된 Q 채널 신호를 입력받아 먼 고스트의 영향을 상쇄하는 DFE(104)가 구비된다.
이때, 상기 데이터 지연기(102-2) 내의 먹스(201)는 I 채널 신호 Idata 또는, Q 채널 신호 Qdata를 선택하여 플립플롭(202)으로 출력하고, 상기 플립플롭(202)은 상기 먹스(201)의 출력을 1 심볼 지연시켜 출력한다.
그리고, 미 언급된 데이터 지연기(102-3,102-4)도 상기된 데이터 지연기(102-3)와 동일한 구성을 갖는다.
이때, 다용도 채널 등화기가 복소수 채널 등화기로 사용되는 경우에는 데이터 지연기(102-1)와 데이터 지연기(102-4)의 먹스(401)는 I 채널 신호 Idata를 출력하고, 데이터 지연기(102-2,102-3)의 먹스(201,301)는 Q 채널 신호 Qdata를 선택 출력한다.
한편, 계수 연산부(103-1)에서 먹스(501)는 Ierror 또는 Qerror 신호를 선택하여 곱셈기(502)로 출력하고, 상기 곱셈기(502)는 데이터 지연기(102-1)에서 1 심볼 지연된 I 채널 신호와 상기 먹스(501)를 통해 출력되는 신호를 곱하여 가산기(503)로 출력한다.
상기 가산기(503)는 상기 곱셈기(502)의 출력과 피드백되는 이전 필터 계수를 더하여 가산기(504)로 출력한다. 상기 가산기(504)는 Q 채널 신호와 I 오류값을 곱한 결과(Qdata*Ierror)와 상기 가산기(503)의 출력을 더하여 먹스(505)로 출력한다. 상기 먹스(505)는 채널 등화기가 VSB용으로 사용될 때는 상기 가산기(503)의 출력을 선택하고, QAM용으로 사용될 때는 상기 가산기(504)의 출력을 선택하여 플립플롭(506)으로 출력한다. 상기 플립플롭(506)은 상기 먹스(506)의 출력을 1 심볼 지연시켜 곱셈기(507)와 상기 가산기(503)로 출력한다. 상기 곱셈기(507)는 상기 플립플롭(506)의 데이터 지연기(102-1)에서 1 심볼 지연된 I 채널 신호를 곱하여 가산기(105)로 출력한다.
한편, 계수 연산부(103-2)의 먹스(601)는 Ierror 또는 Qerror 신호를 선택하 여 곱셈기(602)로 출력하고, 상기 곱셈기(602)는 상기 데이터 지연기(102-2)를 통해 출력되는 I 또는 Q 채널 신호와 상기 먹스(601)를 통해 출력되는 신호를 곱하여 가산기(603)로 출력한다. 이때, 먹스(601)에서 Q 채널 오류값 Qerror이 출력되고, 데이터 지연기(102-1)에서 Q 채널 신호 Qdata가 출력되어 곱셈기(602)의 출력이 Qdata*Qerror이라면, 이 Qdata*Qerror 신호는 계수 연산부(103-4)의 가산기(803)로 출력된다.
상기 가산기(603)는 상기 곱셈기(602)의 출력과 피드백되는 현재 시간의 필터 계수를 더하여 플립플롭(604)으로 출력한다. 상기 플립플롭(604)은 상기 가산기(603)의 출력을 1 심볼 지연시켜 먹스(605)로 출력한다. 상기 먹스(605)는 채널 등화기가 VSB용으로 사용되는 경우에는 상기 플립플롭(604)의 출력을 선택하고, QAM용으로 사용되는 경우에는 이전 계수 연산부(102-1)의 먹스(506)의 출력을 선택하여 곱셈기(606)로 출력한다. 상기 곱셈기(606)는 상기 먹스(605)의 출력과 데이터 지연기(102-2)를 통해 출력되는 I 또는, Q 채널 신호를 곱하여 상기 가산기(105)로 출력한다.
그리고, 계수 연산부(103-3)의 곱셈기(701)는 Ierror 신호와 데이터 지연기(102-3)를 통해 출력되는 I 또는 Q 채널 신호를 곱하여 가산기(702)로 출력한다. 이때, 상기 데이터 지연기(102-3)에서 Q 채널 신호 Qdata가 출력되어 곱셈기(701)의 출력이 Qdata*Ierror이라면, 이 Qdata*Ierror 신호는 상기 계수 연산부(103-1)의 가산기(504)로 출력된다.
상기 가산기(702)는 상기 곱셈기(701)의 출력과 피드백되는 현재 시간의 필 터 계수를 더하여 플립플롭(703)으로 출력한다. 상기 플립플롭(703)은 상기 가산기(702)의 출력을 1 심볼 지연시켜 먹스(704)와 상기 가산기(702)로 출력한다. 상기 먹스(704)는 채널 등화기가 VSB용으로 사용되는 경우에는 상기 플립플롭(703)의 출력을 선택하고, QAM용으로 사용되는 경우에는 다음 단의 계수 연산부(102-4)의 플립플롭(805)의 출력을 선택하여 곱셈기(705)로 출력한다.
상기 곱셈기(705)는 상기 먹스(704)의 출력과 데이터 지연기(102-3)를 통해 출력되는 I 또는, Q 채널 신호를 곱하여 상기 가산기(105)로 출력한다.
또한, 계수 연산부(103-4)의 곱셈기(801)는 Ierror 신호와 데이터 지연기(103-4)를 통해 출력되는 I 또는 Q 채널 신호를 곱하여 가산기(802)로 출력한다.
상기 가산기(802)는 상기 곱셈기(801)의 출력과 피드백되는 현재 시간의 필터 계수를 더하여 가산기(803)로 출력한다. 상기 가산기(803)는 상기 계수 연산부(103-2)의 곱셈기(602)에서 출력되는 Qdata*Qerror 신호와 상기 가산기(802)의 출력을 더하여 먹스(804)로 출력한다. 상기 먹스(804)는 채널 등화기가 VSB용으로 사용될 때는 상기 가산기(802)의 출력을 선택하고, QAM용으로 사용될 때는 상기 가산기(803)의 출력을 선택하여 플립플롭(805)으로 출력한다. 상기 플립플롭(805)은 상기 먹스(804)의 출력을 1 심볼 지연시켜 곱셈기(806)와 상기 가산기(802) 그리고, 상기 계수 연산부(103-3)의 먹스(704)로 출력한다. 상기 곱셈기(806)는 상기 플립플롭(805)의 출력과 상기 데이터 지연기(102-4)를 통해 출력되는 I 또는 Q 채널 신호를 곱하여 가산기(105)로 출력한다.
상기 가산기(105)는 상기된 각 계수 연산부(103-1∼103-4)의 출력과 DFE부(104)의 출력을 모두 더하여 I 채널 신호 출력부(106)와 Q 채널 신호 출력부(107)로 출력한다.
상기 I 채널 신호 출력부(106)는 상기 가산기(105)의 출력을 입력받아 슬라이스하는 슬라이서(106-1), 상기 슬라이서(106-1)의 입출력 신호 차를 구하여 I 채널 오류값 Ierror으로 출력하는 가산기(106-2)로 구성된다. 즉, 상기 가산기(105)의 출력이 채널 등화된 최종 I 채널 신호 Ioutput가 된다. 한편, 상기 슬라이서(106-1)는 상기 가산기(105)에서 출력되는 신호를 거리가 가장 가까운 신호 레벨로 판정하여 상기 가산기(106-2)로 출력함과 동시에 DFE부(104)로 출력한다. 일 예로, 상기 슬라이서(106-1)는 전송 방식이 8 VSB라면 8개의 값 중에서 상기 가산기(105)의 출력과 가장 가까운 값을 선택하고, 256 QAM이라면 256개의 값 중에서 상기 가산기(105)의 출력과 가장 가까운 값을 선택한다. 상기 가산기(106-2)는 상기 슬라이스의 입/출력 신호의 차를 구하여 I 채널의 오류값 Ierror으로 출력한다. 이때, 상기 가산기(106-2)의 출력단에는 상기 가산기(106-2)의 출력에 스텝 사이즈 μ를 곱하여 출력하는 곱셈기(106-3)가 연결될 수도 있다.
또한, Q 채널 신호 출력부(107)도 상기된 I 채널 출력부(106)와 동일한 구조로 구성되어 있으며, 그 역할도 동일하다. 다만, Q 채널 신호 출력부(107)는 채널 등화기가 QAM용으로 사용될 때에만 동작한다. 즉, 채널 등화기가 VSB용 복소수 채널 등화기로 사용될 때에도 상기 Q 채널 신호 출력부(107)는 동작하지 않는다. 이는 VSB 전송 방식의 Q 채널 신호는 단지 I 채널 신호를 힐버트 변환하여 얻은 신호 이기 때문이다.
도 13 내지 도 15은 상기 도 12의 VSB/QAM 겸용 채널 등화기를 VSB용 심볼 간격 실수 채널 등화기, VSB용 세밀 간격 실수 채널 등화기, VSB용 심볼 간격 복소수 채널 등화기, VSB용 세밀 간격 복소수 채널 등화기, QAM용 심볼 간격 복소수 채널 등화기, QAM용 세밀 간격 복소수 채널 등화기 중 어느 하나로 사용할 때의 각 신호 흐름도를 보이고 있다.
1) VSB 실수 채널 등화기
도 13은 본 발명에 따른 다용도 채널 등화기가 VSB용 심볼 간격 또는 세밀 간격 실수 채널 등화기로 사용할 때의 신호 흐름도를 보이고 있다. 이때, 사용되는 신호들은 굵은 선으로 표시하였고, 사용되지 않는 신호들은 점선으로 표시하였다.
즉, 다용도 채널 등화기가 VSB용 심볼 간격 또는 세밀 간격 실수 채널 등화기로 사용될 때의 상기 채널 등화기의 출력과 필터 계수의 갱신식은 상기된 수학식 3과 동일하며, 이를 다시 그대로 쓰면 하기의 수학식 5와 같다.
Figure 112001015191394-pat00013
여기서, y(n)은 채널 등화기 출력,
x(n)은 입력 데이터,
c(n)은 현재 시간의 채널 등화기 계수,
c(n+1)은 다음 시간의 채널 등화기 계수 즉, 업데이트된 필터 계수,
e(n)은 에러 값,
μ은 스텝 사이즈(step-size)이다.
도 13에서 보면, 각 데이터 지연기(102-1∼102-4)의 플립플롭은 1 심볼 지연된 I 채널 신호를 출력한다. 또한, 계수 연산부(103-1∼103-4)의 첫 번째 곱셈기는 Ierror 신호와 각 데이터 지연기(102-1∼102-4)에서 출력되는 I 채널 신호를 곱하여 다음 단의 가산기로 출력한다.
일 예로, 첫 번째 계수 연산부(103-1)를 보면, 먹스(501)를 통해 출력되는 I 채널 오류값 Ierror은 곱셈기(502)에서 I 채널 신호와 곱해져 가산기(503)로 출력된다. 상기 가산기(503)는 곱셈기(502)의 출력 신호 Ierror*Idata와 피드백되는 현재 필터 계수를 더하고, 이렇게 더해진 신호는 먹스(505)를 통해 플립플롭(506)으로 출력되어 1 심볼 지연된다. 그리고, 플립플롭(506)에서 1 심볼 지연된 신호 즉, 필터 계수는 곱셈기(507)로 출력함과 동시에 상기 가산기(503)로 피드백된다. 이러한 동작은 계수 연산부(102-2∼102-4)에서도 동일하게 이루어진다.
이때, 상기 채널 등화기가 세밀 간격 실수 채널 등화기로 동작할 경우 상기 채널 등화기는 네 탭을 단위로 심볼 클럭과 반전된 심볼 클럭을 교대로 입력받아 동작한다.
도 13의 경우는 일 예로, 4탭만을 도시하고 있으므로, 구분이 없지만 탭수가 4탭 이상일 경우에는 처음 4탭의 데이터 지연기와 계수 연산부가 심볼 클럭으로 동작하였다면, 다음 4탭의 데이터 지연기와 계수 연산부는 반전된 심볼 클럭으로 동 작한다. 이러한 과정이 4탭을 주기로 반복된다. 즉, 심볼 간격과 세밀 간격 실수 채널 등화기는 4 탭안의 블록에서는 동일한 신호의 흐름을 갖는다.
따라서, 세밀 간격 채널 등화시에도 2X(Symbol clock)을 사용하지 않기 때문에 2:1 데시메이터(decimator)가 필요하지 않게 된다.
2) VSB 복소수 채널 등화기
도 14는 본 발명에 따른 다용도 채널 등화기가 VSB용 심볼 간격 또는 세밀 간격 복소수 채널 등화기로 사용할 때의 신호 흐름도를 보이고 있다. 이때에도, 사용되는 신호들은 굵은 선으로 표시하고, 사용되지 않는 신호들은 점선으로 표시하고 있다.
상기 다용도 채널 등화기가 VSB용 심볼 간격 또는 세밀 간격 복소수 채널 등화기로 사용될 때의 데이터 지연기의 동작은 상기된 도 13의 데이터 지연기의 동작과 비슷한데, 다른 점은 데이터 지연기(102-2,102-3)가 I 채널 데이터 대신 Q 채널 데이터를 선택한 후 1 심볼 지연시켜 출력한다는 것이다. 이때, 데이터 지연기(102-1,102-4)는 I 채널 신호를 입력받아 1심볼 지연시킨다.
따라서, 다용도 채널 등화기가 VSB용 심볼 간격 또는 세밀 간격 복소수 채널 등화기로 사용될 때의 상기 채널 등화기의 출력과 필터 계수의 갱신식은 하기의 수학식 6과 같다.
Figure 112001015191394-pat00014
여기서, yI(n)은 채널 등화기 출력,
xI(n)은 입력 실수 데이터,
xQ(n)은 입력 허수 데이터,
cI(n)은 현재 시간의 실수 채널 등화기 계수,
cQn)은 현재 시간의 허수 채널 등화기 계수,
c(n+1)은 다음 시간의 채널 등화기 계수,
eI(n)은 실수 에러 값,
μ은 스텝 사이즈(step-size)이다.
상기 수학식 6에서 알 수 있듯이 VSB 경우와 QAM 경우의 복소수 갱신식은 다르다. 그 이유는 두 개가 다같이 복소수 평면상에서 정의되는 채널 등화기이지만 VSB의 Q 채널 데이터는 I 채널과 독립적인 데이터가 아니라 단지 힐버트 변환된 데이터이기 때문에 Q 채널 출력
Figure 112001015191394-pat00015
이 따로 필요없고, 오류값도 실수 오류값 즉, Ierror만이 사용되기 때문이다.
3) QAM 복소수 채널 등화기
도 15는 본 발명에 따른 다용도 채널 등화기가 QAM용 심볼 간격 또는 세밀 간격 복소수 채널 등화기로 사용할 때의 신호 흐름도를 보이고 있다. 이때에도, 사용되는 신호들은 굵은 선으로 표시하고, 사용되지 않는 신호들은 점선으로 표시하고 있다. 도 15의 경우는 I 채널 신호 출력부(106)와 Q 채널 신호 출력부(107)를 통해 Ierror, Qerror 신호가 구해진다.
따라서, 다용도 채널 등화기가 QAM용 심볼 간격 또는 세밀 간격 복소수 채널 등화기로 사용될 때의 상기 채널 등화기의 출력과 필터 계수의 갱신식은 하기의 수학식 7과 같다.
Figure 112001015191394-pat00016
여기서, y(n)은 채널 등화기 출력,
xI(n)은 입력 실수 데이터,
xQ(n)은 입력 허수 데이터,
cI(n)은 현재 시간의 실수 채널 등화기 계수,
cQn)은 현재 시간의 허수 채널 등화기 계수,
c(n+1)은 다음 시간의 채널 등화기 계수,
eI(n)은 실수 에러 값,
eQ(n)은 허수 에러 값,
μ은 스텝 사이즈(step-size)이다.
이때, 데이터 지연기(102-1,102-4)는 입력되는 I 채널 데이터 Idata를 1심볼 지연시켜 출력하고, 데이터 지연기(102-2,102-3)는 입력되는 Q 채널 데이터 Qdata를 1 심볼 지연시켜 출력한다.
그리고, 계수 연산부(103-1)의 곱셈기(502)는 Q 채널 오류값 Qerror과 데이터 지연기(102-1)를 통해 출력되는 Idata를 곱하여 가산기(503)로 출력한다. 상기 가산기(503)는 플립플롭(506)에서 피드백되는 이전 계수와 상기 곱셈기(502)의 출력을 더하여 가산기(504)로 출력한다. 상기 가산기(504)는 상기 계수 연산부(103-3)에서 출력되는 Qdata*Ierror 신호와 상기 가산기(503)의 출력을 더한 후 먹스(505), 플립플롭(506)을 통해 1 심볼 지연시켜 곱셈기(507)로 출력함과 동시에 상기 가산기(503)와 계수 연산부(103-2)의 먹스(605)로 출력한다. 상기 곱셈기(507)는 상기 플립플롭(506)의 출력과 상기 데이터 지연기(102-1)에서 1 심볼 지연되어 출력되는 Idata를 곱하여 가산기(105)로 출력한다.
상기 계수 연산부(103-2)의 곱셈기(602)는 데이터 지연기(102-2)의 먹스(201), 플립플롭(202)을 통해 출력되는 Qdata와 Q 채널 오류값 Qerror을 곱하여 계수 연산부(103-4)의 가산기(803)로 출력한다. 또한, 먹스(605)는 상기 계수 연산부(103-1)의 플립플롭(506)에서 출력되는 Q 계수 Qcoef와 상기 데이터 지연기(102-2)의 먹스(202)에서 출력되는 Qdata를 곱하여 가산기(105)로 출력한다.
상기 계수 연산부(103-3)의 곱셈기(701)는 데이터 지연기(102-3)의 먹스(301)와 플립플롭(302)을 통해 출력되는 Qdata와 I 채널 오류값 Ierror을 곱하여 계수 연산부(103-1)의 가산기(503)로 출력한다. 또한, 먹스(704)는 상기 계수 연산부(103-4)의 플립플롭(805)에서 출력되는 I 계수 Icoef와 상기 데이터 지연기(102-3)의 먹스(302)에서 출력되는 Qdata를 곱하여 가산기(105)로 출력한다.
상기 계수 연산부(103-4)의 곱셈기(801)는 I 채널 오류값 Ierror과 데이터 지연기(102-4)의 먹스(401)와 플립플롭(402)을 통해 출력되는 Idata를 곱하여 가산기(802)로 출력한다. 상기 가산기(802)는 플립플롭(805)에서 피드백되는 이전 계수 와 상기 곱셈기(801)의 출력을 더하여 가산기(803)로 출력한다. 상기 가산기(803)는 상기 계수 연산부(103-2)에서 출력되는 Qdata*Qerror 신호와 상기 가산기(802)의 출력을 더한 후 먹스(804)와 플립플롭(805)을 통해 1 심볼 지연시켜 곱셈기(806), 가산기(802), 및 계수 연산부(103-3)의 먹스(704)로 출력한다. 상기 곱셈기(806)는 상기 플립플롭(805)의 출력과 상기 데이터 지연기(102-4)에서 1심볼 지연되어 출력되는 Idata를 곱하여 가산기(105)로 출력한다.
상기 가산기(105)는 상기 계수 연산부(103-1∼103-4)와 DFE(104)의 출력을 모두 더한 후 I 채널 신호 출력부(106)와 Q 채널 신호 출력부(107)의 슬라이서(106-1,107-1)로 각각 출력한다.
상기 I 채널 신호 출력부(106)의 슬라이서(106-1)는 상기 가산기(105)에서 출력되는 신호를 거리가 가장 가까운 신호 레벨로 판정하고 판정 결과를 상기 가산기(106-2)로 출력함과 동시에 DFE부(104)로 출력한다. 상기 가산기(106-2)는 상기 가산기(105)의 출력에서 상기 슬라이서(106-1)의 출력을 빼 I 채널의 오류값 Ierror을 구한다. 상기 I 채널 오류값 Ierror은 곱셈기(106-3)에서 스텝 사이즈μ와 곱해진다.
상기 Q 채널 신호 출력부(107)는 채널 등화된 Q 신호 Qoutput와 Q 채널 오류값 Qerror를 출력하는 것을 제외하고는 상기 I 채널 신호 출력부(106)와 동작이 동일하다.
제 2 실시예
본 발명은 수신기의 파워를 줄이기 위하여 등화기의 출력 끝 단에 위치한 2:1 데시메이터를 데이터 지연기의 바로 뒷단에 위치시키고 있다.
도 16은 도 12의 채널 등화기와 비슷한 구조를 가지고 있다. 차이점은 각 데이터 지연기(102-1∼102-4)의 출력단에 데시메이터(108-1∼108-4)가 연결되는 것이다. 이때, 채널 등화기가 심볼 간격 채널 등화기로 사용되는 경우, 상기 데이터 지연기(102-1∼102-4)에서 1심볼 지연된 데이터는 상기 데시메이터(108-1∼108-4)를 바이패스되어 각 계수 연산부(103-1∼103-4)의 곱셈기로 출력된다.
한편, 상기 채널 등화기가 세밀 간격 채널 등화기로 사용되는 경우, 상기 데이터 지연기(102-1∼102-4)에서 1심볼 지연된 데이터는 상기 데시메이터(108-1∼108-4)에서 심볼 위치의 데이터만 선택되어 각 계수 연산부(103-1∼103-4)의 곱셈기로 출력된다. 따라서, 상기 채널 등화기가 N(예, N=2) 세밀 간격 채널 등화기로 사용되는 경우에는 상기 데이터 지연기(102-1∼102- 4)만 2배의 심볼 클럭으로 동작하고, 나머지 블록은 심볼 클럭으로 동작한다.
즉, 심볼 간격 채널 등화기와 세밀 간격 채널 등화기의 차이점은, 데이터 지연기(102-1∼102-4)가 세밀 간격 채널 등화기로 사용시에는 심볼 클럭의 두배로 동작한다는 것이다. 일반적인 세밀 간격 채널 등화기(예, 도 4, 도 6, 도 8 참조)에서는 등화기 출력의 끝 단에 위치한 2:1 데시메이터 앞단의 모든 블록은 심볼 클럭의 두배로 동작한다. 따라서, 파워도 많이 소비되고 하드웨어도 복잡해진다.
그런데, 상기된 도 4(도 6, 도 8도 마찬가지임)의 구조를 살펴보면, 매 심볼 클럭마다 두 번씩 생성되는 등화기의 출력은 2:1 데시메이터에 의해 두 출력 중 한 개의 출력만이 사용되고, 또한 생성되는 오류값도 매 심볼 클럭마다 한번씩만 생성된다는 것을 알 수 있다.
그러므로, 본 발명의 제 2 실시예서와 같이 상기 2:1 데시메이터를 데이터 지연기(102-1∼102-4) 바로 다음 단에 배치해도 출력에는 아무런 영향을 주지 않는다는 것을 알 수 있다.
이렇게 함으로써, 상기 채널 등화기가 세밀 간격 채널 등화기로 동작하는 상기 데이터 지연기(102-1∼102-4)를 제외한 모든 블록들이 심볼 클럭으로 동작하게 되어 일반적인 세밀 간격 채널 등화기에 비해 훨씬 더 적은 양의 파워를 사용하게 된다.
1) VSB 심볼 간격과 세밀 간격 실수 채널 등화기
도 17은 본 발명에 따른 다용도 채널 등화기가 VSB용 심볼 간격 실수 채널 등화기로 사용할 때의 신호 흐름도이고, 도 18은 본 발명에 따른 다용도 채널 등화기가 VSB용 세밀 간격 실수 채널 등화기로 사용할 때의 신호 흐름도이다. 이때, 사용되는 신호들은 굵은 선으로 표시하고, 사용되지 않는 신호들은 점선으로 표시하고 있다.
그리고, 다용도 채널 등화기가 VSB용 심볼 간격 또는 세밀 간격 실수 채널 등화기로 사용될 때의 상기 채널 등화기의 출력과 필터 계수의 갱신식은 상기된 수학식 5와 같다.
즉, 채널 등화기가 심볼 간격 채널 등화기로 사용되는 경우에는 도 17과 같이 각 데이터 지연기(102-2∼102-4)의 플립플롭은 심볼 클럭에 동기되어 1 심볼 지연된 I 신호를 출력한다. 이때, 상기 1 심볼 지연된 I 채널 신호는 데시메이터(108-1∼108-4)를 바이패스한다. 즉, 상기 1 심볼 지연된 I 채널 신호는 바로 각 계수 연산부(103-1∼103-4)로 출력된다.
그리고, 채널 등화기가 N(N=2) 세밀 간격 채널 등화기로 사용되는 경우에는 도 18과 같이 각 데이터 지연기(102-2∼102-4)의 플립플롭은 2배 빠른 심볼 클럭에 동기되어 1 심볼 지연된 I 신호를 출력한다. 이때, 상기 1 심볼 지연된 I 채널 신호는 데시메이터(108-1∼108-4)에서 심볼 위치의 데이터만 추출된 후 각 계수 연산부(103-1∼103-4)로 출력된다.
상기 계수 연산부(103-1∼103-4)는 세밀 간격 실수 채널 등화기로 사용될 때와 세밀 간격 실수 채널 등화기로 사용될 때 동일한 신호 흐름을 갖으며, 각 플립플롭은 심볼 클럭에 동기되어 동작한다.
즉, 계수 연산부(103-1∼103-4)의 첫 번째 곱셈기는 Ierror 신호와 각 데이터 지연기(102-1∼102-4) 또는 데시메이터(108-1∼108-4)에서 출력되는 I 채널 신호를 곱하여 다음 단의 가산기로 출력한다.
2) 1) VSB 심볼 간격과 세밀 간격 복소수 채널 등화기
도 19는 본 발명에 따른 다용도 채널 등화기가 VSB용 심볼 간격 복소수 채널 등화기로 사용할 때의 신호 흐름도이고, 도 20은 본 발명에 따른 다용도 채널 등화기가 VSB용 세밀 간격 복소수 채널 등화기로 사용할 때의 신호 흐름도이다. 이때에도, 사용되는 신호들은 굵은 선으로 표시하고, 사용되지 않는 신호들은 점선으로 표시하고 있다.
상기 다용도 채널 등화기가 VSB용 심볼 간격 또는 세밀 간격 복소수 채널 등화기로 사용될 때의 데이터 지연기의 동작은 상기된 도 17, 도 18의 데이터 지연기의 동작과 비슷한데, 다른 점은 데이터 지연기(102-2,102-3)가 I 채널 데이터 대신 Q 채널 데이터를 선택한 후 1 심볼 지연시켜 출력한다는 것이다. 이때, 데이터 지연기(102-1,102-4)는 I 채널 신호를 입력받아 1 심볼 지연시킨다.
그리고, 다용도 채널 등화기가 VSB용 심볼 간격 복소수 채널 등화기로 사용될 때와 세밀 간격 복소수 채널 등화기로 사용될 때의 차이점은 상기 채널 등화기가 세밀 간격 복소수 채널 등화기로 사용될 때는 데이터 지연기(102-1∼102-4)가 2배 빠른 심볼 클럭에 동기되어 동작한다는 것이다.
즉, 채널 등화기가 VSB용 심볼 간격 복소수 채널 등화기로 사용되는 경우에 는 도 19와 같이 심볼 클럭에 동기되어 1 심볼 지연된 I 채널 신호는 데시메이터(108-1∼108-4)를 바이패스한 후 바로 각 계수 연산부(103-1∼103-4)로 출력된다.
그리고, 채널 등화기가 N(N=2) 세밀 간격 채널 등화기로 사용되는 경우에는 도 20과 같이 2배 빠른 심볼 클럭에 동기되어 1 심볼 지연된 I 신호는 데시메이터(108-1∼108-4)에서 심볼 위치의 데이터만 추출된 후 각 계수 연산부(103-1∼103-4)로 출력된다.
이때, 다용도 채널 등화기가 VSB용 심볼 간격 또는 세밀 간격 복소수 채널 등화기로 사용될 때의 상기 채널 등화기의 출력과 필터 계수의 갱신식은 상기된 수학식 6과 같다.
이때에도 알 수 있듯이 VSB 경우와 QAM 경우의 복소수 갱신식은 다르다. 그 이유는 두 개가 다같이 복소수 평면상에서 정의되는 채널 등화기이지만 VSB의 Q 채널 데이터는 I 채널과 독립적인 데이터가 아니라 단지 힐버트 변환된 데이터이기 때문에 Q 채널 출력
Figure 112001015191394-pat00017
이 따로 필요없고, 오류값도 실수 오류값 즉, Ierror만이 사용되기 때문이다.
3) QAM 복소수 채널 등화기
도 21은 본 발명에 따른 다용도 채널 등화기가 QAM용 심볼 간격 복소수 채널 등화기로 사용할 때의 신호 흐름도이고, 도 22는 본 발명에 따른 다용도 채널 등화기가 QAM용 세밀 간격 복소수 채널 등화기로 사용할 때의 신호 흐름도를 보이고 있 다. 이때에도, 사용되는 신호들은 굵은 선으로 표시하고, 사용되지 않는 신호들은 점선으로 표시하고 있다. 도 21, 도 22의 경우는 I 채널 신호 출력부(106)와 Q 채널 신호 출력부(107)를 통해 Ierror, Qerror 신호가 구해진다.
그리고, 다용도 채널 등화기가 QAM용 심볼 간격 또는 세밀 간격 복소수 채널 등화기로 사용될 때의 상기 채널 등화기의 출력과 필터 계수의 갱신식은 상기된 수학식 7과 같다.
이때에도 마찬가지로, 다용도 채널 등화기가 QAM용 심볼 간격 복소수 채널 등화기로 사용될 때에는 도 21과 같이 데이터 지연기(102-1∼102-4)의 플립플롭은 심볼 클럭에 동기되어 동작한다. 그러나, 상기 다용도 채널 등화기가 QAM용 세밀 간격 복소수 채널 등화기로 사용될 때에는 도 22와 같이 데이터 지연기(102-1∼102-4)의 플립플롭은 2배 빠른 심볼 클럭에 동기되어 동작한다.
이때, 데이터 지연기(102-1,102-4)는 심볼 클럭 또는 2배 빠른 심볼 클럭에 동기되어 입력되는 I 채널 데이터 Idata를 1심볼 지연시켜 출력하고, 데이터 지연기(102-2,102-3)는 심볼 클럭 또는 2배 빠른 심볼 클럭에 동기되어 입력되는 Q 채널 데이터 Qdata를 1 심볼 지연시켜 출력한다.
그리고, 상기 채널 등화기가 QAM용 심볼 간격 또는 세밀 간격 복소수 채널 등화기로 동작할 때의 계수 연산부(103-1∼103-4), 가산기(105), I 채널 신호 출력부(106), 및 Q 채널 신호 출력부(107)의 동작은 상기된 제 1 실시예의 QAM 복소수 채널 등화기의 경우와 같으므로 상세 설명을 생략한다.
이상에서와 같이 본 발명에 따른 QAM/VSB 겸용 다용도 채널 등화기에 의하면, 수신 신호에 대한 등화시 수신 신호가 VSB 신호인지, QAM 신호인지 그리고 등화 간격이 심볼 간격인지 세밀 간격인지 또한, 실수 채널 등화인지, 복소수 채널 등화인지에 따라서 해당하는 필터 계수를 발생시키고, 각각의 경우에 따라 신호의 흐름을 제어함으로써, 단일 등화기로 VSB 신호와 QAM 신호에 대한 실수 또는 복소수 채널 등화를 심볼 간격 또는 세밀 간격으로 수행할 수 있다. 따라서 채널 등화기를 구현하기 위한 하드웨어 면적을 대폭 감소시킬 수 있다.
또한, 세밀 간격 채널 등화기로 동작시에도 각 회로 소자들을 심볼 주파수 또는 반전된 심볼 주파수로 동작시켜 심볼 위치의 데이터만을 추출하는 데시메이션 과정을 생략시킴으로써, 수신기의 파워를 줄일 수 있다. 또한, 등화기의 출력 끝단에 위치한 데시메이터를 데이터 지연기 내에 위치시킨 후 세밀 간격 채널 등화기로 동작시에만 상기 데이터 지연기를 2배 빠른 심볼 클럭으로 동작시킴으로써, 수신기의 파워를 줄일 수 있다.
그리고, 기존의 LMS 방식의 등화기의 모든 방식을 지원함으로써 칩 개발 단계에서 아주 유용하게 사용할 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다.
따라서, 본 발명의 기술적 범위는 실시예에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의하여 정해져야 한다.

Claims (7)

  1. VSB 전송 방식 또는 QAM 전송 방식으로 입력되는 I 채널 데이터와 Q 채널 데이터를 심볼 간격 또는 상기 심볼 간격보다 작은 세밀 간격으로 채널 등화하는 채널 등화기에 있어서,
    입력되는 I 채널 데이터 또는, Q 채널 데이터를 심볼 클럭 또는 반전된 심볼 클럭에 따라 1 심볼 지연시켜 출력하는 N개의 데이터 지연기;
    상기 데이터 지연기에서 출력되는 I 채널 또는 Q 채널 데이터와 입력되는 I 채널 또는 Q 채널 심볼 간격의 시간차에 따른 오류 값을 곱하고 이 곱셈 결과에 피드백되는 이전 I 또는 Q 채널 데이터의 탭 계수와 더한 후 심볼 클럭 또는 반전된 심볼 클럭에 따라 1 심볼 지연시켜 출력하는 N개의 계수 연산부;
    상기 N개의 계수 연산부에서 각각 갱신되어 출력되는 N개의 I 또는 Q 채널 데이터의 탭 계수를 모두 더하여 출력하는 계수 출력부;
    상기 계수 출력부의 출력을 슬라이스한 후 슬라이스 이전 신호와 이후 신호의 차로부터 I 채널 오류값을 추정하며, 상기 채널 등화기가 세밀 간격 채널 등화기로 사용되는 경우에도 심볼 위치의 데이터만을 추출하는 데시메이션을 수행하지 않는 I 채널 신호 출력부; 그리고
    상기 계수 출력부의 출력을 슬라이스한 후 슬라이스 이전 신호와 이후 신호의 차로부터 Q 채널 오류값을 추정하며, 상기 채널 등화기가 세밀 간격 채널 등화기로 사용되는 경우에도 심볼 위치의 데이터만을 추출하는 데시메이션을 수행하지 않는 Q 채널 신호 출력부를 포함하여 구성되는 것을 특징으로 하는 VSB/QAM 겸용 다용도 채널 등화기.
  2. 제 1 항에 있어서,
    상기 채널 등화기가 세밀 간격 채널 등화기로 사용되는 경우에 상기 데이터 지연기와 계수 연산부는
    홀수번째(또는 짝수번째)로 입력되는 I 채널 또는 Q 채널 데이터는 심볼 클럭에 동기시켜 1 심볼 지연시킨 후 계수 갱신을 수행하고, 상기 짝수번째(또는 홀수번째)로 입력되는 I 채널 또는 Q 채널 데이터는 반전된 심볼 클럭에 동기시켜 1 심볼 지연시킨 후 계수 갱신을 수행하는 것을 특징으로 하는 VSB/QAM 겸용 다용도 채널 등화기.
  3. 제 1 항에 있어서, 상기 데이터 지연기와 계수 연산부는
    상기 채널 등화기가 세밀 간격 채널 등화기로 사용되는 경우, 4탭을 한 단위로 하여, 단위마다 교대로 심볼 클럭 또는 반전된 심볼 클럭에 동기되어 동작하는 것을 특징으로 하는 VSB/QAM 겸용 다용도 채널 등화기.
  4. 제 3 항에 있어서, 상기 계수 연산부가 4 탭을 한 단위로 할 경우, 첫 번째와 네번째 탭의 계수 연산부는
    입력되는 I 채널 또는 Q 채널 데이터와 입력되는 I 채널 또는 Q 채널 심볼 간격의 시간차에 따른 오류 값을 곱하는 곱셈기와,
    상기 곱셈기의 출력과 피드백되는 이전 I 또는 Q 채널 데이터의 탭 계수를 더하는 제 1 가산기와,
    QAM용으로 사용되는 경우 Q 채널 데이터와 I 채널 오류값의 곱셈 결과 또는 Q 채널 데이터와 Q 채널 오류값의 곱셈 결과와 상기 제 1 가산기의 출력을 더하는 제 2 가산기와,
    상기 제 1 가산기 또는 제 2 가산기의 출력을 심볼 클럭 또는 반전된 심볼 클럭에 동기시켜 1 심볼 지연시키는 제 1 지연기와,
    상기 제 1 지연기의 출력과 데이터 지연기를 통해 출력되는 I 채널 데이터 또는 Q 채널 데이터를 곱하여 상기 계수 출력부로 출력하는 곱셈기로 구성되는 것을 특징으로 하는 VSB/QAM 겸용 다용도 채널 등화기.
  5. 제 4 항에 있어서, 상기 계수 연산부가 4 탭을 한 단위로 할 경우, 두 번째와 세번째 탭의 계수 연산부는
    입력되는 I 채널 또는 Q 채널 데이터와 입력되는 I 채널 또는 Q 채널 심볼 간격의 시간차에 따른 오류 값을 곱한 후 상기 첫 번째 또는 네 번째 탭의 계수 연산부의 제 2 가산기로 출력하는 곱셈기와,
    상기 곱셈기의 출력과 피드백되는 이전 I 또는 Q 채널 데이터의 탭 계수를 더하는 제 3 가산기와,
    상기 제 3 가산기의 출력을 심볼 클럭 또는 반전된 심볼 클럭에 동기시켜 1 심볼 지연시키는 제 2 지연기와,
    채널 등화기가 VSB용으로 사용되는 경우에는 상기 제 2 지연기의 출력을 선택하고, QAM용으로 사용되는 경우에는 상기 첫 번째 또는 네 번째 탭의 계수 연산부의 제 1 지연기의 출력을 선택 출력하는 선택부와,
    상기 선택부의 출력과 데이터 지연기를 통해 출력되는 I 채널 데이터 또는 Q 채널 데이터를 곱하여 상기 계수 출력부로 출력하는 곱셈기로 구성되는 것을 특징으로 하는 VSB/QAM 겸용 다용도 채널 등화기.
  6. 제 1 항에 있어서, 상기 각 데이터 지연기와 계수 연산부는
    심볼 간격인 경우에는 심볼 클럭에 동기시켜 I 채널 또는 Q 채널 데이터를 1 심볼 지연시킨 후 계수 갱신을 수행하는 것을 특징으로 하는 VSB/QAM 겸용 다용도 채널 등화기.
  7. VSB 전송 방식 또는 QAM 전송 방식으로 입력되는 I 채널 데이터와 Q 채널 데이터를 심볼 간격 또는 M 세밀 간격으로 채널 등화하는 채널 등화기에 있어서,
    상기 채널 등화기가 심볼 간격 채널 등화기로 사용되는 경우에는 입력되는 I 채널 또는, Q 채널 데이터를 심볼 클럭에 동기시켜 지연시키고, M 세밀 간격 채널 등화기로 사용되는 경우에는 I 채널 또는, Q 채널 데이터를 M배 빠른 심볼 클럭에 동기시켜 지연시키는 N개의 데이터 지연기;
    상기 N개의 데이터 지연기에서 지연되어 출력되는 데이터들 중 심볼 위치의 데이터만을 추출하여 출력하는 N개의 데시메이터;
    상기 각 데시메이터에서 출력되는 I 채널 또는 Q 채널 데이터와 입력되는 I 채널 또는 Q 채널 심볼 간격의 시간차에 따른 오류값을 곱하고 이 곱셈 결과에 피드백되는 이전 I 또는 Q 채널 데이터의 탭 계수와 더한 후 심볼 클럭에 의해 지연시켜 출력하는 N개의 계수 연산부;
    상기 N개의 계수 연산부에서 각각 갱신되어 출력되는 N개의 I 또는 Q 채널 데이터의 탭 계수를 모두 더하여 출력하는 계수 출력부;
    상기 계수 출력부의 출력을 슬라이스한 후 슬라이스 이전 신호와 이후 신호의 차로부터 I 채널 오류값을 추정하는 I 채널 신호 출력부; 그리고
    상기 계수 출력부의 출력을 슬라이스한 후 슬라이스 이전 신호와 이후 신호의 차로부터 Q 채널 오류값을 추정하는 Q 채널 신호 출력부를 포함하여 구성되는 것을 특징으로 하는 VSB/QAM 겸용 다용도 채널 등화기.
KR1020010036036A 2001-06-23 2001-06-23 Ｖｓｂ／ｑａｍ 겸용 채널 등화기 KR100736602B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010036036A KR100736602B1 (ko) 2001-06-23 2001-06-23 Ｖｓｂ／ｑａｍ 겸용 채널 등화기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010036036A KR100736602B1 (ko) 2001-06-23 2001-06-23 Ｖｓｂ／ｑａｍ 겸용 채널 등화기

Publications (2)

Publication Number Publication Date
KR20030000307A KR20030000307A (ko) 2003-01-06
KR100736602B1 true KR100736602B1 (ko) 2007-07-09

Family

ID=27710778

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010036036A KR100736602B1 (ko) 2001-06-23 2001-06-23 Ｖｓｂ／ｑａｍ 겸용 채널 등화기

Country Status (1)

Country Link
KR (1) KR100736602B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100617141B1 (ko) 2004-01-09 2006-08-31 엘지전자 주식회사 디지털 필터
KR100643321B1 (ko) 2004-06-30 2006-11-10 삼성전자주식회사 등화기의 동작 조절장치 및 그 조절방법
CN113783811A (zh) * 2020-06-10 2021-12-10 英业达科技有限公司 计算接头系数的方法及其装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5642382A (en) * 1995-03-01 1997-06-24 Hitachi America, Ltd. Fir filters with multiplexed inputs suitable for use in reconfigurable adaptive equalizers
KR0156194B1 (ko) * 1995-10-19 1998-11-16 구자홍 디지탈 데이타의 송신 및 수신장치
KR0169675B1 (ko) * 1995-11-30 1999-03-20 배순훈 Qam 및 vsb 신호 결정 궤환 등화기
KR0166265B1 (ko) * 1995-10-31 1999-03-20 배순훈 Ntsc, vsb 및 qam 신호 등화기
KR20000045147A (ko) * 1998-12-30 2000-07-15 전주범 Qam／vsb적응 채널등화기

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5642382A (en) * 1995-03-01 1997-06-24 Hitachi America, Ltd. Fir filters with multiplexed inputs suitable for use in reconfigurable adaptive equalizers
KR0156194B1 (ko) * 1995-10-19 1998-11-16 구자홍 디지탈 데이타의 송신 및 수신장치
KR0166265B1 (ko) * 1995-10-31 1999-03-20 배순훈 Ntsc, vsb 및 qam 신호 등화기
KR0169675B1 (ko) * 1995-11-30 1999-03-20 배순훈 Qam 및 vsb 신호 결정 궤환 등화기
KR20000045147A (ko) * 1998-12-30 2000-07-15 전주범 Qam／vsb적응 채널등화기

Also Published As

Publication number Publication date
KR20030000307A (ko) 2003-01-06

Similar Documents

Publication Publication Date Title
KR100226698B1 (ko) 직교 주파수 분할 다중화 수신 시스템의 채널 등화 장치
US5335251A (en) Diversity receiver
US20110200091A1 (en) Asymmetric Multi-Channel Adaptive Equalizer
KR20010034869A (ko) 잔류측파대역 신호 수신기를 위한 통과대역 등화기
JPH0590904A (ja) 制御信号発生回路
KR20150132931A (ko) 고효율 위성 서비스를 위한 통신 장치 및 방법
CN111245499A (zh) 基于预整形的时域并行分数间隔均衡器及均衡方法
EP0379375B1 (en) Parallel mode adaptive transversal equalizer for high-speed digital communications system
KR100504761B1 (ko) 직교 진폭 변조를 위한 구성 성분의 타이밍 회복 시스템
US5442582A (en) Transversal filter allrate equalizer for use at intermediate frequency
KR100736602B1 (ko) Ｖｓｂ／ｑａｍ 겸용 채널 등화기
US7457356B2 (en) Method of initializing equalizer of digital television receiver and equalizer using the same
EP1397880B1 (en) Joint timing recovery and equalization for an n-antennae system
US6332000B1 (en) Time division equalizer using system clock signal faster than symbol clock signal in high-speed communication
Raphaeli A reduced complexity equalizer for OQPSK
KR100739560B1 (ko) Ｖｓｂ/ｑａｍ 겸용 다용도 채널 등화기
JP2503715B2 (ja) 適応受信機
EP0244057B1 (en) Communication system, receiver and transmitter and method of data retrieval
EP2015468A1 (en) Baseband combiner for digital radio links
EP1149470A1 (en) System and methods for multimode operation of a digital filter with shared resources
JP2885618B2 (ja) 適応受信機
EP3113383B1 (en) Wireless communication system, wireless communication device, and wireless communication method
JP3653045B2 (ja) 全二重伝送システム用の受信方法および受信器
KR100480881B1 (ko) 에러궤환을 이용한 블라인드 적응결정 궤환 등화기
JP2009100357A (ja) 波形等化器、及び、波形等化器の制御方法

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee