JPH0770947B2 - 適応受信機 - Google Patents
適応受信機Info
- Publication number
- JPH0770947B2 JPH0770947B2 JP2188318A JP18831890A JPH0770947B2 JP H0770947 B2 JPH0770947 B2 JP H0770947B2 JP 2188318 A JP2188318 A JP 2188318A JP 18831890 A JP18831890 A JP 18831890A JP H0770947 B2 JPH0770947 B2 JP H0770947B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- tap
- filter
- matched filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Noise Elimination (AREA)
- Filters That Use Time-Delay Elements (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Dc Digital Transmission (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は適応受信機に関し、特に、強度なマルチパスフ
ェージング伝搬で生じた波形歪を除去する適応受信機に
関する。
ェージング伝搬で生じた波形歪を除去する適応受信機に
関する。
（従来の技術） マルチパスフェージング回線で生じる波形歪を除去する
従来の適応受信機を第４図に示す。第４図において、40
1はタップ付き遅延素子を構成するシフトレジスタ、402
は乗算器、403は加算器、404は判定帰還形等化器（DF
E）、405は相関器である。DFE404以外の構成要素により
整合フィルタ（MF）を構成している。相関器405は、DFE
404の出力信号の判定信号ｎとシフトレジスタ401の各
タップ上の受信信号との相関を取ることにより、整合フ
ィルタのタップ係数を求める。これらのタップ係数は伝
送系のインパルス応答の時間反転で複素共役となってい
る。すなわちシフトレジスタ401上の受信信号は、乗算
器402と加算器403において相関器405で求めたタップ係
数と畳み込まれることにより整合フィルタリングが行わ
れる。この整合フィルタの出力はDFE404に通され、符号
間干渉の除去が行われる。
従来の適応受信機を第４図に示す。第４図において、40
1はタップ付き遅延素子を構成するシフトレジスタ、402
は乗算器、403は加算器、404は判定帰還形等化器（DF
E）、405は相関器である。DFE404以外の構成要素により
整合フィルタ（MF）を構成している。相関器405は、DFE
404の出力信号の判定信号ｎとシフトレジスタ401の各
タップ上の受信信号との相関を取ることにより、整合フ
ィルタのタップ係数を求める。これらのタップ係数は伝
送系のインパルス応答の時間反転で複素共役となってい
る。すなわちシフトレジスタ401上の受信信号は、乗算
器402と加算器403において相関器405で求めたタップ係
数と畳み込まれることにより整合フィルタリングが行わ
れる。この整合フィルタの出力はDFE404に通され、符号
間干渉の除去が行われる。
このMF/DFE受信機は、電子通信学会、通信方式研究会19
79年２月（CS78−203）に“マルチパス伝送路における
適応受信方式”として提案されており、厳しいマルチパ
スフェージング回線となる見通し外通信にすでに実用化
されている。この適応受信方式は、インパルス応答の前
縁（Precursor）が主応答に比べて大きくなるような非
最小位相推移フェージングに対するDFEの特性を改善す
る。整合フィルタリングにより非対称なインパルス応答
は対称化されるから、Precursorの一部の電力はインパ
ルス応答の後縁（Postcursor）に変換される。従って、
DFEの線形等化部に対する負担は減少し、DFEの等化特性
が改善される。一方、Postcursorが支配的となる最小位
相推移フェージングでは、整合フィルタリングによりPo
stcursorの一部をPrecursorに変換するから、DFEは非線
形等化に加えて線形等化も行うことになる。すなわちMF
を用いないDFE単体では判定帰還による等化だけが行わ
れるのに対し、MF/DFEではDFEが非線形等化に加えて線
形等化を行うからDFE単体の等化特性より劣化すること
になる。この適応受信方式を地上多値QAMマイクロ波伝
送に適用する場合、多値レベルの増加に伴い、この整合
フィルタリングにより歪は無視できなくなる。
79年２月（CS78−203）に“マルチパス伝送路における
適応受信方式”として提案されており、厳しいマルチパ
スフェージング回線となる見通し外通信にすでに実用化
されている。この適応受信方式は、インパルス応答の前
縁（Precursor）が主応答に比べて大きくなるような非
最小位相推移フェージングに対するDFEの特性を改善す
る。整合フィルタリングにより非対称なインパルス応答
は対称化されるから、Precursorの一部の電力はインパ
ルス応答の後縁（Postcursor）に変換される。従って、
DFEの線形等化部に対する負担は減少し、DFEの等化特性
が改善される。一方、Postcursorが支配的となる最小位
相推移フェージングでは、整合フィルタリングによりPo
stcursorの一部をPrecursorに変換するから、DFEは非線
形等化に加えて線形等化も行うことになる。すなわちMF
を用いないDFE単体では判定帰還による等化だけが行わ
れるのに対し、MF/DFEではDFEが非線形等化に加えて線
形等化を行うからDFE単体の等化特性より劣化すること
になる。この適応受信方式を地上多値QAMマイクロ波伝
送に適用する場合、多値レベルの増加に伴い、この整合
フィルタリングにより歪は無視できなくなる。
（発明が解決しようとする課題） 上述した従来のMF/DFE受信機では、非最小位相推移フェ
ージングに対してはDFEの等化特性を改善しているが、
最小位相推移フェージングに対してはDFE単体のものよ
り等化特性が劣化するという問題がある。
ージングに対してはDFEの等化特性を改善しているが、
最小位相推移フェージングに対してはDFE単体のものよ
り等化特性が劣化するという問題がある。
そこで本発明の目的は、この最小位相推移フェージング
に対する特性劣化を解決する適応受信機を提供すること
にある。
に対する特性劣化を解決する適応受信機を提供すること
にある。
（課題を解決するための手段） 本発明に係る第１の適応受信機は、トランスバーサルフ
ィルタで構成されており受信信号を入力する整合フィル
タと、該整合フィルタの出力信号を入力する判定帰還形
等化器と、該判定帰還形等化器から出力される判定信号
と前記整合フィルタの各タップ上の受信信号との相関を
取る相関器と、該相関器から出力される相関値より伝送
系のインパルス応答を監視しこの監視により得られたイ
ンパルス応答状態に対応して前記相関値に重み係数を乗
じたものを前記整合フィルタの各タップ係数として出力
する制御回路とを備えることを特徴とする。
ィルタで構成されており受信信号を入力する整合フィル
タと、該整合フィルタの出力信号を入力する判定帰還形
等化器と、該判定帰還形等化器から出力される判定信号
と前記整合フィルタの各タップ上の受信信号との相関を
取る相関器と、該相関器から出力される相関値より伝送
系のインパルス応答を監視しこの監視により得られたイ
ンパルス応答状態に対応して前記相関値に重み係数を乗
じたものを前記整合フィルタの各タップ係数として出力
する制御回路とを備えることを特徴とする。
また本発明に係る第２の適応受信機は、トランスバーサ
ルフィルタで構成されており受信信号を入力する整合フ
ィルタと、該整合フィルタの出力信号を入力する判定帰
還形等化器と、該判定帰還形等化器から出力される判定
信号を入力する前記整合フィルタと同じ構成のトランス
バーサルフィルタと、前記受信信号に遅延を与える遅延
素子と、前記トランスバーサルフィルタの出力信号と前
記遅延素子の出力信号との差を取って誤差信号を生成す
る減算器と、該減算器から出力される誤差信号と前記判
定信号とから前記誤差信号が最小となるような前記トラ
ンスバーサルフィルタのタップ係数を演算するタップ係
数演算回路と、該タップ係数演算回路が生成するタップ
係数より得られるインパルス応答状態に対応して前記タ
ップ係数に重み係数を乗じたものを前記整合フィルタの
各タップ係数として出力する制御回路とを備えることを
特徴とする。
ルフィルタで構成されており受信信号を入力する整合フ
ィルタと、該整合フィルタの出力信号を入力する判定帰
還形等化器と、該判定帰還形等化器から出力される判定
信号を入力する前記整合フィルタと同じ構成のトランス
バーサルフィルタと、前記受信信号に遅延を与える遅延
素子と、前記トランスバーサルフィルタの出力信号と前
記遅延素子の出力信号との差を取って誤差信号を生成す
る減算器と、該減算器から出力される誤差信号と前記判
定信号とから前記誤差信号が最小となるような前記トラ
ンスバーサルフィルタのタップ係数を演算するタップ係
数演算回路と、該タップ係数演算回路が生成するタップ
係数より得られるインパルス応答状態に対応して前記タ
ップ係数に重み係数を乗じたものを前記整合フィルタの
各タップ係数として出力する制御回路とを備えることを
特徴とする。
（実施例） 次に、本発明について図面を参照して説明する。第１図
は本発明に係る第１の適応受信機の一実施例の構成を示
すブロック図である。第２図は本発明に係る第２の適応
受信機の一実施例の構成を示すブロック図である。第３
図は従来方式と本発明との動作比較のための説明図であ
る。
は本発明に係る第１の適応受信機の一実施例の構成を示
すブロック図である。第２図は本発明に係る第２の適応
受信機の一実施例の構成を示すブロック図である。第３
図は従来方式と本発明との動作比較のための説明図であ
る。
第１図において、101は整合フィルタ（MF）、101aは５
段のシフトレジスタ、101bは乗算器、101cは加算器、10
2は判定帰還形等化器（DFE）、103は相関器、104は制御
回路、104aは制御器、104bの乗算器である。
段のシフトレジスタ、101bは乗算器、101cは加算器、10
2は判定帰還形等化器（DFE）、103は相関器、104は制御
回路、104aは制御器、104bの乗算器である。
第２図において、201は整合フィルタ（MF）、201aは５
段のシフトレジスタ、201bは乗算器、201cは加算器、20
2は判定帰還形等化器（DFE）、203は遅延素子、204は制
御回路、204aは制御器、204bは乗算器、205は５段のシ
フトレジスタ、206は乗算器、207は加算器、208は減算
器、209はタップ係数演算回路である。
段のシフトレジスタ、201bは乗算器、201cは加算器、20
2は判定帰還形等化器（DFE）、203は遅延素子、204は制
御回路、204aは制御器、204bは乗算器、205は５段のシ
フトレジスタ、206は乗算器、207は加算器、208は減算
器、209はタップ係数演算回路である。
第１図において、シフトレジスタ101aは、通常シンボル
間隔ＴまたはT/2に設定され、特にT/2に設定された場合
はMF101は整合フィルタリングの他に胃イミング制御機
能も有することになる。ここで、送信シンボル列をa
n（ｎ＝−∞…＋∞）、MF101に入力されるまでの伝送系
のインパルス応答の離散値をhnとすると、受信信号の離
散値rnは で示される。シフトレジスタ101aがＴ間隔の場合、シフ
トレジスタ101aの各段（タップW-2,W-1,W0,W+1,W+2）に
（１）式で表わされる受信信号rn+2,rn+1,rn,rn-1,rn-2
がそれぞれ分布する。DFE102の判定出力がｎの時、シ
フトレジスタ101aの各タップ上の受信信号は下記のよう
に示される。
間隔ＴまたはT/2に設定され、特にT/2に設定された場合
はMF101は整合フィルタリングの他に胃イミング制御機
能も有することになる。ここで、送信シンボル列をa
n（ｎ＝−∞…＋∞）、MF101に入力されるまでの伝送系
のインパルス応答の離散値をhnとすると、受信信号の離
散値rnは で示される。シフトレジスタ101aがＴ間隔の場合、シフ
トレジスタ101aの各段（タップW-2,W-1,W0,W+1,W+2）に
（１）式で表わされる受信信号rn+2,rn+1,rn,rn-1,rn-2
がそれぞれ分布する。DFE102の判定出力がｎの時、シ
フトレジスタ101aの各タップ上の受信信号は下記のよう
に示される。
W-2タップ→rn+2＝…h+1an+1＋h+2an ＋h+3an-1＋… W-1タップ→rn+1＝…h0an+1＋h+1an ＋h+2an-1＋… W0タップ→rn＝…h-1an+1＋h0an ＋h+1an-1＋… W+1タップ→rn-1＝…h-2an+1＋h-1an ＋h0an-1＋… W+2タップ→rn-2＝…h-3an+1＋h-2an ＋h-1an-1＋… 従って、相関器103でDFE102の判定出力ｎとシフトレ
ジスタ101aの各タップの内容との相関を取ることによ
り、インパルス応答離散値h1を得ることができる。これ
らのタップ係数は伝送系のインパルス応答と複素共役お
よび時間反転の関係になっている。相関器103の各出力
は制御回路104内の乗算器104bに入力し、制御器104aか
らの係数g-2,g-1,g+1,g+2をそれぞれ乗ぜられる。ただ
し、MF101のセンタータップに対応するW0については乗
算は行なわない。この係数g1がすべて１の場合、制御回
路104の出力はそれぞれMF101のタップ係数W-2,W-1,W0,W
+1,W+2として乗算器101bに供給され、MF101は受信信号
とタップ係数W-2,W-1,W0,W+1,W+2とを畳み込むことによ
り整合フィルタリングを行なう。制御器104aは相関器10
3の各出力を入力としており、この信号で伝送系のイン
パルス応答状態を監視している。第３図の（ａ）に示す
ような主波＋進み波の非最小位相推移フェージングの場
合、制御器104aの乗算器104bのタップ係数g1をすべて１
として出力する。すなわち第１図の適応受信機は第３図
（ｃ）に示すMF/DFEと全く同じ動作を行って、第３図
（ｅ）のように（ａ）のインパルス応答を対称化する。
すなわちインパルス応答の前縁（Precursor）を等価的
に減少させ、DFE102のPrecursorに対する等化能力を改
善する。一方、主波＋遅れ波の最小位相推移フェージン
グの場合、制御器104aはタップ係数g1を次第に減少さ
せ、やがて零とする。ここで、この減少させる変化速度
はDFE102の追随速度より遅い。この時、第３図（ｂ）の
ようなインパルス応答に対して整合フィルタリングを行
なわないから、DFE102の入力でのインパルス応答状態
（ｆ）のようになっている。すなわちマルチパス歪のほ
とんどはインパルス応答の後縁（Postcursor）によるも
ので、これらはすべてDFE102の判定帰還による等化で除
去される。MF/DFEは第３図（ｂ）に対しても（ｄ）のよ
うにインパルス応答を対称化するから、DFE単体の特性
より劣化するが、本発明の適応受信機では最小位相推移
フェージングに対しては整合フィルタリングを施さない
からDFE単体の場合と同様に高い等化能力が得られる。
ジスタ101aの各タップの内容との相関を取ることによ
り、インパルス応答離散値h1を得ることができる。これ
らのタップ係数は伝送系のインパルス応答と複素共役お
よび時間反転の関係になっている。相関器103の各出力
は制御回路104内の乗算器104bに入力し、制御器104aか
らの係数g-2,g-1,g+1,g+2をそれぞれ乗ぜられる。ただ
し、MF101のセンタータップに対応するW0については乗
算は行なわない。この係数g1がすべて１の場合、制御回
路104の出力はそれぞれMF101のタップ係数W-2,W-1,W0,W
+1,W+2として乗算器101bに供給され、MF101は受信信号
とタップ係数W-2,W-1,W0,W+1,W+2とを畳み込むことによ
り整合フィルタリングを行なう。制御器104aは相関器10
3の各出力を入力としており、この信号で伝送系のイン
パルス応答状態を監視している。第３図の（ａ）に示す
ような主波＋進み波の非最小位相推移フェージングの場
合、制御器104aの乗算器104bのタップ係数g1をすべて１
として出力する。すなわち第１図の適応受信機は第３図
（ｃ）に示すMF/DFEと全く同じ動作を行って、第３図
（ｅ）のように（ａ）のインパルス応答を対称化する。
すなわちインパルス応答の前縁（Precursor）を等価的
に減少させ、DFE102のPrecursorに対する等化能力を改
善する。一方、主波＋遅れ波の最小位相推移フェージン
グの場合、制御器104aはタップ係数g1を次第に減少さ
せ、やがて零とする。ここで、この減少させる変化速度
はDFE102の追随速度より遅い。この時、第３図（ｂ）の
ようなインパルス応答に対して整合フィルタリングを行
なわないから、DFE102の入力でのインパルス応答状態
（ｆ）のようになっている。すなわちマルチパス歪のほ
とんどはインパルス応答の後縁（Postcursor）によるも
ので、これらはすべてDFE102の判定帰還による等化で除
去される。MF/DFEは第３図（ｂ）に対しても（ｄ）のよ
うにインパルス応答を対称化するから、DFE単体の特性
より劣化するが、本発明の適応受信機では最小位相推移
フェージングに対しては整合フィルタリングを施さない
からDFE単体の場合と同様に高い等化能力が得られる。
次に、第２図の実施例について説明する。第２図におい
て、（１）式で示される受信信号はMF201と遅延素子203
に入力する。DFE202の判定出力ｎはシフトレジスタ20
5に入力し、乗算器206で制御回路204の出力のタップ係
数W-2,W-1,W0,W+1,W+2と乗ぜられ、加算器207で合成さ
れる。この判定信号ｎと推定インパルス応答値W1との
畳込み値は、受信信号を再生した再生波形（replica）
となっている。遅延素子203において遅延を与えられた
受信信号と加算器207の出力とは減算器208で差を取ら
れ、受信信号に対する再生波形の誤差信号ｅとなる。タ
ップ係数演算回路209は誤差信号ｅおよび判定信号ｎ
を入力して、下記に示すLMSアルゴリズムにより、イン
パルス応答推定値W1を逐次算出する。
て、（１）式で示される受信信号はMF201と遅延素子203
に入力する。DFE202の判定出力ｎはシフトレジスタ20
5に入力し、乗算器206で制御回路204の出力のタップ係
数W-2,W-1,W0,W+1,W+2と乗ぜられ、加算器207で合成さ
れる。この判定信号ｎと推定インパルス応答値W1との
畳込み値は、受信信号を再生した再生波形（replica）
となっている。遅延素子203において遅延を与えられた
受信信号と加算器207の出力とは減算器208で差を取ら
れ、受信信号に対する再生波形の誤差信号ｅとなる。タ
ップ係数演算回路209は誤差信号ｅおよび判定信号ｎ
を入力して、下記に示すLMSアルゴリズムにより、イン
パルス応答推定値W1を逐次算出する。
▲Ｗn+1 1▼＝▲Ｗn 1▼−βen・n-1 …（２） ここで、βは修正係数である。（２）式において、パラ
メータｎはシンボル毎の時刻を示す。シフトレジスタ20
5およびMF201のシフトレジスタ201aが共に、シンボル長
Ｔ間隔の場合、シフトレジスタ205、乗算器206、加算器
207で成るレプリカフィルタおよびMF201の遅延時間は2T
となる。またDFE202の前方等化器（線形フィルタ）をＴ
間隔の３タップとした時、DFE202の遅延時間は2Tとな
る。この場合、遅延素子203の遅延量を6Tに設定すれ
ば、正しいタイミング関係が成立する。以上の操作よ
り、誤差信号ｅの自乗平均値が最小となるように制御さ
れ、インパルス応答の推定値W1が得られる。
メータｎはシンボル毎の時刻を示す。シフトレジスタ20
5およびMF201のシフトレジスタ201aが共に、シンボル長
Ｔ間隔の場合、シフトレジスタ205、乗算器206、加算器
207で成るレプリカフィルタおよびMF201の遅延時間は2T
となる。またDFE202の前方等化器（線形フィルタ）をＴ
間隔の３タップとした時、DFE202の遅延時間は2Tとな
る。この場合、遅延素子203の遅延量を6Tに設定すれ
ば、正しいタイミング関係が成立する。以上の操作よ
り、誤差信号ｅの自乗平均値が最小となるように制御さ
れ、インパルス応答の推定値W1が得られる。
タップ係数演算回路209の出力は制御回路204に入力し、
MF201のセンタータップに対応する係数を除いて乗算器2
04bで制御器204aからの係数g-2,g-1,g+1,g+2がそれぞれ
乗ぜられる。制御器204aはタップ係数演算回路209から
のタップ係数によりインパルス応答を監視し、第１図の
実施例と同様に、非最小位相推移フェージングに対して
は、g1として１を出力し、タップ係数演算回路209から
のW1をそのまま乗算器201aに供給し、MF201に整合フィ
ルタリングを行なわせる。MF201の構成要素201a,201b,2
01cは第１図の101a,101b,101cと同じ動作を行なう。一
方、最小位相推移フェージングに対しては、g1をDFE202
が十分追随できる速さで次第に零まで減少させる。従っ
て、最小位相推移フェージングに対しては整合フィルタ
リングが行なわれずに、DFE単体の場合と同様に高い等
化能力が得られる。
MF201のセンタータップに対応する係数を除いて乗算器2
04bで制御器204aからの係数g-2,g-1,g+1,g+2がそれぞれ
乗ぜられる。制御器204aはタップ係数演算回路209から
のタップ係数によりインパルス応答を監視し、第１図の
実施例と同様に、非最小位相推移フェージングに対して
は、g1として１を出力し、タップ係数演算回路209から
のW1をそのまま乗算器201aに供給し、MF201に整合フィ
ルタリングを行なわせる。MF201の構成要素201a,201b,2
01cは第１図の101a,101b,101cと同じ動作を行なう。一
方、最小位相推移フェージングに対しては、g1をDFE202
が十分追随できる速さで次第に零まで減少させる。従っ
て、最小位相推移フェージングに対しては整合フィルタ
リングが行なわれずに、DFE単体の場合と同様に高い等
化能力が得られる。
（発明の効果） 以上に説明したように、本発明は、非最小位相推移フェ
ージングに対しては整合フィルタリングを行わせること
でDFE単体の等化特性を改善し、最小位相推移フェージ
ングに対しては整合フィルタリングを行なわせないこと
によりMF/DFEの等化特性をDFE単体の等化特性より劣化
させないという効果がある。
ージングに対しては整合フィルタリングを行わせること
でDFE単体の等化特性を改善し、最小位相推移フェージ
ングに対しては整合フィルタリングを行なわせないこと
によりMF/DFEの等化特性をDFE単体の等化特性より劣化
させないという効果がある。
第１図は本発明に係る第１の適応受信機の一実施例の構
成を示すブロック図である。第２図は本発明に係る第２
の適応受信機の一実施例の構成を示すブロック図であ
る。第３図は本発明による適応受信機と従来の適応受信
機との動作比較説明図、第４図は従来の適応受信機の構
成を示すブロック図である。 101,201……整合フィルタ（MF）、101a,201a,205,401…
…５段のシフトレジスタ、101b,104b,201b,204b,206,40
2……乗算器、101c,201c,207,403……加算器、102,202,
404……判定帰還形等化器（DFE）、103,405……相関
器、104,204……制御回路、104a,204a……制御器、203
……遅延素子、209……タップ係数演算回路。
成を示すブロック図である。第２図は本発明に係る第２
の適応受信機の一実施例の構成を示すブロック図であ
る。第３図は本発明による適応受信機と従来の適応受信
機との動作比較説明図、第４図は従来の適応受信機の構
成を示すブロック図である。 101,201……整合フィルタ（MF）、101a,201a,205,401…
…５段のシフトレジスタ、101b,104b,201b,204b,206,40
2……乗算器、101c,201c,207,403……加算器、102,202,
404……判定帰還形等化器（DFE）、103,405……相関
器、104,204……制御回路、104a,204a……制御器、203
……遅延素子、209……タップ係数演算回路。
Claims (2)
- 【請求項１】トランスバーサルフィルタで構成されてお
り受信信号を入力する整合フィルタと、該整合フィルタ
の出力信号を入力する判定帰還形等化器と、該判定帰還
形等化器から出力される判定信号と前記整合フィルタの
各タップ上の受信信号との相関を取る相関器と、該相関
器から出力される相関値より伝送系のインパルス応答を
監視しこの監視により得られたインパルス応答状態に対
応して前記相関値に重み係数を乗じたものを前記整合フ
ィルタの各タップ係数として出力する制御回路とを備え
ることを特徴とする適応受信機。 - 【請求項２】トランスバーサルフィルタで構成されてお
り受信信号を入力する整合フィルタと、該整合フィルタ
の出力信号を入力する判定帰還形等化器と、該判定帰還
形等化器から出力される判定信号を入力する前記整合フ
ィルタと同じ構成のトランスバーサルフィルタと、前記
受信信号に遅延を与える遅延素子と、前記トランスバー
サルフィルタの出力信号と前記遅延素子の出力信号との
差を取って誤差信号を生成する減算器と、該減算器から
出力される誤差信号と前記判定信号とから前記誤差信号
が最小となるような前記トランスバーサルフィルタのタ
ップ係数を演算するタップ係数演算回路と、該タップ係
数演算回路が生成するタップ係数より得られるインパル
ス応答状態に対応して前記タップ係数に重み係数を乗じ
たものを前記整合フィルタの各タップ係数として出力す
る制御回路とを備えることを特徴とする適応受信機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2188318A JPH0770947B2 (ja) | 1990-07-17 | 1990-07-17 | 適応受信機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2188318A JPH0770947B2 (ja) | 1990-07-17 | 1990-07-17 | 適応受信機 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0477106A JPH0477106A (ja) | 1992-03-11 |
| JPH0770947B2 true JPH0770947B2 (ja) | 1995-07-31 |
Family
ID=16221508
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2188318A Expired - Lifetime JPH0770947B2 (ja) | 1990-07-17 | 1990-07-17 | 適応受信機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0770947B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0744473B2 (ja) * | 1993-02-02 | 1995-05-15 | 日本電気株式会社 | 復調システム |
| JPH06311058A (ja) * | 1993-04-23 | 1994-11-04 | Nec Corp | 適応受信機 |
| DE69533816T2 (de) * | 1994-03-28 | 2005-04-21 | Nec Corp | Verfahren und Vorrichtung zum Steuern der Filterkoeffizienten eines adaptiven signalangepassten Filters in einem automatischen Entzerrer |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6462011A (en) * | 1987-09-01 | 1989-03-08 | Nippon Telegraph & Telephone | Correlation noise suppression circuit |
| JPH0693597B2 (ja) * | 1987-09-11 | 1994-11-16 | 日本電気株式会社 | 自動等化器 |
-
1990
- 1990-07-17 JP JP2188318A patent/JPH0770947B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0477106A (ja) | 1992-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5119401A (en) | Decision feedback equalizer including forward part whose signal reference point is shiftable depending on channel response | |
| US7394849B2 (en) | Decision feedback equalizer with dynamic feedback control | |
| US5414733A (en) | Decision feedback equalizer employing fixed ratio postcursor taps for minimizing noise and intersymbol interference in signals conveyed over high speed data service loop | |
| US7421021B2 (en) | Adaptive signal equalizer with adaptive error timing and precursor/postcursor configuration control | |
| US6285709B1 (en) | Error filtering in a hybrid equalizer system | |
| US7016406B1 (en) | Adaptation structure and methods for analog continuous time equalizers | |
| JPH05183456A (ja) | 制御信号発生装置 | |
| EP0738062A2 (en) | Interference canceller employing a decision feedback equaliser | |
| JPH0590904A (ja) | 制御信号発生回路 | |
| US20050232347A1 (en) | Apparatus and method for noise enhancement reduction in an adaptive equalizer | |
| CA2061930C (en) | Adaptive matched pre-filtering of a decision feedback equalized input | |
| US5159565A (en) | Method for the determination of fir filter coefficients in equalizers | |
| US7035330B2 (en) | Decision feedback equalizer with dynamic feedback control | |
| US6349112B1 (en) | Adaptive equalizer compensating signal distortion on transmission path | |
| JPH0770947B2 (ja) | 適応受信機 | |
| JP3663562B2 (ja) | 干渉キャンセラ及びチャネル推定方法 | |
| JP2503715B2 (ja) | 適応受信機 | |
| KR100202944B1 (ko) | 에러 궤환을 이용한 결정 궤환 등화기 | |
| JPH0831820B2 (ja) | 判定帰還形等化器 | |
| EP1801963B1 (en) | Detecting and correcting I/Q crosstalk in complex quadrature-modulated signals | |
| WO2000059168A1 (en) | Adaptive filter equalisation techniques | |
| JP2595282B2 (ja) | 判定帰還形等化器 | |
| JPH03284014A (ja) | 判定帰還形等化器 | |
| JPH0653780A (ja) | 適応受信機 | |
| JP2569903B2 (ja) | 干渉波除去装置 |