JPH0738479A - 適応受信機 - Google Patents

Abstract

(57)【要約】 【目的】 本発明は複数の適応整合フィルタによるダイ
バーシチ合成と判定帰還形等化器による符号間干渉の除
去を行う適応受信機に関し、クロック位相ずれが発生し
たとしても、安定した整合フィルタリングができる適応
受信機を実現することを目的とする。 【構成】 適応受信機は別々に受信された入力信号が供
給される複数の適応整合フィルタ１０₁ 〜１０_N により
信号対雑音電力比を最大化した信号を、合成器２０を通
して判定帰還形等化器３０に入力し、判定帰還形等化器
３０により符号間干渉の除去された判定データＳを取り
出すと共に、判定データＳにより適応整合フィルタ１０
₁ 〜１０_N のタップ係数を修正する。適応整合フィルタ
１０₁ 〜１０_N のそれぞれは、基準タップ複素乗算器１
４が合成器１３の出力段に設けられている。中央タップ
の信号ｒ₀ は直接合成器１３に入力される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は適応受信機に係り、特に
複数の適応整合フィルタによるダイバーシチ合成と判定
帰還形等化器による符号間干渉の除去を行う適応受信機
に関する。

【０００２】

【従来の技術】従来より、複数の適応整合フィルタによ
るダイバーシチ合成と判定帰還形等化器による符号間干
渉の除去を行う適応受信機が知られている（渡辺孝次
郎：”マルチパス伝送路における適応受信方式”、電子
通信学会、通信方式研究会、１９７９年２月（ＣＳ７８
−２０３））。この従来の適応受信機は、図２に示す如
く、Ｎ個の適応整合フィルタ（ＡＭＦ）４０₁ 〜４０_N
と、これらＮ個の適応整合フィルタ４０₁ 〜４０_N の出
力信号をそれぞれ合成する合成器２０と、合成器２０の
出力合成信号が入力される判定帰還形等化器（ＤＦＥ）
３０とよりなり、判定帰還形等化器３０の出力信号によ
り適応整合フィルタ４０₁ 〜４０_N のタップ係数を制御
する構成とされている。

【０００３】この適応受信機は、電力制限系のマルチパ
ス回線にて最適受信を行うもので、各ダイバーシチブラ
ンチの適応整合フィルタ４０₁ 〜４０_N により、ベース
バンド入力信号の信号対雑音電力比（ＳＮ比）を最大化
した後、合成器で最大比合成することにより信号強化を
行い、合成器２０によるダイバーシチ合成後の残留符号
間干渉を判定帰還形等化器３０により除去することがで
きるため、厳しいマルチパスフェージング回線でのディ
ジタル伝送を可能とする。この適応受信機は、典型的な
マルチパス回線となる対流圏散乱通信で既に実用化され
ている。

【０００４】この適応受信機の要部をなす適応整合フィ
ルタ４０₁ 〜４０_N はそれぞれ同一構成で、図２に示す
如く縦続接続された、各々遅延時間がＴ／２（Ｔはシン
ボル周期）の遅延素子４１₁ 〜４１₄ と、これら遅延素
子４１₁ 〜４１₄ の入力信号が分岐して入力される複素
乗算器４２₁ 〜４２₄ 及び遅延素子４１₁ の出力信号が
入力される複素乗算器４２₅ と、これら複素乗算器４２
₁ 〜４２₅ の出力信号をそれぞれ合成する合成器４３
と、タップ係数修正回路４４とより構成されている。

【０００５】次に、この適応整合フィルタ４０₁ 〜４０
_N の動作について、図３と共に説明する。同図中、図２
と同一構成部分には同一符号を付してある。図３におい
て、４１は前記遅延素子４１₁ 〜４１₄ に相当する遅延
素子、４２は前記複素乗算器４２₁ 〜４２₄ に相当する
複素乗算器である。また、図３（Ａ）は伝送路インパル
ス応答の一例、同図（Ｂ）は適応整合フィルタのタップ
係数分布の一例、同図（Ｃ）は適応整合フィルタ出力に
おける伝送系インパルス応答の一例、同図（Ｄ）は適応
整合フィルタの基準タップがシフトした場合の適応整合
フィルタのタップ係数分布の一例、同図（Ｅ）は前記基
準タップがシフトした場合の適応整合フィルタ出力にお
ける伝送系インパルス応答の一例をそれぞれ示す。

【０００６】いま、伝送路のインパルス応答が図３
（Ａ）に示すものであるとすると、この場合の遅延素子
４１、複素乗算器４２及び合成器４３から構成されるト
ランスバーサルフィルタ、すなわち適応整合フィルタ
は、同図（Ａ）のインパルス応答の時間反転複素共役な
応答である同図（Ｂ）に示すタップ係数分布を推定す
る。この複素共役時間反転の応答は、図３（Ａ）のイン
パルス応答のＴ／２間隔のサンプリング値をｈ_-2、
ｈ_-1、ｈ₀ 、ｈ₁ 、ｈ₂ とおき、同様に、適応整合フィ
ルタのタップ係数分布のＴ／２間隔のサンプリング値を
同図（Ｂ）に示すように、Ｗ_-2、Ｗ_-1、Ｗ₀ 、Ｗ₁ 、Ｗ
₂ とすると、次式で表される。

【０００７】 Ｗ_-2＝ｈ₂ ^* （１） Ｗ_-1＝ｈ₁ ^* （２） Ｗ₀ ＝ｈ₀ ^* （３） Ｗ₁ ＝ｈ_-1 ^* （４） Ｗ₂ ＝ｈ_-2 ^* （５） 上式において、＊は複素共役を表す。また、伝送路イン
パルス応答の主応答は、時刻ｔ＝０のｈ₀ であり、エネ
ルギーが図３（Ａ）に示すように、最大となっている。
これに対応する適応整合フィルタ応答は、図３（Ｂ）の
Ｗ₀ であり、これは適応整合フィルタのタップ係数とし
て、複数の複素乗算器４２のうち中央の複素乗算器（図
２の４２₃ ）で乗じられる。この中央のタップは、イン
パルス応答の基準タイミングとなるため、基準タップと
呼ばれる。同様に、他のサンプリング値Ｗ_i （ｉ＝−
２，−１，１，２）も、複数の複素乗算器４２のうち対
応する順番の複素乗算器（図２の４２_i ）でタップ係数
として乗じられる。

【０００８】このように、入力伝送路のインパルス応答
（図３（Ａ））に時間反転複素共役な応答（図３
（Ｂ））を畳み込むことを通信理論では整合フィルタリ
ングと呼び、適応整合フィルタ出力でのインパルス応答
は、図３（Ｃ）に示すように対称な形状となる。すなわ
ち、時間分散したインパルス応答（図３（Ａ））が基準
時刻（ｔ＝０）に収束し、信号強化が行われる。これが
適応整合フィルタによるＳＮ比の最大化動作である。

【０００９】整合フィルタリングでの第１のポイント
は、そのタップ係数を推定することであり、通常の手法
は下記のようになる。

【００１０】まず、レプリカフィルタに判定データ信号
を入力し、受信入力信号を推定する。次に、この推定信
号と実際の入力信号との誤差をとり、この自乗平均を最
小とするアルゴリズムにより整合フィルタのタップ係数
を推定する。しかし、図２に示す適応受信機内の適応整
合フィルタ４０₁ 〜４０_N のそれぞれは、もっと容易に
整合フィルタタップ係数を推定するために、レプリカフ
ィルタを用いるのではなく、判定データ信号による相関
法を用いている。

【００１１】すなわち、この相関法について説明するに
送信側にて送信シンボル系列｛Ｓ_n｝を・・・，Ｓ_-2,
Ｓ_-1，Ｓ₀ ，Ｓ₁ ，Ｓ₂ ，・・・の順でＴ周期毎に送信
した場合、受信信号はこの送信シンボル系列と伝送路イ
ンパルス応答（図３（Ａ））との畳み込み演算で与えら
れる。このときの図２の適応整合フィルタ４０₁ の各タ
ップ上の受信信号ｒ_-2，ｒ_-1，ｒ₀ ，ｒ₁ ，ｒ₂ は次式
のようになる。

【００１２】 ｒ_-2＝．．．＋ｈ₂ ・Ｓ₀ ＋ｈ₀ ・Ｓ₁ ＋ｈ_-2・Ｓ₂ ＋．．． （６） ｒ_-1＝．．．＋ｈ₃ ・Ｓ_-1＋ｈ₁ ・Ｓ₀ ＋ｈ_-1・Ｓ₁ ＋．．． （７） ｒ₀ ＝．．．＋ｈ₂ ・Ｓ_-1＋ｈ₀ ・Ｓ₀ ＋ｈ_-2・Ｓ₁ ＋．．． （８） ｒ₁ ＝．．．＋ｈ₁ ・Ｓ_-1＋ｈ_-1・Ｓ₀ ＋ｈ_-3・Ｓ₁ ＋．．． （９） ｒ₂ ＝．．．＋ｈ₂ ・Ｓ_-2＋ｈ₀ ・Ｓ_-1＋ｈ_-2・Ｓ₀ ＋．．． （１０） 図２のタップ係数修正回路４４は、上記整合フィルタ・
タップ上の受信信号ｒ_i （ｉ＝−２，−１，０，１，
２）と判定帰還形等化器３０からの判定データ信号Ｓと
相関演算を行い、得られた相関値を該当するタップのタ
ップ係数とする。すなわち、ｉ番目のタップ係数Ｗｉは
次式で表される。

【００１３】 Ｗ_i ＝Ｅ［ｒ_i ^*・Ｓ］ （１１） ここで、Ｅ［ ］は時間平均（期待値）処理を示し、＊
は複素共役を示す。また、判定帰還形等化器３０からの
判定データ信号Ｓが時刻ｔ＝０のＳ₀ のときには、上記
のタップ係数Ｗ_i は次式で表される。

【００１４】 Ｗ_i ＝Ｅ［ｒ_i ^*・Ｓ₀ ］ （１２） 上記の（１２）式に前記（６）式〜（１０）式を代入
し、Ｓに関する自己相関電力を”１”とし、また１シン
ボル以上離れた場合の自己相関を”０”とおいて計算を
進めると、次式のようになる。

【００１５】 Ｗ_-2＝Ｅ［（．．．＋ｈ₂ Ｓ₀ ＋ｈ₀ Ｓ₁ ＋ｈ_-2Ｓ₂ ＋．．．）^* ・Ｓ₀ ］ ＝ｈ₂ （１３） Ｗ_-1＝Ｅ［（．．．＋ｈ₃ Ｓ_-1＋ｈ₁ Ｓ₀ ＋ｈ_-1Ｓ₁ ＋．．．）^* ・Ｓ₀ ］ ＝ｈ₁ （１４） Ｗ₀ ＝Ｅ［（．．．＋ｈ₂ Ｓ_-1＋ｈ₀ Ｓ₀ ＋ｈ_-2Ｓ₁ ＋．．．）^* ・Ｓ₀ ］ ＝ｈ₀ （１５） Ｗ₁ ＝Ｅ［（．．．＋ｈ₁ Ｓ_-1＋ｈ_-1Ｓ₀ ＋ｈ_-3Ｓ₁ ＋．．．）^* ・Ｓ₀ ］ ＝ｈ_-1 （１６） Ｗ₂ ＝Ｅ［（．．．＋ｈ₂ Ｓ_-2＋ｈ₀ Ｓ_-1＋ｈ_-2Ｓ₀ ＋．．．）^* ・Ｓ₀ ］ ＝ｈ_-2 （１７） 上記の（１３）式から（１７）式の相関演算結果は、整
合フィルタとして動作するためのタップ係数を示す
（１）式から（５）式と一致することが分る。従って、
レプリカフィルタを用いなくても、タップ修正回路４４
における相関演算式（（１１）式）により適応整合フィ
ルタのタップ係数が求められる。

【００１６】整合フィルタリングでの第２のポイント
は、タイミング制御機能を有していることである。この
タイミング機能はトランスバーサルフィルタを分数間隔
にすることで実現されることが良く知られている。ここ
で、分数間隔とは図２の遅延素子４１₁ 〜４１₄ の遅延
時間をシンボル周期Ｔの半分の値に設定することを示
す。

【００１７】また、タイミング制御機能とは、伝搬路で
変動を受けた受信信号タイミングを受信機のクロックタ
イミング位相に合わせることをいう。具体的には、送信
したシンボルはそれぞれ独立なダイバーシチブランチを
伝搬する。各ブランチの伝搬経路は時間変動しており、
伝搬遅延時間は刻々と変動している。そのため、各ダイ
バーシチブランチの受信シンボルの受信タイミングは独
立な変動を受け、一致しない。

【００１８】従って、そのままダイバーシチ合成したの
では、各ブランチの主応答が一致せず、合成インパルス
応答はマルチパスによる遅延分散だけでなく、このブラ
ンチ間のタイミングずれによる分散が加算されることに
なる。このことは、合成インパルス応答がナイキストの
無歪条件から更に外れることを意味する。従って、各ブ
ランチ間のタイミングずれを吸収する必要がある。そこ
で、分数間隔トランスバーサルフィルタである図２の適
応整合フィルタ４０₁ 〜４０_N は下記の動作によりタイ
ミング位相ずれを吸収する。

【００１９】遅延素子４１₁ 〜４１₄ で構成された各タ
ップ上には、受信信号ｒ_-2，ｒ_-1，ｒ₀ ，ｒ₁ ，ｒ₂ の
順に分布している。これらは互いにＴ／２間隔でサンプ
リングされた受信信号である。従って、中央タップの受
信信号ｒ₀ に着目した場合、（８）式中のシンボルＳ₀
は（７）式及び（９）式に示すように前後のタップ上の
受信信号ｒ_-1とｒ₁ にも分布している。

【００２０】ここで、（７）式で示される受信信号ｒ_-1
中のＳ₀ は、中央タップの受信信号ｒ₀ 中のＳ₀ よりも
Ｔ／２だけ時間的に遅れている。一方、（９）式で示さ
れる受信信号ｒ₁ 中のＳ₀ は、中央タップの受信信号ｒ
₀ 中のＳ₀ よりもＴ／２だけ時間的に進んでいる。この
場合、タップ係数Ｗ₁ の方をタップ係数Ｗ₀ よりも大き
くすると、合成器４３の出力ではＳ₀ のタイミングを等
価的に進めることが可能である。逆に、タップ係数Ｗ_-1
の方をＷ₀ よりも大きくした場合、中央タップよりも時
間的に遅れたＳ₀ が合成器４３から出力されるため、等
価的にＳ₀ のタイミングを遅らせることが可能である。

【００２１】従って、適応整合フィルタはこの性質を利
用してタイミング制御を行い、各ダイバーシチブランチ
の受信シンボルの受信タイミングを一致させ、効果的な
ダイバーシチ合成を可能とするものである。

【００２２】ところで、タイミング制御のためのタップ
係数Ｗ_i は、前記第１のポイントの相関法により求めら
れている。前記した相関法では、判定帰還形等化器３０
の出力判定データＳを利用している。この判定データＳ
のタイミングは、判定帰還形等化器３０に内蔵されてい
るクロック再生回路のタイミングに基づいている。従っ
て、適応整合フィルタの相関処理はすべてこの判定デー
タＳから抽出した受信クロック、すなわち判定帰還形等
化器３０内のクロック再生回路のクロック位相のタイミ
ングに支配されることになる。

【００２３】このことを図３にて説明すると、受信クロ
ックの立ち上がりタイミングは、図３（Ｂ）の時刻ｔ＝
０に対応する。また、これを中心としてＴ／２間隔に配
列された各タップによる整合フィルタリングにより、整
合フィルタ出力では図３（Ｃ）に示すように、正常動作
時には前記したように、主応答が基準タイミング（ｔ＝
０）に位置するようになる。この動作がまさしく適応整
合フィルタによるＳＮ比の最大化であると同時に、タイ
ミングを基準タイミング（ｔ＝０）に位相合わせするタ
イミング機能である。

【００２４】

【発明が解決しようとする課題】しかるに、上記の従来
の適応受信機は、上記のように受信クロックでリタイミ
ングされた判定データを帰還して適応整合フィルタ４０
₁ 〜４０_N を動作させており、判定帰還形等化器３０内
のクロック再生回路のクロック位相に支配されているた
め、クロックを媒体としたフィードバック系が構成され
ていることから、上記クロック再生回路のクロック位相
がフェージングその他何らかの原因で多少ずれたとき、
適応整合フィルタ４０₁ 〜４０_N に帰還されている判定
データＳのクロック位相も多少ずれ、適応整合フィルタ
４０₁ 〜４０_N それぞれのタイミング制御をずらせてし
まう。

【００２５】このタイミング制御のずれは、主応答であ
るところの基準タップ係数Ｗ₀ を多少小さくし、その代
わり前後のタップ係数Ｗ_-1及びＷ₁ のいずれか一方のタ
ップ係数を本来の値よりも多少大きくする。すると、適
応整合フィルタ４０₁ 〜４０_N の出力における伝送系イ
ンパルス応答の主応答が図３（Ｃ）に示した時刻ｔ＝０
から前後いずれかの方向に多少ずれる。すると、このず
れが判定帰還形等化器３０内部のクロック再生回路に入
力され、受信クロック位相がまたずれる。

【００２６】このように、従来の適応受信機ではクロッ
クを媒体としたフィードバックループ系が構成されてい
るため、クロック再生回路のクロック位相のずれはルー
プを伝搬して再びクロック再生回路に帰還され、クロッ
ク位相ずれの増大現象が発生する。適応整合フィルタ４
０₁ 〜４０_N それぞれはＴ／２間隔でタップが構成され
ているので、タイミング制御はエンドレスな動作が可能
である。従って、上記クロック位相ずれの増大現象は、
主応答が整合フィルタの片端に落ち着くまで続くことが
ある。

【００２７】図３（Ｄ）は上記のクロック位相ずれによ
り、クロック位相がＴだけずれた場合の適応整合フィル
タの出力における伝送系インパルス応答の一例を示す。
同図（Ｄ）に示すように、基準タップがトランスバーサ
ルフィルタ中央ではなく、第１タップ目のＷ_-2に位置す
る場合を示している。

【００２８】この場合、図３（Ｄ）のインパルス応答は
ｈ^* （−ｔ＋Ｔ）となり、適応整合フィルタのための本
来の時間反転複素共役ｈ^* （−ｔ）よりもＴだけずれて
いる。従って、伝送路応答の後縁（Ｐｏｓｔｃｕｒｓｏ
ｒ）であるｈ₁ 、ｈ₂ の情報が図３（Ｄ）のインパルス
応答に含まれておらず、複素乗算器で乗ずることができ
ない。このため、正しい整合フィルタリングが行われ
ず、適応整合フィルタ出力では図３（Ｅ）に示すよう
に、インパルス応答の対称化及び時間分散エネルギーの
収束が行われないこととなる。この動作は伝搬によるマ
ルチパス歪みの影響以上に悪影響を自ら作り出してしま
う。

【００２９】このように、従来の適応受信機は、受信ク
ロック位相を媒体としたフィードバック系が構成され、
適応整合フィルタ４０₁ 〜４０_N のタイミング機能との
相互作用により適応整合フィルタ４０₁ 〜４０_N の基準
タップ位置が不安定となり、中央タップからシフトし、
正常な整合フィルタ機能が損なわれることがあるという
問題がある。

【００３０】本発明は上記の点に鑑みなされたもので、
基準タップ位置の複素乗算器を適応整合フィルタの最終
出力段に設けることにより、上記の課題を解決した適応
受信機を提供することを目的とする。

【００３１】

【課題を解決するための手段】上記の目的を達成するた
め、本発明は別々に受信された入力信号が供給される複
数の適応整合フィルタにより信号対雑音電力比を最大化
した信号を、合成器を通して判定帰還形等化器に入力
し、判定帰還形等化器により符号間干渉の除去された判
定データを取り出すと共に、判定データにより前記複数
の適応整合フィルタのタップ係数を修正する構成の適応
受信機において、前記複数の適応整合フィルタのそれぞ
れを、遅延手段、第１の乗算手段、合成手段、第２の乗
算手段、及びタップ係数修正回路を有する構成としたも
のである。

【００３２】ここで、上記の遅延手段は入力信号をＴ／
２（ただし、Ｔは入力信号のシンボル周期）単位で遅延
して互いに異なる遅延時間の複数の遅延信号を出力す
る。また、第１の乗算手段は、前記入力信号と複数の遅
延信号のうち、遅延時間が中央値である基準タップの遅
延信号を除く他の遅延信号と前記入力信号に対し、それ
ぞれ対応する第１のタップ係数を別々に乗ずる。また、
上記合成手段は第１の乗算手段の出力信号及び前記基準
タップの遅延信号をそれぞれ合成する。第２の乗算手段
は合成手段の出力信号に対して前記基準タップの遅延信
号に乗ずるべき第２のタップ係数を乗じて前記合成器へ
出力する。更に、前記タップ係数修正回路は前記判定デ
ータと前記複数の遅延信号との相関演算により前記第１
及び第２のタップ係数を逐次算出する。

【００３３】

【作用】本発明では、前記遅延手段からの複数の遅延信
号及び入力信号のうち基準タップの遅延信号に対して乗
ずるべき第２のタップ係数は、前記第２の乗算手段によ
り前記合成手段の出力合成信号に乗ずることにより、各
ダイバーシチブランチの最大比合成を実現するようにし
ている。また、前記第１の乗算手段により前記複数の遅
延信号のうち基準タップ以外のタップ位置の遅延信号に
対して、従来のタップ係数を上記第２のタップ係数で正
規化した第１のタップ係数を乗ずることにより、各ダイ
バーシチブランチにおける整合フィルタリングを実現す
るようにしている。

【００３４】従って、本発明では第１の乗算手段により
乗算される第１のタップ係数は、前記第２の乗算手段に
より乗算される第２のタップ係数よりも小さな値とする
ことができるため、基準タップ位置を常に適応整合フィ
ルタの中央タップ位置に保持することができる。

【００３５】

【実施例】次に、本発明の一実施例について説明する。
図１は本発明の一実施例の構成図を示す。同図中、図２
と同一構成部分には同一符号を付し、その説明を省略す
る。図１において、Ｎ個（Ｎは２以上の自然数で、通常
は２のべき乗）の適応整合フィルタ１０₁ 〜１０_N がＮ
個の入力信号に１対１に対応して設けられている。この
入力信号は、例えばマイクロ波帯のＮ基の受信アンテナ
で受信された信号を別々に周波数変換して得たベースバ
ンド信号である。

【００３６】この適応受信機は各ダイバーシチブランチ
の適応整合フィルタ１０₁ 〜１０_Nにより、ベースバン
ド入力信号の信号対雑音電力比（ＳＮ比）を最大化した
後、合成器で最大比合成することにより信号強化を行
い、合成器２０によるダイバーシチ合成後の残留符号間
干渉を判定帰還形等化器３０により除去し、判定帰還形
等化器３０からダイバーシチ合成及び復調されたデータ
（判定データ）を出力する構成である基本動作は従来と
同様であるが、適応整合フィルタ１０₁ 〜１０_Nの構成
が従来の適応整合フィルタ４０₁ 〜４０_N と異なる。

【００３７】適応整合フィルタ１０₁ 〜１０_N はそれぞ
れ同一構成であるため、適応整合フィルタ１０₁ につい
て代表して説明すると、図１に示すように、適応整合フ
ィルタ１０₁ は縦続接続された、各々遅延時間がＴ／２
（Ｔはシンボル周期）の遅延素子１１₁ 〜１１₄ と、遅
延素子１１₁ 及び１１₂ の入力信号が分岐して入力され
る複素乗算器１２₁ 及び１２₂ と、遅延素子１１₄ の入
出力信号がそれぞれ入力される複素乗算器１２₃ 及び１
２₄ と、これら複素乗算器１２₁ 〜１２₄ の出力信号と
遅延素子１１₂ の出力信号とをそれぞれ合成する合成器
１３と、合成器１３の出力側に設けられた複素乗算器１
４と、タップ係数修正回路１５とより構成されている。

【００３８】すなわち、本実施例の適応整合フィルタ１
０₁ では、前記遅延手段を構成する遅延素子１１₁ 〜１
１₄ の入力信号あるいは出力信号が入力される前記第１
の乗算手段を構成する複素演算器は１２₁ 〜１２₄ から
なり、基準タップとなるべき中央タップには設けられて
いず、基準タップの遅延信号である遅延素子１１₂ の出
力信号は常時そのまま合成器１３に入力されるため、基
準タップが確保されることになる。

【００３９】しかし、このまま基準タップから複素乗算
器を外したままであると、基準タップに該当する信号に
対して振幅位相の制御をかけられず、整合フィルタとし
て機能しないばかりか、ダイバーシチの最大合成すら不
可能となる。

【００４０】そこで、本実施例では基準タップから複素
乗算器を外した代わりに、複素乗算器１４を適応整合フ
ィルタの最終出力段、すなわち合成器１３の出力側に設
けている。この複素乗算器１４は前記第２の乗算手段を
構成し、乗算する第２のタップ係数Ｗ₀ がタップ係数修
正回路１５により次式により求められる。

【００４１】 Ｗ₀ ＝Ｅ［ｒ₀ ^*・Ｓ］ （１８） （ただし、上式中、ｒ₀ は基準タップの遅延信号）これ
により、基準タップのみに着目した場合、従来通りの振
幅位相制御が可能となる。

【００４２】ただし、複素乗算器１４は合成器１３の出
力合成信号に対して（１８）式のタップ係数Ｗ₀ を乗算
するため、基準タップ以外のタップからの信号に対して
も上記のタップ係数Ｗ₀ が共通に乗算されてしまう。す
なわち、適応整合フィルタ１０₁ のタップ係数Ｗ_k （た
だしｋ＝−２，−１，１，２）にＷ₀ を乗じたタップ係
数を各タップの信号に乗じることになり、そのままでは
正常な適応整合フィルタリングが不可能となってしま
う。

【００４３】そこで、本実施例では複素乗算器１２₁ 〜
１２₄ で乗ずるべき第１のタップ係数Ｗ_k は、タップ係
数修正回路１５により次式に基づいて算出される。

【００４４】 Ｗ_k ＝Ｅ［ｒ_k ^*・Ｓ］／ Ｗ₀ （１９） 上式から分るように、第１のタップ係数Ｗ_k は第２のタ
ップ係数Ｗ₀ で正規化されている。

【００４５】これにより、基準タップ以外の信号に対し
ては、複素乗算器１２₁ 〜１２₄ では（１９）式で表さ
れるタップ係数Ｗ_k が乗じられ、更に複素乗算器１４で
タップ係数Ｗ₀ を乗じられることにより、最終的に正規
の適応フィルタリングのためのタップ係数を乗じられた
のと等価となる。

【００４６】上記のタップ係数Ｗ₀ は（１８）式に示す
ように、基準タップの遅延信号ｒ₀と判定データＳとの
相関値であり、本来伝送路インパルス応答の主応答成分
を含む。従って、この相関値は他のタップ係数による値
よりも大きくなる。また、タップ係数Ｗ_k は（１９）式
に示すように、基準タップ以外の信号ｒ_k と判定データ
Ｓとの相関値をＷ₀ で正規化した値である。従って、複
素乗算器１２₁ 〜１２₄ の各出力信号は、基準タップの
遅延信号ｒ₀ よりも振幅が小さくなる。

【００４７】このことは、基準タップ位置が常に適応整
合フィルタ１０₁ の中央タップ位置に保持され、また他
のタップは主応答以外のインパルス応答の前縁（Ｐｒｅ
ｃｕｒｓｏｒ）又は後縁に時間反転複素共役で対応する
ことを意味する。従って、本実施例によれば、判定帰還
形等化器３０内のクロック再生回路の出力クロックの位
相が多少ずれたとしても、基準タップ位置が適応整合フ
ィルタの中央位置からシフトすることはなく、常に適応
整合フィルタ出力のインパルス応答の主応答を、基準タ
イミング位置に保持することができるため、前記したク
ロック位相ずれの増大現象を未然に防止することができ
る。

【００４８】

【発明の効果】以上説明したように、本発明によれば、
判定帰還形等化器内のクロック再生回路の出力クロック
の位相が多少ずれたとしても、基準タップ位置を常に適
応整合フィルタの中央タップ位置に保持することができ
るため、クロック位相ずれの増大現象を未然に防止する
ことができ、従って常に安定した適応整合フィルタリン
グをさせることができる。従って、本発明によれば、最
小位相推移又は非最小位相推移フェージングなどの厳し
いマルチパスに対しても、安定した適応等化とタイミン
グ制御ができ、厳しいマルチパスフェージング回線でも
従来に比しより一層安定な受信動作ができるものであ
る。

【図面の簡単な説明】

【図１】本発明の一実施例の構成図である。

【図２】従来の一例の構成図である。

【図３】適応整合フィルタの動作と従来の課題を説明す
るための図である。

【符号の説明】 １０₁ 〜１０_N 適応整合フィルタ １１₁ 〜１１₄ 遅延素子 １２₁ 〜１２₄ 第１の複素乗算器 １３、２０ 合成器 １４ 第２の複素乗算器 １５ タップ係数修正回路 ３０ 判定帰還形等化器

Claims (2)

【特許請求の範囲】
1. 【請求項１】 別々に受信された入力信号が供給される
   複数の適応整合フィルタにより信号対雑音電力比を最大
   化した信号を、合成器を通して判定帰還形等化器に入力
   し、該判定帰還形等化器により符号間干渉の除去された
   判定データを取り出すと共に、該判定データにより前記
   複数の適応整合フィルタのタップ係数を修正する構成の
   適応受信機において、 前記複数の適応整合フィルタのそれぞれを、 入力信号をＴ／２（ただし、Ｔは該入力信号のシンボル
   周期）単位で遅延して互いに異なる遅延時間の複数の遅
   延信号を出力する遅延手段と、 該遅延手段からの複数の遅延信号及び前記入力信号のう
   ち、遅延時間が中央値である基準タップの遅延信号を除
   く他の遅延信号と前記入力信号に対し、それぞれ対応す
   る第１のタップ係数を別々に乗ずる第１の乗算手段と、 該第１の乗算手段の出力信号及び前記基準タップの遅延
   信号をそれぞれ合成する合成手段と、 該合成手段の出力信号に対して前記基準タップの遅延信
   号に乗ずるべき第２のタップ係数を乗じて前記合成器へ
   出力する第２の乗算手段と、 前記判定データと前記複数の遅延信号との相関演算によ
   り前記第１及び第２のタップ係数を逐次算出するタップ
   係数修正回路とを有する構成としたことを特徴とする適
   応受信機。
2. 【請求項２】 前記タップ係数修正回路は、前記遅延手
   段によるタップ位置ｋ（ただし、ｋは０以外の正又は負
   の整数）の信号ｒ_k に対して Ｗ_k ＝Ｅ［ｒ_k ^*・Ｓ］／Ｗ₀ （ただし、上式中、Ｅ［ ］は時間平均処理、＊は複素
   共役、Ｓは前記判定データ、Ｗ₀ は前記第２のタップ係
   数を示す。）なる式に基づき前記第１のタップ係数Ｗ_k
   を求め、 Ｗ₀ ＝Ｅ［ｒ₀ ^*・Ｓ］ （ただし、上式中、ｒ₀ は基準タップの遅延信号）なる
   式に基づき前記第２のタップ係数Ｗ₀ を求めることを特
   徴とする適応受信機。