JPS63252484A - ヘテロ接合電界効果トランジスタ - Google Patents
ヘテロ接合電界効果トランジスタInfo
- Publication number
- JPS63252484A JPS63252484A JP8573987A JP8573987A JPS63252484A JP S63252484 A JPS63252484 A JP S63252484A JP 8573987 A JP8573987 A JP 8573987A JP 8573987 A JP8573987 A JP 8573987A JP S63252484 A JPS63252484 A JP S63252484A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gaas
- effect transistor
- intrinsic
- gallium arsenide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005669 field effect Effects 0.000 title claims description 31
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims abstract description 55
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 229910052732 germanium Inorganic materials 0.000 claims abstract description 6
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims abstract description 6
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims description 51
- 230000000694 effects Effects 0.000 claims description 4
- 239000013078 crystal Substances 0.000 claims description 3
- 230000005684 electric field Effects 0.000 claims description 3
- 239000004047 hole gas Substances 0.000 abstract description 12
- 229910052782 aluminium Inorganic materials 0.000 abstract description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 4
- 238000000034 method Methods 0.000 abstract description 4
- 229910001020 Au alloy Inorganic materials 0.000 abstract description 2
- 229910000846 In alloy Inorganic materials 0.000 abstract description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 abstract description 2
- 239000010931 gold Substances 0.000 abstract description 2
- 229910052738 indium Inorganic materials 0.000 abstract description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 abstract description 2
- 230000000295 complement effect Effects 0.000 description 6
- 230000010354 integration Effects 0.000 description 6
- 230000004888 barrier function Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 125000005842 heteroatom Chemical group 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- FTWRSWRBSVXQPI-UHFFFAOYSA-N alumanylidynearsane;gallanylidynearsane Chemical compound [As]#[Al].[As]#[Ga] FTWRSWRBSVXQPI-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- BIXHRBFZLLFBFL-UHFFFAOYSA-N germanium nitride Chemical compound N#[Ge]N([Ge]#N)[Ge]#N BIXHRBFZLLFBFL-UHFFFAOYSA-N 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7781—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with inverted single heterostructure, i.e. with active layer formed on top of wide bandgap layer, e.g. IHEMT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はゲルマニウムを能動層とするヘテロ接合電界効
果トランジスタに関する。
果トランジスタに関する。
砒化ガリウムはシリコンに比べ電子移動度が４〜５倍大
きいため、砒化ガリウムを能動層とする種々の電界効果
トランジスタが高速および高周波用トランジスタとして
使用されている。この中には例えばショットキ・ゲート
構造電界効果トランジスタ（ＭＥＳＦＥＴ）、選択ドー
プ構造電界効果トランジスタ（ＨＥＭＴ）、絶縁ゲート
構造電界効果トランジスタ（ＳＩＳＦＥＴ）等があげら
れる。
きいため、砒化ガリウムを能動層とする種々の電界効果
トランジスタが高速および高周波用トランジスタとして
使用されている。この中には例えばショットキ・ゲート
構造電界効果トランジスタ（ＭＥＳＦＥＴ）、選択ドー
プ構造電界効果トランジスタ（ＨＥＭＴ）、絶縁ゲート
構造電界効果トランジスタ（ＳＩＳＦＥＴ）等があげら
れる。
このような電界効果トランジスタを用いて大規模集積回
路を実現するには、消費電力、動作余裕度等の観点から
コンプリメンタリな回路で構造することが最も望ましい
。シリコンを材料とする集積回路では、このような回路
はＣＭＯ３回路と呼ばれている。
路を実現するには、消費電力、動作余裕度等の観点から
コンプリメンタリな回路で構造することが最も望ましい
。シリコンを材料とする集積回路では、このような回路
はＣＭＯ３回路と呼ばれている。
一方、砒化ガリウムは電子の移動度μ、（＝８５００ａ
ａ／ Ｖ −５ｅｅ ）は大きいが正札の移動度μｈ
（＝４００ ｃｓｉ／ Ｖ −５ｅｃ ）は小さく、
コンプリメンタリな回路を実現した時、ｐチャンネル電
界効果トランジスタのドレイン飽和電流あるいは相互コ
ンダクタンスｇ、の値が小さくなる。このため、ｎチャ
ンネルおよびｐチャンネル電界効果トランジスタからな
るコンプリメンタリ回路全体のスイッチング時間、ある
いは集積度といった特性が、ｐチャンネル・トランジス
タの特性で制限され、高速化、集積化といった面で大き
な障害となってくる。
ａ／ Ｖ −５ｅｅ ）は大きいが正札の移動度μｈ
（＝４００ ｃｓｉ／ Ｖ −５ｅｃ ）は小さく、
コンプリメンタリな回路を実現した時、ｐチャンネル電
界効果トランジスタのドレイン飽和電流あるいは相互コ
ンダクタンスｇ、の値が小さくなる。このため、ｎチャ
ンネルおよびｐチャンネル電界効果トランジスタからな
るコンプリメンタリ回路全体のスイッチング時間、ある
いは集積度といった特性が、ｐチャンネル・トランジス
タの特性で制限され、高速化、集積化といった面で大き
な障害となってくる。
これを避けるためには、ｐチャンネル・トランジスタの
ゲート幅を広くして、相互コンダクタンスｇ１を大きく
とる設計が必要になるが、これは回路のチップ占有面積
が大きくなり、大規模集積化が困難となる、あるいはこ
れに付随して配線長も長くなるため、配線による負荷が
増大し、スイッチング時間が長くなり、回路の高速化を
図る上で障害となるといった欠点が生ずる。事実、文献
アイ・イー・イー・デム（Ｉ Ｅ ＤＭ） ８５．ダイ
ジェスト オブ テクニカル ペーパーズ（Ｄｉｇｅｓ
ｔｏｆ Ｔｅｃｈｎｔｃａｌ Ｐａｐｅｒｓ ） ３１
７頁記載のデータによると、同一砒化ガリウムウェハー
上に実現されたコンプリメンタリ絶縁ゲート構造電界効
果トランジスタ回路において、ｎチャンネルトランジス
タの相互コンダクタンスｇ、は２１８ ｍｓ／ ａｍ、
ｐチャンネルトランジスタの相互コンダクタンスｇｌＩ
は２８ｍ５／ｍの値を持ち、相互コンダクタンスｇ、の
違いは８倍近くに及ぶことがわかる。
ゲート幅を広くして、相互コンダクタンスｇ１を大きく
とる設計が必要になるが、これは回路のチップ占有面積
が大きくなり、大規模集積化が困難となる、あるいはこ
れに付随して配線長も長くなるため、配線による負荷が
増大し、スイッチング時間が長くなり、回路の高速化を
図る上で障害となるといった欠点が生ずる。事実、文献
アイ・イー・イー・デム（Ｉ Ｅ ＤＭ） ８５．ダイ
ジェスト オブ テクニカル ペーパーズ（Ｄｉｇｅｓ
ｔｏｆ Ｔｅｃｈｎｔｃａｌ Ｐａｐｅｒｓ ） ３１
７頁記載のデータによると、同一砒化ガリウムウェハー
上に実現されたコンプリメンタリ絶縁ゲート構造電界効
果トランジスタ回路において、ｎチャンネルトランジス
タの相互コンダクタンスｇ、は２１８ ｍｓ／ ａｍ、
ｐチャンネルトランジスタの相互コンダクタンスｇｌＩ
は２８ｍ５／ｍの値を持ち、相互コンダクタンスｇ、の
違いは８倍近くに及ぶことがわかる。
第３図は従来例のｐチャンネル電界効果トランジスタの
断面図を模式化したものである。半絶縁性の砒化ガリウ
ム基板２１の上に真性の砒化ガリウム層２２． ｐ型
に高濃度ドーピングされた砒化アルミニウム・ガリウム
層２８がエピタキシャル成長され、この砒化アルミニウ
ム・ガリウム層２８上にはショットキー接合するゲート
電極２４が、またゲート電極２４の左右にはイオン注入
法により形成されたｐ型高濃度層（ｐ＋コンタクト層）
２７が、さらにその上にはソース電極２５．ドレイン電
極２６が設けられている。砒化ガリウム層２２中の、砒
化アルミニウム・ガリウム１１２Ｂとのヘテロ接合界面
には縮退した２次元正孔ガス２３が形成され、砒化ガリ
ウム層２２を能動層とするｐチャンネル電界効果トラン
ジスタが実現されている。
断面図を模式化したものである。半絶縁性の砒化ガリウ
ム基板２１の上に真性の砒化ガリウム層２２． ｐ型
に高濃度ドーピングされた砒化アルミニウム・ガリウム
層２８がエピタキシャル成長され、この砒化アルミニウ
ム・ガリウム層２８上にはショットキー接合するゲート
電極２４が、またゲート電極２４の左右にはイオン注入
法により形成されたｐ型高濃度層（ｐ＋コンタクト層）
２７が、さらにその上にはソース電極２５．ドレイン電
極２６が設けられている。砒化ガリウム層２２中の、砒
化アルミニウム・ガリウム１１２Ｂとのヘテロ接合界面
には縮退した２次元正孔ガス２３が形成され、砒化ガリ
ウム層２２を能動層とするｐチャンネル電界効果トラン
ジスタが実現されている。
この様な回路ではｐチャンネルトランジスタの特性が回
路全体の特性を制限し、砒化ガリウムにおけるシリコン
に対する電子移動度の優位性は、はとんど発揮されない
ことになる。
路全体の特性を制限し、砒化ガリウムにおけるシリコン
に対する電子移動度の優位性は、はとんど発揮されない
ことになる。
以上のように、砒化ガリウムウェハー上に大規模集積回
路を実現するため、コンプリメンタリ電界効果トランジ
スタ回路を用いると、ｎチャンネルトランジスタもｐチ
ャンネルトランジスタも能動層が砒化ガリウムであるた
め、砒化ガリウム中の正札の移動度が小さく、回路全体
の特性がｐチャンネルトランジスタの特性によって制限
され、高速化、高集積化にとり重大な障害となるといっ
た欠点があった。
路を実現するため、コンプリメンタリ電界効果トランジ
スタ回路を用いると、ｎチャンネルトランジスタもｐチ
ャンネルトランジスタも能動層が砒化ガリウムであるた
め、砒化ガリウム中の正札の移動度が小さく、回路全体
の特性がｐチャンネルトランジスタの特性によって制限
され、高速化、高集積化にとり重大な障害となるといっ
た欠点があった。
本発明の目的はこれら従来の砒化ガリウムを基板とする
ｐチャンネル電界効果トランジスタの持つ欠点を除去し
、新規なｐチャンネル電界効果トランジスタを提供する
ことにある。
ｐチャンネル電界効果トランジスタの持つ欠点を除去し
、新規なｐチャンネル電界効果トランジスタを提供する
ことにある。
本発明のヘテロ接合電界効果トランジスタは、半絶縁性
またはｎ型の砒化ガリウム基板上に、ｐ型にドープされ
た砒化ガリウム層、真性のゲルマニウム層からなる積層
構造と、前記積層構造の垂直方向に電界を印加できるゲ
ート電極と、前記積層構造の面内方向に正孔を注入、排
出するソース電極、ドレイン電極とを有している。
またはｎ型の砒化ガリウム基板上に、ｐ型にドープされ
た砒化ガリウム層、真性のゲルマニウム層からなる積層
構造と、前記積層構造の垂直方向に電界を印加できるゲ
ート電極と、前記積層構造の面内方向に正孔を注入、排
出するソース電極、ドレイン電極とを有している。
また、本発明によれば、ソース電極からドレイン電極へ
向かう方向は、基板面内で＜１．０．Ｏ＞またはそれと
等価の結晶方向とするのが好適である。
向かう方向は、基板面内で＜１．０．Ｏ＞またはそれと
等価の結晶方向とするのが好適である。
ニー・ジー・ミルネス（Ａ、Ｇ、Ｍｉｌｎｅｓ）とディ
ー・エル・フォイヒト（Ｄ、Ｌ、Ｆｅｕｃｈｔ）の著に
よる文献「ヘテロジャンクションズ・アンド・メタル・
セミコンダクタ・ジャンクションズＪ （Ｈｅｔｅｒｏ
ｊｕｎｃ−ｔｉｏｎｓ ”ａｎｄ ０Ｍｅｔａｌ ０Ｓ
ｅｎ＋１ｃｏｎｄｕｃｔｏｒ １１ｊｕｎｃｔｉｏｎｓ
）（日本語訳版、酒井、高橋、森泉 共訳「半導体ヘテ
ロ接合」９頁）に示されているように、ゲルマニウム（
以下、Ｇｅと略記）と砒化ガリウム（以下にａＡｓ）は
、格子定数が殆ど等しく、またそれぞれの熱膨張係数も
室温を中心とする広い温度範囲において極めて近い値を
持つ。したがってＧｏとＧａＡｓは両者の結晶性が極め
て良い状態でヘテロ接合が形成できる。
ー・エル・フォイヒト（Ｄ、Ｌ、Ｆｅｕｃｈｔ）の著に
よる文献「ヘテロジャンクションズ・アンド・メタル・
セミコンダクタ・ジャンクションズＪ （Ｈｅｔｅｒｏ
ｊｕｎｃ−ｔｉｏｎｓ ”ａｎｄ ０Ｍｅｔａｌ ０Ｓ
ｅｎ＋１ｃｏｎｄｕｃｔｏｒ １１ｊｕｎｃｔｉｏｎｓ
）（日本語訳版、酒井、高橋、森泉 共訳「半導体ヘテ
ロ接合」９頁）に示されているように、ゲルマニウム（
以下、Ｇｅと略記）と砒化ガリウム（以下にａＡｓ）は
、格子定数が殆ど等しく、またそれぞれの熱膨張係数も
室温を中心とする広い温度範囲において極めて近い値を
持つ。したがってＧｏとＧａＡｓは両者の結晶性が極め
て良い状態でヘテロ接合が形成できる。
また、ジェー・エム・バリンガル（Ｊ、Ｍ、Ｂａｌｌｉ
ｎ−ｇａｌｌ）らにより、文献「ジャーナル・オプ・ア
プライド・フィジックス（Ｊｏｕｒｎａｌ ｏｆ Ａｐ
ｐｌｉｅｄ Ｐｈｙ−ｓｉｃｓ） Ｊ誌、第５２巻、６
号、 ４０９８頁からに示されているように、また同著
者により文献［ジャーナル・オプ・バキューム・サイエ
ンス・アンド・テクノロジー（Ｊｏｕｒｎａｌ ｏｆ
Ｖａｃｕｕ＋ｍ ５ｃｉｅｎｃｅ ａｎｄＴｅｃｈｎｏ
ｌｏｇｙ） Ｊ誌、８１巻、３号、６７５頁から示され
ているように、分子線エピタキシャル成長（以下、ＭＢ
Ｅと略記）法を用いると、ＧｅはＧａＡｓ基板上に２５
０℃から３００℃という低温でエピタキシャル成長する
。したがってＧｅとＧａＡＳのヘテロ接合界面は極めて
急峻な状態で、エピタキシャル成長できる。このことは
前記ジェー・エム・バリンガル著の２つの文献により、
ＧｅからＧａＡｓへの遷移領域は、４００℃、１時間の
熱履歴を経た後でも１０オングストロ一ム程度と見積も
られる事からも検証できる。
ｎ−ｇａｌｌ）らにより、文献「ジャーナル・オプ・ア
プライド・フィジックス（Ｊｏｕｒｎａｌ ｏｆ Ａｐ
ｐｌｉｅｄ Ｐｈｙ−ｓｉｃｓ） Ｊ誌、第５２巻、６
号、 ４０９８頁からに示されているように、また同著
者により文献［ジャーナル・オプ・バキューム・サイエ
ンス・アンド・テクノロジー（Ｊｏｕｒｎａｌ ｏｆ
Ｖａｃｕｕ＋ｍ ５ｃｉｅｎｃｅ ａｎｄＴｅｃｈｎｏ
ｌｏｇｙ） Ｊ誌、８１巻、３号、６７５頁から示され
ているように、分子線エピタキシャル成長（以下、ＭＢ
Ｅと略記）法を用いると、ＧｅはＧａＡｓ基板上に２５
０℃から３００℃という低温でエピタキシャル成長する
。したがってＧｅとＧａＡＳのヘテロ接合界面は極めて
急峻な状態で、エピタキシャル成長できる。このことは
前記ジェー・エム・バリンガル著の２つの文献により、
ＧｅからＧａＡｓへの遷移領域は、４００℃、１時間の
熱履歴を経た後でも１０オングストロ一ム程度と見積も
られる事からも検証できる。
また、シー・ニー・チャング（Ｃ−Ａ −Ｃｈａｎｇ）
らにより文献「ジャーナル・オプ・バキューム・サイエ
ンス・アンド・テクノロジー（Ｊｏｕｒｎａｌ ｏｆＶ
ａｃｕｕｍ ５ｃｉｅｎｃｅ ａｎｄ Ｔｅｃｈｎｏｌ
ｏｇｙ）Ｊ誌、 １９巻、３号、５６７頁からに示され
ている内容によれば、ＧｅとＧａＡｓのヘテロ接合界面
での相互拡散は、４００℃、４時間の熱履歴を経た後で
もＩＯオングストローム以下と報告されている。
らにより文献「ジャーナル・オプ・バキューム・サイエ
ンス・アンド・テクノロジー（Ｊｏｕｒｎａｌ ｏｆＶ
ａｃｕｕｍ ５ｃｉｅｎｃｅ ａｎｄ Ｔｅｃｈｎｏｌ
ｏｇｙ）Ｊ誌、 １９巻、３号、５６７頁からに示され
ている内容によれば、ＧｅとＧａＡｓのヘテロ接合界面
での相互拡散は、４００℃、４時間の熱履歴を経た後で
もＩＯオングストローム以下と報告されている。
したがって、ＧｅとＧａＡｓのヘテロ接合界面は、４０
０℃程度の温度履歴があっても数原子層オーダーで極め
て急峻で、かつまた両者の格子定数。
０℃程度の温度履歴があっても数原子層オーダーで極め
て急峻で、かつまた両者の格子定数。
温度膨張係数が極めて近いことから欠陥や歪みがはいる
こと無く良質な結晶性を保ったまま、理想的なヘテロ接
合ができると考えられる。
こと無く良質な結晶性を保ったまま、理想的なヘテロ接
合ができると考えられる。
また、Ｇｅの禁制帯幅は０．６６ｅＶ、ＧａＡｓの禁制
帯幅は１．４２ｅＶであるがジェー・エム・バリンガル
著による前記２つの文献によると、ＧｅとＧａＡｓのヘ
テロ接合面では、伝導帯側のエネルギー不連続値は８０
ｍｅＶと小さく、２種の半導体の禁制帯幅の不連続はほ
とんど価電子帯にあることがわかる。したがって、第２
図に示すようにＧａＡｓ側にアクセプタをドープしてや
ると、ここで生成された正孔は、正孔にとって低エネル
ギー側のＧｅ側に落ち込み２次元正孔ガスを形成する。
帯幅は１．４２ｅＶであるがジェー・エム・バリンガル
著による前記２つの文献によると、ＧｅとＧａＡｓのヘ
テロ接合面では、伝導帯側のエネルギー不連続値は８０
ｍｅＶと小さく、２種の半導体の禁制帯幅の不連続はほ
とんど価電子帯にあることがわかる。したがって、第２
図に示すようにＧａＡｓ側にアクセプタをドープしてや
ると、ここで生成された正孔は、正孔にとって低エネル
ギー側のＧｅ側に落ち込み２次元正孔ガスを形成する。
なお、第２図はエネルギーバンド図で、（ａ）はＱｅ。
ＧａＡｓとも真性の場合、（ｂｌはＧａＡｓ側にアクセ
プタをドープした場合である。これは当該分野で公知の
選択ドープされた砒化ガリウムアルミニウム（以下Ａｆ
ＧａＡｓ）とＧａＡｓのヘテロ界面に２次元正孔ガスが
形成されることとおなし理由による。ＧａＡｓとＡｌＧ
ａＡｓの価電子帯のエネルギー不連続値が０．１ｅＶ程
度であるのに対し、このＧｅとＧａＡｓでは、０．７ｅ
Ｖ程度と格段に大きい。したがってよりたくさんの正孔
を蓄積する事ができ、２次元正孔ガスの面密度Ｎ、を大
きくできる。
プタをドープした場合である。これは当該分野で公知の
選択ドープされた砒化ガリウムアルミニウム（以下Ａｆ
ＧａＡｓ）とＧａＡｓのヘテロ界面に２次元正孔ガスが
形成されることとおなし理由による。ＧａＡｓとＡｌＧ
ａＡｓの価電子帯のエネルギー不連続値が０．１ｅＶ程
度であるのに対し、このＧｅとＧａＡｓでは、０．７ｅ
Ｖ程度と格段に大きい。したがってよりたくさんの正孔
を蓄積する事ができ、２次元正孔ガスの面密度Ｎ、を大
きくできる。
さらにＧｅ中の正孔の移動度μ、は室温で１９００ｃｓ
−”／ （Ｖ −５ｅｃ ）と非常に大きいため、この
Ｇｅ中の２次元正孔ガスを電界効果トランジスタの担体
として用いた場合に、相互コンダクタンスｇ。
−”／ （Ｖ −５ｅｃ ）と非常に大きいため、この
Ｇｅ中の２次元正孔ガスを電界効果トランジスタの担体
として用いた場合に、相互コンダクタンスｇ。
が従来のＧａＡｓを用いたｐ型電界効果トランジスタと
比べ、１０倍以上と非常に大きな値を持つ高性能のｐ型
電界効果トランジスタを作ることができる。
比べ、１０倍以上と非常に大きな値を持つ高性能のｐ型
電界効果トランジスタを作ることができる。
また、エル・レジアニ（Ｌ、Ｒｅｇｇｉａｎｉ）らによ
り文献フィジカル・レビュー（Ｐｈｙｓｉｃａｌ Ｒｅ
ｖｉｅｗ）誌。
り文献フィジカル・レビュー（Ｐｈｙｓｉｃａｌ Ｒｅ
ｖｉｅｗ）誌。
８１６巻、６号、 ２７８１頁に述べられているように
、Ｇｅ中の正孔は＜１．０．０＞方向に対し、移動度が
最大となる。したがって、ソース電極からドレイン電極
へ向かう方向を＜１．Ｏ，Ｏ＞方向にすることによりも
っと相互コンダクタンスｇ、の大きい電界効果トランジ
スタが実現できる。
、Ｇｅ中の正孔は＜１．０．０＞方向に対し、移動度が
最大となる。したがって、ソース電極からドレイン電極
へ向かう方向を＜１．Ｏ，Ｏ＞方向にすることによりも
っと相互コンダクタンスｇ、の大きい電界効果トランジ
スタが実現できる。
第１装置は本発明の一実施例であるヘテロ構造電界効果
トランジスタの断面模式図である。
トランジスタの断面模式図である。
本実施例のヘテロ接合電界効果トランジスタの構造を、
その製造方法を説明しながら述べる。
その製造方法を説明しながら述べる。
半絶縁性ＧａＡｓ （１，０，０）基板１上に、真性
ＧａＡｓ層２．ベリリウムドープのｐ型ＧａＡｓ層３．
真性のＧｅ層４．続いて真性のＧａＡｓ層５をＭＢ２法
により順次成長させた。Ｇｅ層層上上直接ゲート電極７
を形成しショー／ トキーバリアを形成することもでき
るが、この場合のバリアの高さは０．４ｅＶ程度と低く
、ゲート電極からの漏れ電流が大きくなる可能性がある
。これを防ぐために障壁層として真性のＧａＡｓ層５が
挿入されている。この結果ゲート電極からの漏れ電流は
無視できる小さな値に抑えられた。
ＧａＡｓ層２．ベリリウムドープのｐ型ＧａＡｓ層３．
真性のＧｅ層４．続いて真性のＧａＡｓ層５をＭＢ２法
により順次成長させた。Ｇｅ層層上上直接ゲート電極７
を形成しショー／ トキーバリアを形成することもでき
るが、この場合のバリアの高さは０．４ｅＶ程度と低く
、ゲート電極からの漏れ電流が大きくなる可能性がある
。これを防ぐために障壁層として真性のＧａＡｓ層５が
挿入されている。この結果ゲート電極からの漏れ電流は
無視できる小さな値に抑えられた。
２次元正孔ガス６が形成されるＧ ｅ ／ Ｇ ａ Ａ
ｓ界面は、前記作用の項で述べたように急峻であり、
さらにＧｅ層は良質の結晶性をもって成長できる。
ｓ界面は、前記作用の項で述べたように急峻であり、
さらにＧｅ層は良質の結晶性をもって成長できる。
ＧａＡｓ層５上のゲート電極７としてはアルミニウムを
用い、セルファライン法によりゲート電極上以外の部分
のＧａＡｓ層５を取り去り、ソース電極８．ドレイン電
極９として金／インジウム合金を蒸着し、３５０℃の低
温でインジウムを拡散させることによりｐ゛コンタクト
層１０を形成し、２次元正孔ガス６とコンタクトをとっ
た。
用い、セルファライン法によりゲート電極上以外の部分
のＧａＡｓ層５を取り去り、ソース電極８．ドレイン電
極９として金／インジウム合金を蒸着し、３５０℃の低
温でインジウムを拡散させることによりｐ゛コンタクト
層１０を形成し、２次元正孔ガス６とコンタクトをとっ
た。
ここでソース電極８．ドレイン電極９の方向は、基板１
の＜１．０．０＞方向にとっである。
の＜１．０．０＞方向にとっである。
なお、上述のゲート電極７は他の金属を用いても良く、
ゲート電極７とＧｅ層４０間の絶縁層としては上記Ｇａ
Ａｓ層以外、窒化ゲルマニウム（Ｇｅ３Ｎａ等）や酸化
珪素等の絶縁膜を用いてもよい、また、２次元正孔ガス
とのコンタクトをとるソース電極、ドレイン電極下の部
分は、ホウ素等を用いたイオン注入によっても製作でき
る。
ゲート電極７とＧｅ層４０間の絶縁層としては上記Ｇａ
Ａｓ層以外、窒化ゲルマニウム（Ｇｅ３Ｎａ等）や酸化
珪素等の絶縁膜を用いてもよい、また、２次元正孔ガス
とのコンタクトをとるソース電極、ドレイン電極下の部
分は、ホウ素等を用いたイオン注入によっても製作でき
る。
本実施例のｐチャンネル電界効果トランジスタは、正孔
移動度の大きなゲルマニウムを能動層とし、さらに価電
子帯不連続の大きなＧｅ／ＧａＡＳヘテロ接合を用いる
ことにより、２次元正孔ガスの面密度Ｎ、が大きくとれ
る選択ドープ型ＦＥＴであるため、砒化ガリウムを能動
層とするｐチャンネル電界効果トランジスタに比べ、相
互コンダクタンスｇ、が約１０倍近く増大する。この結
果砒化ガリウム基板上に形成されるｐチャンネル電界効
果トランジスタのｇｌがおよそ２５０ ｍｓ／ ｍ程度
に増大することが予想され、同じく砒化ガリウム基板上
に形成されるｎチャンネル電界効果トランジスタの相互
コンダクタンスｇ ＊ ＝２１８１１ｓ／ ｗと同程度
となり、高速、高集積化が可能なコンプリメンタリ電界
効果トランジスタ回路が実現できる。
移動度の大きなゲルマニウムを能動層とし、さらに価電
子帯不連続の大きなＧｅ／ＧａＡＳヘテロ接合を用いる
ことにより、２次元正孔ガスの面密度Ｎ、が大きくとれ
る選択ドープ型ＦＥＴであるため、砒化ガリウムを能動
層とするｐチャンネル電界効果トランジスタに比べ、相
互コンダクタンスｇ、が約１０倍近く増大する。この結
果砒化ガリウム基板上に形成されるｐチャンネル電界効
果トランジスタのｇｌがおよそ２５０ ｍｓ／ ｍ程度
に増大することが予想され、同じく砒化ガリウム基板上
に形成されるｎチャンネル電界効果トランジスタの相互
コンダクタンスｇ ＊ ＝２１８１１ｓ／ ｗと同程度
となり、高速、高集積化が可能なコンプリメンタリ電界
効果トランジスタ回路が実現できる。
本発明によれば、回路全体の特性がｐチャンネルトラン
ジスタの特性によって制限されることなく、しかも砒化
ガリウム中の正孔の移動度を大きくすることができるの
で、高速化、高集積化が可能なヘテロ接合電界効果トラ
ンジスタを実現することができる。
ジスタの特性によって制限されることなく、しかも砒化
ガリウム中の正孔の移動度を大きくすることができるの
で、高速化、高集積化が可能なヘテロ接合電界効果トラ
ンジスタを実現することができる。
第１図は本発明の一実施例である電界効果トランジスタ
断面構成図、 第２図は、本発明の詳細な説明する為のエネルギーバン
ド図で、（ａ）はＧｅ、ＱａＡｓとも真性の場合、（ｂ
）はＧａＡｓ側にアクセプタをドープした場合のエネル
ギーバンド図、 第３図は従来のＧ ａ Ａ ｓ ／ Ａ Ｉ Ｇ ａ
Ａ ｓ ヘテロ構造を用いた２次元正孔ガス電界効果ト
ランジスタの断面図である。 １．２１・・・半絶縁性ＧａＡｓ基板 ２．２２−・・真性ＧａＡｓ層 ３・・・ｐ型ＢｅドープＧａＡｓ層 ４・・・真性Ｇｅ層 ５・・・真性ＧａＡｓ層 ６．２３・・・２次元正孔ガス ７．２４・・・ゲート電極 ８．２５・・・ソース電極 ９．２６・・・ドレイン電極 １０、２７・・・ｐ“コンタクト層 ２Ｂ・−ｐ型Ａｊ！ＧａＡｓ層
断面構成図、 第２図は、本発明の詳細な説明する為のエネルギーバン
ド図で、（ａ）はＧｅ、ＱａＡｓとも真性の場合、（ｂ
）はＧａＡｓ側にアクセプタをドープした場合のエネル
ギーバンド図、 第３図は従来のＧ ａ Ａ ｓ ／ Ａ Ｉ Ｇ ａ
Ａ ｓ ヘテロ構造を用いた２次元正孔ガス電界効果ト
ランジスタの断面図である。 １．２１・・・半絶縁性ＧａＡｓ基板 ２．２２−・・真性ＧａＡｓ層 ３・・・ｐ型ＢｅドープＧａＡｓ層 ４・・・真性Ｇｅ層 ５・・・真性ＧａＡｓ層 ６．２３・・・２次元正孔ガス ７．２４・・・ゲート電極 ８．２５・・・ソース電極 ９．２６・・・ドレイン電極 １０、２７・・・ｐ“コンタクト層 ２Ｂ・−ｐ型Ａｊ！ＧａＡｓ層
Claims (2)
- （１）半絶縁性またはｎ型の砒化ガリウム基板上に、ｐ
型にドープされた砒化ガリウム層、真性のゲルマニウム
層からなる積層構造と、前記積層構造の垂直方向に電界
を印加できるゲート電極と、前記積層構造の面内方向に
正孔を注入、排出するソース電極、ドレイン電極とを有
するヘテロ接合電界効果トランジスタ。 - （２）ソース電極からドレイン電極へ向かう方向は、基
板面内で＜１、０、０＞またはそれと等価の結晶方向で
あることを特徴とする特許請求の範囲第１項に記載のヘ
テロ接合電界効果トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62085739A JP2710309B2 (ja) | 1987-04-09 | 1987-04-09 | ヘテロ接合電界効果トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62085739A JP2710309B2 (ja) | 1987-04-09 | 1987-04-09 | ヘテロ接合電界効果トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63252484A true JPS63252484A (ja) | 1988-10-19 |
| JP2710309B2 JP2710309B2 (ja) | 1998-02-10 |
Family
ID=13867210
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62085739A Expired - Lifetime JP2710309B2 (ja) | 1987-04-09 | 1987-04-09 | ヘテロ接合電界効果トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2710309B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02181935A (ja) * | 1989-01-06 | 1990-07-16 | Nec Corp | ヘテロ構造電界効果トランジスタ |
| US5981986A (en) * | 1992-05-11 | 1999-11-09 | Fujitsu Limited | Semiconductor device having a heterojunction |
| JP2008060359A (ja) * | 2006-08-31 | 2008-03-13 | Sony Corp | 化合物半導体デバイス |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101515071B1 (ko) * | 2013-11-29 | 2015-04-24 | 가천대학교 산학협력단 | 실리콘 집적가능한 게르마늄 기반의 높은 정공이동도를 갖는 트랜지스터 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61144881A (ja) * | 1984-12-19 | 1986-07-02 | Nec Corp | 半導体装置 |
| JPS61280674A (ja) * | 1985-06-06 | 1986-12-11 | Nec Corp | 半導体装置 |
-
1987
- 1987-04-09 JP JP62085739A patent/JP2710309B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61144881A (ja) * | 1984-12-19 | 1986-07-02 | Nec Corp | 半導体装置 |
| JPS61280674A (ja) * | 1985-06-06 | 1986-12-11 | Nec Corp | 半導体装置 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02181935A (ja) * | 1989-01-06 | 1990-07-16 | Nec Corp | ヘテロ構造電界効果トランジスタ |
| US5981986A (en) * | 1992-05-11 | 1999-11-09 | Fujitsu Limited | Semiconductor device having a heterojunction |
| JP2008060359A (ja) * | 2006-08-31 | 2008-03-13 | Sony Corp | 化合物半導体デバイス |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2710309B2 (ja) | 1998-02-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5479033A (en) | Complementary junction heterostructure field-effect transistor | |
| US5705827A (en) | Tunnel transistor and method of manufacturing same | |
| US4961194A (en) | Compound semiconductor device having nonalloyed ohmic contacts | |
| JPH027532A (ja) | 積層チャネル電界効果トランジスタ | |
| US5162877A (en) | Semiconductor integrated circuit device and method of producing same | |
| US5192698A (en) | Making staggered complementary heterostructure FET | |
| Cirillo et al. | Realization of n-channel and p-channel high-mobility (Al, Ga) As/GaAs heterostructure insulating gate FET's on a planar wafer surface | |
| US5381027A (en) | Semiconductor device having a heterojunction and a two dimensional gas as an active layer | |
| JPS63252484A (ja) | ヘテロ接合電界効果トランジスタ | |
| US5258631A (en) | Semiconductor device having a two-dimensional electron gas as an active layer | |
| US5670804A (en) | PN-junction gate FET | |
| JPS61147577A (ja) | 相補型半導体装置 | |
| Kiehl et al. | Heterojunction FETs in III–V compounds | |
| JP2680821B2 (ja) | ヘテロ構造電界効果トランジスタ | |
| JP3230503B2 (ja) | トンネルトランジスタとその製造方法 | |
| JP3119207B2 (ja) | 共鳴トンネルトランジスタおよびその製造方法 | |
| JP3006792B2 (ja) | ヘテロ構造電界効果トランジスタ | |
| JPH02111073A (ja) | 絶縁ゲート電界効果トランジスタおよびその集積回路装置 | |
| JPH01124266A (ja) | ヘテロ構造電界効果トランジスタ | |
| JPS63244779A (ja) | 電界効果トランジスタ | |
| JPH03241840A (ja) | 半導体装置及びその製造方法 | |
| JPH07263664A (ja) | 半導体装置およびその製造方法 | |
| JPH0763051B2 (ja) | 半導体装置 | |
| JPH0261149B2 (ja) | ||
| CA1261977A (en) | Field effect transistor |