JP2868796B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2868796B2 JP2868796B2 JP24407589A JP24407589A JP2868796B2 JP 2868796 B2 JP2868796 B2 JP 2868796B2 JP 24407589 A JP24407589 A JP 24407589A JP 24407589 A JP24407589 A JP 24407589A JP 2868796 B2 JP2868796 B2 JP 2868796B2
- Authority
- JP
- Japan
- Prior art keywords
- impurity
- semiconductor substrate
- particles
- layer
- solution
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【発明の詳細な説明】 〔概 要〕 半導体装置の製造方法に関し、更に詳しく言えば、半
導体基板中に不純物粒子を導入する工程を含む半導体装
置の製造方法に関し、 不純物粒子の導入時に半導体基板に欠陥が生じるのを防
止し、かつ低濃度で、浅い不純物導入層を形成すること
が可能で、更に工程の簡略化を図ることができる半導体
装置の製造方法を提供することを目的とし、 半導体基板に導入されて導電領域を形成する不純物粒子
を含有する過酸化水素水及び塩酸の内少なくとも一の薬
液を含む溶液に前記半導体基板表面を浸して、前記半導
体基板表面に前記不純物粒子を含有する不純物層を形成
する工程と、酸又はアルカリの溶液処理により前記半導
体基板の表面に形成した前記不純物層中の不純物粒子の
量を制御する工程と、前記不純物層の上に絶縁膜又は導
電膜からなるカバー膜を形成する工程と、前記半導体基
板を加熱して前記不純物粒子を前記半導体基板中に導入
し、不純物導入層を形成する工程とを含み構成する。
導体基板中に不純物粒子を導入する工程を含む半導体装
置の製造方法に関し、 不純物粒子の導入時に半導体基板に欠陥が生じるのを防
止し、かつ低濃度で、浅い不純物導入層を形成すること
が可能で、更に工程の簡略化を図ることができる半導体
装置の製造方法を提供することを目的とし、 半導体基板に導入されて導電領域を形成する不純物粒子
を含有する過酸化水素水及び塩酸の内少なくとも一の薬
液を含む溶液に前記半導体基板表面を浸して、前記半導
体基板表面に前記不純物粒子を含有する不純物層を形成
する工程と、酸又はアルカリの溶液処理により前記半導
体基板の表面に形成した前記不純物層中の不純物粒子の
量を制御する工程と、前記不純物層の上に絶縁膜又は導
電膜からなるカバー膜を形成する工程と、前記半導体基
板を加熱して前記不純物粒子を前記半導体基板中に導入
し、不純物導入層を形成する工程とを含み構成する。
本発明は、半導体装置の製造方法に関し、更に詳しく
言えば、半導体基板中に不純物粒子を導入する工程を含
む半導体装置の製造方法に関する。
言えば、半導体基板中に不純物粒子を導入する工程を含
む半導体装置の製造方法に関する。
半導体装置の高密度化・高速化にともない、より浅い
不純物導入層を形成することが要望されている。
不純物導入層を形成することが要望されている。
従来、半導体基板に浅い不純物導入層を形成する方法
として ドープドオキサイド法 ドープドポリシリコン法 イオン注入法 がある。
として ドープドオキサイド法 ドープドポリシリコン法 イオン注入法 がある。
まず、ドープドオキサイド法は、半導体基板上に形成
されたシリコン酸化物にボロンやリンを混入させ、これ
を拡散源として半導体基板に不純物を導入する方法で、
比較的低濃度の浅い不純物導入層を形成するのに適して
いるが、酸化物が残存するため、引出電極を形成する際
これを全部除去するか、一部に開口部を形成する必要が
あり、工程的に手間がかかるという問題がある。
されたシリコン酸化物にボロンやリンを混入させ、これ
を拡散源として半導体基板に不純物を導入する方法で、
比較的低濃度の浅い不純物導入層を形成するのに適して
いるが、酸化物が残存するため、引出電極を形成する際
これを全部除去するか、一部に開口部を形成する必要が
あり、工程的に手間がかかるという問題がある。
また、ドープドポリシリコン法は、半導体基板上に形
成されたポリシリコン膜に拡散またはイオン注入により
導入された拡散用不純物を加熱処理により半導体基板に
導入する方法で、ポリシリコン膜はそのまま引出電極と
して用いることができる点で優れているが、低濃度の不
純物の制御が難しいという問題がある。
成されたポリシリコン膜に拡散またはイオン注入により
導入された拡散用不純物を加熱処理により半導体基板に
導入する方法で、ポリシリコン膜はそのまま引出電極と
して用いることができる点で優れているが、低濃度の不
純物の制御が難しいという問題がある。
イオン注入法は上記の２つの不純物導入法の欠点を解
決できるもので、イオン化した不純物粒子を電界により
制御して半導体基板に導入する方法である。従って、低
濃度の不純物の制御も容易で、かつドープオキサイド法
と異なり、不純物導入後に酸化物が残存せず、直接次の
工程に移ることができので、工程的に簡単になる。
決できるもので、イオン化した不純物粒子を電界により
制御して半導体基板に導入する方法である。従って、低
濃度の不純物の制御も容易で、かつドープオキサイド法
と異なり、不純物導入後に酸化物が残存せず、直接次の
工程に移ることができので、工程的に簡単になる。
そこで、低濃度の不純物を制御する必要があるバイポ
ーラトランジスタのベース層の形成にはイオン注入法が
用いられている。
ーラトランジスタのベース層の形成にはイオン注入法が
用いられている。
しかし、イオン注入法はイオン化された不純物粒子を
電界により加速して半導体基板の表面に衝突させ、物理
的に半導体基板中に押し込んでいるので、半導体基板結
晶に欠陥が生じるのは避けられない。
電界により加速して半導体基板の表面に衝突させ、物理
的に半導体基板中に押し込んでいるので、半導体基板結
晶に欠陥が生じるのは避けられない。
このため、通常、導入不純物の活性化を兼ねて900℃
程度のアニールを行い、この欠陥の消失を図っている。
しかしながら、導入された不純物はこの加熱処理の温度
により動いて不純物導入層はより深くなるので、半導体
装置の高密度化・高速化が図れないという問題がある。
程度のアニールを行い、この欠陥の消失を図っている。
しかしながら、導入された不純物はこの加熱処理の温度
により動いて不純物導入層はより深くなるので、半導体
装置の高密度化・高速化が図れないという問題がある。
そこで本発明は、かかる従来例の問題点に鑑みてなさ
れたものであり、不純物粒子の導入時に半導体基板に欠
陥が生じるのを防止し、かつ低濃度で、浅い不純物導入
層を形成することが可能で、更に工程の簡略化を図るこ
とができる半導体装置の製造方法を提供することを目的
とするものである。
れたものであり、不純物粒子の導入時に半導体基板に欠
陥が生じるのを防止し、かつ低濃度で、浅い不純物導入
層を形成することが可能で、更に工程の簡略化を図るこ
とができる半導体装置の製造方法を提供することを目的
とするものである。
上記課題は、第１に、第１図の原理断面図に示すよう
に、半導体基板12に導入されて導電領域を形成する不純
物粒子を含有する過酸化水素水及び塩酸の内少なくとも
一の薬液を含む溶液に前記半導体基板12表面を浸して、
前記半導体基板12表面に前記不純物粒子を含有する不純
物層13を形成する工程と、酸又はアルカリの溶液処理に
より前記半導体基板12の表面に形成した前記不純物層13
中の不純物粒子の量を制御する工程と、前記不純物層13
の上に絶縁膜又は導電膜からなるカバー膜14を形成する
工程と、前記半導体基板12を加熱して前記不純物粒子を
前記半導体基板12中に導入し、不純物導入層15を形成す
る工程とを有することを特徴とする半導体装置の製造方
法によって解決され、 第２に、第１図の原理断面図に示すように、第１の発
明の半導体装置の製造方法に記載の半導体基板12として
Si基板を、第１の発明の半導体装置の製造方法に記載の
不純物粒子／該不純物粒子を含有させる溶液の組合せと
してほう素／（塩酸／過酸化水素混合液），アルミニウ
ム／（塩酸／過酸化水素混合液）又はアルミニウム／
（アンモニア／過酸化水素混合液）、第１の発明の半導
体装置の製造方法に記載の酸の溶液として硝酸又はアル
カリ溶液としてアンモニア／過酸化水素混合液をそれぞ
れ用いることを特徴とする半導体装置の製造方法によっ
て解決される。
に、半導体基板12に導入されて導電領域を形成する不純
物粒子を含有する過酸化水素水及び塩酸の内少なくとも
一の薬液を含む溶液に前記半導体基板12表面を浸して、
前記半導体基板12表面に前記不純物粒子を含有する不純
物層13を形成する工程と、酸又はアルカリの溶液処理に
より前記半導体基板12の表面に形成した前記不純物層13
中の不純物粒子の量を制御する工程と、前記不純物層13
の上に絶縁膜又は導電膜からなるカバー膜14を形成する
工程と、前記半導体基板12を加熱して前記不純物粒子を
前記半導体基板12中に導入し、不純物導入層15を形成す
る工程とを有することを特徴とする半導体装置の製造方
法によって解決され、 第２に、第１図の原理断面図に示すように、第１の発
明の半導体装置の製造方法に記載の半導体基板12として
Si基板を、第１の発明の半導体装置の製造方法に記載の
不純物粒子／該不純物粒子を含有させる溶液の組合せと
してほう素／（塩酸／過酸化水素混合液），アルミニウ
ム／（塩酸／過酸化水素混合液）又はアルミニウム／
（アンモニア／過酸化水素混合液）、第１の発明の半導
体装置の製造方法に記載の酸の溶液として硝酸又はアル
カリ溶液としてアンモニア／過酸化水素混合液をそれぞ
れ用いることを特徴とする半導体装置の製造方法によっ
て解決される。
第１の発明の製造方法においては、薬液中の不純物粒
子を半導体基板12に付着させた後、同じく別の薬液によ
り不純物量を制御している。
子を半導体基板12に付着させた後、同じく別の薬液によ
り不純物量を制御している。
表１は、薬液処理により半導体基板12表面の不純物層
13に含有される不純物の量を別の薬液により制御する場
合の別の薬液の温度と半導体基板12表面の不純物層13中
に残存する不純物の量との関係を示す本願発明者の得た
実験結果である。
13に含有される不純物の量を別の薬液により制御する場
合の別の薬液の温度と半導体基板12表面の不純物層13中
に残存する不純物の量との関係を示す本願発明者の得た
実験結果である。
実験は次のように行った。即ち、不純物層13を形成す
る薬液としてAl粒子を約0.001PPb含有する温度80℃のNH
4OH/H2O2混合液を用い、この混合液に10分間Siからなる
半導体基板12を浸漬した。次に、不純物層13の不純物量
を制御する薬液として温度が室温及び80℃の２種類のHN
O3液を用い、この２種類のHNO3液にそれぞれ半導体基板
12を10分間浸漬した。その後、HNO3液処理しないもの、
室温及び80℃の２種類のHNO3液でそれぞれ処理したもの
の計３種類の半導体基板12表面の不純物層13に含有され
る不純物量をSIMS法により測定した。
る薬液としてAl粒子を約0.001PPb含有する温度80℃のNH
4OH/H2O2混合液を用い、この混合液に10分間Siからなる
半導体基板12を浸漬した。次に、不純物層13の不純物量
を制御する薬液として温度が室温及び80℃の２種類のHN
O3液を用い、この２種類のHNO3液にそれぞれ半導体基板
12を10分間浸漬した。その後、HNO3液処理しないもの、
室温及び80℃の２種類のHNO3液でそれぞれ処理したもの
の計３種類の半導体基板12表面の不純物層13に含有され
る不純物量をSIMS法により測定した。
実験によれば、NH4OH/H2O2混合液処理により高濃度の
Al粒子が半導体基板12の表面の不純物層13に含有され、
その後処理するHNO3液の温度により不純物層13のAl濃度
が低濃度まで制御されている。即ち、温度が高くなるに
従い、濃度が低くなっている。
Al粒子が半導体基板12の表面の不純物層13に含有され、
その後処理するHNO3液の温度により不純物層13のAl濃度
が低濃度まで制御されている。即ち、温度が高くなるに
従い、濃度が低くなっている。
以上のように、薬液処理により半導体基板12表面の不
純物層13に含有される不純物の低濃度制御が可能である
ことが確かめられた。
純物層13に含有される不純物の低濃度制御が可能である
ことが確かめられた。
このように形成された不純物層13に対して、その後、
不純物導入層15の形成に必要な加熱処理を行っている。
従って、加熱処理を真に不純物導入層15の形成に必要な
だけ行うことができるので、不純物導入層15を必要最小
限に浅く形成することができる。また、イオン注入法の
ように半導体基板12表面にイオン化された不純物粒子を
物理的に衝突させて導入していないので、欠陥の発生を
防止できる。
不純物導入層15の形成に必要な加熱処理を行っている。
従って、加熱処理を真に不純物導入層15の形成に必要な
だけ行うことができるので、不純物導入層15を必要最小
限に浅く形成することができる。また、イオン注入法の
ように半導体基板12表面にイオン化された不純物粒子を
物理的に衝突させて導入していないので、欠陥の発生を
防止できる。
更に、加熱処理の前、不純物粒子の上に導電膜又は絶
縁膜からなるカバー膜14を形成している。このため、不
純物粒子の飛散を防止でき、精度のよい不純物量の制御
を行うことができる。しかも、このカバー膜14としての
導電膜又は絶縁膜を必要により使い分け、引出電極とし
て又は電気的な絶縁のための膜としてそのまま残すこと
ができるので、工程的に簡略化を図ることができる。
縁膜からなるカバー膜14を形成している。このため、不
純物粒子の飛散を防止でき、精度のよい不純物量の制御
を行うことができる。しかも、このカバー膜14としての
導電膜又は絶縁膜を必要により使い分け、引出電極とし
て又は電気的な絶縁のための膜としてそのまま残すこと
ができるので、工程的に簡略化を図ることができる。
次に、図を参照しながら本発明の実施例について説明
する。
する。
第２図（ａ）〜（ｌ）は、第１および第２の発明の実
施例の不純物導入法を用いたバイポーラトランジスタの
製造方法を説明する断面図である。
施例の不純物導入法を用いたバイポーラトランジスタの
製造方法を説明する断面図である。
まず、同図（ａ）に示すように、素子形成領域16に区
分するためのフィールド酸化膜19が形成されたｎ型のSi
基板18上に、アルミ（Al）粒子が高濃度に含有されたp+
型のポリシリコン膜20とSiO2膜21とを順次形成する。
分するためのフィールド酸化膜19が形成されたｎ型のSi
基板18上に、アルミ（Al）粒子が高濃度に含有されたp+
型のポリシリコン膜20とSiO2膜21とを順次形成する。
続いて、同図（ｂ）に示すように、ポリシリコン膜20
とSiO2膜21とを貫通して開口部22を形成し、素子形成領
域16を露出する。
とSiO2膜21とを貫通して開口部22を形成し、素子形成領
域16を露出する。
次に、同図（ｃ）に示すように、ｐ型の不純物となる
約0.001PPbのAl粒子を含有させた温度80℃のNH4OH/H2O2
混合液に10分間Si基板18を浸する。すると、開口部22底
面の素子形成領域16上にはAl粒子を含有した薄い第１の
不純物層23が形成される。これは、NH4OH/H2O2混合液中
のAl粒子がSi基板18表面に凝集し、強い塩基性を有する
NH4OHの作用により、Al粒子を含有した薄い不純物層23
として形成されるものと考えられる。そして、表１の実
験結果に示すように、このときのAl濃度は約１×1020cm
-3となっている。
約0.001PPbのAl粒子を含有させた温度80℃のNH4OH/H2O2
混合液に10分間Si基板18を浸する。すると、開口部22底
面の素子形成領域16上にはAl粒子を含有した薄い第１の
不純物層23が形成される。これは、NH4OH/H2O2混合液中
のAl粒子がSi基板18表面に凝集し、強い塩基性を有する
NH4OHの作用により、Al粒子を含有した薄い不純物層23
として形成されるものと考えられる。そして、表１の実
験結果に示すように、このときのAl濃度は約１×1020cm
-3となっている。
次に、同図（ｄ）に示すように、温度25℃のHNO3液に
10分間浸漬する。このとき、表１の実験結果に示すよう
に、第１の不純物層23中の約１×1020cm-3のAl濃度は約
１×1019cm-3に低下する。これは、HNO3液の作用によ
り、第１の不純物層23中のAl粒子が分散されたり、除去
されたりしてAl濃度低下を生じるものと考えられるが、
現在のところ、理由は明確には分からない。
10分間浸漬する。このとき、表１の実験結果に示すよう
に、第１の不純物層23中の約１×1020cm-3のAl濃度は約
１×1019cm-3に低下する。これは、HNO3液の作用によ
り、第１の不純物層23中のAl粒子が分散されたり、除去
されたりしてAl濃度低下を生じるものと考えられるが、
現在のところ、理由は明確には分からない。
次いで、全面にSiO2膜24を形成した（同図（ｅ））
後、CF4ガスを用いた異方性エッチングによりSiO2膜24
をエッチングして開口部22の側壁にサイドウオール24a
を形成する（同図（ｅ））。このとき、多少過剰にエッ
チングを行い、サイドウオール24aで囲まれた開口部25
底面の第１の不純物層23もエッチングする。また、残存
する第１の不純物層23はサイドウオール24aにより被覆
されることになる。
後、CF4ガスを用いた異方性エッチングによりSiO2膜24
をエッチングして開口部22の側壁にサイドウオール24a
を形成する（同図（ｅ））。このとき、多少過剰にエッ
チングを行い、サイドウオール24aで囲まれた開口部25
底面の第１の不純物層23もエッチングする。また、残存
する第１の不純物層23はサイドウオール24aにより被覆
されることになる。
次に、同図（ｇ）に示すように、約0.001PPbのAl粒子
を含有させた温度80℃のNH4OH/H2O2混合液に10分間Si基
板18を浸漬する。すると、開口部25底面の素子形成領域
16上にはAl粒子を含有した薄い第２の不純物層26が形成
される。
を含有させた温度80℃のNH4OH/H2O2混合液に10分間Si基
板18を浸漬する。すると、開口部25底面の素子形成領域
16上にはAl粒子を含有した薄い第２の不純物層26が形成
される。
続いて、同図（ｈ）に示すように、温度80℃のHNO3液
に10分間浸漬する。このとき、表１の実験結果に示すよ
うに、第２の不純物層26中の約１×1020cm-3のAl濃度は
約６×1018cm-3に低下する。
に10分間浸漬する。このとき、表１の実験結果に示すよ
うに、第２の不純物層26中の約１×1020cm-3のAl濃度は
約６×1018cm-3に低下する。
次いで、CVD法により温度620℃の条件でポリシリコン
膜27を全面に形成し、第２の不純物層26は被覆した（同
図（ｉ））後、温度900℃で30分間加熱処理を行う。こ
のとき、Al粒子を含有した第１及び第２の不純物層23,2
6はそれぞれサイドウオール24aとポリシリコン膜27とに
より被覆されているので、第１及び第２の不純物層23,2
6のAl粒子は飛散しない。これにより、HNO3液処理と合
わせて不純物の低濃度制御を精度良く行うことができ、
Si基板18に深さ90〜1000Åのp+型の外部ベース領域28
a、ｐ型の内部ベース領域29b,29c、p-型の内部ベース領
域29aが形成される（同図（ｊ））。
膜27を全面に形成し、第２の不純物層26は被覆した（同
図（ｉ））後、温度900℃で30分間加熱処理を行う。こ
のとき、Al粒子を含有した第１及び第２の不純物層23,2
6はそれぞれサイドウオール24aとポリシリコン膜27とに
より被覆されているので、第１及び第２の不純物層23,2
6のAl粒子は飛散しない。これにより、HNO3液処理と合
わせて不純物の低濃度制御を精度良く行うことができ、
Si基板18に深さ90〜1000Åのp+型の外部ベース領域28
a、ｐ型の内部ベース領域29b,29c、p-型の内部ベース領
域29aが形成される（同図（ｊ））。
次に、全面のポリシリコン膜27に砒素イオン（As+）
を注入して、ポリシリコン膜27をn+型化した（同図
（ｋ））後、このポリシリコン膜27をパターニングす
る。その後、温度800℃で30分間加熱処理して深さ約500
Åのn+型のエミッタ領域30を形成する。そして、パター
ニングされたn+型のポリシリコン膜27はエミッタ電極27
aとしてそのまま残してバイポーラトランジスタが完成
する（同図（ｌ））。
を注入して、ポリシリコン膜27をn+型化した（同図
（ｋ））後、このポリシリコン膜27をパターニングす
る。その後、温度800℃で30分間加熱処理して深さ約500
Åのn+型のエミッタ領域30を形成する。そして、パター
ニングされたn+型のポリシリコン膜27はエミッタ電極27
aとしてそのまま残してバイポーラトランジスタが完成
する（同図（ｌ））。
以上のように、従来と異なり、イオン注入法によりSi
基板18表面にイオン粒子を物理的に衝突させて導入して
いないので、欠陥の発生を防止できる。
基板18表面にイオン粒子を物理的に衝突させて導入して
いないので、欠陥の発生を防止できる。
また、これにより、外部及び内部ベース領域28a,28b,
29a,29b,29cの形成のために真に必要なだけ加熱処理を
行うことができるので、外部及び内部ベース領域28a,28
b,29a,29b,29cを必要最小限に浅く形成することができ
る。
29a,29b,29cの形成のために真に必要なだけ加熱処理を
行うことができるので、外部及び内部ベース領域28a,28
b,29a,29b,29cを必要最小限に浅く形成することができ
る。
更に、第２図（ｉ）に示すように、加熱処理の前、Al
粒子を含有した第１及び第２の不純物層23,26の上にそ
れぞれカバー膜としての絶縁膜からなるサイドウオール
24aや導電膜のポリシリコン膜27を形成している。この
ため、Al粒子の飛散を防止でき、HNO3液処理と合わせて
精度のよい不純物の低濃度制御を行うことができる。
粒子を含有した第１及び第２の不純物層23,26の上にそ
れぞれカバー膜としての絶縁膜からなるサイドウオール
24aや導電膜のポリシリコン膜27を形成している。この
ため、Al粒子の飛散を防止でき、HNO3液処理と合わせて
精度のよい不純物の低濃度制御を行うことができる。
以上より、半導体装置の性能の向上，高密度化及び高
速化を図ることができる。
速化を図ることができる。
しかも、これらのカバー膜をサイドウオール24aやエ
ミッタ引出電極27aとしてそのまま残すことができるの
で、工程の簡略化を図ることができる。
ミッタ引出電極27aとしてそのまま残すことができるの
で、工程の簡略化を図ることができる。
なお、本発明の実施例では、不純物／不純物を含有し
た薬液の組合せとしてAl/（NH4OH/H2O2混合液）を用い
たが、Al/（HCl/H2O2混合液）,B/（HCl/H2O2混合液）な
どを用いてもよい。
た薬液の組合せとしてAl/（NH4OH/H2O2混合液）を用い
たが、Al/（HCl/H2O2混合液）,B/（HCl/H2O2混合液）な
どを用いてもよい。
また、不純物濃度を制御する薬液として酸の溶液のHN
O3液を用いたが、アルカリ溶液のNH4OH/H2O2混合液でも
よい。
O3液を用いたが、アルカリ溶液のNH4OH/H2O2混合液でも
よい。
以上のように、本発明の製造方法によれば、 結晶欠陥を生じさせずに不純物の導入が可能、 必要最小限に浅い不純物導入層を形成可能、 精度のよい不純物の低濃度制御が可能 である。
このため、半導体装置の性能の向上，高密度化及び高
速化を図ることができる。
速化を図ることができる。
しかも、不純物層のカバー膜としての導電膜又は絶縁
膜を引出電極又は電気的な絶縁のための膜としてそのま
ま残すことができるので、工程の簡略化を図ることがで
きる。
膜を引出電極又は電気的な絶縁のための膜としてそのま
ま残すことができるので、工程の簡略化を図ることがで
きる。
第１図は、第１の発明の半導体装置の製造方法の原理断
面図、 第２図は、第１および第２の発明の実施例の半導体装置
の製造方法を説明する断面図である。 〔符号の説明〕 12……半導体基板、 13……不純物層、 14……カバー膜、 15……不純物導入層、 18……Si基板、 19……フィールド酸化膜、 20,27……ポリシリコン膜、 21,24……SiO2膜、 22,25……開口部、 23……第１の不純物層、 26……第２の不純物層、 27a……エミッタ引出電極、 28a,28b……外部ベース領域、 29a,29b,29c……内部ベース領域、 30……エミッタ領域。
面図、 第２図は、第１および第２の発明の実施例の半導体装置
の製造方法を説明する断面図である。 〔符号の説明〕 12……半導体基板、 13……不純物層、 14……カバー膜、 15……不純物導入層、 18……Si基板、 19……フィールド酸化膜、 20,27……ポリシリコン膜、 21,24……SiO2膜、 22,25……開口部、 23……第１の不純物層、 26……第２の不純物層、 27a……エミッタ引出電極、 28a,28b……外部ベース領域、 29a,29b,29c……内部ベース領域、 30……エミッタ領域。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/22 - 21/24 H01L 21/38 - 21/40
Claims (2)
- 【請求項１】半導体基板（12）に導入されて導電領域を
形成する不純物粒子を含有する過酸化水素及び塩酸の内
少なくとも一の薬液を含む溶液に前記半導体基板（12）
表面を浸して、前記半導体基板（12）表面に前記不純物
粒子を含有する不純物層（13）を形成する工程と、 酸又はアルカリの溶液処理により前記半導体基板（12）
の表面に形成した前記不純物層（13）中の不純物粒子の
量を制御する工程と、 前記不純物層（13）の上に絶縁膜又は導電膜からなるカ
バー膜（14）を形成する工程と、 前記半導体基板（12）を加熱して前記不純物粒子を前記
半導体基板（12）中に導入し、不純物導入層（15）を形
成する工程とを有することを特徴とする半導体装置の製
造方法。 - 【請求項２】請求項１記載の半導体基板（12）としてSi
基板を、請求項１記載の不純物粒子／不純物粒子を含有
させる溶液の組合せとしてほう素／（塩酸／過酸化水素
混合液），アルミニウム／（塩酸／過酸化水素混合液）
又はアルミニウム／（アンモニア／過酸化水素混合
液）、請求項１記載の酸の溶液として硝酸又はアルカリ
溶液としてアンモニア／過酸化水素混合液をそれぞれ用
いることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24407589A JP2868796B2 (ja) | 1989-09-19 | 1989-09-19 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24407589A JP2868796B2 (ja) | 1989-09-19 | 1989-09-19 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03104214A JPH03104214A (ja) | 1991-05-01 |
| JP2868796B2 true JP2868796B2 (ja) | 1999-03-10 |
Family
ID=17113364
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24407589A Expired - Fee Related JP2868796B2 (ja) | 1989-09-19 | 1989-09-19 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2868796B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0144020B1 (ko) * | 1995-02-24 | 1998-08-17 | 김주용 | 낮은 면저항을 갖는 접합 형성방법 |
-
1989
- 1989-09-19 JP JP24407589A patent/JP2868796B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03104214A (ja) | 1991-05-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4885259A (en) | Method of manufacturing a semiconductor device, in which metal silicide is provided in a self-registered manner | |
| US4488351A (en) | Method for manufacturing semiconductor device | |
| US4272881A (en) | Method for making a closed gate MOS transistor with self-aligned contacts with dual passivation layer | |
| JP2868796B2 (ja) | 半導体装置の製造方法 | |
| JPH1012609A (ja) | 半導体装置及びその製造方法 | |
| JPS6133253B2 (ja) | ||
| US5851909A (en) | Method of producing semiconductor device using an adsorption layer | |
| JPH08264400A (ja) | シリコン単結晶ウェハおよびその表面の熱酸化方法 | |
| EP0193992A2 (en) | Method of manufacturing an insulated gate field effect device | |
| JPH05102067A (ja) | 半導体装置の製造方法 | |
| JP3371600B2 (ja) | Ｍｉｓトランジスタの製造方法 | |
| JP2000195814A (ja) | 半導体装置の製造方法 | |
| KR100272276B1 (ko) | 반도체디바이스의제조방법 | |
| JPH08186082A (ja) | 半導体装置の製造方法 | |
| JP3050190B2 (ja) | 半導体装置の製造方法 | |
| JPH05243566A (ja) | 半導体装置の製造方法 | |
| JP2525186B2 (ja) | 半導体装置の製造方法 | |
| JP3030569B2 (ja) | 不揮発性半導体メモリの製造方法 | |
| JPS63261879A (ja) | 半導体装置の製造方法 | |
| JPH01117066A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPH0590254A (ja) | 半導体装置の製造方法 | |
| JPH06350086A (ja) | 半導体装置の製造方法 | |
| JPS62273774A (ja) | 電界効果トランジスタの製造方法 | |
| JP2001156289A (ja) | 絶縁ゲート型半導体装置の製造方法 | |
| JPS6159669B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |