JP2000195814A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2000195814A JP2000195814A JP10374717A JP37471798A JP2000195814A JP 2000195814 A JP2000195814 A JP 2000195814A JP 10374717 A JP10374717 A JP 10374717A JP 37471798 A JP37471798 A JP 37471798A JP 2000195814 A JP2000195814 A JP 2000195814A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- oxide film
- ion implantation
- semiconductor device
- chemical oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 48
- 238000004519 manufacturing process Methods 0.000 title claims description 26
- 239000000758 substrate Substances 0.000 claims abstract description 132
- 238000000034 method Methods 0.000 claims abstract description 58
- 238000005468 ion implantation Methods 0.000 claims abstract description 49
- 239000012535 impurity Substances 0.000 claims abstract description 25
- 150000002500 ions Chemical class 0.000 claims abstract description 21
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 16
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 16
- 239000010703 silicon Substances 0.000 claims abstract description 16
- 238000010438 heat treatment Methods 0.000 claims abstract description 14
- 239000000126 substance Substances 0.000 claims description 69
- 229910018557 Si O Inorganic materials 0.000 claims description 8
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Inorganic materials [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 claims description 8
- 238000002513 implantation Methods 0.000 claims description 7
- 239000012298 atmosphere Substances 0.000 claims description 6
- 238000002955 isolation Methods 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 4
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 abstract description 32
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 abstract description 18
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 abstract description 16
- 238000004140 cleaning Methods 0.000 abstract description 12
- 229910021529 ammonia Inorganic materials 0.000 abstract description 8
- 230000001133 acceleration Effects 0.000 abstract description 7
- 238000009792 diffusion process Methods 0.000 description 28
- 239000000523 sample Substances 0.000 description 22
- 238000009826 distribution Methods 0.000 description 16
- 238000011282 treatment Methods 0.000 description 10
- 239000000243 solution Substances 0.000 description 9
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 239000010410 layer Substances 0.000 description 6
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 5
- 239000000203 mixture Substances 0.000 description 5
- 229910017604 nitric acid Inorganic materials 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 4
- 238000010306 acid treatment Methods 0.000 description 4
- 238000000137 annealing Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000002474 experimental method Methods 0.000 description 4
- 238000005259 measurement Methods 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 3
- 238000004458 analytical method Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 150000002978 peroxides Chemical class 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 2
- 239000002253 acid Substances 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 239000011259 mixed solution Substances 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- VLTRZXGMWDSKGL-UHFFFAOYSA-N perchloric acid Chemical compound OCl(=O)(=O)=O VLTRZXGMWDSKGL-UHFFFAOYSA-N 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 229940095054 ammoniac Drugs 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- IAOZJIPTCAWIRG-QWRGUYRKSA-N aspartame Chemical compound OC(=O)C[C@H](N)C(=O)N[C@H](C(=O)OC)CC1=CC=CC=C1 IAOZJIPTCAWIRG-QWRGUYRKSA-N 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 229910001385 heavy metal Inorganic materials 0.000 description 1
- 238000004949 mass spectrometry Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000005416 organic matter Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 238000007669 thermal treatment Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/2658—Bombardment with radiation with high-energy radiation producing ion implantation of a molecular ion, e.g. decaborane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Ceramic Engineering (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 Ｓｉ基板中に低エネルギイオン注入法によ
り、浅い接合を形成する。 【解決手段】 低エネルギイオン注入を、前記Ｓｉ基板
上に酸化膜を実質的に形成しない状態で、あるいは基板
表面に形成した化学酸化膜を熱処理した後で実行する。
り、浅い接合を形成する。 【解決手段】 低エネルギイオン注入を、前記Ｓｉ基板
上に酸化膜を実質的に形成しない状態で、あるいは基板
表面に形成した化学酸化膜を熱処理した後で実行する。
Description
【０００１】
【発明の属する技術分野】本発明は一般に半導体装置の
製造方法に係り、特に極低エネルギーイオン注入技術を
使った半導体装置の製造方法に関する。従来より、ＣＭ
ＯＳ型大規模集積素子（ＬＳＩ）の集積密度の向上およ
び動作速度の向上は半導体産業において重要なテーマで
あり、精力的な研究がなされている。特にＣＭＯＳ素子
の集積密度の向上に関しては、ショートチャネル効果が
大きな問題になる。これはソースードレイン領域が接近
することでＭＯＳトランジスタの動作が古典的なグラジ
ュアル近似からずれてしまう現象であり、これに伴って
トランジスタのドレイン電流の低下、閾値ずれなどの特
性の劣化が引き起こされる。
製造方法に係り、特に極低エネルギーイオン注入技術を
使った半導体装置の製造方法に関する。従来より、ＣＭ
ＯＳ型大規模集積素子（ＬＳＩ）の集積密度の向上およ
び動作速度の向上は半導体産業において重要なテーマで
あり、精力的な研究がなされている。特にＣＭＯＳ素子
の集積密度の向上に関しては、ショートチャネル効果が
大きな問題になる。これはソースードレイン領域が接近
することでＭＯＳトランジスタの動作が古典的なグラジ
ュアル近似からずれてしまう現象であり、これに伴って
トランジスタのドレイン電流の低下、閾値ずれなどの特
性の劣化が引き起こされる。
【０００２】従来より、このショートチャネル効果の問
題を解決する手段として、ソース・ドレイン領域の形成
工程で使用されるイオン注入のエネルギーを低減するこ
とが有効であることが認識されている。
題を解決する手段として、ソース・ドレイン領域の形成
工程で使用されるイオン注入のエネルギーを低減するこ
とが有効であることが認識されている。
【０００３】
【従来の技術】以下の表１には、各デバイス世代におけ
るソース・ドレイン領域形成の際のイオン注入条件を示
す。
るソース・ドレイン領域形成の際のイオン注入条件を示
す。
【０００４】
【表１】
【０００５】低エネルギーイオン注入の効果は、特にｐ
型ドレインエクステンション構造の形成において顕著で
あり、設計ルールが１８０ｍｍの世代では注入エネルギ
ーが約２ｋｅＶであるのに対し、１３０ｎｍでは約０．
５ｋｅＶのイオン注入エネルギが使われる。従来より、
イオン注入工程では不純物イオンはＳｉ基板表面に形成
されたスルー酸化膜を通して基板に注入されており、こ
の方法により、信頼性の高い半導体装置の製造プロセス
が構築されている。
型ドレインエクステンション構造の形成において顕著で
あり、設計ルールが１８０ｍｍの世代では注入エネルギ
ーが約２ｋｅＶであるのに対し、１３０ｎｍでは約０．
５ｋｅＶのイオン注入エネルギが使われる。従来より、
イオン注入工程では不純物イオンはＳｉ基板表面に形成
されたスルー酸化膜を通して基板に注入されており、こ
の方法により、信頼性の高い半導体装置の製造プロセス
が構築されている。
【０００６】しかしながら、近年の高速半導体装置で
は、特にＬＤＤ構造を有する半導体装置において非常に
浅い接合が要求されているが、Ｓｉ基板上に通常の熱酸
化膜が形成された表面状態では、かかる熱酸化膜を介し
てイオン注入を行なった場合、大きな加速エネルギが必
要になるため、基板中への不純物イオンの侵入する深さ
が必然的に深くなってしまい、要請に答えることができ
ない。この問題は、特に拡散係数の大きいＢのイオン注
入において深刻な問題になる。
は、特にＬＤＤ構造を有する半導体装置において非常に
浅い接合が要求されているが、Ｓｉ基板上に通常の熱酸
化膜が形成された表面状態では、かかる熱酸化膜を介し
てイオン注入を行なった場合、大きな加速エネルギが必
要になるため、基板中への不純物イオンの侵入する深さ
が必然的に深くなってしまい、要請に答えることができ
ない。この問題は、特に拡散係数の大きいＢのイオン注
入において深刻な問題になる。
【０００７】図１は、Ｂ+ を０．５ｋｅＶの加速エネル
ギでＳｉ基板中にイオン注入した場合の、前記Ｓｉ基板
中における蓄積ドーズ量の深さ依存性を示す。蓄積ドー
ズ量とは、表面から所望の深さまでに存在するＢの全注
入量に対する割合であり、ＳＩＭＳ分析により求めたＳ
ｉ基板中のＢの深さ分布から計算した。ＳｉＯ2 中とＳ
ｉ中においてＢの分布プロファイルはほとんど同じであ
ることから、図１は、Ｓｉ基板の表面に所望の厚さのＳ
ｉＯ2 膜が被着している場合の、前記ＳｉＯ2膜中に捕
獲されるＢの割合を示すと考えられる。
ギでＳｉ基板中にイオン注入した場合の、前記Ｓｉ基板
中における蓄積ドーズ量の深さ依存性を示す。蓄積ドー
ズ量とは、表面から所望の深さまでに存在するＢの全注
入量に対する割合であり、ＳＩＭＳ分析により求めたＳ
ｉ基板中のＢの深さ分布から計算した。ＳｉＯ2 中とＳ
ｉ中においてＢの分布プロファイルはほとんど同じであ
ることから、図１は、Ｓｉ基板の表面に所望の厚さのＳ
ｉＯ2 膜が被着している場合の、前記ＳｉＯ2膜中に捕
獲されるＢの割合を示すと考えられる。
【０００８】現在、Ｓｉ基板の熱酸化処理で安定に提供
できるＳｉＯ2 膜の膜厚は２ｎｍ以上であるが、その場
合には５０％のＢがＳｉＯ2 膜中に留まることになり、
Ｓｉ基板中に効率的なイオンを行なうことができない。
このような場合、Ｓｉ基板中に形成される拡散領域の不
純物濃度が十分に高くならず、拡散領域の抵抗値が増大
してしまう。このため、２ｎｍより薄い酸化膜の提供
は、微細化された半導体装置の製造技術において重要な
課題となっている。
できるＳｉＯ2 膜の膜厚は２ｎｍ以上であるが、その場
合には５０％のＢがＳｉＯ2 膜中に留まることになり、
Ｓｉ基板中に効率的なイオンを行なうことができない。
このような場合、Ｓｉ基板中に形成される拡散領域の不
純物濃度が十分に高くならず、拡散領域の抵抗値が増大
してしまう。このため、２ｎｍより薄い酸化膜の提供
は、微細化された半導体装置の製造技術において重要な
課題となっている。
【０００９】
【発明が解決しようとする課題】Ｓｉ基板表面への薄い
酸化膜の形成には、酸化性の化学薬品でＳｉ基板表面を
処理し、化学的酸化膜を形成することが有効である。例
えば、Ｓｉ基板表面を硝酸で１０分間処理することによ
り、１２Å程度の厚さの化学的酸化膜を形成することが
できる。
酸化膜の形成には、酸化性の化学薬品でＳｉ基板表面を
処理し、化学的酸化膜を形成することが有効である。例
えば、Ｓｉ基板表面を硝酸で１０分間処理することによ
り、１２Å程度の厚さの化学的酸化膜を形成することが
できる。
【００１０】かかる化学的酸化膜を形成するウェット処
理工程は、一般に、過酸化水素水を含む混合薬液を使っ
て実行される。更に具体的には、過酸化水素水と塩酸を
含む薬液（ＨＰＭ；hydrochloric peroxide mixture ）
や、過酸化水素水と硫酸を含む薬液（ＳＰＭ；sulfuric
acid peroxide mixture）、過酸化水素水とアンモニア
を含む薬液（ＡＰＭ；ammoniac peroxide mixture ）な
どが知られており、表２のような組成、温度が一般的で
ある。一般に、これらの薬品処理は、重金属除去やゴミ
除去、有機物除去などの目的に使用されている。また、
近年オゾンを含む純水による有機物除去法が開発されて
おり、このオゾン水によっても化学的酸化膜は形成され
る。
理工程は、一般に、過酸化水素水を含む混合薬液を使っ
て実行される。更に具体的には、過酸化水素水と塩酸を
含む薬液（ＨＰＭ；hydrochloric peroxide mixture ）
や、過酸化水素水と硫酸を含む薬液（ＳＰＭ；sulfuric
acid peroxide mixture）、過酸化水素水とアンモニア
を含む薬液（ＡＰＭ；ammoniac peroxide mixture ）な
どが知られており、表２のような組成、温度が一般的で
ある。一般に、これらの薬品処理は、重金属除去やゴミ
除去、有機物除去などの目的に使用されている。また、
近年オゾンを含む純水による有機物除去法が開発されて
おり、このオゾン水によっても化学的酸化膜は形成され
る。
【００１１】
【表２】
【００１２】そこで、このような薄い化学酸化膜によっ
てＳｉ基板表面を覆い、前記Ｓｉ基板中にかかる薄い化
学酸化膜を介して低エネルギイオン注入を行ない、不純
物元素を導入することが考えられる。しかし、本発明の
発明者は、本発明の基礎になる実験において、かかる薄
い化学酸化膜を介して低エネルギイオン注入を行なった
場合、Ｂ等の不純物元素はＳｉ基板中において拡散が促
進されてしまい、基板中に深く侵入してしまうことを見
出した。かかる化学酸化膜の形成に伴うＳｉ中の不純物
元素の拡散係数の増大の機構はまだ解明されていない
が、おそらく前記化学酸化膜表面に形成されているＳｉ
−Ｏダングリングボンドに伴う点欠陥が、不純物元素の
イオン注入の際にＳｉ基板中に、前記不純物元素と共に
注入されてしまうことによるものと考えられる。
てＳｉ基板表面を覆い、前記Ｓｉ基板中にかかる薄い化
学酸化膜を介して低エネルギイオン注入を行ない、不純
物元素を導入することが考えられる。しかし、本発明の
発明者は、本発明の基礎になる実験において、かかる薄
い化学酸化膜を介して低エネルギイオン注入を行なった
場合、Ｂ等の不純物元素はＳｉ基板中において拡散が促
進されてしまい、基板中に深く侵入してしまうことを見
出した。かかる化学酸化膜の形成に伴うＳｉ中の不純物
元素の拡散係数の増大の機構はまだ解明されていない
が、おそらく前記化学酸化膜表面に形成されているＳｉ
−Ｏダングリングボンドに伴う点欠陥が、不純物元素の
イオン注入の際にＳｉ基板中に、前記不純物元素と共に
注入されてしまうことによるものと考えられる。
【００１３】このように、半導体装置中に浅い接合を、
Ｓｉ基板表面を化学酸化膜で覆った状態で低エネルギイ
オン注入を行なうことにより形成した場合には、前記接
合を構成する拡散領域の不純物濃度は増大するものの、
イオン注入された不純物元素は基板中に深く侵入してし
まい、所望の浅い接合を形成することが困難になる。こ
れに伴い、半導体装置はショートチャネル効果に対して
脆弱になり、所望の微細化が困難になる。
Ｓｉ基板表面を化学酸化膜で覆った状態で低エネルギイ
オン注入を行なうことにより形成した場合には、前記接
合を構成する拡散領域の不純物濃度は増大するものの、
イオン注入された不純物元素は基板中に深く侵入してし
まい、所望の浅い接合を形成することが困難になる。こ
れに伴い、半導体装置はショートチャネル効果に対して
脆弱になり、所望の微細化が困難になる。
【００１４】そこで、本発明は上記の課題を解決した新
規で有用な半導体装置の製造方法を提供することを概括
的課題とする。本発明のより具体的な課題は、低エネル
ギイオン注入工程により、半導体基板中に、浅い拡散領
域を、確実に形成できる半導体装置の製造方法を提供す
ることにある。
規で有用な半導体装置の製造方法を提供することを概括
的課題とする。本発明のより具体的な課題は、低エネル
ギイオン注入工程により、半導体基板中に、浅い拡散領
域を、確実に形成できる半導体装置の製造方法を提供す
ることにある。
【００１５】本発明の他の課題は、低エネルギイオン注
入工程により、半導体基板中に、低抵抗の浅い拡散領域
を形成できる半導体装置の製造方法を提供することにあ
る。
入工程により、半導体基板中に、低抵抗の浅い拡散領域
を形成できる半導体装置の製造方法を提供することにあ
る。
【００１６】
【課題を解決するための手段】本発明は、上記の課題
を、請求項１に記載したように、シリコン基板中に、不
純物元素を、前記不純物元素によりシリコン基板中に形
成される接合の深さが４０ｎｍ以下になるようなエネル
ギーでイオン注入する工程と、前記シリコン基板を熱処
理する工程とを含む半導体装置の製造方法において、前
記イオン注入する工程より前に、前記シリコン基板表面
から酸化膜を除去する工程を含むことを特徴とする半導
体装置の製造方法により、または請求項２に記載したよ
うに、前記不純物元素のイオン注入は、０．２〜１．５
ｋｅＶのエネルギで実行されることを特徴とする請求項
１記載の半導体装置の製造方法により、または請求項３
に記載したように、前記酸化膜はシリコンの化学的酸化
膜であることを特徴とする請求項１または２記載の半導
体装置の製造方法により、または請求項４に記載したよ
うに、前記熱処理工程は、１０５０°Ｃ以上の温度で、
最高温度保持時間を実質的にゼロとして実行されること
を特徴とする請求項１〜３のうち、いずれか一項記載の
半導体装置の製造方法により、請求項５に記載したよう
に、シリコン基板表面に化学的酸化膜を形成する工程
と、前記化学的酸化膜表面上において、Ｓｉ−Ｏダング
リングボンドを減少させる工程と、前記シリコン基板中
に不純物元素を、前記化学的酸化膜を介して０．５ｋｅ
Ｖ以下の低エネルギーでイオン注入する工程と、前記シ
リコン基板を熱処理する工程を含む工程とを含むことを
特徴とする半導体装置の製造方法により、または請求項
６に記載したように、前記Ｓｉ−Ｏダングリングボンド
を減少させる工程は、前記化学的酸化膜を熱処理する工
程を含むことを特徴とする請求項５記載の半導体装置の
製造方法により、または請求項７に記載したように、前
記化学的酸化膜を熱処理する工程は、不活性雰囲気中に
おいて実行されることを特徴とする請求項６記載の半導
体装置の製造方法により、または請求項８に記載したよ
うに、前記熱処理工程は、１０５０°Ｃ以上の温度で、
最高温度保持時間を実質的にゼロとして実行されること
を特徴とする請求項５〜７のうち、いずれか一項記載の
半導体装置の製造方法により、または請求項９に記載し
たように、半導体基板上にアイソレーション領域を形成
する工程と、前記半導体基板上にゲート酸化膜を形成す
る工程と、前記ゲート酸化膜上にゲート電極層を堆積す
る工程と、前記ゲート電極層をパターニングしてゲート
電極を形成する工程と、前記半導体基板中に不純物元素
を、０．５ｋｅＶ以下の低エネルギでイオン注入する工
程とよりなる半導体装置の製造方法において、前記イオ
ン注入工程の直前に前記半導体基板表面から前記ゲート
酸化膜を除去する工程を含むことを特徴とする半導体装
置の製造方法により、または請求項１０に記載したよう
に、前記ゲート酸化膜は化学酸化膜であることを特徴と
する請求項９記載の半導体装置の製造方法により、また
は請求項１１に記載したように、半導体基板上にアイソ
レーション領域を形成する工程と、前記半導体基板上に
化学酸化膜によりゲート酸化膜を形成する工程と、前記
ゲート酸化膜上にゲート電極層を堆積する工程と、前記
ゲート電極層をパターニングしてゲート電極を形成する
工程と、前記半導体基板中に不純物元素を、０．５ｋｅ
Ｖ以下の低エネルギでイオン注入する工程とよりなる半
導体装置の製造方法において、前記イオン注入工程の直
前に前記ゲート酸化膜表面上のダングリングボンドを減
少される工程を含むことを特徴とする半導体装置の製造
方法により、または請求項１２に記載したように、前記
ダングリングボンドを減少させる工程は、前記ゲート酸
化膜を、不活性雰囲気中において熱処理する工程を含む
ことを特徴とする請求項１１記載の半導体装置の製造方
法により、解決する。 ［作用］図２は、本発明の基礎となる実験において、Ｓ
ｉ基板の表面を（１）希フッ酸、（２）ＨＰＭ、および
（３）硝酸により処理し、さらにこのようにして処理さ
れたＳｉ基板表面にＢ+ を０．５ｋｅＶの加速電圧で２
×１０15ｃｍ-2の濃度で注入後、１０５０°Ｃで実質的
に０秒間の短時間アニール処理（スパイクアニール）を
した場合の、二次イオン質量分析方法(secondary ions
mass spectroscopy;ＳＩＭＳ）により求めたＳｉ基板中
におけるＢの分布プロファイルを示す。ただし、図２
中、横軸の原点はＳｉ基板の表面に対応する。試料
（２）および（３）では、Ｓｉ基板の表面に後で説明す
るように薄い化学酸化膜が形成されており、前記Ｂ+ の
イオン注入は、かかる化学酸化膜を介して行われる。
を、請求項１に記載したように、シリコン基板中に、不
純物元素を、前記不純物元素によりシリコン基板中に形
成される接合の深さが４０ｎｍ以下になるようなエネル
ギーでイオン注入する工程と、前記シリコン基板を熱処
理する工程とを含む半導体装置の製造方法において、前
記イオン注入する工程より前に、前記シリコン基板表面
から酸化膜を除去する工程を含むことを特徴とする半導
体装置の製造方法により、または請求項２に記載したよ
うに、前記不純物元素のイオン注入は、０．２〜１．５
ｋｅＶのエネルギで実行されることを特徴とする請求項
１記載の半導体装置の製造方法により、または請求項３
に記載したように、前記酸化膜はシリコンの化学的酸化
膜であることを特徴とする請求項１または２記載の半導
体装置の製造方法により、または請求項４に記載したよ
うに、前記熱処理工程は、１０５０°Ｃ以上の温度で、
最高温度保持時間を実質的にゼロとして実行されること
を特徴とする請求項１〜３のうち、いずれか一項記載の
半導体装置の製造方法により、請求項５に記載したよう
に、シリコン基板表面に化学的酸化膜を形成する工程
と、前記化学的酸化膜表面上において、Ｓｉ−Ｏダング
リングボンドを減少させる工程と、前記シリコン基板中
に不純物元素を、前記化学的酸化膜を介して０．５ｋｅ
Ｖ以下の低エネルギーでイオン注入する工程と、前記シ
リコン基板を熱処理する工程を含む工程とを含むことを
特徴とする半導体装置の製造方法により、または請求項
６に記載したように、前記Ｓｉ−Ｏダングリングボンド
を減少させる工程は、前記化学的酸化膜を熱処理する工
程を含むことを特徴とする請求項５記載の半導体装置の
製造方法により、または請求項７に記載したように、前
記化学的酸化膜を熱処理する工程は、不活性雰囲気中に
おいて実行されることを特徴とする請求項６記載の半導
体装置の製造方法により、または請求項８に記載したよ
うに、前記熱処理工程は、１０５０°Ｃ以上の温度で、
最高温度保持時間を実質的にゼロとして実行されること
を特徴とする請求項５〜７のうち、いずれか一項記載の
半導体装置の製造方法により、または請求項９に記載し
たように、半導体基板上にアイソレーション領域を形成
する工程と、前記半導体基板上にゲート酸化膜を形成す
る工程と、前記ゲート酸化膜上にゲート電極層を堆積す
る工程と、前記ゲート電極層をパターニングしてゲート
電極を形成する工程と、前記半導体基板中に不純物元素
を、０．５ｋｅＶ以下の低エネルギでイオン注入する工
程とよりなる半導体装置の製造方法において、前記イオ
ン注入工程の直前に前記半導体基板表面から前記ゲート
酸化膜を除去する工程を含むことを特徴とする半導体装
置の製造方法により、または請求項１０に記載したよう
に、前記ゲート酸化膜は化学酸化膜であることを特徴と
する請求項９記載の半導体装置の製造方法により、また
は請求項１１に記載したように、半導体基板上にアイソ
レーション領域を形成する工程と、前記半導体基板上に
化学酸化膜によりゲート酸化膜を形成する工程と、前記
ゲート酸化膜上にゲート電極層を堆積する工程と、前記
ゲート電極層をパターニングしてゲート電極を形成する
工程と、前記半導体基板中に不純物元素を、０．５ｋｅ
Ｖ以下の低エネルギでイオン注入する工程とよりなる半
導体装置の製造方法において、前記イオン注入工程の直
前に前記ゲート酸化膜表面上のダングリングボンドを減
少される工程を含むことを特徴とする半導体装置の製造
方法により、または請求項１２に記載したように、前記
ダングリングボンドを減少させる工程は、前記ゲート酸
化膜を、不活性雰囲気中において熱処理する工程を含む
ことを特徴とする請求項１１記載の半導体装置の製造方
法により、解決する。 ［作用］図２は、本発明の基礎となる実験において、Ｓ
ｉ基板の表面を（１）希フッ酸、（２）ＨＰＭ、および
（３）硝酸により処理し、さらにこのようにして処理さ
れたＳｉ基板表面にＢ+ を０．５ｋｅＶの加速電圧で２
×１０15ｃｍ-2の濃度で注入後、１０５０°Ｃで実質的
に０秒間の短時間アニール処理（スパイクアニール）を
した場合の、二次イオン質量分析方法(secondary ions
mass spectroscopy;ＳＩＭＳ）により求めたＳｉ基板中
におけるＢの分布プロファイルを示す。ただし、図２
中、横軸の原点はＳｉ基板の表面に対応する。試料
（２）および（３）では、Ｓｉ基板の表面に後で説明す
るように薄い化学酸化膜が形成されており、前記Ｂ+ の
イオン注入は、かかる化学酸化膜を介して行われる。
【００１７】表３は、上記実験で使われた一連のサンプ
ルの作成条件を示す。ただし、本実験では、基板として
比抵抗が１０Ωｃｍの、（１００）面を有するｎ型Ｓｉ
基板を使った。
ルの作成条件を示す。ただし、本実験では、基板として
比抵抗が１０Ωｃｍの、（１００）面を有するｎ型Ｓｉ
基板を使った。
【００１８】
【表３】
【００１９】表３を参照するに、サンプル（１）では前
記Ｓｉ基板表面をアンモニア／過酸化水素水で洗浄した
後、希フッ酸洗浄を行い、化学的酸化膜のない表面状態
を形成し、かかるＳｉ基板に対してＢ+ の低エネルギイ
オン注入を行なった。イオン注入直前の状態でＳｉ基板
に対して光学的な測定を行なったところでは、Ｓｉ基板
表面における酸化膜厚は非常に薄く、１．７Åであっ
た。
記Ｓｉ基板表面をアンモニア／過酸化水素水で洗浄した
後、希フッ酸洗浄を行い、化学的酸化膜のない表面状態
を形成し、かかるＳｉ基板に対してＢ+ の低エネルギイ
オン注入を行なった。イオン注入直前の状態でＳｉ基板
に対して光学的な測定を行なったところでは、Ｓｉ基板
表面における酸化膜厚は非常に薄く、１．７Åであっ
た。
【００２０】これに対し、サンプル（２）および（４）
では、イオン注入工程に先立って、前記Ｓｉ基板に対し
てＳＣ−２洗浄、すなわち、アンモニア／過酸化水素水
洗浄を行なった後、過塩酸（ＨＰＭ）処理( 塩酸／過酸
化水素水混合液) を施した。光学的な測定では、イオン
注入直前の状態において、Ｓｉ基板表面には４Åの膜厚
の化学酸化膜が形成されているのが確認された。更にサ
ンプル（４）は前記過塩酸処理の後、イオン注入工程よ
りも前に、７００°Ｃで３０分間、窒素雰囲気中で熱処
理している。光学的な測定では、Ｓｉ基板表面には１１
Åの化学酸化膜が形成されているのが確認された。一
方、サンプル（３）では、Ｓｉ基板のＳＣ−２洗浄、す
なわち、アンモニア／過酸化水素水洗浄の後、硝酸処理
を施している。光学的な測定では、Ｓｉ基板表面の酸化
膜厚は１２Åであった。
では、イオン注入工程に先立って、前記Ｓｉ基板に対し
てＳＣ−２洗浄、すなわち、アンモニア／過酸化水素水
洗浄を行なった後、過塩酸（ＨＰＭ）処理( 塩酸／過酸
化水素水混合液) を施した。光学的な測定では、イオン
注入直前の状態において、Ｓｉ基板表面には４Åの膜厚
の化学酸化膜が形成されているのが確認された。更にサ
ンプル（４）は前記過塩酸処理の後、イオン注入工程よ
りも前に、７００°Ｃで３０分間、窒素雰囲気中で熱処
理している。光学的な測定では、Ｓｉ基板表面には１１
Åの化学酸化膜が形成されているのが確認された。一
方、サンプル（３）では、Ｓｉ基板のＳＣ−２洗浄、す
なわち、アンモニア／過酸化水素水洗浄の後、硝酸処理
を施している。光学的な測定では、Ｓｉ基板表面の酸化
膜厚は１２Åであった。
【００２１】このようにして処理されたサンプル（１）
〜（４）に、Ｂ+ を０．５ｋｅＶのエネルギで２×１０
15ｃｍ-2のドーズ量でイオン注入し、さらにＳＣ−２洗
浄処理を施した後、１０５０°Ｃで実質的に０秒間の短
時間熱処理（スパイクアニール処理）を行なった。かか
るイオン注入後の洗浄処理の後、Ｓｉ基板の表面が露出
しているサンプル（１）には、化学的酸化膜を形成し、
Ｓｉ基板中におけるＢの深さ分布をＳＩＭＳにより、ま
た、シート抵抗を四探針法にて測定した。ＳＩＭＳ分析
の結果を図２に示す。
〜（４）に、Ｂ+ を０．５ｋｅＶのエネルギで２×１０
15ｃｍ-2のドーズ量でイオン注入し、さらにＳＣ−２洗
浄処理を施した後、１０５０°Ｃで実質的に０秒間の短
時間熱処理（スパイクアニール処理）を行なった。かか
るイオン注入後の洗浄処理の後、Ｓｉ基板の表面が露出
しているサンプル（１）には、化学的酸化膜を形成し、
Ｓｉ基板中におけるＢの深さ分布をＳＩＭＳにより、ま
た、シート抵抗を四探針法にて測定した。ＳＩＭＳ分析
の結果を図２に示す。
【００２２】図２を参照するに、曲線（１）で示すよう
に、希フッ酸処理を施した試料中におけるＢの分布は、
曲線（２），（３）で示すＨＰＭ処理あるいは硝酸処理
を行なった試料の分布と比べて浅くなっていることが分
かる。すなわち、化学的酸化膜が付着する薬液処理を施
されたシリコン基板にイオン注入すると、曲線（２），
（３）で示されるように、Ｂの分布が曲線（１）の場合
よりも深くなる。この場合、キャリアは基板中により深
く浸透するようになり、ゲート長の短いトランジスタで
はショートチャネル効果が顕著に現れてしまう。
に、希フッ酸処理を施した試料中におけるＢの分布は、
曲線（２），（３）で示すＨＰＭ処理あるいは硝酸処理
を行なった試料の分布と比べて浅くなっていることが分
かる。すなわち、化学的酸化膜が付着する薬液処理を施
されたシリコン基板にイオン注入すると、曲線（２），
（３）で示されるように、Ｂの分布が曲線（１）の場合
よりも深くなる。この場合、キャリアは基板中により深
く浸透するようになり、ゲート長の短いトランジスタで
はショートチャネル効果が顕著に現れてしまう。
【００２３】一方、拡散領域として重要な２０ｎｍ程度
の深さでは、希フッ酸処理を施したＳｉ基板を使ったサ
ンプル（１）あるいは過塩酸処理を施したサンプル
（２）では、硝酸処理を施したサンプル（３）よりもＢ
の濃度がやや低くなってしまう。なお、図２中、約５ｎ
ｍの深さに見られるＢのピークでは、Ｂは濃度が高すぎ
るために活性化せず、トランジスタの特性には影響しな
い。
の深さでは、希フッ酸処理を施したＳｉ基板を使ったサ
ンプル（１）あるいは過塩酸処理を施したサンプル
（２）では、硝酸処理を施したサンプル（３）よりもＢ
の濃度がやや低くなってしまう。なお、図２中、約５ｎ
ｍの深さに見られるＢのピークでは、Ｂは濃度が高すぎ
るために活性化せず、トランジスタの特性には影響しな
い。
【００２４】さらに図３は、前記サンプル（４）につい
てのＳＩＭＳ分析の結果を、サンプル（１）の結果と比
較して示す。図３を参照するに、前記化学酸化膜を有す
るサンプル（２）を不活性雰囲気中で熱処理した場合に
は、化学酸化膜を希フッ酸で除去したサンプル（１）の
場合の結果と実質的に同等の結果が得られることがわか
る。この原因は先にも説明したように未だ解明されてい
ないが、おそらくサンプル（２）あるいは（３）では前
記化学酸化膜表面に形成されているＳｉ−Ｏのダングリ
ングボンドに伴う点欠陥が不純物元素のイオン注入の際
にＳｉ基板中に、前記不純物元素と共に注入されてしま
い、Ｓｉ基板中におけるＢの拡散係数を増大させていた
のに対し、サンプル（４）のように化学酸化膜を熱処理
すると、化学酸化膜上のＳｉ−Ｏダングリングボンドの
数が減少し、かかる点欠陥のＳｉ基板中への注入が減少
し、その結果Ｓｉ基板中におけるＢの拡散係数の増大が
生じないことによるものと考えられる。
てのＳＩＭＳ分析の結果を、サンプル（１）の結果と比
較して示す。図３を参照するに、前記化学酸化膜を有す
るサンプル（２）を不活性雰囲気中で熱処理した場合に
は、化学酸化膜を希フッ酸で除去したサンプル（１）の
場合の結果と実質的に同等の結果が得られることがわか
る。この原因は先にも説明したように未だ解明されてい
ないが、おそらくサンプル（２）あるいは（３）では前
記化学酸化膜表面に形成されているＳｉ−Ｏのダングリ
ングボンドに伴う点欠陥が不純物元素のイオン注入の際
にＳｉ基板中に、前記不純物元素と共に注入されてしま
い、Ｓｉ基板中におけるＢの拡散係数を増大させていた
のに対し、サンプル（４）のように化学酸化膜を熱処理
すると、化学酸化膜上のＳｉ−Ｏダングリングボンドの
数が減少し、かかる点欠陥のＳｉ基板中への注入が減少
し、その結果Ｓｉ基板中におけるＢの拡散係数の増大が
生じないことによるものと考えられる。
【００２５】いずれにせよ、サンプル（１），（２），
（３），（４）の各々において、Ｓｉ基板中におけるＢ
濃度は、図２中に破線で示す、Ｓｉ基板表面に厚さが約
２０Åの熱酸化膜を形成し、かかる熱酸化膜を介してイ
オン注入を行なった場合よりも高くなる。表４は、前記
サンプル（１）〜（４）について、前記四探針法で求め
たＳｉ基板のシート抵抗の値を示す。
（３），（４）の各々において、Ｓｉ基板中におけるＢ
濃度は、図２中に破線で示す、Ｓｉ基板表面に厚さが約
２０Åの熱酸化膜を形成し、かかる熱酸化膜を介してイ
オン注入を行なった場合よりも高くなる。表４は、前記
サンプル（１）〜（４）について、前記四探針法で求め
たＳｉ基板のシート抵抗の値を示す。
【００２６】
【表４】
【００２７】表４を参照するに、シート抵抗はサンプル
（１）と（２）とではほとんど変わらないが、サンプル
（３）ではＢの分布が基板中深い位置にまで達している
ためにシート抵抗の値は低くなる。一方サンプル（４）
では、前記７００°Ｃでの熱処理の際に、表面酸化膜が
厚くなり、基板に注入されるＢがやや減少するためにシ
ート抵抗が多少高くなると考えられる。
（１）と（２）とではほとんど変わらないが、サンプル
（３）ではＢの分布が基板中深い位置にまで達している
ためにシート抵抗の値は低くなる。一方サンプル（４）
では、前記７００°Ｃでの熱処理の際に、表面酸化膜が
厚くなり、基板に注入されるＢがやや減少するためにシ
ート抵抗が多少高くなると考えられる。
【００２８】
【発明の実施の形態】［第１実施例］図４は、本発明の
第１実施例による、低エネルギイオン注入工程を使った
Ｓｉ基板中へのＢの拡散領域の形成工程を示すフローチ
ャートである。本実施例では、低エネルギイオン注入工
程の前にＳｉ基板表面上に化学的酸化膜を形成しないよ
うにすることで、Ｓｉ基板中へのＢの侵入深さを減少さ
せる。
第１実施例による、低エネルギイオン注入工程を使った
Ｓｉ基板中へのＢの拡散領域の形成工程を示すフローチ
ャートである。本実施例では、低エネルギイオン注入工
程の前にＳｉ基板表面上に化学的酸化膜を形成しないよ
うにすることで、Ｓｉ基板中へのＢの侵入深さを減少さ
せる。
【００２９】図４を参照するに、ステップ１においてＳ
ｉ基板がアンモニア／過酸化水素水中において洗浄さ
れ、表面の不純物が除去される。次にステップ２の工程
で前記Ｓｉ基板は希フッ酸中に浸漬され、表面の酸化膜
が除去され、Ｓｉ基板表面が露出される。ステップ２の
工程の後、Ｓｉ基板に対しては、イオン注入や酸化膜形
成工程、あるいは化学的酸化膜形成工程を除く様々な工
程を行なってもよい。
ｉ基板がアンモニア／過酸化水素水中において洗浄さ
れ、表面の不純物が除去される。次にステップ２の工程
で前記Ｓｉ基板は希フッ酸中に浸漬され、表面の酸化膜
が除去され、Ｓｉ基板表面が露出される。ステップ２の
工程の後、Ｓｉ基板に対しては、イオン注入や酸化膜形
成工程、あるいは化学的酸化膜形成工程を除く様々な工
程を行なってもよい。
【００３０】さらにステップ３の工程で、前記Ｓｉ基板
表面にＢ+ を、典型的には０．２〜１．５ｋｅＶ程度、
好ましくは約０．５ｋｅＶの加速エネルギで所望のドー
ズ量、例えば２×１０15ｃｍ-2程度イオン注入し、さら
に表面に残留しているＢをステップ４のＳＣ−２洗浄工
程により除去する。なお、前記Ｂのイオン注入は、ＢＦ
2 を使い、注入エネルギを前記単体のＢ+のイオン注入
とＢの実効エネルギが同じになるエネルギに設定して行
なうこともできる。例えば、単体Ｂ+ の０．５ｋｅＶの
注入エネルギは、ＢＦ2 の２．５ｋｅＶの注入エネルギ
に相当する。
表面にＢ+ を、典型的には０．２〜１．５ｋｅＶ程度、
好ましくは約０．５ｋｅＶの加速エネルギで所望のドー
ズ量、例えば２×１０15ｃｍ-2程度イオン注入し、さら
に表面に残留しているＢをステップ４のＳＣ−２洗浄工
程により除去する。なお、前記Ｂのイオン注入は、ＢＦ
2 を使い、注入エネルギを前記単体のＢ+のイオン注入
とＢの実効エネルギが同じになるエネルギに設定して行
なうこともできる。例えば、単体Ｂ+ の０．５ｋｅＶの
注入エネルギは、ＢＦ2 の２．５ｋｅＶの注入エネルギ
に相当する。
【００３１】さらにステップ５の工程において、典型的
には１０５０°Ｃの温度に急速加熱することで、注入さ
れたイオンを活性化する。本実施例では、イオン注入す
る工程の直前に化学的酸化膜を形成する工程を含まない
ことで、Ｂの深さ分布を深くする問題を解決することが
できる。かかる化学的酸化膜を形成しない工程の一例
が、図４のステップ２に示す酸化膜除去工程である。
には１０５０°Ｃの温度に急速加熱することで、注入さ
れたイオンを活性化する。本実施例では、イオン注入す
る工程の直前に化学的酸化膜を形成する工程を含まない
ことで、Ｂの深さ分布を深くする問題を解決することが
できる。かかる化学的酸化膜を形成しない工程の一例
が、図４のステップ２に示す酸化膜除去工程である。
【００３２】図４の工程を行なうことにより、Ｓｉ基板
中のＢに対して、図２のサンプル（１）の場合と同様な
分布が得られる。 ［第２実施例］図５は、本発明の第２実施例による低エ
ネルギイオン注入工程を使ったＳｉ基板中へのＢの拡散
領域の形成工程を示すフローチャートである。本実施例
では、低エネルギイオン注入工程の前にＳｉ基板表面上
に化学的酸化膜を形成する。
中のＢに対して、図２のサンプル（１）の場合と同様な
分布が得られる。 ［第２実施例］図５は、本発明の第２実施例による低エ
ネルギイオン注入工程を使ったＳｉ基板中へのＢの拡散
領域の形成工程を示すフローチャートである。本実施例
では、低エネルギイオン注入工程の前にＳｉ基板表面上
に化学的酸化膜を形成する。
【００３３】図５を参照するに、ステップ１１において
Ｓｉ基板がアンモニア／過酸化水素水中において洗浄さ
れ、表面の不純物が除去される。次にステップ１２の工
程で前記Ｓｉ基板は過酸化水素水を含む薬液中に浸漬さ
れ、Ｓｉ基板表面に化学酸化膜が、典型的には数Åの厚
さに形成される。本実施例では、さらにステップ１３の
工程で、Ｓｉ基板がその表面の化学酸化膜と共に、Ｎ2
雰囲気中、約７００°Ｃの温度で熱処理され、化学酸化
膜表面のＳ−Ｏのダングリングボンドが解消される。化
学的酸化膜を形成する工程は、前記Ｓｉ基板を上に述べ
たように過酸化水素水を含混合薬液中において処理する
のが一般的であるが、より詳しくは、過酸化水素水と塩
酸を含むＨＰＭ、過酸化水素水と硫酸を含むＳＰＭ、過
酸化水素水とアンモニアを含むＡＰＭによる処理がよく
知られている。また、オゾンを含有する混合薬液による
処理によっても化学的酸化膜が付着する。
Ｓｉ基板がアンモニア／過酸化水素水中において洗浄さ
れ、表面の不純物が除去される。次にステップ１２の工
程で前記Ｓｉ基板は過酸化水素水を含む薬液中に浸漬さ
れ、Ｓｉ基板表面に化学酸化膜が、典型的には数Åの厚
さに形成される。本実施例では、さらにステップ１３の
工程で、Ｓｉ基板がその表面の化学酸化膜と共に、Ｎ2
雰囲気中、約７００°Ｃの温度で熱処理され、化学酸化
膜表面のＳ−Ｏのダングリングボンドが解消される。化
学的酸化膜を形成する工程は、前記Ｓｉ基板を上に述べ
たように過酸化水素水を含混合薬液中において処理する
のが一般的であるが、より詳しくは、過酸化水素水と塩
酸を含むＨＰＭ、過酸化水素水と硫酸を含むＳＰＭ、過
酸化水素水とアンモニアを含むＡＰＭによる処理がよく
知られている。また、オゾンを含有する混合薬液による
処理によっても化学的酸化膜が付着する。
【００３４】次に、ステップ１４の工程で、前記Ｓｉ基
板表面にＢ+ を、典型的には０．２〜１．５ｋｅＶ程
度、好ましくは約０．５ｋｅＶの加速エネルギで所望の
ドーズ量、例えば２×１０15ｃｍ-2程度イオン注入し、
さらに表面に残留しているＢをステップ１５の洗浄工程
において、アンモニアと過酸化水素水の混合液中におけ
るＳＣ−２洗浄により除去する。この場合にも、先の実
施例と同様に、Ｂ+ のイオン注入のかわりにＢＦ2 のイ
オン注入を使うことも可能である。
板表面にＢ+ を、典型的には０．２〜１．５ｋｅＶ程
度、好ましくは約０．５ｋｅＶの加速エネルギで所望の
ドーズ量、例えば２×１０15ｃｍ-2程度イオン注入し、
さらに表面に残留しているＢをステップ１５の洗浄工程
において、アンモニアと過酸化水素水の混合液中におけ
るＳＣ−２洗浄により除去する。この場合にも、先の実
施例と同様に、Ｂ+ のイオン注入のかわりにＢＦ2 のイ
オン注入を使うことも可能である。
【００３５】さらにステップ１６の工程において、典型
的には１０５０°Ｃの温度に急速加熱することで、注入
されたイオンを活性化する。本実施例では、イオン注入
する工程の直前に化学的酸化膜表面のＳｉ−Ｏのダング
リングボンドをＮ2 中における熱処理により解消するこ
とにより、Ｂの深さ分布を深くする問題を解決すること
ができる。すなわち、図５の工程を行なうことにより、
Ｓｉ基板中のＢに対して、図３のサンプル（４）の場合
と同様な分布が得られる。 ［第３実施例］図６（Ａ）〜図７（Ｅ）は、本発明の第
３実施例による半導体装置１０の製造工程を示す。
的には１０５０°Ｃの温度に急速加熱することで、注入
されたイオンを活性化する。本実施例では、イオン注入
する工程の直前に化学的酸化膜表面のＳｉ−Ｏのダング
リングボンドをＮ2 中における熱処理により解消するこ
とにより、Ｂの深さ分布を深くする問題を解決すること
ができる。すなわち、図５の工程を行なうことにより、
Ｓｉ基板中のＢに対して、図３のサンプル（４）の場合
と同様な分布が得られる。 ［第３実施例］図６（Ａ）〜図７（Ｅ）は、本発明の第
３実施例による半導体装置１０の製造工程を示す。
【００３６】図６（Ａ）を参照するに、ｐ型Ｓｉ基板１
１上には、公知の技術によりシャロートレンシアイソレ
ーション（ＳＴＩ：Shallow trench isolation）構造１
２を形成する。さらにイオン注入工程およびフォトリソ
グラフィー工程により基板中に図示を省略したｎ型ウェ
ル構造を形成した後、図６（Ｂ）の工程で前記Ｓｉ基板
上にゲート絶縁膜１３が、前記Ｓｉ基板１１の熱酸化に
より形成され、さらにその上にポリシリコン層１４が堆
積される。さらに、前記ポリシリコン層１４およびゲー
ト絶縁膜をフォトリソグラフィー工程によりパターニン
グすることにより、前記Ｓｉ基板１１上にゲート電極構
造１５が形成される。
１上には、公知の技術によりシャロートレンシアイソレ
ーション（ＳＴＩ：Shallow trench isolation）構造１
２を形成する。さらにイオン注入工程およびフォトリソ
グラフィー工程により基板中に図示を省略したｎ型ウェ
ル構造を形成した後、図６（Ｂ）の工程で前記Ｓｉ基板
上にゲート絶縁膜１３が、前記Ｓｉ基板１１の熱酸化に
より形成され、さらにその上にポリシリコン層１４が堆
積される。さらに、前記ポリシリコン層１４およびゲー
ト絶縁膜をフォトリソグラフィー工程によりパターニン
グすることにより、前記Ｓｉ基板１１上にゲート電極構
造１５が形成される。
【００３７】図６（Ｂ）のフォトリソグラフィー工程で
は、パターニングの結果、前記露出されたＳｉ基板１１
の表面には自然酸化膜１６が形成されている。本実施例
では、さらに図６（Ｃ）の工程で、図４の工程に従って
希フッ酸処理により前記自然酸化膜１６をＳｉ基板１１
の表面から除去し、前記ゲート電極構造１５の両側１
６’の部分においてＳｉ基板表面を露出する。さらに、
図６（Ｃ）の状態で、前記Ｓｉ基板１１中にＢ+ を０．
５ｋｅＶの加速エネルギで２×１０15ｃｍ-2のドーズで
イオン注入し、さらに基板１１をアンモニアと過酸化水
素水の混合液中において洗浄し（ＳＣ−２洗浄）、基板
１１の表面に付着したＢを除去する。さらにかかる構造
を典型的には１０５０°Ｃの急速熱処理することによ
り、注入されたＢイオンを活性化し、図７（Ｄ）に示す
浅い接合を有する拡散領域１７ａを基板１１中に形成す
る。
は、パターニングの結果、前記露出されたＳｉ基板１１
の表面には自然酸化膜１６が形成されている。本実施例
では、さらに図６（Ｃ）の工程で、図４の工程に従って
希フッ酸処理により前記自然酸化膜１６をＳｉ基板１１
の表面から除去し、前記ゲート電極構造１５の両側１
６’の部分においてＳｉ基板表面を露出する。さらに、
図６（Ｃ）の状態で、前記Ｓｉ基板１１中にＢ+ を０．
５ｋｅＶの加速エネルギで２×１０15ｃｍ-2のドーズで
イオン注入し、さらに基板１１をアンモニアと過酸化水
素水の混合液中において洗浄し（ＳＣ−２洗浄）、基板
１１の表面に付着したＢを除去する。さらにかかる構造
を典型的には１０５０°Ｃの急速熱処理することによ
り、注入されたＢイオンを活性化し、図７（Ｄ）に示す
浅い接合を有する拡散領域１７ａを基板１１中に形成す
る。
【００３８】さらに、図７（Ｅ）の工程において前記ゲ
ート構造１５に側壁絶縁膜１５ａ，１５ｂを形成し、さ
らに前記ゲート電極１４および側壁酸化膜１５ａ，１５
ｂをマスクにＢ+ を通常の条件でイオン注入することに
より、前記基板１１中に前記浅い拡散領域１７ａに部分
的に重畳して高濃度拡散領域１７ｂが形成される。前記
浅い拡散領域１７ａおよび高濃度拡散領域１７ｂは、い
わゆるＬＤＤ構造を形成する。
ート構造１５に側壁絶縁膜１５ａ，１５ｂを形成し、さ
らに前記ゲート電極１４および側壁酸化膜１５ａ，１５
ｂをマスクにＢ+ を通常の条件でイオン注入することに
より、前記基板１１中に前記浅い拡散領域１７ａに部分
的に重畳して高濃度拡散領域１７ｂが形成される。前記
浅い拡散領域１７ａおよび高濃度拡散領域１７ｂは、い
わゆるＬＤＤ構造を形成する。
【００３９】さらに、前記ゲート構造１５を埋めるよう
に前記基板１１上に層間絶縁膜１８が形成され、前記相
違間絶縁膜１８中に前記拡散領域１７ｂを露出するコン
タクトホールを形成し、前記コンタクトホール中にＷ等
よりなる導電プラグ１９Ａ，１９Ｂを形成する。前記導
電プラグ１９Ａ，１９ＢとしてＷを使った場合には、前
記拡散領域１７ｂの表面にシリサイド膜が自己整合的に
形成される。
に前記基板１１上に層間絶縁膜１８が形成され、前記相
違間絶縁膜１８中に前記拡散領域１７ｂを露出するコン
タクトホールを形成し、前記コンタクトホール中にＷ等
よりなる導電プラグ１９Ａ，１９Ｂを形成する。前記導
電プラグ１９Ａ，１９ＢとしてＷを使った場合には、前
記拡散領域１７ｂの表面にシリサイド膜が自己整合的に
形成される。
【００４０】本実施例では、図７（Ｄ），（Ｅ）に示す
浅い拡散領域１７ａ（ＬＤＤ構造のエクステンション領
域）の深さが図２に示すように実質的に５００ｎｍ以下
に抑制され、その結果半導体装置１０においてゲート長
を０．１５μｍ以下に減少させた場合でも、ショートチ
ャネル効果が効果的に抑制される。本実施例では、図６
（Ｃ）の工程において、前記Ｓｉ基板１１の表面領域１
６’に過酸化水素水を含む例えばＨＰＭやＳＰＭ、ある
いはＡＰＭ等の混合薬液を作用させ、領域１６’におい
て化学酸化膜を形成した後で、前記低エネルギでのイオ
ン注入工程を行なってもよい。この場合には、図５のフ
ローチャートに示すように、前記化学酸化膜をＮ2 雰囲
気中、典型的には７００°Ｃの温度で熱処理し、化学酸
化膜表面に形成されたＳｉ−Ｏのダングリングボンドの
数を減少させる。かかる化学酸化膜の熱処理を、７００
°Ｃあるいはそれ以下の比較的低温で行なうことによ
り、ゲートやチャネル領域において先にイオン注入され
た不純物元素の拡散が抑制される。
浅い拡散領域１７ａ（ＬＤＤ構造のエクステンション領
域）の深さが図２に示すように実質的に５００ｎｍ以下
に抑制され、その結果半導体装置１０においてゲート長
を０．１５μｍ以下に減少させた場合でも、ショートチ
ャネル効果が効果的に抑制される。本実施例では、図６
（Ｃ）の工程において、前記Ｓｉ基板１１の表面領域１
６’に過酸化水素水を含む例えばＨＰＭやＳＰＭ、ある
いはＡＰＭ等の混合薬液を作用させ、領域１６’におい
て化学酸化膜を形成した後で、前記低エネルギでのイオ
ン注入工程を行なってもよい。この場合には、図５のフ
ローチャートに示すように、前記化学酸化膜をＮ2 雰囲
気中、典型的には７００°Ｃの温度で熱処理し、化学酸
化膜表面に形成されたＳｉ−Ｏのダングリングボンドの
数を減少させる。かかる化学酸化膜の熱処理を、７００
°Ｃあるいはそれ以下の比較的低温で行なうことによ
り、ゲートやチャネル領域において先にイオン注入され
た不純物元素の拡散が抑制される。
【００４１】図５の工程では、前記化学酸化膜の熱処理
の後、Ｂ+ を前記Ｓｉ基板１１中に、前記化学酸化膜を
介して典型的には０．５ｋｅＶの加速エネルギと２×１
０15ｃｍ-2のドーズでイオン注入する。さらに前記基板
１１、特に基板１１上の化学酸化膜に対してＳＣ−２洗
浄処理を行ない、その後で１０５０°Ｃの温度で実質的
に０秒間の急速熱処理を施す。
の後、Ｂ+ を前記Ｓｉ基板１１中に、前記化学酸化膜を
介して典型的には０．５ｋｅＶの加速エネルギと２×１
０15ｃｍ-2のドーズでイオン注入する。さらに前記基板
１１、特に基板１１上の化学酸化膜に対してＳＣ−２洗
浄処理を行ない、その後で１０５０°Ｃの温度で実質的
に０秒間の急速熱処理を施す。
【００４２】その後の工程は、図７（Ｅ）で説明した通
りであり、説明を省略する。以上、本発明を好ましい実
施例について説明したが、本発明はかかる特定の実施例
に限定されるものではなく、特許請求の範囲に記載した
要旨内において様々な変形・変更が可能である。
りであり、説明を省略する。以上、本発明を好ましい実
施例について説明したが、本発明はかかる特定の実施例
に限定されるものではなく、特許請求の範囲に記載した
要旨内において様々な変形・変更が可能である。
【００４３】
【発明の効果】請求項１〜１２記載の本発明の特徴によ
れば、低エネルギイオン注入工程により、Ｓｉ基板中に
浅い接合を形成する場合に、Ｓｉ基板表面に化学的酸化
膜を形成しない状態で、例えばＳｉ基板表面から酸化膜
を除去した状態でイオン注入を行なうことにより、ある
いはＳｉ基板表面の化学酸化膜表面におけるＳｉ−Ｏの
ダングリングボンドの数を減少させた状態でイオン注入
を行なうことにより、かかるダングリングボンドに起因
する点欠陥がＳｉ基板中に注入されるのが抑制され、Ｂ
のＳｉ基板中における拡散係数の増大が抑制される。こ
れにより、Ｓｉ基板中に、浅い拡散領域を形成すること
が可能になる。
れば、低エネルギイオン注入工程により、Ｓｉ基板中に
浅い接合を形成する場合に、Ｓｉ基板表面に化学的酸化
膜を形成しない状態で、例えばＳｉ基板表面から酸化膜
を除去した状態でイオン注入を行なうことにより、ある
いはＳｉ基板表面の化学酸化膜表面におけるＳｉ−Ｏの
ダングリングボンドの数を減少させた状態でイオン注入
を行なうことにより、かかるダングリングボンドに起因
する点欠陥がＳｉ基板中に注入されるのが抑制され、Ｂ
のＳｉ基板中における拡散係数の増大が抑制される。こ
れにより、Ｓｉ基板中に、浅い拡散領域を形成すること
が可能になる。
【図１】Ｓｉ基板中における低エネルギイオン注入され
たＢの積分濃度分布を示す図である。
たＢの積分濃度分布を示す図である。
【図２】Ｓｉ基板中における低エネルギイオン注入され
たＢの濃度分布を示す図である。
たＢの濃度分布を示す図である。
【図３】Ｓｉ基板中における低エネルギイオン注入され
たＢの濃度分布を示す別の図である。
たＢの濃度分布を示す別の図である。
【図４】本発明の第１実施例による、低エネルギイオン
注入工程による浅い拡散領域の形成方法を示すフローチ
ャートである。
注入工程による浅い拡散領域の形成方法を示すフローチ
ャートである。
【図５】本発明の第２実施例による、低エネルギイオン
注入工程による浅い拡散領域の形成方法を示すフローチ
ャートである。
注入工程による浅い拡散領域の形成方法を示すフローチ
ャートである。
【図６】（Ａ）〜（Ｃ）は、本発明の第３実施例による
半導体装置の製造方法を説明する図（その１）である。
半導体装置の製造方法を説明する図（その１）である。
【図７】（Ｄ），（Ｅ）は、本発明の第３実施例による
半導体装置の製造方法を説明する図（その２）である。
半導体装置の製造方法を説明する図（その２）である。
１０ 半導体装置 １１ Ｓｉ基板 １２ 素子分離構造 １３ ゲート酸化膜 １４ ゲート電極 １５ ゲート電極構造 １５ａ，１５ｂ 側壁酸化膜 １６ 酸化膜 １６’ Ｓｉ基板表面 １７ａ 浅い拡散領域 １７ｂ 高濃度拡散領域 １８ 層間絶縁膜 １９Ａ，１９Ｂ 導電性プラグ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 三宅 利紀 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 堀 充明 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 日数谷 健一 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 中村 学 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 和田 貴幸 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 片岡 良一 愛知県春日井市高蔵寺町二丁目1844番２ 富士通ヴィエルエスアイ株式会社内 Ｆターム(参考） 5F040 DA06 DA10 DC01 EC07 EF02 EH02 EJ03 EK05 FA03 FA19 FB02 FC00 5F048 AA07 AC03 BA01 BB05 BC06 BF06 BF07 BF16 BG14
Claims (12)
- 【請求項１】 シリコン基板中に不純物元素を、前記不
純物元素によりシリコン基板中に形成される接合の深さ
が４０ｎｍ以下になるようなエネルギーでイオン注入す
る工程と、 前記シリコン基板を熱処理する工程とを含む半導体装置
の製造方法において、 前記イオン注入する工程より前に、前記シリコン基板表
面から酸化膜を除去する工程を含むことを特徴とする半
導体装置の製造方法。 - 【請求項２】 前記不純物元素のイオン注入は、０．２
〜１．５ｋｅＶのエネルギで実行されることを特徴とす
る請求項１記載の半導体装置の製造方法。 - 【請求項３】 前記酸化膜はシリコンの化学的酸化膜で
あることを特徴とする請求項１または２記載の半導体装
置の製造方法。 - 【請求項４】 前記熱処理工程は、１０５０°Ｃ以上の
温度で、最高温度保持時間を実質的にゼロとして実行さ
れることを特徴とする請求項１〜３のうち、いずれか一
項記載の半導体装置の製造方法。 - 【請求項５】 シリコン基板表面に化学的酸化膜を形成
する工程と、 前記化学的酸化膜表面上において、Ｓｉ−Ｏダングリン
グボンドを減少させる工程と、 前記シリコン基板中に不純物元素を、前記化学的酸化膜
を介して０．５ｋｅＶ以下の低エネルギーでイオン注入
する工程と、 前記シリコン基板を熱処理する工程を含む工程とを含む
ことを特徴とする半導体装置の製造方法。 - 【請求項６】 前記Ｓｉ−Ｏダングリングボンドを減少
させる工程は、前記化学的酸化膜を熱処理する工程を含
むことを特徴とする請求項５記載の半導体装置の製造方
法。 - 【請求項７】 前記化学的酸化膜を熱処理する工程は、
不活性雰囲気中において実行されることを特徴とする請
求項６記載の半導体装置の製造方法。 - 【請求項８】 前記熱処理工程は、１０５０°Ｃ以上の
温度で、最高温度保持時間を実質的にゼロとして実行さ
れることを特徴とする請求項５〜７のうち、いずれか一
項記載の半導体装置の製造方法。 - 【請求項９】 半導体基板上にアイソレーション領域を
形成する工程と、 前記半導体基板上にゲート酸化膜を形成する工程と、 前記ゲート酸化膜上にゲート電極層を堆積する工程と、 前記ゲート電極層をパターニングしてゲート電極を形成
する工程と、 前記半導体基板中に不純物元素を、０．５ｋｅＶ以下の
低エネルギでイオン注入する工程とよりなる半導体装置
の製造方法において、 前記イオン注入工程の直前に前記半導体基板表面から前
記ゲート酸化膜を除去する工程を含むことを特徴とする
半導体装置の製造方法。 - 【請求項１０】 前記ゲート酸化膜は化学酸化膜である
ことを特徴とする請求項９記載の半導体装置の製造方
法。 - 【請求項１１】 半導体基板上にアイソレーション領域
を形成する工程と、 前記半導体基板上に化学酸化膜によりゲート酸化膜を形
成する工程と、 前記ゲート酸化膜上にゲート電極層を堆積する工程と、 前記ゲート電極層をパターニングしてゲート電極を形成
する工程と、 前記半導体基板中に不純物元素を、０．５ｋｅＶ以下の
低エネルギでイオン注入する工程とよりなる半導体装置
の製造方法において、 前記イオン注入工程の直前に前記ゲート酸化膜表面上の
ダングリングボンドを減少される工程を含むことを特徴
とする半導体装置の製造方法。 - 【請求項１２】 前記ダングリングボンドを減少させる
工程は、前記ゲート酸化膜を、不活性雰囲気中において
熱処理する工程を含むことを特徴とする請求項１１記載
の半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10374717A JP2000195814A (ja) | 1998-12-28 | 1998-12-28 | 半導体装置の製造方法 |
| US09/472,829 US6709959B2 (en) | 1998-12-28 | 1999-12-28 | Semiconductor device having a shallow junction and a fabrication process thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10374717A JP2000195814A (ja) | 1998-12-28 | 1998-12-28 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000195814A true JP2000195814A (ja) | 2000-07-14 |
Family
ID=18504316
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10374717A Pending JP2000195814A (ja) | 1998-12-28 | 1998-12-28 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6709959B2 (ja) |
| JP (1) | JP2000195814A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7759254B2 (en) | 2003-08-25 | 2010-07-20 | Panasonic Corporation | Method for forming impurity-introduced layer, method for cleaning object to be processed apparatus for introducing impurity and method for producing device |
| US8847381B2 (en) | 2011-01-20 | 2014-09-30 | Kyocera Corporation | Semiconductor element housing package and semiconductor device equipped with the same |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3653485B2 (ja) * | 2001-08-31 | 2005-05-25 | 株式会社半導体理工学研究センター | ポケット注入ｍｏｓｆｅｔのしきい値電圧の計算方法 |
| US7704865B2 (en) * | 2005-08-23 | 2010-04-27 | Macronix International Co., Ltd. | Methods of forming charge-trapping dielectric layers for semiconductor memory devices |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4902640A (en) * | 1987-04-17 | 1990-02-20 | Tektronix, Inc. | High speed double polycide bipolar/CMOS integrated circuit process |
| JP3469251B2 (ja) * | 1990-02-14 | 2003-11-25 | 株式会社東芝 | 半導体装置の製造方法 |
| JP2731886B2 (ja) * | 1993-04-27 | 1998-03-25 | ▲巌▼ 大泊 | シングルイオン注入装置及び方法 |
-
1998
- 1998-12-28 JP JP10374717A patent/JP2000195814A/ja active Pending
-
1999
- 1999-12-28 US US09/472,829 patent/US6709959B2/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7759254B2 (en) | 2003-08-25 | 2010-07-20 | Panasonic Corporation | Method for forming impurity-introduced layer, method for cleaning object to be processed apparatus for introducing impurity and method for producing device |
| US8847381B2 (en) | 2011-01-20 | 2014-09-30 | Kyocera Corporation | Semiconductor element housing package and semiconductor device equipped with the same |
Also Published As
| Publication number | Publication date |
|---|---|
| US6709959B2 (en) | 2004-03-23 |
| US20020177289A1 (en) | 2002-11-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6849513B2 (en) | Semiconductor device and production method thereof | |
| US7098154B2 (en) | Method for fabricating semiconductor device and semiconductor device | |
| US7432166B2 (en) | Methods of forming a nitrogen enriched region | |
| JP2000269492A (ja) | 半導体装置の製造方法 | |
| US7238996B2 (en) | Semiconductor device | |
| TW200402845A (en) | Semiconductor device and its manufacturing method | |
| JP4582837B2 (ja) | 半導体装置の製造方法 | |
| JP3874716B2 (ja) | 半導体装置の製造方法 | |
| JPH0645343A (ja) | ボロシリケイトガラススペーサを有する半導体装置及びその製造方法 | |
| US20040222463A1 (en) | SOI chip with mesa isolation and recess resistant regions | |
| JPS60136376A (ja) | 半導体装置の製造方法 | |
| JP2000195814A (ja) | 半導体装置の製造方法 | |
| JP2010129926A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP3058981B2 (ja) | トランジスタの製造方法 | |
| JPH09172176A (ja) | Ｍｏｓデバイス製造方法 | |
| JP3371875B2 (ja) | 半導体装置の製造方法 | |
| JPS5925242A (ja) | 半導体装置 | |
| KR100770499B1 (ko) | 게이트 산화막 제조 방법 | |
| JPH0982812A (ja) | 半導体装置の製造方法 | |
| JPH05206454A (ja) | Ｍｉｓ型半導体装置の製造方法 | |
| JP3376305B2 (ja) | 半導体装置の製造方法 | |
| JPH05102067A (ja) | 半導体装置の製造方法 | |
| JP2968548B2 (ja) | 半導体装置及びその製造方法 | |
| US20040180482A1 (en) | Semiconductor device and manufacturing method thereof | |
| JP3052348B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050610 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050830 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080728 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090331 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090623 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091027 |