JP2866321B2 - 動きベクトル探索方法および装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ディジタル動画像のデ
ータ圧縮に適用される動きベクトル探索方法および装置
に係り、特に、現画像の一部を構成する現符号化ブロッ
クと前符号化画像上のサーチウィンドウ内の複数の候補
ブロックとの間で算出されたそれぞれのディストーショ
ンに基づいて動きベクトルを探索する動きベクトル探索
方法および装置に関する。

【０００２】

【従来の技術】文字、図形、音声、映像などの異なる情
報をデジタルデータで表現し、これらのメディアを統合
して一元的に取り扱うマルチメディアが近年注目を浴び
ている。このマルチメディアをより効果的に実現するキ
ーテクノロジーのひとつとして情報圧縮技術がある。情
報圧縮技術は、情報の冗長性に着目し、冗長な部分の情
報を削減することにより、情報量を少なくする技術であ
り、これにより、大量の情報を効率的に処理し、蓄積
し、伝送することが可能となる。

【０００３】各種のメディアの情報量には大きな差があ
り、とりわけ、動画像は膨大な情報量を有するため、大
幅な情報の圧縮が必要となる。情報の圧縮方法には各種
方式があり、これらの方式を組み合わせることにより、
大幅な圧縮を実現している。一般に、これらの圧縮機能
はＬＳＩ（Large scale integrated circuit）として提
供されている。

【０００４】動画像情報の圧縮方式の一つとして、動画
像の一部を構成する２つの画面間の時間的な相関関係に
基づいて情報圧縮を行う方式が知られている。この圧縮
方式には、例えば、単純フレーム間予測符号化方式、動
き補償フレーム間予測符号化方式がある。ここで、フレ
ームとは、動画像を構成する１枚の画面を表し、走査方
式によって順次走査方式およびインタレース走査方式が
ある。インタレース走査方式の場合には、例えば、１枚
のフレームを奇数走査ラインからなる第１フィールドと
偶数走査ラインからなる第２フィールドとの２枚のフィ
ールドで構成する走査方式であり、上記予測符号化方式
は、どちらの走査方式においても適用される。以下、単
純フレーム間予測符号化方式および動き補償フレーム間
予測符号化方式について説明する。

【０００５】図６９は単純フレーム間予測符号化方式を
示す図である。単純フレーム間予測符号化方式において
は、互いに位置的に対応する現画像１０１の各画素デー
タと前符号化画像２０１の各画素データとの差分値を算
出し、この差分値を適当な閾値と比較して、有意画素デ
ータと非有意画素データとに識別する。有意画素データ
は、この差分値が閾値より大きい場合に相当し、前符号
化画像２０１から現画像１０１を予測する際に省略する
ことのできないデータである。一方、非有意画素データ
は、この差分値が閾値以下の場合に相当し、前符号化画
像２０１から現画像１０１を予測する際に削減すること
が可能なデータである。

【０００６】なお、前符号化画像２０１は、現画像１０
１よりも過去の画像であっても、未来の画像であっても
よいが、現画像１０１よりも時間的に先に符号化される
画像である。例えば、図６９に示すように、前符号化画
像２０１における人物像１２０が現画像１０１において
右方向に移動してる場合、有意画素データを示す領域
は、２つの有意画素領域１２１および１２２によって示
される。有意画素領域１２１に位置的に対応する現画像
１０１上の画素データは、この画素データと有意画素領
域１２１との差分値および有意画素領域１２１によって
表すことができ、有意画素領域１２２に位置的に対応す
る現画像１０１上の画素データは、この画素データと有
意画素領域１２２との差分値および有意画素領域１２２
によって表すことができる。残りの非有意画素領域は、
この非有意画素領域と位置的に対応する前符号化画像２
０１の画素データそのものによって表すことができる。

【０００７】単純フレーム間予測符号化方式では、有意
画素数が少ないほど予測の際に必要な差分値のデータ量
を少なくすることができ、圧縮効率を向上することがで
きる。また、閾値を高く設定することによって有意画素
の数を少なくして圧縮効率をさらに向上することもでき
るが、閾値を高くしすぎると、画像の動きがぎくしゃく
して不自然になったり、動くべき画像の一部が残像とし
て現れたりするため、画像品質が著しく劣化するといっ
た不具合が発生する。

【０００８】このように、単純フレーム間予測符号化方
式では、現画像１０１を前符号化画像２０１の同一位置
の画素データに基づいて予測するので、現画像１０１と
前符号化画像２０１との間の画像上の変化が小さいとき
には高い圧縮効率を実現することができるが、図６９に
示されるように、画像の一部が画像上で大幅に移動する
ような場合には、単純フレーム間予測符号化方式よりも
次に説明する動き補償フレーム間予測符号化方式を用い
た方が圧縮効率は高くなる。

【０００９】動き補償フレーム間予測符号化方式では、
図７０に示されるように、人物像１２０が移動した場
合、図７０に示される動きベクトルＭＶを算出する。動
きベクトルＭＶは、人物像１２０の移動方向および移動
距離を表し、この動きベクトルＭＶと前符号化画像２０
１の人物像１２０を形成する画素データとによって、現
画像１０１上の人物像１２０を予測する。この場合、有
意画素領域は領域１２１のみになる。したがって、動き
補償フレーム間予測符号化方式のほうが、有意画素数を
大幅に少なくすることができるので、画像情報の圧縮効
率を大幅に向上することができる。

【００１０】ところで、国際標準方式であるＩＴＵ−Ｔ
（International telecommunication Union-Telecommun
ication Standardization Sector）Ｈ．２６１による動
き補償フレーム間予測方式では、まず、図７１に示すよ
うに、現画像１０２を複数のブロックに分割し、その一
つのブロック（以下、現符号化ブロックと呼ぶ）１１２
に類似した同一サイズの複数のブロック２２２（以下、
候補ブロックと呼ぶ）を含むサーチウィンドウ２１２を
前符号化画像２０２上で特定し、サーチウインド２１２
内に含まれる複数の候補ブロック２２２と現符号化ブロ
ック１１２とのディストーションを算出する。

【００１１】ここで、ディストーションとは、各候補ブ
ロック２２２と現符号化ブロック１１２との類似性を表
すものであり、各候補ブロック内の位置的に対応する画
素データの差分値をそれぞれ求め、これらの差分値が相
殺されないように絶対値演算または二乗演算によって正
数データに変換して累積した値で示される。次に、算出
されたディストーションの中から最小の値をもつディス
トーションを特定し、この最小ディストーションを有す
る候補ブロック２２２と現符号化ブロック１１２に基づ
いて動きベクトルＭＶが算出される。

【００１２】さらに、現符号化ブロック１１２、サーチ
ウィンドウ２１２、候補ブロック２２２の関係について
説明する。図７２（ｂ）に示すように、現符号化ブロッ
ク１１２がＮ行Ｍ列の画素から構成され、図７２（ａ）
に示すように、サーチウィンドウ２１２がＨ行Ｌ列の画
素から構成されるとすると、現符号化ブロック１１２に
類似した候補ブロック２２２は、サーチウィンドウ２１
２内に（Ｈ−Ｎ＋１）×（Ｌ−Ｍ＋１）個存在する。

【００１３】また、現符号化ブロック１１２の左上角の
画素データをａ（０，０）で表わすとすると、サーチウ
ィンドウ２１２内でこの画素データａ（０，０）に位置
的に対応する各候補ブロック２２２の画素の取り得る範
囲は、図７２（ａ）の斜線領域で示される。現符号化ブ
ロック１１２内の画素データと各候補ブロック２２２内
の画素データとの位置的な対応関係を図７３に示す。図
７３に示すように、現符号化ブロック１１２内の画素デ
ータａ（ｍ，ｎ）に位置的に対応する各候補ブロック２
２２内の画素データは、サーチウィンドウ２１２内の画
素データｂ（ｌ＋ｍ，ｈ＋ｎ）で表される。ここで、ｈ
およびｌはサーチウィンドウ２１２内の各候補ブロック
２２２を特定する値であり、サーチウィンドウ２１２内
の画素データｂ（ｌ，ｈ）は候補ブロック２２２の左上
角の画素データであり、現符号化ブロック１１２の左上
角の画素データａ（０，０）に位置的に対応する。

【００１４】図７２および図７３に示された現符号化ブ
ロック１１２、サーチウィンドウ２１２および複数の候
補ブロック２２２において、現符号化ブロック１１２と
各候補ブロック２２２とのディストーションをＤ（ｌ，
ｈ）とすると、Ｄ（ｌ，ｈ）は以下の数式により表され
る。

【００１５】

【数１】

【００１６】ここで、‖‖はディストーションを演算す
るノルムを示し、ｄ（ｍ，ｎ）は、 ｄ（ｍ，ｎ）＝ｂ（ｌ＋ｍ，ｈ＋ｎ）−ａ（ｍ，ｎ） で表され、現符号化ブロック１１２の画素データおよび
位置的に対応する各候補ブロック２２２の画素データの
差分値である局所ディストーションを示している。ノル
ム演算は、一般に、絶対値演算および二乗演算が用いら
れるが、計算の複雑さと効率の点で絶対値演算が最も頻
繁に用いられる。

【００１７】なお、動き補償フレーム間予測方式におい
て、現画像と前符号化画像をブロック単位で比較する方
法は、ブロック・マッチング法と呼ばれており、さら
に、サーチウィンドウ内に含まれる全ての候補ブロック
と現符号化ブロックとを比較する場合には、フル・サー
チ・ブロック・マッチング法（全点探索法）と呼ばれて
いる。

【００１８】この全点探索法を用いて動きベクトルを求
める方法および装置として、例えば、特開平２−２１３
２９１号公報の二次元アニメート画像の連続画像を表す
データ信号を処理するための方法および回路が知られて
いる。この方法および回路においては、演算時間を短縮
するため、候補ブロックの数だけプロセッサエレメント
を配置して、プロセッサエレメントに供給されたサーチ
エリアのデータを全体として上方向、下方向、および左
方向に切り換えてスキャニングを行うことでディストー
ションを求めている。

【００１９】すなわち、図７４および図７５に示すよう
に、ｌおよびｈをそれぞれ ｌ＝０，１，２，３ ｈ＝０，１，２，３ で表すとすると、まず、各プロセッサエレメントにサー
チウィンドウの画素データが入力されるとともに、現符
号化ブロックの画素データａ（０，０）が入力されたサ
イクル０では、各プロセッサエレメントでは、局所ディ
ストーション ｜ｂ（ｌ，ｈ）−ａ（０，０）｜ の計算およびストアが行われる。

【００２０】次のサイクル１では、サーチウィンドウの
各画素データを全体として上に移動するとともに、現符
号化ブロックの画素データａ（０，１）が入力されるこ
とで局所ディストーション ｜ｂ（ｌ＋１，ｈ）−ａ（１，０）｜ の計算が行われ、さらに、サイクル０で計算された局所
ディストーションに加算されてストアされる。

【００２１】次いで、サイクル２では、サーチウィンド
ウの各画素データを全体として左に移動するとともに、
現符号化ブロックの画素データａ（１，１）が入力され
ることで局所ディストーション ｜ｂ（ｌ＋１，ｈ＋１）−ａ（１，１）｜ の計算が行われ、さらに、サイクル１での演算結果に加
算されてストアされる。

【００２２】次いで、サイクル３では、サーチウィンド
ウの各画素データを全体として下に移動するとともに、
ことで現符号化ブロックの画素データａ（１，０）が入
力されることで ｜ｂ（ｌ，ｈ＋１）−ａ（０，１）｜ の計算が行われ、さらに、サイクル２での演算結果に加
算されてストアされ、結果として９個の候補ブロックに
対応する各候補ブロックと現符号化ブロックとのディス
トーションが計算される。

【００２３】次いで、この９個のディストーションの中
から検出された最小ディストーシションに基づいて動き
ベクトルが求められる。さらに、国際標準方式であるＩ
ＳＯ／ＩＥＣ１１１７２−２および暫定標準方式ＩＳＯ
／ＩＥＣ１３８１８−２では、上記方式に加えて、図７
６に示す双方向予測符号化方式がある。この双方向予測
符号化方式は、時間的に過去の画像から現画像を予測す
る順方向予測符号化方式と時間的に未来の画像から現画
像を予測する逆方向予測符号化方式の中から最適な予測
符号化方式を選択することで、さらに予測効率を高める
方式である。

【００２４】図７６には３種類のピクチャタイプが示さ
れている。ここで、ピクチャーは符号化された１枚の画
像を表す。Ｉピクチャーは、現画像の情報だけから符号
化されたフレーム内予測符号化画像であり、Ｐピクチャ
ーは、ＩピクチャーまたはＰピクチャーから予測された
順方向フレーム間予測符号化画像であり、Ｂピクチャ
は、ＩピクチャーまたはＰピクチャーから予測された双
方向予測符号化画像である。ＩピクチャーおよびＰピク
チャーは、現画像と同じ順序で符号化されるが、Ｂピク
チャーは、ＩピクチャーおよびＰピクチャーが先に符号
化された後に符号化されてＩピクチャまたはＰピクチャ
およびＰピクチャーの間に挿入される。なお、Ｍは、Ｉ
ピクチャまたはＰピクチャーからＰピクチャーを予測す
る周期を表し、Ｆｄは、前符号化画像から現符号化画像
へのピクチャー数を示すフレーム間距離を表す。 図７
６（ａ）では、周期Ｍ＝２であり、Ｉピクチャーに対し
て、２枚目置きにＰピクチャーが生成され、生成された
ＰピクチャーまたはＩピクチャーおよびＰピクチャーか
ら１枚のＢピクチャーが生成されている。

【００２５】図７６（ｂ）では、周期Ｍ＝３であり、Ｉ
ピクチャに対して、３枚目置きにＰピクチャが生成さ
れ、生成されたＰピクチャーまたはＩピクチャーおよび
Ｐピクチャーから２枚のＢピクチャーが生成されてい
る。この双方向予測符号化方式では、現画像と前符号化
画像との間の時間間隔が各画像毎に異なることになる。
一般に、動画像においては、現画像と前符号化画像との
間の時間間隔が大きくなるほど画像の動きも大きくなる
ので、動きベクトルを探索する範囲、すなわち、サーチ
ウィンドウのサイズも大きくする必要がある。

【００２６】

【発明が解決しようとする課題】しかしながら、従来の
全点探索法を適用した動きベクトル探索方法および装置
にあっては、サーチウィンドウ内の候補ブロックの数に
応じてディストーションを算出するプロセッサエレメン
トを回路上に配置する必要があるので、広い探索範囲を
設定して動きベクトルを探索したい場合には、プロセッ
サエレメントの数が膨大となってしまい、回路が非常に
複雑になってしまうといった問題があった。

【００２７】また、この全点探索法に対して、探索点を
分散させて探索点を削減することにより演算量を減らす
試みが行われてきたが、並列処理をうまく行うことがで
きず処理時間がかかってしまうといった問題があった。
さらに、従来の全点探索法を適用した動きベクトル探索
方法および装置にあっては、サーチウィンドウのサイズ
に応じて動きベクトルを探索する回路の規模が決定され
るので、例えば、広い探索範囲を必要としない場合で
も、広い探索範囲に適用された回路で動きベクトルを探
索するため、処理効率が低下してしまい、一方、処理効
率を上げるには、広い探索範囲に応じた回路と狭い探索
範囲に応じた回路との２つ以上の回路を構成し、サーチ
ウィンドウのサイズに応じて何れか一方の回路を選択す
る必要があるので、回路規模が膨大になってしまうとい
った問題があった。

【００２８】そこで、本発明は、図７４および図７５に
示された上方向、下方向および左方向にサーチウィンド
ウ内の画素データを一時的に記憶して転送する画素デー
タ記憶転送機能および転送されたサーチウィンドウの画
素データと現符号化ブロックの画素データとに基づいて
ディストーションを算出するディストーション算出機能
の２つの機能を有するプロセッサエレメントに対して、
画素データ記憶転送機能のみを有する中間レジスタを設
け、プロセッサエレメントおよび中間レジスタの総数が
サーチウィンドウの画素数に対応するように中間レジス
タを各プロセッサエレメントの間に配置することで、プ
ロセッサエレメントの数を増やすことなく、簡略的探索
により探索範囲を広くすることができる動きベクトル探
索方法および装置を提供することを目的とする。

【００２９】また、本発明は、広い探索範囲を取りたい
場合には、回路上に配置されたすべてのプロセッサエレ
メントおよび中間レジスタ間で広い探索範囲に対応する
サーチウィンドウのデータを転送させて簡略的な探索を
行うとともに、狭い探索範囲を取りたい場合には、回路
上に配置された一部のプロセッサエレメントおよび中間
レジスタ間で狭い探索範囲に対応した別のサーチウィン
ドウのデータを転送させて全点探索または全点探索に近
い探索を行い、サーチウィンドウのサイズに応じてプロ
セッサエレメントおよび中間レジスタを共有すること
で、回路規模が膨大になることを防止するとともに、処
理効率を低下させることなく、複数サイズの探索範囲か
ら動きベクトルを探索することができる動きベクトル探
索方法および装置を提供することを目的とする。

【００３０】

【課題を解決するための手段】請求項１の発明は、上記
課題を解決するため、Ｈ１，Ｌ１，Ｈ２，Ｌ２，Ｎおよ
びＭを整数とし、Ｈ２をＨ１以下の整数、Ｌ２をＬ１以
下の整数とするとき、動画像を構成する現画像の符号化
情報を現画像より先に符号化された前符号化画像の符号
化情報に基づいて生成するよう、前記現画像の一部を構
成するＮ行Ｍ列の画素からなる現符号化ブロックと前記
前符号化画像上のＨ１行Ｌ１列の画素からなる第１サー
チウィンドウ内のＮ行Ｍ列の画素からなる複数の候補ブ
ロックとをそれぞれ比較し、これらの候補ブロックから
前記現符号化ブロックに類似する１つの候補ブロックを
選択し、前記現符号化ブロックの現画像上の位置と選択
された候補ブロックの前符号化画像上の位置との変位に
より特定される動きベクトルを探索する第１動作モード
と、前記現符号化ブロックと前記前符号化画像上のＨ２
行Ｌ２列の画素からなる第２サーチウィンドウ内のＮ行
Ｍ列の画素からなる複数の候補ブロックとをそれぞれ比
較し、これらの候補ブロックから前記現符号化ブロック
に類似する１つの候補ブロックを選択し、前記現符号化
ブロックの現画像上の位置と選択された候補ブロックの
前符号化画像上の位置との変位により特定される動きベ
クトルを探索する第２動作モードと、前記第１動作モー
ドと第２動作モードの何れか一方を選択し、選択された
動作モードにおいて前記現符号化ブロックの動きベクト
ルを探索する動きベクトル探索方法において、前記第１
動作モードと第２動作モードの何れか一方を選択する動
作モード選択手段と、該動作モード選択手段で選択され
たサーチウィンドウ内の各候補ブロックの画素データと
前記現符号化ブロックの画素データとに基づいて、各候
補ブロックと現符号化ブロックとのそれぞれのディスト
ーションを算出するディストーション算出ユニットと、
該ディストーション算出ユニットに現符号化ブロックの
画素データを供給する現符号化ブロックデータ供給ユニ
ットと、前記ディストーション算出ユニットに前記動作
モード選択手段で選択されたサーチウィンドウ内の画素
データを供給するサーチウィンドウデータ供給ユニット
と、を準備する第１ステップを有し、さらに、前記ディ
ストーション算出ユニットは、前記サーチウィンドウデ
ータ供給ユニットから供給されたサーチウィンドウの画
素データを入力し、入力された画素データを一時的に保
持して出力する記憶転送器と前記現符号化ブロック供給
ユニットから前記現符号化ブロックのそれぞれの画素デ
ータを入力するとともに、前記記憶転送器から現符号化
ブロックのそれぞれの画素位置に対応する候補ブロック
の画素データを入力し、入力された現符号化ブロックの
画素データと候補ブロックの画素データとに基づいてデ
ィストーションを算出する演算器とから構成される（Ｈ
２−Ｎ＋１）×（Ｌ２−Ｍ＋１）個以下のプロセッサエ
レメントと、前記記憶転送器からなり、前記プロセッサ
エレメントを含む総数が（Ｈ１−Ｎ＋１）×（Ｌ１−Ｍ
＋１）個となる複数の中間レジスタと、前記サーチウィ
ンドウデータ供給ユニットから供給されたサーチウィン
ドウの画素データを入力し、入力された画素データを一
時的に保持して出力する（Ｈ１−Ｎ＋１）個の入力レジ
スタからなる入力レジスタユニットと、前記サーチウィ
ンドウデータ供給ユニットから供給されたサーチウィン
ドウの画素データを入力し、入力された画素データを一
時的に保持して出力する（Ｌ１−Ｍ＋２）個のサイドレ
ジスタデバイスからなるサイドレジスタユニットと、を
含み、前記プロセッサエレメントが前記中間レジスタと
ともに（Ｈ１−Ｎ＋１）行（Ｌ１−Ｍ＋１）列のマトリ
ックス状に想像上配置されるものとするとき、ｎを（Ｈ
１−Ｎ＋１）以下の自然数とし、ｍを（Ｌ１−Ｍ＋２）
以下の自然数とし、前記入力レジスタユニットの各入力
レジスタは、それぞれ（Ｌ１−Ｍ＋１）列目のプロセッ
サエレメントまたは中間レジスタに電気的に接続され、
ｎ行目の（Ｌ１−Ｍ＋１）列目のプロセッサエレメント
または中間レジスタに電気的に接続された入力レジスタ
を、ｎ行目の入力レジスタと呼ぶとし、前記サイドレジ
スタユニットの各サイドレジスタデバイスは、それぞれ
１行目および（Ｈ１−Ｎ＋１）行目のプロセッサエレメ
ント、中間レジスタまたは入力レジスタに電気的に接続
され、ｍ列目の１行目および（Ｈ１−Ｎ＋１）行目のプ
ロセッサエレメントまたは中間レジスタに電気的に接続
されたサイドレジスタデバイスを、ｍ列目のサイドレジ
スタデバイスと呼ぶとともに、１行目および（Ｈ１−Ｎ
＋１）行目の入力レジスタに電気的に接続されたサイド
レジスタデバイスを（Ｌ１−Ｍ＋２）列目のサイドレジ
スタデバイスと呼ぶとするとき、２行目以降のｎ行目の
入力レジスタが、ｎ−１行目の入力レジスタに電気的に
接続され、２列目以降のｍ列目のサイドレジスタデバイ
スが、ｍ−１列目のサイドレジスタデバイスに電気的に
接続され、ｉを（Ｈ２−Ｎ＋１）以下の自然数とし、ｊ
を（Ｌ２−Ｍ＋１）以下の自然数とし、前記動作モード
選択手段で第２動作モードが選択された場合、前記第２
サーチウィンドウの探索範囲を示す（Ｈ２−Ｎ＋１）行
に対応するよう１行目から（Ｈ１−Ｎ＋１）行目までの
（Ｈ１−Ｎ＋１）個の行から少なくとも１つのプロセッ
サエレメントを含むプロセッサエレメントおよび中間レ
ジスタからなる（Ｈ２−Ｎ＋１）個の行をマトリックス
の行数としてカウントし、かつ、前記第２サーチウィン
ドウの探索範囲を示す（Ｌ２−Ｍ＋１）列に対応するよ
う１列目から（Ｌ１−Ｍ＋１）列目までの（Ｌ１−Ｎ＋
１）個の列から少なくとも１つのプロセッサエレメント
を含むプロセッサエレメントおよび中間レジスタからな
る（Ｌ２−Ｍ＋１）個の列をマトリックスの列数として
カウントし、それぞれの行をｉ行、それぞれの列をｊ列
で表すとき、さらに、前記動作モード選択手段で第１動
作モードが選択された場合、前記サーチウィンドウデー
タ供給ユニットから前記入力レジスタユニットまたは前
記（Ｌ１−Ｍ＋２）列目のサイドレジスタデバイスに第
１サーチウィンドウの画素データを順次供給する一方、
前記動作モード選択手段で第２動作モードが選択された
場合、前記サーチウィンドウデータ供給ユニットから前
記入力レジスタユニットまたは前記（Ｌ１−Ｍ＋２）列
目のサイドレジスタデバイスに第２サーチウィンドウの
画素データを順次供給する第２ステップと、前記動作モ
ード選択手段で第１動作モードが選択された場合、第２
ステップにおいて、前記サーチウィンドウデータ供給ユ
ニットから第１サーチウィンドウの画素データが転送さ
れるタイミングに同期して、各サイドレジスタデバイス
から同列の１行目の各プロセッサエレメント、各中間レ
ジスタまたは入力レジスタに画素データを転送し、同時
に、１行目から（Ｈ１−Ｎ）行目までのｎ行目の各プロ
セッサエレメントから同列のｎ＋１行目の各プロセッサ
エレメントまたは各中間レジスタに画素データを転送
し、同時に、１行目から（Ｈ１−Ｎ）行目までのｎ行目
の各中間レジスタから同列のｎ＋１行目の各プロセッサ
エレメントまたは各中間レジスタに画素データを転送
し、同時に、１行目から（Ｈ１−Ｎ）行目までのｎ行目
の入力レジスタから同列のｎ＋１行目の入力レジスタに
画素データを転送し、同時に、（Ｈ１−Ｎ＋１）行目の
各プロセッサエレメント、各中間レジスタおよび入力レ
ジスタから同列のサイドレジスタデバイスに画素データ
を転送する一方、前記動作モード選択手段で第２動作モ
ードが選択された場合、前記第２ステップにおいて、前
記サーチウィンドウデータ供給ユニットから第２サーチ
ウィンドウの画素データが転送されるタイミングに同期
して、各サイドレジスタデバイスから同列の１行目の各
プロセッサエレメント、各中間レジスタまたは入力レジ
スタに画素データを転送し、同時に、１行目から（Ｈ１
−Ｎ）行目までのｉ行目の各プロセッサエレメントから
同列のｉ＋１行目の各プロセッサエレメントまたは各中
間レジスタに画素データを転送し、同時に、１行目から
（Ｈ１−Ｎ）行目までのｉ行目の各中間レジスタから同
列のｉ＋１行目の各プロセッサエレメントまたは各中間
レジスタに画素データを転送し、同時に、１行目から
（Ｈ１−Ｎ）行目までのｉ行目の入力レジスタから同列
のｉ＋１行目の入力レジスタに画素データを転送し、同
時に、（Ｈ１−Ｎ＋１）行目の各プロセッサエレメン
ト、中間レジスタおよび入力レジスタから同列のサイド
レジスタデバイスに画素データを転送する第３ステップ
と、前記動作モード選択手段で第１動作モードが選択さ
れた場合、第３ステップの後、前記サーチウィンドウデ
ータ供給ユニットから第１サーチウィンドウの画素デー
タが転送されるタイミングに同期して、２列目以降（Ｌ
１−Ｍ＋１）列目までのｍ列目の各プロセッサエレメン
トから同行のｍ−１列目の各プロセッサエレメントまた
は各中間レジスタに画素データを転送し、同時に、２列
目以降（Ｌ１−Ｍ＋１）列目までのｍ列目の各中間レジ
スタから同行のｍ−１列目の各プロセッサエレメントま
たは各中間レジスタに画素データを転送し、同時に、２
列目以降（Ｌ１−Ｍ＋２）列目までのｍ列目の各サイド
レジスタデバイスから同行のｍ−１列目の各サイドレジ
スタデバイスに画素データを転送し、同時に、各入力レ
ジスタから同行の（Ｌ１−Ｍ＋１）列目の各プロセッサ
エレメントまたは各中間レジスタに画素データを転送す
る一方、前記動作モード選択手段で第２動作モードが選
択された場合、前記第３ステップの後、前記サーチウィ
ンドウデータ供給ユニットから第２サーチウィンドウの
画素データが転送されるタイミングに同期して、２列目
以降（Ｌ１−Ｍ＋１）列目までのｊ列目の各プロセッサ
エレメントから同行のｊ−１列目の各プロセッサエレメ
ントまたは各中間レジスタに画素データを転送し、同時
に、２列目以降（Ｌ１−Ｍ＋１）列目までのｊ列目の各
中間レジスタから同行のｊ−１列目の各プロセッサエレ
メントまたは各中間レジスタに画素データを転送し、同
時に、２列目以降（Ｌ１−Ｍ＋２）列目までのｊ列目の
各サイドレジスタデバイスから同行のｊ−１列目の各サ
イドレジスタデバイスに画素データを転送し、同時に、
各入力レジスタから同行の（Ｌ１−Ｍ＋１）列目の各プ
ロセッサエレメントまたは各中間レジスタ画素データを
転送する第４ステップと、前記動作モード選択手段で第
１動作モードが選択された場合、第４ステップの後、前
記サーチウィンドウデータ供給ユニットから第１サーチ
ウィンドウの画素データが転送されるタイミングに同期
して、１行目の各プロセッサエレメント、各中間レジス
タおよび入力レジスタから同列のサイドレジスタデバイ
スに画素データを転送し、同時に、２行目から（Ｈ１−
Ｎ＋１）行目までのｎ行目の各プロセッサエレメントか
ら同列のｎ−１行目の各プロセッサエレメントまたは各
中間レジスタに画素データを転送し、同時に、２行目か
ら（Ｈ１−Ｎ＋１）行目までのｎ行目の各中間レジスタ
から同列のｎ−１行目の各プロセッサエレメントまたは
各中間レジスタに画素データを転送し、同時に、２行目
から（Ｈ１−Ｎ＋１）行目までのｎ行目の入力レジスタ
から同列のｎ−１行目の入力レジスタに画素データを転
送し、同時に、各サイドレジスタデバイスから同列の
（Ｈ１−Ｎ＋１）行目の各プロセッサエレメント、各中
間レジスタまたは入力レジスタに画素データを転送する
一方、前記動作モード選択手段で第２動作モードが選択
された場合、前記第４ステップの後、前記サーチウィン
ドウデータ供給ユニットから第２サーチウィンドウの画
素データが転送されるタイミングに同期して、１行目の
各プロセッサエレメント、各中間レジスタおよび入力レ
ジスタから同列のサイドレジスタデバイスに画素データ
を転送し、同時に、２行目から（Ｈ１−Ｎ＋１）行目ま
でのｉ行目の各プロセッサエレメントから同列のｉ−１
行目の各プロセッサエレメントまたは各中間レジスタに
画素データを転送し、同時に、２行目から（Ｈ１−Ｎ＋
１）行目までのｉ行目の各中間レジスタから同列のｉ−
１行目の各プロセッサエレメントまたは各中間レジスタ
に画素データを転送し、同時に、２行目から（Ｈ１−Ｎ
＋１）行目までのｉ行目の入力レジスタから同列のｉ−
１行目の入力レジスタに画素データを転送し、同時に、
サイドレジスタデバイスから同列の（Ｈ１−Ｎ＋１）行
目の各プロセッサエレメント、各中間レジスタまたは入
力レジスタに画素データを転送する第５ステップと、前
記第３ステップを（Ｎ−１）回繰り返し、次いで、前記
第４ステップを１回行い、次いで、前記第５ステップを
（Ｎ−１）回繰り返し、次いで、前記第４ステップを１
回行う工程を１サイクルとして、順次このサイクルを繰
り返す第６ステップと、前記動作モード選択手段で第１
動作モードが選択された場合、１列目のプロセッサエレ
メントに前記第１サーチウィンドウの画像データが初め
て転送されたとき、各プロセッサエレメントに前記現符
号化ブロックの１画素分の画素データを現符号化ブロッ
クデータ供給ユニットから入力し、以後、前記第６ステ
ップの画素データの転送タイミングに同期して、各プロ
セッサエレメントに現符号化ブロックの全ての画素デー
タが画素毎に入力されるまで、画素データの入力を繰り
返す一方、前記動作モード選択手段で第２動作モードが
選択された場合、１列目のプロセッサエレメントに前記
第２サーチウィンドウの画像データが初めて転送された
とき、各プロセッサエレメントに前記現符号化ブロック
の１画素分の画素データを現符号化ブロックデータ供給
ユニットから入力し、以後、前記第６ステップの画素デ
ータの転送タイミングに同期して、各プロセッサエレメ
ントに現符号化ブロックの全ての画素データが画素毎に
入力されるまで、画素データの入力を繰り返す第７ステ
ップと、前記動作モード選択手段で第１動作モードが選
択された場合、前記第７ステップで各プロセッサエレメ
ントに入力された第１サーチウィンドウ内の各候補ブロ
ックの画素データと現符号化ブロックの画素データに基
づいて、各プロセッサエレメントでディストーションを
算出する一方、さらに、前記動作モード選択手段で第２
動作モードが選択された場合、前記第７ステップで各プ
ロセッサエレメントに入力された第２サーチウィンドウ
内の各候補ブロックの画素データと現符号化ブロックの
画素データに基づいて、各プロセッサエレメントがディ
ストーションを算出することを特徴とする。

【００３１】請求項２の発明は、上記課題を解決するた
め、前記動作モード選択手段は、現画像と前符号化画像
との時間的隔たりが所定値より大きい場合、第１動作モ
ードを選択し、現画像と前符号化画像との時間的隔たり
が所定値以下の場合、第２動作モードを選択することを
特徴とする。請求項３の発明は、上記課題を解決するた
め、前記ディストーション算出ユニットは、１行目から
（Ｈ１−Ｎ＋１）行目までの（Ｈ１−Ｎ＋１）個の行の
中の（Ｈ２−Ｎ＋１）個の行と１列目から（Ｌ１−Ｍ＋
１）行目までの（Ｌ１−Ｍ＋１）個の列の中の（Ｌ２−
Ｍ＋１）個の列とが前記マトリックス状で交差する位置
に（Ｈ２−Ｎ＋１）×（Ｌ２−Ｍ＋１）個のプロセッサ
エレメントが配置され、前記動作モード選択手段で第２
動作モードが選択された場合、これらの（Ｈ２−Ｎ＋
１）×（Ｌ２−Ｍ＋１）個のプロセッサエレメントに前
記第２〜第７ステップによって第２サーチウィンドウ内
の各候補ブロックの画素データと現符号化ブロックの画
素データを入力し、入力された画素データに基づいてこ
れらの（Ｈ２−Ｎ＋１）×（Ｌ２−Ｍ＋１）個のプロセ
ッサエレメントでディストーションを算出することを特
徴とする。

【００３２】請求項４の発明は、上記課題を解決するた
め、前記第１ステップは、前記ディストーション算出ユ
ニットで算出されたすべてのディストーションの中から
最小の値を示すディストーションを検出するとともに、
最小ディストーションが算出されたプロセッサエレメン
トのマトリックス状の配置位置に基づいて、最小ディス
トーションが算出されたプロセッサエレメントに対応す
る候補ブロックから現符号化ブロックへの動きベクトル
を特定する候補ブロック特定ユニットを準備する第８ス
テップを有し、該候補ブロック特定ユニットは、少なく
とも１つのプロセッサエレメントを含むプロセッサエレ
メントおよび中間レジスタからなる（Ｈ２−Ｎ＋１）行
のそれぞれの行の一端に位置するプロセッサエレメント
に電気的に接続され、さらに、前記ディストーション算
出ユニットで算出されたすべてのディストーションを候
補ブロック特定ユニットに転送する第９ステップを有
し、該第９ステップは、前記候補ブロック特定ユニット
に電気的に接続されたそれぞれのプロセッサエレメント
から前記候補ブロック特定ユニットにそれぞれのディス
トーションを転送するとともに、候補ブロック特定ユニ
ットに向けて各プロセッサエレメントから同行のプロセ
ッサエレメントに順次ディストーションを転送すること
を特徴とする。

【００３３】請求項５の発明は、上記課題を解決するた
め、前記動作モード選択手段によって第１動作モードが
選択された場合、前記サーチウィンドウデータ供給ユニ
ットは、第１サーチウィンドウをＭ画素分列方向にシフ
トした第３サーチウィンドウの画素データで、第１サー
チウィンドウと第３サーチウィンドウで共通する画素デ
ータを除いた残りの画素データを、第１サーチウィンド
ウの画素データに続けて供給することで、前記第６ステ
ップを繰り返す一方、前記動作モード選択手段によって
第２動作モードが選択された場合、前記サーチウィンド
ウデータ供給ユニットは、第２サーチウィンドウをＭ画
素分列方向にシフトした第４サーチウィンドウの画素デ
ータで、第２サーチウィンドウと第４サーチウィンドウ
で共通する画素データを除いた残りの画素データを、第
２サーチウィンドウの画素データに続けて供給すること
で、前記第６ステップを繰り返す第１０ステップと、前
記動作モード選択手段によって第１動作モードが選択さ
れた場合、前記現符号化ブロックデータ供給ユニット
は、前記現符号化ブロックの列方向に隣接し、前記第３
サーチウィンドウに対応するもうひとつの現符号化ブロ
ックの画素データを第１サーチウィンドウの現符号化ブ
ロックに続けて供給することで、前記第７ステップを繰
り返す一方、前記動作モード選択手段によって第２動作
モードが選択された場合、前記現符号化ブロックデータ
供給ユニットは、前記現符号化ブロックの列方向に隣接
し、前記第４サーチウィンドウに対応するもうひとつの
現符号化ブロックの画素データを第２サーチウィンドウ
の現符号化ブロックに続けて供給することで、前記第７
ステップを繰り返す第１１ステップと、を有し、前記第
１１ステップが終了する前に、前記第９ステップが終了
することを特徴とする。

【００３４】請求項６の発明は、上記課題を解決するた
め、前記第１ステップは、前記ディストーション算出ユ
ニットで算出されたすべてのディストーションの中から
最小の値を示すディストーションを検出するとともに、
最小ディストーションが算出されたプロセッサエレメン
トのマトリックス状の配置位置に基づいて、最小ディス
トーションが算出されたプロセッサエレメントに対応す
る候補ブロックから現符号化ブロックへの動きベクトル
を特定する候補ブロック特定ユニットを準備する第８ス
テップを有し、該候補ブロック特定ユニットは、少なく
とも１つのプロセッサエレメントを含むプロセッサエレ
メントおよび中間レジスタからなる（Ｌ２−Ｍ＋１）列
のそれぞれの列の一端に位置するプロセッサエレメント
に電気的に接続され、さらに、前記ディストーション算
出ユニットで算出されたすべてのディストーションを候
補ブロック特定ユニットに転送する第９ステップを有
し、該第９ステップは、前記候補ブロック特定ユニット
に電気的に接続されたそれぞれのプロセッサエレメント
から前記候補ブロック特定ユニットにそれぞれのディス
トーションを転送するとともに、候補ブロック特定ユニ
ットに向けて各プロセッサエレメントから同列のプロセ
ッサエレメントに順次ディストーションを転送すること
を特徴とする。

【００３５】請求項７の発明は、上記課題を解決するた
め、前記動作モード選択手段によって第１動作モードが
選択された場合、前記サーチウィンドウデータ供給ユニ
ットは、第１サーチウィンドウをＭ画素分列方向にシフ
トした第３サーチウィンドウの画素データで、第１サー
チウィンドウと第３サーチウィンドウで共通する画素デ
ータを除いた残りの画素データを、第１サーチウィンド
ウの画素データに続けて供給することで、前記第６ステ
ップを繰り返す一方、前記動作モード選択手段によって
第２動作モードが選択された場合、前記サーチウィンド
ウデータ供給ユニットは、第２サーチウィンドウをＭ画
素分列方向にシフトした第４サーチウィンドウの画素デ
ータで、第２サーチウィンドウと第４サーチウィンドウ
で共通する画素データを除いた残りの画素データを、第
２サーチウィンドウの画素データに続けて供給すること
で、前記第６ステップを繰り返す第１０ステップと、前
記動作モード選択手段によって第１動作モードが選択さ
れた場合、前記現符号化ブロックデータ供給ユニット
は、前記現符号化ブロックの列方向に隣接し、前記第３
サーチウィンドウに対応するもうひとつの現符号化ブロ
ックの画素データを第１サーチウィンドウの現符号化ブ
ロックに続けて供給することで、前記第７ステップを繰
り返す一方、前記動作モード選択手段によって第２動作
モードが選択された場合、前記現符号化ブロックデータ
供給ユニットは、前記現符号化ブロックの列方向に隣接
し、前記第４サーチウィンドウに対応するもうひとつの
現符号化ブロックの画素データを第２サーチウィンドウ
の現符号化ブロックに続けて供給することで、前記第７
ステップを繰り返す第１１ステップと、を有し、前記第
１１ステップが終了する前に、前記第９ステップが終了
することを特徴とする。

【００３６】請求項８の発明は、上記課題を解決するた
め、Ｈ１，Ｌ１，Ｈ２，Ｌ２，ＮおよびＭを整数とし、
Ｈ２をＨ１以下の整数、Ｌ２をＬ１以下の整数とすると
き、動画像を構成する現画像の符号化情報を現画像より
先に符号化された前符号化画像の符号化情報に基づいて
生成するよう、前記現画像の一部を構成するＮ行Ｍ列の
画素からなる現符号化ブロックと前記前符号化画像上の
Ｈ１行Ｌ１列の画素からなる第１サーチウィンドウ内の
Ｎ行Ｍ列の画素からなる複数の候補ブロックとをそれぞ
れ比較し、これらの候補ブロックから前記現符号化ブロ
ックに類似する１つの候補ブロックを選択し、前記現符
号化ブロックの現画像上の位置と選択された候補ブロッ
クの前符号化画像上の位置との変位により特定される動
きベクトルを探索する第１動作モードと、前記現符号化
ブロックと前記前符号化画像上のＨ２行Ｌ２列の画素か
らなる第２サーチウィンドウ内のＮ行Ｍ列の画素からな
る複数の候補ブロックとをそれぞれ比較し、これらの候
補ブロックから前記現符号化ブロックに類似する１つの
候補ブロックを選択し、前記現符号化ブロックの現画像
上の位置と選択された候補ブロックの前符号化画像上の
位置との変位により特定される動きベクトルを探索する
第２動作モードと、前記第１動作モードと第２動作モー
ドの何れか一方を選択し、選択された動作モードにおい
て前記現符号化ブロックの動きベクトルを探索する動き
ベクトル探索装置において、前記第１動作モードと第２
動作モードの何れか一方を選択する動作モード選択手段
と、該動作モード選択手段で選択されたサーチウィンド
ウ内の各候補ブロックの画素データと前記現符号化ブロ
ックの画素データとに基づいて、各候補ブロックと現符
号化ブロックとのそれぞれのディストーションを算出す
るディストーション算出ユニットと、該ディストーショ
ン算出ユニットに現符号化ブロックの画素データを供給
する現符号化ブロックデータ供給ユニットと、前記ディ
ストーション算出ユニットに前記動作モード選択手段で
選択されたサーチウィンドウ内の画素データを供給する
サーチウィンドウデータ供給ユニットと、を有し、さら
に、前記ディストーション算出ユニットは、前記サーチ
ウィンドウデータ供給ユニットから供給されたサーチウ
ィンドウの画素データを入力し、入力された画素データ
を一時的に保持して出力する記憶転送器と前記現符号化
ブロック供給ユニットから前記現符号化ブロックのそれ
ぞれの画素データを入力するとともに、前記記憶転送器
から現符号化ブロックのそれぞれの画素位置に対応する
候補ブロックの画素データを入力し、入力された現符号
化ブロックの画素データと候補ブロックの画素データと
に基づいてディストーションを算出する演算器とから構
成される（Ｈ２−Ｎ＋１）×（Ｌ２−Ｍ＋１）個以下の
プロセッサエレメントと、前記記憶転送器からなり、前
記プロセッサエレメントを含む総数が（Ｈ１−Ｎ＋１）
×（Ｌ１−Ｍ＋１）個となる複数の中間レジスタと、前
記サーチウィンドウデータ供給ユニットから供給された
サーチウィンドウの画素データを入力し、入力された画
素データを一時的に保持して出力する（Ｈ１−Ｎ＋１）
個の入力レジスタからなる入力レジスタユニットと、前
記サーチウィンドウデータ供給ユニットから供給された
サーチウィンドウの画素データを入力し、入力された画
素データを一時的に保持して出力する（Ｌ１−Ｍ＋２）
個のサイドレジスタデバイスからなるサイドレジスタユ
ニットと、を有し、前記プロセッサエレメントが前記中
間レジスタとともに（Ｈ１−Ｎ＋１）行（Ｌ１−Ｍ＋
１）列のマトリックス状に想像上配置されるものとする
とき、ｎを（Ｈ１−Ｎ＋１）以下の自然数とし、ｍを
（Ｌ１−Ｍ＋２）以下の自然数とし、前記入力レジスタ
ユニットの各入力レジスタは、それぞれ（Ｌ１−Ｍ＋
１）列目のプロセッサエレメントまたは中間レジスタに
電気的に接続され、ｎ行目の（Ｌ１−Ｍ＋１）列目のプ
ロセッサエレメントまたは中間レジスタに電気的に接続
された入力レジスタを、ｎ行目の入力レジスタと呼ぶと
し、前記サイドレジスタユニットの各サイドレジスタデ
バイスは、それぞれ１行目および（Ｈ１−Ｎ＋１）行目
のプロセッサエレメント、中間レジスタまたは入力レジ
スタに電気的に接続され、ｍ列目の１行目および（Ｈ１
−Ｎ＋１）行目のプロセッサエレメントまたは中間レジ
スタに電気的に接続されたサイドレジスタデバイスを、
ｍ列目のサイドレジスタデバイスと呼ぶとともに、１行
目および（Ｈ１−Ｎ＋１）行目の入力レジスタに電気的
に接続されたサイドレジスタデバイスを（Ｌ１−Ｍ＋
２）列目のサイドレジスタデバイスと呼ぶとするとき、
２行目以降のｎ行目の入力レジスタが、ｎ−１行目の入
力レジスタに電気的に接続され、２列目以降のｍ列目の
サイドレジスタデバイスが、ｍ−１列目のサイドレジス
タデバイスに電気的に接続され、ｉを（Ｈ２−Ｎ＋１）
以下の自然数とし、ｊを（Ｌ２−Ｍ＋１）以下の自然数
とし、前記動作モード選択手段で第２動作モードが選択
された場合、前記第２サーチウィンドウの探索範囲を示
す（Ｈ２−Ｎ＋１）行に対応するよう１行目から（Ｈ１
−Ｎ＋１）行目までの（Ｈ１−Ｎ＋１）個の行から少な
くとも１つのプロセッサエレメントを含むプロセッサエ
レメントおよび中間レジスタからなる（Ｈ２−Ｎ＋１）
個の行をマトリックスの行数としてカウントし、かつ、
前記第２サーチウィンドウの探索範囲を示す（Ｌ２−Ｍ
＋１）列に対応するよう１列目から（Ｌ１−Ｍ＋１）列
目までの（Ｌ１−Ｍ＋１）個の列から少なくとも１つの
プロセッサエレメントを含むプロセッサエレメントおよ
び中間レジスタからなる（Ｌ２−Ｍ＋１）個の列をマト
リックスの列数としてカウントし、それぞれの行をｉ
行、それぞれの列をｊ列で表すとき、前記動作モード選
択手段で第１動作モードが選択された場合、前記サーチ
ウィンドウデータ供給ユニットから第１サーチウィンド
ウの画素データが転送されるタイミングに同期して、各
サイドレジスタデバイスから同列の１行目の各プロセッ
サエレメント、各中間レジスタまたは入力レジスタに画
素データを転送し、同時に、１行目から（Ｈ１−Ｎ）行
目までのｎ行目の各プロセッサエレメントから同列のｎ
＋１行目の各プロセッサエレメントまたは各中間レジス
タに画素データを転送し、同時に、１行目から（Ｈ１−
Ｎ）行目までのｎ行目の各中間レジスタから同列のｎ＋
１行目の各プロセッサエレメントまたは各中間レジスタ
に画素データを転送し、同時に、１行目から（Ｈ１−
Ｎ）行目までのｎ行目の入力レジスタから同列のｎ＋１
行目の入力レジスタに画素データを転送し、同時に、
（Ｈ１−Ｎ＋１）行目の各プロセッサエレメント、各中
間レジスタおよび入力レジスタから同列のサイドレジス
タデバイスに画素データを転送する一方、前記動作モー
ド選択手段で第２動作モードが選択された場合、前記サ
ーチウィンドウデータ供給ユニットから第２サーチウィ
ンドウの画素データが転送されるタイミングに同期し
て、各サイドレジスタデバイスから同列の１行目の各プ
ロセッサエレメント、各中間レジスタまたは入力レジス
タに画素データを転送し、同時に、１行目から（Ｈ１−
Ｎ）行目までのｉ行目の各プロセッサエレメントから同
列のｉ＋１行目の各プロセッサエレメントまたは各中間
レジスタに画素データを転送し、同時に、１行目から
（Ｈ１−Ｎ）行目までのｉ行目の各中間レジスタから同
列のｉ＋１行目の各プロセッサエレメントまたは各中間
レジスタに画素データを転送し、同時に、１行目から
（Ｈ１−Ｎ）行目までのｉ行目の入力レジスタから同列
のｉ＋１行目の入力レジスタに画素データを転送し、同
時に、（Ｈ１−Ｎ＋１）行目の各プロセッサエレメン
ト、中間レジスタおよび入力レジスタから同列のサイド
レジスタデバイスに画素データを転送する第１転送制御
手段と、前記動作モード選択手段で第１動作モードが選
択された場合、前記第１転送手段により画素データを転
送した後、前記サーチウィンドウデータ供給ユニットか
ら第１サーチウィンドウの画素データが転送されるタイ
ミングに同期して、２列目以降（Ｌ１−Ｍ＋１）列目ま
でのｍ列目の各プロセッサエレメントから同行のｍ−１
列目の各プロセッサエレメントまたは各中間レジスタに
画素データを転送し、同時に、２列目以降（Ｌ１−Ｍ＋
１）列目までのｍ列目の各中間レジスタから同行のｍ−
１列目の各プロセッサエレメントまたは各中間レジスタ
に画素データを転送し、同時に、２列目以降（Ｌ１−Ｍ
＋２）列目までのｍ列目の各サイドレジスタデバイスか
ら同行のｍ−１列目の各サイドレジスタデバイスに画素
データを転送し、同時に、各入力レジスタから同行の
（Ｌ１−Ｍ＋１）列目の各プロセッサエレメントまたは
各中間レジスタに画素データを転送する一方、前記動作
モード選択手段で第２動作モードが選択された場合、前
記第１転送手段により画素データを転送した後、前記サ
ーチウィンドウデータ供給ユニットから第２サーチウィ
ンドウの画素データが転送されるタイミングに同期し
て、２列目以降（Ｌ１−Ｍ＋１）列目までのｊ列目の各
プロセッサエレメントから同行のｊ−１列目の各プロセ
ッサエレメントまたは各中間レジスタに画素データを転
送し、同時に、２列目以降（Ｌ１−Ｍ＋１）列目までの
ｊ列目の各中間レジスタから同行のｊ−１列目の各プロ
セッサエレメントまたは各中間レジスタに画素データを
転送し、同時に、２列目以降（Ｌ１−Ｍ＋２）列目まで
のｊ列目の各サイドレジスタデバイスから同行のｊ−１
列目の各サイドレジスタデバイスに画素データを転送
し、同時に、各入力レジスタから同行の（Ｌ１−Ｍ＋
１）列目の各プロセッサエレメントまたは各中間レジス
タ画素データを転送する第２転送制御手段と、前記動作
モード選択手段で第１動作モードが選択された場合、前
記第２転送手段により画素データを転送した後、前記サ
ーチウィンドウデータ供給ユニットから第１サーチウィ
ンドウの画素データが転送されるタイミングに同期し
て、１行目の各プロセッサエレメント、各中間レジスタ
および入力レジスタから同列のサイドレジスタデバイス
に画素データを転送し、同時に、２行目から（Ｈ１−Ｎ
＋１）行目までのｎ行目の各プロセッサエレメントから
同列のｎ−１行目の各プロセッサエレメントまたは各中
間レジスタに画素データを転送し、同時に、２行目から
（Ｈ１−Ｎ＋１）行目までのｎ行目の各中間レジスタか
ら同列のｎ−１行目の各プロセッサエレメントまたは各
中間レジスタに画素データを転送し、同時に、２行目か
ら（Ｈ１−Ｎ＋１）行目までのｎ行目の入力レジスタか
ら同列のｎ−１行目の入力レジスタに画素データを転送
し、同時に、各サイドレジスタデバイスから同列の（Ｈ
１−Ｎ＋１）行目の各プロセッサエレメント、各中間レ
ジスタまたは入力レジスタに画素データを転送する一
方、前記動作モード選択手段で第２動作モードが選択さ
れた場合、前記第２転送手段により画素データを転送し
た後、前記サーチウィンドウデータ供給ユニットから第
２サーチウィンドウの画素データが転送されるタイミン
グに同期して、１行目の各プロセッサエレメント、各中
間レジスタおよび入力レジスタから同列のサイドレジス
タデバイスに画素データを転送し、同時に、２行目から
（Ｈ１−Ｎ＋１）行目までのｉ行目の各プロセッサエレ
メントから同列のｉ−１行目の各プロセッサエレメント
または各中間レジスタに画素データを転送し、同時に、
２行目から（Ｈ１−Ｎ＋１）行目までのｉ行目の各中間
レジスタから同列のｉ−１行目の各プロセッサエレメン
トまたは各中間レジスタに画素データを転送し、同時
に、２行目から（Ｈ１−Ｎ＋１）行目までのｉ行目の入
力レジスタから同列のｉ−１行目の入力レジスタに画素
データを転送し、同時に、サイドレジスタデバイスから
同列の（Ｈ１−Ｎ＋１）行目の各プロセッサエレメン
ト、各中間レジスタまたは入力レジスタに画素データを
転送する第３転送制御手段と、第１転送制御手段による
転送動作を（Ｎ−１）回繰り返し、次いで、第２転送制
御手段による転送動作を１回行い、次いで、第３転送制
御手段による転送動作を（Ｎ−１）回繰り返し、次い
で、第２転送制御手段による転送動作を１回行う転送動
作を１サイクルとして、順次このサイクルを繰り返す第
４転送制御手段と、前記動作モード選択手段で第１動作
モードが選択された場合、１列目のプロセッサエレメン
トに前記第１サーチウィンドウの画像データが初めて転
送されたとき、各プロセッサエレメントに前記現符号化
ブロックの１画素分の画素データを現符号化ブロックデ
ータ供給ユニットから入力し、以後、第４転送制御手段
の転送動作に同期して、各プロセッサエレメントに現符
号化ブロックの全ての画素データが画素毎に入力される
まで、画素データの入力を繰り返す一方、前記動作モー
ド選択手段で第２動作モードが選択された場合、１列目
のプロセッサエレメントに前記第２サーチウィンドウの
画像データが初めて転送されたとき、各プロセッサエレ
メントに前記現符号化ブロックの１画素分の画素データ
を現符号化ブロックデータ供給ユニットから入力し、以
後、第４転送制御手段の転送動作に同期して、各プロセ
ッサエレメントに現符号化ブロックの全ての画素データ
が画素毎に入力されるまで、画素データの入力を繰り返
す第５転送制御手段と、前記動作モード選択手段で第１
動作モードが選択された場合、前記第５転送制御手段に
より各プロセッサエレメントに入力された第１サーチウ
ィンドウ内の各候補ブロックの画素データと現符号化ブ
ロックの画素データに基づいて、各プロセッサエレメン
トにディストーションを算出させる一方、前記動作モー
ド選択手段で第２動作モードが選択された場合、前記第
５転送制御手段により各プロセッサエレメントに入力さ
れた第２サーチウィンドウ内の各候補ブロックの画素デ
ータと現符号化ブロックの画素データに基づいて、各プ
ロセッサエレメントにディストーションを算出させるデ
ィストーション算出制御手段と、を有することを特徴と
する。

【００３７】請求項９の発明は、上記課題を解決するた
め、前記動作モード選択手段は、現画像と前符号化画像
との時間的隔たりが所定値より大きい場合、第１動作モ
ードを選択し、現画像と前符号化画像との時間的隔たり
が所定値以下の場合、第２動作モードを選択することを
特徴とする。請求項１０の発明は、上記課題を解決する
ため、前記ディストーション算出ユニットは、１行目か
ら（Ｈ１−Ｎ＋１）行目までの（Ｈ１−Ｎ＋１）個の行
の中の（Ｈ２−Ｎ＋１）個の行と１列目から（Ｌ１−Ｍ
＋１）行目までの（Ｌ１−Ｍ＋１）個の列の中の（Ｌ２
−Ｍ＋１）個の列とが前記マトリックス状で交差する位
置に（Ｈ２−Ｎ＋１）×（Ｌ２−Ｍ＋１）個のプロセッ
サエレメントが配置され、前記動作モード選択手段で第
２動作モードが選択された場合、これらの（Ｈ２−Ｎ＋
１）×（Ｌ２−Ｍ＋１）個のプロセッサエレメントに前
記第１〜第５の転送制御手段によって第２サーチウィン
ドウ内の各候補ブロックの画素データと現符号化ブロッ
クの画素データを入力し、入力された画素データに基づ
いてこれらの（Ｈ２−Ｎ＋１）×（Ｌ２−Ｍ＋１）個の
プロセッサエレメントで前記ディストーション算出制御
手段によりディストーションを算出することを特徴とす
る。

【００３８】請求項１１の発明は、上記課題を解決する
ため、前記サイドレジスタユニットの各サイドレジスタ
デバイスは、それぞれ同列の１行目のプロセッサエレメ
ント、中間レジスタまたは入力レジスタに電気的に接続
された第１サイドレジスタデバイスと、それぞれ同列の
（Ｈ１−Ｎ＋１）行目のプロセッサエレメント、中間レ
ジスタまたは入力レジスタに電気的に接続された第２サ
イドレジスタデバイスと、から構成され、該第１サイド
レジスタデバイスは、互いに直列に電気的に接続された
（Ｎ−１）個の前記記憶転送器を有し、一端の記憶転送
器が同列の１行目のプロセッサエレメントまたは中間レ
ジスタに電気的に接続され、前記第２サイドレジスタデ
バイスは、互いに直列に電気的に接続された（Ｎ−１）
個の前記記憶転送器を有し、一端の記憶転送器が同列の
（Ｈ１−Ｎ＋１）行目のプロセッサエレメントまたは中
間レジスタに電気的に接続されることを特徴とする。

【００３９】請求項１２の発明は、上記課題を解決する
ため、前記サイドレジスタユニットの各サイドレジスタ
デバイスは、互いに直列に電気的に接続された（Ｎ−
１）個の前記記憶転送器を有し、一端の記憶転送器が同
列の１行目のプロセッサエレメント、中間レジスタまた
は入力レジスタに電気的に接続され、他端の記憶転送器
が同列の（Ｈ１−Ｎ＋１）行目のプロセッサエレメン
ト、中間レジスタまたは入力レジスタに電気的に接続さ
れることを特徴とする。

【００４０】請求項１３の発明は、上記課題を解決する
ため、前記ディストーション算出ユニットで算出された
すべてのディストーションの中から最小の値を示すディ
ストーションを検出するとともに、最小ディストーショ
ンが算出されたプロセッサエレメントのマトリックス状
の配置位置に基づいて、最小ディストーションが算出さ
れたプロセッサエレメントに対応する候補ブロックから
現符号化ブロックへの動きベクトルを特定する候補ブロ
ック特定ユニットを有し、該候補ブロック特定ユニット
は、少なくとも１つのプロセッサエレメントを含むプロ
セッサエレメントおよび中間レジスタからなる（Ｈ２−
Ｎ＋１）行のそれぞれの行の一端に位置するプロセッサ
エレメントに電気的に接続され、さらに、前記ディスト
ーション算出ユニットで算出されたすべてのディストー
ションを候補ブロック特定ユニットに転送するディスト
ーション転送手段を有し、該最小ディストーション転送
手段は、前記候補ブロック特定ユニットに電気的に接続
されたそれぞれのプロセッサエレメントから前記候補ブ
ロック特定ユニットにそれぞれのディストーションを転
送するとともに、候補ブロック特定ユニットに向けて各
プロセッサエレメントから同行のプロセッサエレメント
に順次ディストーションを転送することを特徴とする。

【００４１】請求項１４の発明は、上記課題を解決する
ため、前記サーチウィンドウデータ供給ユニットは、前
記動作モード選択手段によって第１動作モードが選択さ
れた場合、第１サーチウィンドウをＭ画素分列方向にシ
フトした第３サーチウィンドウの範囲の画素データで、
第１サーチウィンドウと第３サーチウィンドウで共通す
る画素データを除いた残りの画素データを、第１サーチ
ウィンドウの画素データに続けて順次前記ディストーシ
ョン算出ユニットに供給する一方、前記動作モード選択
手段によって第２動作モードが選択された場合、第２サ
ーチウィンドウをＭ画素分列方向にシフトした第４サー
チウィンドウの範囲の画素データで、第２サーチウィン
ドウと第４サーチウィンドウで共通する画素データを除
いた残りの画素データを、第２サーチウィンドウの画素
データに続けて順次前記ディストーション算出ユニット
に供給し、前記現符号化ブロックデータ供給ユニット
は、前記動作モード選択手段によって第１動作モードが
選択された場合、前記現符号化ブロックの列方向に隣接
し、前記第３サーチウィンドウに対応するもうひとつの
現符号化ブロックの画素データを前記第５転送制御手段
の転送動作に基づいて第１サーチウィンドウの現符号化
ブロックに続けて順次前記ディストーション算出ユニッ
トに供給する一方、前記動作モード選択手段によって第
２動作モードが選択された場合、前記現符号化ブロック
の列方向に隣接し、前記第４サーチウィンドウに対応す
るもうひとつの現符号化ブロックの画素データを前記第
５転送制御手段の転送動作に基づいて第２サーチウィン
ドウの現符号化ブロックに続けて順次前記ディストーシ
ョン算出ユニットに供給し、前記動作モード選択手段に
よって第１動作モードが選択された場合、前記ディスト
ーション算出制御手段により前記第３サーチウィンドウ
と第３サーチウィンドウに対応する現符号化ブロックと
のディストーションの算出が終了する前に、前記ディス
トーション転送手段による前記第１サーチウィンドウと
第１サーチウィンドウに対応する現符号化ブロックとで
算出されたディストーションの転送動作が終了する一
方、前記動作モード選択手段によって第２動作モードが
選択された場合、前記ディストーション算出制御手段に
より前記第４サーチウィンドウと第４サーチウィンドウ
に対応する現符号化ブロックとのディストーションの算
出が終了する前に、前記ディストーション転送手段によ
る前記第２サーチウィンドウと第２サーチウィンドウに
対応する現符号化ブロックとで算出されたディストーシ
ョンの転送動作が終了することを特徴とする。

【００４２】請求項１５の発明は、上記課題を解決する
ため、前記ディストーション算出ユニットで算出された
すべてのディストーションの中から最小の値を示すディ
ストーションを検出するとともに、最小ディストーショ
ンが算出されたプロセッサエレメントのマトリックス状
の配置位置に基づいて、最小ディストーションが算出さ
れたプロセッサエレメントに対応する候補ブロックから
現符号化ブロックへの動きベクトルを特定する候補ブロ
ック特定ユニットを有し、該候補ブロック特定ユニット
は、少なくとも１つのプロセッサエレメントを含むプロ
セッサエレメントおよび中間レジスタからなる（Ｌ２−
Ｍ＋１）列のそれぞれの列の一端に位置するプロセッサ
エレメントに電気的に接続され、さらに、前記ディスト
ーション算出ユニットで算出されたすべてのディストー
ションを候補ブロック特定ユニットに転送するディスト
ーション転送手段を有し、該最小ディストーション転送
手段は、前記候補ブロック特定ユニットに電気的に接続
されたそれぞれのプロセッサエレメントから前記候補ブ
ロック特定ユニットにそれぞれのディストーションを転
送するとともに、候補ブロック特定ユニットに向けて各
プロセッサエレメントから同列のプロセッサエレメント
に順次ディストーションを転送することを特徴とする。

【００４３】請求項１６の発明は、上記課題を解決する
ため、前記サーチウィンドウデータ供給ユニットは、前
記動作モード選択手段によって第１動作モードが選択さ
れた場合、第１サーチウィンドウをＭ画素分列方向にシ
フトした第３サーチウィンドウの範囲の画素データで、
第１サーチウィンドウと第３サーチウィンドウで共通す
る画素データを除いた残りの画素データを、第１サーチ
ウィンドウの画素データに続けて順次前記ディストーシ
ョン算出ユニットに供給する一方、前記動作モード選択
手段によって第２動作モードが選択された場合、第２サ
ーチウィンドウをＭ画素分列方向にシフトした第４サー
チウィンドウの範囲の画素データで、第２サーチウィン
ドウと第４サーチウィンドウで共通する画素データを除
いた残りの画素データを、第２サーチウィンドウの画素
データに続けて順次前記ディストーション算出ユニット
に供給し、前記現符号化ブロックデータ供給ユニット
は、前記動作モード選択手段によって第１動作モードが
選択された場合、前記現符号化ブロックの列方向に隣接
し、前記第３サーチウィンドウに対応するもうひとつの
現符号化ブロックの画素データを前記第５転送制御手段
の転送動作に基づいて第１サーチウィンドウの現符号化
ブロックに続けて順次前記ディストーション算出ユニッ
トに供給する一方、前記動作モード選択手段によって第
２動作モードが選択された場合、前記現符号化ブロック
の列方向に隣接し、前記第４サーチウィンドウに対応す
るもうひとつの現符号化ブロックの画素データを前記第
５転送制御手段の転送動作に基づいて第２サーチウィン
ドウの現符号化ブロックに続けて順次前記ディストーシ
ョン算出ユニットに供給し、前記動作モード選択手段に
よって第１動作モードが選択された場合、前記ディスト
ーション算出制御手段により前記第３サーチウィンドウ
と第３サーチウィンドウに対応する現符号化ブロックと
のディストーションの算出が終了する前に、前記ディス
トーション転送手段による前記第１サーチウィンドウと
第１サーチウィンドウに対応する現符号化ブロックとで
算出されたディストーションの転送動作が終了する一
方、前記動作モード選択手段によって第２動作モードが
選択された場合、前記ディストーション算出制御手段に
より前記第４サーチウィンドウと第４サーチウィンドウ
に対応する現符号化ブロックとのディストーションの算
出が終了する前に、前記ディストーション転送手段によ
る前記第２サーチウィンドウと第２サーチウィンドウに
対応する現符号化ブロックとで算出されたディストーシ
ョンの転送動作が終了することを特徴とする。

【００４４】

【作用】請求項１記載の発明では、動作モード選択手段
と、ディストーション算出ユニットと、現符号化ブロッ
クデータ供給ユニットと、サーチウィンドウデータ供給
ユニットと、を第１ステップで準備し、次に、第２ステ
ップで、前記動作モード選択手段で第１動作モードが選
択された場合、前記サーチウィンドウデータ供給ユニッ
トから前記入力レジスタユニットおよび前記（Ｌ１−Ｍ
＋２）列目のサイドレジスタデバイスに第１サーチウィ
ンドウの画素データを供給する一方、前記動作モード選
択手段で第２動作モードが選択された場合、前記サーチ
ウィンドウデータ供給ユニットから前記入力レジスタユ
ニットおよび前記（Ｌ１−Ｍ＋２）列目のサイドレジス
タデバイスに第２サーチウィンドウの画素データを供給
する。

【００４５】次に、第３ステップで、前記動作モード選
択手段で第１動作モードが選択された場合、前記サーチ
ウィンドウデータ供給ユニットから第１サーチウィンド
ウの画素データが転送されるタイミングに同期して、各
サイドレジスタデバイスから同列の１行目の各プロセッ
サエレメント、各中間レジスタまたは入力レジスタに画
素データを転送し、同時に、１行目から（Ｈ１−Ｎ）行
目までのｎ行目の各プロセッサエレメントから同列のｎ
＋１行目の各プロセッサエレメントまたは各中間レジス
タに画素データを転送し、同時に、１行目から（Ｈ１−
Ｎ）行目までのｎ行目の各中間レジスタから同列のｎ＋
１行目の各プロセッサエレメントまたは各中間レジスタ
に画素データを転送し、同時に、１行目から（Ｈ１−
Ｎ）行目までのｎ行目の入力レジスタから同列のｎ＋１
行目の入力レジスタに画素データを転送し、同時に、
（Ｈ１−Ｎ＋１）行目の各プロセッサエレメント、各中
間レジスタおよび入力レジスタから同列のサイドレジス
タデバイスに画素データを転送する。

【００４６】一方、第３ステップで、前記動作モード選
択手段で第２動作モードが選択された場合、前記サーチ
ウィンドウデータ供給ユニットから第２サーチウィンド
ウの画素データが転送されるタイミングに同期して、各
サイドレジスタデバイスから同列の１行目の各プロセッ
サエレメント、各中間レジスタまたは入力レジスタに画
素データを転送し、同時に、１行目から（Ｈ１−Ｎ）行
目までのｉ行目の各プロセッサエレメントから同列のｉ
＋１行目の各プロセッサエレメントまたは各中間レジス
タに画素データを転送し、同時に、１行目から（Ｈ１−
Ｎ）行目までのｉ行目の各中間レジスタから同列のｉ＋
１行目の各プロセッサエレメントまたは各中間レジスタ
に画素データを転送し、同時に、１行目から（Ｈ１−
Ｎ）行目までのｉ行目の入力レジスタから同列のｉ＋１
行目の入力レジスタに画素データを転送し、同時に、
（Ｈ１−Ｎ＋１）行目の各プロセッサエレメント、中間
レジスタおよび入力レジスタから同列のサイドレジスタ
デバイスに画素データを転送する。

【００４７】次に、第４ステップで、前記動作モード選
択手段で第１動作モードが選択された場合、前記サーチ
ウィンドウデータ供給ユニットから第１サーチウィンド
ウの画素データが転送されるタイミングに同期して、２
列目以降（Ｌ１−Ｍ＋１）列目までのｍ列目の各プロセ
ッサエレメントから同行のｍ−１列目の各プロセッサエ
レメントまたは各中間レジスタに画素データを転送し、
同時に、２列目以降（Ｌ１−Ｍ＋１）列目までのｍ列目
の各中間レジスタから同行のｍ−１列目の各プロセッサ
エレメントまたは各中間レジスタに画素データを転送
し、同時に、２列目以降（Ｌ１−Ｍ＋２）列目までのｍ
列目の各サイドレジスタデバイスから同行のｍ−１列目
の各サイドレジスタデバイスに画素データを転送し、同
時に、各入力レジスタから同行の（Ｌ１−Ｍ＋１）列目
の各プロセッサエレメントまたは各中間レジスタに画素
データを転送する。

【００４８】一方、第４ステップで、前記動作モード選
択手段で第２動作モードが選択された場合、前記サーチ
ウィンドウデータ供給ユニットから第２サーチウィンド
ウの画素データが転送されるタイミングに同期して、２
列目以降（Ｌ１−Ｍ＋１）列目までのｊ列目の各プロセ
ッサエレメントから同行のｊ−１列目の各プロセッサエ
レメントまたは各中間レジスタに画素データを転送し、
同時に、２列目以降（Ｌ１−Ｍ＋１）列目までのｊ列目
の各中間レジスタから同行のｊ−１列目の各プロセッサ
エレメントまたは各中間レジスタに画素データを転送
し、同時に、２列目以降（Ｌ１−Ｍ＋２）列目までのｊ
列目の各サイドレジスタデバイスから同行のｊ−１列目
の各サイドレジスタデバイスに画素データを転送し、同
時に、各入力レジスタから同行の（Ｌ１−Ｍ＋１）列目
の各プロセッサエレメントまたは各中間レジスタ画素デ
ータを転送する。

【００４９】次に、第５ステップで、前記動作モード選
択手段で第１動作モードが選択された場合、前記サーチ
ウィンドウデータ供給ユニットから第１サーチウィンド
ウの画素データが転送されるタイミングに同期して、１
行目の各プロセッサエレメント、各中間レジスタおよび
入力レジスタから同列のサイドレジスタデバイスに画素
データを転送し、同時に、２行目から（Ｈ１−Ｎ＋１）
行目までのｎ行目の各プロセッサエレメントから同列の
ｎ−１行目の各プロセッサエレメントまたは各中間レジ
スタに画素データを転送し、同時に、２行目から（Ｈ１
−Ｎ＋１）行目までのｎ行目の各中間レジスタから同列
のｎ−１行目の各プロセッサエレメントまたは各中間レ
ジスタに画素データを転送し、同時に、２行目から（Ｈ
１−Ｎ＋１）行目までのｎ行目の入力レジスタから同列
のｎ−１行目の入力レジスタに画素データを転送し、同
時に、各サイドレジスタデバイスから同列の（Ｈ１−Ｎ
＋１）行目の各プロセッサエレメント、各中間レジスタ
または入力レジスタに画素データを転送する。

【００５０】一方、第５ステップで、前記動作モード選
択手段で第２動作モードが選択された場合、前記サーチ
ウィンドウデータ供給ユニットから第２サーチウィンド
ウの画素データが転送されるタイミングに同期して、１
行目の各プロセッサエレメント、各中間レジスタおよび
入力レジスタから同列のサイドレジスタデバイスに画素
データを転送し、同時に、２行目から（Ｈ１−Ｎ＋１）
行目までのｉ行目の各プロセッサエレメントから同列の
ｉ−１行目の各プロセッサエレメントまたは各中間レジ
スタに画素データを転送し、同時に、２行目から（Ｈ１
−Ｎ＋１）行目までのｉ行目の各中間レジスタから同列
のｉ−１行目の各プロセッサエレメントまたは各中間レ
ジスタに画素データを転送し、同時に、２行目から（Ｈ
１−Ｎ＋１）行目までのｉ行目の入力レジスタから同列
のｉ−１行目の入力レジスタに画素データを転送し、同
時に、サイドレジスタデバイスから同列の（Ｈ１−Ｎ＋
１）行目の各プロセッサエレメント、各中間レジスタま
たは入力レジスタに画素データを転送する。

【００５１】次に、第６ステップで、前記第２ステップ
を（Ｎ−１）回繰り返し、次いで、前記第３ステップを
１回行い、次いで、前記第４ステップを（Ｎ−１）回繰
り返し、次いで、前記第３ステップを１回行う工程を１
サイクルとして、順次このサイクルを繰り返す。次に、
第７ステップで、前記動作モード選択手段で第１動作モ
ードが選択された場合、１列目のプロセッサエレメント
に前記第１サーチウィンドウの画像データが初めて転送
されたとき、各プロセッサエレメントに前記現符号化ブ
ロックの１画素分の画素データを現符号化ブロックデー
タ供給ユニットから入力し、以後、前記第６ステップの
画素データの転送タイミングに同期して、各プロセッサ
エレメントに現符号化ブロックの全ての画素データが画
素毎に入力されるまで、画素データの入力を繰り返す。

【００５２】一方、第７ステップで、前記動作モード選
択手段で第２動作モードが選択された場合、１列目のプ
ロセッサエレメントに前記第２サーチウィンドウの画像
データが初めて転送されたとき、各プロセッサエレメン
トに前記現符号化ブロックの１画素分の画素データを現
符号化ブロックデータ供給ユニットから入力し、以後、
前記第６ステップの画素データの転送タイミングに同期
して、各プロセッサエレメントに現符号化ブロックの全
ての画素データが画素毎に入力されるまで、画素データ
の入力を繰り返す。

【００５３】次に、前記動作モード選択手段で第１動作
モードが選択された場合、前記第７ステップで各プロセ
ッサエレメントに入力された第１サーチウィンドウ内の
各候補ブロックの画素データと現符号化ブロックの画素
データに基づいて、各プロセッサエレメントがディスト
ーションを算出する。一方、前記動作モード選択手段で
第２動作モードが選択された場合、前記第７ステップで
各プロセッサエレメントに入力された第２サーチウィン
ドウ内の各候補ブロックの画素データと現符号化ブロッ
クの画素データに基づいて、各プロセッサエレメントが
ディストーションを算出する。

【００５４】このため、中間レジスタを配置すること
で、プロセッサエレメントの数を増やすことなく、簡略
的探索方法により広い探索範囲から動きベクトルを探索
することができる。また、サーチウィンドウのサイズに
応じてプロセッサエレメントおよび中間レジスタを共有
することにより、広い探索範囲を取りたい場合には、回
路上に配置されたすべてのプロセッサエレメントおよび
中間レジスタ間で広い探索範囲に対応するサーチウィン
ドウのデータを転送させて簡略的な探索方法で動きベク
トルを求めることができるとともに、狭い探索範囲を取
りたい場合には、回路上に配置された一部のプロセッサ
エレメントおよび中間レジスタ間で狭い探索範囲に対応
した別のサーチウィンドウのデータを転送させて全点探
索法または全点探索法に近い探索方法で予測精度の高い
動きベクトルを求めることができる。

【００５５】従って、回路規模が膨大になることを防止
するとともに、処理効率を低下させることなく、複数サ
イズの探索範囲から動きベクトルを求めることができ
る。請求項２記載の発明では、請求項１記載の発明にお
いて、前記動作モード選択手段は、現画像と前符号化画
像との時間的隔たりが所定値より大きい場合、第１動作
モードを選択し、現画像と前符号化画像との時間的隔た
りが所定値以下の場合、第２動作モードを選択する。

【００５６】このため、前符号化画像から現画像への時
間的な隔たりに基づいて動きベクトルを探索する動作モ
ードを選択することができるので、時間間隔が小さい場
合には、狭い探索範囲で予測精度の高い動きベクトルの
探索を行うことができるとともに、時間間隔が大きい場
合には、広い探索範囲で動きベクトルの簡略的な探索を
行うことができる。

【００５７】さらに、時間間隔が大きい場合には、広い
探索範囲で簡略的探索を行った後、最小ディストーショ
ンが検出された候補ブロックの近傍に、再度、狭い探索
範囲のサーチウィンドウを設定し、設定された狭い探索
範囲で予測精度の高い動きベクトルの探索を行うことも
できる。請求項３記載の発明では、請求項１記載の発明
において、前記ディストーション算出ユニットは、（Ｈ
２−Ｎ＋１）×（Ｌ２−Ｍ＋１）個のプロセッサエレメ
ントが、１行目から（Ｈ１−Ｎ＋１）行目までの（Ｈ１
−Ｎ＋１）個の行の中の（Ｈ２−Ｎ＋１）個の行と１列
目から（Ｌ１−Ｍ＋１）行目までの（Ｌ１−Ｍ＋１）個
の列の中の（Ｌ２−Ｍ＋１）個の列とが前記マトリック
ス状で交差する位置に配置され、前記動作モード選択手
段で第２動作モードが選択された場合、（Ｈ２−Ｎ＋
１）×（Ｌ２−Ｍ＋１）個のプロセッサエレメントに、
前記第２〜第７ステップで、第２サーチウィンドウ内の
各候補ブロックの画素データと現符号化ブロックの画素
データを入力し、入力された画素データに基づいてディ
ストーションを算出させるように構成される。

【００５８】このため、第２動作モードが選択された場
合には、プロセッサエレメント間で狭い探索範囲に対応
したサーチウィンドウのデータを転送させて確実に全点
探索法により動きベクトルを探索することができるの
で、予測精度の高い動きベクトルの探索を確実に行うこ
とができる。請求項４記載の発明では、請求項１〜３記
載の発明において、まず、前記第１ステップは、少なく
とも１つのプロセッサエレメントを含むプロセッサエレ
メントおよび中間レジスタからなる（Ｈ２−Ｎ＋１）行
のそれぞれの行の一端に位置するプロセッサエレメント
に電気的に接続される候補ブロック特定ユニットを第８
ステップで準備する。

【００５９】次に、第９ステップで、前記候補ブロック
特定ユニットに電気的に接続されたそれぞれのプロセッ
サエレメントから前記候補ブロック特定ユニットにそれ
ぞれのディストーションを転送するとともに、候補ブロ
ック特定ユニットに向けて各プロセッサエレメントから
同行のプロセッサエレメントに順次ディストーションを
転送することで、前記ディストーション算出ユニットで
算出されたすべてのディストーションを候補ブロック特
定ユニットに転送する。

【００６０】次に、候補ブロック特定ユニットによっ
て、前記ディストーション算出ユニットで算出されたす
べてのディストーションの中から最小の値を示すディス
トーションを検出し、最小ディストーションが算出され
たプロセッサエレメントのマトリックス状の配置位置に
基づいて、最小ディストーションが算出されたプロセッ
サエレメントに対応する候補ブロックから現符号化ブロ
ックへの動きベクトルを特定する。

【００６１】このため、同一行のプロセッサエレメント
で算出されたそれぞれのディストーションを順次各プロ
セッサエレメントを介して一方向に転送し、同一行の一
端のプロセッサエレメントから候補ブロック特定ユニッ
トに各ディストーションを転送することができるので、
ディストーションを転送する方向に候補ブロック特定ユ
ニットを容易に配置することができる。

【００６２】また、ディストーション算出ユニットから
候補ブロック特定ユニットへの転送バスをプロセッサエ
レメントの存在する行数に削減するとともに、短い転送
バスを形成することができ、さらに、同一行の各プロセ
ッサエレメントの間にも短い転送バスを形成することが
できるので、各プロセッサエレメント間の転送時間を均
一にすることができる。

【００６３】従って、誤りの少ない安定した画素データ
の転送を行うことができる安定した回路を形成すること
ができる。請求項５記載の発明では、請求項４記載の発
明において、前記動作モード選択手段によって第１動作
モードが選択された場合、第１０ステップで、前記サー
チウィンドウデータ供給ユニットによって、第１サーチ
ウィンドウをＭ画素分列方向にシフトした第３サーチウ
ィンドウの画素データで、第１サーチウィンドウと第３
サーチウィンドウで共通する画素データを除いた残りの
画素データを、第１サーチウィンドウの画素データに続
けて供給することで、前記第６ステップを繰り返す。同
時に、第１１ステップで、前記現符号化ブロックデータ
供給ユニットによって、前記現符号化ブロックの列方向
に隣接して前記第３サーチウィンドウに対応するもうひ
とつの現符号化ブロックの画素データを第１サーチウィ
ンドウの現符号化ブロックに続けて供給することで、前
記第７ステップを繰り返す。さらに、前記第１１ステッ
プが終了する前に、前記第９ステップが終了する。

【００６４】一方、前記動作モード選択手段によって第
２動作モードが選択された場合、第１０ステップで、前
記サーチウィンドウデータ供給ユニットによって、第２
サーチウィンドウをＭ画素分列方向にシフトした第４サ
ーチウィンドウの画素データで、第２サーチウィンドウ
と第４サーチウィンドウで共通する画素データを除いた
残りの画素データを、第２サーチウィンドウの画素デー
タに続けて供給することで、前記第６ステップを繰り返
す。同時に、第１１ステップで、前記現符号化ブロック
データ供給ユニットによって、前記現符号化ブロックの
列方向に隣接して前記第４サーチウィンドウに対応する
もうひとつの現符号化ブロックの画素データを第２サー
チウィンドウの現符号化ブロックに続けて供給すること
で、前記第７ステップを繰り返す。さらに、前記第１１
ステップが終了する前に、前記第９ステップが終了す
る。

【００６５】このため、動作モードの変更がない場合に
は、列方向に隣接する現符号化ブロックの最小ディスト
ーションおよび動きベクトルを第６ステップでの１サイ
クルの動作毎に順次求めることができる。また、第１動
作モードにおいては、第１サーチウィンドウと第３サー
チウィンドウで共通する画素データを重複することなく
ディストーション算出ユニットに供給することができる
ので、列方向に隣接する現符号ブロックの場合には、第
３サーチウィンドウの画素データを始めからディストー
ション算出ユニットに供給し直す必要がなく、処理効率
を大幅に向上することができる。

【００６６】また、第２動作モードにおいても、第２サ
ーチウィンドウと第４サーチウィンドウで共通する画素
データを重複することなくディストーション算出ユニッ
トに供給することができるので、列方向に隣接する現符
号ブロックの場合には、第４サーチウィンドウの画素デ
ータを始めからディストーション算出ユニットに供給し
直す必要がなく、処理効率を大幅に向上することができ
る。

【００６７】従って、動きベクトルを探索する処理効率
を大幅に向上させることができる。請求項６記載の発明
では、請求項１〜３記載の発明において、前記第１ステ
ップは、少なくとも１つのプロセッサエレメントを含む
プロセッサエレメントおよび中間レジスタからなる（Ｌ
２−Ｍ＋１）列のそれぞれの列の一端に位置するプロセ
ッサエレメントに電気的に接続される候補ブロック特定
ユニットを第８ステップで準備する。

【００６８】次に、第９ステップで、前記候補ブロック
特定ユニットに電気的に接続されたそれぞれのプロセッ
サエレメントから前記候補ブロック特定ユニットにそれ
ぞれのディストーションを転送するとともに、候補ブロ
ック特定ユニットに向けて各プロセッサエレメントから
同列のプロセッサエレメントに順次ディストーションを
転送することで、前記ディストーション算出ユニットで
算出されたすべてのディストーションを候補ブロック特
定ユニットに転送する。

【００６９】次に、候補ブロック特定ユニットによっ
て、前記ディストーション算出ユニットで算出されたす
べてのディストーションの中から最小の値を示すディス
トーションを検出し、最小ディストーションが算出され
たプロセッサエレメントのマトリックス状の配置位置に
基づいて、最小ディストーションが算出されたプロセッ
サエレメントに対応する候補ブロックから現符号化ブロ
ックへの動きベクトルを特定する。

【００７０】このため、同一列のプロセッサエレメント
で算出されたそれぞれのディストーションを順次各プロ
セッサエレメントを介して一方向に転送し、同一列の一
端のプロセッサエレメントから候補ブロック特定ユニッ
トに各ディストーションを転送することができるので、
ディストーションを転送する方向に候補ブロック特定ユ
ニットを容易に配置することができる。

【００７１】また、ディストーション算出ユニットから
候補ブロック特定ユニットへの転送バスをプロセッサエ
レメントの存在する列数に削減するとともに、転送バス
を短くすることができ、さらに、同一列の各プロセッサ
エレメントの間にも短い転送バスを形成することができ
るので、各プロセッサエレメント間の転送時間を均一に
することができる。

【００７２】従って、誤りの少ない安定した画素データ
の転送を行うことができる安定した回路を形成すること
ができる。請求項７記載の発明では、請求項６記載の発
明において、前記動作モード選択手段によって第１動作
モードが選択された場合、第１０ステップで、前記サー
チウィンドウデータ供給ユニットによって、第１サーチ
ウィンドウをＭ画素分列方向にシフトした第３サーチウ
ィンドウの画素データで、第１サーチウィンドウと第３
サーチウィンドウで共通する画素データを除いた残りの
画素データを、第１サーチウィンドウの画素データに続
けて供給することで、前記第６ステップを繰り返す。同
時に、第１１ステップで、前記現符号化ブロックデータ
供給ユニットによって、前記現符号化ブロックの列方向
に隣接して前記第３サーチウィンドウに対応するもうひ
とつの現符号化ブロックの画素データを第１サーチウィ
ンドウの現符号化ブロックに続けて供給することで、前
記第７ステップを繰り返す。さらに、前記第１１ステッ
プが終了する前に、前記第９ステップが終了する。

【００７３】一方、前記動作モード選択手段によって第
２動作モードが選択された場合、第１０ステップで、前
記サーチウィンドウデータ供給ユニットによって、第２
サーチウィンドウをＭ画素分列方向にシフトした第４サ
ーチウィンドウの画素データを、第２サーチウィンドウ
と第４サーチウィンドウで共通する画素データを重複す
ることなく第２サーチウィンドウの画素データに続けて
供給することで、前記第６ステップを繰り返す。同時
に、第１１ステップで、前記現符号化ブロックデータ供
給ユニットによって、前記現符号化ブロックの列方向に
隣接して前記第４サーチウィンドウに対応するもうひと
つの現符号化ブロックの画素データを第２サーチウィン
ドウの現符号化ブロックに続けて供給することで、前記
第７ステップを繰り返す。さらに、前記第１１ステップ
が終了する前に、前記第９ステップが終了する。

【００７４】このため、動作モードの変更がない場合に
は、列方向に隣接する現符号化ブロックの最小ディスト
ーションおよび動きベクトルを第６ステップでの１サイ
クルの動作毎に順次求めることができる。また、第１動
作モードにおいては、第１サーチウィンドウと第３サー
チウィンドウで共通する画素データを重複することなく
ディストーション算出ユニットに供給することができる
ので、列方向に隣接する現符号ブロックの場合には、第
３サーチウィンドウの画素データを始めからディストー
ション算出ユニットに供給し直す必要がなく、処理効率
を大幅に向上することができる。

【００７５】また、第２動作モードにおいても、第２サ
ーチウィンドウと第４サーチウィンドウで共通する画素
データを重複することなくディストーション算出ユニッ
トに供給することができるので、列方向に隣接する現符
号ブロックの場合には、第４サーチウィンドウの画素デ
ータを始めからディストーション算出ユニットに供給し
直す必要がなく、処理効率を大幅に向上することができ
る。

【００７６】従って、動きベクトルを探索する処理効率
を大幅に向上させることができる。請求項８記載の発明
では、動作モード選択手段と、ディストーション算出ユ
ニットと、現符号化ブロックデータ供給ユニットと、サ
ーチウィンドウデータ供給ユニットと、を有し、さら
に、前記ディストーション算出ユニットは、記憶転送器
と演算器とから構成される（Ｈ２−Ｎ＋１）×（Ｌ２−
Ｍ＋１）個以下のプロセッサエレメントが、記憶転送器
からなる複数の中間レジスタととともに（Ｈ１−Ｎ＋
１）行（Ｌ１−Ｍ＋１）列のマトリックス状に想像上配
置され、さらに、（Ｈ１−Ｎ＋１）個の入力レジスタか
らなる入力レジスタユニットと、（Ｌ１−Ｍ＋２）個の
サイドレジスタデバイスからなるサイドレジスタユニッ
トと、を有する。

【００７７】まず、前記動作モード選択手段で第１動作
モードが選択された場合、第１転送制御手段によって、
前記サーチウィンドウデータ供給ユニットから第１サー
チウィンドウの画素データが転送されるタイミングに同
期して、各サイドレジスタデバイスから同列の１行目の
各プロセッサエレメント、各中間レジスタまたは入力レ
ジスタに画素データを転送し、同時に、１行目から（Ｈ
１−Ｎ）行目までのｎ行目の各プロセッサエレメントか
ら同列のｎ＋１行目の各プロセッサエレメントまたは各
中間レジスタに画素データを転送し、同時に、１行目か
ら（Ｈ１−Ｎ）行目までのｎ行目の各中間レジスタから
同列のｎ＋１行目の各プロセッサエレメントまたは各中
間レジスタに画素データを転送し、同時に、１行目から
（Ｈ１−Ｎ）行目までのｎ行目の入力レジスタから同列
のｎ＋１行目の入力レジスタに画素データを転送し、同
時に、（Ｈ１−Ｎ＋１）行目の各プロセッサエレメン
ト、各中間レジスタおよび入力レジスタから同列のサイ
ドレジスタデバイスに画素データを転送する。

【００７８】一方、前記動作モード選択手段で第２動作
モードが選択された場合、第１転送制御手段によって、
前記サーチウィンドウデータ供給ユニットから第２サー
チウィンドウの画素データが転送されるタイミングに同
期して、各サイドレジスタデバイスから同列の１行目の
各プロセッサエレメント、各中間レジスタまたは入力レ
ジスタに画素データを転送し、同時に、１行目から（Ｈ
１−Ｎ）行目までのｉ行目の各プロセッサエレメントか
ら同列のｉ＋１行目の各プロセッサエレメントまたは各
中間レジスタに画素データを転送し、同時に、１行目か
ら（Ｈ１−Ｎ）行目までのｉ行目の各中間レジスタから
同列のｉ＋１行目の各プロセッサエレメントまたは各中
間レジスタに画素データを転送し、同時に、１行目から
（Ｈ１−Ｎ）行目までのｉ行目の入力レジスタから同列
のｉ＋１行目の入力レジスタに画素データを転送し、同
時に、（Ｈ１−Ｎ＋１）行目の各プロセッサエレメン
ト、中間レジスタおよび入力レジスタから同列のサイド
レジスタデバイスに画素データを転送する。

【００７９】次に、前記動作モード選択手段で第１動作
モードが選択された場合、第２転送制御手段によって、
前記サーチウィンドウデータ供給ユニットから第１サー
チウィンドウの画素データが転送されるタイミングに同
期して、２列目以降（Ｌ１−Ｍ＋１）列目までのｍ列目
の各プロセッサエレメントから同行のｍ−１列目の各プ
ロセッサエレメントまたは各中間レジスタに画素データ
を転送し、同時に、２列目以降（Ｌ１−Ｍ＋１）列目ま
でのｍ列目の各中間レジスタから同行のｍ−１列目の各
プロセッサエレメントまたは各中間レジスタに画素デー
タを転送し、同時に、２列目以降（Ｌ１−Ｍ＋２）列目
までのｍ列目の各サイドレジスタデバイスから同行のｍ
−１列目の各サイドレジスタデバイスに画素データを転
送し、同時に、各入力レジスタから同行の（Ｌ１−Ｍ＋
１）列目の各プロセッサエレメントまたは各中間レジス
タに画素データを転送する。

【００８０】一方、前記動作モード選択手段で第２動作
モードが選択された場合、第２転送制御手段によって、
前記サーチウィンドウデータ供給ユニットから第２サー
チウィンドウの画素データが転送されるタイミングに同
期して、２列目以降（Ｌ１−Ｍ＋１）列目までのｊ列目
の各プロセッサエレメントから同行のｊ−１列目の各プ
ロセッサエレメントまたは各中間レジスタに画素データ
を転送し、同時に、２列目以降（Ｌ１−Ｍ＋１）列目ま
でのｊ列目の各中間レジスタから同行のｊ−１列目の各
プロセッサエレメントまたは各中間レジスタに画素デー
タを転送し、同時に、２列目以降（Ｌ１−Ｍ＋２）列目
までのｊ列目の各サイドレジスタデバイスから同行のｊ
−１列目の各サイドレジスタデバイスに画素データを転
送し、同時に、各入力レジスタから同行の（Ｌ１−Ｍ＋
１）列目の各プロセッサエレメントまたは各中間レジス
タ画素データを転送する。

【００８１】次に、前記動作モード選択手段で第１動作
モードが選択された場合、第３転送制御手段によって、
前記サーチウィンドウデータ供給ユニットから第１サー
チウィンドウの画素データが転送されるタイミングに同
期して、１行目の各プロセッサエレメント、各中間レジ
スタおよび入力レジスタから同列のサイドレジスタデバ
イスに画素データを転送し、同時に、２行目から（Ｈ１
−Ｎ＋１）行目までのｎ行目の各プロセッサエレメント
から同列のｎ−１行目の各プロセッサエレメントまたは
各中間レジスタに画素データを転送し、同時に、２行目
から（Ｈ１−Ｎ＋１）行目までのｎ行目の各中間レジス
タから同列のｎ−１行目の各プロセッサエレメントまた
は各中間レジスタに画素データを転送し、同時に、２行
目から（Ｈ１−Ｎ＋１）行目までのｎ行目の入力レジス
タから同列のｎ−１行目の入力レジスタに画素データを
転送し、同時に、各サイドレジスタデバイスから同列の
（Ｈ１−Ｎ＋１）行目の各プロセッサエレメント、各中
間レジスタまたは入力レジスタに画素データを転送す
る。

【００８２】一方、前記動作モード選択手段で第２動作
モードが選択された場合、第３転送制御手段によって、
前記サーチウィンドウデータ供給ユニットから第２サー
チウィンドウの画素データが転送されるタイミングに同
期して、１行目の各プロセッサエレメント、各中間レジ
スタいよび入力レジスタから同列のサイドレジスタデバ
イスに画素データを転送し、同時に、２行目から（Ｈ１
−Ｎ＋１）行目までのｉ行目の各プロセッサエレメント
から同列のｉ−１行目の各プロセッサエレメントまたは
各中間レジスタに画素データを転送し、同時に、２行目
から（Ｈ１−Ｎ＋１）行目までのｉ行目の各中間レジス
タから同列のｉ−１行目の各プロセッサエレメントまた
は各中間レジスタに画素データを転送し、同時に、２行
目から（Ｈ１−Ｎ＋１）行目までのｉ行目の入力レジス
タから同列のｉ−１行目の入力レジスタに画素データを
転送し、同時に、サイドレジスタデバイスから同列の
（Ｈ１−Ｎ＋１）行目の各プロセッサエレメント、各中
間レジスタまたは入力レジスタに画素データを転送す
る。

【００８３】次に、第４転送制御手段によって、第１転
送制御手段による転送動作を（Ｎ−１）回繰り返し、次
いで、第２転送制御手段による転送動作を１回行い、次
いで、第３転送制御手段による転送動作を（Ｎ−１）回
繰り返し、次いで、第２転送制御手段による転送動作を
１回行う転送動作を１サイクルとして、順次このサイク
ルを繰り返す。

【００８４】次に、前記動作モード選択手段で第１動作
モードが選択された場合、第５転送制御手段によって、
１列目のプロセッサエレメントに前記第１サーチウィン
ドウの画像データが初めて転送されたとき、各プロセッ
サエレメントに前記現符号化ブロックの１画素分の画素
データを現符号化ブロックデータ供給ユニットから入力
し、以後、第４転送制御手段の転送動作に同期して、各
プロセッサエレメントに現符号化ブロックの全ての画素
データが画素毎に入力されるまで、画素データの入力を
繰り返す。

【００８５】一方、前記動作モード選択手段で第２動作
モードが選択された場合、第５転送制御手段によって、
１列目のプロセッサエレメントに前記第２サーチウィン
ドウの画像データが初めて転送されたとき、各プロセッ
サエレメントに前記現符号化ブロックの１画素分の画素
データを現符号化ブロックデータ供給ユニットから入力
し、以後、第４転送制御手段の転送動作に同期して、各
プロセッサエレメントに現符号化ブロックの全ての画素
データが画素毎に入力されるまで、画素データの入力を
繰り返す。

【００８６】次に、前記動作モード選択手段で第１動作
モードが選択された場合、ディストーション算出制御手
段によって、前記第５転送制御手段により各プロセッサ
エレメントに入力された第１サーチウィンドウ内の各候
補ブロックの画素データと現符号化ブロックの画素デー
タに基づいて各プロセッサエレメントにディストーショ
ンを算出させる。

【００８７】一方、前記動作モード選択手段で第２動作
モードが選択された場合、ディストーション算出制御手
段によって、前記第５転送制御手段により各プロセッサ
エレメントに入力された第２サーチウィンドウ内の各候
補ブロックの画素データと現符号化ブロックの画素デー
タに基づいて各プロセッサエレメントにディストーショ
ンを算出させる。

【００８８】このため、中間レジスタを配置すること
で、プロセッサエレメントの数を増やすことなく、簡略
的探索方法により広い探索範囲から動きベクトルを探索
することができる。また、サーチウィンドウのサイズに
応じてプロセッサエレメントおよび中間レジスタを共有
することにより、広い探索範囲を取りたい場合には、回
路上に配置されたすべてのプロセッサエレメントおよび
中間レジスタ間で広い探索範囲に対応するサーチウィン
ドウのデータを転送させて簡略的な探索方法で動きベク
トルを求めることができるとともに、狭い探索範囲を取
りたい場合には、回路上に配置された一部のプロセッサ
エレメントおよび中間レジスタ間で狭い探索範囲に対応
した別のサーチウィンドウのデータを転送させて全点探
索法または全点探索法に近い探索方法で予測精度の高い
動きベクトルを求めることができる。

【００８９】従って、回路規模が膨大になることを防止
するとともに、処理効率を低下させることなく、複数サ
イズの探索範囲から動きベクトルを求めることができ
る。請求項９記載の発明では、請求項８記載の発明にお
いて、前記動作モード選択手段は、現画像と前符号化画
像との時間的隔たりが所定値より大きい場合、第１動作
モードを選択し、現画像と前符号化画像との時間的隔た
りが所定値以下の場合、第２動作モードを選択するよう
に構成される。

【００９０】このため、前符号化画像から現画像への時
間的な隔たりに基づいて動きベクトルを探索する動作モ
ードを選択することができるので、時間間隔が小さい場
合には、狭い探索範囲で予測精度の高い動きベクトルの
探索を行うことができるとともに、時間間隔が大きい場
合には、広い探索範囲で動きベクトルの簡略的な探索を
行うことができる。

【００９１】さらに、時間間隔が大きい場合には、広い
探索範囲で簡略的探索を行った後、最小ディストーショ
ンが検出された候補ブロックの近傍に、再度、狭い探索
範囲のサーチウィンドウを設定し、設定された狭い探索
範囲で予測精度の高い動きベクトルの探索を行うことも
できる。請求項１０記載の発明では、請求項８記載の発
明において、前記ディストーション算出ユニットには、
（Ｈ２−Ｎ＋１）×（Ｌ２−Ｍ＋１）個のプロセッサエ
レメントが、１行目から（Ｈ１−Ｎ＋１）行目までの
（Ｈ１−Ｎ＋１）個の行の中の（Ｈ２−Ｎ＋１）個の行
と１列目から（Ｌ１−Ｍ＋１）行目までの（Ｌ１−Ｍ＋
１）個の列の中の（Ｌ２−Ｍ＋１）個の列とが前記マト
リックス状で交差する位置に配置され、前記動作モード
選択手段で第２動作モードが選択された場合、（Ｈ２−
Ｎ＋１）×（Ｌ２−Ｍ＋１）個のプロセッサエレメント
に、前記第１〜第５の転送制御手段によって第２サーチ
ウィンドウ内の各候補ブロックの画素データと現符号化
ブロックの画素データを入力し、入力された画素データ
に基づいて前記ディストーション算出制御手段によりデ
ィストーションを算出させるように構成される。

【００９２】このため、第２動作モードが選択された場
合には、回路上に配置されたすべてのプロセッサエレメ
ント間で狭い探索範囲に対応したサーチウィンドウのデ
ータを転送させて確実に全点探索法により動きベクトル
を探索することができるので、予測精度の高い動きベク
トルの探索を確実に行うことができる。請求項１１記載
の発明では、請求項８〜１０記載の発明において、前記
サイドレジスタユニットの各サイドレジスタデバイス
は、互いに直列に電気的に接続された（Ｎ−１）個の前
記記憶転送器を有し、一端の記憶転送器が同列の１行目
のプロセッサエレメントまたは中間レジスタに電気的に
接続された第１サイドレジスタデバイスと、直列に電気
的に接続された（Ｎ−１）個の前記記憶転送器を有し、
一端の記憶転送器が同列の（Ｈ１−Ｎ＋１）行目のプロ
セッサエレメントまたは中間レジスタに電気的に接続さ
れた第２サイドレジスタデバイスとから構成される。

【００９３】このため、１行目のプロセッサエレメン
ト、中間レジスタおよび入力レジスタ並びに（Ｈ１−Ｎ
＋１）行目のプロセッサエレメント、中間レジスタおよ
び入力レジスタにそれぞれ（Ｎ−１）個の中間レジスタ
と同じ前記記憶転送器からなる第１サイドレジスタデバ
イスおよび第２サイドレジスタデバイスを配置すること
ができるので、回路を容易に構成することができる。

【００９４】請求項１２記載の発明では、請求項８〜１
０記載の発明において、前記サイドレジスタユニットの
各サイドレジスタデバイスは、互いに直列に電気的に接
続された（Ｎ−１）個の前記記憶転送器を有し、一端の
記憶転送器が同列の１行目のプロセッサエレメント、中
間レジスタまたは入力レジスタに電気的に接続され、他
端の記憶転送器が同列の（Ｈ１−Ｎ＋１）行目のプロセ
ッサエレメント、中間レジスタまたは入力レジスタに電
気的に接続される。

【００９５】このため、列毎に各プロセサエレメント、
各中間レジスタまたは各入力レジスタとともにサイドレ
ジスタデバイスの記憶転送器をリング状に電気的に接続
することができるので、請求項８記載のサイドレジスタ
ユニットが有する記憶転送器の半数の記憶転送器でサイ
ドレジスタユニットを構成することができる。また、各
列毎にリング状に接続された各プロセッサエレメント、
各中間レジスタ、各入力レジスタまたはサイドレジスタ
デバイスの各記憶転送器の距離を均一に配置することが
できるので、短い転送バスを形成することができるとと
もに、各プロセッサエレメント、各中間レジスタ、各入
力レジスタまたはサイドレジスタデバイスの各記憶転送
器間の画素データの転送時間を均一にすることができ
る。従って、誤りの少ない安定した回路を形成すること
ができる。

【００９６】請求項１３記載の発明では、請求項８〜１
０記載の発明において、少なくとも１つのプロセッサエ
レメントを含むプロセッサエレメントおよび中間レジス
タからなる（Ｈ２−Ｎ＋１）行のそれぞれの行の一端に
位置するプロセッサエレメントに電気的に接続される候
補ブロック特定ユニットを有する。まず、ディストーシ
ョン転送手段によって、前記候補ブロック特定ユニット
に電気的に接続されたそれぞれのプロセッサエレメント
から前記候補ブロック特定ユニットにそれぞれのディス
トーションを転送するとともに、候補ブロック特定ユニ
ットに向けて各プロセッサエレメントから同行のプロセ
ッサエレメントに順次ディストーションを転送すること
で、前記ディストーション算出ユニットで算出されたす
べてのディストーションを候補ブロック特定ユニットに
転送する。

【００９７】次に、候補ブロック特定ユニットによっ
て、前記ディストーション算出ユニットで算出されたす
べてのディストーションの中から最小の値を示すディス
トーションを検出し、最小ディストーションが算出され
たプロセッサエレメントのマトリックス状の配置位置に
基づいて、最小ディストーションが算出されたプロセッ
サエレメントに対応する候補ブロックから現符号化ブロ
ックへの動きベクトルを特定する。

【００９８】このため、同一行のプロセッサエレメント
で算出されたそれぞれのディストーションを順次各プロ
セッサエレメントを介して一方向に転送し、同一行の一
端のプロセッサエレメントから候補ブロック特定ユニッ
トに各ディストーションを転送することができるので、
ディストーションを転送する方向に候補ブロック特定ユ
ニットを容易に配置することができる。

【００９９】また、ディストーション算出ユニットから
候補ブロック特定ユニットへの転送バスをプロセッサエ
レメントの存在する行数に削減するとともに、短い転送
バスを形成することができ、さらに、同一行の各プロセ
ッサエレメントの間にも短い転送バスを形成することが
できるので、各プロセッサエレメント間の転送時間を均
一にすることができる。

【０１００】従って、誤りの少ない安定した画素データ
の転送を行うことができる安定した回路を形成すること
ができる。請求項１４記載の発明では、請求項１３記載
の発明において、前記動作モード選択手段によって第１
動作モードが選択された場合、前記サーチウィンドウデ
ータ供給ユニットによって、第１サーチウィンドウをＭ
画素分列方向にシフトした第３サーチウィンドウの範囲
の画素データで、第１サーチウィンドウと第３サーチウ
ィンドウで共通する画素データを除いた残りの画素デー
タを、第１サーチウィンドウの画素データに続けて順次
前記ディストーション算出ユニットに供給する。同時
に、前記現符号化ブロックデータ供給ユニットによっ
て、前記現符号化ブロックの列方向に隣接し、前記第３
サーチウィンドウに対応するもうひとつの現符号化ブロ
ックの画素データを前記第５転送制御手段の転送動作に
基づいて第１サーチウィンドウの現符号化ブロックに続
けて順次前記ディストーション算出ユニットに供給す
る。さらに、前記ディストーション算出制御手段により
前記第３サーチウィンドウと第３サーチウィンドウに対
応する現符号化ブロックとのディストーションの算出が
終了する前に、前記ディストーション転送手段による前
記第１サーチウィンドウと第１サーチウィンドウに対応
する現符号化ブロックとで算出されたディストーション
の転送動作が終了する。

【０１０１】一方、前記動作モード選択手段によって第
２動作モードが選択された場合、前記サーチウィンドウ
データ供給ユニットによって、第２サーチウィンドウを
Ｍ画素分列方向にシフトした第４サーチウィンドウの範
囲の画素データで、第２サーチウィンドウと第４サーチ
ウィンドウで共通する画素データを除いた残りの画素デ
ータを、第２サーチウィンドウの画素データに続けて順
次前記ディストーション算出ユニットに供給する。同時
に、前記現符号化ブロックデータ供給ユニットによっ
て、前記現符号化ブロックの列方向に隣接し、前記第４
サーチウィンドウに対応するもうひとつの現符号化ブロ
ックの画素データを前記第５転送制御手段の転送動作に
基づいて第２サーチウィンドウの現符号化ブロックに続
けて順次前記ディストーション算出ユニットに供給す
る。さらに、前記ディストーション算出制御手段により
前記第４サーチウィンドウと第４サーチウィンドウに対
応する現符号化ブロックとのディストーションの算出が
終了する前に、前記ディストーション転送手段による前
記第２サーチウィンドウと第２サーチウィンドウに対応
する現符号化ブロックとで算出されたディストーション
の転送動作が終了するように構成される。

【０１０２】このため、動作モードの変更がない場合に
は、列方向に隣接する現符号化ブロックの最小ディスト
ーションおよび動きベクトルを第４転送制御手段による
１サイクルの動作毎に順次求めることができる。また、
第１動作モードにおいては、第１サーチウィンドウと第
３サーチウィンドウで共通する画素データを重複するこ
となくディストーション算出ユニットに供給することが
できるので、列方向に隣接する現符号ブロックの場合に
は、第３サーチウィンドウの画素データを始めからディ
ストーション算出ユニットに供給し直す必要がなく、処
理効率を大幅に向上することができる。

【０１０３】また、第２動作モードにおいても、第２サ
ーチウィンドウと第４サーチウィンドウで共通する画素
データを重複することなくディストーション算出ユニッ
トに供給することができるので、列方向に隣接する現符
号ブロックの場合には、第４サーチウィンドウの画素デ
ータを始めからディストーション算出ユニットに供給し
直す必要がなく、処理効率を大幅に向上することができ
る。

【０１０４】従って、動きベクトルを探索する処理効率
を大幅に向上させることができる。請求項１５記載の発
明では、請求項８〜１０記載の発明において、少なくと
も１つのプロセッサエレメントを含むプロセッサエレメ
ントおよび中間レジスタからなる（Ｌ２−Ｍ＋１）列の
それぞれの列の一端に位置するプロセッサエレメントに
電気的に接続される候補ブロック特定ユニットを有す
る。

【０１０５】まず、ディストーション転送手段によっ
て、前記候補ブロック特定ユニットに電気的に接続され
たそれぞれのプロセッサエレメントから前記候補ブロッ
ク特定ユニットにそれぞれのディストーションを転送す
るとともに、候補ブロック特定ユニットに向けて各プロ
セッサエレメントから同列のプロセッサエレメントに順
次ディストーションを転送することで、前記ディストー
ション算出ユニットで算出されたすべてのディストーシ
ョンを候補ブロック特定ユニットに転送する。

【０１０６】次に、候補ブロック特定ユニットによっ
て、前記ディストーション算出ユニットで算出されたす
べてのディストーションの中から最小の値を示すディス
トーションを検出し、最小ディストーションが算出され
たプロセッサエレメントのマトリックス状の配置位置に
基づいて、最小ディストーションが算出されたプロセッ
サエレメントに対応する候補ブロックから現符号化ブロ
ックへの動きベクトルを特定する。

【０１０７】このため、同一列のプロセッサエレメント
で算出されたそれぞれのディストーションを順次各プロ
セッサエレメントを介して一方向に転送し、同一列の一
端のプロセッサエレメントから最小ディストーションユ
ニットに各ディストーションを転送することができるの
で、ディストーションを転送する方向に候補ブロック特
定ユニットを容易に配置することができる。

【０１０８】また、ディストーション算出ユニットから
候補ブロック特定ユニットへの転送バスをプロセッサエ
レメントの存在する列数に削減するとともに、短い転送
バスを形成することができ、さらに、同一列の各プロセ
ッサエレメントの間にも短い転送バスを形成することが
できるので、各プロセッサエレメント間の転送時間を均
一にすることができる。

【０１０９】従って、誤りの少ない安定した画素データ
の転送を行うことができる安定した回路を形成すること
ができる。請求項１６記載の発明では、請求項１５記載
の発明において、前記動作モード選択手段によって第１
動作モードが選択された場合、前記サーチウィンドウデ
ータ供給ユニットによって、第１サーチウィンドウをＭ
画素分列方向にシフトした第３サーチウィンドウの範囲
の画素データで、第１サーチウィンドウと第３サーチウ
ィンドウで共通する画素データを除いた残りの画素デー
タを、第１サーチウィンドウの画素データに続けて順次
前記ディストーション算出ユニットに供給する。同時
に、前記現符号化ブロックデータ供給ユニットによっ
て、前記現符号化ブロックの列方向に隣接し、前記第３
サーチウィンドウに対応するもうひとつの現符号化ブロ
ックの画素データを前記第５転送制御手段の転送動作に
基づいて第１サーチウィンドウの現符号化ブロックに続
けて順次前記ディストーション算出ユニットに供給す
る。さらに、前記ディストーション算出制御手段により
前記第３サーチウィンドウと第３サーチウィンドウに対
応する現符号化ブロックとのディストーションの算出が
終了する前に、前記ディストーション転送手段による前
記第１サーチウィンドウと第１サーチウィンドウに対応
する現符号化ブロックとで算出されたディストーション
の転送動作が終了する。

【０１１０】一方、前記動作モード選択手段によって第
２動作モードが選択された場合、前記サーチウィンドウ
データ供給ユニットによって、第２サーチウィンドウを
Ｍ画素分列方向にシフトした第４サーチウィンドウの範
囲の画素データで、第２サーチウィンドウと第４サーチ
ウィンドウで共通する画素データを除いた残りの画素デ
ータを、第２サーチウィンドウの画素データに続けて順
次前記ディストーション算出ユニットに供給する。同時
に、前記現符号化ブロックデータ供給ユニットは、前記
現符号化ブロックの列方向に隣接し、前記第４サーチウ
ィンドウに対応するもうひとつの現符号化ブロックの画
素データを前記第５転送制御手段の転送動作に基づいて
第２サーチウィンドウの現符号化ブロックに続けて順次
前記ディストーション算出ユニットに供給する。さら
に、前記ディストーション算出制御手段により前記第４
サーチウィンドウと第４サーチウィンドウに対応する現
符号化ブロックとのディストーションが算出が終了する
前に、前記ディストーション転送手段による前記第２サ
ーチウィンドウと第２サーチウィンドウに対応する現符
号化ブロックとで算出されたディストーションの転送動
作が終了するように構成される。

【０１１１】このため、動作モードの変更がない場合に
は、列方向に隣接する現符号化ブロックの最小ディスト
ーションおよび動きベクトルを第４転送制御手段による
１サイクルの動作毎に順次求めることができる。また、
第１動作モードにおいては、第１サーチウィンドウと第
３サーチウィンドウで共通する画素データを重複するこ
となくディストーション算出ユニットに供給することが
できるので、列方向に隣接する現符号ブロックの場合に
は、第３サーチウィンドウの画素データを始めからディ
ストーション算出ユニットに供給し直す必要がなく、処
理効率を大幅に向上することができる。

【０１１２】また、第２動作モードにおいても、第２サ
ーチウィンドウと第４サーチウィンドウで共通する画素
データを重複することなくディストーション算出ユニッ
トに供給することができるので、列方向に隣接する現符
号ブロックの場合には、第４サーチウィンドウの画素デ
ータを始めからディストーション算出ユニットに供給し
直す必要がなく、処理効率を大幅に向上することができ
る。

【０１１３】従って、動きベクトルを探索する処理効率
を大幅に向上させることができる。

【０１１４】

【実施例】以下、本発明の実施例を図面に基づいて説明
する。 （実施例１）図１〜図５５は本発明に係る実施例１の動
きベクトル探索装置を示す図である。本実施例では、本
発明の特徴部分を具体的に説明する。

【０１１５】図１に示すように、動きベクトル探索装置
は、現符号化ブロックデータ供給ユニット１０００、サ
ーチウィンドウデータ供給ユニット２０００、ディスト
ーション算出ユニット３０００、候補ブロック特定ユニ
ット４０００、信号出力ユニット５０００、動作モード
選択ユニット６０００から構成されている。現符号化ブ
ロックデータ供給ユニット１０００は、図２（ａ）に示
された現画像１００を部分的に構成する一つの現符号化
ブロック１１０の画素データを画素毎にディストーショ
ン算出ユニット３０００に出力する。

【０１１６】サーチウィンドウデータ供給ユニット２０
００は、図２（ｂ）に示された前符号化画像２００上の
サーチウィンドウ２１０内の画素データを画素毎にディ
ストーション算出ユニット３０００に出力する。ディス
トーション算出ユニット３０００は、サーチウィンドウ
２１０内の複数の候補ブロック２２０に対して、各候補
ブロック２２０毎に現符号化ブロック１１０内の画素デ
ータと位置的に対応する各候補ブロック２２０内の画素
データから現符号化ブロック１１０内の画素データを減
算し、減算した結果をさらに正数変換することで、各画
素毎の局所ディストーションを求め、各候補ブロック２
２０毎に候補ブロック２２０内のすべての局所ディスト
ーションを加算することにより、現画像１００上の現符
号化ブロック１１０と前符号化画像２００上の各候補ブ
ロック２２０との間のそれぞれのディストーションを算
出する。

【０１１７】候補ブロック特定ユニット４０００は、デ
ィストーション算出ユニット３０００で算出された各デ
ィストーションの中から最小のディストーションを検出
し、検出された最小のディストーションが算出された候
補ブロック２２０の位置情報に基づいて動きベクトルを
特定する。信号出力ユニット５０００は、現符号化ブロ
ックデータ供給ユニット１０００、サーチウィンドウデ
ータ供給ユニット２０００、ディストーション算出ユニ
ット３０００および候補ブロック特定ユニット４０００
の動作を制御する。

【０１１８】動作モード選択ユニット６０００は、現画
像１００と前符号化画像２００とのフレーム間距離Ｆｄ
に基づいて後述する動作モードを選択し、選択された動
作モードを表す信号をサーチウィンドウデータ供給ユニ
ット２０００、ディストーション算出ユニット３０００
および信号出力ユニット５０００に出力する。ここで、
動作モードについて説明する。まず、現符号化ブロック
１１０のサイズは、任意のサイズであってよいが、本実
施例では説明を容易にするため、図２（ａ）に示すよう
に、現符号化ブロック１１０を２行２列の画素データa
(0,0),a(0,1),a(1,0),a(1,1)からなるブロックとする。

【０１１９】次に、サーチウィンドウ２１０のサイズ
は、現符号化ブロック１１０より大きければ任意のサイ
ズでよいが、一般に、動画像においては、現画像１００
と前符号化画像２００との間の時間間隔が大きくなるほ
ど画像の動きも大きくなる傾向があるので、サーチウィ
ンドウ２１０のサイズも大きくする必要がある。このた
め、図３および図４に示すように、本実施例の動きベク
トル探索装置は、現画像１００と前符号化画像２００と
のフレーム間距離Ｆｄに基づいてサイズの異なるサーチ
ウィンドウを選択し、フレーム間距離ＦｄがＦｄ＝２の
場合には、第１サーチウィンドウ２３０から動きベクト
ルを探索し、フレーム間距離ＦｄがＦｄ＝１の場合に
は、第２サーチウィンドウ２４０から動きベクトルを探
索するものとする。

【０１２０】図３に示された第１サーチウィンドウ２３
０は、現符号化ブロック１１０に対して水平・垂直方向
ともに−２〜＋２画素広げた６行６列の画素データb(0,
0),b(1,0),b(2,0),b(3,0),b(4,0),b(5,0),b(0,1),b(1,
1),b(2,1),b(3,1),b(4,1),b(5,1),b(0,2),b(1,2),b(2,
2),b(3,2),b(4,2),b(5,2),b(0,3),b(1,3),b(2,3),b(3,
3),b(4,3),b(5,3),b(0,4),b(1,4),b(2,4),b(3,4),b(4,
4),b(5,4),b(0,5),b(1,5),b(2,5),b(3,5),b(4,5),b(5,
5)から構成されるものとし、この第１サーチウィンドウ
２３０から動きベクトルを探索する動作モードを第１動
作モードと呼ぶものとする。

【０１２１】このとき、動きベクトル探索装置は、第１
サーチウィンドウ２３０内の９個の候補ブロックに基づ
いてディストーションを探索し、簡略的な探索を行う。
一方、図４に示された第２サーチウィンドウ２４０は、
現符号化ブロック１１０に対して水平・垂直方向ともに
−１〜＋１画素広げた４行４列の画素データc(0,0),c
(1,0),c(2,0),c(3,0),c(0,1),c(1,1),c(2,1),c(3,1),c
(0,2),c(1,2),c(2,2),c(3,2),c(0,3),c(1,3),c(2,3),c
(3,3)から構成されるものとし、この第２サーチウィン
ドウ２４０から動きベクトルを探索する動作モードを第
２動作モードと呼ぶものとする。

【０１２２】このとき、動きベクトル探索装置は、第２
サーチウィンドウ２４０内の９個の候補ブロックに基づ
いてディストーションを探索し、全点探索を行う。次
に、動作モード選択ユニット６０００について説明す
る。図５に示すように、動作モード選択ユニット６００
０は、出力端子Ｐ６１，Ｐ６２を有し、現画像１００と
前符号化画像２００とのフレーム間距離Ｆｄに基づいて
選択すべき動作モードを表す信号ＳＶおよび信号ＳＨを
サーチウィンドウデータ供給ユニット２０００、ディス
トーション算出ユニット３０００、候補ブロック特定ユ
ニット４０００および信号出力ユニット５０００に出力
する。

【０１２３】ここで、信号出力端子Ｐ６１から出力され
る信号ＳＶは、サーチウィンドウの垂直方向の画素サイ
ズを表し、フレーム間距離Ｆｄが、Ｆｄ＝２の場合に
は、「０」を表し、Ｆｄ＝１の場合には、「１」を表
す。一方、信号出力端子Ｐ６２から出力される信号ＳＨ
は、サーチウィンドウの水平方向の画素サイズを表し、
フレーム間距離Ｆｄが、Ｆｄ＝２の場合には、「０」を
表し、Ｆｄ＝１の場合には、「１」を表す。

【０１２４】すなわち、信号ＳＶ，ＳＨがともに０の場
合には、第１動作モードが選択され、６行６列の画素デ
ータからなる第１サーチウィンドウ２３０が特定され、
信号ＳＶ，ＳＨがともに１の場合には、第２動作モード
が選択され、４行４列の画素データからなる第２サーチ
ウィンドウ２４０が特定される。次に、信号出力ユニッ
ト５０００について説明する。図５に示すように、信号
出力ユニット５０００は、入力端子Ｓ５１，Ｓ５２およ
び出力端子Ｐ５１〜Ｐ５７を有し、入力端子Ｓ５１を通
して入力された信号ＳＶおよび入力端子Ｓ５２を通して
入力された信号ＳＨに基づいて動作モードを選択し、選
択された動作モードに対応する制御信号を出力端子Ｐ５
１〜Ｐ５７から出力する。

【０１２５】以下、図６〜９に示されたタイムチャート
に基づいて信号出力ユニット５０００から各ユニットに
出力されるそれぞれの信号を説明する。図６および図７
は、第１動作モードのタイムチャートであり、図８およ
び図９は、第２動作モードのタイムチャートである。出
力端子Ｐ５１から出力されるクロックパルス信号ＣＫ１
は、現符号化ブロックデータ供給ユニット１０００、サ
ーチウィンドウデータ供給ユニット２０００およびディ
ストーション算出ユニット３０００において、画素デー
タを転送する動作を制御する信号である。クロックパル
ス信号ＣＫ１は、周期の１／２のパルス幅をもつ。

【０１２６】出力端子Ｐ５２から出力されるパルス信号
ＣＫ２は、ディストーション算出ユニット３０００で算
出された複数のディストーションを候補ブロック特定ユ
ニット４０００に転送する動作を制御するとともに、候
補ブロック特定ユニット４０００で動きベクトルを特定
する動作を制御する信号である。ここで、動作モード選
択ユニット６０００で第１動作モードが選択された場合
には、パルス信号ＣＫ２は、クロックパルス信号ＣＫ１
の１５パルス目に同期して出力され、以後クロックパル
ス信号ＣＫ１と同じ周期、同じパルス幅で出力される。

【０１２７】一方、動作モード選択ユニット６０００で
第２動作モードが選択された場合には、パルス信号ＣＫ
２は、クロックパルス信号ＣＫ１の１１パルス目に同期
して出力され、以後クロックパルス信号ＣＫ１と同じ周
期、同じパルス幅で出力される。出力端子Ｐ５３から出
力されるパルス信号ＳＵは、クロックパルス信号ＣＫ１
の４倍の周期、４倍のパルス幅をもち、パルス信号ＳＵ
は、クロックパルス信号ＣＫ１の２パルス目のダウンエ
ッジに同期してローレベルからハイレベルに立ち上がる
ように出力され、以後クロックパルス信号ＣＫ１の４パ
ルス毎に出力される。

【０１２８】出力端子Ｐ５４から出力されるパルス信号
ＳＬは、クロックパルス信号ＣＫ１の２倍の周期、２倍
のパルス幅をもち、パルス信号ＳＬは、初期状態がハイ
レベルであり、クロックパルス信号ＣＫ１の１パルス目
のダウンエッジに同期してハイレベルからローレベルに
ダウンするように出力され、クロックパルス信号ＣＫ１
の２パルス目のダウンエッジに同期してローレベルから
ハイレベルに立ち上がるように出力され、以後クロック
パルス信号ＣＫ１の２パルス毎に出力される。

【０１２９】出力端子Ｐ５５から出力されるパルス信号
ＣＬは、クロックパルス信号ＣＫ１のパルス幅の２倍の
パルス幅をもつ。ここで、動作モード選択ユニット６０
００で第１動作モードが選択された場合には、パルス信
号ＣＬは、クロックパルス信号ＣＫ１の１０パルス目の
ダウンエッジに同期して出力され、以後クロックパルス
信号ＣＫ１の４パルス毎に出力される。

【０１３０】一方、動作モード選択ユニット６０００で
第２動作モードが選択された場合には、パルス信号ＣＬ
は、クロックパルス信号ＣＫ１の６パルス目のダウンエ
ッジに同期して出力され、以後クロックパルス信号ＣＫ
１の４パルス毎に出力される。出力端子Ｐ５６から出力
されるパルス信号ＬＤは、パルス信号ＣＬと同じ動作を
行う。

【０１３１】出力端子Ｐ５７から出力されるパルス信号
ＣＫ３は、候補ブロック特定ユニット４０００において
最小ディストーションを検出するとともに、動きベクト
ルを特定する動作を制御する信号であり、クロックパル
ス信号ＣＫ１と同じパルス幅をもつ。ここで、動作モー
ド選択ユニット６０００で第１動作モードが選択された
場合には、パルス信号ＣＫ３は、クロックパルス信号Ｃ
Ｋ１の１８パルス目に同期して出力され、以後クロック
パルス信号ＣＫ１の４パルス毎に出力される。

【０１３２】一方、動作モード選択ユニット６０００で
第２動作モードが選択された場合には、パルス信号ＣＫ
３は、クロックパルス信号ＣＫ１の１４パルス目に同期
して出力され、以後クロックパルス信号ＣＫ１の４パル
ス毎に出力される。次に、動きベクトル探索装置のさら
に具体的な全体構成を図１０に示す。現符号化ブロック
データ供給ユニット１０００は、信号出力ユニット５０
００から送出された信号ＣＫ１に基づいて現符号化ブロ
ック１１０の画素データをディストーション算出ユニッ
ト３０００に出力する。

【０１３３】ここで、動作モード選択ユニット６０００
で第１動作モードが選択された場合には、図６および図
７に示すように、現符号化ブロック１１０の画素データ
は、a(0,1),a(0,0),a(1,0),a(1,1),a(2,1),a(2,0),a(3,
0),a(3,1),・・・の順にクロックパルス信号ＣＫ１の１１
パルス目からそれぞれのパルスに同期して出力される。

【０１３４】一方、動作モード選択ユニット６０００で
第２動作モードが選択された場合には、図８および図９
に示すように、現符号化ブロック１１０の画素データ
は、同じ順序でクロックパルス信号ＣＫ１の７パルス目
からそれぞれのパルスに同期して出力される。サーチウ
ィンドウデータ供給ユニット２０００は、動作モード選
択ユニット６０００から送出された信号ＳＶ，ＳＨに基
づいて第１サーチウィンドウ２３０および第２サーチウ
ィンドウ２４０の何れか一方のサーチウィンドウを前符
号化画像２００上に特定し、特定されたサーチウィンド
ウ内の画素データを信号出力ユニット５０００から送出
された信号ＣＫ１に基づいてディストーション算出ユニ
ット３０００に出力する。

【０１３５】ここで、動作モード選択ユニット６０００
で第１動作モードが選択された場合には、第１サーチウ
ィンドウ２３０内の画素データが、図６および図７に示
すように、クロックパルス信号ＣＫ１の１パルス毎にそ
れぞれのパルスに同期して出力端子Ｓ０，Ｓ１およびＳ
２から出力される。すなわち、第１サーチウィンドウ２
３０の画素データは、出力端子Ｓ０からb(0,1),b(0,0),
b(1,0),b(1,1),b(2,1),b(2,0),b(3,0),b(3,1),・・・の順
に出力され、同時に、出力端子Ｓ１からb(0,3),b(0,2),
b(1,2),b(1,3),b(2,3),b(2,2),b(3,2),b(3,3),・・・の順
に出力され、同時に、出力端子Ｓ２からb(0,5),b(0,4),
b(1,4),b(1,5),b(2,5),b(2,4),b(3,4),b(3,5),・・・の順
に出力される。

【０１３６】一方、動作モード選択ユニット６０００で
第２動作モードが選択された場合には、第２サーチウィ
ンドウ２４０内の画素データが、図８および図９に示す
ように、クロックパルス信号ＣＫ１の１パルス毎にそれ
ぞれのパルスに同期して出力端子Ｓ０およびＳ２から出
力される。すなわち、第２サーチウィンドウ２４０の画
素データは、出力端子Ｓ０からc(0,1),c(0,0),c(1,0),c
(1,1),c(2,1),c(2,0),c(3,0),c(3,1),・・・の順に出力さ
れ、同時に、出力端子Ｓ２からc(0,3),c(0,2),c(1,2),c
(1,3),c(2,3),c(2,2),c(3,2),c(3,3),・・・の順に出力さ
れる。

【０１３７】ディストーション算出ユニット３０００
は、図１１に示すように、２次元配列プロセッサグルー
プ３８００、入力レジスタグループ３９００、第１サイ
ドレジスタグループ３９１０、第２サイドレジスタグル
ープ３９２０から構成されている。２次元配列プロセッ
サグループ３８００は、さらに、９個のプロセッサエレ
メントPE(0,0),PE(2,0),PE(4,0),PE(0,2),PE(2,2),PE
(4,2),PE(0,4),PE(2,4),PE(4,4)および１６個の中間レ
ジスタIP(1,0),IP(3,0),IP(0,1),IP(1,1),IP(2,1),IP
(3,1),IP(4,1),IP(1,2),IP(3,2),IP(0,3),IP(1,3),IP
(2,3),IP(3,3),IP(4,3),IP(1,4),IP(3,4)から構成さ
れ、入力レジスタグループ３９００は、さらに、５個の
入力レジスタIR(5,0),IR(5,1),IR(5,2),IR(5,3),IR(5,
4)から構成され、第１サイドレジスタグループ３９１０
は、さらに、６個の第１サイドレジスタSR(0,ー1),SR(1,
-1),SR(2,-1),SR(3,-1),SR(4,-1),SR(5,-1)から構成さ
れ、第２サイドレジスタグループ３９２０は、さらに、
６個の第２サイドレジスタ,SR(0,5),SR(1,5),SR(2,5),S
R(3,5),SR(4,5),SR(5, 5)から構成されている。

【０１３８】ここで、プロセッサエレメントＰＥ（ｘ，
ｙ）、中間レジスタＩＰ（ｘ，ｙ）、入力レジスタＩＲ
（ｘ，ｙ）、第１サイドレジスタＳＲ（ｘ，ｙ）および
第２サイドレジスタＳＲ（ｘ，ｙ）のｘ，ｙは、ＰＥ
（０，０）を原点とする各プロセッサエレメントＰＥ
（ｘ，ｙ）および各レジスタ（ｘ，ｙ）の位置を表し、
図１１における水平方向の位置が ｘ＝０，１，２，３，４，５ で表され、図１１における垂直方向の位置が、ＰＥ
（０，０）を原点に下方向をプラスとして、 ｙ＝−１，０，１，２，３，４，５ で表されている。

【０１３９】各プロセッサエレメントＰＥ（ｘ，ｙ）並
びに入力レジスタＩＲ（ｘ，ｙ）、中間レジスタＩＰ
（ｘ，ｙ）、第１サイドレジスタＳＲ（ｘ，ｙ）および
第２サイドレジスタＳＲ（ｘ，ｙ）の各レジスタ（ｘ，
ｙ）は、まず、動作モード選択ユニット６０００から送
出された信号ＳＶ，ＳＨに基づいて第１動作モードおよ
び第２動作モードの何れか一方の動作モードを選択す
る。

【０１４０】次に、選択された動作モードにおいて、信
号出力ユニット５０００から送出された信号ＣＫ１に基
づいてサーチウィンドウデータ供給ユニット２０００か
ら出力された第１サーチウィンドウ２３０または第２サ
ーチウィンドウ２４０の画素データを入力レジスタＩＲ
（ｘ，ｙ）に入力し、入力された画素データを信号出力
ユニット５０００から送出された信号ＳＶ，ＳＨおよび
信号ＣＫ１に基づいて各プロセッサエレメントＰＥ
（ｘ，ｙ）および各レジスタ（ｘ，ｙ）間で図１１にお
ける上方向、下方向および左方向に転送する。

【０１４１】各プロセッサエレメントＰＥ（ｘ，ｙ）
は、サーチウィンドウの画像データを一時的に記憶して
転送するとともに、現符号化ブロックデータ供給ユニッ
ト１０００から出力された現符号化ブロック１１０の画
素データを入力し、入力された現符号化ブロック１１０
の画素データおよび現符号化ブロック１１０の画素デー
タと位置的に対応する各候補ブロックの画素データとに
基づいてディストーションを算出し、算出されたそれぞ
れのディストーションを候補ブロック特定ユニット４０
００に出力する。

【０１４２】各中間レジスタＩＰ（ｘ，ｙ）は、サーチ
ウィンドウの画像データを一時的に記憶して転送するバ
ッファであり、第１動作モード、すなわち第１サーチウ
ィンドウの２５点の候補ブロックから全点探索で動きベ
クトルを求める場合に必要となるプロセッサエレメント
ＰＥ（ｘ，ｙ）の代わりに設けられている。ここで、動
作モード選択ユニット６０００で第１動作モードが選択
された場合には、９個のプロセッサエレメントＰＥ
（ｘ，ｙ）に位置的に対応する第１サーチウィンドウ２
３０の各候補ブロックから簡略的な探索方法で動きベク
トルが求められる。

【０１４３】一方、動作モード選択ユニット６０００で
第２動作モードが選択された場合には、これらの中間レ
ジスタＩＰ（ｘ，ｙ）は無視され、９個のプロセッサエ
レメントＰＥ（ｘ，ｙ）に位置的に対応する第２サーチ
ウィンドウ２４０の各候補ブロックから全点探索法によ
り動きベクトルが求められる。各入力レジスタＩＲ
（ｘ，ｙ）は、サーチウィンドウの画素データを一時的
に記憶して転送するバッファであり、現符号化ブロック
供給データユニット１０００から送出された現符号化ブ
ロック１１０の画素データとサーチウィンドウデータ供
給ユニット２０００から送出された各候補ブロックの画
素データとが各プロセッサエレメントＰＥ（ｘ，ｙ）に
おいて位置的に対応するように他のレジスタ（ｘ，ｙ）
とともに設けられている。

【０１４４】また、入力レジスタＩＲ（５，０）は、サ
ーチウィンドウデータ供給ユニット２０００の出力端子
Ｓ０と電気的に接続され、入力レジスタＩＲ（５，２）
は、サーチウィンドウデータ供給ユニット２０００の出
力端子Ｓ１と電気的に接続され、入力レジスタＩＲ
（５，４）は、サーチウィンドウデータ供給ユニット２
０００の出力端子Ｓ１と電気的に接続される。

【０１４５】ここで、動作モード選択ユニット６０００
で第１動作モードが選択された場合には、サーチウィン
ドウデータ供給ユニット２０００の出力端子Ｓ０，Ｓ
１，Ｓ２から出力された画素データが、それぞれ入力レ
ジスタＩＲ（５，０），ＩＲ（５，２）およびにＩＲ
（５，４）に入力される。一方、動作モード選択ユニッ
ト６０００で第２動作モードが選択された場合には、サ
ーチウィンドウデータ供給ユニット２０００の出力端子
Ｓ０，Ｓ２から出力された画素データが、それぞれ入力
レジスタＩＲ（５，０），ＩＲ（５，４）に入力され
る。

【０１４６】各第１サイドレジスタＳＲ（ｘ，ｙ）およ
び第２サイドレジスタＳＲ（ｘ，ｙ）は、サーチウィン
ドウの画素データを一時的に記憶して転送するバッファ
であり、各プロセッサエレメントＰＥ（ｘ，ｙ）および
レジスタ（ｘ，ｙ）に入力された各画素データを全体と
して図１１における上下方向に転送するように設けられ
ている。

【０１４７】次に、各プロセッサエレメントＰＥ（ｘ，
ｙ）の基本的な端子配置および基本的なブロック図を説
明する。図１２に示すように、各プロセッサエレメント
ＰＥ（ｘ，ｙ）は、入力端子ＹＵｉ１，ＹＵｉ２，ＹＤ
ｉ１，ＹＤｉ２，ＹＨｉ１，ＹＨｉ２，ＤｉおよびＸ並
びに出力端子ＹＵｏ，ＹＤｏ，ＹＨｏおよびＤｏを有
し、さらに、図５に示された信号出力ユニット５０００
の出力端子に接続された図示しない入力端子および動作
モード選択ユニット６０００の出力端子Ｐ６１，６２に
接続された図示しない入力端子を有している。

【０１４８】図１３に示すように、各プロセッサエレメ
ントＰＥ（ｘ，ｙ）は、動作モード選択部３１００、転
送方向選択部３２００、ディストーション算出部３３０
０およびディストーション転送部３４００から構成され
ている。動作モード選択部３１００は、さらに、第１セ
レクタ３１０１、第２セレクタ３１０２、第３セレクタ
３１０３によって構成される。

【０１４９】第１セレクタ３１０１、第２セレクタ３１
０２および第３セレクタ３１０３は、それぞれ入力端子
Ｓ，Ａ，Ｂおよび出力端子Ｙを有する。第１セレクタ３
１０１および第２セレクタ３１０２の入力端子Ｓは、動
作モード選択ユニット６０００の出力端子Ｐ６１に電気
的に接続され、第１セレクタ３１０１および第２セレク
タ３１０２は、この入力端子Ｓを通して動作モード選択
ユニット６０００から出力された信号ＳＶを入力する。
第３セレクタ３１０３の入力端子Ｓは、動作モード選択
ユニット６０００の出力端子Ｐ６２に電気的に接続さ
れ、第３セレクタ３１０３は、この入力端子Ｓを通して
動作モード選択ユニット６０００から出力された信号Ｓ
Ｈを入力する。

【０１５０】各セレクタは、入力端子Ｓを通して入力さ
れた信号ＳＶまたは信号ＳＨに基づいて入力端子Ａおよ
び入力端子Ｂの何れか一方の入力端子と出力端子Ｙを電
気的に接続する切換器であり、入力端子Ｓを通して入力
された信号ＳＶまたは信号ＳＨが０のとき、入力端子Ａ
と出力端子Ｙを電気的に接続し、入力端子Ｓを通して入
力された信号ＳＶまたは信号ＳＨが１のとき、入力端子
Ｂと出力端子Ｙを電気的に接続する。

【０１５１】第１セレクタ３１０１の入力端子Ａは、入
力端子ＹＵｉ１を介して後述する中間レジスタＩＰ
（ｘ，ｙ＋１）のデ−タ出力端子ＹＵｏに電気的に接続
される。第１セレクタ３１０１の入力端子Ｂは、入力端
子ＹＵｉ２を介してプロセッサエレメントＰＥ（ｘ，ｙ
＋２）のデ−タ出力端子ＹＵｏに電気的に接続される。
第１セレクタ３１０１の出力端子Ｙは、転送方向選択部
３２００の第４セレクタ３２０１の入力端子Ａに電気的
に接続される。

【０１５２】第２セレクタ３１０２の入力端子Ａは、入
力端子ＹＤｉ１を介して後述する中間レジスタＩＰ
（ｘ，ｙ−１）のデ−タ出力端子ＹＤｏに電気的に接続
される。第２セレクタ３１０２の入力端子Ｂは、入力端
子ＹＤｉ２を介してプロセッサエレメントＰＥ（ｘ，ｙ
−２）のデ−タ出力端子ＹＤｏに電気的に接続される。
第２セレクタ３１０２の出力端子Ｙは、第４セレクタ３
２０１の入力端子Ｂに電気的に接続される。

【０１５３】第３セレクタ３１０３の入力端子Ａは、入
力端子ＹＨｉ１を介して後述する中間レジスタＩＰ（ｘ
＋１，ｙ）のデ−タ出力端子ＹＨｏに電気的に接続され
る。第３セレクタ３１０３の入力端子Ｂは、入力端子Ｙ
Ｈｉ２を介してプロセッサエレメントＰＥ（ｘ＋２，
ｙ）のデ−タ出力端子ＹＨｏに電気的に接続される。第
３セレクタ３１０３の出力端子Ｙは、第４セレクタ３２
０１の入力端子Ｃに電気的に接続される。

【０１５４】次に、転送方向選択部３２００は、第４セ
レクタ３２０１および第１フリップフロップ３２０２か
ら構成される。第４セレクタ３２０１は、入力端子Ｓ
０，Ｓ１，Ａ，Ｂ，Ｃおよび出力端子Ｙを有する。入力
端子Ｓ０は、信号出力ユニット５０００の出力端子Ｐ５
３に電気的に接続され、入力端子Ｓ１は、信号出力ユニ
ット５０００の出力端子Ｐ５４に電気的に接続される。
また、入力端子Ａは、第１セレクタ３１０１の出力端子
Ｙに電気的に接続され、入力端子Ｂは、第２セレクタ３
１０２の出力端子Ｙに電気的に接続され、入力端子Ｃ
は、第３セレクタ３１０３の出力端子Ｙに電気的に接続
され、出力端子Ｙは、第１フリップフロップ３２０２の
入力端子ａに接続される。

【０１５５】第４セレクタ３２０１は、入力端子Ｓ０，
Ｓ１を通してそれぞれ信号出力ユニット５０００から出
力された信号ＳＵ，ＳＬを入力し、入力された信号Ｓ
Ｕ，ＳＬに基づいて入力端子Ａ，Ｂ，Ｃの何れか一つの
入力端子と出力端子Ｙを電気的に接続する切換器であ
り、信号ＳＵ，ＳＬが、それぞれ１，０のときには、入
力端子Ａと出力端子Ｙを電気的に接続し、０，０のとき
には、入力端子Ｂと出力端子Ｙを電気的に接続し、０，
１および１，１のときには、入力端子Ｃと出力端子Ｙを
電気的に接続する。

【０１５６】第１フリップフロップ３２０２は、Ｄフリ
ップフロップからなり、入力端子ｓ，ａおよび出力端子
ｂを有する。入力端子ｓは、信号出力ユニット５０００
の出力端子Ｐ５１に電気的に接続される。第１フリップ
フロップ３２０２は、信号出力ユニット５０００から出
力されたクロックパルス信号ＣＫ１を入力端子ｓを通し
て入力し、入力されたクロックパルス信号ＣＫ１の１パ
ルス毎に同期して、入力端子ａに入力されたデータを出
力端子ｂにラッチする。

【０１５７】この入力端子ａは、第４セレクタ３２０１
の出力端子Ｙに電気的に接続される。また、出力端子ｂ
は、ディストーション算出部３３００の減算器３３０１
の入力端子Ａに電気的に接続されるとともに、出力端子
ＹＵｏを介して後述する中間レジスタＩＰ（ｘ，ｙ−
１）の入力端子ＹＵｉ１およびプロセッサエレメントＰ
Ｅ（ｘ，ｙ−２）の入力端子ＹＵｉ２に電気的に接続さ
れ、出力端子ＹＤｏを介して後述する中間レジスタＩＰ
（ｘ，ｙ＋１）の入力端子ＹＤｉ１およびプロセッサエ
レメントＰＥ（ｘ，ｙ＋２）の入力端子ＹＤｉ２に電気
的に接続され、出力端子ＹＨｏを介して後述する中間レ
ジスタＩＰ（ｘ−１，ｙ）の入力端子ＹＨｉ１およびプ
ロセッサエレメントＰＥ（ｘ−２，ｙ）の入力端子ＹＨ
ｉ２に電気的に接続される。

【０１５８】ディストーション算出部３３００は、さら
に、減算器３３０１、正数変換器３３０２、論理積演算
器３３０３、加算器３３０４および第２フリップフロッ
プ３３０５から構成される。減算器３３０１は、入力端
子Ａ，Ｂおよび出力端子Ｙを有する。入力端子Ａは、転
送方向選択部３２００の第１フリップフロップ３２０２
の出力端子ｂに電気的に接続され、入力端子Ｂは、入力
端子Ｘを介して現符号化ブロックデータ供給ユニット１
０００の出力端子Ｒに電気的に接続される。

【０１５９】減算器３３０１は、入力端子Ａを通して入
力されたサーチウィンドウの画素データから入力端子Ｂ
を通して入力された現符号化ブロックの画素データを減
算して出力端子Ｙから出力するものである。正数変換器
３３０２は、入力端子および出力端子を有する。入力端
子は、減算器３３０１の出力端子Ｙに電気的に接続さ
れ、出力端子は、加算器３３０４の入力端子Ａに電気的
に接続される。正数変換器３３０２は、入力端子から入
力されたデータを絶対値演算または二乗演算により正数
データに変換して出力端子から出力する。

【０１６０】論理積演算器３３０３は、入力端子Ａ，Ｂ
および出力端子Ｙを有する。入力端子Ａは、信号出力ユ
ニット５０００の出力端子Ｐ５５に電気的に接続され、
入力端子Ｂは、第２フリップフロップ３３０５の出力端
子ｂに電気的に接続され、出力端子Ｙは、加算器３３０
４の入力端子Ｂに電気的に接続される。論理積演算器３
３０３は、入力端子Ａを介して信号出力ユニット５００
０から出力されたパルス信号ＣＬを入力し、入力端子Ｂ
を介して第２フリップフロップ３３０５の出力端子ｂか
ら出力されたデータを入力し、入力されたパルス信号Ｃ
Ｌを反転したデータと入力端子Ｂから入力されたデータ
との論理積を演算し、その演算結果を出力端子Ｙに出力
する。ここで、信号ＣＬが０のときには、信号ＣＬを反
転したデータは、すべてのビットが１で表され、入力端
子Ｂから入力されたデータが論理積の演算結果として出
力端子Ｙに出力され、信号ＣＬが１のときには、信号Ｃ
Ｌを反転したデータは、すべてのビットが０で表され、
そのままこのデータが論理積の演算結果として出力端子
Ｙに出力される。

【０１６１】加算器３３０４は、入力端子Ａ，Ｂおよび
出力端子Ｙを有する。入力端子Ａは、正数変換器３３０
２の出力端子に電気的に接続され、入力端子Ｂは、論理
積演算器３３０３の出力端子Ｙに電気的に接続される。
出力端子Ｙは、第２フリップフロップ３３０５の入力端
子ａに電気的に接続される。加算器３３０４は、入力端
子Ａを通して入力されたデータと入力端子Ｂを通して入
力されたデータを加算して出力端子Ｙから出力する。

【０１６２】第２フリップフロップ３３０５は、Ｄフリ
ップフロップからなり、入力端子ｓ，ａおよび出力端子
ｂを有する。入力端子ｓは、信号出力ユニット５０００
の出力端子Ｐ５１に電気的に接続され、入力端子ａ、は
加算器３３０４の出力端子Ｙに電気的に接続され、出力
端子ｂは、ディストーション転送部３４００の第５セレ
クタ３４０１の入力端子Ｂに電気的に接続されるととも
に、論理積演算器３３０３の入力端子Ｂに電気的に接続
される。

【０１６３】第２フリップフロップ３３０５は、信号出
力ユニット５０００から送出されたクロックパルス信号
ＣＫ１のパルス毎に同期して、入力端子ａに入力されて
いるデータを出力端子ｂにラッチする。ディストーショ
ン転送部３４００は、さらに、第５セレクタ３４０１お
よび第３フリップフロップ３４０２から構成される。

【０１６４】第５セレクタ３４０１は、入力端子Ｓ，
Ａ，Ｂおよび出力端子Ｙを有する。入力端子Ｓは、信号
出力ユニット５０００の出力端子Ｐ５６に電気的に接続
され、入力端子Ａは、入力端子Ｄｉを介してプロセッサ
エレメントＰＥ（ｘ＋２，ｙ）の出力端子Ｄｏに電気的
に接続される。入力端子Ｂは、ディストーション算出部
３３００の第２フリップフロップ３３０２出力端子ｂに
電気的に接続され、出力端子Ｙは、第３フリップフロッ
プ３４０２の入力端子ａに電気的に接続される。

【０１６５】第５セレクタ３４０１は、信号出力ユニッ
ト５０００から出力されたパルス信号ＬＤを入力端子Ｓ
を通して入力し、入力された信号ＬＤに基づいて入力端
子Ａ，Ｂの何れか一方の入力端子と出力端子Ｙを電気的
に接続する切換器であり、入力された信号ＬＤが０のと
き、入力端子Ａと出力端子Ｙを電気的に接続し、入力端
子Ｓに入力された信号ＬＤが１のとき、入力端子Ｂと出
力端子Ｙを電気的に接続する。

【０１６６】第３フリップフロップ３４０２は、Ｄフリ
ップフロップからなり、入力端子ｓ，ａおよび出力端子
ｂを有する。入力端子ｓは、信号出力ユニット５０００
の出力端子Ｐ５２に電気的に接続され、入力端子ａは、
第４セレクタ３４０１の出力端子Ｙと電気的に接続さ
れ、出力端子ｂは、出力端子Ｄｏを介してプロセッサエ
レメントＰＥ（ｘ−２，ｙ）の入力端子Ｄｉに電気的に
接続される。

【０１６７】第３フリップフロップ３４０２は、信号出
力ユニット５０００から出力されたパルス信号ＣＫ２を
入力端子ｓを通して入力し、入力されたパルス信号ＣＫ
２のパルス毎に同期して、入力端子ａに入力されている
データを出力端子ｂにラッチする。次に、プロセッサエ
レメントＰＥ（ｘ，ｙ）の端子配置およびブロック図の
特殊なケースを説明する。プロセッサエレメントＰＥ
（ｘ，ｙ）は、図１１に示された配置位置の違いによ
り、端子配置およびブロック図が異なる。以下、その違
いを説明する。

【０１６８】まず、後述する入力レジスタＩＲ（５，
ｙ）に隣接した各プロセッサエレメントＰＥ（４，ｙ）
の端子配置は、図１２示されたプロセッサエレメントＰ
Ｅ（ｘ，ｙ）の端子配置からＹＨｉ２を除いたものであ
る。また、各プロセッサエレメントＰＥ（４，ｙ）のブ
ロック図は、図１３に示されたプロセッサエレメント
（ｘ，ｙ）のブロック図から動作モード選択部３１００
の第３セレクタ３１０３を除いたものである。

【０１６９】ここで、転送方向選択部３２００の第４セ
レクタ３２０１の入力端子Ｃは、入力端子ＹＨｉ１を介
して同行の入力レジスタＩＲ（５，ｙ）の出力端子ＹＨ
ｏに電気的に接続される。次に、後述する第１サイドレ
ジスタＳＲ（ｘ，−１）に面した各プロセッサエレメン
トＰＥ（ｘ，０）の端子配置は、図１２に示されたプロ
セッサエレメントＰＥ（ｘ，ｙ）の端子配置からＹＤｉ
２を除いたものである。また、各プロセッサエレメント
ＰＥ（ｘ，０）ブロック図は、図１３に示されたプロセ
ッサエレメントＰＥ（ｘ，ｙ）のブロック図から動作モ
ード選択部３１００の第２セレクタ３１０２を除いたも
のである。

【０１７０】ここで、転送方向選択部３２００の第４セ
レクタ３２０１の入力端子Ｂは、入力端子ＹＤｉ１を介
して同列の第１サイドレジスタＳＲ（ｘ，−１）の出力
端子ＹＤｏに電気的に接続される。出力端子ＹＵｏは、
同列の第１サイドレジスタＳＲ（ｘ，−１）の入力端子
ＹＵｉ１に電気的に接続される。次に、後述する第２サ
イドレジスタＳＲ（ｘ，５）に面した各プロセッサエレ
メントＰＥ（ｘ，４）の端子配置は、図１２に示された
プロセッサエレメントＰＥ（ｘ，ｙ）の端子配置からＹ
Ｕｉ２を除いたものである。また、各プロセッサエレメ
ントＰＥ（ｘ，４）のブロック図は、図１３に示された
プロセッサエレメントＰＥ（ｘ，ｙ）のブロック図から
動作モード選択部３１００の第１セレクタ３１０１を除
いたものである。

【０１７１】ここで、転送方向選択部３２００の第４セ
レクタ３２０１の入力端子Ａは、入力端子ＹＵｉ１を介
して同列の第２サイドレジスタＳＲ（ｘ，５）の出力端
子ＹＵｏに電気的に接続される。出力端子ＹＤｏは、同
列の第２サイドレジスタＳＲ（ｘ，５）の入力端子ＹＤ
ｉ１に電気的に接続される。さらに、プロセッサエレメ
ントＰＥ（０，０），ＰＥ（０，２），ＰＥ（０，４）
の出力端子ＹＨｏは、後述する最小ディストーション検
出部４０００の入力端子Ｄ０，Ｄ１，Ｄ２にそれぞれ電
気的に接続される。

【０１７２】次に、中間レジスタＩＰ（ｘ，ｙ）の基本
的な端子配置およびブロック図を説明する。図１４に示
すように、各中間レジスタＩＰ（ｘ，ｙ）は、入力端子
ＹＵｉ１，ＹＵｉ２，ＹＤｉ１，ＹＤｉ２，ＹＨｉ１お
よびＹＨｉ２並びに出力端子ＹＵｏ，ＹＤｏおよびＹＨ
ｏを有し、さらに、図５に示された信号出力ユニット５
０００の出力端子に接続された図示しない入力端子およ
び動作モード選択ユニット６０００の出力端子Ｐ６１，
６２に接続された図示しない入力端子を有している。

【０１７３】図１５に示すように、各中間レジスタＩＰ
（ｘ，ｙ）は、動作モード選択部３１１０および転送方
向選択部３２１０から構成されている。動作モード選択
部３１１０は、さらに、第１セレクタ３１１１、第２セ
レクタ３１１２、第３セレクタ３１１３によって構成さ
れる。第１セレクタ３１１１、第２セレクタ３１１２お
よび第３セレクタ３１１３は、それぞれ入力端子Ｓ，
Ａ，Ｂおよび出力端子Ｙを有する。第１セレクタ３１１
１および第２セレクタ３１１２の入力端子Ｓは、動作モ
ード選択ユニット６０００の出力端子Ｐ６１に電気的に
接続され、第１セレクタ３１１１および第２セレクタ３
１１２は、この入力端子Ｓを通して動作モード選択ユニ
ット６０００から出力された信号ＳＶを入力する。第３
セレクタ３１１３の入力端子Ｓは、動作モード選択ユニ
ット６０００の出力端子Ｐ６２に電気的に接続され、第
３セレクタ３１１３は、この入力端子Ｓを通して動作モ
ード選択ユニット６０００から出力され信号ＳＨを入力
する。

【０１７４】各セレクタは、入力端子Ｓを通して入力さ
れた信号ＳＶまたは信号ＳＨに基づいて入力端子Ａおよ
び入力端子Ｂの何れか一方の入力端子と出力端子Ｙを電
気的に接続する切換器であり、入力端子Ｓを通して入力
された信号ＳＶまたは信号ＳＨが０のとき、入力端子Ａ
と出力端子Ｙを電気的に接続し、入力端子Ｓを通して入
力された信号ＳＶまたは信号ＳＨが１のとき、入力端子
Ｂと出力端子Ｙを電気的に接続する。

【０１７５】第１セレクタ３１１１の入力端子Ａは、入
力端子ＹＵｉ１を介してプロセッサエレメントＰＥ
（ｘ，ｙ＋１）または中間レジスタＩＰ（ｘ，ｙ＋１）
のデ−タ出力端子ＹＵｏに電気的に接続される。第１セ
レクタ３１１１の入力端子Ｂは、入力端子ＹＵｉ２を介
してプロセッサエレメントＰＥ（ｘ，ｙ＋２）または中
間レジスタＩＰ（ｘ，ｙ＋２）のデ−タ出力端子ＹＵｏ
に電気的に接続される。第１セレクタ３１１１の出力端
子Ｙは、転送方向選択部３２１０の第４セレクタ３２１
１の入力端子Ａに電気的に接続される。

【０１７６】第２セレクタ３１１２の入力端子Ａは、入
力端子ＹＤｉ１を介してプロセッサエレメントＰＥ
（ｘ，ｙ−１）または中間レジスタＩＰ（ｘ，ｙ−１）
のデ−タ出力端子ＹＤｏに電気的に接続される。第２セ
レクタ３１０２の入力端子Ｂは、入力端子ＹＤｉ２を介
してプロセッサエレメントＰＥ（ｘ，ｙ−２）または中
間レジスタＩＰ（ｘ，ｙ−２）のデ−タ出力端子ＹＤｏ
に電気的に接続される。第２セレクタ３１０２の出力端
子Ｙは、第４セレクタ３２１１の入力端子Ｂに電気的に
接続される。

【０１７７】第３セレクタ３１１３の入力端子Ａは、入
力端子ＹＨｉ１を介してプロセッサエレメントＰＥ（ｘ
＋１，ｙ）または中間レジスタＩＰ（ｘ＋１，ｙ）のデ
−タ出力端子ＹＨｏに電気的に接続される。第３セレク
タ３１１３の入力端子Ｂは、入力端子ＹＨｉ２を介して
プロセッサエレメントＰＥ（ｘ＋２，ｙ）または中間レ
ジスタＩＰ（ｘ＋２，ｙ）のデ−タ出力端子ＹＨｏに電
気的に接続される。第３セレクタ３１１３の出力端子Ｙ
は、第４セレクタ３２１１の入力端子Ｃに電気的に接続
される。

【０１７８】次に、転送方向選択部３２１０は、第４セ
レクタ３２１１および第１フリップフロップ３２１２か
ら構成される。第４セレクタ３２１１は、入力端子Ｓ
０，Ｓ１，Ａ，Ｂ，Ｃおよび出力端子Ｙを有する。入力
端子Ｓ０は、信号出力ユニット５０００の出力端子Ｐ５
３に電気的に接続され、入力端子Ｓ１は、信号出力ユニ
ット５０００の出力端子Ｐ５４に電気的に接続される。
また、入力端子Ａは、第１セレクタ３１１１の出力端子
Ｙに電気的に接続され、入力端子Ｂは、第２セレクタ３
１１２の出力端子Ｙに電気的に接続され、入力端子Ｃ
は、第３セレクタ３１１３の出力端子Ｙに電気的に接続
され、出力端子Ｙは、第１フリップフロップ３２１２の
入力端子ａに接続される。

【０１７９】第４セレクタ３２１１は、入力端子Ｓ０，
Ｓ１を通してそれぞれ信号出力ユニット５０００から出
力された信号ＳＵ，ＳＬを入力し、入力された信号Ｓ
Ｕ，ＳＬに基づいて入力端子Ａ，Ｂ，Ｃの何れか一つの
入力端子と出力端子Ｙを電気的に接続する切換器であ
り、信号ＳＵ，ＳＬが、それぞれ１，０のときには、入
力端子Ａと出力端子Ｙを電気的に接続し、０，０のとき
には、入力端子Ｂと出力端子Ｙを電気的に接続し、０，
１および１，１のときには、入力端子Ｃと出力端子Ｙを
電気的に接続する。

【０１８０】第１フリップフロップ３２１２は、Ｄフリ
ップフロップからなり、入力端子ｓ，ａおよび出力端子
ｂを有する。入力端子ｓは、信号出力ユニット５０００
の出力端子Ｐ５１に電気的に接続される。第１フリップ
フロップ３２１２は、信号出力ユニット５０００から出
力されたクロックパルス信号ＣＫ１を入力端子ｓを通し
て入力し、入力されたクロックパルス信号ＣＫ１の１パ
ルス毎に同期して、入力端子ａに入力されたデータを出
力端子ｂにラッチする。

【０１８１】各中間レジスタＩＰ（ｘ，ｙ）もプロセッ
サエレメントＰＥ（ｘ，ｙ）と同様に図１１に示された
配置位置の違いにより、端子配置およびブロック図が異
なる。以下、その違いを説明する。各中間レジスタＩＰ
（１，ｙ）および 各中間レジスタＩＰ（３，ｙ）の端
子配置は、図１４に示された中間レジスタＩＰ（ｘ，
ｙ）の端子配置からＹＨｉ２を除いたものである。ま
た、各中間レジスタＩＰ（１，ｙ）および 各中間レジ
スタＩＰ（３，ｙ）のブロック図は、図１５に示された
中間レジスタＩＰ（ｘ，ｙ）のブロック図から動作モー
ド選択部３１１０の第３セレクタ３１１３を除いたもの
である。

【０１８２】ここで、転送方向選択部３２１０の第４セ
レクタ３２１１の入力端子Ｃは、入力端子ＹＨｉ１を介
して同行のプロセッサエレメントＰＥ（ｘ＋１，ｙ）、
中間レジスタＩＰ（ｘ＋１，ｙ）または入力レジスタＩ
Ｒ（ｘ＋１，ｙ）の出力端子ＹＨｏに電気的に接続され
る。出力端子ＹＨｏは、同行のプロセッサエレメントＰ
Ｅ（ｘ−１，ｙ）または中間レジスタＩＰ（ｘ−１，
ｙ）の入力端子ＹＨｉ１に電気的に接続される。

【０１８３】次に、各中間レジスタＩＰ（ｘ，１）およ
び各中間レジスタＩＰ（Ｘ，３）の端子配置は、図１４
に示された中間レジスタＩＰ（ｘ，ｙ）の端子配置から
ＹＵｉ２およびＹＤｉ２を除いたものである。また、各
中間レジスタＩＰ（ｘ，１）および各中間レジスタＩＰ
（Ｘ，３）のブロック図は、図１５に示された中間レジ
スタＩＰ（ｘ，ｙ）のブロック図から動作モード選択部
３１１０の第１セレクタ３１１１および第２セレクタ３
１１２を除いたものである。

【０１８４】ここで、転送方向選択部３２１０の第４セ
レクタの３２１１入力端子Ａは、入力端子ＹＵｉ１を介
して同列のプロセッサエレメントＰＥ（ｘ，ｙ＋１）ま
たは中間レジスタＩＰ（ｘ，ｙ＋１）の出力端子ＹＵｏ
に電気的に接続される。出力端子ＹＵｏは、同列のプロ
セッサエレメントＰＥ（ｘ，ｙ−１）または中間レジス
タＩＰ（ｘ，ｙ−１）の入力端子ＹＵｉ１に電気的に接
続される。第４セレクタ３２１１の入力端子Ｂは、入力
端子ＹＤｉ１を介して同列のプロセッサエレメントＰＥ
（ｘ，ｙ−１）または中間レジスタＩＰ（ｘ，ｙ−１）
の出力端子ＹＤｏに電気的に接続される。出力端子ＹＤ
ｏは、同列のプロセッサエレメントＰＥ（ｘ，ｙ＋１）
または中間レジスタＩＰ（ｘ，ｙ＋１）の入力端子ＹＤ
ｉ１に電気的に接続される。

【０１８５】さらに、中間レジスタＩＰ（０，１）およ
び中間レジスタＩＰ（０，３）の場合には、図１５に示
された出力端子ＹＨｏがない。次に、各入力レジスタＩ
Ｒ（ｘ，ｙ）の端子配置およびブロック図を説明する。
まず、図１６に示すように、入力レジスタＩＲ（５，
０）および入力レジスタＩＲ（５，４）は、入力端子Ｙ
Ｈｉ１並びに出力端子ＹＵｏ，ＹＤｏおよびＹＨｏを有
し、さらに、図５に示された信号出力ユニット５０００
の出力端子に接続された図示しない入力端子を有してい
る。

【０１８６】また、図１７に示すように、入力レジスタ
ＩＲ（５，０）および入力レジスタＩＲ（５，４）は、
第１フリップフロップ３２２２によって構成されてい
る。第１フリップフロップ３２２２は、Ｄフリップフロ
ップからなり、入力端子ｓ，ａおよび出力端子ｂを有す
る。入力端子ｓは、信号出力ユニット５０００の出力端
子Ｐ５１に電気的に接続される。第１フリップフロップ
３２２２は、信号出力ユニット５０００から出力された
クロックパルス信号ＣＫ１を入力端子ｓを通して入力
し、入力されたクロックパルス信号ＣＫ１の１パルス毎
に同期して、入力端子ａに入力されたデータを出力端子
ｂにラッチする。

【０１８７】ここで、入力レジスタＩＲ（５，０）の第
１フリップフロップ３２２２の入力端子ａは、入力端子
ＹＨｉ１を介してサーチウィンドウデータ供給ユニット
２０００の出力端子Ｓ０に電気的に接続される。出力端
子ＹＵｏは、第１サイドレジスタＳＲ（５，−１）の入
力端子ＹＵｉ１に電気的に接続される。出力端子ＹＤｏ
は、入力レジスタＩＲ（５，１）の入力端子ＹＤｉ１お
よび入力レジスタＩＲ（５，２）の入力端子ＹＤｉ２に
電気的に接続される。出力端子ＹＨｏは、プロセッサエ
レメントＰＥ（４，０）の入力端子ＹＨｉ１に電気的に
接続される。

【０１８８】また、入力レジスタＩＲ（５，４）の第１
フリップフロップ３２２２の入力端子ａは、入力端子Ｙ
Ｈｉ１を介してサーチウィンドウブロックデータ供給ユ
ニット２０００の出力端子Ｓ２に電気的に接続される。
出力端子ＹＵｏは、入力レジスタＩＲ（５，３）の入力
端子ＹＵｉ１および入力レジスタＩＲ（５，２）の入力
端子ＹＵｉ２に電気的に接続される。出力端子ＹＤｏ
は、第２サイドレジスタＳＲ（５，５）の入力端子ＹＤ
ｉ１に電気的に接続される。出力端子ＹＨｏは、プロセ
ッサエレメントＰＥ（４，４）の入力端子ＹＨｉ１に電
気的に接続される。

【０１８９】次に、図１８に示すように、入力レジスタ
ＩＲ（５，１）および入力レジスタＩＲ（５，３）は、
入力端子ＹＵｉ１，ＹＤｉ１および出力端子ＹＨｏを有
し、さらに、図５に示された信号出力ユニット５０００
の出力端子に接続された図示しない入力端子を有してい
る。また、図１９に示すように、入力レジスタＩＲ
（５，１）および入力レジスタＩＲ（５，３）は、転送
方向選択部３２３０によって構成され、転送方向選択部
３２３０は、さらに、第４セレクタ３２３１および第１
フリップフロップ３２３２から構成される。

【０１９０】第４セレクタ３２３１は、入力端子Ｓ，
Ａ，Ｂおよび出力端子Ｙを有する。入力端子Ｓは、信号
出力ユニット５０００の出力端子Ｐ５４に電気的に接続
される。入力端子Ａは、入力端子ＹＵｉ１を通して入力
レジスタＩＲ（５，ｙ＋１）の出力端子ＹＵｏに電気的
に接続され、入力端子Ｂは、入力端子ＹＤｉ１を通して
入力レジスタＩＲ（５，ｙ−１）の出力端子ＹＤｏに電
気的に接続される。出力端子Ｙは、第１フリップフロッ
プ３２３２の入力端子ａに電気的に接続される。

【０１９１】第４セレクタ３２１１は、入力端子Ｓを通
してそれぞれ信号出力ユニット５０００から出力された
信号ＳＵを入力し、入力された信号ＳＵに基づいて入力
端子Ａ，Ｂの何れか一方の入力端子と出力端子Ｙを電気
的に接続する切換器であり、信号ＳＵが、０のときに
は、入力端子Ｂと出力端子Ｙを電気的に接続し、１のと
きには、入力端子Ａと出力端子Ｙを電気的に接続する。

【０１９２】第１フリップフロップ３２３２は、Ｄフリ
ップフロップからなり、入力端子ｓ，ａおよび出力端子
ｂを有する。入力端子ｓは、信号出力ユニット５０００
の出力端子Ｐ５１に電気的に接続される。入力端子ａ
は、第４セレクタ３２３１の出力端子Ｙに電気的に接続
される。出力端子ｂは、出力端子ＹＨｏを介して同行の
中間レジスタＩＰ（４、ｙ）の入力端子ＹＨｉ１に電気
的に接続される。

【０１９３】第１フリップフロップ３２３２は、信号出
力ユニット５０００から出力されたクロックパルス信号
ＣＫ１を入力端子ｓを通して入力し、入力されたクロッ
クパルス信号ＣＫ１の１パルス毎に同期して、入力端子
ａに入力されたデータを出力端子ｂにラッチする。次
に、図２０に示すように、入力レジスタＩＲ（５，２）
は、入力端子ＹＵｉ１，ＹＵｉ２，ＹＤｉ１，ＹＤｉ
２，ＹＨｉ１および出力端子ＹＵｏ，ＹＤｏ，ＹＨｏを
有し、さらに、図５に示された信号出力ユニット５００
０の出力端子に接続された図示しない入力端子および動
作モード選択ユニット６０００の出力端子Ｐ６１，６２
に接続された図示しない入力端子を有している。

【０１９４】また、図２１に示すように、入力レジスタ
ＩＲ（５，２）は、動作モード選択部３１２０および転
送方向選択部３２４０から構成されている。動作モード
選択部３１２０は、さらに、第１セレクタ３１２１およ
び第２セレクタ３１２２によって構成される。第１セレ
クタ３１２１および第２セレクタ３１２２は、それぞれ
入力端子Ｓ，Ａ，Ｂおよび出力端子Ｙを有し、それぞれ
の入力端子Ｓは、動作モード選択ユニット６０００の出
力端子Ｐ６１に電気的に接続される。

【０１９５】第１セレクタ３１１１および第２セレクタ
３１１２は、動作モード選択ユニット６０００から出力
された信号ＳＶを入力端子Ｓを通して入力し、入力され
た信号ＳＶまたは信号ＳＨに基づいて入力端子Ａおよび
入力端子Ｂの何れか一方の入力端子と出力端子Ｙを電気
的に接続する切換器であり、入力端子Ｓを通して入力さ
れた信号ＳＶが０のとき、入力端子Ａと出力端子Ｙを電
気的に接続し、信号ＳＶが１のとき、入力端子Ｂと出力
端子Ｙを電気的に接続する。

【０１９６】第１セレクタ３１２１の入力端子Ａは、入
力端子ＹＵｉ１を通して入力レジスタＩＲ（５，３）出
力端子ＹＵｏに電気的に接続される。入力端子Ｂは、入
力端子ＹＵｉ２を介して入力レジスタＩＲ（５，４）の
出力端子ＹＵｏに電気的に接続される。出力端子Ｙは、
転送方向選択部３２４０の第４セレクタ３２４１の入力
端子Ａに電気的に接続される。

【０１９７】第２セレクタ３１２２の入力端子Ａは、入
力端子ＹＤｉ１を介して入力レジスタＩＲ（５，１）の
出力端子ＹＤｏに電気的に接続される。入力端子Ｂは、
入力端子ＹＤｉ２を介して入力レジスタＩＲ（５，０）
の出力端子ＹＤｏに電気的に接続される。出力端子Ｙ
は、第４セレクタ３２４１の入力端子Ｂに電気的に接続
される。

【０１９８】次に、転送方向選択部３２１０は、第４セ
レクタ３２４１および第１フリップフロップ３２４２か
ら構成される。第４セレクタ３２４１は、入力端子Ｓ
０，Ｓ１，Ａ，Ｂ，Ｃおよび出力端子Ｙを有する。入力
端子Ｓ０は、信号出力ユニット５０００の出力端子Ｐ５
３に電気的に接続され、入力端子Ｓ１は、信号出力ユニ
ット５０００の出力端子Ｐ５４に電気的に接続される。
また、入力端子Ａは、第１セレクタ３１２１の出力端子
Ｙに電気的に接続され、入力端子Ｂは、第２セレクタ３
１２２の出力端子Ｙに電気的に接続される。入力端子Ｃ
は、入力端子ＹＨｉ１を介してサーチウィンドウデータ
供給ユニット２０００の出力端子Ｓ１に電気的に接続さ
れる。出力端子Ｙは、第１フリップフロップ３２４２の
入力端子ａに接続される。

【０１９９】第４セレクタ３２４１は、入力端子Ｓ０，
Ｓ１を通してそれぞれ信号出力ユニット５０００から出
力された信号ＳＵ，ＳＬを入力し、入力された信号Ｓ
Ｕ，ＳＬに基づいて入力端子Ａ，Ｂ，Ｃの何れか一方の
入力端子と出力端子Ｙを電気的に接続する切換器であ
り、信号ＳＵ，ＳＬが、それぞれ１，０のときには、入
力端子Ａと出力端子Ｙを電気的に接続し、０，０のとき
には、入力端子Ｂと出力端子Ｙを電気的に接続し、０，
１および１，１のときには、入力端子Ｃと出力端子Ｙを
電気的に接続する。

【０２００】第１フリップフロップ３２４２は、Ｄフリ
ップフロップからなり、入力端子ｓ，ａおよび出力端子
ｂを有する。入力端子ｓは、信号出力ユニット５０００
の出力端子Ｐ５１に電気的に接続される。第１フリップ
フロップ３２１２は、信号出力ユニット５０００から出
力されたクロックパルス信号ＣＫ１を入力端子ｓを通し
て入力し、入力されたクロックパルス信号ＣＫ１の１パ
ルス毎に同期して、入力端子ａに入力されたデータを出
力端子ｂにラッチする。

【０２０１】入力端子ａは、第４セレクタ３２４１の出
力端子と電気的に接続される。入力端子ｂは、出力端子
ＹＵｏを介して入力レジスタＩＲ（５，１）の入力端子
ＹＵｉ１に電気的に接続され、出力端子ＹＤｏを介して
入力レジスタＩＲ（５、３）の入力端子ＹＤｉ１に電気
的に接続され、出力端子ＹＨｏを介してプロセッサエレ
メントＰＥ（４，２）の入力端子ＹＨｉ１に電気的に接
続される。

【０２０２】次に、各第１サイドレジスタＳＲ（ｘ，−
１）の基本的な端子配置およびブロック図を説明する。
図２２に示すように、各第１サイドレジスタＳＲ（ｘ，
−１）は、入力端子ＹＵｉ１，ＹＨｉ１，ＹＨｉ２およ
び出力端子ＹＤｏ，ＹＨｏを有し、さらに、図５に示さ
れた信号出力ユニット５０００の出力端子に接続された
図示しない入力端子および動作モード選択ユニット６０
００の出力端子Ｐ６２に接続された図示しない入力端子
を有している。

【０２０３】また、図２３に示すように、各第１サイド
レジスタＳＲ（ｘ，−１）は、動作モード選択部３１３
０および転送方向選択部３２５０から構成されている。
動作モード選択部３１３０は、第３セレクタ３１３３に
よって構成される。第３セレクタ３１３３は、入力端子
Ｓ，Ａ，Ｂおよび出力端子Ｙを有する。入力端子Ｓは、
動作モード選択ユニット６０００の出力端子Ｐ６２に電
気的に接続される。

【０２０４】第３セレクタ３１３３は、入力端子Ｓを通
して動作モード選択ユニット６０００から出力され信号
ＳＨを入力し、入力された信号ＳＨに基づいて入力端子
Ａおよび入力端子Ｂの何れか一方の入力端子と出力端子
Ｙを電気的に接続する切換器であり、信号ＳＨが０のと
き、入力端子Ａと出力端子Ｙを電気的に接続し、信号Ｓ
Ｈが１のとき、入力端子Ｂと出力端子Ｙを電気的に接続
する。

【０２０５】第３セレクタ３１１３の入力端子Ａは、入
力端子ＹＨｉ１を介して第１サイドレジスタＳＲ（ｘ＋
１，ｙ）の出力端子ＹＨｏに電気的に接続される。入力
端子Ｂは、入力端子ＹＨｉ２を介して第１サイドレジス
タＳＲ（ｘ＋２，ｙ）出力端子ＹＨｏに電気的に接続さ
れる。出力端子Ｙは、第４セレクタ３２５１の入力端子
Ｃに電気的に接続される。

【０２０６】次に、転送方向選択部３２５０は、第４セ
レクタ３２５１および第１フリップフロップ３２５２か
ら構成される。第４セレクタ３２５１は、入力端子Ｓ，
Ａ，Ｂおよび出力端子Ｙを有する。入力端子Ｓは、信号
出力ユニット５０００の出力端子Ｐ５４に電気的に接続
される。入力端子Ａは、入力端子ＹＵｉ１を介してプロ
セッサエレメントＰＥ（ｘ，０）または中間レジスタＩ
Ｐ（ｘ，０）の出力端子ＹＵｏに電気的に接続される。
入力端子Ｂは、第３セレクタ３１３３の出力端子Ｙに電
気的に接続される。出力端子Ｙは、第１フリップフロッ
プ３２５２の入力端子ａに接続される。

【０２０７】第４セレクタ３２１１は、信号出力ユニッ
ト５０００から出力された信号ＳＬを入力端子Ｓを通し
て入力し、入力された信号ＳＬに基づいて入力端子Ａ，
Ｂの何れか一方の入力端子と出力端子Ｙを電気的に接続
する切換器であり、信号ＳＬが０のときには、入力端子
Ａと出力端子Ｙを電気的に接続し、信号ＳＬが１のとき
には、入力端子Ｂと出力端子Ｙを電気的に接続する。

【０２０８】第１フリップフロップ３２５２は、Ｄフリ
ップフロップからなり、入力端子ｓ，ａおよび出力端子
ｂを有する。入力端子ｓは、信号出力ユニット５０００
の出力端子Ｐ５１に電気的に接続される。第１フリップ
フロップ３２１２は、信号出力ユニット５０００から出
力されたクロックパルス信号ＣＫ１を入力端子ｓを通し
て入力し、入力されたクロックパルス信号ＣＫ１の１パ
ルス毎に同期して、入力端子ａに入力されたデータを出
力端子ｂにラッチする。

【０２０９】第１フリップフロップの出力端子ｂは、出
力端子ＹＤｏを介して同列のプロセッサエレメントＰＥ
（ｘ，０）または中間レジスタＩＰ（ｘ，０）の入力端
子ＹＤｉ１と電気的に接続され、出力端子ＹＨｏを介し
て第１サイドレジスタＳＲ（ｘ−１，−１）の入力端子
ＹＨｉ１および第１サイドレジスタＳＲ（ｘ−２，−
１）の入力端子ＹＨｉ２に電気的に接続される。

【０２１０】各第１サイドレジスタＳＲ（ｘ，−１）も
プロセッサエレメントＰＥ（ｘ，ｙ）と同様に図１１に
示された配置位置の違いにより、端子配置およびブロッ
ク図が異なる。以下、その違いを説明する。まず、第１
サイドレジスタＳＲ（０，−１）は、図２２に示された
出力端子ＹＨｏをもたない。

【０２１１】次に、第１サイドレジスタＳＲ（１，−
１）およびＳＲ（３，−１）は、図２２に示された入力
端子ＹＨｉ２をもたない。また、第１サイドレジスタＳ
Ｒ（１，−１）およびＳＲ（３，−１）のブロック図
は、図２３に示された動作モード選択部３１３０をもた
ない。ここで、転送方向選択部３２５０の第４セレクタ
３２５１の入力端子Ｂは、入力端子ＹＨｉ１を介して第
１サイドレジスタＳＲ（ｘ＋１，−１）の出力端子ＹＨ
ｏに電気的に接続される。出力端子ＹＨｏは、第１サイ
ドレジスタＳＲ（ｘ−１，−１）の入力端子ＹＨｉ１に
電気的に接続される。

【０２１２】次に、第１サイドレジスタＳＲ（５，−
１）は、図２２に示された入力端子ＹＨｉ１，ＹＨｉ２
をもたない。また、第１サイドレジスタ ＳＲ（５，−
１）は、第１フリップフロップ３２５２によって構成さ
れ、入力端子ａは、ＹＵｉ１を介して入力レジスタＩＲ
（５，０）の出力端子ＹＵｏに電気的に接続される。次
に、各第２サイドレジスタＳＲ（ｘ，５）の基本的な端
子配置およびブロック図を説明する。図２４に示すよう
に、各第２サイドレジスタＳＲ（ｘ，５）は、入力端子
ＹＤｉ１，ＹＨｉ１，ＹＨｉ２および出力端子ＹＵｏ，
ＹＨｏを有し、さらに、図５に示された信号出力ユニッ
ト５０００の出力端子に接続された図示しない入力端子
および動作モード選択ユニット６０００の出力端子Ｐ６
２に接続された図示しない入力端子を有している。

【０２１３】また、図２５に示すように、各第２サイド
レジスタＳＲ（ｘ，５）は、動作モード選択部３１４０
および転送方向選択部３２６０から構成されている。動
作モード選択部３１４０は、第３セレクタ３１４３によ
って構成される。第３セレクタ３１４３は、入力端子
Ｓ，Ａ，Ｂおよび出力端子Ｙを有する。入力端子Ｓは、
動作モード選択ユニット６０００の出力端子Ｐ６２に電
気的に接続される。

【０２１４】第３セレクタ３１４３は、入力端子Ｓを通
して動作モード選択ユニット６０００から出力され信号
ＳＨを入力し、入力された信号ＳＨに基づいて入力端子
Ａおよび入力端子Ｂの何れか一方の入力端子と出力端子
Ｙを電気的に接続する切換器であり、信号ＳＨが０のと
き、入力端子Ａと出力端子Ｙを電気的に接続し、信号Ｓ
Ｈが１のとき、入力端子Ｂと出力端子Ｙを電気的に接続
する。

【０２１５】第３セレクタ３１４３の入力端子Ａは、入
力端子ＹＨｉ１を介して第２サイドレジスタＳＲ（ｘ＋
１，ｙ）の出力端子ＹＨｏに電気的に接続される。入力
端子Ｂは、入力端子ＹＨｉ２を介して第２サイドレジス
タＳＲ（ｘ＋２，ｙ）出力端子ＹＨｏに電気的に接続さ
れる。出力端子Ｙは、第４セレクタ３２６１の入力端子
Ｃに電気的に接続される。

【０２１６】次に、転送方向選択部３２６０は、第４セ
レクタ３２６１および第１フリップフロップ３２６２か
ら構成される。第４セレクタ３２６１は、入力端子Ｓ，
Ａ，Ｂおよび出力端子Ｙを有する。入力端子Ｓは、信号
出力ユニット５０００の出力端子Ｐ５４に電気的に接続
される。入力端子Ａは、入力端子ＹＤｉ１を介してプロ
セッサエレメントＰＥ（ｘ，４）または中間レジスタＩ
Ｐ（ｘ，４）の出力端子ＹＤｏに電気的に接続される。
入力端子Ｂは、第３セレクタ３１４３の出力端子Ｙに電
気的に接続される。出力端子Ｙは、第１フリップフロッ
プ３２６２の入力端子ａに接続される。

【０２１７】第４セレクタ３２６１は、信号出力ユニッ
ト５０００から出力された信号ＳＬを入力端子Ｓを通し
て入力し、入力された信号ＳＬに基づいて入力端子Ａ，
Ｂの何れか一方の入力端子と出力端子Ｙを電気的に接続
する切換器であり、信号ＳＬが０のときには、入力端子
Ａと出力端子Ｙを電気的に接続し、信号ＳＬが１のとき
には、入力端子Ｂと出力端子Ｙを電気的に接続する。

【０２１８】第１フリップフロップ３２６２は、Ｄフリ
ップフロップからなり、入力端子ｓ，ａおよび出力端子
ｂを有する。入力端子ｓは、信号出力ユニット５０００
の出力端子Ｐ５１に電気的に接続される。第１フリップ
フロップ３２６２は、信号出力ユニット５０００から出
力されたクロックパルス信号ＣＫ１を入力端子ｓを通し
て入力し、入力されたクロックパルス信号ＣＫ１の１パ
ルス毎に同期して、入力端子ａに入力されたデータを出
力端子ｂにラッチする。

【０２１９】第１フリップフロップの出力端子ｂは、出
力端子ＹＵｏを介して同列のプロセッサエレメントＰＥ
（ｘ，４）または中間レジスタＩＰ（ｘ，４）の入力端
子ＹＤｉ１と電気的に接続され、出力端子ＹＨｏを介し
て第２サイドレジスタＳＲ（ｘ−１，５）の入力端子Ｙ
Ｈｉ１および第２サイドレジスタＳＲ（ｘ−２，５）の
入力端子ＹＨｉ２に電気的に接続される。

【０２２０】次に、各第２サイドレジスタＳＲ（ｘ，
５）もプロセッサエレメントＰＥ（ｘ，ｙ）と同様に図
１１に示された配置位置の違いにより、端子配置および
ブロック図が異なる。以下、その違いを説明する。ま
ず、第２サイドレジスタＳＲ（０，５）は、図２４に示
された出力端子ＹＨｏをもたない。

【０２２１】次に、第２サイドレジスタＳＲ（１，５）
およびＳＲ（３，５）は、図２４に示された入力端子Ｙ
Ｈｉ２をもたない。また、第２サイドレジスタＳＲ
（１，５）および第２サイドレジスタＳＲ（３，５）の
ブロック図は、図２５に示された動作モード選択部３１
４０をもたない。ここで、転送方向選択部３２５０の第
４セレクタ３２５１の入力端子Ｂは、入力端子ＹＨｉ１
を介して第２サイドレジスタＳＲ（ｘ＋１，５）の出力
端子ＹＨｏに電気的に接続される。出力端子ＹＨｏは、
第２サイドレジスタＳＲ（ｘ−１，５）の入力端子ＹＨ
ｉ１に電気的に接続される。

【０２２２】次に、第２サイドレジスタＳＲ（５，５）
は、図２２に示された入力端子ＹＨｉ１，ＹＨｉ２をも
たない。また、第２サイドレジスタ ＳＲ（５，５）
は、第１フリップフロップ３２６２によって構成され、
入力端子ａは、ＹＤｉ１を介して入力レジスタＩＲ
（５，４）の出力端子ＹＤｏに電気的に接続される。次
に、候補ブロック特定ユニット４０００のブロック図を
説明する。図２６に示すように、候補ブロック特定ユニ
ット４０００は、最小ディストーション検出部４１００
および動きベクトル特定部４２００から構成される。最
小ディストーション検出部４１００は、さらに、第１比
較器４１０１、論理和演算器４１０２、第２比較器４１
０３、セレクタ４１０４、第１フリップフロップ４１０
５、第２フリップフロップ４１０６によって構成され
る。

【０２２３】第１比較器４１０１は、入力端子Ｄ０，Ｄ
１，Ｄ２および出力端子Ｍ，Ｙを有する。入力端子Ｄ０
は、プロセッサエレエントＰＥ（０，０）の出力端子Ｄ
ｏに電気的に接続され、入力端子Ｄ１は、プロセッサエ
レエントＰＥ（０，２）の出力端子Ｄｏに電気的に接続
され、入力端子Ｄ２は、プロセッサエレエントＰＥ
（０，４）の出力端子Ｄｏに電気的に接続される。出力
端子Ｙは、第２比較器４１０３の入力端子Ａおよびセレ
クタ４１０４の入力端子Ａに電気的に接続される。出力
端子Ｍは、動きベクトル特定部４２００の第３フリップ
フロップ４２０４の入力端子ａに電気的に接続される。

【０２２４】第１比較器４１０１は、プロセッサエレエ
ントＰＥ（０，０）、プロセッサエレエントＰＥ（０，
２）およびプロセッサエレエントＰＥ（０，４）のそれ
ぞれのディストーション転送部３４００の第３フリップ
フロップ３４０２から出力端子Ｄｏを介して同時に出力
され、それぞれ入力端子Ｄ０、Ｄ１、Ｄ２を通して入力
された３つのディストーションを比較し、比較したディ
ストーションの中で最小のディストーションを出力端子
Ｙから出力するとともに、最小のディストーションが入
力された入力端子に対応する数値を表すデータＬＭＶｙ
を出力端子Ｍから出力する。ここで、出力端子Ｍから出
力されるデータＬＭＶｙは、最小のディストーションが
入力された入力端子が入力端子Ｄ０のときには０、Ｄ１
のときには１、Ｄ２のときには２を表すデータとする。

【０２２５】論理和演算器４１０２は、入力端子Ａ，Ｂ
および出力端子Ｙを有する。入力端子Ａは、信号出力ユ
ニット５０００の出力端子Ｐ５５に電気的に接続され、
入力端子Ｂは、第１フリップフロップ４１０５の出力端
子ｂに電気的に接続される。出力端子Ｙは、第２比較器
４１０３の入力端子Ｂおよびセレクタ４１０４の入力端
子Ｂに電気的に接続される。

【０２２６】論理和演算器４１０２は、信号出力ユニッ
ト５０００から送出されたパルス信号ＣＬを入力端子Ａ
を通して入力し、第１フリップフロップ４１０５から出
力されたデータを入力端子Ｂを通して入力し、入力され
た信号ＣＬをビット列で表したデータと入力端子Ｂから
入力されたデータとの論理和を演算し、その演算結果を
出力端子Ｙにする。ここで、信号ＣＬが０のときには、
信号ＣＬに対応するデータは、すべてのビットが０で表
され、入力端子Ｂから入力されたデータが論理和の演算
結果として出力される。一方、信号ＣＬが１のときに
は、信号ＣＬに対応するデータは、すべてのビットが１
で表され、その結果、最大値が出力端子Ｙに出力され
る。

【０２２７】第２比較器４１０３は、入力端子Ａ，Ｂお
よび出力端子Ｙを有する。入力端子Ａは、第１比較器４
１０１の出力端子Ｙに電気的に接続され、入力端子Ｂ
は、論理和演算器４１０２の出力端子Ｙに電気的に接続
され、出力端子Ｙは、セレクタ４１０４の入力端子Ｓお
よび動きベクトル特定部４２００の論理積演算器４２０
３の入力端子Ａに電気的に接続される。

【０２２８】第２比較器４１０３は、第１比較器から送
出されたディストーションと論理和演算器４１０２から
送出されたデータとを比較し、入力端子Ａから入力され
たディストーションが入力端子Ｂから入力されたデータ
以上の大きさである場合には、出力端子Ｙから０を表す
データＭｉｎを出力し、入力端子Ａに入力されたディス
トーションが入力端子Ｂに入力されたデータより小さい
場合には、出力端子Ｙから１を表すデータＭｉｎを出力
する。

【０２２９】セレクタ４１０４は、入力端子Ｓ，Ａ，Ｂ
および出力端子Ｙを有する。入力端子Ｓは、第２比較器
４１０３の出力端子Ｙに電気的に接続され、入力端子Ａ
は、第１比較器４１０１の出力端子Ｙに電気的に接続さ
れ、入力端子Ｂは、論理和演算器４１０２の出力端子Ｙ
に電気的に接続される。出力端子Ｙは、第１フリップフ
ロップ４１０５の入力端子ａに電気的に接続される。

【０２３０】セレクタ４１０４は、第２比較器４１０３
から送出されたデータＭｉｎが０の場合には、入力端子
Ｂから入力されたデータを出力端子Ｙから出力し、デー
タＭｉｎが１の場合には、入力端子Ａからに入力された
ディストーションを出力端子Ｙから出力する。第１フリ
ップフロップ４１０５は、Ｄフリップフロップからな
り、入力端子ｓ，ａおよび出力端子ｂを有する。入力端
子ｓは、信号出力ユニット５０００の出力端子Ｐ５２に
電気的に接続され、入力端子ａは、セレクタ４１０４の
出力端子Ｙに電気的に接続され、出力端子ｂは、論理和
演算器４１０２の入力端子Ｂおよび第２フリップフロッ
プ４１０６の入力端子ａに電気的に接続される。

【０２３１】第１フリップフロップ４１０５は、信号出
力ユニット５０００から送出されたパルス信号ＣＫ２の
パルス毎に同期して入力端子ａに入力されているデータ
を出力端子ｂにラッチする。第２フリップフロップ４１
０６は、Ｄフリップフロップからなり、入力端子ｓ，ａ
および出力端子ｂを有する。入力端子ｓは、信号出力ユ
ニット５０００の出力端子Ｐ５７に電気的に接続され、
入力端子ａは、第１フリップフロップ４１０５の出力端
子ｂに電気的に接続される。

【０２３２】第２フリップフロップ４１０６は、信号出
力ユニット５０００から送出されたパルス信号ＣＫ３の
パルス毎に同期して入力端子ａに入力されているデータ
を出力端子ｂにラッチする。次に、動きベクトル特定部
４２００のブロック図説明する。図２６に示すように、
動きベクトル特定部４２００は、さらに、カウンタ４２
０１、反転器４２０２、論理積演算器４２０３、第３フ
リップフロップ４２０４、第４フリップフロップ４２０
５、第１換算テーブル４２０６、第２換算テーブル４２
０７、第５フリップフロップ４２０８、第６フリップフ
ロップ４２０９によって構成される。

【０２３３】カウンタ４２０１は、入力端子ＣＬ，ＣＫ
および出力端子Ｑｎを有する。入力端子ＣＬは、信号出
力ユニット５０００の出力端子Ｐ５５に電気的に接続さ
れ、入力端子ＣＫは、信号出力ユニット５０００の出力
端子Ｐ５２に電気的に接続され、出力端子Ｑｎは、第４
フリップフロップ４２０５の入力端子ａに電気的に接続
される。

【０２３４】カウンタ４２０１は、信号出力ユニット５
０００から送出されたパルス信号ＣＫ２のパルス毎に同
期して出力端子ＱｎからデータＣＴｘを初期状態から
０，１，２，・・・とカウントアップして出力するとと
もに、信号出力ユニット５０００から送出されたパルス
信号ＣＬのパルス毎に同期して出力端子Ｑｎの信号ＣＴ
ｘを初期状態にリセットする。

【０２３５】反転器４２０２は、入力端子および出力端
子を有する。入力端子は、信号出力ユニット５０００の
出力端子Ｐ５２に電気的に接続され、出力端子は、論理
積演算器４２０３の入力端子Ｂに電気的に接続される。
反転器４２０２は、信号出力ユニット５０００から送出
されたパルス信号ＣＫ２が０のとき、出力端子から１を
表すデータを出力し、パルス信号ＣＫ２が１のとき、出
力端子から０を表すデータを出力する。

【０２３６】論理積演算器４２０３は、入力端子Ａ，Ｂ
および出力端子Ｙを有する。入力端子Ａは、最小ディス
トーション検出部４１００の第２比較器４１０３の出力
端子Ｙに電気的に接続され、入力端子Ｂは、反転器４２
０２の出力端子に電気的に接続され、出力端子Ｙは、第
３フリップフロップの入力端子ｓおよび第４フリップフ
ロップの入力端子ｓに電気的に接続される。

【０２３７】論理積演算器４２０３は、第２比較器４１
０３から送出されたデータＭｉｎと反転器４２０２から
送出されたデータとの論理積を演算し、その演算結果を
出力端子Ｙを通して出力する。すなわち、第２比較器４
１０３から送出されたデータＭｉｎと反転器４２０２か
ら送出されたデータがともに１を表す場合には、出力端
子Ｙから１を表すデータを出力し、少なくとも一方のデ
ータが０を表す場合には、出力端子Ｙから０を表すデー
タを出力する。

【０２３８】第３フリップフロップ４２０４は、Ｄフリ
ップフロップからなり、入力端子ｓ，ａおよび出力端子
ｂを有する。入力端子ｓは、論理積演算器４２０３の出
力端子Ｙに電気的に接続され、入力端子ａは、最小ディ
ストーション検出部４１００の第１比較器４１０１の出
力端子Ｍに電気的に接続される。出力端子ｂは、第１換
算テーブル４２０６の入力端子ａに電気的に接続され
る。

【０２３９】第３フリップフロップ４２０４は、論理積
演算器４２０３の出力端子Ｙから送出されたデータＬＭ
Ｖｙが０から１に変化したとき、入力端子ａに入力され
ているデータを出力端子ｂにラッチする。第４フリップ
フロップ４２０５は、Ｄフリップフロップからなり、入
力端子ｓ，ａおよび出力端子ｂを有する。入力端子ｓ
は、論理積演算器４２０３の出力端子Ｙに電気的に接続
され、入力端子ａは、カウンタ４２０１の出力端子Ｑｎ
に電気的に接続される。出力端子ｂは、第２換算テーブ
ル４２０７の入力端子ａに電気的に接続される。

【０２４０】第４フリップフロップ４２０５は、論理積
演算器４２０３の出力端子Ｙから送出されたデータＬＭ
Ｖｙが０から１に変化したとき、入力端子ａに入力され
ているデータを出力端子ｂにラッチする。第１換算テー
ブル４２０６は、入力端子および出力端子を有し、さら
に、動作モード選択ユニット６０００から出力された信
号ＳＶを入力する図示しない入力端子を有する。入力端
子は、第３フリップフロップ４２０４の出力端子ｂに電
気的に接続され、出力端子は、第５フリップフロップ４
２０８の入力端子ａに電気的に接続される。

【０２４１】第１換算テーブル４２０６は、第１，第２
動作モード用の２つの換算テーブルを有し、図示しない
入力端子を通して入力された信号ＳＶに基づいて何れか
一方の換算テーブルを選択し、選択された換算テーブル
に基づいて入力端子を通して入力されたデータを垂直方
向の動きベクトルＭＶｙを表すデータに換算して出力端
子を通して出力する。

【０２４２】第２換算テーブル４２０７は、入力端子お
よび出力端子を有し、さらに、動作モード選択ユニット
６０００から出力された信号ＳＨを入力する図示しない
入力端子を有する。入力端子は、第４フリップフロップ
４２０５の出力端子ｂに電気的に接続され、出力端子
は、第５フリップフロップ４２０８の入力端子ａに電気
的に接続される。

【０２４３】第２換算テーブル４２０７は、第１，第２
動作モード用の２つの換算テーブルを有し、図示しない
入力端子を通して入力された信号ＳＨに基づいて何れか
一方の換算テーブルの換算テーブルを選択し、選択され
た換算テーブルに基づいて入力端子ａを通して入力され
たデータを水平方向の動きベクトルＭＶｘを表すデータ
に換算して出力端子を通して出力する。

【０２４４】第５フリップフロップ４２０８は、Ｄフリ
ップフロップからなり、入力端子ｓ，Ａおよび出力端子
ｂを有する。入力端子ｓは、信号出力ユニット５０００
の出力端子Ｐ５７に電気的に接続され、入力端子ａは、
第１換算テーブル４２０６の出力端子に接続される。第
５フリップフロップ４２０８は、信号出力ユニット５０
００から送出されたパルス信号ＣＫ３に同期して入力端
子ａに入力されているデータを出力端子ｂにラッチす
る。

【０２４５】第６フリップフロップ４２０９は、Ｄフリ
ップフロップからなり、入力端子ｓ，ａおよび出力端子
ｂを有する。入力端子ｓは、信号出力ユニット５０００
の出力端子Ｐ５７に電気的に接続され、入力端子ａは、
第２換算テーブル４２０７の出力端子に接続される。第
６フリップフロップ４２０９は、信号出力ユニット５０
００から送出されたパルス信号ＣＫ３に同期して入力端
子ａに入力されているデータを出力端子ｂにラッチす
る。

【０２４６】次に、作用を説明する。始めに、動作モー
ド選択ユニット６０００で第１動作モードが選択された
場合に、図６および図７に示されたタイムチャートに基
づいて動きベクトルを探索する動作を説明する。まず、
ディストーション算出ユニット３０００の各プロセッサ
エレメントＰＥ（ｘ，ｙ）において、プロセッサエレメ
ントＰＥ（ｘ，ｙ）と位置的に対応する候補ブロックと
現符号化ブロック１１０とのそれぞれのディストーショ
ンを求める動作を説明する。

【０２４７】ここで、第１動作モードの場合には、各プ
ロセッサエレメントＰＥ（ｘ，ｙ）の第１〜第３セレク
タ３１０１〜３、各中間レジスタＩＰ（ｘ，ｙ）の第１
〜第３セレクタ３１１１〜３、入力レジスタＩＲ（５，
２）第１および第２セレクタ３１２１，３１２２、各第
１サイドレジスタＳＲ（ｘ，ｙ）の第３セレクタ３１３
３および各第２サイドレジスタＳＲ（ｘ，ｙ）の第３セ
レクタ３１４３において、動作モード選択ユニット５０
００から出力された信号ＳＶ，ＳＨに基づいて入力端子
Ａと出力端子Ｙとが接続されている。このため、各プロ
セッサエレメントＰＥ（ｘ，ｙ）および各レジスタ
（ｘ，ｙ）は、行方向および列方向に隣接する他の各プ
ロセッサエレメントＰＥ（ｘ，ｙ）および各レジスタ
（ｘ，ｙ）に第１サーチウィンドウの画素データを転送
する。

【０２４８】また、以下に示す図２８〜３９は、クロッ
クパルス信号ＣＫ１およびパルス信号ＣＫ２の各パルス
の立ち上がり直後の状態を示している。また、図２８〜
３９は、図２７に示すように、プロセッサエレメントＰ
Ｅ（ｘ，ｙ）および各レジスタ（ｘ，ｙ）の配線等を省
略して示す。まず、クロックパルス信号ＣＫ１の１パル
ス目に同期して、図２８に示すように、画素データｂ
（０，１）がサーチウィンドウデータ供給ユニット２０
００の出力端子Ｓ０から入力レジスタＩＲ（５，０）に
転送され、同時に、画素データｂ（０，３）がサーチウ
ィンドウデータ供給ユニット２０００の出力端子Ｓ１か
ら入力レジスタＩＲ（５，２）に転送され、同時に、画
素データｂ（０，５）がサーチウィンドウデータ供給ユ
ニット２０００の出力端子Ｓ１から入力レジスタＩＲ
（５，４）に転送される。

【０２４９】このとき、各プロセッサエレメントＰＥ
（ｘ，ｙ）の転送方向選択部３２００の第４セレクタ３
２０１の出力端子Ｙは、入力端子Ｃと接続されている。
各中間レジスタＩＰ（ｘ，ｙ）の転送方向選択部３２１
０の第４セレクタ３２１１の出力端子Ｙは、入力端子Ｃ
と接続されている。入力レジスタＩＲ（５，１）および
入力レジスタＩＲ（５，３）の転送方向選択部３２３０
の第４セレクタ３２３１の出力端子Ｙは、入力端子Ｂと
接続されている。入力レジスタＩＲ（５，２）の転送方
向選択部３２４０の第４セレクタ３２４１の出力端子Ｙ
は、入力端子Ｃと接続されている。第１サイドレジスタ
ＳＲ（ｘ，−１）の転送方向選択部３２５０の第４セレ
クタ３２５１の出力端子Ｙは、入力端子Ｂと接続されて
いる。第２サイドレジスタＳＲ（ｘ，５）の転送方向選
択部３２６０の第４セレクタ３２６１の出力端子Ｙは、
入力端子Ｂと接続されている。

【０２５０】次に、クロックパルス信号ＣＫ１の２パル
ス目では、各プロセッサエレメントＰＥ（ｘ，ｙ）の転
送方向選択部３２００の第４セレクタ３２０１の出力端
子Ｙは、入力端子Ｂと接続されている。各中間レジスタ
ＩＰ（ｘ，ｙ）の転送方向選択部３２１０の第４セレク
タ３２１１の出力端子Ｙは、入力端子Ｂと接続されてい
る。入力レジスタＩＲ（５，１）および入力レジスタＩ
Ｒ（５，３）の転送方向選択部３２３０の第４セレクタ
３２３１の出力端子Ｙは、入力端子Ｂと接続されてい
る。入力レジスタＩＲ（５，２）の転送方向選択部３２
４０の第４セレクタ３２４１の出力端子Ｙは、入力端子
Ｂと接続されている。第１サイドレジスタＳＲ（ｘ，−
１）の転送方向選択部３２５０の第４セレクタ３２５１
の出力端子Ｙは、入力端子Ａと接続されている。第２サ
イドレジスタＳＲ（ｘ，５）の転送方向選択部３２６０
の第４セレクタ３２６１の出力端子Ｙは、入力端子Ａと
接続されている。

【０２５１】このため、図２９に示すように、画素デー
タｂ（０，１）、ｂ（０，３）、ｂ（０，５）は、それ
ぞれ入力レジスタＩＲ（ｘ，ｙ）から入力レジスタＩＲ
（ｘ，ｙ＋１）または第２サイドレジスタ（ｘ，ｙ＋
１）に転送され、同時に、画素データｂ（０，０）がサ
ーチウィンドウデータ供給ユニット２０００の出力端子
Ｓ０から入力レジスタＩＲ（５，０）に転送され、同時
に、画素データｂ（０，２）がサーチウィンドウデータ
供給ユニット２０００の出力端子Ｓ１から入力レジスタ
ＩＲ（５，２）に転送され、同時に、画素データｂ
（０，４）がサーチウィンドウデータ供給ユニット２０
００の出力端子Ｓ２から入力レジスタＩＲ（５，４）に
転送される。

【０２５２】次に、クロックパルス信号ＣＫ１の３パル
ス目では、各プロセッサエレメントＰＥ（ｘ，ｙ）の転
送方向選択部３２００の第４セレクタ３２０１の出力端
子Ｙは、入力端子Ｃと接続されている。各中間レジスタ
ＩＰ（ｘ，ｙ）の転送方向選択部３２１０の第４セレク
タ３２１１の出力端子Ｙは、入力端子Ｃと接続されてい
る。入力レジスタＩＲ（５，１）および入力レジスタＩ
Ｒ（５，３）の転送方向選択部３２３０の第４セレクタ
３２３１の出力端子Ｙは、入力端子Ａと接続されてい
る。入力レジスタＩＲ（５，２）の転送方向選択部３２
４０の第４セレクタ３２４１の出力端子Ｙは、入力端子
Ｃと接続されている。第１サイドレジスタＳＲ（ｘ，−
１）の転送方向選択部３２５０の第４セレクタ３２５１
の出力端子Ｙは、入力端子Ｂと接続されている。第２サ
イドレジスタＳＲ（ｘ，５）の転送方向選択部３２６０
の第４セレクタ３２６１の出力端子Ｙは、入力端子Ｂと
接続されている。

【０２５３】このため、図３０に示すように、各入力レ
ジスタＩＲ（５，ｙ）および第２サイドレジスタＳＲ
（５，５）の画素データは、それぞれ６列目の各入力レ
ジスタＩＲ（５，ｙ）から５列目の同行のプロセッサエ
レメントＰＥ（４，ｙ）または各中間レジスタＩＰ
（４，ｙ）に転送され、同時に、画素データｂ（１，
０）がサーチウィンドウデータ供給ユニット２０００の
出力端子Ｓ０から入力レジスタＩＲ（５，０）に転送さ
れ、画素データｂ（１，２）がサーチウィンドウデータ
供給ユニット２０００の出力端子Ｓ１から入力レジスタ
ＩＲ（５，２）に転送され、画素データｂ（１，４）が
サーチウィンドウデータ供給ユニット２０００の出力端
子Ｓ２から入力レジスタＩＲ（５，４）に転送される。

【０２５４】次に、クロックパルス信号ＣＫ１の４パル
ス目では、各プロセッサエレメントＰＥ（ｘ，ｙ）の転
送方向選択部３２００の第４セレクタ３２０１の出力端
子Ｙは、入力端子Ａと接続されている。各中間レジスタ
ＩＰ（ｘ，ｙ）の転送方向選択部３２１０の第４セレク
タ３２１１の出力端子Ｙは、入力端子Ａと接続されてい
る。入力レジスタＩＲ（５，１）および入力レジスタＩ
Ｒ（５，３）の転送方向選択部３２３０の第４セレクタ
３２３１の出力端子Ｙは、入力端子Ａと接続されてい
る。入力レジスタＩＲ（５，２）の転送方向選択部３２
４０の第４セレクタ３２４１の出力端子Ｙは、入力端子
Ａと接続されている。第１サイドレジスタＳＲ（ｘ，−
１）の転送方向選択部３２５０の第４セレクタ３２５１
の出力端子Ｙは、入力端子Ａと接続されている。第２サ
イドレジスタＳＲ（ｘ，５）の転送方向選択部３２６０
の第４セレクタ３２６１の出力端子Ｙは、入力端子Ａと
接続されている。

【０２５５】このため、図３１に示すように、各プロセ
ッサエレメントＰＥ（ｘ，ｙ）および各レジスタ（ｘ，
ｙ）の画素データは、それぞれ同列のプロセッサエレメ
ントＰＥ（ｘ，ｙ−１）または各レジスタ（ｘ，ｙ−
１）に転送され、同時に、画素データｂ（１，１）がサ
ーチウィンドウデータ供給ユニット２０００の出力端子
Ｓ０から入力レジスタＩＲ（５，０）に転送され、画素
データｂ（１，３）がサーチウィンドウデータ供給ユニ
ット２０００の出力端子Ｓ１から入力レジスタＩＲ
（５，２）に転送され、画素データｂ（１，５）がサー
チウィンドウデータ供給ユニット２０００の出力端子Ｓ
２から入力レジスタＩＲ（５，４）に転送される。

【０２５６】すなわち、クロックパルス信号の１パルス
毎において、各プロセッサエレメントＰＥ（ｘ，ｙ）の
第４セレクタ３２０１の出力端子Ｙは、信号ＳＵ，ＳＬ
に基づいて入力端子Ｃ、入力端子Ｂ、入力端子Ｃ、入力
端子Ａの順で順次切り換えられる。各中間レジスタＩＰ
（ｘ，ｙ）の第４セレクタ３２０１の出力端子Ｙは、信
号ＳＵ，ＳＬに基づいて入力端子Ｃ、入力端子Ｂ、入力
端子Ｃ、入力端子Ａの順で順次切り換えられる。入力レ
ジスタＩＲ（５，１）および入力レジスタＩＲ（５，
３）の転送方向選択部３２３０の第４セレクタ３２３１
の出力端子Ｙは、信号ＳＵに基づいて入力端子Ｂ、入力
端子Ｂ、入力端子Ａ、入力端子Ａの順で順次切り換えら
れる。入力レジスタＩＲ（５，２）の転送方向選択部３
２４０の第４セレクタ３２４１の出力端子Ｙは、信号Ｓ
Ｕ，ＳＬに基づいて入力端子Ｃ、入力端子Ｂ、入力端子
Ｃ、入力端子Ａの順で順次切り換えられる。第１サイド
レジスタＳＲ（ｘ，−１）の転送方向選択部３２５０の
第４セレクタ３２５１の出力端子Ｙは、信号ＳＬに基づ
いて入力端子Ｃ、入力端子Ａ、入力端子Ｃ、入力端子Ａ
の順で順次に切り換えられる。第２サイドレジスタＳＲ
（ｘ，５）の転送方向選択部３２６０の第４セレクタ３
２６１の出力端子Ｙは、信号ＳＬに基づいて入力端子
Ｃ、入力端子Ａ、入力端子Ｃ、入力端子Ａの順で順次に
切り換えられる。

【０２５７】このため、各プロセッサエレメントおよび
各レジスタに保持されたすべての画素データは、以降の
クロックパルス信号ＣＫ１のそれぞれのパルスに同期し
て、図２７における左方向、下方向、左方向、上方向の
各プロセッサエレメントまたは各レジスタに順次に転送
されるとともに、同時に、第１サーチウィンドウ２３０
の画素データが、サーチウィンドウデータ供給ユニット
２０００から入力レジスタＩＲ（５，０），ＩＲ（５，
２），ＩＲ（５，４）に転送される。

【０２５８】次に、クロックパルス信号ＣＫ１の１１パ
ルス目では、図３２に示すように、１列目の各プロセッ
サエレメントＰＥ（ｘ，ｙ）および各レジスタ（ｘ，
ｙ）に初めて画素データｂ（ｘ，ｙ）が転送され、同時
に、現符号化ブロックデータ供給ユニット１０００から
各プロセッサエレメントＰＥ（ｘ，ｙ）に画素データａ
（０，０）が転送される。

【０２５９】このとき、各プロセッサエレメントＰＥ
（ｘ，ｙ）では、以下の演算処理が行われる。各プロセ
ッサエレメントＰＥ（ｘ，ｙ）では、まず、画素データ
ｂ（ｘ，ｙ）が動作モード選択部３１００および転送方
向選択部３２００の第４セレクタ３２０１を介して第１
フリップフロップ３２０２に転送され、さらに、ディス
トーション算出部３３００の減算器３３０１の入力端子
Ａに入力される。一方、画素データａ（０，１）が現符
号化ブロックデータ供給ユニット１０００から減算器３
３０１の入力端子Ｂに入力される。

【０２６０】次いで、減算器３３０１では、 ｂ（ｘ，ｙ）−ａ（０，０） が算出され、さらに、正数変換器３３０２により正数に
変換され、加算器３３０４の入力端子Ａに入力される。
一方、加算器３３０４の入力端子Ｂには、論理積演算器
３３０３の演算結果が入力されるが、論理積演算器３３
０３の入力端子Ａに、すでにクロックパルス信号ＣＫ１
の１０パルス目のダウンエッジに同期してパルス信号Ｃ
Ｌが立ち上り、出力端子Ｙから０を表すデータが出力さ
れており、加算器３３０４の入力端子Ｂに０を表すデー
タが入力されている。

【０２６１】次いで、加算器３３０４で ｜ｂ（ｘ，ｙ）−ａ（０，０）｜ が算出され、第２フリップフロップ３３０５に転送され
る。次に、クロックパルス信号ＣＫ１の１２パルス目で
は、図３３に示すように、各プロセッサエレメントＰＥ
（ｘ，ｙ）および各レジスタ（ｘ，ｙ）に画素データｂ
（ｘ，ｙ＋１）が転送され、同時に、現符号化ブロック
データ供給ユニット１０００から各プロセッサエレメン
トＰＥ（ｘ，ｙ）に画素データａ（０，１）が転送され
る。

【０２６２】このとき、各プロセッサエレメントＰＥ
（ｘ，ｙ）では、まず、画素データｂ（ｘ，ｙ＋１）が
第１フリップフロップ３２０２に転送され、次いで、画
素データｂ（ｘ，ｙ＋１）は、ディストーション算出部
３３００の減算器３３０１の入力端子Ａに入力される。
一方、画素データａ（０，１）が現符号化ブロックデー
タ供給ユニット１０００から減算器３３０１の入力端子
Ｂに入力される。

【０２６３】次いで、減算器３３０１では、 ｂ（ｘ，ｙ＋１）−ａ（０，１） が算出され、さらに、正数変換器３３０２により正数に
変換され、加算器３３０４の入力端子Ａに入力される。
一方、加算器３３０４の入力端子Ｂには、論理積演算器
３３０３の演算結果が入力されるが、論理積演算器３３
０３では、すでにパルス信号ＣＫがローレベルであるた
め、第２フリップフロップに転送された ｜ｂ（ｘ，ｙ）−ａ（０，０）｜ が入力端子Ｂを介して出力端子Ｙから出力され、次い
で、加算器３３０４で、 が算出され、第２フリップフロップ３３０５に転送され
る。

【０２６４】次に、クロックパルス信号ＣＫ１の１３パ
ルス目では、図３４に示すように、各プロセッサエレメ
ントＰＥ（ｘ，ｙ）および各レジスタ（ｘ，ｙ）に画素
データｂ（ｘ＋１，ｙ＋１）が転送され、同時に、現符
号化ブロックデータ供給ユニット１０００から各プロセ
ッサエレメントＰＥ（ｘ，ｙ）に画素データａ（１，
１）が転送される。

【０２６５】このとき、各プロセッサエレメントＰＥ
（ｘ，ｙ）では、画素データｂ（ｘ＋１，ｙ＋１）が第
１フリップフロップ３２０２に転送され、画素データａ
（１，１）が現符号化ブロックデータ供給ユニット１０
００から減算器３３０１の入力端子Ｂに入力され、この
結果、 が算出され、第２フリップフロップ３３０５に転送され
る。

【０２６６】次に、クロックパルス信号ＣＫ１の１４パ
ルス目では、図３５に示すように、各プロセッサエレメ
ントＰＥ（ｘ，ｙ）および各レジスタ（ｘ，ｙ）に画素
データｂ（ｘ＋１，ｙ）が転送され、同時に、現符号化
ブロックデータ供給ユニット１０００から各プロセッサ
エレメントＰＥ（ｘ，ｙ）に画素データａ（１，０）が
転送される。

【０２６７】このとき、各プロセッサエレメントＰＥ
（ｘ，ｙ）では、画素データｂ（ｘ＋１，ｙ）が第１フ
リップフロップ３２０２に転送され、画素データａ
（０，１）が現符号化ブロックデータ供給ユニット１０
００から減算器３３０１の入力端子Ｂに入力され、この
結果、 が算出され、第２フリップフロップ３３０５に転送され
る。

【０２６８】すなわち、各プロセッサエレメントＰＥ
（ｘ，ｙ）では、それぞれ、プロセッサエレメントＰＥ
（ｘ，ｙ）と位置的に対応する候補ブロックおよび現符
号化ブロックの間のディストーションが求められたこと
になる。以下、各プロセッサエレメントＰＥ（ｘ，ｙ）
で算出されたディストーションをＤｉｓ（ｘ，ｙ）で表
すことにする。

【０２６９】次に、クロックパルス信号ＣＫ１の１４パ
ルス目のダウンエッジでは、パルス信号ＬＤの立ち上り
に同期して各プロセッサエレメントＰＥ（０，０）の第
５セレクタ３４０１の入力端子Ａと出力端子Ｙが電気的
に接続され、第２フリップフロップ３３０５に保持され
たそれぞれのＤｉｓ（ｘ，ｙ）がディストーション転送
部３４００の第３フリップフロップ３４０２に転送され
る。

【０２７０】次に、クロックパルス信号ＣＫ１の１５パ
ルス目では、パルス信号ＣＫ２に同期してプロセッサエ
レメントＰＥ（０，０）の第３フリップフロップ３４０
２に保持されたＤｉｓ（０，０）が出力端子Ｄｏを介し
て候補ブロック特定ユニット４０００の第１比較器４１
０１の入力端子Ｄ０に転送され、同時に、プロセッサエ
レメントＰＥ（０，２）に保持されたＤｉｓ（０，２）
が、出力端子Ｄｏを介して第１比較器４１０１の入力端
子Ｄ１に転送され、同時に、プロセッサエレメントＰＥ
（０，４）に保持されたＤｉｓ（０，４）が、出力端子
Ｄｏを介して第１比較器４１０１の入力端子Ｄ２に転送
される。

【０２７１】また、同時に、他のプロセッサエレメント
ＰＥ（ｘ，ｙ）に保持されたＤｉｓ（ｘ，ｙ）は、同行
のプロセッサエレメントＰＥ（ｘ−２，ｙ）の第３フリ
ップフロップ３４０２に転送される。次に、クロックパ
ルス信号ＣＫ１の１６パルス目では、パルス信号ＣＫ２
に同期して、各Ｄｉｓ（ｘ，ｙ）は、列毎に同様に転送
され、クロックパルス信号ＣＫ１の１７パルス目では、
すべてのＤｉｓ（ｘ，ｙ）が候補ブロック特定ユニット
４０００に転送される。

【０２７２】次に、候補ブロック特定ユニット４０００
において、ディストーション算出ユニット３０００で算
出された各Ｄｉｓ（ｘ，ｙ）の中から最小ディストーシ
ョンを検出するとともに、この最小ディストーションを
もつ候補ブロックから現符号化ブロック１１０へ向かう
動きベクトルを求める動作を説明する。まず、クロック
パルス信号ＣＫ１の１５パルス目では、最小ディストー
ション検出部４１００においては、パルス信号ＣＫ２に
同期して、ディストーション算出ユニット３０００で算
出されたＤｉｓ（０，０），Ｄｉｓ（０，２）Ｄｉｓ
（０，４）がそれぞれ最小ディストーション検出部４１
００の第１比較器４１０１の入力端子Ｄ０，Ｄ１，Ｄ２
に入力される。

【０２７３】次いで、第１比較器４１０１では、これら
のディストーションが比較され、最小値のディストーシ
ョンが出力端子Ｙから出力され、第２比較器４１０３の
入力端子Ａおよびセレクタ４１０４の入力端子に転送さ
れる。また、第１比較器４１０１では、最小ディストー
ションが入力された入力端子を表すデータＬＭＶｙが出
力端子Ｍから出力され、動きベクトル特定部４２００の
第３フリップフロップ４２０４に転送される。ここで、
最小ディストーションは、Ｄｉｓ（０，０）であり、デ
ータＬＭＶｙは、０を表すデータとなる。

【０２７４】次いで、第２比較器４１０３では、入力端
子Ａから入力されたＤｉｓ（０，０）と入力端子Ｂから
入力されたデータとを比較する。ここで、第２比較器４
１０３の入力端子Ｂには、論理和演算器４１０２の演算
結果が入力されるが、すでにクロックパルス信号ＣＫ１
の１４パルス目のダウンエッジに同期して、パルス信号
ＣＬが論理和演算器４１０２の入力端子Ａに入力され、
出力端子Ｙからすべてのビットが１であるデータが出力
されており、第２比較器４１０３の入力端子Ｂには最大
値を示すデータが入力されている。すなわち、第２比較
器４１０３では、Ｄｉｓ（０，０）のほうが小さい値と
なるため、出力端子からは１を表すデータＭｉｎが出力
される。

【０２７５】次いで、セレクタ４１０４では、入力端子
Ｓに入力されたデータＭｉｎが１のため、入力端子Ａか
ら入力されたＤｉｓ（０，０）が出力端子Ｙから出力さ
れ、次いで、第１フリップフロップ４１０５に転送され
る。一方、クロックパルス信号ＣＫ１の１５パルス目の
動きベクトル特定部４２００においては、まず、カウン
タ４２０１では、すでに、クロックパルス信号ＣＫ１の
１４パルス目のダウンエッジに同期して、パルス信号Ｃ
Ｌが入力端子ＣＬに入力されたためにカウンタ４２０１
が初期状態にリセットされ、次いで、パルス信号ＣＫ２
のパルスの立上がりに同期して、出力端子Ｑｎから０を
表す信号ＣＴｘが出力される。

【０２７６】また、論理積演算器４２０３には、最小デ
ィストーション検出部４１００の第２比較器から送出さ
れたデータＭｉｎが入力端子Ａを通して入力され、反転
器４２０２から出力されたパルス信号ＣＫ２を反転した
データを入力する。ここで、データＭｉｎは１であるの
で、論理積演算器４２０３では、パルス信号ＣＫ２のダ
ウンエッジに同期して反転器４２０２から出力されるデ
ータがローレベルからハイレベルに変化したとき、論理
積演算器４２０３の出力端子から１を表すデータが出力
される。

【０２７７】次いで、第３フリップフロップ４２０４で
は、論理積演算器４２０３から出力された１を表すデー
タが入力され、最小ディストーション検出部４１００の
第１比較器４１０１から出力された０を表すデータＬＭ
Ｖｙがラッチされ、さらに、第１換算テーブル４２０６
にデータＭｙとして出力される。同時に、第４フリップ
フロップ４２０５では、論理積演算器４２０３から出力
された１を表すデータが入力され、カウンタ４２０１か
ら出力された０を表すデータＣＴｘがラッチされ、さら
に、第２換算テーブル４２０７にデータＭｘとして出力
される。

【０２７８】次いで、第１換算テーブル４２０６では、
入力されたデータＭｙが垂直方向の動きベクトルＭＶｙ
に換算され、出力端子から出力される。ここで、Ｍｙは
０なので、出力端子から−２が出力される。また、第２
換算テーブル４１０７では、入力されたデータＭｘが水
平方向の動きベクトルＭＶｘに換算され、出力端子から
出力される。ここで、データＭｘは０なので、出力端子
から−２が出力される。

【０２７９】次に、クロックパルス信号ＣＫ１の１６パ
ルス目では、最小ディストーション検出部４１００にお
いては、ディストーション算出ユニット３０００で算出
されたＤｉｓ（２，０），Ｄｉｓ（２，２）Ｄｉｓ
（２，４）がそれぞれ最小ディストーション検出部４１
００の第１比較器４１０１の入力端子Ｄ０，Ｄ１，Ｄ２
に入力される。

【０２８０】次いで、第１比較器４１０１では、これら
のディストーションが比較され、最小値のディストーシ
ョンが出力端子Ｙから出力され、第２比較器４１０３の
入力端子Ａおよびセレクタ４１０４の入力端子に転送さ
れる。また、第１比較器４１０１では、最小ディストー
ションが入力された入力端子を表すデータＬＭＶｙが出
力端子Ｍから出力され、動きベクトル特定部４２００の
第３フリップフロップ４２０４に転送される。ここで、
最小ディストーションは、Ｄｉｓ（２，４）であり、デ
ータＬＭＶｙは、２を表すデータとなる。

【０２８１】次いで、第２比較器４１０３では、入力端
子Ａから入力されたＤｉｓ（２，４）と入力端子Ｂから
入力されたデータとを比較する。ここで、第２比較器４
１０３の入力端子Ｂには、論理和演算器４１０２の演算
結果が入力されるが、すでにパルス信号ＣＬは０なの
で、クロックパルス信号ＣＫ１の１４パルス目に第１フ
リップフロップ４１０５に入力されたＤｉｓ（０，０）
が出力端子Ｙから出力され、第２比較器４１０３の入力
端子Ｂに入力される。ここでは、Ｄｉｓ（０，０）のほ
うが小さい値となったため、出力端子からは０を表すデ
ータＭｉｎが出力される。

【０２８２】次いで、セレクタ４１０４では、入力端子
Ｓを通して入力されたデータＭｉｎが０のため、入力端
子Ｂから入力されたＤｉｓ（０，０）が出力端子Ｙから
出力され、再度、第１フリップフロップ４１０５に転送
される。一方、クロックパルス信号ＣＫ１の１６パルス
目の動きベクトル特定部４２００においては、まず、カ
ウンタ４２０１では、パルス信号ＣＫ２の立上がりに同
期して、出力端子Ｑｎからカウントアップされた１を表
す信号ＣＴｘが出力される。また、論理積演算器４２０
３では、第２比較器から送出された信号Ｍｉｎが０なの
で、０を表すデータが出力端子Ｙから出力される。

【０２８３】次いで、第３フリップフロップ４２０４で
は、論理積演算器４２０３から出力された信号が０なの
で、クロックパルス信号ＣＫ１の１５パルス目に転送さ
れた０を表すデータＬＭＶｙが保持される。同様に、第
４フリップフロップ４２０５でも、論理積演算器４２０
３から出力された信号が０なので、クロックパルス信号
ＣＫ１の１５パルス目に転送された０を表すデータＣＴ
ｘが保持される。

【０２８４】次に、クロックパルス信号ＣＫ１の１７パ
ルス目では、最小ディストーション検出部４１００にお
いては、ディストーション算出ユニット３０００で算出
されたＤｉｓ（４，０），Ｄｉｓ（４，２）Ｄｉｓ
（４，４）がそれぞれ最小ディストーション検出部４１
００の第１比較器４１０１の入力端子Ｄ０，Ｄ１，Ｄ２
に入力される。

【０２８５】次いで、第１比較器４１０１では、これら
のディストーションが比較され、出力端子Ｙから最小値
のディストーションＤｉｓ（４，２）が出力され、出力
端子Ｍから１を表すデータＬＭＶｙが出力される。次い
で、第２比較器４１０３では、入力端子Ａから入力され
たＤｉｓ（４，２）と入力端子Ｂから入力されたデータ
とを比較する。ここで、第２比較器４１０３の入力端子
Ｂには、論理和演算器４１０２の演算結果が入力される
が、パルス信号ＣＬは０なので、クロックパルス信号Ｃ
Ｋ１の１５パルス目に再び第１フリップフロップに入力
されたＤｉｓ（０，０）が出力端子Ｙを通して出力さ
れ、第２比較器４１０３の入力端子Ｂに入力される。こ
こでは、Ｄｉｓ（４，２）のほうが小さい値となったた
め、出力端子からは１をデータ信号Ｍｉｎが出力され
る。

【０２８６】次いで、セレクタ４１０４では、入力端子
Ｓを通して入力されたデータＭｉｎが１のため、入力端
子Ａから入力されたＤｉｓ（４，２）が出力端子Ｙを通
して出力され、次いで、第１フリップフロップ４１０５
に転送される。一方、クロックパルス信号ＣＫ１の１７
パルス目の動きベクトル特定部４２００においては、ま
ず、カウンタ４２０１では、パルス信号ＣＫ２の立上が
りに同期して、出力端子Ｑｎからカウントアップされた
２を表すデータＣＴｘが出力される。また、論理積演算
器４２０３では、最小ディストーション検出部４１００
の第２比較器４１０４から出力されたデータＭｉｎが１
を表すので、パルス信号ＣＫ２のダウンエッジに同期し
て出力端子を通して１を表すデータが出力される。

【０２８７】次いで、第３フリップフロップ４２０４で
は、論理積演算器４２０３から出力された１を表す信号
に同期して、最小ディストーション検出部４１００の第
１比較器４１０１から出力された１を表すデータＬＭＶ
ｙが転送され、さらに、第１換算テーブル４２０６にデ
ータＭｙとして出力される。同時に、第４フリップフロ
ップ４２０５では、論理積演算器から出力された１を表
すデータが入力され、、カウンタ４２０１から出力され
た２を表すデータＣＴｘがラッチされ、さらに、第２換
算テーブル４２０７にデータＭｘとして出力される。

【０２８８】次いで、第１換算テーブル４２０６では、
入力されたデータＭｙが垂直方向の動きベクトルＭＶｙ
に換算され、出力端子から出力される。ここで、Ｍｙは
１なので、出力端子からは０が出力される。また、第２
換算テーブル４１０７では、入力されたデータＭｘが水
平方向の動きベクトルＭＶｘに換算され、出力端子から
出力される。ここで、Ｍｘは２なので、出力端子からは
２が出力される。

【０２８９】次に、クロックパルス信号ＣＫ１の１８パ
ルス目では、最小ディストーション検出部４１００にお
いては、第２フリップフロップ４１０６では、パルス信
号ＣＫ３のパルスに同期して、第１フリップフロップ４
１０５に保持されたＤｉｓ（４，２）がラッチされ、最
小ディストーションとして出力端子から出力される。一
方、動きベクトル特定部４２００においては、第５フリ
ップフロップ４１０６では、パルス信号ＣＫ３のパルス
に同期して、第１換算テーブル４２０６に保持された動
きベクトルＭＶｙが転送され、最小ディストーションＤ
ｉｓ（４，２）に対応する動きベクトルＭＶｙとして出
力端子から出力される。また、第６フリップフロップ４
１０７では、パルス信号ＣＫ３のパルスに同期して、第
２換算テーブル４２０７に保持された動きベクトルＭＶ
ｘが転送され、最小ディストーションＤｉｓ（４，２）
に対応する動きベクトルＭＶｘとして出力端子から出力
される。すなわち、a(0,0),a(0,1),a(1,0),(a1,1)から
なる現符号化ブロック１１０の最小ディストーションＤ
ｉｓ（４，２）および動きベクトルＭＶ（２，０）が求
められたことになる。

【０２９０】次に、候補ブロック特定ユニット４０００
で現符号化ブロック１１０に対する動きベクトルを求め
ているときのディストーション算出ユニット３０００の
動作を説明する。クロックパルス信号ＣＫ１の１５パル
ス目では、図３６に示すように、１列目の各プロセッサ
エレメントＰＥ（ｘ，ｙ）および各レジスタ（ｘ，ｙ）
に初めて画素データｂ（ｘ＋２，ｙ）が転送され、同時
に、現符号化ブロックデータ供給ユニット１０００から
各プロセッサエレメントＰＥ（ｘ，ｙ）に画素データａ
（２，０）が転送される。

【０２９１】このとき、各プロセッサエレメントＰＥ
（ｘ，ｙ）では、以下の演算処理が行われる。各プロセ
ッサエレメントＰＥ（ｘ，ｙ）では、まず、画素データ
ｂ（ｘ＋２，ｙ）が動作モード選択部３１００および転
送方向選択部３２００の第４セレクタ３２０１を介して
第１フリップフロップ３２０２に転送され、減算器３３
０１の入力端子Ａに入力される。一方、画素データａ
（２，０）が現符号化ブロックデータ供給ユニット１０
００から減算器３３０１の入力端子Ｂに入力される。

【０２９２】次いで、減算器３３０１では、 ｂ（ｘ＋２，ｙ）−ａ（２，０） が算出され、さらに、正数変換器３３０２により正数に
変換され、加算器３３０４の入力端子Ａに入力される。
一方、加算器３３０４の入力端子Ｂには、論理積演算器
３３０３の演算結果が入力されるが、論理積演算器３３
０３には、すでに入力端子Ａを介してクロックパルス信
号ＣＫ１の１４パルス目のダウンエッジに同期してパル
ス信号ＣＬが入力され、出力端子Ｙから０を表す信号が
出力されており、加算器３３０４の入力端子Ｂには０を
表すデータが入力されている。

【０２９３】次いで、加算器３３０４で ｜ｂ（ｘ＋２，ｙ）−ａ（２，０）｜ が算出され、第２フリップフロップ３３０５に転送され
る。次に、クロックパルス信号ＣＫ１の１６パルス目で
は、図３７に示すように、各プロセッサエレメントＰＥ
（ｘ，ｙ）および各レジスタ（ｘ，ｙ）に画素データｂ
（ｘ＋２，ｙ＋１）が転送され、同時に、現符号化ブロ
ックデータ供給ユニット１０００から各プロセッサエレ
メントＰＥ（ｘ，ｙ）に画素データａ（２，１）が転送
される。

【０２９４】このとき、各プロセッサエレメントＰＥ
（ｘ，ｙ）では、まず、画素データｂ（ｘ＋２，ｙ＋
１）が第１フリップフロップ３２０２に転送され、次い
で、画素データｂ（ｘ＋２，ｙ＋１）は、ディストーシ
ョン算出部３３００の減算器３３０１の入力端子Ａに入
力される。一方、画素データａ（２，１）が現符号化ブ
ロックデータ供給ユニット１０００から減算器３３０１
の入力端子Ｂに入力される。

【０２９５】次いで、減算器３３０１では、 ｂ（ｘ＋２，ｙ＋１）−ａ（２，１） が算出され、さらに、正数変換器３３０２により正数に
変換され、加算器３３０４の入力端子Ａに入力される。
一方、加算器３３０４の入力端子Ｂには、論理積演算器
３３０３の演算結果が入力されるが、論理積演算器３３
０３では、すでにパルス信号ＣＬが０であるため、第２
フリップフロップ３３０５に保持された ｜ｂ（ｘ＋２，ｙ）−ａ（２，０）｜ が入力端子Ｂを介して出力端子Ｙから出力され、次い
で、加算器３３０４で、 が算出され、第２フリップフロップ３３０５に転送され
る。

【０２９６】次に、クロックパルス信号ＣＫ１の１７パ
ルス目では、図３８に示すように、各プロセッサエレメ
ントＰＥ（ｘ，ｙ）および各レジスタ（ｘ，ｙ）に画素
データｂ（ｘ＋３，ｙ＋１）が転送され、同時に、現符
号化ブロックデータ供給ユニット１０００から各プロセ
ッサエレメントＰＥ（ｘ，ｙ）に画素データａ（３，
１）が転送される。

【０２９７】このとき、各プロセッサエレメントＰＥ
（ｘ，ｙ）では、画素データｂ（ｘ＋３，ｙ＋１）が第
１フリップフロップ３２０２に転送され、画素データａ
（３，１）が現符号化ブロックデータ供給ユニット１０
００から減算器３３０１の入力端子Ｂに入力され、この
結果、 が算出され、第２フリップフロップ３４０２に転送され
る。

【０２９８】次に、クロックパルス信号ＣＫ１の１８パ
ルス目では、図３９に示すように、各プロセッサエレメ
ントＰＥ（ｘ，ｙ）および各レジスタ（ｘ，ｙ）に画素
データｂ（ｘ＋３，ｙ）が転送され、同時に、現符号化
ブロックデータ供給ユニット１０００から各プロセッサ
エレメントＰＥ（ｘ，ｙ）に画素データａ（３，１）が
転送される。

【０２９９】このとき、各プロセッサエレメントＰＥ
（ｘ，ｙ）では、画素データｂ（ｘ＋３，ｙ）が第１フ
リップフロップ３２０２に転送され、画素データａ
（３，１）が現符号化ブロックデータ供給ユニット１０
００から減算器３３０１の入力端子Ｂに入力され、この
結果、 が算出され、第２フリップフロップ３３０５に転送され
る。

【０３００】すなわち、各プロセッサエレメントＰＥ
（ｘ，ｙ）では、図４０に示すように、現符号化ブロッ
ク１１０に対して水平方向に隣接する現符号化ブロック
１１１と現符号化ブロック１１１に対応する第１サーチ
ウィンドウ２３１内の９個の候補ブロックとのそれぞれ
のディストーションが求められたことになる。以下、各
プロセッサエレメントＰＥ（ｘ，ｙ）で算出されたディ
ストーションをＤｉｓ２（ｘ，ｙ）で表すとする。

【０３０１】次に、クロックパルス信号ＣＫ１の１８パ
ルス目のダウンエッジでは、パルス信号ＬＤの立ち上り
に同期して各プロセッサエレメントＰＥ（ｘ，ｙ）の第
５セレクタ３３０５に保持されたそれぞれのＤｉｓ２
（ｘ，ｙ）がディストーション転送部３４００の第３フ
リップフロップ３４０２に転送される。次に、クロック
パルス信号ＣＫ１の１９パルス目では、パルス信号ＣＫ
２に同期してプロセッサエレメントＰＥ（０，０）に第
３フリップフロップ３４０２に保持されたＤｉｓ２
（０，０）が出力端子Ｄｏを介して候補ブロック特定ユ
ニット４０００の第１比較器４１０１の入力端子Ｄ０に
転送され、同時に、ＰＥ（０，２）に保持されたＤｉｓ
２（０，２）が出力端子Ｄｏを介して第１比較器４１０
１の入力端子Ｄ１に転送され、同時に、プロセッサエレ
メントＰＥ（０，４）に保持されたＤｉｓ２（０，４）
が出力端子Ｄｏを介して第１比較器４１０１の入力端子
Ｄ２に転送される。また、同時に、他のプロセッサエレ
メントＰＥ（ｘ，ｙ）に保持されたＤｉｓ２（ｘ，ｙ）
は、プロセッサエレメントＰＥ（ｘ−２，ｙ）の第３フ
リップフロップ３４０２に転送される。

【０３０２】次に、クロックパルス信号ＣＫ１の２０パ
ルス目では、パルス信号ＣＫ２に同期して、各Ｄｉｓ２
（ｘ，ｙ）は、列毎に同様に転送され、クロックパルス
信号ＣＫ１の２１パルス目では、すべてのＤｉｓ２
（ｘ，ｙ）が候補ブロック特定ユニット４０００に転送
される。次に、候補ブロック特定ユニット４０００で
は、ディストーション算出ユニット３０００で算出され
た各Ｄｉｓ２（ｘ，ｙ）の中から最小ディストーション
を検出するとともに、この最小ディストーションが算出
されたプロセッサエレメントＰＥ（ｘ，ｙ）に位置的に
対応した候補ブロックから現符号化ブロック１１１の動
きベクトルＭＶが求められる。

【０３０３】すなわち、クロックパルス信号ＣＫ１の１
５〜１８パルス目では、候補ブロック特定ユニット４０
００では、現符号化ブロック１１０の最小ディストーシ
ョンおよび動きベクトルが求められ、一方、ディストー
ション算出ユニット３０００では、図４０に示された現
符号化ブロック１１１の画素データと第１サーチウィン
ドウ２３１の画素データからディストーションが算出さ
れ、ディストーション算出処理と最小ディストーション
検出処理・動きベクトル特定処理とのパイプライン化が
実現されている。また、第１サーチウィンドウ２３１の
画素データは、第１サーチウィンドウ２３０と共通する
画素データを除いた残りの画素データを列毎にサーチウ
ィンドウデータ供給ユニット２０００から出力すればよ
い。

【０３０４】次に、動作モード選択ユニット６０００で
第２動作モードが選択された場合に、図８および図９に
示されたタイムチャートに基づいて動きベクトルを探索
する動作を説明する。まず、ディストーション算出ユニ
ット３０００の各プロセッサエレメントＰＥ（ｘ，ｙ）
において、プロセッサエレメントＰＥ（ｘ，ｙ）と位置
的に対応する第２サーチウィンドウ内２４０の候補ブロ
ックと現符号化ブロック１１０とのそれぞれのディスト
ーションを求める動作を説明する。

【０３０５】ここで、第２動作モードの場合には、各プ
ロセッサエレメントＰＥ（ｘ，ｙ）の第１〜第３セレク
タ３１０１〜３、各中間レジスタＩＰ（ｘ，ｙ）の第１
〜第３セレクタ３１１１〜３、入力レジスタＩＲ（５，
２）の第１および第２セレクタ３１２１，３１２２、各
第１サイドレジスタＳＲ（ｘ，ｙ）の第３セレクタ３１
３３および各第２サイドレジスタＳＲ（ｘ，ｙ）の第３
セレクタ３１４３において、動作モード選択ユニット５
０００から出力された信号ＳＶ，ＳＨに基づいて入力端
子Ｂと出力端子Ｙとが接続されている。

【０３０６】このため、例えば、プロセッサエレメント
ＰＥ（２，２）は、隣接する中間レジスタ（ｘ，ｙ）を
バイパスした行方向および列方向の各プロセッサエレメ
ントＰＥ（ｘ，ｙ）との間で第２サーチウィンドウ２４
０の画素データを転送する。すなわち、中間レジスタＩ
Ｐ（ｘ，ｙ）の存在する行および列の各レジスタ（ｘ，
ｙ）は、ディストーションの算出には無関係となる。

【０３０７】このため、以下に示す図４１〜５２では、
中間レジスタＩＰ（ｘ，ｙ）の存在する行および列に転
送された画素データを無視している。また、図４１〜５
２は、クロックパルス信号ＣＫ１およびパルス信号ＣＫ
２の各パルスの立ち上がり直後の状態を示しており、図
２７に示すように、プロセッサエレメントＰＥ（ｘ，
ｙ）および各レジスタ（ｘ，ｙ）の配線を省略して示
す。

【０３０８】まず、クロックパルス信号ＣＫ１の１パル
ス目に同期して、図４１に示すように、画素データｃ
（０，１）がサーチウィンドウデータ供給ユニット２０
００の出力端子Ｓ０から入力レジスタＩＲ（５，０）に
入力され、画素データｃ（０，３）がサーチウィンドウ
データ供給ユニット２０００の出力端子Ｓ１から入力レ
ジスタＩＲ（５，４）に入力される。

【０３０９】このとき、各プロセッサエレメントＰＥ
（ｘ，ｙ）の転送方向選択部３２００の第４セレクタ３
２０１の出力端子Ｙは、入力端子Ｃと接続されている。
入力レジスタＩＲ（５，１）および入力レジスタＩＲ
（５，３）の転送方向選択部３２３０の第４セレクタ３
２３１の出力端子Ｙは、入力端子Ｂと接続されている。
入力レジスタＩＲ（５，２）の転送方向選択部３２４０
の第４セレクタ３２４１の出力端子Ｙは、入力端子Ｃと
接続されている。第１サイドレジスタＳＲ（ｘ，−１）
の転送方向選択部３２５０の第４セレクタ３２５１の出
力端子Ｙは、入力端子Ｂと接続されている。第２サイド
レジスタＳＲ（ｘ，５）の転送方向選択部３２６０の第
４セレクタ３２６１の出力端子Ｙは、入力端子Ｂと接続
されている。

【０３１０】次に、クロックパルス信号ＣＫ１の２パル
ス目では、各プロセッサエレメントＰＥ（ｘ，ｙ）の転
送方向選択部３２００の第４セレクタ３２０１の出力端
子Ｙは、入力端子Ｂと接続されている。入力レジスタＩ
Ｒ（５，１）および入力レジスタＩＲ（５，３）の転送
方向選択部３２３０の第４セレクタ３２３１の出力端子
Ｙは、入力端子Ｂと接続されている。入力レジスタＩＲ
（５，２）の転送方向選択部３２４０の第４セレクタ３
２４１の出力端子Ｙは、入力端子Ｂと接続されている。
第１サイドレジスタＳＲ（ｘ，−１）の転送方向選択部
３２５０の第４セレクタ３２５１の出力端子Ｙは、入力
端子Ａと接続されている。第２サイドレジスタＳＲ
（ｘ，５）の転送方向選択部３２６０の第４セレクタ３
２６１の出力端子Ｙは、入力端子Ａと接続されている。

【０３１１】このため、図４２に示すように、画素デー
タｃ（０，１）は、入力レジスタＩＲ（ｘ，ｙ）から入
力レジスタＩＲ（ｘ，ｙ＋２）に転送され、同時に、画
素データｃ（０，３）は、入力レジスタＩＲ（ｘ，ｙ）
から第２サイドレジスタ（ｘ，ｙ＋１）に転送され、同
時に、画素データｃ（０，０）がサーチウィンドウデー
タ供給ユニット２０００の出力端子Ｓ０から入力レジス
タＩＲ（５，０）に入力され、同時に、画素データｃ
（０，２）がサーチウィンドウデータ供給ユニット２０
００の出力端子Ｓ２から入力レジスタＩＲ（５，４）に
入力される。

【０３１２】次に、クロックパルス信号ＣＫ１の３パル
ス目では、各プロセッサエレメントＰＥ（ｘ，ｙ）の転
送方向選択部３２００の第４セレクタ３２０１の出力端
子Ｙは、入力端子Ｃと接続されている。各中間レジスタ
ＩＰ（ｘ，ｙ）の転送方向選択部３２１０の第４セレク
タ３２１１の出力端子Ｙは、入力端子Ｃと接続されてい
る。入力レジスタＩＲ（５，１）および入力レジスタＩ
Ｒ（５，３）の転送方向選択部３２３０の第４セレクタ
３２３１の出力端子Ｙは、入力端子Ａと接続されてい
る。入力レジスタＩＲ（５，２）の転送方向選択部３２
４０の第４セレクタ３２４１の出力端子Ｙは、入力端子
Ｃと接続されている。第１サイドレジスタＳＲ（ｘ，−
１）の転送方向選択部３２５０の第４セレクタ３２５１
の出力端子Ｙは、入力端子Ｂと接続されている。第２サ
イドレジスタＳＲ（ｘ，５）の転送方向選択部３２６０
の第４セレクタ３２６１の出力端子Ｙは、入力端子Ｂと
接続されている。

【０３１３】このため、図４３に示すように、各レジス
タ（５，ｙ）の画素データは、それぞれ６列目の各レジ
スタ（５，ｙ）から５列目のプロセッサエレメントＰＥ
（４，ｙ）または第２サイドレジスタ（４，ｙ）に転送
され、同時に、画素データｃ（１，０）がサーチウィン
ドウデータ供給ユニット２０００の出力端子Ｓ０から入
力レジスタＩＲ（５，０）に入力され、同時に、画素デ
ータｃ（１，２）がサーチウィンドウデータ供給ユニッ
ト２０００の出力端子Ｓ２から入力レジスタＩＲ（５，
４）に入力される。

【０３１４】次に、クロックパルス信号ＣＫ１の４パル
ス目では、各プロセッサエレメントＰＥ（ｘ，ｙ）の転
送方向選択部３２００の第４セレクタ３２０１の出力端
子Ｙは、入力端子Ａと接続されている。各中間レジスタ
ＩＰ（ｘ，ｙ）の転送方向選択部３２１０の第４セレク
タ３２１１の出力端子Ｙは、入力端子Ａと接続されてい
る。入力レジスタＩＲ（５，１）および入力レジスタＩ
Ｒ（５，３）の転送方向選択部３２３０の第４セレクタ
３２３１の出力端子Ｙは、入力端子Ａと接続されてい
る。入力レジスタＩＲ（５，２）の転送方向選択部３２
４０の第４セレクタ３２４１の出力端子Ｙは、入力端子
Ａと接続されている。第１サイドレジスタＳＲ（ｘ，−
１）の転送方向選択部３２５０の第４セレクタ３２５１
の出力端子Ｙは、入力端子Ａと接続されている。第２サ
イドレジスタＳＲ（ｘ，５）の転送方向選択部３２６０
の第４セレクタ３２６１の出力端子Ｙは、入力端子Ａと
接続されている。

【０３１５】このため、図４４に示すように、各プロセ
ッサエレメントＰＥ（ｘ，０）および入力レジスタＩＲ
（ｘ，０）の画素データは、それぞれ第１サイドレジス
タ（ｘ，ｙ−１）に転送され、同時に、他の各プロセッ
サエレメントＰＥ（ｘ，ｙ）の画素データは、それぞれ
プロセッサエレメントＰＥ（ｘ，ｙ−２）に転送され、
同時に、他の各入力レジスタＩＲ（ｘ，ｙ）の画素デー
タは、それぞれ入力レジスタＩＲ（ｘ，ｙ−２）に転送
され、同時に、第２サイドレジスタＩＲ（５，５）の画
素データは、プロセッサエレメントＰＥ（５，４）に転
送され、同時に、画素データｃ（１，１）がサーチウィ
ンドウデータ供給ユニット２０００の出力端子Ｓ０から
入力レジスタＩＲ（５，０）に入力され、同時に、画素
データｃ（１，３）がサーチウィンドウデータ供給ユニ
ット２０００の出力端子Ｓ２から入力レジスタＩＲ
（５，４）に入力される。

【０３１６】すなわち、クロックパルス信号の１パルス
毎に、各プロセッサエレメントＰＥ（ｘ，ｙ）の第４セ
レクタ３２０１の出力端子Ｙは、信号ＳＵ，ＳＬに基づ
いて入力端子Ｃ、入力端子Ｂ、入力端子Ｃ、入力端子Ａ
の順で順次切り換えられる。各中間レジスタＩＰ（ｘ，
ｙ）の第４セレクタ３２０１の出力端子Ｙは、信号Ｓ
Ｕ，ＳＬに基づいて入力端子Ｃ、入力端子Ｂ、入力端子
Ｃ、入力端子Ａの順で順次切り換えられる。入力レジス
タＩＲ（５，１）および入力レジスタＩＲ（５，３）の
転送方向選択部３２３０の第４セレクタ３２３１の出力
端子Ｙは、信号ＳＵに基づいて入力端子Ｂ、入力端子
Ｂ、入力端子Ａ、入力端子Ａの順で順次切り換えられ
る。入力レジスタＩＲ（５，２）の転送方向選択部３２
４０の第４セレクタ３２４１の出力端子Ｙは、信号Ｓ
Ｕ，ＳＬに基づいて入力端子Ｃ、入力端子Ｂ、入力端子
Ｃ、入力端子Ａの順で順次切り換えられる。第１サイド
レジスタＳＲ（ｘ，−１）の転送方向選択部３２５０の
第４セレクタ３２５１の出力端子Ｙは、信号ＳＬに基づ
いて入力端子Ｃ、入力端子Ａ、入力端子Ｃ、入力端子Ａ
の順で順次に切り換えられる。第２サイドレジスタＳＲ
（ｘ，５）の転送方向選択部３２６０の第４セレクタ３
２６１の出力端子Ｙは、信号ＳＬに基づいて入力端子
Ｃ、入力端子Ａ、入力端子Ｃ、入力端子Ａの順で順次に
切り換えられる。

【０３１７】このため、各ＰＥプロセッサエレメント
（ｘ，ｙ）および各レジスタ（ｘ，ｙ）に保持されたす
べての画素データは、以降のクロックパルス信号ＣＫ１
のそれぞれのパルスに同期して、図１０における左方
向、下方向、左方向、上方向のプロセッサエレメントＰ
Ｅ（ｘ，ｙ）または各レジスタ（ｘ，ｙ）に順次に転送
されるとともに、同時に、第２サーチウィンドウ２４０
の画素データが、サーチウィンドウデータ供給ユニット
２０００から入力レジスタＩＲ（５，０），ＩＲ（５，
４）に転送される。

【０３１８】次に、クロックパルス信号ＣＫ１の７パル
ス目では、図４５に示すように、１列目の各プロセッサ
エレメントＰＥ（ｘ，ｙ）および各レジスタ（ｘ，ｙ）
に初めて画素データｃ（ｘ，ｙ）が転送され、同時に、
現符号化ブロックデータ供給ユニット１０００から各プ
ロセッサエレメントＰＥ（ｘ，ｙ）に画素データａ
（０，０）が転送される。

【０３１９】このとき、例えば、プロセッサエレメント
ＰＥ（０，０）では、以下の演算処理が行われる。プロ
セッサエレメントＰＥ（０，０）では、まず、画素デー
タｃ（０，０）が動作モード選択部３１００および転送
方向選択部３２００の第４セレクタ３２０１を介して第
１フリップフロップ３２０２に転送され、減算器３３０
１の入力端子Ａに入力される。

【０３２０】一方、画素データａ（０，１）が現符号化
ブロックデータ供給ユニット１０００から減算器３３０
１の入力端子Ｂに入力される。次いで、減算器３３０１
では、 ｃ（０，０）−ａ（０，０） が算出され、さらに、正数変換器３３０２により正数に
変換され、加算器３３０４の入力端子Ａに入力される。
一方、加算器３３０４の入力端子Ｂには、論理積演算器
３３０３の演算結果が入力されるが、論理積演算器３３
０３の入力端子Ａに、すでにクロックパルス信号ＣＫ１
の６パルス目のダウンエッジに同期してパルス信号ＣＬ
が入力され、出力端子Ｙから０を表す信号が出力されて
おり、加算器３３０４の入力端子Ｂには０を表すデータ
が入力されている。

【０３２１】次いで、加算器３３０４で ｜ｃ（０，０）−ａ（０，０）｜ が算出され、第２フリップフロップ３３０５に転送され
る。次に、クロックパルス信号ＣＫ１の８パルス目で
は、図４６に示すように、例えば、プロセッサエレメン
トＰＥ（０，０）に画素データｃ（０，１）が転送さ
れ、同時に、現符号化ブロックデータ供給ユニット１０
００から各プロセッサエレメントＰＥ（０，０）に画素
データａ（０，１）が転送される。

【０３２２】このとき、プロセッサエレメントＰＥ
（０，０）では、まず、画素データｃ（０，１）が第１
フリップフロップ３２０２に転送され、次いで、画素デ
ータｃ（０，１）は、ディストーション算出部３３００
の減算器３３０１の入力端子Ａに入力される。一方、画
素データａ（０，１）が現符号化ブロックデータ供給ユ
ニット１０００から減算器３３０１の入力端子Ｂに入力
される。

【０３２３】次いで、減算器３３０１では、 ｃ（０，１）−ａ（０，１） が算出され、正数変換器３３０２により正数に変換さ
れ、加算器３３０４の入力端子Ａに入力される。一方、
加算器３３０４の入力端子Ｂには、論理積演算器３３０
３の演算結果が入力されるが、論理積演算器３３０３で
は、すでにパルス信号ＣＫが０であるため、第２フリッ
プフロップ３３０５に転送された ｜ｃ（０，０）−ａ（０，０）｜ が入力端子Ｂを介して出力端子Ｙから出力され、次い
で、加算器３３０４で、 が算出され、第２フリップフロップ３３００に転送され
る。

【０３２４】次に、クロックパルス信号ＣＫ１の９パル
ス目では、図４７に示すように、例えば、プロセッサエ
レメントＰＥ（０，０）に画素データｃ（１，１）が転
送され、同時に、現符号化ブロックデータ供給ユニット
１０００からプロセッサエレメントＰＥ（０，０）に画
素データａ（１，１）が転送される。このとき、プロセ
ッサエレメントＰＥ（０，０）では、画素データｃ
（１，１）が第１フリップフロップ３２０２に転送さ
れ、画素データａ（１，１）が現符号化ブロックデータ
供給ユニット１０００から減算器３３０１の入力端子Ｂ
に入力され、この結果、 が算出され、第２フリップフロップ３３０５に転送され
る。

【０３２５】次に、クロックパルス信号ＣＫ１の１０パ
ルス目では、図４８に示すように、例えば、プロセッサ
エレメントＰＥ（０，０）に画素データｃ（１，０）が
転送され、同時に、現符号化ブロックデータ供給ユニッ
ト１０００からプロセッサエレメントＰＥ（ｘ，ｙ）に
画素データａ（１，１）が転送される。このとき、プロ
セッサエレメントＰＥ（０，０）では、画素データｃ
（１，０）が第１フリップフロップ３２０２に転送さ
れ、画素データａ（０，１）が現符号化ブロックデータ
供給ユニット１０００から減算器３３０１の入力端子Ｂ
に入力され、この結果、 が算出され、第２フリップフロップ３３０５に転送され
る。

【０３２６】すなわち、プロセッサエレメントＰＥ
（０，０）では、プロセッサエレメントＰＥ（０，０）
と位置的に対応する第２サーチウィンドウ２４０内の候
補ブロックと現符号化ブロック１１０とのディストーシ
ョンが求められたことになる。他の各プロッセサエレメ
ントＰＥ（ｘ，ｙ）においても同様にディストーション
が求められ、第１動作モードと同様に９個のディストー
ションが算出される。

【０３２７】次に、クロックパルス信号ＣＫ１の１１パ
ルス目〜１４パルス目では、第１動作モードと同様に、
ディストーション算出ユニット３０００で算出された９
個のディストーションが列毎に候補ブロック特定ユニッ
ト４０００に転送され、候補ブロック特定ユニット４０
００では、これら９個のディストーションに基づいて最
小ディストーションが検出されるとともに、動きベクト
ルが特定される。

【０３２８】また、ディストーション算出ユニット３０
００では、図４９〜５２に示すように、現符号化ブロッ
クデータ供給ユニット１０００とサーチウィンドウデー
タ供給ユニット２０００からそれぞれ画素データが順次
入力され、図５３に示すように、現符号化ブロック１１
０に対して水平方向に隣接する現符号化ブロック１１１
と第２サーチウィンドウ２４０から２画素分水平方向に
シフトした第２サーチウィンドウ２４１内の候補ブロッ
クとの９個のディストーションが算出される。

【０３２９】すなわち、第２動作モードにおいても、第
１動作モードと同様に、ディストーション算出処理と最
小ディストーション検出処理・動きベクトル特定処理と
のパイプライン化が実現されている。また、第２サーチ
ウィンドウ２４１の画素データは、第２サーチウィンド
ウ２４０と共通する画素データを除いた残りの画素デー
タを列毎にサーチウィンドウデータ供給ユニット２００
０から出力すればよい。

【０３３０】なお、上記実施例では、現符号化ブロック
１１０を２行２列の画素からなるとしたため、クロック
パルス信号ＣＫ１の４パルス毎に動きベクトルが求めら
れることになるが、図５４および図５５に示すように、
現符号化ブロック１１２をＮ行Ｍ列で表し、サーチウィ
ンドウ２４０をＨ行Ｌ列で表した場合には、列方向に隣
接した現符号化ブロックとこの現符号化ブロックに対応
するＭ画素分水平方向にシフトしたサーチウィンドウか
ら求められる動きベクトルは、クロックパルス信号ＣＫ
１のＭ×Ｎパルスを１サイクルとして順次求められるこ
とになる。

【０３３１】なお、この場合の第１サイドレジスタグル
ープ３９１０および第２サイドレジスタグループ３９２
０については、次の実施例２において説明する。また、
上記実施例では、動作モードを第１動作モードおよび第
２動作モードに限って説明したが、動作モード選択ユニ
ット６０００の信号ＳＶおよび信号ＳＨを独立に制御す
ることにより、さらに２つの動作モードのサーチウィン
ドウを選択することができる。

【０３３２】すなわち、信号ＳＶ，ＳＨがともに０の場
合には、サーチウィンドウは、６行６列の画素データか
らなり（第１動作モード）、信号ＳＶ，ＳＨがそれぞれ
０，１の場合には、サーチウィンドウは、６行４列の画
素データからなり、信号ＳＶ，ＳＨがそれぞれ１，０の
場合には、サーチウィンドウは、４行６列の画素データ
からなり、信号ＳＶ，ＳＨがともに１の場合には、サー
チウィンドウは、４行４列の画素データからなり（第２
動作モード）、４種類のサイズのサーチウィンドウを選
択することができる。

【０３３３】（実施例２）図５６〜図６０は本発明に係
る実施例２の動きベクトル探索装置を示す図である。本
実施例では、本発明の特徴部分を具体的に説明する。図
５６に示すように、ディストーション算出ユニット３０
０１は、実施例１のディストーション算出ユニット３０
００における第１サイドレジスタグループ３９１０と第
２サイドレジスタグループ３９２０を第３サイドレジス
タグループ３９３０により構成したものである。

【０３３４】第３サイドレジスタグループ３９３０は、
図５６に示すように、６個の第３サイドレジスタ,SR(0,
5),SR(1, 5),SR(2, 5),SR(3, 5),SR(4, 5),SR(5, 5)に
より構成されている。

【０３３５】次に、各第３サイドレジスタＳＲ（ｘ，
５）の基本的な端子配置およびブロック図を説明する。
図５７に示すように、各第３サイドレジスタＳＲ（ｘ，
５）は、入力端子ＹＵｉ１，ＹＤｉ１，ＹＨｉ１，ＹＨ
ｉ２および出力端子ＹＵｏ，ＹＤｏ，ＹＨｏを有し、さ
らに、図５に示された信号出力ユニット５０００の出力
端子に接続された図示しない入力端子および動作モード
選択ユニット６０００の出力端子Ｐ６２に接続された図
示しない入力端子を有している。

【０３３６】また、図５８に示すように、各第３サイド
レジスタＳＲ（ｘ，５）は、動作モード選択部３１５０
および転送方向選択部３２７０から構成されている。動
作モード選択部３１５０は、第３セレクタ３１５３によ
って構成される。第３セレクタ３１５３は、入力端子
Ｓ，Ａ，Ｂおよび出力端子Ｙを有する。入力端子Ｓは、
動作モード選択ユニット６０００の出力端子Ｐ６２に電
気的に接続される。

【０３３７】第３セレクタ３１５３は、動作モード選択
ユニット６０００から出力され信号ＳＨを入力端子Ｓを
通して入力し、入力された信号ＳＨに基づいて入力端子
Ａおよび入力端子Ｂの何れか一方の入力端子と出力端子
Ｙを電気的に接続する切換器であり、信号ＳＨが０のと
き、入力端子Ａと出力端子Ｙを電気的に接続し、信号Ｓ
Ｈが１のとき、入力端子Ｂと出力端子Ｙを電気的に接続
する。

【０３３８】第３セレクタ３１５３の入力端子Ａは、入
力端子ＹＨｉ１を介して第３サイドレジスタＳＲ（ｘ＋
１，ｙ）の出力端子ＹＨｏに電気的に接続される。入力
端子Ｂは、入力端子ＹＨｉ２を介して第３サイドレジス
タＳＲ（ｘ＋２，ｙ）出力端子ＹＨｏに電気的に接続さ
れる。出力端子Ｙは、第４セレクタ３２７１の入力端子
Ｃに電気的に接続される。

【０３３９】次に、転送方向選択部３２７０は、第４セ
レクタ３２７１および第１フリップフロップ３２７２か
ら構成される。第４セレクタ３２７１は、入力端子Ｓ
０，Ｓ１，Ａ，Ｂ，Ｃおよび出力端子Ｙを有する。入力
端子Ｓ０は、信号出力ユニット５０００の出力端子Ｐ５
３に電気的に接続される。入力端子Ｓ１は、信号出力ユ
ニット５０００の出力端子Ｐ５４に電気的に接続され
る。入力端子Ａは、入力端子ＹＵｉ１を介してプロセッ
サエレメントＰＥ（ｘ，０）または中間レジスタＩＰ
（ｘ，０）の出力端子ＹＵｏに電気的に接続される。入
力端子Ｂは、入力端子ＹＤｉ１を介してプロセッサエレ
メントＰＥ（ｘ，４）または中間レジスタＩＰ（ｘ，
４）の出力端子ＹＵｏに電気的に接続される。入力端子
Ｃは、第３セレクタ３１５３の出力端子Ｙに電気的に接
続される。出力端子Ｙは、第１フリップフロップ３２７
２の入力端子ａに電気的に接続される。

【０３４０】第４セレクタ３２７１は、信号出力ユニッ
ト５０００から出力された信号ＳＵ，ＳＬをそれぞれ入
力端子Ｓ０，Ｓ１を通して入力し、入力された信号Ｓ
Ｕ，ＳＬに基づいて入力端子Ａ，Ｂ，Ｃの何れか一つの
入力端子と出力端子Ｙを電気的に接続する切換器であ
り、信号ＳＵ，ＳＬが、それぞれ１，０のときには、入
力端子Ａと出力端子Ｙを電気的に接続し、０，０のとき
には、入力端子Ｂと出力端子Ｙを電気的に接続し、０，
１および１，１のときには、入力端子Ｃと出力端子Ｙを
電気的に接続する。

【０３４１】第１フリップフロップ３２７２は、Ｄフリ
ップフロップからなり、入力端子ｓ，ａおよび出力端子
ｂを有する。入力端子ｓは、信号出力ユニット５０００
の出力端子Ｐ５１に電気的に接続される。第３フリップ
フロップ３２１２は、信号出力ユニット５０００から出
力されたクロックパルス信号ＣＫ１を入力端子ｓを通し
て入力し、入力されたクロックパルス信号ＣＫ１の１パ
ルス毎に同期して、入力端子ａに入力されたデータを出
力端子ｂにラッチする。

【０３４２】第１フリップフロップ３２７２の出力端子
ｂは、出力端子ＹＵｏを介して同列のプロセッサエレメ
ントＰＥ（ｘ，４）または中間レジスタＩＰ（ｘ，４）
の入力端子ＹＤｉ１と電気的に接続され、出力端子ＹＤ
ｏを介して同列のプロセッサエレメントＰＥ（ｘ，０）
または中間レジスタＩＰ（ｘ，０）の入力端子ＹＤｉ１
と電気的に接続され、出力端子ＹＨｏを介して第３サイ
ドレジスタＳＲ（ｘ−１，５）の入力端子ＹＨｉ１およ
び第３サイドレジスタＳＲ（ｘ−２，５）の入力端子Ｙ
Ｈｉ２に電気的に接続される。

【０３４３】各第３サイドレジスタＳＲ（ｘ，５）もプ
ロセッサエレメントＰＥ（ｘ，ｙ）と同様に図１１に示
された配置位置の違いにより、端子配置およびブロック
図が異なる。以下、その違いを説明する。まず、第３サ
イドレジスタＳＲ（０，５）は、図５７に示された出力
端子ＹＨｏをもたない。

【０３４４】次に、第３サイドレジスタＳＲ（１，５）
およびＳＲ（３，５）は、図５７に示された入力端子Ｙ
Ｈｉ２をもたない。また、第３サイドレジスタＳＲ
（１，５）およびＳＲ（３，５）のブロック図は、図５
８に示された動作モード選択部３１５０をもたない。こ
こで、転送方向選択部３２７０の第４セレクタ３２７１
の入力端子Ｂは、入力端子ＹＨｉ１を介して第３サイド
レジスタＳＲ（ｘ＋１，５）の出力端子ＹＨｏに電気的
に接続される。出力端子ＹＨｏは、第３サイドレジスタ
ＳＲ（ｘ−１，５）の入力端子ＹＨｉ１に電気的に接続
される。

【０３４５】すなわち、各第３サイドレジスタＳＲ
（ｘ，５）は、１行目および５行目の同列のプロセッサ
エレメントＰＥ（ｘ，ｙ）、中間レジスタＩＰ（ｘ，
ｙ）または入力レジスタＩＲ（ｘ，ｙ）と電気的に接続
され、列毎に配線をリング状に形成される。各第３サイ
ドレジスタＳＲ（ｘ，５）は、１行目の同列のプロセッ
サエレメントＰＥ（ｘ，０）、中間レジスタＩＰ（ｘ，
０）または入力レジスタＩＲ（ｘ，０）との間でサーチ
ウィンドウの画素データを転送するとともに、５行目の
同列のプロセッサエレメントＰＥ（ｘ，４）、中間レジ
スタＩＰ（ｘ，４）または入力レジスタＩＲ（ｘ，４）
との間でサーチウィンドウの画素データを転送すること
ができる。

【０３４６】このため、実施例１では、図１１における
上方向に画素データを転送する場合には、第１サイドレ
ジスタグループ３９１０が画素データを一時的に記憶す
るバッファとなり、図１１における下方向に画素データ
を転送する場合には、第２サイドレジスタグループ３９
２０が画素データを一時的に記憶するバッファとなるよ
うに、プロセッサエレメントＰＥ（ｘ，ｙ）および中間
レジスタＩＰ（ｘ，ｙ）からなる２次元配列プロセッサ
グループ３８００の両側に各サイドレジスタＳＲ（ｘ，
ｙ）を配置したが、本実施例２では、２次元配列プロセ
ッサグループ３８０１の片側に各第３サイドレジスタＳ
Ｒ（ｘ，５）を配置すればよく、サイドレジスタグルー
プの回路規模を半減することができる。

【０３４７】なお、本実施例における動きベクトルを求
める動作は、第１動作モードの場合には、図６および図
７に示されたタイムチャートに基づいて、第２動作モー
ドの場合には、図８および図９に示されたタイムチャー
トに基づいて、実施例１と同様に行われることはいうま
でもない。ところで、上記実施例１および実施例２にお
いては、第１サイドレジスタグループ３９１０、第２サ
イドレジスタグループ３９２０および第３サイドレジス
タグループ３９３０は、列毎に一つのサイドレジスタＳ
Ｒ（ｘ，ｙ）によって構成されているが、図５９に示す
ように、現符号化ブロックをＮ行Ｍ行で表すと、各サイ
ドレジスタグループは、列毎に互いに直列に電気的に接
続された（Ｎー１）行のサイドレジスタＳＲ（ｘ，ｙ）
によって構成される。また、それぞれの行のサイドレジ
スタＳＲ（ｘ，ｙ）は、プロセッサエレメントＰＥ
（ｘ，ｙ）、中間レジスタＩＰ（ｘ，ｙ）または入力レ
ジスタＩＲ（ｘ，ｙ）に接続されたサイドレジスタＳＲ
（ｘ，ｙ）と同様に、同行のサイドレジスタＳＲ（ｘ，
ｙ）と電気的に接続される。

【０３４８】また、実際に回路を構成する場合には、例
えば、図６０に示すように、２次元配列プロセッサグル
ープ３８０１のそれぞれの列の間に列毎に各プロセッサ
エレメントＰＥ（ｘ，ｙ）、各中間レジスタＩＰ（ｘ，
ｙ）および各サイドレジスタＳＲ（ｘ，ｙ）間の距離が
均一になるように配置することで、短い転送バスを形成
することができるので、誤りの少ない安定した回路を構
成することができるとともに、回路規模を小さくするこ
とができる。

【０３４９】（実施例３）図６１〜６８は本発明に係る
実施例３の動きベクトル探索装置を示す図である。本実
施例３では、本発明の特徴部分を具体的に説明する。図
６１に示すように、ディストーション算出ユニット３０
０４は、２次元配列プロセッサグループ３８０４をプロ
セッサエレメントＰＥ（ｘ，ｙ）および中間レジスタＩ
Ｐ（ｘ，ｙ）からなる９行１３列のマトリックス状に配
置し、さらに、２次元配列プロセッサグループ３８０４
の右側に９個の入力レジスタＩＲ（ｘ，ｙ）からなる入
力レジスタグループ３９０４を配置し、２次元配列プロ
セッサグループ３８０４の上下にそれぞれ１４個のサイ
ドレジスタＳＲ（ｘ，ｙ）からなる第１サイドレジスタ
グループ３９１４および第２サイドレジスタグループ３
９２４を配置したものである。ここで、プロセッサエレ
メントＰＥ（ｘ，ｙ）には、２種類あり、傾斜方向の異
なる斜線で示されており、また、各レジスタ（ｘ，ｙ）
は無地で示されている。

【０３５０】まず、２次元配列プロセッサグループ３８
０４の水平方向の外側に位置しているプロセッサエレメ
ントＰＥ（ｘ，ｙ）の端子配置は、図６３に示すよう
に、図１２で示されたプロセッサエレメントＰＥ（ｘ，
ｙ）の端子配置からＹＵｉ２およびＹＤｉ２を除いたも
のである。また、プロセッサエレメントＰＥ（ｘ，ｙ）
のブロック図は、図６４に示すように、図１３に示され
たプロセッサエレメント（ｘ，ｙ）のブロック図から動
作モード選択部３１００の第１セレクタ３１０１および
第２セレクタ３１０２を除いたものである。

【０３５１】ここで、転送方向選択部３２００の第４セ
レクタ３２０１の入力端子Ａは、入力端子ＹＵｉ１を介
してプロセッサエレメントＰＥ（ｘ，ｙ＋１）または第
２サイドレジスタＳＲ（ｘ，ｙ＋１）の出力端子ＹＵｏ
に電気的に接続される。第４セレクタ３２０１の入力端
子Ｂは、入力端子ＹＤｉ１を介してプロセッサエレメン
トＰＥ（ｘ，ｙ−１）または第１サイドレジスタＳＲ
（ｘ，ｙ−１）の出力端子ＹＵｏに電気的に接続され
る。出力端子ＹＵｏは、隣接するプロセッサエレメント
ＰＥ（ｘ，ｙ−１）または第１サイドレジスタＳＲ
（ｘ，ｙ−１）の入力端子ＹＵｉ１に電気的に接続され
る。出力端子ＹＤｏは、隣接するプロセッサエレメント
ＰＥ（ｘ，ｙ＋１）または第２サイドレジスタＳＲ
（ｘ，ｙ＋１）の入力端子ＹＤｉ１に電気的に接続され
る。

【０３５２】次に、２次元配列プロセッサグループ３８
０４の列方向の中央に位置しているプロセッサエレメン
トＰＥ（ｘ，ｙ）の端子配置は、図６５に示すように、
図１２で示されたプロセッサエレメントＰＥ（ｘ，ｙ）
の端子配置からＹＵｉ２、ＹＤｉ２およびＹＨｉ２を除
いたものである。また、プロセッサエレメントＰＥ
（ｘ，ｙ）のブロック図は、図６５に示すように、図１
３に示されたプロセッサエレメント（ｘ，ｙ）のブロッ
ク図から動作モード選択部３１００を除いたものであ
る。

【０３５３】ここで、転送方向選択部３２００の第４セ
レクタ３２０１の入力端子Ａは、入力端子ＹＵｉ１を介
してプロセッサエレメントＰＥ（ｘ，ｙ＋１）または第
２サイドレジスタＳＲ（ｘ，ｙ＋１）の出力端子ＹＵｏ
に電気的に接続される。第４セレクタ３２０１の入力端
子Ｂは、入力端子ＹＤｉ１を介してプロセッサエレメン
トＰＥ（ｘ，ｙ−１）または第１サイドレジスタＳＲ
（ｘ，ｙ−１）の出力端子ＹＵｏに電気的に接続され
る。第４セレクタ３２０１の入力端子Ｃは、入力端子Ｙ
Ｈｉ１を介してプロセッサエレメントＰＥ（ｘ，ｙ＋
１）または中間レジスタＩＲ（ｘ＋１，ｙ）の出力端子
ＹＨｏに電気的に接続される。

【０３５４】出力端子ＹＵｏは、隣接するプロセッサエ
レメントＰＥ（ｘ，ｙ−１）または第１サイドレジスタ
ＳＲ（ｘ，ｙ−１）の入力端子ＹＵｉ１に電気的に接続
される。出力端子ＹＤｏは、隣接するプロセッサエレメ
ントＰＥ（ｘ，ｙ＋１）または第２サイドレジスタＳＲ
（ｘ，ｙ＋１）の入力端子ＹＤｉ１に電気的に接続され
る。出力端子ＹＨｏは、隣接するプロセッサエレメント
ＰＥ（ｘ−１，ｙ）または中間レジスタＩＰ（ｘ−１，
ｙ）の入力端子ＹＨｉ１に電気的に接続される。

【０３５５】すなわち、ディストーション算出ユニット
３００４では、信号出力ユニット５０００から出力され
た信号ＳＨに基づいて水平方向の探索範囲が切り換えら
れる。第１動作モードの場合には、９行１３列の２次元
配列プロセッサグループ３８０４に対応した第１サーチ
ウィンドウの範囲から簡略的な探索方法により動きベク
トルが探索され、第２動作モードの場合には、中間レジ
スタＩＰ（ｘ，ｙ）が無視され、９行９列の２次元配列
プロセッサグループ３８０４に対応した第２サーチウィ
ンドウの範囲から全点探索法により動きベクトルが探索
される。

【０３５６】次に、図６２に示されたディストーション
算出ユニット３００５を説明する。ディストーション算
出ユニット３００５は、２次元配列プロセッサグループ
３８０５をプロセッサエレメントＰＥ（ｘ，ｙ）および
中間レジスタＩＰ（ｘ，ｙ）からなる１３行９列のマト
リックス状に配置し、さらに、２次元配列プロセッサグ
ループ３８０５の右側に１３個の入力レジスタＩＲ
（ｘ，ｙ）からなる入力レジスタグループ３９０５を配
置し、２次元配列プロセッサグループ３８０５の上下に
それぞれ１０個のサイドレジスタＳＲ（ｘ，ｙ）からな
る第１サイドレジスタグループ３９１５および第２サイ
ドレジスタグループ３９２５を配置したものである。こ
こで、プロセッサエレメントＰＥ（ｘ，ｙ）には、２種
類あり、傾斜方向の異なる斜線で示されており、また、
各レジスタ（ｘ，ｙ）は無地で示されている。

【０３５７】まず、２次元配列プロセッサグループ３８
０５の垂直方向の外側に位置しているプロセッサエレメ
ントＰＥ（ｘ，ｙ）の端子配置は、図６７に示すよう
に、図１２で示されたプロセッサエレメントＰＥ（ｘ，
ｙ）の端子配置からＹＨｉ２を除いたものである。ま
た、プロセッサエレメントＰＥ（ｘ，ｙ）のブロック図
は、図６８に示すように、図１３に示されたプロセッサ
エレメント（ｘ，ｙ）のブロック図から動作モード選択
部３１００の第３セレクタ３１０３を除いたものであ
る。

【０３５８】ここで、転送方向選択部３２００の第４セ
レクタ３２０１の入力端子Ｃは、入力端子ＹＨｉ１を介
して隣接するプロセッサエレメントＰＥ（ｘ＋１，ｙ）
または入力レジスタＩＲ（ｘ＋１，ｙ）の出力端子ＹＵ
ｏに電気的に接続される。出力端子ＹＨｏは、隣接する
プロセッサエレメントＰＥ（ｘ−１，ｙ）の入力端子Ｙ
Ｈｉ１に電気的に接続される。

【０３５９】次に、２次元配列プロセッサグループ３８
０５の行方向の中央に位置しているプロセッサエレメン
トＰＥ（ｘ，ｙ）の端子配置は、図６５に示されたプロ
セッサエレメントＰＥ（ｘ，ｙ）の端子配置と同じであ
り、また、プロセッサエレメントＰＥ（ｘ，ｙ）のブロ
ック図は、図６６に示されたプロセッサエレメント
（ｘ，ｙ）のブロック図と同じである。

【０３６０】ここで、転送方向選択部３２００の第４セ
レクタ３２０１の入力端子Ａは、入力端子ＹＵｉ１を介
してプロセッサエレメントＰＥ（ｘ，ｙ＋１）、中間レ
ジスタＩＰ（ｘ，ｙ）または第２サイドレジスタＳＲ
（ｘ，ｙ＋１）の出力端子ＹＵｏに電気的に接続され
る。第４セレクタ３２０１の入力端子Ｂは、入力端子Ｙ
Ｄｉ１を介してプロセッサエレメントＰＥ（ｘ，ｙ−
１）、中間レジスタＩＰ（ｘ，ｙ−１）または第１サイ
ドレジスタＳＲ（ｘ，ｙ−１）の出力端子ＹＵｏに電気
的に接続される。第４セレクタ３２０１の入力端子Ｃ
は、入力端子ＹＨｉ１を介してプロセッサエレメントＰ
Ｅ（ｘ，ｙ＋１）または入力レジスタＩＲ（ｘ＋１，
ｙ）の出力端子ＹＨｏに電気的に接続される。

【０３６１】出力端子ＹＵｏは、隣接するプロセッサエ
レメントＰＥ（ｘ，ｙ−１）、中間レジスタＩＰ（ｘ，
ｙ−１）または第１サイドレジスタＳＲ（ｘ，ｙ−１）
の入力端子ＹＵｉ１に電気的に接続される。出力端子Ｙ
Ｄｏは、隣接するプロセッサエレメントＰＥ（ｘ，ｙ＋
１）、中間レジスタ（ｘ，ｙ＋１）または第２サイドレ
ジスタＳＲ（ｘ，ｙ＋１）の入力端子ＹＤｉ１に電気的
に接続される。出力端子ＹＨｏは、隣接するプロセッサ
エレメントＰＥ（ｘ−１，ｙ）または中間レジスタＩＰ
（ｘ−１，ｙ）の入力端子ＹＨｉ１に電気的に接続され
る。

【０３６２】すなわち、ディストーション算出ユニット
３００５では、信号出力ユニット５０００から出力され
た信号ＳＶに基づいて垂直方向の探索範囲が切り換えら
れる。第１動作モードの場合には、１３行９列の２次元
配列プロセッサグループ３８０５に対応した第１サーチ
ウィンドウの範囲から簡略的な探索方法により動きベク
トルが探索され、第２動作モードの場合には、中間レジ
スタＩＰ（ｘ，ｙ）が無視され、９行９列の２次元配列
プロセッサグループ３８０５に対応した第２サーチウィ
ンドウの範囲から全点探索法により動きベクトルが探索
される。

【０３６３】２次元配置プロセッサ３８０４および３８
０５は、ともに中央近辺ににプロセッサエレメントＰＥ
（ｘ，ｙ）を密度高く配置して、中心から離れるにした
がって中間レジスタＩＰ（ｘ，ｙ）を配置してプロッセ
ッサエレメントＰＥ（ｘ，ｙ）の密度を減らしている。
これは、動きの激しい画像に対しては、第１動作モード
を選択し、広い探索範囲から動きベクトルを求めるとと
もに、それほど動きが激しくない画像に対しては、第２
動作モードを選択し、予測精度を落さずに動きベクトル
を求めるように配慮したものである。

【０３６４】また、一般に動画像では、画像の動きは、
垂直方向の動きよりも水平方向の動きのほうが激しい傾
向にある。このため、動きベクトルも水平方向に広い探
索範囲において求める必要がある。従って、プロセッサ
エレメントＰＥ（ｘ，ｙ）および中間レジスタＩＰ
（ｘ，ｙ）が同数であっても、図６２に示されたディス
トーション算出ユニット３００５の配置よりも図６１に
示されたディストーション算出ユニット３００４の配置
のほうが実用上採用される場合が多い。

【０３６５】

【発明の効果】請求項１記載の発明によれば、前記動作
モード選択手段で第１動作モードが選択された場合、前
記サーチウィンドウデータ供給ユニットから供給された
第１サーチウィンドウの画素データと現符号化ブロック
データ供給ユニットから供給された現符号化ブロックの
画素データに基づいてディストーション算出ユニットの
複数のプロセッサエレメントによりそれぞれのディスト
ーションが算出される。

【０３６６】一方、前記動作モード選択手段で第２動作
モードが選択された場合、前記サーチウィンドウデータ
供給ユニットから供給された第２サーチウィンドウの画
素データと現符号化ブロックデータ供給ユニットから供
給された現符号化ブロックの画素データに基づいてディ
ストーション算出ユニットの複数のプロセッサエレメン
トによりそれぞれのディストーションが算出される。

【０３６７】このため、中間レジスタを配置すること
で、プロセッサエレメントの数を増やすことなく、簡略
的探索方法により広い探索範囲から動きベクトルを探索
することができる。また、サーチウィンドウのサイズに
応じてプロセッサエレメントおよび中間レジスタを共有
することにより、広い探索範囲を取りたい場合には、回
路上に配置されたすべてのプロセッサエレメントおよび
中間レジスタ間で広い探索範囲に対応するサーチウィン
ドウのデータを転送させて簡略的な探索方法で動きベク
トルを求めることができるとともに、狭い探索範囲を取
りたい場合には、回路上に配置された一部のプロセッサ
エレメントおよび中間レジスタ間で狭い探索範囲に対応
した別のサーチウィンドウのデータを転送させて全点探
索法または全点探索法に近い探索方法で予測精度の高い
動きベクトルを求めることができる。

【０３６８】従って、回路規模が膨大になることを防止
するとともに、処理効率を低下させることなく、複数サ
イズの探索範囲から動きベクトルを探索することができ
る。請求項２記載の発明によれば、前記動作モード選択
手段は、現画像と前符号化画像との時間的隔たりが所定
値より大きい場合、第１動作モードを選択し、現画像と
前符号化画像との時間的隔たりが所定値以下の場合、第
２動作モードを選択する。

【０３６９】このため、前符号化画像から現画像への時
間的な隔たりに基づいて動きベクトルを探索する動作モ
ードを選択することができるので、時間間隔が小さい場
合には、狭い探索範囲で予測精度の高い動きベクトルの
探索を行うことができるとともに、時間間隔が大きい場
合には、広い探索範囲で動きベクトルの簡略的な探索を
行うことができる。

【０３７０】さらに、時間間隔が大きい場合には、広い
探索範囲で簡略的探索を行った後、最小ディストーショ
ンが検出された候補ブロックの近傍に、再度、狭い探索
範囲のサーチウィンドウを設定し、設定された狭い探索
範囲で予測精度の高い動きベクトルの探索を行うことも
できる。請求項３記載の発明によれば、前記動作モード
選択手段で第２動作モードが選択された場合、前記ディ
ストーション算出ユニットは、第２サーチウィンドウ内
の各候補ブロックの画素データと現符号化ブロックの画
素データに基づいて（Ｈ２−Ｎ＋１）×（Ｌ２−Ｍ＋
１）個のプロセッサエレメントでディストーションを算
出する。

【０３７１】このため、第２動作モードが選択された場
合には、プロセッサエレメント間で狭い探索範囲に対応
したサーチウィンドウのデータを転送させて確実に全点
探索法により動きベクトルを探索することができるの
で、予測精度の高い動きベクトルの探索を確実に行うこ
とができる。請求項４記載の発明によれば、前記候補ブ
ロック特定ユニットに電気的に接続されたそれぞれのプ
ロセッサエレメントから前記候補ブロック特定ユニット
にそれぞれのディストーションを転送するとともに、候
補ブロック特定ユニットに向けて各プロセッサエレメン
トから同行のプロセッサエレメントに順次ディストーシ
ョンを転送することで、前記ディストーション算出ユニ
ットで算出されたすべてのディストーションを候補ブロ
ック特定ユニットに転送する。次に、候補ブロック特定
ユニットによって、前記ディストーション算出ユニット
で算出されたすべてのディストーションの中から最小の
値を示すディストーションを検出し、最小ディストーシ
ョンが算出されたプロセッサエレメントのマトリックス
状の配置位置に基づいて、最小ディストーションが算出
されたプロセッサエレメントに対応する候補ブロックか
ら現符号化ブロックへの動きベクトルを特定する。

【０３７２】このため、同一行のプロセッサエレメント
で算出されたそれぞれのディストーションを順次各プロ
セッサエレメントを介して一方向に転送し、同一行の一
端のプロセッサエレメントから最小ディストーションユ
ニットに各ディストーションを転送することができるの
で、ディストーションを転送する方向に候補ブロック特
定ユニットを容易に配置することができる。

【０３７３】また、ディストーション算出ユニットから
候補ブロック特定ユニットへの転送バスをプロセッサエ
レメントの存在する行数に削減するとともに、短い転送
バスを形成することができ、さらに、同一行の各プロセ
ッサエレメントの間にも短い転送バスを形成することが
できるので、各プロセッサエレメント間の転送時間を均
一にすることができる。

【０３７４】従って、誤りの少ない安定した画素データ
の転送を行うことができる安定した回路を形成すること
ができる。請求項５記載の発明によれば、前記動作モー
ド選択手段によって選択されたそれぞれの動作モードに
おいて、サーチウィンドウデータ供給ユニットによって
始めに供給されたサーチウィンドウをＭ画素分列方向に
シフトしたもう一つのサーチウィンドウの画素データ
と、現符号化ブロックデータ供給ユニットによって始め
に供給された現符号化ブロックの列方向に隣接し、もう
一つのサーチウィンドウに対応する現符号化ブロックの
画素データとに基づいてディストーション算出ユニット
によってディストーションを算出する。さらに、このデ
ィストーションの算出が終了する前に、始めにディスト
ーション算出ユニットに供給されたサーチウィンドウの
画素データと現符号化ブロックに基づいてディストーシ
ョン算出ユニットで算出されたディストーションが候補
ブロック特定ユニットに転送される。

【０３７５】このため、動作モードの変更がない場合に
は、列方向に隣接する現符号化ブロックの最小ディスト
ーションおよび動きベクトルを第６ステップでの１サイ
クルの動作毎に順次求めることができる。また、第１動
作モードにおいては、第１サーチウィンドウと第３サー
チウィンドウで共通する画素データを重複することなく
ディストーション算出ユニットに供給することができる
ので、列方向に隣接する現符号ブロックの場合には、第
３サーチウィンドウの画素データを始めからディストー
ション算出ユニットに供給し直す必要がなく、処理効率
を大幅に向上することができる。

【０３７６】また、第２動作モードにおいても、第２サ
ーチウィンドウと第４サーチウィンドウで共通する画素
データを重複することなくディストーション算出ユニッ
トに供給することができるので、列方向に隣接する現符
号ブロックの場合には、第４サーチウィンドウの画素デ
ータを始めからディストーション算出ユニットに供給し
直す必要がなく、処理効率を大幅に向上することができ
る。

【０３７７】従って、動きベクトルを探索する処理効率
を大幅に向上させることができる。請求項６記載の発明
によれば、前記候補ブロック特定ユニットに電気的に接
続されたそれぞれのプロセッサエレメントから前記候補
ブロック特定ユニットにそれぞれのディストーションを
転送するとともに、候補ブロック特定ユニットに向けて
各プロセッサエレメントから同列のプロセッサエレメン
トに順次ディストーションを転送することで、前記ディ
ストーション算出ユニットで算出されたすべてのディス
トーションを候補ブロック特定ユニットに転送する。次
に、候補ブロック特定ユニットによって、前記ディスト
ーション算出ユニットで算出されたすべてのディストー
ションの中から最小の値を示すディストーションを検出
し、最小ディストーションが算出されたプロセッサエレ
メントのマトリックス状の配置位置に基づいて、最小デ
ィストーションが算出されたプロセッサエレメントに対
応する候補ブロックから現符号化ブロックへの動きベク
トルを特定する。

【０３７８】このため、同一列のプロセッサエレメント
で算出されたそれぞれのディストーションを順次各プロ
セッサエレメントを介して一方向に転送し、同一列の一
端のプロセッサエレメントから最小ディストーションユ
ニットに各ディストーションを転送することができるの
で、ディストーションを転送する方向に候補ブロック特
定ユニットを容易に配置することができる。

【０３７９】また、ディストーション算出ユニットから
候補ブロック特定ユニットへの転送バスをプロセッサエ
レメントの存在する列数に削減するとともに、転送バス
を短くすることができ、さらに、同一列の各プロセッサ
エレメントの間にも短い転送バスを形成することができ
るので、各プロセッサエレメント間の転送時間を均一に
することができる。

【０３８０】従って、誤りの少ない安定した画素データ
の転送を行うことができる安定した回路を形成すること
ができる。請求項７記載の発明によれば、前記動作モー
ド選択手段によって選択されたそれぞれの動作モードに
おいて、サーチウィンドウデータ供給ユニットによって
始めに供給されたサーチウィンドウをＭ画素分列方向に
シフトしたもう一つのサーチウィンドウの画素データ
と、現符号化ブロックデータ供給ユニットによって始め
に供給された現符号化ブロックの列方向に隣接してもう
一つのサーチウィンドウに対応する現符号化ブロックの
画素データとに基づいてディストーション算出ユニット
によってディストーションを算出するとともに、このデ
ィストーションの算出が終了する前に、始めにディスト
ーション算出ユニットに供給されたサーチウィンドウの
画素データと現符号化ブロックに基づいて算出されたデ
ィストーションが候補ブロック特定ユニットに転送され
る。

【０３８１】このため、動作モードに変更がない場合に
は、列方向に隣接する現符号化ブロックの最小ディスト
ーションおよび動きベクトルを第６ステップでの１サイ
クルの動作毎に順次求めることができる。また、第１動
作モードにおいては、第１サーチウィンドウと第３サー
チウィンドウで共通する画素データを重複することなく
ディストーション算出ユニットに供給することができる
ので、列方向に隣接する現符号ブロックの場合には、第
３サーチウィンドウの画素データを始めからディストー
ション算出ユニットに供給し直す必要がなく、処理効率
を大幅に向上することができる。

【０３８２】また、第２動作モードにおいても、第２サ
ーチウィンドウと第４サーチウィンドウで共通する画素
データを重複することなくディストーション算出ユニッ
トに供給することができるので、列方向に隣接する現符
号ブロックの場合には、第４サーチウィンドウの画素デ
ータを始めからディストーション算出ユニットに供給し
直す必要がなく、処理効率を大幅に向上することができ
る。

【０３８３】従って、動きベクトルを探索する処理効率
を大幅に向上させることができる。請求項８記載の発明
によれば、前記動作モード選択手段で第１動作モードが
選択された場合、前記サーチウィンドウデータ供給ユニ
ットから供給された第１サーチウィンドウの画素データ
と現符号化ブロックデータ供給ユニットから供給された
現符号化ブロックの画素データに基づいてディストーシ
ョン算出ユニットの複数のプロセッサエレメントにより
それぞれのディストーションが算出される。

【０３８４】一方、前記動作モード選択手段で第２動作
モードが選択された場合、前記サーチウィンドウデータ
供給ユニットから供給された第２サーチウィンドウの画
素データと現符号化ブロックデータ供給ユニットから供
給された現符号化ブロックの画素データに基づいてディ
ストーション算出ユニットの複数のプロセッサエレメン
トによりそれぞれのディストーションが算出される。

【０３８５】このため、中間レジスタを配置すること
で、プロセッサエレメントの数を増やすことなく、簡略
的探索方法により広い探索範囲から動きベクトルを探索
することができる。また、サーチウィンドウのサイズに
応じてプロセッサエレメントおよび中間レジスタを共有
することにより、広い探索範囲を取りたい場合には、回
路上に配置されたすべてのプロセッサエレメントおよび
中間レジスタ間で広い探索範囲に対応するサーチウィン
ドウのデータを転送させて簡略的な探索方法で動きベク
トルを求めることができるとともに、狭い探索範囲を取
りたい場合には、回路上に配置された一部のプロセッサ
エレメントおよび中間レジスタ間で狭い探索範囲に対応
した別のサーチウィンドウのデータを転送させて全点探
索法または全点探索法に近い探索方法で予測精度の高い
動きベクトルを求めることができる。

【０３８６】従って、回路規模が膨大になることを防止
するとともに、処理効率を低下させることなく、複数サ
イズの探索範囲から動きベクトルを探索することができ
る。請求項９記載の発明によれば、前記動作モード選択
手段は、現画像と前符号化画像との時間的隔たりが所定
値より大きい場合、第１動作モードを選択し、現画像と
前符号化画像との時間的隔たりが所定値以下の場合、第
２動作モードを選択する。

【０３８７】このため、前符号化画像から現画像への時
間的な隔たりに基づいて動きベクトルを探索する動作モ
ードを選択することができるので、時間間隔が小さい場
合には、狭い探索範囲で予測精度の高い動きベクトルの
探索を行うことができるとともに、時間間隔が大きい場
合には、広い探索範囲で動きベクトルの簡略的な探索を
行うことができる。

【０３８８】さらに、時間間隔が大きい場合には、広い
探索範囲で簡略的探索を行った後、最小ディストーショ
ンが検出された候補ブロックの近傍に、再度、狭い探索
範囲のサーチウィンドウを設定し、設定された狭い探索
範囲で予測精度の高い動きベクトルの探索を行うことも
できる。請求項１０記載の発明によれば、前記動作モー
ド選択手段で第２動作モードが選択された場合、前記デ
ィストーション算出ユニットは、第２サーチウィンドウ
内の各候補ブロックの画素データと現符号化ブロックの
画素データに基づいて（Ｈ２−Ｎ＋１）×（Ｌ２−Ｍ＋
１）個のプロセッサエレメントでディストーションを算
出する。

【０３８９】このため、第２動作モードが選択された場
合には、プロセッサエレメント間で狭い探索範囲に対応
したサーチウィンドウのデータを転送させて確実に全点
探索法により動きベクトルを探索することができるの
で、予測精度の高い動きベクトルの探索を確実に行うこ
とができる。請求項１１記載の発明によれば、前記サイ
ドレジスタユニットの各サイドレジスタデバイスは、互
いに直列に電気的に接続された（Ｎ−１）個の前記記憶
転送器を有し、一端の記憶転送器が同列の１行目のプロ
セッサエレメントまたは中間レジスタに電気的に接続さ
れた第１サイドレジスタデバイスと、直列に電気的に接
続された（Ｎ−１）個の前記記憶転送器を有し、一端の
記憶転送器が同列の（Ｈ１−Ｎ＋１）行目のプロセッサ
エレメントまたは中間レジスタに電気的に接続された第
２サイドレジスタデバイスから構成される。

【０３９０】このため、１行目のプロセッサエレメン
ト、中間レジスタおよび入力レジスタ並びに（Ｈ１−Ｎ
＋１）行目のプロセッサエレメント、中間レジスタおよ
び入力レジスタにそれぞれ（Ｎ−１）個の中間レジスタ
と同じ前記記憶転送器からなる第１サイドレジスタデバ
イスおよび第２サイドレジスタデバイスを配置すること
ができるので、回路を容易に構成することができる。

【０３９１】請求項１２記載の発明によれば、前記サイ
ドレジスタユニットの各サイドレジスタデバイスは、互
いに直列に電気的に接続された（Ｎ−１）個の前記記憶
転送器を有し、一端の記憶転送器が同列の１行目のプロ
セッサエレメント、中間レジスタまたは入力レジスタに
電気的に接続され、他端の記憶転送器が同列の（Ｈ１−
Ｎ＋１）行目のプロセッサエレメント、中間レジスタま
たは入力レジスタに電気的に接続される。

【０３９２】このため、列毎に各プロセサエレメント、
各中間レジスタまたは各入力レジスタとともにサイドレ
ジスタデバイスの記憶転送器をリング状に電気的に接続
することができるので、請求項８記載のサイドレジスタ
ユニットが有する記憶転送器の半数の記憶転送器でサイ
ドレジスタユニットを構成することができる。また、各
列毎にリング状に接続された各プロセッサエレメント、
各中間レジスタ、各入力レジスタおよびサイドレジスタ
デバイスの各記憶転送器の間の距離を均一に配置するこ
とができるので、短い転送バスを形成することができる
とともに、各プロセッサエレメント、各中間レジスタ、
各入力レジスタまたはサイドレジスタデバイスの各記憶
転送器間の画素データの転送時間を均一にすることがで
きる。従って、誤りの少ない安定した回路を形成するこ
とができる。

【０３９３】請求項１３記載の発明によれば、前記候補
ブロック特定ユニットに電気的に接続されたそれぞれの
プロセッサエレメントから前記候補ブロック特定ユニッ
トにそれぞれのディストーションを転送するとともに、
候補ブロック特定ユニットに向けて各プロセッサエレメ
ントから同行のプロセッサエレメントに順次ディストー
ションを転送することで、前記ディストーション算出ユ
ニットで算出されたすべてのディストーションを候補ブ
ロック特定ユニットに転送する。次に、候補ブロック特
定ユニットによって、前記ディストーション算出ユニッ
トで算出されたすべてのディストーションの中から最小
の値を示すディストーションを検出し、最小ディストー
ションが算出されたプロセッサエレメントのマトリック
ス状の配置位置に基づいて、最小ディストーションが算
出されたプロセッサエレメントに対応する候補ブロック
から現符号化ブロックへの動きベクトルを特定する。

【０３９４】このため、同一行のプロセッサエレメント
で算出されたそれぞれのディストーションを順次各プロ
セッサエレメントを介して一方向に転送し、同一行の一
端のプロセッサエレメントから最小ディストーションユ
ニットに各ディストーションを転送することができるの
で、ディストーションを転送する方向に候補ブロック特
定ユニットを容易に配置することができる。

【０３９５】また、ディストーション算出ユニットから
候補ブロック特定ユニットへの転送バスをプロセッサエ
レメントの存在する行数に削減するとともに、短い転送
バスを形成することができ、さらに、同一行の各プロセ
ッサエレメントの間にも短い転送バスを形成することが
できるので、各プロセッサエレメント間の転送時間を均
一にすることができる。

【０３９６】従って、誤りの少ない安定した画素データ
の転送を行うことができる安定した回路を形成すること
ができる。請求項１４記載の発明によれば、前記動作モ
ード選択手段によって選択されたそれぞれの動作モード
において、サーチウィンドウデータ供給ユニットによっ
て始めに供給されたサーチウィンドウをＭ画素分列方向
にシフトしたもう一つのサーチウィンドウの画素データ
と、現符号化ブロックデータ供給ユニットによって始め
に供給された現符号化ブロックの列方向に隣接し、もう
一つのサーチウィンドウに対応する現符号化ブロックの
画素データとに基づいてディストーション算出ユニット
によってディストーションを算出するとともに、このデ
ィストーションの算出が終了する前に、始めにディスト
ーション算出ユニットに供給されたサーチウィンドウの
画素データと現符号化ブロックに基づいてディストーシ
ョン算出ユニットによって算出されたディストーション
が候補ブロック特定ユニットに転送される。

【０３９７】このため、動作モードの変更がない場合に
は、列方向に隣接する現符号化ブロックの最小ディスト
ーションおよび動きベクトルを第４転送制御手段による
１サイクルの動作毎に順次求めることができる。また、
第１動作モードにおいては、第１サーチウィンドウと第
３サーチウィンドウで共通する画素データを重複するこ
となくディストーション算出ユニットに供給することが
できるので、列方向に隣接する現符号ブロックの場合に
は、第３サーチウィンドウの画素データを始めからディ
ストーション算出ユニットに供給し直す必要がなく、処
理効率を大幅に向上することができる。

【０３９８】また、第２動作モードにおいても、第２サ
ーチウィンドウと第４サーチウィンドウで共通する画素
データを重複することなくディストーション算出ユニッ
トに供給することができるので、列方向に隣接する現符
号ブロックの場合には、第４サーチウィンドウの画素デ
ータを始めからディストーション算出ユニットに供給し
直す必要がなく、処理効率を大幅に向上することができ
る。

【０３９９】従って、動きベクトルを探索する処理効率
を大幅に向上させることができる。請求項１５記載の発
明によれば、前記候補ブロック特定ユニットに電気的に
接続されたそれぞれのプロセッサエレメントから前記候
補ブロック特定ユニットにそれぞれのディストーション
を転送するとともに、候補ブロック特定ユニットに向け
て各プロセッサエレメントから同列のプロセッサエレメ
ントに順次ディストーションを転送することで、前記デ
ィストーション算出ユニットで算出されたすべてのディ
ストーションを候補ブロック特定ユニットに転送する。
次に、候補ブロック特定ユニットによって、前記ディス
トーション算出ユニットで算出されたすべてのディスト
ーションの中から最小の値を示すディストーションを検
出し、最小ディストーションが算出されたプロセッサエ
レメントのマトリックス状の配置位置に基づいて、最小
ディストーションが算出されたプロセッサエレメントに
対応する候補ブロックから現符号化ブロックへの動きベ
クトルを特定する。

【０４００】このため、同一列のプロセッサエレメント
で算出されたそれぞれのディストーションを順次各プロ
セッサエレメントを介して一方向に転送し、同一列の一
端のプロセッサエレメントから最小ディストーションユ
ニットに各ディストーションを転送することができるの
で、ディストーションを転送する方向に候補ブロック特
定ユニットを容易に配置することができる。

【０４０１】また、ディストーション算出ユニットから
候補ブロック特定ユニットへの転送バスをプロセッサエ
レメントの存在する列数に削減するとともに、短い転送
バスを形成することができ、さらに、同一列の各プロセ
ッサエレメントの間にも短い転送バスを形成することが
できるので、各プロセッサエレメント間の転送時間を均
一にすることができる。従って、誤りの少ない安定した
画素データの転送を行うことができる安定した回路を形
成することができる。

【０４０２】請求項１６記載の発明によれば、前記動作
モード選択手段によって選択されたそれぞれの動作モー
ドにおいて、サーチウィンドウデータ供給ユニットによ
って始めに供給されたサーチウィンドウをＭ画素分列方
向にシフトしたもう一つのサーチウィンドウの画素デー
タと、現符号化ブロックデータ供給ユニットによって始
めに供給された現符号化ブロックの列方向に隣接し、も
う一つのサーチウィンドウに対応する現符号化ブロック
の画素データとに基づいてディストーション算出ユニッ
トによってディストーションを算出するとともに、この
ディストーションの算出が終了する前に、始めにディス
トーション算出ユニットに供給されたサーチウィンドウ
の画素データと現符号化ブロックに基づいて算出された
ディストーションが候補ブロック特定ユニットに転送さ
れる。

【０４０３】このため、動作モードの変更がない場合に
は、列方向に隣接する現符号化ブロックの最小ディスト
ーションおよび動きベクトルを第４転送制御手段による
１サイクルの動作毎に順次求めることができる。また、
第１動作モードにおいては、第１サーチウィンドウと第
３サーチウィンドウで共通する画素データを重複するこ
となくディストーション算出ユニットに供給することが
できるので、列方向に隣接する現符号ブロックの場合に
は、第３サーチウィンドウの画素データを始めからディ
ストーション算出ユニットに供給し直す必要がなく、処
理効率を大幅に向上することができる。

【０４０４】また、第２動作モードにおいても、第２サ
ーチウィンドウと第４サーチウィンドウで共通する画素
データを重複することなくディストーション算出ユニッ
トに供給することができるので、列方向に隣接する現符
号ブロックの場合には、第４サーチウィンドウの画素デ
ータを始めからディストーション算出ユニットに供給し
直す必要がなく、処理効率を大幅に向上することができ
る。

【０４０５】従って、動きベクトルを探索する処理効率
を大幅に向上させることができる。

【図面の簡単な説明】

【図１】本発明に係る実施例１の動きベクトル探索装置
の全体構成を示すブロック図である。

【図２】現画像１００上の現符号化ブロック１１０およ
び前符号化画像２００上のサーチウィンドウ２１０を示
す図である。

【図３】現画像１００上の現符号化ブロック１１０およ
び前符号化画像２００上の第１サーチウィンドウ２３０
を示す図である。

【図４】現画像１００上の現符号化ブロック１１０およ
び前符号化画像２００上の第２サーチウィンドウ２４０
を示す図である。

【図５】信号出力ユニット５０００および動作モード選
択ユニット６０００から各ユニットに出力されるそれぞ
れの信号を示すブロック図である。

【図６】第１動作モードが選択された場合に、信号出力
ユニット５０００から各ユニット出力されるそれぞれの
信号の動作を示すタイムチャートである。

【図７】第１動作モードが選択された場合に、信号出力
ユニット５０００から各ユニットに出力されるそれぞれ
の信号の動作を示すタイムチャートである。

【図８】第２動作モードが選択された場合に、信号出力
ユニット５０００から各ユニットに出力されるそれぞれ
の信号の動作を示すタイムチャートである。

【図９】第２動作モードが選択された場合に、信号出力
ユニット５０００から各ユニットに出力されるそれぞれ
の信号の動作を示すタイムチャートである。

【図１０】本発明に係る実施例１の動きベクトル探索装
置の全体構成を示すブロック図である。

【図１１】ディストーション算出ユニット３０００の構
成を示すブロック図である。

【図１２】プロセッサエレメントＰＥ（ｘ，ｙ）の基本
的な端子配置を示す図である。

【図１３】プロセッサエレメントＰＥ（ｘ，ｙ）の基本
的な構成を示すブロック図である。

【図１４】中間レジスタＩＰ（ｘ，ｙ）の基本的な端子
配置を示す図である。

【図１５】中間レジスタＩＰ（ｘ，ｙ）の基本的な構成
を示すブロック図である。

【図１６】入力レジスタＩＲ（５，０）および入力レジ
スタＩＲ（５，４）の端子配置を示す図である。

【図１７】入力レジスタＩＲ（５，０）および入力レジ
スタＩＲ（５，４）の構成を示すブロック図である。

【図１８】入力レジスタＩＲ（５，１）および入力レジ
スタＩＲ（５，３）の端子配置を示す図である。

【図１９】入力レジスタＩＲ（５，１）および入力レジ
スタＩＲ（５，３）の構成を示すブロック図である。

【図２０】入力レジスタＩＲ（５，２）の端子配置を示
す図である。

【図２１】入力レジスタＩＲ（５，２）の構成を示すブ
ロック図である。

【図２２】第１サイドレジスタＳＲ（ｘ，−１）の基本
的な端子配置を示す図である。

【図２３】第１サイドレジスタＳＲ（ｘ，−１）の基本
的な構成を示すブロック図である。

【図２４】第２サイドレジスタＳＲ（ｘ，５）の基本的
な端子配置を示す図である。

【図２５】第２サイドレジスタＳＲ（ｘ，５）の基本的
な構成を示すブロック図である。

【図２６】候補ブロック特定ユニット４０００の構成を
示すブロック図である。

【図２７】各プロセッサエレメントＰＥ（ｘ，ｙ）およ
び各レジスタ（ｘ，ｙ）の配線を省略して示した図であ
る。

【図２８】第１動作モードのクロックパルス信号ＣＫ１
の１パルス目におけるディストーション算出ユニット３
０００内の第１サーチウィンドウ２３０の画素データの
転送状態を示す図である。

【図２９】第１動作モードのクロックパルス信号ＣＫ１
の２パルス目におけるディストーション算出ユニット３
０００内の第１サーチウィンドウ２３０の画素データの
転送状態を示す図である。

【図３０】第１動作モードのクロックパルス信号ＣＫ１
の３パルス目におけるディストーション算出ユニット３
０００内の第１サーチウィンドウ２３０の画素データの
転送状態を示す図である。

【図３１】第１動作モードのクロックパルス信号ＣＫ１
の４パルス目におけるディストーション算出ユニット３
０００内の第１サーチウィンドウ２３０の画素データの
転送状態を示す図である。

【図３２】第１動作モードのクロックパルス信号ＣＫ１
の１１パルス目におけるディストーション算出ユニット
３０００内の第１サーチウィンドウ２３０の画素データ
の転送状態を示す図である。

【図３３】第１動作モードのクロックパルス信号ＣＫ１
の１２パルス目におけるディストーション算出ユニット
３０００内の第１サーチウィンドウ２３０の画素データ
の転送状態を示す図である。

【図３４】第１動作モードのクロックパルス信号ＣＫ１
の１３パルス目におけるディストーション算出ユニット
３０００内の第１サーチウィンドウ２３０の画素データ
の転送状態を示す図である。

【図３５】第１動作モードのクロックパルス信号ＣＫ１
の１４パルス目におけるディストーション算出ユニット
３０００内の第１サーチウィンドウ２３０の画素データ
の転送状態を示す図である。

【図３６】第１動作モードのクロックパルス信号ＣＫ１
の１５パルス目におけるディストーション算出ユニット
３０００内の第１サーチウィンドウ２３１の画素データ
の転送状態を示す図である。

【図３７】第１動作モードのクロックパルス信号ＣＫ１
の１６パルス目におけるディストーション算出ユニット
３０００内の第１サーチウィンドウ２３１の画素データ
の転送状態を示す図である。

【図３８】第１動作モードのクロックパルス信号ＣＫ１
の１７パルス目におけるディストーション算出ユニット
３０００内の第１サーチウィンドウ２３１の画素データ
の転送状態を示す図である。

【図３９】第１動作モードのクロックパルス信号ＣＫ１
の１８パルス目におけるディストーション算出ユニット
３０００内の第１サーチウィンドウ２３１の画素データ
の転送状態を示す図である。

【図４０】現符号化ブロック１１０に対して水平方向に
隣接する現符号化ブロック１１１と第１サーチウィンド
ウ２３０に水平方向に２画素分シフトした第１サーチウ
ィンドウ２３１を示す図である。

【図４１】第２動作モードのクロックパルス信号ＣＫ１
の１パルス目におけるディストーション算出ユニット３
０００内の第２サーチウィンドウ２４０の画素データの
転送状態を示す図である。

【図４２】第２動作モードのクロックパルス信号ＣＫ１
の２パルス目におけるディストーション算出ユニット３
０００内の第２サーチウィンドウ２４０の画素データの
転送状態を示す図である。

【図４３】第２動作モードのクロックパルス信号ＣＫ１
の３パルス目におけるディストーション算出ユニット３
０００内の第２サーチウィンドウ２４０の画素データの
転送状態を示す図である。

【図４４】第２動作モードのクロックパルス信号ＣＫ１
の４パルス目におけるディストーション算出ユニット３
０００内の第２サーチウィンドウ２４０の画素データの
転送状態を示す図である。

【図４５】第２動作モードのクロックパルス信号ＣＫ１
の７パルス目におけるディストーション算出ユニット３
０００内の第２サーチウィンドウ２４０の画素データの
転送状態を示す図である。

【図４６】第２動作モードのクロックパルス信号ＣＫ１
の８パルス目におけるディストーション算出ユニット３
０００内の第２サーチウィンドウ２４０の画素データの
転送状態を示す図である。

【図４７】第２動作モードのクロックパルス信号ＣＫ１
の９パルス目におけるディストーション算出ユニット３
０００内の第２サーチウィンドウ２４０の画素データの
転送状態を示す図である。

【図４８】第２動作モードのクロックパルス信号ＣＫ１
の１０パルス目におけるディストーション算出ユニット
３０００内の第２サーチウィンドウ２４０の画素データ
の転送状態を示す図である。

【図４９】第２動作モードのクロックパルス信号ＣＫ１
の１１パルス目におけるディストーション算出ユニット
３０００内の第２サーチウィンドウ２４１の画素データ
の転送状態を示す図である。

【図５０】第２動作モードのクロックパルス信号ＣＫ１
の１２パルス目におけるディストーション算出ユニット
３０００内の第２サーチウィンドウ２４１の画素データ
の転送状態を示す図である。

【図５１】第２動作モードのクロックパルス信号ＣＫ１
の１３パルス目におけるディストーション算出ユニット
３０００内の第２サーチウィンドウ２４１の画素データ
の転送状態を示す図である。

【図５２】第２動作モードのクロックパルス信号ＣＫ１
の１４パルス目におけるディストーション算出ユニット
３０００内の第２サーチウィンドウ２４１の画素データ
の転送状態を示す図である。

【図５３】現符号化ブロック１１０に対して水平方向に
隣接する現符号化ブロック１１１と第２サーチウィンド
ウ２４０に水平方向に２画素分シフトした第２サーチウ
ィンドウ２４１を示す図である。

【図５４】Ｎ行Ｍ列の現符号化ブロックに対して水平方
向に隣接する現符号化ブロックを示す図である。

【図５５】Ｎ行Ｍ列の現符号化ブロックに対して水平方
向に隣接する現符号化ブロックおよびこの現符号化ブロ
ックに対応して水平方向にＭ画素分シフトしたＨ行Ｌ列
のサーチウィンドウを示す図である。

【図５６】本発明に係る実施例２の動きベクトル探索装
置のディストーション算出ユニット３００１を示す図で
ある。

【図５７】第３サイドレジスタＳＲ（ｘ，５）の基本的
な端子配置を示す図である。

【図５８】第３サイドレジスタＳＲ（ｘ，５）の基本的
な構成を示すブロック図である。

【図５９】Ｎ行Ｍ列の現符号化ブロックに対するサイド
レジスタグループの構成を示す図である。

【図６０】２次元配列プロセッサグループ３８００にお
いて、各列毎に各プロセッサエレメントＰＥ（ｘ，
ｙ）、各中間レジスタＩＰ（ｘ，ｙ）および各第３サイ
ドレジスタＳＲ（ｘ，ｙ）の間の距離を均等に配置した
ことを示す図である。

【図６１】本発明に係る実施例３の動きベクトル探索装
置のディストーション算出ユニット３００４を示す図で
ある。

【図６２】本発明に係る実施例３の動きベクトル探索装
置のディストーション算出ユニット３００５を示す図で
ある。

【図６３】図６１における水平方向の外側に位置してい
るプロセッサエレメントＰＥ（ｘ，ｙ）の端子配置を示
す図である。

【図６４】図６１における水平方向の外側に位置してい
るプロセッサエレメントＰＥ（ｘ，ｙ）の構成を示すブ
ロック図である。

【図６５】図６１における水平方向の中央に位置してい
るプロセッサエレメントＰＥ（ｘ，ｙ）の端子配置を示
す図である。

【図６６】図６１における水平方向の中央に位置してい
るプロセッサエレメントＰＥ（ｘ，ｙ）の構成を示すブ
ロック図である。

【図６７】図６２における垂直方向の外側に位置してい
るプロセッサエレメントＰＥ（ｘ，ｙ）の端子配置を示
す図である。

【図６８】図６２における垂直方向の外側に位置してい
るプロセッサエレメントＰＥ（ｘ，ｙ）の構成を示すブ
ロック図である。

【図６９】単純フレーム間予測符号化方式を示す図であ
る。

【図７０】動き補償フレーム間予測符号化方式を示す図
である。

【図７１】現画像１０２上の現符号化ブロック１１２お
よび前符号化画像２０２上のサーチウィンドウ２１２を
示す図である。

【図７２】現符号化ブロック１１２、サーチウィンドウ
２１２、候補ブロック２２２の関係を示す図である。

【図７３】現符号化ブロック１１２内の画素データと各
候補ブロック２２２内の画素データとの位置的な対応関
係を示す図である。

【図７４】現符号化ブロックと各候補ブロックとのそれ
ぞれのディストーションを算出する方法を示す図であ
る。

【図７５】現符号化ブロックと各候補ブロックとのそれ
ぞれのディストーションを算出する方法を示す図であ
る。

【図７６】双方向予測符号化方式を示す図である。

【符号の説明】

１００，１０１，１０２ 現画像 １１０，１１１，１１２ 現符号化ブロック １２０ 人物像 １２１，１２２ 有意画素領域 ２００，２０１，２０２ 前符号化画像 ２１０，２１２ サーチウィンドウ ２３０，２３１ 第１サーチウィンドウ ２４０，２４１ 第２サーチウィンドウ ２２０，２２２ 候補ブロック １０００ 現符号化ブロックデータ供給ユニット ２０００ サーチウィンドウデータ供給ユニット ３０００，３００１，３００２，３００３，３００４，
３００５ ディストーション算出ユニット ３１００，３１１０，３１２０，３１３０，３１４０，
３１５０，３１６０，３１７０ 動作モード選択部 ３１０１，３１１１，３１２１ 第１セレクタ ３１０２，３１１２，３１２２ 第２セレクタ ３１０３，３１１３，３１３３，３１４３，３１５３，
３１６３ 第３セレクタ ３２００，３２１０，３２３０，３２４０，３２５０，
３２６０，３２７０転送方向選択部 ３２０１，３２１１，３２３１，３２４１，３２５１，
３２６１，３２７１第４セレクタ ３２０２，３２１２，３２２２，３２３２，３２４２，
３２５２，３２６２，３２７２ 第１フリップフロップ ３３００ ディストーション算出部 ３３０１ 減算器 ３３０２ 正数変換器 ３３０３ 論理積演算器 ３３０４ 加算器 ３３０５ 第２フリップフロップ ３４００ ディストーション転送部 ３４０１ 第５セレクタ ３４０２ 第３フリップフロップ ３８００，３８０１，３８０２，３８０３，３８０４，
３８０５ ２次元配列プロセッサグループ ３９００，３９０１，３９０２，３９０３，３９０４，
３９０５ 入力レジスタグループ ３９１０，３９１１，３９１２，３９１４，３９１５
第１サイドレジスタグループ ３９２０，３９２１，３９２２，３９２４，３９２５
第２サイドレジスタグループ ３９３０，３９３３ 第３サイドレジスタグループ ４０００ 候補ブロック特定ユニット ４１００ 最小ディストーション検出部 ４１０１ 第１比較器 ４１０２ 論理和演算器 ４１０３ 第２比較器 ４１０４ セレクタ ４１０５ 第１フリップフロップ ４１０６ 第２フリップフロップ ４２００ 動きベクトル特定部 ４２０１ カウンタ ４２０２ 反転器 ４２０３ 論理積演算器 ４２０４ 第３フリップフロップ ４２０５ 第４フリップフロップ ４２０６ 第１換算テーブル ４２０７ 第２換算テーブル ４２０８ 第５フリップフロップ ４２０９ 第６フリップフロップ ５０００ 信号出力ユニット ６０００ 動作モード選択ユニット

───────────────────────────────────────────────────── フロントページの続き (72)発明者 岡田 豊 東京都渋谷区代々木４丁目36番19号 株 式会社グラフィックス・コミュニケーシ ョン・ラボラトリーズ内 (56)参考文献 特開 平５−37922（ＪＰ，Ａ) 特開 平６−113290（ＪＰ，Ａ) 特開 平８−140094（ＪＰ，Ａ) 特開 平８−195955（ＪＰ，Ａ) 特開 平８−280023（ＪＰ，Ａ) 特開 平８−322049（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁶，ＤＢ名) H04N 7/24 - 7/68

Claims (16)

(57)【特許請求の範囲】
1. 【請求項１】Ｈ１，Ｌ１，Ｈ２，Ｌ２，ＮおよびＭを整
   数とし、Ｈ２をＨ１以下の整数、Ｌ２をＬ１以下の整数
   とするとき、動画像を構成する現画像の符号化情報を現
   画像より先に符号化された前符号化画像の符号化情報に
   基づいて生成するよう、前記現画像の一部を構成するＮ
   行Ｍ列の画素からなる現符号化ブロックと前記前符号化
   画像上のＨ１行Ｌ１列の画素からなる第１サーチウィン
   ドウ内のＮ行Ｍ列の画素からなる複数の候補ブロックと
   をそれぞれ比較し、これらの候補ブロックから前記現符
   号化ブロックに類似する１つの候補ブロックを選択し、
   前記現符号化ブロックの現画像上の位置と選択された候
   補ブロックの前符号化画像上の位置との変位により特定
   される動きベクトルを探索する第１動作モードと、前記
   現符号化ブロックと前記前符号化画像上のＨ２行Ｌ２列
   の画素からなる第２サーチウィンドウ内のＮ行Ｍ列の画
   素からなる複数の候補ブロックとをそれぞれ比較し、こ
   れらの候補ブロックから前記現符号化ブロックに類似す
   る１つの候補ブロックを選択し、前記現符号化ブロック
   の現画像上の位置と選択された候補ブロックの前符号化
   画像上の位置との変位により特定される動きベクトルを
   探索する第２動作モードと、前記第１動作モードと第２
   動作モードの何れか一方を選択し、選択された動作モー
   ドにおいて前記現符号化ブロックの動きベクトルを探索
   する動きベクトル探索方法において、 前記第１動作モードと第２動作モードの何れか一方を選
   択する動作モード選択手段と、該動作モード選択手段で
   選択されたサーチウィンドウ内の各候補ブロックの画素
   データと前記現符号化ブロックの画素データとに基づい
   て、各候補ブロックと現符号化ブロックとのそれぞれの
   ディストーションを算出するディストーション算出ユニ
   ットと、該ディストーション算出ユニットに現符号化ブ
   ロックの画素データを供給する現符号化ブロックデータ
   供給ユニットと、前記ディストーション算出ユニットに
   前記動作モード選択手段で選択されたサーチウィンドウ
   内の画素データを供給するサーチウィンドウデータ供給
   ユニットと、を準備する第１ステップを有し、 さらに、前記ディストーション算出ユニットは、前記サ
   ーチウィンドウデータ供給ユニットから供給されたサー
   チウィンドウの画素データを入力し、入力された画素デ
   ータを一時的に保持して出力する記憶転送器と前記現符
   号化ブロック供給ユニットから前記現符号化ブロックの
   それぞれの画素データを入力するとともに、前記記憶転
   送器から現符号化ブロックのそれぞれの画素位置に対応
   する候補ブロックの画素データを入力し、入力された現
   符号化ブロックの画素データと候補ブロックの画素デー
   タとに基づいてディストーションを算出する演算器とか
   ら構成される（Ｈ２−Ｎ＋１）×（Ｌ２−Ｍ＋１）個以
   下のプロセッサエレメントと、前記記憶転送器からな
   り、前記プロセッサエレメントを含む総数が（Ｈ１−Ｎ
   ＋１）×（Ｌ１−Ｍ＋１）個となる複数の中間レジスタ
   と、前記サーチウィンドウデータ供給ユニットから供給
   されたサーチウィンドウの画素データを入力し、入力さ
   れた画素データを一時的に保持して出力する（Ｈ１−Ｎ
   ＋１）個の入力レジスタからなる入力レジスタユニット
   と、前記サーチウィンドウデータ供給ユニットから供給
   されたサーチウィンドウの画素データを入力し、入力さ
   れた画素データを一時的に保持して出力する（Ｌ１−Ｍ
   ＋２）個のサイドレジスタデバイスからなるサイドレジ
   スタユニットと、を含み、前記プロセッサエレメントが
   前記中間レジスタとともに（Ｈ１−Ｎ＋１）行（Ｌ１−
   Ｍ＋１）列のマトリックス状に想像上配置されるものと
   するとき、 ｎを（Ｈ１−Ｎ＋１）以下の自然数とし、ｍを（Ｌ１−
   Ｍ＋２）以下の自然数とし、前記入力レジスタユニット
   の各入力レジスタは、それぞれ（Ｌ１−Ｍ＋１）列目の
   プロセッサエレメントまたは中間レジスタに電気的に接
   続され、ｎ行目の（Ｌ１−Ｍ＋１）列目のプロセッサエ
   レメントまたは中間レジスタに電気的に接続された入力
   レジスタを、ｎ行目の入力レジスタと呼ぶとし、前記サ
   イドレジスタユニットの各サイドレジスタデバイスは、
   それぞれ１行目および（Ｈ１−Ｎ＋１）行目のプロセッ
   サエレメント、中間レジスタまたは入力レジスタに電気
   的に接続され、ｍ列目の１行目および（Ｈ１−Ｎ＋１）
   行目のプロセッサエレメントまたは中間レジスタに電気
   的に接続されたサイドレジスタデバイスを、ｍ列目のサ
   イドレジスタデバイスと呼ぶとともに、１行目および
   （Ｈ１−Ｎ＋１）行目の入力レジスタに電気的に接続さ
   れたサイドレジスタデバイスを（Ｌ１−Ｍ＋２）列目の
   サイドレジスタデバイスと呼ぶとするとき、２行目以降
   のｎ行目の入力レジスタが、ｎ−１行目の入力レジスタ
   に電気的に接続され、２列目以降のｍ列目のサイドレジ
   スタデバイスが、ｍ−１列目のサイドレジスタデバイス
   に電気的に接続され、 ｉを（Ｈ２−Ｎ＋１）以下の自然数とし、ｊを（Ｌ２−
   Ｍ＋１）以下の自然数とし、前記動作モード選択手段で
   第２動作モードが選択された場合、前記第２サーチウィ
   ンドウの探索範囲を示す（Ｈ２−Ｎ＋１）行に対応する
   よう１行目から（Ｈ１−Ｎ＋１）行目までの（Ｈ１−Ｎ
   ＋１）個の行から少なくとも１つのプロセッサエレメン
   トを含むプロセッサエレメントおよび中間レジスタから
   なる（Ｈ２−Ｎ＋１）個の行をマトリックスの行数とし
   てカウントし、かつ、前記第２サーチウィンドウの探索
   範囲を示す（Ｌ２−Ｍ＋１）列に対応するよう１列目か
   ら（Ｌ１−Ｍ＋１）列目までの（Ｌ１−Ｎ＋１）個の列
   から少なくとも１つのプロセッサエレメントを含むプロ
   セッサエレメントおよび中間レジスタからなる（Ｌ２−
   Ｍ＋１）個の列をマトリックスの列数としてカウント
   し、それぞれの行をｉ行、それぞれの列をｊ列で表すと
   き、 さらに、前記動作モード選択手段で第１動作モードが選
   択された場合、前記サーチウィンドウデータ供給ユニッ
   トから前記入力レジスタユニットおよび前記（Ｌ１−Ｍ
   ＋２）列目のサイドレジスタデバイスに第１サーチウィ
   ンドウの画素データを順次供給する一方、 前記動作モード選択手段で第２動作モードが選択された
   場合、前記サーチウィンドウデータ供給ユニットから前
   記入力レジスタユニットおよび前記（Ｌ１−Ｍ＋２）列
   目のサイドレジスタデバイスに第２サーチウィンドウの
   画素データを順次供給する第２ステップと、 前記動作モード選択手段で第１動作モードが選択された
   場合、第２ステップにおいて、前記サーチウィンドウデ
   ータ供給ユニットから第１サーチウィンドウの画素デー
   タが転送されるタイミングに同期して、各サイドレジス
   タデバイスから同列の１行目の各プロセッサエレメン
   ト、各中間レジスタまたは入力レジスタに画素データを
   転送し、同時に、１行目から（Ｈ１−Ｎ）行目までのｎ
   行目の各プロセッサエレメントから同列のｎ＋１行目の
   各プロセッサエレメントまたは各中間レジスタに画素デ
   ータを転送し、同時に、１行目から（Ｈ１−Ｎ）行目ま
   でのｎ行目の各中間レジスタから同列のｎ＋１行目の各
   プロセッサエレメントまたは各中間レジスタに画素デー
   タを転送し、同時に、１行目から（Ｈ１−Ｎ）行目まで
   のｎ行目の入力レジスタから同列のｎ＋１行目の入力レ
   ジスタに画素データを転送し、同時に、（Ｈ１−Ｎ＋
   １）行目の各プロセッサエレメント、各中間レジスタお
   よび入力レジスタから同列のサイドレジスタデバイスに
   画素データを転送する一方、 前記動作モード選択手段で第２動作モードが選択された
   場合、前記第２ステップにおいて、前記サーチウィンド
   ウデータ供給ユニットから第２サーチウィンドウの画素
   データが転送されるタイミングに同期して、各サイドレ
   ジスタデバイスから同列の１行目の各プロセッサエレメ
   ント、各中間レジスタまたは入力レジスタに画素データ
   を転送し、同時に、１行目から（Ｈ１−Ｎ）行目までの
   ｉ行目の各プロセッサエレメントから同列のｉ＋１行目
   の各プロセッサエレメントまたは各中間レジスタに画素
   データを転送し、同時に、１行目から（Ｈ１−Ｎ）行目
   までのｉ行目の各中間レジスタから同列のｉ＋１行目の
   各プロセッサエレメントまたは各中間レジスタに画素デ
   ータを転送し、同時に、１行目から（Ｈ１−Ｎ）行目ま
   でのｉ行目の入力レジスタから同列のｉ＋１行目の入力
   レジスタに画素データを転送し、同時に、（Ｈ１−Ｎ＋
   １）行目の各プロセッサエレメント、中間レジスタおよ
   び入力レジスタから同列のサイドレジスタデバイスに画
   素データを転送する第３ステップと、 前記動作モード選択手段で第１動作モードが選択された
   場合、第３ステップの後、前記サーチウィンドウデータ
   供給ユニットから第１サーチウィンドウの画素データが
   転送されるタイミングに同期して、２列目以降（Ｌ１−
   Ｍ＋１）列目までのｍ列目の各プロセッサエレメントか
   ら同行のｍ−１列目の各プロセッサエレメントまたは各
   中間レジスタに画素データを転送し、同時に、２列目以
   降（Ｌ１−Ｍ＋１）列目までのｍ列目の各中間レジスタ
   から同行のｍ−１列目の各プロセッサエレメントまたは
   各中間レジスタに画素データを転送し、同時に、２列目
   以降（Ｌ１−Ｍ＋２）列目までのｍ列目の各サイドレジ
   スタデバイスから同行のｍ−１列目の各サイドレジスタ
   デバイスに画素データを転送し、同時に、各入力レジス
   タから同行の（Ｌ１−Ｍ＋１）列目の各プロセッサエレ
   メントまたは各中間レジスタに画素データを転送する一
   方、 前記動作モード選択手段で第２動作モードが選択された
   場合、前記第３ステップの後、前記サーチウィンドウデ
   ータ供給ユニットから第２サーチウィンドウの画素デー
   タが転送されるタイミングに同期して、２列目以降（Ｌ
   １−Ｍ＋１）列目までのｊ列目の各プロセッサエレメン
   トから同行のｊ−１列目の各プロセッサエレメントまた
   は各中間レジスタに画素データを転送し、同時に、２列
   目以降（Ｌ１−Ｍ＋１）列目までのｊ列目の各中間レジ
   スタから同行のｊ−１列目の各プロセッサエレメントま
   たは各中間レジスタに画素データを転送し、同時に、２
   列目以降（Ｌ１−Ｍ＋２）列目までのｊ列目の各サイド
   レジスタデバイスから同行のｊ−１列目の各サイドレジ
   スタデバイスに画素データを転送し、同時に、各入力レ
   ジスタから同行の（Ｌ１−Ｍ＋１）列目の各プロセッサ
   エレメントまたは各中間レジスタ画素データを転送する
   第４ステップと、 前記動作モード選択手段で第１動作モードが選択された
   場合、第４ステップの後、前記サーチウィンドウデータ
   供給ユニットから第１サーチウィンドウの画素データが
   転送されるタイミングに同期して、１行目の各プロセッ
   サエレメント、各中間レジスタおよび入力レジスタから
   同列のサイドレジスタデバイスに画素データを転送し、
   同時に、２行目から（Ｈ１−Ｎ＋１）行目までのｎ行目
   の各プロセッサエレメントから同列のｎ−１行目の各プ
   ロセッサエレメントまたは各中間レジスタに画素データ
   を転送し、同時に、２行目から（Ｈ１−Ｎ＋１）行目ま
   でのｎ行目の各中間レジスタから同列のｎ−１行目の各
   プロセッサエレメントまたは各中間レジスタに画素デー
   タを転送し、同時に、２行目から（Ｈ１−Ｎ＋１）行目
   までのｎ行目の入力レジスタから同列のｎ−１行目の入
   力レジスタに画素データを転送し、同時に、各サイドレ
   ジスタデバイスから同列の（Ｈ１−Ｎ＋１）行目の各プ
   ロセッサエレメント、各中間レジスタまたは入力レジス
   タに画素データを転送する一方、 前記動作モード選択手段で第２動作モードが選択された
   場合、前記第４ステップの後、前記サーチウィンドウデ
   ータ供給ユニットから第２サーチウィンドウの画素デー
   タが転送されるタイミングに同期して、１行目の各プロ
   セッサエレメント、各中間レジスタおよび入力レジスタ
   から同列のサイドレジスタデバイスに画素データを転送
   し、同時に、２行目から（Ｈ１−Ｎ＋１）行目までのｉ
   行目の各プロセッサエレメントから同列のｉ−１行目の
   各プロセッサエレメントまたは各中間レジスタに画素デ
   ータを転送し、同時に、２行目から（Ｈ１−Ｎ＋１）行
   目までのｉ行目の各中間レジスタから同列のｉ−１行目
   の各プロセッサエレメントまたは各中間レジスタに画素
   データを転送し、同時に、２行目から（Ｈ１−Ｎ＋１）
   行目までのｉ行目の入力レジスタから同列のｉ−１行目
   の入力レジスタに画素データを転送し、同時に、サイド
   レジスタデバイスから同列の（Ｈ１−Ｎ＋１）行目の各
   プロセッサエレメント、各中間レジスタまたは入力レジ
   スタに画素データを転送する第５ステップと、 前記第３ステップを（Ｎ−１）回繰り返し、次いで、前
   記第４ステップを１回行い、次いで、前記第５ステップ
   を（Ｎ−１）回繰り返し、次いで、前記第４ステップを
   １回行う工程を１サイクルとして、順次このサイクルを
   繰り返す第６ステップと、 前記動作モード選択手段で第１動作モードが選択された
   場合、１列目のプロセッサエレメントに前記第１サーチ
   ウィンドウの画像データが初めて転送されたとき、各プ
   ロセッサエレメントに前記現符号化ブロックの１画素分
   の画素データを現符号化ブロックデータ供給ユニットか
   ら入力し、以後、前記第６ステップの画素データの転送
   タイミングに同期して、各プロセッサエレメントに現符
   号化ブロックの全ての画素データが画素毎に入力される
   まで、画素データの入力を繰り返す一方、 前記動作モード選択手段で第２動作モードが選択された
   場合、１列目のプロセッサエレメントに前記第２サーチ
   ウィンドウの画像データが初めて転送されたとき、各プ
   ロセッサエレメントに前記現符号化ブロックの１画素分
   の画素データを現符号化ブロックデータ供給ユニットか
   ら入力し、以後、前記第６ステップの画素データの転送
   タイミングに同期して、各プロセッサエレメントに現符
   号化ブロックの全ての画素データが画素毎に入力される
   まで、画素データの入力を繰り返す第７ステップと、 前記動作モード選択手段で第１動作モードが選択された
   場合、前記第７ステップで各プロセッサエレメントに入
   力された第１サーチウィンドウ内の各候補ブロックの画
   素データと現符号化ブロックの画素データに基づいて、
   各プロセッサエレメントでディストーションを算出する
   一方、 さらに、前記動作モード選択手段で第２動作モードが選
   択された場合、前記第７ステップで各プロセッサエレメ
   ントに入力された第２サーチウィンドウ内の各候補ブロ
   ックの画素データと現符号化ブロックの画素データに基
   づいて、各プロセッサエレメントがディストーションを
   算出することを特徴とする動きベクトル探索方法。
2. 【請求項２】前記動作モード選択手段は、現画像と前符
   号化画像との時間的隔たりが所定値より大きい場合、第
   １動作モードを選択し、現画像と前符号化画像との時間
   的隔たりが所定値以下の場合、第２動作モードを選択す
   ることを特徴とする請求項１記載の動きベクトル探索方
   法。
3. 【請求項３】前記ディストーション算出ユニットは、１
   行目から（Ｈ１−Ｎ＋１）行目までの（Ｈ１−Ｎ＋１）
   個の行の中の（Ｈ２−Ｎ＋１）個の行と１列目から（Ｌ
   １−Ｍ＋１）行目までの（Ｌ１−Ｍ＋１）個の列の中の
   （Ｌ２−Ｍ＋１）個の列とが前記マトリックス状で交差
   する位置に（Ｈ２−Ｎ＋１）×（Ｌ２−Ｍ＋１）個のプ
   ロセッサエレメントが配置され、前記動作モード選択手
   段で第２動作モードが選択された場合、これらの（Ｈ２
   −Ｎ＋１）×（Ｌ２−Ｍ＋１）個のプロセッサエレメン
   トに前記第２〜第７ステップによって第２サーチウィン
   ドウ内の各候補ブロックの画素データと現符号化ブロッ
   クの画素データを入力し、入力された画素データに基づ
   いてこれらの（Ｈ２−Ｎ＋１）×（Ｌ２−Ｍ＋１）個の
   プロセッサエレメントでディストーションを算出するこ
   とを特徴とする請求項１記載の動きベクトル探索方法。
4. 【請求項４】前記第１ステップは、前記ディストーショ
   ン算出ユニットで算出されたすべてのディストーション
   の中から最小の値を示すディストーションを検出すると
   ともに、最小ディストーションが算出されたプロセッサ
   エレメントのマトリックス状の配置位置に基づいて、最
   小ディストーションが算出されたプロセッサエレメント
   に対応する候補ブロックから現符号化ブロックへの動き
   ベクトルを特定する候補ブロック特定ユニットを準備す
   る第８ステップを有し、該候補ブロック特定ユニット
   は、少なくとも１つのプロセッサエレメントを含むプロ
   セッサエレメントおよび中間レジスタからなる（Ｈ２−
   Ｎ＋１）行のそれぞれの行の一端に位置するプロセッサ
   エレメントに電気的に接続され、 さらに、前記ディストーション算出ユニットで算出され
   たすべてのディストーションを候補ブロック特定ユニッ
   トに転送する第９ステップを有し、該第９ステップは、
   前記候補ブロック特定ユニットに電気的に接続されたそ
   れぞれのプロセッサエレメントから前記候補ブロック特
   定ユニットにそれぞれのディストーションを転送すると
   ともに、候補ブロック特定ユニットに向けて各プロセッ
   サエレメントから同行のプロセッサエレメントに順次デ
   ィストーションを転送することを特徴とする請求項１〜
   ３記載の動きベクトル探索方法。
5. 【請求項５】前記動作モード選択手段によって第１動作
   モードが選択された場合、前記サーチウィンドウデータ
   供給ユニットは、第１サーチウィンドウをＭ画素分列方
   向にシフトした第３サーチウィンドウの画素データで、
   第１サーチウィンドウと第３サーチウィンドウで共通す
   る画素データを除いた残りの画素データを、第１サーチ
   ウィンドウの画素データに続けて供給することで、前記
   第６ステップを繰り返す一方、 前記動作モード選択手段によって第２動作モードが選択
   された場合、前記サーチウィンドウデータ供給ユニット
   は、第２サーチウィンドウをＭ画素分列方向にシフトし
   た第４サーチウィンドウの画素データで、第２サーチウ
   ィンドウと第４サーチウィンドウで共通する画素データ
   を除いた残りの画素データを、第２サーチウィンドウの
   画素データに続けて供給することで、前記第６ステップ
   を繰り返す第１０ステップと、 前記動作モード選択手段によって第１動作モードが選択
   された場合、前記現符号化ブロックデータ供給ユニット
   は、前記現符号化ブロックの列方向に隣接し、前記第３
   サーチウィンドウに対応するもうひとつの現符号化ブロ
   ックの画素データを第１サーチウィンドウの現符号化ブ
   ロックに続けて供給することで、前記第７ステップを繰
   り返す一方、 前記動作モード選択手段によって第２動作モードが選択
   された場合、前記現符号化ブロックデータ供給ユニット
   は、前記現符号化ブロックの列方向に隣接し、前記第４
   サーチウィンドウに対応するもうひとつの現符号化ブロ
   ックの画素データを第２サーチウィンドウの現符号化ブ
   ロックに続けて供給することで、前記第７ステップを繰
   り返す第１１ステップと、を有し、 前記第１１ステップが終了する前に、前記第９ステップ
   が終了することを特徴とする請求項４記載の動きベクト
   ル探索方法。
6. 【請求項６】前記第１ステップは、前記ディストーショ
   ン算出ユニットで算出されたすべてのディストーション
   の中から最小の値を示すディストーションを検出すると
   ともに、最小ディストーションが算出されたプロセッサ
   エレメントのマトリックス状の配置位置に基づいて、最
   小ディストーションが算出されたプロセッサエレメント
   に対応する候補ブロックから現符号化ブロックへの動き
   ベクトルを特定する候補ブロック特定ユニットを準備す
   る第８ステップを有し、該候補ブロック特定ユニット
   は、少なくとも１つのプロセッサエレメントを含むプロ
   セッサエレメントおよび中間レジスタからなる（Ｌ２−
   Ｍ＋１）列のそれぞれの列の一端に位置するプロセッサ
   エレメントに電気的に接続され、 さらに、前記ディストーション算出ユニットで算出され
   たすべてのディストーションを候補ブロック特定ユニッ
   トに転送する第９ステップを有し、該第９ステップは、
   前記候補ブロック特定ユニットに電気的に接続されたそ
   れぞれのプロセッサエレメントから前記候補ブロック特
   定ユニットにそれぞれのディストーションを転送すると
   ともに、候補ブロック特定ユニットに向けて各プロセッ
   サエレメントから同列のプロセッサエレメントに順次デ
   ィストーションを転送することを特徴とする請求項１〜
   ３記載の動きベクトル探索方法。
7. 【請求項７】前記動作モード選択手段によって第１動作
   モードが選択された場合、前記サーチウィンドウデータ
   供給ユニットは、第１サーチウィンドウをＭ画素分列方
   向にシフトした第３サーチウィンドウの画素データで、
   第１サーチウィンドウと第３サーチウィンドウで共通す
   る画素データを除いた残りの画素データを、第１サーチ
   ウィンドウの画素データに続けて供給することで、前記
   第６ステップを繰り返す一方、 前記動作モード選択手段によって第２動作モードが選択
   された場合、前記サーチウィンドウデータ供給ユニット
   は、第２サーチウィンドウをＭ画素分列方向にシフトし
   た第４サーチウィンドウの画素データで、第２サーチウ
   ィンドウと第４サーチウィンドウで共通する画素データ
   を除いた残りの画素データを、第２サーチウィンドウの
   画素データに続けて供給することで、前記第６ステップ
   を繰り返す第１０ステップと、 前記動作モード選択手段によって第１動作モードが選択
   された場合、前記現符号化ブロックデータ供給ユニット
   は、前記現符号化ブロックの列方向に隣接し、前記第３
   サーチウィンドウに対応するもうひとつの現符号化ブロ
   ックの画素データを第１サーチウィンドウの現符号化ブ
   ロックに続けて供給することで、前記第７ステップを繰
   り返す一方、 前記動作モード選択手段によって第２動作モードが選択
   された場合、前記現符号化ブロックデータ供給ユニット
   は、前記現符号化ブロックの列方向に隣接し、前記第４
   サーチウィンドウに対応するもうひとつの現符号化ブロ
   ックの画素データを第２サーチウィンドウの現符号化ブ
   ロックに続けて供給することで、前記第７ステップを繰
   り返す第１１ステップと、を有し、 前記第１１ステップが終了する前に、前記第９ステップ
   が終了することを特徴とする請求項４記載の動きベクト
   ル探索方法。
8. 【請求項８】Ｈ１，Ｌ１，Ｈ２，Ｌ２，ＮおよびＭを整
   数とし、Ｈ２をＨ１以下の整数、Ｌ２をＬ１以下の整数
   とするとき、動画像を構成する現画像の符号化情報を現
   画像より先に符号化された前符号化画像の符号化情報に
   基づいて生成するよう、前記現画像の一部を構成するＮ
   行Ｍ列の画素からなる現符号化ブロックと前記前符号化
   画像上のＨ１行Ｌ１列の画素からなる第１サーチウィン
   ドウ内のＮ行Ｍ列の画素からなる複数の候補ブロックと
   をそれぞれ比較し、これらの候補ブロックから前記現符
   号化ブロックに類似する１つの候補ブロックを選択し、
   前記現符号化ブロックの現画像上の位置と選択された候
   補ブロックの前符号化画像上の位置との変位により特定
   される動きベクトルを探索する第１動作モードと、前記
   現符号化ブロックと前記前符号化画像上のＨ２行Ｌ２列
   の画素からなる第２サーチウィンドウ内のＮ行Ｍ列の画
   素からなる複数の候補ブロックとをそれぞれ比較し、こ
   れらの候補ブロックから前記現符号化ブロックに類似す
   る１つの候補ブロックを選択し、前記現符号化ブロック
   の現画像上の位置と選択された候補ブロックの前符号化
   画像上の位置との変位により特定される動きベクトルを
   探索する第２動作モードと、前記第１動作モードと第２
   動作モードの何れか一方を選択し、選択された動作モー
   ドにおいて前記現符号化ブロックの動きベクトルを探索
   する動きベクトル探索装置において、 前記第１動作モードと第２動作モードの何れか一方を選
   択する動作モード選択手段と、該動作モード選択手段で
   選択されたサーチウィンドウ内の各候補ブロックの画素
   データと前記現符号化ブロックの画素データとに基づい
   て、各候補ブロックと現符号化ブロックとのそれぞれの
   ディストーションを算出するディストーション算出ユニ
   ットと、該ディストーション算出ユニットに現符号化ブ
   ロックの画素データを供給する現符号化ブロックデータ
   供給ユニットと、前記ディストーション算出ユニットに
   前記動作モード選択手段で選択されたサーチウィンドウ
   内の画素データを供給するサーチウィンドウデータ供給
   ユニットと、を有し、 さらに、前記ディストーション算出ユニットは、前記サ
   ーチウィンドウデータ供給ユニットから供給されたサー
   チウィンドウの画素データを入力し、入力された画素デ
   ータを一時的に保持して出力する記憶転送器と前記現符
   号化ブロック供給ユニットから前記現符号化ブロックの
   それぞれの画素データを入力するとともに、前記記憶転
   送器から現符号化ブロックのそれぞれの画素位置に対応
   する候補ブロックの画素データを入力し、入力された現
   符号化ブロックの画素データと候補ブロックの画素デー
   タとに基づいてディストーションを算出する演算器とか
   ら構成される（Ｈ２−Ｎ＋１）×（Ｌ２−Ｍ＋１）個以
   下のプロセッサエレメントと、前記記憶転送器からな
   り、前記プロセッサエレメントを含む総数が（Ｈ１−Ｎ
   ＋１）×（Ｌ１−Ｍ＋１）個となる複数の中間レジスタ
   と、前記サーチウィンドウデータ供給ユニットから供給
   されたサーチウィンドウの画素データを入力し、入力さ
   れた画素データを一時的に保持して出力する（Ｈ１−Ｎ
   ＋１）個の入力レジスタからなる入力レジスタユニット
   と、前記サーチウィンドウデータ供給ユニットから供給
   されたサーチウィンドウの画素データを入力し、入力さ
   れた画素データを一時的に保持して出力する（Ｌ１−Ｍ
   ＋２）個のサイドレジスタデバイスからなるサイドレジ
   スタユニットと、を有し、前記プロセッサエレメントが
   前記中間レジスタとともに（Ｈ１−Ｎ＋１）行（Ｌ１−
   Ｍ＋１）列のマトリックス状に想像上配置されるものと
   するとき、 ｎを（Ｈ１−Ｎ＋１）以下の自然数とし、ｍを（Ｌ１−
   Ｍ＋２）以下の自然数とし、前記入力レジスタユニット
   の各入力レジスタは、それぞれ（Ｌ１−Ｍ＋１）列目の
   プロセッサエレメントまたは中間レジスタに電気的に接
   続され、ｎ行目の（Ｌ１−Ｍ＋１）列目のプロセッサエ
   レメントまたは中間レジスタに電気的に接続された入力
   レジスタを、ｎ行目の入力レジスタと呼ぶとし、前記サ
   イドレジスタユニットの各サイドレジスタデバイスは、
   それぞれ１行目および（Ｈ１−Ｎ＋１）行目のプロセッ
   サエレメント、中間レジスタまたは入力レジスタに電気
   的に接続され、ｍ列目の１行目および（Ｈ１−Ｎ＋１）
   行目のプロセッサエレメントまたは中間レジスタに電気
   的に接続されたサイドレジスタデバイスを、ｍ列目のサ
   イドレジスタデバイスと呼ぶとともに、１行目および
   （Ｈ１−Ｎ＋１）行目の入力レジスタに電気的に接続さ
   れたサイドレジスタデバイスを（Ｌ１−Ｍ＋２）列目の
   サイドレジスタデバイスと呼ぶとするとき、２行目以降
   のｎ行目の入力レジスタが、ｎ−１行目の入力レジスタ
   に電気的に接続され、２列目以降のｍ列目のサイドレジ
   スタデバイスが、ｍ−１列目のサイドレジスタデバイス
   に電気的に接続され、 ｉを（Ｈ２−Ｎ＋１）以下の自然数とし、ｊを（Ｌ２−
   Ｍ＋１）以下の自然数とし、前記動作モード選択手段で
   第２動作モードが選択された場合、前記第２サーチウィ
   ンドウの探索範囲を示す（Ｈ２−Ｎ＋１）行に対応する
   よう１行目から（Ｈ１−Ｎ＋１）行目までの（Ｈ１−Ｎ
   ＋１）個の行から少なくとも１つのプロセッサエレメン
   トを含むプロセッサエレメントおよび中間レジスタから
   なる（Ｈ２−Ｎ＋１）個の行をマトリックスの行数とし
   てカウントし、かつ、前記第２サーチウィンドウの探索
   範囲を示す（Ｌ２−Ｍ＋１）列に対応するよう１列目か
   ら（Ｌ１−Ｍ＋１）列目までの（Ｌ１−Ｍ＋１）個の列
   から少なくとも１つのプロセッサエレメントを含むプロ
   セッサエレメントおよび中間レジスタからなる（Ｌ２−
   Ｍ＋１）個の列をマトリックスの列数としてカウント
   し、それぞれの行をｉ行、それぞれの列をｊ列で表すと
   き、 前記動作モード選択手段で第１動作モードが選択された
   場合、前記サーチウィンドウデータ供給ユニットから第
   １サーチウィンドウの画素データが転送されるタイミン
   グに同期して、各サイドレジスタデバイスから同列の１
   行目の各プロセッサエレメント、各中間レジスタまたは
   入力レジスタに画素データを転送し、同時に、１行目か
   ら（Ｈ１−Ｎ）行目までのｎ行目の各プロセッサエレメ
   ントから同列のｎ＋１行目の各プロセッサエレメントま
   たは各中間レジスタに画素データを転送し、同時に、１
   行目から（Ｈ１−Ｎ）行目までのｎ行目の各中間レジス
   タから同列のｎ＋１行目の各プロセッサエレメントまた
   は各中間レジスタに画素データを転送し、同時に、１行
   目から（Ｈ１−Ｎ）行目までのｎ行目の入力レジスタか
   ら同列のｎ＋１行目の入力レジスタに画素データを転送
   し、同時に、（Ｈ１−Ｎ＋１）行目の各プロセッサエレ
   メント、各中間レジスタおよび入力レジスタから同列の
   サイドレジスタデバイスに画素データを転送する一方、 前記動作モード選択手段で第２動作モードが選択された
   場合、前記サーチウィンドウデータ供給ユニットから第
   ２サーチウィンドウの画素データが転送されるタイミン
   グに同期して、各サイドレジスタデバイスから同列の１
   行目の各プロセッサエレメント、各中間レジスタまたは
   入力レジスタに画素データを転送し、同時に、１行目か
   ら（Ｈ１−Ｎ）行目までのｉ行目の各プロセッサエレメ
   ントから同列のｉ＋１行目の各プロセッサエレメントま
   たは各中間レジスタに画素データを転送し、同時に、１
   行目から（Ｈ１−Ｎ）行目までのｉ行目の各中間レジス
   タから同列のｉ＋１行目の各プロセッサエレメントまた
   は各中間レジスタに画素データを転送し、同時に、１行
   目から（Ｈ１−Ｎ）行目までのｉ行目の入力レジスタか
   ら同列のｉ＋１行目の入力レジスタに画素データを転送
   し、同時に、（Ｈ１−Ｎ＋１）行目の各プロセッサエレ
   メント、中間レジスタおよび入力レジスタから同列のサ
   イドレジスタデバイスに画素データを転送する第１転送
   制御手段と、 前記動作モード選択手段で第１動作モードが選択された
   場合、前記第１転送手段により画素データを転送した
   後、前記サーチウィンドウデータ供給ユニットから第１
   サーチウィンドウの画素データが転送されるタイミング
   に同期して、２列目以降（Ｌ１−Ｍ＋１）列目までのｍ
   列目の各プロセッサエレメントから同行のｍ−１列目の
   各プロセッサエレメントまたは各中間レジスタに画素デ
   ータを転送し、同時に、２列目以降（Ｌ１−Ｍ＋１）列
   目までのｍ列目の各中間レジスタから同行のｍ−１列目
   の各プロセッサエレメントまたは各中間レジスタに画素
   データを転送し、同時に、２列目以降（Ｌ１−Ｍ＋２）
   列目までのｍ列目の各サイドレジスタデバイスから同行
   のｍ−１列目の各サイドレジスタデバイスに画素データ
   を転送し、同時に、各入力レジスタから同行の（Ｌ１−
   Ｍ＋１）列目の各プロセッサエレメントまたは各中間レ
   ジスタに画素データを転送する一方、 前記動作モード選択手段で第２動作モードが選択された
   場合、前記第１転送手段により画素データを転送した
   後、前記サーチウィンドウデータ供給ユニットから第２
   サーチウィンドウの画素データが転送されるタイミング
   に同期して、２列目以降（Ｌ１−Ｍ＋１）列目までのｊ
   列目の各プロセッサエレメントから同行のｊ−１列目の
   各プロセッサエレメントまたは各中間レジスタに画素デ
   ータを転送し、同時に、２列目以降（Ｌ１−Ｍ＋１）列
   目までのｊ列目の各中間レジスタから同行のｊ−１列目
   の各プロセッサエレメントまたは各中間レジスタに画素
   データを転送し、同時に、２列目以降（Ｌ１−Ｍ＋２）
   列目までのｊ列目の各サイドレジスタデバイスから同行
   のｊ−１列目の各サイドレジスタデバイスに画素データ
   を転送し、同時に、各入力レジスタから同行の（Ｌ１−
   Ｍ＋１）列目の各プロセッサエレメントまたは各中間レ
   ジスタ画素データを転送する第２転送制御手段と、 前記動作モード選択手段で第１動作モードが選択された
   場合、前記第２転送手段により画素データを転送した
   後、前記サーチウィンドウデータ供給ユニットから第１
   サーチウィンドウの画素データが転送されるタイミング
   に同期して、１行目の各プロセッサエレメント、各中間
   レジスタおよび入力レジスタから同列のサイドレジスタ
   デバイスに画素データを転送し、同時に、２行目から
   （Ｈ１−Ｎ＋１）行目までのｎ行目の各プロセッサエレ
   メントから同列のｎ−１行目の各プロセッサエレメント
   または各中間レジスタに画素データを転送し、同時に、
   ２行目から（Ｈ１−Ｎ＋１）行目までのｎ行目の各中間
   レジスタから同列のｎ−１行目の各プロセッサエレメン
   トまたは各中間レジスタに画素データを転送し、同時
   に、２行目から（Ｈ１−Ｎ＋１）行目までのｎ行目の入
   力レジスタから同列のｎ−１行目の入力レジスタに画素
   データを転送し、同時に、各サイドレジスタデバイスか
   ら同列の（Ｈ１−Ｎ＋１）行目の各プロセッサエレメン
   ト、各中間レジスタまたは入力レジスタに画素データを
   転送する一方、 前記動作モード選択手段で第２動作モードが選択された
   場合、前記第２転送手段により画素データを転送した
   後、前記サーチウィンドウデータ供給ユニットから第２
   サーチウィンドウの画素データが転送されるタイミング
   に同期して、１行目の各プロセッサエレメント、各中間
   レジスタおよび入力レジスタから同列のサイドレジスタ
   デバイスに画素データを転送し、同時に、２行目から
   （Ｈ１−Ｎ＋１）行目までのｉ行目の各プロセッサエレ
   メントから同列のｉ−１行目の各プロセッサエレメント
   または各中間レジスタに画素データを転送し、同時に、
   ２行目から（Ｈ１−Ｎ＋１）行目までのｉ行目の各中間
   レジスタから同列のｉ−１行目の各プロセッサエレメン
   トまたは各中間レジスタに画素データを転送し、同時
   に、２行目から（Ｈ１−Ｎ＋１）行目までのｉ行目の入
   力レジスタから同列のｉ−１行目の入力レジスタに画素
   データを転送し、同時に、サイドレジスタデバイスから
   同列の（Ｈ１−Ｎ＋１）行目の各プロセッサエレメン
   ト、各中間レジスタまたは入力レジスタに画素データを
   転送する第３転送制御手段と、 第１転送制御手段による転送動作を（Ｎ−１）回繰り返
   し、次いで、第２転送制御手段による転送動作を１回行
   い、次いで、第３転送制御手段による転送動作を（Ｎ−
   １）回繰り返し、次いで、第２転送制御手段による転送
   動作を１回行う転送動作を１サイクルとして、順次この
   サイクルを繰り返す第４転送制御手段と、 前記動作モード選択手段で第１動作モードが選択された
   場合、１列目のプロセッサエレメントに前記第１サーチ
   ウィンドウの画像データが初めて転送されたとき、各プ
   ロセッサエレメントに前記現符号化ブロックの１画素分
   の画素データを現符号化ブロックデータ供給ユニットか
   ら入力し、以後、第４転送制御手段の転送動作に同期し
   て、各プロセッサエレメントに現符号化ブロックの全て
   の画素データが画素毎に入力されるまで、画素データの
   入力を繰り返す一方、 前記動作モード選択手段で第２動作モードが選択された
   場合、１列目のプロセッサエレメントに前記第２サーチ
   ウィンドウの画像データが初めて転送されたとき、各プ
   ロセッサエレメントに前記現符号化ブロックの１画素分
   の画素データを現符号化ブロックデータ供給ユニットか
   ら入力し、以後、第４転送制御手段の転送動作に同期し
   て、各プロセッサエレメントに現符号化ブロックの全て
   の画素データが画素毎に入力されるまで、画素データの
   入力を繰り返す第５転送制御手段と、 前記動作モード選択手段で第１動作モードが選択された
   場合、前記第５転送制御手段により各プロセッサエレメ
   ントに入力された第１サーチウィンドウ内の各候補ブロ
   ックの画素データと現符号化ブロックの画素データに基
   づいて、各プロセッサエレメントにディストーションを
   算出させる一方、 前記動作モード選択手段で第２動作モードが選択された
   場合、前記第５転送制御手段により各プロセッサエレメ
   ントに入力された第２サーチウィンドウ内の各候補ブロ
   ックの画素データと現符号化ブロックの画素データに基
   づいて、各プロセッサエレメントにディストーションを
   算出させるディストーション算出制御手段と、を有する
   ことを特徴とする動きベクトル探索装置。
9. 【請求項９】前記動作モード選択手段は、現画像と前符
   号化画像との時間的隔たりが所定値より大きい場合、第
   １動作モードを選択し、現画像と前符号化画像との時間
   的隔たりが所定値以下の場合、第２動作モードを選択す
   ることを特徴とする請求項８記載の動きベクトル探索装
   置。
10. 【請求項１０】前記ディストーション算出ユニットは、
    １行目から（Ｈ１−Ｎ＋１）行目までの（Ｈ１−Ｎ＋
    １）個の行の中の（Ｈ２−Ｎ＋１）個の行と１列目から
    （Ｌ１−Ｍ＋１）行目までの（Ｌ１−Ｍ＋１）個の列の
    中の（Ｌ２−Ｍ＋１）個の列とが前記マトリックス状で
    交差する位置に（Ｈ２−Ｎ＋１）×（Ｌ２−Ｍ＋１）個
    のプロセッサエレメントが配置され、前記動作モード選
    択手段で第２動作モードが選択された場合、これらの
    （Ｈ２−Ｎ＋１）×（Ｌ２−Ｍ＋１）個のプロセッサエ
    レメントに前記第１〜第５の転送制御手段によって第２
    サーチウィンドウ内の各候補ブロックの画素データと現
    符号化ブロックの画素データを入力し、入力された画素
    データに基づいてこれらの（Ｈ２−Ｎ＋１）×（Ｌ２−
    Ｍ＋１）個のプロセッサエレメントで前記ディストーシ
    ョン算出制御手段によりディストーションを算出するこ
    とを特徴とする請求項８記載の動きベクトル探索装置。
11. 【請求項１１】前記サイドレジスタユニットの各サイド
    レジスタデバイスは、それぞれ同列の１行目のプロセッ
    サエレメント、中間レジスタまたは入力レジスタに電気
    的に接続された第１サイドレジスタデバイスと、それぞ
    れ同列の（Ｈ１−Ｎ＋１）行目のプロセッサエレメン
    ト、中間レジスタまたは入力レジスタに電気的に接続さ
    れた第２サイドレジスタデバイスと、から構成され、該
    第１サイドレジスタデバイスは、互いに直列に電気的に
    接続された（Ｎ−１）個の前記記憶転送器を有し、一端
    の記憶転送器が同列の１行目のプロセッサエレメントま
    たは中間レジスタに電気的に接続され、前記第２サイド
    レジスタデバイスは、互いに直列に電気的に接続された
    （Ｎ−１）個の前記記憶転送器を有し、一端の記憶転送
    器が同列の（Ｈ１−Ｎ＋１）行目のプロセッサエレメン
    トまたは中間レジスタに電気的に接続されることを特徴
    とする請求項８〜１０記載の動きベクトル探索装置。
12. 【請求項１２】前記サイドレジスタユニットの各サイド
    レジスタデバイスは、互いに直列に電気的に接続された
    （Ｎ−１）個の前記記憶転送器を有し、一端の記憶転送
    器が同列の１行目のプロセッサエレメント、中間レジス
    タまたは入力レジスタに電気的に接続され、他端の記憶
    転送器が同列の（Ｈ１−Ｎ＋１）行目のプロセッサエレ
    メント、中間レジスタまたは入力レジスタに電気的に接
    続されることを特徴とする請求項８〜１０記載の動きベ
    クトル探索装置。
13. 【請求項１３】前記ディストーション算出ユニットで算
    出されたすべてのディストーションの中から最小の値を
    示すディストーションを検出するとともに、最小ディス
    トーションが算出されたプロセッサエレメントのマトリ
    ックス状の配置位置に基づいて、最小ディストーション
    が算出されたプロセッサエレメントに対応する候補ブロ
    ックから現符号化ブロックへの動きベクトルを特定する
    候補ブロック特定ユニットを有し、該候補ブロック特定
    ユニットは、少なくとも１つのプロセッサエレメントを
    含むプロセッサエレメントおよび中間レジスタからなる
    （Ｈ２−Ｎ＋１）行のそれぞれの行の一端に位置するプ
    ロセッサエレメントに電気的に接続され、 さらに、前記ディストーション算出ユニットで算出され
    たすべてのディストーションを候補ブロック特定ユニッ
    トに転送するディストーション転送手段を有し、該最小
    ディストーション転送手段は、前記候補ブロック特定ユ
    ニットに電気的に接続されたそれぞれのプロセッサエレ
    メントから前記候補ブロック特定ユニットにそれぞれの
    ディストーションを転送するとともに、候補ブロック特
    定ユニットに向けて各プロセッサエレメントから同行の
    プロセッサエレメントに順次ディストーションを転送す
    ることを特徴とする請求項８〜１０記載の動きベクトル
    探索装置。
14. 【請求項１４】前記サーチウィンドウデータ供給ユニッ
    トは、 前記動作モード選択手段によって第１動作モードが選択
    された場合、第１サーチウィンドウをＭ画素分列方向に
    シフトした第３サーチウィンドウの範囲の画素データ
    で、第１サーチウィンドウと第３サーチウィンドウで共
    通する画素データを除いた残りの画素データを、第１サ
    ーチウィンドウの画素データに続けて順次前記ディスト
    ーション算出ユニットに供給する一方、 前記動作モード選択手段によって第２動作モードが選択
    された場合、第２サーチウィンドウをＭ画素分列方向に
    シフトした第４サーチウィンドウの範囲の画素データ
    で、第２サーチウィンドウと第４サーチウィンドウで共
    通する画素データを除いた残りの画素データを、第２サ
    ーチウィンドウの画素データに続けて順次前記ディスト
    ーション算出ユニットに供給し、 前記現符号化ブロックデータ供給ユニットは、 前記動作モード選択手段によって第１動作モードが選択
    された場合、前記現符号化ブロックの列方向に隣接し、
    前記第３サーチウィンドウに対応するもうひとつの現符
    号化ブロックの画素データを前記第５転送制御手段の転
    送動作に基づいて第１サーチウィンドウの現符号化ブロ
    ックに続けて順次前記ディストーション算出ユニットに
    供給する一方、 前記動作モード選択手段によって第２動作モードが選択
    された場合、前記現符号化ブロックの列方向に隣接し、
    前記第４サーチウィンドウに対応するもうひとつの現符
    号化ブロックの画素データを前記第５転送制御手段の転
    送動作に基づいて第２サーチウィンドウの現符号化ブロ
    ックに続けて順次前記ディストーション算出ユニットに
    供給し、 前記動作モード選択手段によって第１動作モードが選択
    された場合、前記ディストーション算出制御手段により
    前記第３サーチウィンドウと第３サーチウィンドウに対
    応する現符号化ブロックとのディストーションの算出が
    終了する前に、前記ディストーション転送手段による前
    記第１サーチウィンドウと第１サーチウィンドウに対応
    する現符号化ブロックとで算出されたディストーション
    の転送動作が終了する一方、 前記動作モード選択手段によって第２動作モードが選択
    された場合、前記ディストーション算出制御手段により
    前記第４サーチウィンドウと第４サーチウィンドウに対
    応する現符号化ブロックとのディストーションの算出が
    終了する前に、前記ディストーション転送手段による前
    記第２サーチウィンドウと第２サーチウィンドウに対応
    する現符号化ブロックとで算出されたディストーション
    の転送動作が終了することを特徴とする請求項１３記載
    の動きベクトル探索装置。
15. 【請求項１５】前記ディストーション算出ユニットで算
    出されたすべてのディストーションの中から最小の値を
    示すディストーションを検出するとともに、最小ディス
    トーションが算出されたプロセッサエレメントのマトリ
    ックス状の配置位置に基づいて、最小ディストーション
    が算出されたプロセッサエレメントに対応する候補ブロ
    ックから現符号化ブロックへの動きベクトルを特定する
    候補ブロック特定ユニットを有し、該候補ブロック特定
    ユニットは、少なくとも１つのプロセッサエレメントを
    含むプロセッサエレメントおよび中間レジスタからなる
    （Ｌ２−Ｍ＋１）列のそれぞれの列の一端に位置するプ
    ロセッサエレメントに電気的に接続され、 さらに、前記ディストーション算出ユニットで算出され
    たすべてのディストーションを候補ブロック特定ユニッ
    トに転送するディストーション転送手段を有し、該最小
    ディストーション転送手段は、前記候補ブロック特定ユ
    ニットに電気的に接続されたそれぞれのプロセッサエレ
    メントから前記候補ブロック特定ユニットにそれぞれの
    ディストーションを転送するとともに、候補ブロック特
    定ユニットに向けて各プロセッサエレメントから同列の
    プロセッサエレメントに順次ディストーションを転送す
    ることを特徴とする請求項８〜１０記載の動きベクトル
    探索装置。
16. 【請求項１６】前記サーチウィンドウデータ供給ユニッ
    トは、 前記動作モード選択手段によって第１動作モードが選択
    された場合、第１サーチウィンドウをＭ画素分列方向に
    シフトした第３サーチウィンドウの範囲の画素データ
    で、第１サーチウィンドウと第３サーチウィンドウで共
    通する画素データを除いた残りの画素データを、第１サ
    ーチウィンドウの画素データに続けて順次前記ディスト
    ーション算出ユニットに供給する一方、 前記動作モード選択手段によって第２動作モードが選択
    された場合、第２サーチウィンドウをＭ画素分列方向に
    シフトした第４サーチウィンドウの範囲の画素データ
    で、第２サーチウィンドウと第４サーチウィンドウで共
    通する画素データを除いた残りの画素データを、第２サ
    ーチウィンドウの画素データに続けて順次前記ディスト
    ーション算出ユニットに供給し、 前記現符号化ブロックデータ供給ユニットは、 前記動作モード選択手段によって第１動作モードが選択
    された場合、前記現符号化ブロックの列方向に隣接し、
    前記第３サーチウィンドウに対応するもうひとつの現符
    号化ブロックの画素データを前記第５転送制御手段の転
    送動作に基づいて第１サーチウィンドウの現符号化ブロ
    ックに続けて順次前記ディストーション算出ユニットに
    供給する一方、 前記動作モード選択手段によって第２動作モードが選択
    された場合、前記現符号化ブロックの列方向に隣接し、
    前記第４サーチウィンドウに対応するもうひとつの現符
    号化ブロックの画素データを前記第５転送制御手段の転
    送動作に基づいて第２サーチウィンドウの現符号化ブロ
    ックに続けて順次前記ディストーション算出ユニットに
    供給し、 前記動作モード選択手段によって第１動作モードが選択
    された場合、前記ディストーション算出制御手段により
    前記第３サーチウィンドウと第３サーチウィンドウに対
    応する現符号化ブロックとのディストーションの算出が
    終了する前に、前記ディストーション転送手段による前
    記第１サーチウィンドウと第１サーチウィンドウに対応
    する現符号化ブロックとで算出されたディストーション
    の転送動作が終了する一方、 前記動作モード選択手段によって第２動作モードが選択
    された場合、前記ディストーション算出制御手段により
    前記第４サーチウィンドウと第４サーチウィンドウに対
    応する現符号化ブロックとのディストーションの算出が
    終了する前に、前記ディストーション転送手段による前
    記第２サーチウィンドウと第２サーチウィンドウに対応
    する現符号化ブロックとで算出されたディストーション
    の転送動作が終了することを特徴とする請求項１５記載
    の動きベクトル探索装置。