JPH08315151A - 動き評価の場合のアンダーサンプリングの方法及び回路配置 - Google Patents
動き評価の場合のアンダーサンプリングの方法及び回路配置Info
- Publication number
- JPH08315151A JPH08315151A JP8058014A JP5801496A JPH08315151A JP H08315151 A JPH08315151 A JP H08315151A JP 8058014 A JP8058014 A JP 8058014A JP 5801496 A JP5801496 A JP 5801496A JP H08315151 A JPH08315151 A JP H08315151A
- Authority
- JP
- Japan
- Prior art keywords
- search area
- error
- undersampling
- pixel
- reference block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T7/00—Image analysis
- G06T7/20—Analysis of motion
- G06T7/223—Analysis of motion using block-matching
- G06T7/238—Analysis of motion using block-matching using non-full search, e.g. three-step search
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T2207/00—Indexing scheme for image analysis or image enhancement
- G06T2207/10—Image acquisition modality
- G06T2207/10016—Video; Image sequence
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
- Image Analysis (AREA)
Abstract
(57)【要約】
【課題】 本発明は、メモリ必要量とメモリの帯域が低
減された動き評価用のアンダーサンプリング方法及び回
路の提供を目的とする。 【解決手段】 本発明の方法において、基準ブロック
は、符号化されるべき画像で探索領域内の同一寸法の少
なくとも一つの画像と比較され、基準ブロックの動き情
報項目が得られ、動きが評価される。基準ブロックの場
合、調べられている位置に依存して、五の目型にアンダ
ーサンプリングされた一組の画素は動きベクトルの偶数
パリティの場合に使用され、五の目型にアンダーサンプ
リングされた別の画素の組は奇数パリティの場合に使用
される。探索領域の場合、動き評価に必要な画素の半分
だけが記憶される。
減された動き評価用のアンダーサンプリング方法及び回
路の提供を目的とする。 【解決手段】 本発明の方法において、基準ブロック
は、符号化されるべき画像で探索領域内の同一寸法の少
なくとも一つの画像と比較され、基準ブロックの動き情
報項目が得られ、動きが評価される。基準ブロックの場
合、調べられている位置に依存して、五の目型にアンダ
ーサンプリングされた一組の画素は動きベクトルの偶数
パリティの場合に使用され、五の目型にアンダーサンプ
リングされた別の画素の組は奇数パリティの場合に使用
される。探索領域の場合、動き評価に必要な画素の半分
だけが記憶される。
Description
【０００１】
【発明の属する技術分野】本発明は、動き評価の場合の
アンダーサンプリングの方法及び回路配置に関する。
アンダーサンプリングの方法及び回路配置に関する。
【０００２】
【従来の技術】動画像の記憶又は伝送の場合に、屡々、
適当な圧縮法によって多量の情報項目を削減することが
必要な場合がある。個々の画像間の相関を利用する動き
評価法は上記目的のため使用される。動きを評価するた
め、符号化されるべき画像はブロックに分割され、上記
基準ブロックの各々は、前又は後の画像の小領域、所謂
探索ウィンドウ内の同一寸法のブロックと比較される。
基準ブロックの画素値と、探索ウィンドウの対応する画
素値の差の絶対値の合計は、例えば、比較の基準（費用
関数）として使用される場合がある。画素で計算された
上記ブロックの偏位を示す動きベクトルは、探索ウィン
ドウ内の上記ブロックに対する各基準ブロックに対し定
められる。上記動き評価の結果として、基準画像だけが
完全な画像と、関係する各基準ブロックの動きベクトの
動き補償に必要とされる。一般的に言うと、正確な再現
は当然には得られない。
適当な圧縮法によって多量の情報項目を削減することが
必要な場合がある。個々の画像間の相関を利用する動き
評価法は上記目的のため使用される。動きを評価するた
め、符号化されるべき画像はブロックに分割され、上記
基準ブロックの各々は、前又は後の画像の小領域、所謂
探索ウィンドウ内の同一寸法のブロックと比較される。
基準ブロックの画素値と、探索ウィンドウの対応する画
素値の差の絶対値の合計は、例えば、比較の基準（費用
関数）として使用される場合がある。画素で計算された
上記ブロックの偏位を示す動きベクトルは、探索ウィン
ドウ内の上記ブロックに対する各基準ブロックに対し定
められる。上記動き評価の結果として、基準画像だけが
完全な画像と、関係する各基準ブロックの動きベクトの
動き補償に必要とされる。一般的に言うと、正確な再現
は当然には得られない。
【０００３】
【発明が解決しようとする課題】動き評価の周知の方法
は、最小の費用関数を有する最適な動きベクトルを見つ
けるため、基準ブロックと探索領域の全画素を使用する
（フル ペル フル サーチ(full pel full searc
h)）。しかし、上記方法は、非常に高速、従って、高価
なハードウェアを必要とする。
は、最小の費用関数を有する最適な動きベクトルを見つ
けるため、基準ブロックと探索領域の全画素を使用する
（フル ペル フル サーチ(full pel full searc
h)）。しかし、上記方法は、非常に高速、従って、高価
なハードウェアを必要とする。
【０００４】本発明は、最小の費用関数を同時に容易に
決めることができると共に、少ないメモリ必要量及び／
又は小さいメモリ帯域を用いて動き評価の場合にアンダ
ーサンプリングする方法を特定する目的に基づいてい
る。上記目的は、請求項１に特定された方法によって達
成される。更に、本発明は、上記本発明の方法を使用す
る回路配置を特定する目的に基づいている。かかる目的
は請求項６に記載された回路配置によって達成される。
決めることができると共に、少ないメモリ必要量及び／
又は小さいメモリ帯域を用いて動き評価の場合にアンダ
ーサンプリングする方法を特定する目的に基づいてい
る。上記目的は、請求項１に特定された方法によって達
成される。更に、本発明は、上記本発明の方法を使用す
る回路配置を特定する目的に基づいている。かかる目的
は請求項６に記載された回路配置によって達成される。
【０００５】動き評価の場合の計算時間及びメモリ必要
量を削減するため基準ブロック及び探索領域のアンダー
サンプリングを実行することが可能である。しかし、あ
る条件下では実際的に最小の費用関数を有する点、即
ち、正確な動きベクトルを見つけられないので、個々の
列及び／又は行（直交アンダーサンプリング）の省略に
よって不十分な結果の生じる可能性がある。
量を削減するため基準ブロック及び探索領域のアンダー
サンプリングを実行することが可能である。しかし、あ
る条件下では実際的に最小の費用関数を有する点、即
ち、正確な動きベクトルを見つけられないので、個々の
列及び／又は行（直交アンダーサンプリング）の省略に
よって不十分な結果の生じる可能性がある。
【０００６】
【課題を解決するための手段】所定のレベルのアンダー
サンプリングに対し、正確に定められなかった動きベク
トルの数は、直交アンダーサンプリングの代わりにサイ
コロの五の目型アンダーサンプリングを使用することに
よって著しく減少される可能性がある。上記五の目型ア
ンダーサンプリングの場合、前の行又は列で省略された
位置にある画素は、夫々、次の各行又は列に夫々使用さ
れる。この場合、固定の五の目型アンダーサンプリング
を基準ブロック又は探索領域の何れかに適用することが
可能である。
サンプリングに対し、正確に定められなかった動きベク
トルの数は、直交アンダーサンプリングの代わりにサイ
コロの五の目型アンダーサンプリングを使用することに
よって著しく減少される可能性がある。上記五の目型ア
ンダーサンプリングの場合、前の行又は列で省略された
位置にある画素は、夫々、次の各行又は列に夫々使用さ
れる。この場合、固定の五の目型アンダーサンプリング
を基準ブロック又は探索領域の何れかに適用することが
可能である。
【０００７】基準ブロックに対し固定の五の目型のアン
ダーサンプリングが実行されたならば、調べられている
ベクトルに依存して、ある場合には上記探索領域に対し
一組の画素が使用され、別の場合に他の画素の組が使用
される。各場合で、半分の画素しか使用されないにも係
わらず、探索領域の全画素は探索のため利用可能でなけ
ればならないので、探索領域のメモリは全画素を含むこ
とが必要である。
ダーサンプリングが実行されたならば、調べられている
ベクトルに依存して、ある場合には上記探索領域に対し
一組の画素が使用され、別の場合に他の画素の組が使用
される。各場合で、半分の画素しか使用されないにも係
わらず、探索領域の全画素は探索のため利用可能でなけ
ればならないので、探索領域のメモリは全画素を含むこ
とが必要である。
【０００８】固定の五の目型アンダーサンプリングは探
索領域で実行されることに利点がある。基準ブロックの
場合、何れの位置が調べられているかに依存して、五の
目型にアンダーサンプリングされた一組の画素は、動き
ベクトルの偶数パリティの場合に使用され、五の目型に
アンダーサンプリングされた別の画素の組は、奇数パリ
ティの場合に使用される。
索領域で実行されることに利点がある。基準ブロックの
場合、何れの位置が調べられているかに依存して、五の
目型にアンダーサンプリングされた一組の画素は、動き
ベクトルの偶数パリティの場合に使用され、五の目型に
アンダーサンプリングされた別の画素の組は、奇数パリ
ティの場合に使用される。
【０００９】原理的に、符号化されるべき画像の基準ブ
ロックが探索ウィンドウ内の少なくとも一つの画像の同
一寸法のブロックと比較され、上記基準ブロックの動き
情報項目はそこから得られる動き評価の場合にアンダー
サンプリングするための本発明の方法は、探索領域で固
定のアンダーサンプリングが使用される段階と、上記探
索領域の画素のアンダーサンプリングに対応するアンダ
ーサンプリングされた画素は、何れのブロックの位置が
調べられているかに依存して、基準ブロックの場合に使
用される段階とからなる。
ロックが探索ウィンドウ内の少なくとも一つの画像の同
一寸法のブロックと比較され、上記基準ブロックの動き
情報項目はそこから得られる動き評価の場合にアンダー
サンプリングするための本発明の方法は、探索領域で固
定のアンダーサンプリングが使用される段階と、上記探
索領域の画素のアンダーサンプリングに対応するアンダ
ーサンプリングされた画素は、何れのブロックの位置が
調べられているかに依存して、基準ブロックの場合に使
用される段階とからなる。
【００１０】本発明による方法の有利な展開は関連する
従属項から得られる。原理的に、動き評価の場合のアン
ダーサンプリングの方法のための本発明の回路配置は、
基準ブロックが、符号化されるべき画像で、探索領域内
の同一寸法の少なくとも一つの画像と比較され、上記基
準ブロックの動き情報項目はそこから得られる。本発明
の回路配置によれば、上記探索領域の行が供給され、上
記探索領域の画素の画素値と、上記探索領域の各行に対
する基準画素の画素値の間の誤差を供給する回路素子に
分割され、偶数パリティの動き情報項目の上記行の誤差
は各回路素子の第１の出力に出力され、奇数パリティの
動き情報項目の上記行の誤差は第２の出力に出力され、
全部の探索領域と、全部の現在の基準ブロックの間の誤
差は、上記行の誤差から加算段で計算され、基準ブロッ
クの動き情報項目はそこから計算される。
従属項から得られる。原理的に、動き評価の場合のアン
ダーサンプリングの方法のための本発明の回路配置は、
基準ブロックが、符号化されるべき画像で、探索領域内
の同一寸法の少なくとも一つの画像と比較され、上記基
準ブロックの動き情報項目はそこから得られる。本発明
の回路配置によれば、上記探索領域の行が供給され、上
記探索領域の画素の画素値と、上記探索領域の各行に対
する基準画素の画素値の間の誤差を供給する回路素子に
分割され、偶数パリティの動き情報項目の上記行の誤差
は各回路素子の第１の出力に出力され、奇数パリティの
動き情報項目の上記行の誤差は第２の出力に出力され、
全部の探索領域と、全部の現在の基準ブロックの間の誤
差は、上記行の誤差から加算段で計算され、基準ブロッ
クの動き情報項目はそこから計算される。
【００１１】本発明の回路配置の有利な展開は関連する
従属項から得られる。
従属項から得られる。
【００１２】
【発明の実施の形態】以下、添付図面を参照して本発明
の実施例を説明する。図１には、動き評価の場合の五の
目型アンダーサンプリングのための本発明による方法を
示す図であり、使用されている画素は黒の円●で表わさ
れ、使用されていない画素は中空の円○で表わされてい
る。前の行又は列の省略された位置にある画素は、夫
々、次の各行又は列に使用されている。固定の五の目型
アンダーサンプリングは探索領域Ｓで実行され、一方、
基準ブロックＲの場合、何れの位置が調べられているか
に依存して、五の目型にアンダーサンプリングされた一
組の画素が動きベクトルの偶数パリティのため使用さ
れ、五の目型にアンダーサンプリングされた別の画素の
組が奇数パリティのため使用されている。図１の（ａ）
には、偶数パリティのベクトルに対する組が示され（水
平ベクトル成分と垂直ベクトル成分は何れか一方が偶
数、或いは、両方共に奇数である）、同図の（ｂ）に
は、奇数パリティのベクトルに対する組が示されている
（一方のベクトル成分は偶数であり、もう一方は奇数で
ある）。
の実施例を説明する。図１には、動き評価の場合の五の
目型アンダーサンプリングのための本発明による方法を
示す図であり、使用されている画素は黒の円●で表わさ
れ、使用されていない画素は中空の円○で表わされてい
る。前の行又は列の省略された位置にある画素は、夫
々、次の各行又は列に使用されている。固定の五の目型
アンダーサンプリングは探索領域Ｓで実行され、一方、
基準ブロックＲの場合、何れの位置が調べられているか
に依存して、五の目型にアンダーサンプリングされた一
組の画素が動きベクトルの偶数パリティのため使用さ
れ、五の目型にアンダーサンプリングされた別の画素の
組が奇数パリティのため使用されている。図１の（ａ）
には、偶数パリティのベクトルに対する組が示され（水
平ベクトル成分と垂直ベクトル成分は何れか一方が偶
数、或いは、両方共に奇数である）、同図の（ｂ）に
は、奇数パリティのベクトルに対する組が示されている
（一方のベクトル成分は偶数であり、もう一方は奇数で
ある）。
【００１３】従って、基準ブロックＲの全画素は利用可
能であることが要求されるが、いずれにしても次の補償
のため必要とされるので、このことにより欠点が生じる
訳ではない。一方、探索領域Ｓの場合、動き評価に必要
とされる画素の半分の画素だけを記憶する必要がある。
従って、メモリ必要量と、メモリの帯域は、従来の動き
評価の方法よりも半分に削減されるので、少ない数のメ
モリチップしか必要とされず、コストも低下する。
能であることが要求されるが、いずれにしても次の補償
のため必要とされるので、このことにより欠点が生じる
訳ではない。一方、探索領域Ｓの場合、動き評価に必要
とされる画素の半分の画素だけを記憶する必要がある。
従って、メモリ必要量と、メモリの帯域は、従来の動き
評価の方法よりも半分に削減されるので、少ない数のメ
モリチップしか必要とされず、コストも低下する。
【００１４】探索ウィンドウＳの個々の画素（ａ１１，
ａ１２，ａ１３，．．．）は、探索領域の一方の端から
水平方向にもう一方の端まで動き評価用回路に読み込ま
れる。これに対し、基準ブロックＲの画素（ｂ１１，ｂ
１２，ｂ１３，．．．）は、探索処理の全体を通して動
き評価に使用される回路に常に記憶されている。簡単の
ため、以下の説明では、図２に示したように基準ブロッ
クＲに対し４＊４画素のブロック寸法を仮定する。
ａ１２，ａ１３，．．．）は、探索領域の一方の端から
水平方向にもう一方の端まで動き評価用回路に読み込ま
れる。これに対し、基準ブロックＲの画素（ｂ１１，ｂ
１２，ｂ１３，．．．）は、探索処理の全体を通して動
き評価に使用される回路に常に記憶されている。簡単の
ため、以下の説明では、図２に示したように基準ブロッ
クＲに対し４＊４画素のブロック寸法を仮定する。
【００１５】図３には、従来の動き評価の回路配置のブ
ロック図が示されている。上記回路配置は、各々が探索
領域の行を基準ブロックの４行の中の１行と比較するた
め使用されるＴ１乃至Ｔ４の回路素子に分割されてい
る。次に、探索領域の全体と現在の基準ブロックの全体
の間の誤差は、上記行の誤差から加算段ＡＤＤで計算さ
れる。
ロック図が示されている。上記回路配置は、各々が探索
領域の行を基準ブロックの４行の中の１行と比較するた
め使用されるＴ１乃至Ｔ４の回路素子に分割されてい
る。次に、探索領域の全体と現在の基準ブロックの全体
の間の誤差は、上記行の誤差から加算段ＡＤＤで計算さ
れる。
【００１６】図４には、回路素子Ｔ１の例を使用する回
路素子の動作の方法が示されている。最初のクロックサ
イクルで、探索領域の画素ａ11は回路素子Ｔ１の入力Ｔ
１Ｉに供給され、絶対値減算器Ｄ４１乃至Ｄ４４に供給
される。画素値の誤差｜ｂ11−ａ11｜は、基準画素ｂ11
が常に第２の入力に供給されている減算器Ｄ４１で計算
される。この中間結果は、次のクロックサイクルまで、
一般的にレジスタからなる下流のタイマーＴ４１に記憶
される。次のクロックサイクル中に、探索領域の画素ａ
12は回路素子に読み込まれる。次に、画素値の誤差｜ｂ
12−ａ12｜が基準画素ｂ12が第２の入力に供給されてい
る減算器Ｄ４２を用いて計算される。画素値の誤差｜ｂ
11−ａ11｜及び｜ｂ12−ａ12｜は、第１の加算段Ａ４１
で加算され、別のタイマーＴ４２にバッファ記憶され
る。探索領域の画素ａ13及びａ14が回路素子に読み込ま
れ、適当に処理される更なる２サイクルの後、全部の行
の画素値の誤差｜ｂ11−ａ11｜＋｜ｂ12−ａ12｜＋｜ｂ
11−ａ11｜＋｜ｂ12−ａ12｜が回路素子Ｔ１０の出力に
得られる。
路素子の動作の方法が示されている。最初のクロックサ
イクルで、探索領域の画素ａ11は回路素子Ｔ１の入力Ｔ
１Ｉに供給され、絶対値減算器Ｄ４１乃至Ｄ４４に供給
される。画素値の誤差｜ｂ11−ａ11｜は、基準画素ｂ11
が常に第２の入力に供給されている減算器Ｄ４１で計算
される。この中間結果は、次のクロックサイクルまで、
一般的にレジスタからなる下流のタイマーＴ４１に記憶
される。次のクロックサイクル中に、探索領域の画素ａ
12は回路素子に読み込まれる。次に、画素値の誤差｜ｂ
12−ａ12｜が基準画素ｂ12が第２の入力に供給されてい
る減算器Ｄ４２を用いて計算される。画素値の誤差｜ｂ
11−ａ11｜及び｜ｂ12−ａ12｜は、第１の加算段Ａ４１
で加算され、別のタイマーＴ４２にバッファ記憶され
る。探索領域の画素ａ13及びａ14が回路素子に読み込ま
れ、適当に処理される更なる２サイクルの後、全部の行
の画素値の誤差｜ｂ11−ａ11｜＋｜ｂ12−ａ12｜＋｜ｂ
11−ａ11｜＋｜ｂ12−ａ12｜が回路素子Ｔ１０の出力に
得られる。
【００１７】同一の処理段階が他の回路素子Ｔ２、Ｔ３
及びＴ４において同様に実行されるので、加算段ＡＤＤ
における行の誤差の加算の後に、費用関数Ｖ00＝｜ｂ11
−ａ 11｜＋｜ｂ12−ａ12｜＋｜ｂ11−ａ11｜＋｜ｂ12−
ａ12｜＋｜ｂ21−ａ21｜＋｜ｂ22−ａ22｜＋．．．＋｜
ｂ44−ａ44｜が得られる。次のクロックサイクルの後、
水平方向に１画素分移動させられた費用関数Ｖ01＝｜ｂ
11−ａ12｜＋｜ｂ12−ａ13｜＋｜ｂ13−ａ14｜＋｜ｂ14
−ａ15｜＋｜ｂ21−ａ22｜＋｜ｂ22−ａ23｜＋．．．＋
｜ｂ44−ａ45｜が次の探索領域ブロックで利用可能にな
る。基準ブロックが探索領域に亘って水平方向に完全に
移動させられた後、探索領域の画素は、次のパス中にも
う一度水平方向に走査され、回路によって処理される
が、次に、垂直方向に１画素分オフセットさせられる。
かくして、例えば、探索領域の画素ａ21乃至ａ24が回路
素子Ｔ１に読み込まれ、対応する探索領域の画素が回路
素子Ｔ２乃至Ｔ４に読み込まれた場合に、以下の費用関
数が得られる：Ｖ10＝｜ｂ11−ａ21｜＋｜ｂ12−ａ22｜
＋｜ｂ13−ａ23｜＋｜ｂ14−ａ24｜＋｜ｂ21−ａ31｜＋
｜ｂ22−ａ32｜＋．．．＋｜ｂ44−ａ54｜ ベクトルの垂直方向の値の範囲に対し示されたパスと同
数のパスが実行される。これにより、出力で時間的に連
続的に得られる費用関数の最小値が簡単に判定される。
及びＴ４において同様に実行されるので、加算段ＡＤＤ
における行の誤差の加算の後に、費用関数Ｖ00＝｜ｂ11
−ａ 11｜＋｜ｂ12−ａ12｜＋｜ｂ11−ａ11｜＋｜ｂ12−
ａ12｜＋｜ｂ21−ａ21｜＋｜ｂ22−ａ22｜＋．．．＋｜
ｂ44−ａ44｜が得られる。次のクロックサイクルの後、
水平方向に１画素分移動させられた費用関数Ｖ01＝｜ｂ
11−ａ12｜＋｜ｂ12−ａ13｜＋｜ｂ13−ａ14｜＋｜ｂ14
−ａ15｜＋｜ｂ21−ａ22｜＋｜ｂ22−ａ23｜＋．．．＋
｜ｂ44−ａ45｜が次の探索領域ブロックで利用可能にな
る。基準ブロックが探索領域に亘って水平方向に完全に
移動させられた後、探索領域の画素は、次のパス中にも
う一度水平方向に走査され、回路によって処理される
が、次に、垂直方向に１画素分オフセットさせられる。
かくして、例えば、探索領域の画素ａ21乃至ａ24が回路
素子Ｔ１に読み込まれ、対応する探索領域の画素が回路
素子Ｔ２乃至Ｔ４に読み込まれた場合に、以下の費用関
数が得られる：Ｖ10＝｜ｂ11−ａ21｜＋｜ｂ12−ａ22｜
＋｜ｂ13−ａ23｜＋｜ｂ14−ａ24｜＋｜ｂ21−ａ31｜＋
｜ｂ22−ａ32｜＋．．．＋｜ｂ44−ａ54｜ ベクトルの垂直方向の値の範囲に対し示されたパスと同
数のパスが実行される。これにより、出力で時間的に連
続的に得られる費用関数の最小値が簡単に判定される。
【００１８】図５には五の目型のアンダーサンプリング
を使用する本発明の回路素子が示されている。各回路素
子は、一方が偶数パリティのベクトルの場合の出力であ
り、もう一方は奇数パリティのための出力である２個の
出力を有する。五の目型にアンダーサンプリングされた
探索領域の画素は、半分のデータレートで減算器Ｄ５１
乃至Ｄ５４に送られる。基準ブロック画素ｂ11乃至ｂ14
は、各々の場合に、減算器の第２の入力に供給され、五
の目型にアンダーサンプリングされた基準ブロックの１
組の画素は回路の上部に記憶され、五の目型にアンダー
サンプリングされた基準ブロックの別の組の画素は回路
の下部に記憶される。探索領域の画素ａ 11が第１のクロ
ックサイクルで読み込まれた場合、画素値の誤差｜ｂ11
−ａ11｜は、基準画素ｂ11が常に供給されている減算器
Ｄ５１で計算される。この中間結果は、次のクロックサ
イクルまで下流のタイマーＴ５１に記憶される。探索領
域の画素ａ13は、五の目型のアンダーサンプリングによ
って次のクロックサイクル中に読み込まれる。画素値の
誤差｜ｂ13−ａ13｜は、基準画素ｂ13が供給されている
減算器Ｄ５３を用いて計算される。この画素値の誤差
は、加算段Ａ５１で、タイマーＴ５１に先に記憶され、
第１の出力を介して読み出された画素値の誤差｜ｂ11−
ａ11｜に加算される。
を使用する本発明の回路素子が示されている。各回路素
子は、一方が偶数パリティのベクトルの場合の出力であ
り、もう一方は奇数パリティのための出力である２個の
出力を有する。五の目型にアンダーサンプリングされた
探索領域の画素は、半分のデータレートで減算器Ｄ５１
乃至Ｄ５４に送られる。基準ブロック画素ｂ11乃至ｂ14
は、各々の場合に、減算器の第２の入力に供給され、五
の目型にアンダーサンプリングされた基準ブロックの１
組の画素は回路の上部に記憶され、五の目型にアンダー
サンプリングされた基準ブロックの別の組の画素は回路
の下部に記憶される。探索領域の画素ａ 11が第１のクロ
ックサイクルで読み込まれた場合、画素値の誤差｜ｂ11
−ａ11｜は、基準画素ｂ11が常に供給されている減算器
Ｄ５１で計算される。この中間結果は、次のクロックサ
イクルまで下流のタイマーＴ５１に記憶される。探索領
域の画素ａ13は、五の目型のアンダーサンプリングによ
って次のクロックサイクル中に読み込まれる。画素値の
誤差｜ｂ13−ａ13｜は、基準画素ｂ13が供給されている
減算器Ｄ５３を用いて計算される。この画素値の誤差
は、加算段Ａ５１で、タイマーＴ５１に先に記憶され、
第１の出力を介して読み出された画素値の誤差｜ｂ11−
ａ11｜に加算される。
【００１９】同一の処理段階が他の回路素子において同
様に行われる。費用関数 Ｖ00＝｜ｂ11−ａ11｜＋｜ｂ13−ａ13｜＋｜ｂ22−ａ22
｜＋．．．＋｜ｂ44−ａ 44｜ は、かくして、行の誤差の加算後に生成される。次のク
ロックサイクルの後に、行の誤差は第２の出力から読み
出されるので、それらが加算された後、費用関数 Ｖ01＝｜ｂ12−ａ13｜＋｜ｂ14−ａ15｜＋｜ｂ21−ａ22
｜＋．．．＋｜ｂ43−ａ 44｜ を、水平方向に１画素分偏移させられた探索領域のブロ
ックのため利用可能である。
様に行われる。費用関数 Ｖ00＝｜ｂ11−ａ11｜＋｜ｂ13−ａ13｜＋｜ｂ22−ａ22
｜＋．．．＋｜ｂ44−ａ 44｜ は、かくして、行の誤差の加算後に生成される。次のク
ロックサイクルの後に、行の誤差は第２の出力から読み
出されるので、それらが加算された後、費用関数 Ｖ01＝｜ｂ12−ａ13｜＋｜ｂ14−ａ15｜＋｜ｂ21−ａ22
｜＋．．．＋｜ｂ43−ａ 44｜ を、水平方向に１画素分偏移させられた探索領域のブロ
ックのため利用可能である。
【００２０】次のパス中に、探索領域の行は、垂直方向
に１画素分もう一度偏移させられるので、例えば、次の
費用関数が得られる： Ｖ01＝｜ｂ12−ａ22｜＋｜ｂ14−ａ24｜＋｜ｂ21−ａ31
｜＋．．．＋｜ｂ43−ａ 53｜ 全てのパスの終了後、時間的に連続的に得られた費用関
数から最小値をもう一度決めることができる。
に１画素分もう一度偏移させられるので、例えば、次の
費用関数が得られる： Ｖ01＝｜ｂ12−ａ22｜＋｜ｂ14−ａ24｜＋｜ｂ21−ａ31
｜＋．．．＋｜ｂ43−ａ 53｜ 全てのパスの終了後、時間的に連続的に得られた費用関
数から最小値をもう一度決めることができる。
【００２１】或いは、図６には、従来の動き評価の場合
と同一のデータレートで動作可能であるが、上記回路配
置と比較すると、半分の並列回路素子だけが必要とされ
る回路素子が示されている。図５の回路素子と比較する
と、図６の例の場合、探索領域の画素は、二本の隣接す
る行に亘ってジグザグ形式で走査されて回路に供給さ
れ、二つの基準ブロックの画素は各減算器に記憶された
形式で与えられ、クロックを用いて時間的に連続的に両
者の間で切替えが行われる。
と同一のデータレートで動作可能であるが、上記回路配
置と比較すると、半分の並列回路素子だけが必要とされ
る回路素子が示されている。図５の回路素子と比較する
と、図６の例の場合、探索領域の画素は、二本の隣接す
る行に亘ってジグザグ形式で走査されて回路に供給さ
れ、二つの基準ブロックの画素は各減算器に記憶された
形式で与えられ、クロックを用いて時間的に連続的に両
者の間で切替えが行われる。
【００２２】第１の探索領域の画素ａ11が第１のクロッ
クサイクルで読み込まれた場合、画素値の誤差｜ｂ11−
ａ11｜は基準画素ｂ11が供給された減算器Ｄ６１で計算
される。この中間結果は、次の１回以外のクロックサイ
クルまで下流のタイマーＴ６１に記憶される。探索領域
の画素ａ22は、次のクロックサイクル中に読み込まれ
る。基準画素ｂ22は減算器Ｄ６１に供給されるので、画
素値の誤差｜ｂ22−ａ22｜は計算される。この中間結果
は、同様に、２クロックサイクルの間、タイマーＴ６１
に記憶される。探索領域の画素ａ13は、次に更なるクロ
ックサイクルで読まれる。同時に、最初に記憶された中
間結果｜ｂ11−ａ11｜はタイマーから読み出され、加算
段Ａ６１で、減算器Ｄ６３が供給する結果｜ｂ13−ａ13
｜に加算される。もう一度、１クロック後に、タイマー
は｜ｂ11−ａ11｜を供給し、減算器Ｄ６３は結果｜ｂ24
−ａ24｜を供給する。行の誤差の値を得るため、上記二
つの画素の誤差の合計は、前のクロックサイクル中に加
算段Ａ６１が供給した値に加算される。動きベクトルの
費用関数Ｖ00は、個々の回路素子の行の誤差の合計から
再度得られる。
クサイクルで読み込まれた場合、画素値の誤差｜ｂ11−
ａ11｜は基準画素ｂ11が供給された減算器Ｄ６１で計算
される。この中間結果は、次の１回以外のクロックサイ
クルまで下流のタイマーＴ６１に記憶される。探索領域
の画素ａ22は、次のクロックサイクル中に読み込まれ
る。基準画素ｂ22は減算器Ｄ６１に供給されるので、画
素値の誤差｜ｂ22−ａ22｜は計算される。この中間結果
は、同様に、２クロックサイクルの間、タイマーＴ６１
に記憶される。探索領域の画素ａ13は、次に更なるクロ
ックサイクルで読まれる。同時に、最初に記憶された中
間結果｜ｂ11−ａ11｜はタイマーから読み出され、加算
段Ａ６１で、減算器Ｄ６３が供給する結果｜ｂ13−ａ13
｜に加算される。もう一度、１クロック後に、タイマー
は｜ｂ11−ａ11｜を供給し、減算器Ｄ６３は結果｜ｂ24
−ａ24｜を供給する。行の誤差の値を得るため、上記二
つの画素の誤差の合計は、前のクロックサイクル中に加
算段Ａ６１が供給した値に加算される。動きベクトルの
費用関数Ｖ00は、個々の回路素子の行の誤差の合計から
再度得られる。
【００２３】上記最後のクロックサイクルと、それに続
くクロックサイクルの間に、値が第２の出力から同時に
読み出されるので、それらが加算された後、費用関数Ｖ
01は１画素分水平方向に偏移させられた探索領域のブロ
ックのため利用可能である。図５と比較すると、回路配
置だけが変更され、アンダーサンプリングは同じままに
保たれているので、図５の回路素子が使用された場合に
得られる値と同じ値が図６の回路配置の場合に得られ
る。
くクロックサイクルの間に、値が第２の出力から同時に
読み出されるので、それらが加算された後、費用関数Ｖ
01は１画素分水平方向に偏移させられた探索領域のブロ
ックのため利用可能である。図５と比較すると、回路配
置だけが変更され、アンダーサンプリングは同じままに
保たれているので、図５の回路素子が使用された場合に
得られる値と同じ値が図６の回路配置の場合に得られ
る。
【００２４】従来周知の探索領域の他の例として、探索
領域をフィールドに制限してもよい。かかる片側の動き
評価の場合、画像メモリの代わりにフィールドメモリだ
けが必要とされる。本発明は、例えば、ＭＰＥＧ１、Ｍ
ＰＥＧ２の符号化器、或いは、ビデオ電話機の符号化に
使用することができる。
領域をフィールドに制限してもよい。かかる片側の動き
評価の場合、画像メモリの代わりにフィールドメモリだ
けが必要とされる。本発明は、例えば、ＭＰＥＧ１、Ｍ
ＰＥＧ２の符号化器、或いは、ビデオ電話機の符号化に
使用することができる。
【図１】（ａ）及び（ｂ）は、夫々、偶数パリティ及び
奇数パリティに対する本発明による五の目型アンダーサ
ンプリングの場合の動き評価法を示す図である。
奇数パリティに対する本発明による五の目型アンダーサ
ンプリングの場合の動き評価法を示す図である。
【図２】４＊４画素の基準ブロックの寸法の場合の基準
ブロックの画素配置と探索領域とを表わす図である。
ブロックの画素配置と探索領域とを表わす図である。
【図３】従来の動き評価（フル ペル フル サーチ）
の回路配置のブロック図である。
の回路配置のブロック図である。
【図４】図３の回路配置からの詳細図である。
【図５】五の目型動き評価の回路配置からの詳細図であ
る。
る。
【図６】図５の回路配置から変形された回路配置の詳細
図である。
図である。
ａ１１，ａ１２，ａ１３，．．． 探索ウィンドウの
画素 ｂ１１，ｂ１２，ｂ１３，．．． 基準ブロックの画
素 ＡＤＤ，Ａ４１，Ａ４２，Ａ４３，Ａ５１，Ａ６１
加算段 Ｄ４１，．．．，Ｄ４４，Ｄ５１，．．．，Ｄ５４，Ｄ
６１，．．．，Ｄ６４減算器 Ｒ 基準ブロック Ｓ 探索ウィンドウ Ｔ１，Ｔ２，Ｔ３，Ｔ４ 回路素子 Ｔ１Ｉ 入力 Ｔ１Ｏ 出力 Ｔ４１，Ｔ５１，Ｔ６１ タイマー
画素 ｂ１１，ｂ１２，ｂ１３，．．． 基準ブロックの画
素 ＡＤＤ，Ａ４１，Ａ４２，Ａ４３，Ａ５１，Ａ６１
加算段 Ｄ４１，．．．，Ｄ４４，Ｄ５１，．．．，Ｄ５４，Ｄ
６１，．．．，Ｄ６４減算器 Ｒ 基準ブロック Ｓ 探索ウィンドウ Ｔ１，Ｔ２，Ｔ３，Ｔ４ 回路素子 Ｔ１Ｉ 入力 Ｔ１Ｏ 出力 Ｔ４１，Ｔ５１，Ｔ６１ タイマー
フロントページの続き (72)発明者 マルコ ヴィンター ドイツ連邦共和国 デー−30823 ガルブ ゼン フィヒトシュトラーセ 10
Claims (11)
- 【請求項１】 基準ブロックは、符号化されるべき画像
で、探索領域内の同一寸法の少なくとも一つの画像と比
較され、上記基準ブロックの動き情報項目はそこから得
られる、動き評価の場合のアンダーサンプリングの方法
であって、 固定のアンダーサンプリングが上記探索領域で使用さ
れ、上記基準ブロックの場合に、上記探索領域の画素の
アンダーサンプリングに従ってアンダーサンプリングさ
れた上記画素は、位置が調べられているブロックに依存
して使用されることを特徴とする方法。 - 【請求項２】 上記アンダーサンプリングは五の目型の
アンダーサンプリングであることを特徴とする請求項１
記載の方法。 - 【請求項３】 他の全ての画像の行だけが使用され、上
記探索領域はかくしてフィールドに制限されることを特
徴とする請求項１又は２記載の方法。 - 【請求項４】 上記探索領域の画素は、水平方向に走査
されることを特徴とする請求項１乃至３のうちいずれか
１項記載の方法。 - 【請求項５】 ２本の連続的な行又は列の上記探索領域
の画素は、ジグザグ状に走査されることを特徴とする請
求項１乃至３のうちいずれか１項記載の方法。 - 【請求項６】 基準ブロックは、符号化されるべき画像
で、探索領域内の同一寸法の少なくとも一つの画像と比
較され、上記基準ブロックの動き情報項目はそこから得
られる回路配置であって、 上記回路配置は、上記探索領域の行又は列が供給され、
上記探索領域の画素の画素値と、上記探索領域の各行又
は列に対する基準画素の画素値の間の誤差を供給する回
路素子に分割され、偶数パリティの動き情報項目の上記
行又は列の誤差は各回路素子の第１の出力に出力され、
奇数パリティの動き情報項目の上記行又は列の誤差は第
２の出力に出力され、上記基準ブロックの全部の行又は
列に関し上記探索領域の全部の現在の行又は列の上記誤
差の合計は加算段の個々のブロックの位置に対し形成さ
れ、上記基準ブロックの上記動き情報項目はそこから計
算されることを特徴とする、請求項１乃至５のうちいず
れか１項記載の動き評価の場合のアンダーサンプリング
の方法のための回路配置。 - 【請求項７】 上記アンダーサンプリングは五の目型の
アンダーサンプリングであることを特徴とする請求項６
記載の回路配置。 - 【請求項８】 上記行又は列の上記誤差を計算する上記
回路素子は、 − 画素値の誤差を計算する手段と； − 上記画素値の誤差をバッファ記憶するタイマーと； − 上記画素値の誤差を加算する加算段とを有し、 五の目型にアンダーサンプリングされた基準ブロックの
画素は、上記画素値の誤差を計算する手段に記憶された
形式で存在し、 五の目型にアンダーサンプリングされた探索領域の画素
は、上記画素値の誤差を計算する手段に連続的に供給さ
れることを特徴とする請求項６又は７記載の回路配置。 - 【請求項９】 二つの回路素子が互いに結合されている
各々の場合に、クロックで時間的に連続的に切替えられ
た二つの基準ブロックの画素は、上記画素値の誤差を計
算する各手段に記憶された形式で存在し、 二つの連続的な出力の値は、動き情報項目のため加算さ
れることを特徴とする請求項６乃至８のうちいずれか１
項記載の回路配置。 - 【請求項１０】 絶対値減算器が上記画素値の誤差を計
算するため使用されることを特徴とする請求項６乃至９
のうちいずれか１項記載の回路配置。 - 【請求項１１】 レジスタがタイマーとして使用される
ことを特徴とする請求項６乃至１０のうちいずれか１項
記載の回路配置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19509418A DE19509418A1 (de) | 1995-03-16 | 1995-03-16 | Verfahren und Schaltungsanordnung zur Unterabtastung bei Bewegungsschätzung |
| DE19509418:2 | 1995-03-16 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08315151A true JPH08315151A (ja) | 1996-11-29 |
Family
ID=7756770
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8058014A Pending JPH08315151A (ja) | 1995-03-16 | 1996-03-14 | 動き評価の場合のアンダーサンプリングの方法及び回路配置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5982910A (ja) |
| EP (1) | EP0732670B1 (ja) |
| JP (1) | JPH08315151A (ja) |
| DE (2) | DE19509418A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001169296A (ja) * | 1999-10-19 | 2001-06-22 | Deutsche Thomson Brandt Gmbh | デジタル入力ビデオ信号の動き推定方法 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0899687B1 (en) * | 1997-08-26 | 2004-01-28 | Matsushita Electric Industrial Co., Ltd. | Method and apparatus for detecting motion vector and image coding apparatus |
| US6137837A (en) * | 1998-01-23 | 2000-10-24 | Motorola, Inc. | Motion estimation for digital video with reduced number of search window pixels |
| DE19835845A1 (de) | 1998-08-07 | 2000-02-10 | Siemens Ag | Verfahren und Anordnung zur Bewegungsschätzung in einem digitalisierten Bild mit Bildpunkten |
| US6735249B1 (en) * | 1999-08-11 | 2004-05-11 | Nokia Corporation | Apparatus, and associated method, for forming a compressed motion vector field utilizing predictive motion coding |
| EP1094669B1 (en) * | 1999-10-19 | 2008-06-04 | Thomson Licensing | Method of motion estimation for a digital input video signal |
| MXPA03001270A (es) * | 2000-08-11 | 2003-06-09 | Nokia Corp | Metodo y aparato para transferir imagen de video en un sistema de telecomunicacion. |
| US20060002471A1 (en) * | 2004-06-30 | 2006-01-05 | Lippincott Louis A | Motion estimation unit |
| US7583819B2 (en) * | 2004-11-05 | 2009-09-01 | Kyprianos Papademetriou | Digital signal processing methods, systems and computer program products that identify threshold positions and values |
| JP5803500B2 (ja) * | 2011-09-27 | 2015-11-04 | 株式会社Ｊｖｃケンウッド | 動きベクトル検出装置及び方法 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2540809B2 (ja) * | 1986-07-30 | 1996-10-09 | ソニー株式会社 | 高能率符号化装置 |
| SE503447C2 (sv) * | 1988-09-09 | 1996-06-17 | Telia Ab | Förfarande för att bilda ett fält av rörelsevektorer för transmittering av information om rörliga bilder |
| DE3924541A1 (de) * | 1989-07-25 | 1991-01-31 | Bosch Gmbh Robert | Schaltungsanordnung zur schaetzung von bewegung in einem aufgenommenen bild |
| FR2663178B1 (fr) * | 1990-06-06 | 1995-07-21 | Thomson Csf | Procede d'estimation hierarchique du mouvement dans une sequence d'images. |
| DE4023449C1 (ja) * | 1990-07-24 | 1992-01-23 | Ant Nachrichtentechnik Gmbh, 7150 Backnang, De | |
| SE469866B (sv) * | 1991-04-12 | 1993-09-27 | Dv Sweden Ab | Metod för estimering av rörelseinnehåll i videosignaler |
| US5200820A (en) * | 1991-04-26 | 1993-04-06 | Bell Communications Research, Inc. | Block-matching motion estimator for video coder |
| ES2438184T3 (es) * | 1993-03-24 | 2014-01-16 | Sony Corporation | Método de codificación y decodificación de vector de movimiento y aparato asociado y método de codificación y decodificación de señal de imagen y aparato asociado |
| GB2312806B (en) * | 1993-04-08 | 1998-01-07 | Sony Uk Ltd | Motion compensated video signal processing |
| US5398068A (en) * | 1993-09-02 | 1995-03-14 | Trustees Of Princeton University | Method and apparatus for determining motion vectors for image sequences |
| US5719630A (en) * | 1993-12-10 | 1998-02-17 | Nec Corporation | Apparatus for compressive coding in moving picture coding device |
| DE4342305A1 (de) * | 1993-12-11 | 1995-06-29 | Thomson Brandt Gmbh | Verfahren zur hierarchischen Bewegungsschätzung in einem Fernsehsignal |
-
1995
- 1995-03-16 DE DE19509418A patent/DE19509418A1/de not_active Withdrawn
-
1996
- 1996-02-20 US US08/604,061 patent/US5982910A/en not_active Expired - Lifetime
- 1996-03-09 DE DE59602215T patent/DE59602215D1/de not_active Expired - Lifetime
- 1996-03-09 EP EP96103736A patent/EP0732670B1/de not_active Expired - Lifetime
- 1996-03-14 JP JP8058014A patent/JPH08315151A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001169296A (ja) * | 1999-10-19 | 2001-06-22 | Deutsche Thomson Brandt Gmbh | デジタル入力ビデオ信号の動き推定方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE59602215D1 (de) | 1999-07-22 |
| EP0732670A2 (de) | 1996-09-18 |
| DE19509418A1 (de) | 1996-09-19 |
| US5982910A (en) | 1999-11-09 |
| EP0732670B1 (de) | 1999-06-16 |
| EP0732670A3 (de) | 1996-12-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3089165B2 (ja) | 動きベクトル探索装置 | |
| US8218635B2 (en) | Systolic-array based systems and methods for performing block matching in motion compensation | |
| US7933331B2 (en) | High quality, low memory bandwidth motion estimation processor | |
| JPH03256485A (ja) | 動きベクトル検出回路 | |
| US8345764B2 (en) | Motion estimation device having motion estimation processing elements with adder tree arrays | |
| JPS60229594A (ja) | 動物体の動き内挿装置 | |
| JPH08315151A (ja) | 動き評価の場合のアンダーサンプリングの方法及び回路配置 | |
| JP2005506626A (ja) | 動き推定ユニット及び方法並びにかような動き推定ユニットを備えた画像処理装置 | |
| JPH04314290A (ja) | 動きベクトル検出装置 | |
| US8200032B2 (en) | Image processing method and related apparatus for performing image processing operation according to image blocks in horizontal direction | |
| JP2007081500A (ja) | 画像処理装置、動画像データのフィールド・オーダを決定する方法及びプログラム | |
| US6968011B2 (en) | Motion vector detecting device improved in detection speed of motion vectors and system employing the same devices | |
| JPS63166369A (ja) | 動きベクトル検出回路 | |
| JP3483751B2 (ja) | 動きベクトル検出装置及び動きベクトル検出方法 | |
| JP3698501B2 (ja) | 動きベクトル検出装置 | |
| JP3189655B2 (ja) | 動きベクトル検出装置およびその方法 | |
| JPH01291581A (ja) | 動き補正型テレシネ装置 | |
| EP0974103A2 (en) | Method and apparatus for half pixel sad generation | |
| KR100205146B1 (ko) | 디지탈 비데오 인코더 시스템에서 움직임 예측 방법 | |
| JP2866321B2 (ja) | 動きベクトル探索方法および装置 | |
| JPH0795585A (ja) | 動きベクトル検出装置 | |
| JP3727460B2 (ja) | 動きベクトル検出回路 | |
| JPS6239988A (ja) | 方式変換装置 | |
| US8897584B2 (en) | Image processing apparatus and image processing method | |
| JPH10126787A (ja) | Ｐピクチャの予測ベクトルをオフセットベクトルとした双方向予測ベクトル検出回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051115 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20060208 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20060213 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060515 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060606 |